DE4326489A1

DE4326489A1 - Transistorantisicherung für einen programmierbaren Nur-Lesespeicher

Info

Publication number: DE4326489A1
Application number: DE4326489A
Authority: DE
Inventors: Roger Ruojia Lee
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1992-08-21
Filing date: 1993-08-06
Publication date: 1994-02-24
Anticipated expiration: 2013-08-07
Also published as: DE4326489C2; US5282158A; JP2717051B2; JPH06112322A

Description

Feld der Erfindung

Die Erfindung bezieht sich im allgemeinen auf Antisicherungen für programmierbare Nur-Lesespeicher-Halbleitervorrichtungen (PROM) und insbesondere auf ein PROM mit einer Antisicherung in Reihe mit dem Drain eines Feldeffekttransistors. Ein Verfahren zum Herstellen dieser Antisicherungen im Transistor wird offen bart.

Hintergrund der Erfindung

Zwei der verfügbaren Verfahren zum Programmieren eines program mierbaren Nur-Lesespeichers (PROM) umfassen die Verwendung metallischer schmelzbarer Verbindungen oder des Gegenteils davon, der Antisicherung. Eine unprogrammierte Antisicherung ist nichtleitend und wird programmiert, indem sie in einen leitfähigen oder niederohmigen Zustand gebracht wird, um so eine Verbindung zwischen der Bitleitung und der Feldvorrichtung zu schließen. Eine Schmelzverbindung ist im Gegensatz dazu leitfähig, wenn sie unprogrammiert ist, und wird programmiert, indem sie in einen nichtleitenden Zustand gebracht wird, so daß die Verbindung zwischen der Bitleitung und der Feldvorrichtung geöffnet oder zerstört wird. In jedem Fall wird die Programmie rung durchgeführt, indem eine hohe Spannung an die Vorrichtung angelegt wird, wodurch ein Stromfluß in der Verbindung erzeugt und die Verbindung erhitzt wird. Bei der Schmelzverbindung öffnet Hitze die Verbindung, wohingegen bei einer Antisicherung die Hitze einen Leiter erzeugt.

Für den Fall, daß die Speichervorrichtung ein Metalloxid-Sili zium-Feldeffekttransistor (MOSFET) ist, war bekannt, die Antisicherung in Reihe mit dem Source-Knoten einzufügen. Dies hat eine oft als "Körpereffekt" bezeichnete unerwünschte Folge, die auftritt, wenn eine umgekehrte Vorspannung VSB am Source- Substrat anliegt. Diese Vorspannung kann während der Program mierung durch die hohe Spannung aufgrund der Möglichkeit von hohem Widerstand in der Antisicherung von beispielsweise 1000 bis 4000 Ohm auftreten.

Der beim Programmieren aus diesem Widerstand resultierende Spannungsabfall verringert die Gate-Source-Spannung V_gs und führt zu einem verringerten Drain-Strom ID. Dieser verringerte Drainstrom kann ungenügend sein, um die Antisicherung angemes sen zu erhitzen, so daß ein hochohmiger Kontakt gebildet wird.

Es ist daher wünschenswert, im Drain eines PROM-MOSFETs eine Mehrzahl kleinformatiger Antisicherungen zu erzeugen, um die umgekehrte Vorspannung der Source zu vermeiden und einen hohen Drainstrom während des Progammiervorganges sicherzustellen.

Bei diesem PROM ist der MOSFET-Transistor mit kurzgeschlossener Antisicherung wirksam, d. h., er kann leitfähig sein und so eine Eins simulieren oder er kann aufgrund der nicht leitenden Antisicherung im Drain eine offene Verbindung sein, die eine Null simuliert.

Kurzdarstellung der Erfindung

Die vorliegende Erfindung ist ein neuartiges PROM-Chip mit einer im Drain-Knoten oder Leiter eines Feldeffekttransistors angeordneten Antisicherung. Die neuartige Plazierung der Antisicherung im Drain-Knoten des FETs hat den Vorteil, daß die Spannungsdifferenz zwischen dem Gate und der Source am FETs erhöht wird, ohne die charakteristische (nominelle) Spann ungsdifferenz zwischen der Source und dem Drain des PROM zu vermindern. Dadurch hat der neuartige erfindungsgemäße PROM- Chip eine kürzere Einschaltzeit, wodurch ein vollständiges Durchbrennen der Antisicherung sichergestellt wird und ein zuverlässiger offen/geschlossener oder null/eins-PROM-Chip entsteht.

Das Verfahren zum Bilden eines Paares von Antisicherungen in einem Paar von MOSFET-Vorrichtungen am Drain-Knoten hat die Schritte:
Aufwachsen einer Gate-Oxidschicht über einem Siliziumsubstrat;
Abscheiden einer Polysilizium-Gateschicht über der Gate-Oxid schicht;
Abscheiden einer Wolframsilizidschicht über der Polysilizium- Schicht;
Erzeugen mehrerer Gate-Flächen durch selektives Maskieren und
Ätzen bis hinunter auf die Gate-Oxidschicht, um einen Antisi cherungsbereich über der Gate-Oxidschicht zu bilden, umgeben von einem Source-Bereich und einem Drain-Bereich;
Erzeugen einer Source- und Drain-Diffusion innerhalb von Sour ce- und Drain-Bereich durch Ionenimplantation;
Bilden einer Oxid-Trennschicht an einer Wand der Gate-Flächen durch Oxid-Abscheiden, Strukturieren und Ätzen;
Strukturieren einer zweiten Polysiliziumschicht über dem Sour ce-Bereich;
Abscheiden und selektives Ätzen einer Ozon-TEOS-Schicht über dem Drain-Bereich;
Strukturieren eines Grabens im Drainbereichssubstrat, wodurch eine erste und zweite Drain-Diffusion erzeugt wird;
Thermisches Aufwachsen eines Oxids im Graben;
Abätzen der Ozon-TEOS von den Drain-Diffusionen;
Abscheiden eines Antisicherungsmaterials über der ersten und zweiten Drain-Diffusion und innerhalb des Grabens;
Bilden eines Bitleitungskontaktes über dem Antisicherungsmate rial, wodurch die Bitleitung von den Drain-Diffusionen durch ein Paar dünner, nichtleitender Antisicherungen getrennt wird.

Die PROM-MOSFET-Vorrichtung besteht aus: einer Mehrzahl von MOSFET-Transistoren mit Source, Drain und Gate, wobei alle Sources, Drains und Gates eingerichtet sind, um mit einem Source-Knoten, Drain-Knoten bzw. Gate-Knoten verbunden zu werden und mit einem in einem Drain-Knoten eines Paars von Feldeffekttransistoren abgeschiedenen Antisicherungsmaterial, zum Bilden eines Paars von Feldeffekttransistoren mit maximaler Spannungsdifferenz zwischen Gate und Source des FETs und nomi neller Spannungsdifferenz zwischen Source und Drain, wodurch die Bildung eines PROM-MOSFET-Transistors mit kurzer Einschalt zeit und vollständigem Durchbrennen des Antisicherungsmaterials sichergestellt ist.

Andere Aufgaben, Vorteile und Fähigkeiten der vorliegenden Erfindung werden deutlicher im Laufe der Beschreibung.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein schematisches Diagramm einer Antisicherung und eines MOSFETs nach dem Stand der Technik;

Fig. 2 ist ein schematisches Diagramm der vorliegenden Erfin dung;

Fig. 3 ist ein Querschnitt durch die ersten vier Schichten auf einem Substrat gemäß der vorliegenden Erfindung;

Fig. 4 ist ein Querschnitt nach dem Strukturieren von drei Schichten über dem Substrat;

Fig. 5 ist ein Querschnitt nach dem Hinzufügen zweier weiterer Schichten;

Fig. 6 ist ein Querschnitt nach dem Strukturieren der zwei hinzugefügten Schichten;

Fig. 7 ist ein Querschnitt des zwischen den Diffusionsberei chen gebildeten Grabens;

Fig. 8 ist ein Querschnitt durch ein Paar fertiger Antisiche rungen in einem Transistorpaar; und

Fig. 9 ist ein elektrisches Schema der Transistoren und Antisicherungen.

Genaue Beschreibung der Erfindung

Mit Bezug auf Fig. 1 (Stand der Technik) ist eine MOSFET-Vor richtung 10 dargestellt, die eine Antisicherung 12 an der Sour ce-Seite des MOSFETs besitzt. Wie oben beschrieben, hat dies die unerwünschte Wirkung, daß eine umgekehrte Vorspannung V_SB erzeugt wird, durch die die Gate-Spannung V_gs und folglich der Strom I_DS in 14 vermindert wird.

In Fig. 2 ist ein Teil der Neuheiten der Erfindung darge stellt, wobei die Antisicherung 16 dem Drain 18 benachbart ist, so daß die Gate-Spannung V_gs sich verringert und der Drainstrom I_DS 20 durch die Antisicherung maximiert wird, so daß diese sich angemessen erhitzt und nach dem Programmieren durch eine hohe Spannung an V_gs von typischerweise 12 Volt ein guter Leiter wird.

Ein neuartiges Verfahren zur Herstellung eines Paares von MOS- FET-Vorrichtungen mit gemeinsamen Drain-Knoten wird mit Bezug auf Fig. 3 bis 8 beschrieben. In Fig. 3 sieht man drei auf einem p-well-Siliziumsubstrat 23 abgeschiedene Schichten. Das Gate-Oxid 24 ist thermisch auf dem Substrat aufgewachsen. Darüber liegt das Gate-Material, dotiertes Polysilizium 26, das durch ein Niederdruck-CVD-Verfahren abgeschieden ist, und ein zweites Gate-Material, Wolfram-Silizid 28, wird durch ein CVD-Verfahren abgeschieden. Diese zwei Schichten bilden eine Wortleitung wie bei 29. Eine Oxidschicht 30 wird anschließend durch CVD über den Gate-Schichten 26 und 28 abgeschieden.

Mehrere Gate-Flächen werden bei 32, 34 und 36 (Fig. 4) durch selektives Maskieren und Ätzen bis hinunter zum Gate-Oxid 24 gebildet. N⁺-Diffusionen werden durch Ionenimplantation in der Nähe der Gate-Flächen gebildet, wodurch eine Source-Diffusion 38 und 40 und eine Drain-Diffusion 42 entsteht. Eine Oxid schicht wird über Gate-, Source- und Drain-Flächen abgeschieden und selektiv strukturiert, um Oxid-Trennschichten 44 zu bilden.

Eine Source-Leitung ist durch Abscheiden einer Polysilizium schicht 46 und nachfolgendes Dotieren gebildet. Die Source-Lei tungen 48 und 50 (Fig. 6) werden vollendet durch Abätzen allen Polysiliziums in 46 ausgenommen über den Source-Diffusionen 38 und 40. Eine Ozon-TEOS-Schicht 52 wird über der Oberfläche abgeschieden und selektiv geätzt, so daß sie nur die Source- Leitungen 48 und 50 abdeckt (Fig. 7).

Nun wird ein Graben 54 durch Strukturieren bis ins Substrat 22 gebildet, um die Drain-Diffusion in erste und zweite Drain-Dif fusion 56 und 58 aufzuteilen. Der Photoresistlack wird entfernt und eine Oxidschicht 60 wird im Graben 54 aufgewachsen. Dann wird die Ozon-TEOS-Schicht mit Flußsäure von den Drain-Diffu sionsflächen 46 und 48 abgeätzt.

Zu diesem Zeitpunkt wird das Antisicherungsmaterial, entweder Siliziumoxid oder Siliziumnitrid, konturfolgend auf dem ganzen Chip abgeschieden, (wie bei 61), hat aber wirksame Antisiche rungselemente nur bei 62 und 64, den Bereichen direkt über der ersten und zweiten Diffusion 56 und 58. Der nächste Schritt ist, eine Bit-Leitung 66 (Fig. 8) über dem Chip zu bilden, wodurch Kontakte bei 62 und 64 über den Diffusionen 56 und 58 geschaffen werden und die beiden Antisicherungen 62 und 64 zwi schen der Bitleitung 66 und den Drain-Diffusionen 56 und 58 gebildet werden.

Die Programmierung der Vorrichtung wird bewerkstelligt durch Anlegen oder Nichtanlegen von 12 Volt an der Bitleitung 66 und 12 Volt an den Wortleitungen 29 und 31 (Fig. 9). Das Anlegen von Spannung schließt die Antisicherung kurz, d. h. es entsteht eine geschlossene Schaltung (Eins), und umgekehrt bleibt die Schaltung bei Nichtanlegen einer hohen Spannung offen (Null). Im ersten Fall ist die Programmierung nicht löschbar.

Es wurde hier eine bevorzugte Ausgestaltung der Erfindung offenbart, doch werden unterschiedliche Arten der Ausführung der hierin offenbarten Prinzipien als im Umfang der nachfolgen den Ansprüche liegend angesehen. Es versteht sich daher, daß der Umfang der Erfindung nicht anders als in den Ansprüchen angegeben begrenzt sein soll.

Claims

1. Verfahren zur Erzeugung eines Paares von Antisicherun gen in einem PROM-Chip an einen Drain-Knoten eines MOS-Feldef fekttransistors mit folgenden Schritten:

a) Aufwachsen einer Gate-Oxidschicht über einem Silizium substrat;
b) Abscheiden einer Polysilizium-Gateschicht über der Gate- Oxidschicht;
c) Abscheiden einer Wolframsilizidschicht über der Polysi liziumschicht;
d) Abscheiden einer Oxidschicht über der Polysilizium schicht;
e) Bilden mehrerer Gate-Flächen durch selektives Maskieren und Ätzen bis herunter auf die Gate-Oxidschicht, um einen Antisicherungsbereich über der Gate-Oxidschicht zu bilden, umgeben von einem Source-Bereich und einem Drain-Bereich;
f) Bilden einer Source- und Drain-Diffusion innerhalb von Source- und Drain-Bereich durch Ionenimplantation;
g) Bilden einer Oxid-Trennschicht an einer Wand der Gate- Flächen durch Photolithographie und Ätzen;
h) Strukturieren einer zweiten Polysiliziumschicht über dem Source-Bereich, wodurch eine Source-Leitung gebildet wird;
i) Abscheiden und selektives Ätzen einer Ozon-TEOS-Schicht über den Drain-Bereich;
j) Strukturieren eines Grabens im Drainbereichssubstrat, wodurch eine erste und zweite Drain-Diffusion gebildet wird;
k) Abätzen der Ozon-TEOS-Schicht von den Drain-Diffusionen;
l) Thermisches Aufwachsen eines Oxids im Graben;
m) Abscheiden eines Antisicherungsmaterials über erster und zweiter Drain-Diffusion;
n) Bilden eines Bitleitungskontaktes über dem Antisiche rungsmaterial, wodurch die Bitleitung von den Drain-Diffusionen durch ein Paar dünner, nicht leitender Antisicherungen getrennt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Antisicherungsmaterial aus der Gruppe bestehend aus Silizi umnitrid und Siliziumoxid ausgewählt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Antisicherung durch Anlegen eines 12-Volt-Signals an V_DS und V_gs kurzgeschlossen wird.

4. PROM-MOSFET-Vorrichtung mit:

a) einer Mehrzahl MOSFET-Transistoren mit Source, Drain und Gate, von denen jede Source, Drain und Gate eingerichtet ist, um mit einem Source-, Drain- bzw. Gate-Knoten verbunden zu werden; und
b) einem Antisicherungsmaterial, das im Drain-Knoten eines Paares von Feldeffekttransistoren angeordnet ist, um ein Paar programmierbare Nur-Lese-Speichertransistoren mit maxima ler Spannungsdifferenz zwischen dem Gate und Source des FETs und nominaler Spannungsdifferenz zwischen Source und Drain zu bilden, wodurch ein PROM-MOSFET mit kurzer Einschaltzeit und vollständigem Durchbrennen des Antisicherungsmaterials ent steht.

5. Programmierbares Nur-Lese-Speicherchip (PROM) mit Paaren von MOSFET-Vorrichtungen mit:

a) einem über dem Substrat gebildeten Gate-Oxid;
b) einem Paar von über dem Gate-Oxid gebildeten Gates;
c) einer zwischen den Gates gebildeten Drain-Diffusion;
d) einem Paar von an einer Außenfläche der Gates gebildeten Source-Diffusionen;
e) einer über dem Paar von Source-Diffusionen gebildeten Source-Leitung;
f) einem zwischen dem Gate-Paar gebildeten Graben, der die Drain-Diffusion in erste und zweite Drain-Diffusion aufteilt;
g) einem im Graben aufgewachsenen isolierenden Oxid;
h) einem über dem Paar von MOSFET-Vorrichtungen abgeschie denen Antisicherungsmaterial, das in elektrischem Kontakt mit der ersten und zweiten Diffusion steht;
i) einer über dem Graben und den Drain-Diffusionen abge schiedenen Bitleitung, wobei das Anlegen einer Spannung an der Bitleitung und der Source-Leitung das Antisicherungsmaterial kurzschließt und so einen wirksamen MOSFET schafft, und das Nichtanlegen einer Spannung an der Bitleitung und der Source- Leitung eine offene Schaltung liefert.

6. PROM-Chip nach Anspruch 5, dadurch gekennzeichnet, daß die Gates ferner

a) eine dotierte Polysiliziumschicht über dem Gate-Oxid;
b) eine Wolframsilizidschicht über der dotierten Polysili ziumschicht; und
c) eine Oxidschicht über der Wolframsiliziumschicht aufweisen.

7. PROM-Chip nach Anspruch 6, dadurch gekennzeichnet, daß das Antisicherungsmaterial aus der Gruppe bestehend aus Silizi umnitrid und Siliziumoxid ausgewählt ist.