DE4339179A1

DE4339179A1 - Method and apparatus for preventing signal corruption on a common computer bus

Info

Publication number: DE4339179A1
Application number: DE19934339179
Authority: DE
Inventors: Preston D Brown
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1993-04-06
Filing date: 1993-11-16
Publication date: 1994-10-13
Also published as: GB9406133D0; JPH06309243A; GB2276963A

Abstract

The apparatus includes a detector 30 for detecting initial movement of a peripheral before the peripheral is electrically connected or removed from the bus 12 and a signal generator 62 for generating a warning signal indicating such initial movement. The warning signal allows the common bus 12 to be temporarily disabled during the connection or removal. The apparatus connectors include a shorter length connector, intermediate common bus connectors and a longer length connector. The detector electrically detects the presence of a peripheral at a longer length connector before the intermediate common bus connectors make contact and also detects the absence of a peripheral at a shorter length connector before the intermediate common bus connectors break contact. <IMAGE>

Description

Die Erfindung bezieht sich auf Techniken zum Verhindern einer Signalverstümmelung in einem Computersystem, die durch die Verbindung oder die Entfernung von Peripheriegeräten von diesem bzw. an dieses verursacht wird. Im besonderen bezieht sich die Erfindung auf ein Verfahren und eine Vorrichtung, die es ermöglichen, daß Peripheriegeräten mit einem Compu tersystem verbunden und von diesem entfernt werden, ohne daß es zuerst erforderlich ist, den Computer auszuschalten.The invention relates to prevention techniques signal mutilation in a computer system caused by the connection or removal of peripheral devices from this or this is caused. In particular relates the invention relates to a method and a device, which allow peripheral devices with a Compu tersystem connected and removed from this without it is first necessary to turn off the computer.

Computersysteme schließen eine Anzahl von Komponenten ein, wie z. B. eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit), Speicher, Plattenlaufwerke, Video- und Plattensteuerungen, Drucker, Videomonitore und ähnliches. Abhängig von der Systemkonfiguration werden die CPU und Kom ponenten, die direkt mit der CPU verbunden sind, grob als der Computer bezeichnet. Andere Komponenten, die mit der CPU über einen gemeinsamen oder gemeinsam genutzten Bus kommuni zieren, werden als Peripheriegeräte betrachtet. Der gemein same Bus reduziert die Kosten eines Computersystems dadurch, daß eine gemeinsame Nutzung einer einzelnen Verbindung durch mehrere Peripheriegeräte zugelassen wird. Der Bus selbst umfaßt eine Anzahl von leitenden Wegen oder Leitungen, die eine Hin- und Herbewegung von Daten, Adressen und Steu erungssignalen zwischen dem Computer und den Peripheriege räten ermöglichen. Beispiele von gemeinsamen Busen schließen den STD-Bus (STD = synchronous time division multiplexing = synchrone Zeitmultiplextechnik), den VME-Bus (VME = Versa Module Europe) und ISA-Bus (ISA = International Federation of the National Standardizing Associations = Internationaler Zusammenschluß der nationalen Standardisierungsgesellschaften) für IBM-kompatible Per sonalcomputer ein.Computer systems include a number of components such as B. a central processing unit (CPU = Central Processing Unit), memory, disk drives, video and Disk controls, printers, video monitors and the like. Depending on the system configuration, the CPU and com components that are directly connected to the CPU, roughly as referred to the computer. Other components that work with the CPU via a shared or shared bus commun grace are considered peripheral devices. The mean same bus reduces the cost of a computer system by that sharing a single connection through multiple peripherals is allowed. The bus itself includes a number of conductive paths or lines that a reciprocation of data, addresses and tax signals between the computer and the periphery enable councils. Examples of common breasts close the STD bus (STD = synchronous time division multiplexing = synchronous time division multiplexing), the VME bus (VME = Versa Module Europe) and ISA-Bus (ISA = International Federation of the National Standardizing Associations International association of national Standardization companies) for IBM compatible Per personal computer.

Typischerweise wird ein Peripheriegerät mit einem Computer system verbunden oder von diesem entfernt, während das Sy stem ausgeschaltet ist. Dies verhindert, daß kurze Signale, oder "Störimpulse", auf einem aktiven Bus erscheinen und die Fehlerlosigkeit von Signalen von anderen Peripheriegeräten, die sich darauf bewegen, beeinflussen. Das Verbinden eines Peripheriegerätes an einen aktiven Bus kann auf der anderen Seite verursachen, daß sich Signale auf dem Bus vorüberge hend verändern, wobei die Informationen verstümmelt werden, die durch die Signale getragen werden. Auf ähnliche Weise kann das plötzliche Entfernen eines Peripheriegerätes von einem aktiven Bus die Signale auf dem Bus verderben.Typically, a peripheral device with a computer system connected or removed from it while the Sy stem is switched off. This prevents short signals, or "glitches" appear on an active bus and the Error-free signals from other peripheral devices, that move on it affect. Connecting one Peripherals on an active bus can be on the other Side cause signals on the bus to pass change, the information is garbled, that are carried by the signals. In a similar way can the sudden removal of a peripheral from an active bus spoil the signals on the bus.

Mit dem Vormarsch von Notebooks, Palmtops und anderen kom pakten Computern entstand ein Bedarf an kleinen und leicht gewichtigen Peripheriegeräten, die in diese Computer ein gesteckt werden können. Um der Nachfrage gerecht zu werden, übernahm die Computerindustrie ein Standardperipheriegerät verbinderformat, bekannt als der PCMCIA-Standard (PCMCIA = Personal Computer Memory Card Interface Adapter = Personal computerspeicherkartenschnittstellenadapter), zum Verbinden von kreditkartengroßen Peripheriegeräten mit einem tragbaren Computer. Ein Peripheriegerät, wie z. B. ein Speicher, Plat tenlaufwerke, Modems und ähnliches, wird durch einfaches Einschieben der Karte in einen Schlitz in dem Computer ange schlossen. Bei größeren Computersystemen sind die Peri pheriegeräte und der Computer durch einen gemeinsamen Bus verbunden, um die Kosten zu reduzieren. Aufgrund der kleinen Größe der Kompaktcomputer gibt es jedoch typischerweise eine begrenzte Anzahl von Schlitzen, oft nicht genug, um alle er wünschten Peripheriegeräte gleichzeitig aufzunehmen. Ein An wender muß eine Karte mit einer weiteren austauschen, wenn der Anwender z. B. plötzlich mehr Speicher braucht oder auf ein Programm, das auf einer weiteren Karte gespeichert ist, zugreifen will. Unter solchen Umständen ist das Abschalten des Computers, um ein Peripheriegerät zu wechseln, aufgrund der Unannehmlichkeit und des möglichen Verlustes von Daten, die derzeit im Speicher des Computers sind, störend. Auf der anderen Seite kann das angeschaltet Lassen des Computers während des Auswechselns der Peripheriegeräte eine Verstümmelung der Signale auf dem gemeinsamen Bus verursachen.With the advance of notebooks, palmtops and other com compact computers, there was a need for small and light weighty peripherals built into these computers can be inserted. To meet the demand, the computer industry adopted a standard peripheral connector format, known as the PCMCIA standard (PCMCIA = Personal Computer Memory Card Interface Adapter = Personal computer memory card interface adapter), for connecting of credit card-sized peripherals with a portable one Computer. A peripheral device, such as. B. a memory, plat drives, modems and the like are made simple Insert the card into a slot in the computer closed. For larger computer systems, the Peri pherie devices and the computer through a common bus connected to reduce costs. Because of the small However, the size of the compact computer is typically one limited number of slots, often not enough to cover all of it wanted to record peripheral devices simultaneously. An on wender must exchange one card with another if the user z. B. suddenly needs more memory or on a program that is stored on another card, wants to access. In such circumstances, the shutdown is of the computer to change a peripheral device the inconvenience and possible loss of data, that are currently in the computer's memory. On the on the other hand, leaving the computer on while replacing the peripheral devices Garbled signals on the common bus cause.

Eine offensichtliche Lösung dieses Dilemmas ist es, eine Schutzschaltung an jeden Peripheriegerätverbinder des Buses hinzuzufügen, um den Bus von dem Peripheriegerät zu isolieren, während dieses verbunden oder entfernt wird. Diese Lösung ist jedoch nicht praktisch. Jeder PCMCIA-Verbinder hat z. B. 62 Leitungen, von denen jede geschützt werden müß te. Die hinzukommenden Kosten und der Platz, der für eine Anzahl von Verbindern benötigt ist, würde sich folglich für einen kompakten Computer verbieten.An obvious solution to this dilemma is one Protection circuit on every peripheral device connector of the bus add to isolate the bus from the peripheral, while it is being connected or removed. This However, solution is not practical. Any PCMCIA connector z. B. 62 lines, each of which must be protected te. The additional costs and the space required for one Number of connectors needed would therefore be considered for prohibit a compact computer.

Es ist deshalb die Aufgabe der vorliegenden Erfindung, ein effizientes Verfahren und Vorrichtung zum Verhindern der Verstümmelung von Signalen in einem aktiven Computersystem zu schaffen, während ein Peripheriegerät verbunden oder ent fernt wird.It is therefore the object of the present invention efficient method and device for preventing the Garbled signals in an active computer system to create while a peripheral is connected or ent is removed.

Diese Aufgabe wird durch eine Vorrichtung zur Verhinderung der Signalverstümmelung auf einem gemeinsamen Bus eines Com putersystems gemäß Anspruch 1 und gemäß Anspruch 6 und durch ein Verfahren zur Verhinderung von Signalverstümmelung auf einem gemeinsamen Bus eines Computersystems gemäß Anspruch 8 gelöst.This task is accomplished by a prevention device signal mutilation on a common bus of a Com puter systems according to claim 1 and according to claim 6 and by a method for preventing signal corruption a common bus of a computer system according to claim 8 solved.

Ein vorteilhaftes Merkmal der Erfindung ist es, daß sie ein solches Verfahren und Vorrichtung für kompakte Computer schafft, die einen gemeinsamen Bus für die Kommunikation zwischen den Computern und mehreren Peripheriegeräten, die oft ausgetauscht werden müssen, verwendet. An advantageous feature of the invention is that it is a such a method and device for compact computers that creates a common bus for communication between the computers and several peripheral devices that often need to be replaced.

Eine Vorrichtung gemäß der Erfindung umfaßt einen Detektor und einen Signalgenerator. Der Detektor erfaßt eine anfäng liche Bewegung des Peripheriegerätes, bevor das Peripherie gerät elektrisch mit dem gemeinsamen Bus verbunden wird oder von diesem entfernt wird. Der Signalgenerator reagiert auf den Detektor, um ein Signal zu erzeugen, das eine solche an fängliche Bewegung anzeigt, um dem gemeinsamen Bus zu ge statten, während der Verbindung oder der Entfernung des Pe ripheriegerätes vorübergehend deaktiviert zu werden. Bei dem bevorzugten Ausführungsbeispiel, das hier offenbart wird, schließt das Peripheriegerät eine Mehrzahl von Verbindern ein und der Detektor ist aufgebaut, um eine Bewegung eines Peripheriegerätes bei solchen Verbindern zu erfassen. Der offenbarte Signalgenerator umfaßt eine Folgelogik.A device according to the invention comprises a detector and a signal generator. The detector detects an initial Liche movement of the peripheral before the peripheral device is electrically connected to the common bus or is removed from this. The signal generator responds the detector to generate a signal that indicates such a catchy movement to get to the common bus allow during the connection or removal of the pe peripheral device to be temporarily deactivated. In which preferred embodiment disclosed here the peripheral device closes a plurality of connectors and the detector is constructed to detect movement of a To detect peripheral devices with such connectors. Of the disclosed signal generator comprises a follow-up logic.

Die Erfindung ist besonders geeignet zur Verhinderung einer Signalverstümmelung auf einem gemeinsamen Bus, die durch Verbinden oder Entfernen eines Peripheriegeräts verursacht wurde, das Verbinder mit verschiedenen Längen hat, wie z. B. mit kürzeren, mittleren und längeren Verbindern, die auf PCMCIA-Karten gefunden werden. Der Detektor in einer solchen Umgebung ist zum elektrischen Erfassen des Vorhandenseins eines Verbinders mit längerer Länge angepaßt, bevor der mit tlere Verbinder einen elektrischen Kontakt mit dem gemein samen Bus herstellt. Der Detektor ist ebenfalls angepaßt, um die Abwesenheit eines Verbinders mit kürzerer Länge elek trisch zu erfassen, bevor der mittlere Verbinder den Kontakt mit dem gemeinsamen Bus unterbricht. Der Signalgenerator er zeugt dann ein Signal, das eine solche Anwesenheit oder Ab wesenheit anzeigt, um eine übergehende Deaktivierung des gemeinsamen Buses zu gestatten, während der mittlere Ver binder einen elektrischen Kontakt mit dem gemeinsamen Bus unterbricht oder herstellt.The invention is particularly suitable for preventing Signal mutilation on a common bus caused by Connect or remove peripheral that has connectors of different lengths, such as B. with shorter, medium and longer connectors that are on PCMCIA cards can be found. The detector in one Environment is for electrical detection of the presence a connector with a longer length adjusted before the The electrical connector makes electrical contact with the common produces the same bus. The detector is also adapted to the absence of a connector of shorter length elec before the middle connector makes contact interrupts with the common bus. The signal generator he then generates a signal indicating such presence or ab presence indicates to temporarily deactivate the to allow common buses while the middle ver binder electrical contact with the common bus interrupts or manufactures.

Ein Verfahren zum Verhindern einer Signalverstümmelung gemäß der Erfindung umfaßt folglich zwei allgemeine Schritte: Er fassen einer anfänglichen Bewegung eines Peripheriegerätes, bevor es elektrisch mit dem gemeinsamen Bus verbunden oder von diesem entfernt ist, und, als Reaktion auf die Erfas sung, Erzeugung eines Signals, das eine solche anfängliche Bewegung anzeigt, um während der Verbindung oder Entfernung des Peripheriegerätes eine vorübergehende Deaktivierung des gemeinsamen Buses zu gestatten.A method for preventing signal corruption according to the invention therefore comprises two general steps: he detect an initial movement of a peripheral, before it is electrically connected to the common bus or away from it, and, in response to the detection solution, generating a signal which is such an initial Movement indicates to during connection or removal of the peripheral device a temporary deactivation of the to allow common buses.

Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin dung wird nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigtA preferred embodiment of the present invention below is with reference to the accompanying Drawings explained in more detail. It shows

Fig. 1 ein Blockdiagramm der Architektur eines Computer systems mit einem gemeinsamen Bus; Figure 1 is a block diagram of the architecture of a computer system with a common bus.

Fig. 2 eine schematische Darstellung einer Steuerschaltung für einen gemeinsamen Bus gemäß der Erfindung; und Fig. 2 is a schematic representation of a control circuit for a common bus according to the invention; and

Fig. 3 zwei Signalverläufe, die graphisch die Ausgabe der Schaltung aus Fig. 2 während der Verbindung und Entfernung eines Peripheriegerätes von dem gemein samen Bus darstellen. Fig. 3 shows two waveforms that graphically represent the output of the circuit of Fig. 2 during the connection and removal of a peripheral device from the common bus.

Fig. 1 ist ein Blockdiagramm der Architektur eines Compu tersystems 10 mit einem gemeinsamen Bus 12. Diese besondere Architektur stellt ein gemeinsames Busdiagramm dar, das in einem Palmtop-Computer verwendet wird und das nur als ein Beispiel einer Art des Systems 10 verwendet wird, in dem die Erfindung ausgeführt werden könnte. Das Computersystem 10 schließt eine zentrale Verarbeitungseinheit (CPU) 14, einen System-RAM (RAM = Random Access Memory = Speicher mit wahl freiem Zugriff) 16, eine Systemsteuerung 18 und einen loka len Datenbus 20 ein, der das System-RAM 16, die CPU 14 und die Systemsteuerung 18 verbindet. Um Peripheriegeräte mit der Systemsteuerung 18 zu verbinden, schließt das Computer system einen gemeinsamen Bus 12 ein, der mit verschiedenen Kartenanschlüssen 22 und einer Peripheriegerätsteuerung 24 verbunden ist. Nachdem dieses besondere Diagramm die Archi tektur eines Palmtop-Computers, der auf Peripheriegeräte, die dem PCMCIA-Standard entsprechen, angepaßt ist, dar stellt, schließt das System Peripheriegerätverbinder ein, die Kartenanschlüsse 22 genannt werden, die auf Speicher karten und andere Karten, die mit dem PCMCIA-Standard kom patibel sind, angepaßt sind. Die Peripheriegerätsteuerung 24 ist mit dem gemeinsamen Bus 12 verbunden gezeigt, um darzu stellen, daß jegliche Anzahl von Peripheriegeräten mit dem gemeinsamen Bus zusätzlich zu den Kartenanschlüssen 22 für PCMCIA kompatibele Geräte verbunden sein kann. Die Periphe riegerätsteuerung 24 ist z. B. in einem integrierten Schal tungschip enthalten, der mit einer Lautsprechersteuerung 26, einer Schnittstelle für ein Mausgerät und eine Tastatur 28 und mit einem seriellen und einem parallelen Anschluß ver sehen sein kann. Fig. 1 is a block diagram of the architecture of a Compu tersystems 10 with a common bus 12. This particular architecture represents a common bus diagram used in a palmtop computer and used only as an example of one type of system 10 in which the invention could be implemented. The computer system 10 includes a central processing unit (CPU) 14 , a system RAM (RAM = Random Access Memory = 16 ), a system controller 18 and a local data bus 20 , which the system RAM 16 , the CPU 14 and system control 18 connects. To connect peripheral devices to the system controller 18 , the computer system includes a common bus 12 that is connected to various card ports 22 and a peripheral device controller 24 . After this particular diagram illustrates the architecture of a palmtop computer that is adapted to peripheral devices that conform to the PCMCIA standard, the system includes peripheral device connectors called card ports 22 that are on memory cards and other cards that are are compatible with the PCMCIA standard, are adapted. The peripheral controller 24 is shown connected to the common bus 12 to illustrate that any number of peripheral devices can be connected to the common bus in addition to the card ports 22 for PCMCIA compatible devices. The peripheral device control 24 is such. B. contained in an integrated scarf device chip, which can be seen ver with a speaker control 26 , an interface for a mouse device and a keyboard 28 and with a serial and a parallel connection.

Fig. 2 ist eine schematische Darstellung einer Steuerschal tung 30 für einen gemeinsamen Bus gemäß der Erfindung. Die Steuerschaltung für den gemeinsamen Bus schließt mindestens einen Eingangsanschluß 40, einen Ausgangsanschluß 42 und eine Erfassungsschaltung 44 ein, die zwischen dem Eingangs- und dem Ausgangsanschluß angeschlossen ist. Die Erfassungs schaltung 44 erfaßt die Verbindung oder Entfernung eines Peripheriegerätes an einem Eingangsanschluß 40 und schafft ein Systemunterbrechungssignal, wie noch erklärt werden wird, für einen Computer an dem Ausgangsanschluß 42, wann immer ein Peripheriegerät gerade dabei ist, verbunden oder entfernt zu werden. Fig. 2 is a schematic representation of a control circuit 30 for a common bus according to the invention. The common bus control circuit includes at least one input terminal 40 , one output terminal 42 and one sensing circuit 44 connected between the input and output terminals. The detection circuit 44 detects the connection or removal of a peripheral device at an input port 40 and provides a system interrupt signal, as will be explained, for a computer at the output port 42 whenever a peripheral device is about to be connected or removed.

Bei dem vorliegenden Ausführungsbeispiel der Erfindung ist die Schaltung 30 innerhalb der Systemsteuerung 18 aus Fig. 1 angeordnet und ist mit dem gemeinsamen Bus 12 an jedem der Kartenanschlüsse 22 verbunden. Die Kartenanschlüsse 22 schließen jeder einen Satz von Anschlußstiften zur Verbin dung eines Peripheriegerätes mit dem gemeinsamen Bus 12 und dadurch mit der Schaltung 30 ein. Die Eingangsanschlüsse 40 der Schaltung 30 sind mit den Anschlußstiften des Kartenan schlusses 22 verbunden, um ein Peripheriegerät wirksam mit der Schaltung 30 zu verbinden. In the present exemplary embodiment of the invention, the circuit 30 is arranged within the system controller 18 from FIG. 1 and is connected to the common bus 12 at each of the card connections 22 . The card connectors 22 each include a set of pins for connecting a peripheral device to the common bus 12 and thereby to the circuit 30 . The input terminals 40 of the circuit 30 are connected to the pins of the card terminal 22 to effectively connect a peripheral device to the circuit 30 .

Bei dem PCMCIA-Format haben die Anschlußstifte eines Karten anschlusses 22 drei unterschiedliche Längen, die mit pas senden, weiblichen Verbindern auf einer PCMCIA-Karte eines Peripheriegerätes Eingriff nehmen. Vier Masseanschlußstifte haben die längste Länge, um sicherzustellen, daß der anfäng liche Kontakt während der Verbindung eines Peripheriegerätes mit den Masseanschlußstiften auftritt. Bei einem typischen PCMCIA-kompatiblen System sind die vier längeren Massean schlußstifte jeweils mit der Systemmasse des Computersystems verbunden. Jede der entsprechenden Buchsen der Massean schlußstifte ist innerhalb eines Peripheriegerätes, das ge mäß dem PCMCIA-Format entworfen wurde, miteinander verbun den. Mit dem anfänglichen Kontakt eines Peripheriegerätes an einen Kartenanschluß schaffen die Masseanschlußstifte einen elektrostatischen Entladungsschutz für Komponenten in dem Computersystem, die empfindlich auf Spannungsspitzen re agieren. Zwei Kartenerfassungsanschlußstifte CD1 und CD2, die besonders zum Anzeigen des Vorhandenseins einer Karte angepaßt sind, haben die kürzeste Länge derart, daß die Karte vollständig in einen Kartenanschluß eingebracht werden muß, wenn diese zwei Anschlußstifte mit einer Speicherkarte oder einem kartenförmigen Peripheriegerätverbinder in Kon takt treten. Die restlichen Anschlußstifte haben eine gleiche, mittlere Länge, die zwischen der der Masseanschluß stifte und der Kartenerfassungsanschlußstifte liegt.In the PCMCIA format, the pins of a card connector 22 have three different lengths that send with pas, female connectors on a PCMCIA card of a peripheral device. Four ground pins have the longest length to ensure that initial contact occurs during the connection of a peripheral device to the ground pins. In a typical PCMCIA compatible system, the four longer ground pins are each connected to the system ground of the computer system. Each of the corresponding sockets of the ground pins is connected to one another within a peripheral device which was designed in accordance with the PCMCIA format. With the initial contact of a peripheral to a card connector, the ground pins provide electrostatic discharge protection for components in the computer system that are sensitive to voltage spikes. Two card capture pins CD1 and CD2, which are particularly adapted to indicate the presence of a card, have the shortest length such that the card must be fully inserted into a card connector when these two pins come into contact with a memory card or a card-shaped peripheral connector. The remaining pins have an equal, average length, which is between the pins of the ground and the card acquisition pins.

Bei einem Ausführungsbeispiel der Erfindung sind die Ein gangsanschlüsse 40 der Schaltung 30 mit den zwei Kartener fassungsanschlußstiften CD1 und CD2 31, 32 und mit einem einzelnen Masseanschlußstift GND1 33 verbunden. Fig. 2 zeigt einen Peripheriegerätverbinder 34 mit Buchsen und entsprech enden Anschlußstiften eines Kartenanschlusses. Der Einfach heit halber schließt Fig. 2 nur die zwei Kartenerfassungsan schlußstifte CD1 und CD2 31, 32, zwei Masseanschlußstifte GND1 und GND2, 33, 35 und entsprechende weibliche Aufnahme behälter 36, 38 ein. Der Masseanschlußstift GND1 33 ist nicht, wie in einem typischen PCMCIA kompatiblen System, direkt mit der Systemmasse verbunden. Der Masseanschlußstift GND1 ist mit der Erfassungsschaltung 44 verbunden. Fig. 2 zeigt ebenfalls einen weiteren Masseanschlußstift GND2 35, der mit der Systemmasse SGND 39 verbunden ist, um ein Peripheriegerät mit einer Systemmasse zu versehen. Jede der Kartenerfassungs- und Massebuchsen 36, 38 des Peripheriege rätverbinders kann innerhalb des Peripheriegerätes derart miteinander verbunden sein, daß jeder bei der vollständigen Verbindung mit dem Kartenanschluß mit der Systemmasse ver bunden ist. Das Verbinden der Eingangsanschlüsse auf diese Art wird bezüglich Geräten, die mit dem PCMCIA-Standard kom patibel sind, bevorzugt. Es sollte darauf hingewiesen wer den, daß die Schaltung 30 für verschiedene Peripheriegerät verbinderformate angepaßt werden könnte. Um in der zu be schreibenden Art wirksam zu sein, sollte ein Ausführungsbei spiel der Erfindung in Verbindung mit einem Peripheriegerät verbinder, der elektrischen Kontakt bei zwei unterschied lichen Anlässen herstellt oder abbricht, wirksam sein. Das Vorhandensein von Verbinderanschlußstiften mit unterschied licher Länge ermöglicht der Schaltung 30 z. B., die CPU 14 mit einem Unterbrechungssignal zu versehen, bevor eine Be wegung eines Peripheriegerätes ungültige Daten auf den Bus einführen kann. Diese Erfindung ist aber nicht auf Computer systeme mit männlichen Verbinderanschlußstiften beschränkt; die Erfindung kann entweder männliche oder weibliche Ver binder einschließen und Paare von übereinstimmenden Ver bindern können derart angeordnet sein, daß die männlichen Anschlußstifte mit dem Computersystem oder dem Peripherie gerät verbunden sind.In one embodiment of the invention, the input terminals 40 of the circuit 30 are connected to the two card detection pins CD1 and CD2 31 , 32 and to a single ground pin GND1 33 . Fig. 2 shows a peripheral device connector 34 with sockets and corresponding pins of a card connector. For the sake of simplicity, Fig. 2 includes only the two card detection pins CD1 and CD2 31 , 32 , two ground pins GND1 and GND2, 33 , 35 and corresponding female receptacles 36 , 38 . The GND1 33 ground pin is not, as in a typical PCMCIA compatible system, directly connected to the system ground. The ground pin GND1 is connected to the detection circuit 44 . FIG. 2 also shows a further ground pin GND2 35 , which is connected to the system ground SGND 39 in order to provide a peripheral device with a system ground. Each of the card acquisition and ground sockets 36 , 38 of the peripheral device connector can be connected to one another within the peripheral device such that everyone is connected to the system ground when the card connector is fully connected. Connecting the input ports in this way is preferred for devices that are compatible with the PCMCIA standard. It should be noted that the circuit 30 could be adapted for different peripheral connector formats. In order to be effective in the manner to be written, an embodiment of the invention in connection with a peripheral device connector which makes or breaks electrical contact on two different occasions should be effective. The presence of connector pins with a different length allows the circuit 30 z. B. to provide the CPU 14 with an interrupt signal before a Be movement of a peripheral device can introduce invalid data on the bus. However, this invention is not limited to computer systems with male connector pins; the invention may include either male or female connectors, and pairs of matching connectors may be arranged such that the male pins are connected to the computer system or peripheral.

Wiederum bezugnehmend auf Fig. 2 schließt der Anschluß 40 erste, zweite und dritte Eingangsanschlüsse 50, 52 und 54 ein. Die Anschlüsse 50 und 52 verbinden die zwei Kartener fassungsanschlußstifte eines Peripheriegerätverbinders, wie z. B. eines Kartenanschlusses. Der dritte Eingangsanschluß ist mit einem Masseanschlußstift GND1 eines Kartenanschlus ses verbunden. Die Erfassungsschaltung 44, die zwischen den drei Eingangsanschlüssen 50, 52, 54 und dem Ausgangsanschluß 52 verbunden ist, schließt eine Logikschaltung ein, wie z. B. Kombinationslogik- und sequenzielle Logik-Elemente, und ein schaltendes Bauelement. Die Logikschaltung schließt ver schiedene Komponenten zum Erfassen der Einfügung oder Ent fernung einer Karte in oder aus ihrem Schlitz ein. Diese Komponenten schließen ein ODER-Gatter 60, ein JK Flip-Flop 62 und einen FET-Schalter 64 ein. Jeder der vorhergehenden Komponenten kann mit äquivalenten Logikelementen oder Kom ponenten, die eine äquivalente Funktion ausführen, ausge tauscht werden. Ebenfalls eingeschlossen sind Pull-up Wi derstände 70, 72 und 91.Referring again to FIG. 2, the terminal 40 includes a first, second and third input terminals 50, 52 and 54. The connectors 50 and 52 connect the two card pins of a peripheral connector, such. B. a card connector. The third input terminal is connected to a ground pin GND1 of a card connector. The detection circuit 44 connected between the three input terminals 50 , 52 , 54 and the output terminal 52 includes a logic circuit, such as e.g. B. combination logic and sequential logic elements, and a switching device. The logic circuitry includes various components for detecting the insertion or removal of a card in or out of its slot. These components include an OR gate 60 , a JK flip-flop 62 and an FET switch 64 . Each of the foregoing components can be replaced with equivalent logic elements or components that perform an equivalent function. Pull-up resistors 70 , 72 and 91 are also included .

Die Logikschaltung aus Fig. 2 ist zum Erfassen der Entfern ung eines Peripheriegeräts von dem gemeinsamen Bus und zum Erfassen, ob ein Peripheriegerät vollständig mit dem Bus verbunden ist, aufgebaut. Die Logikschaltung erfaßt die Ent fernung eines Peripheriegerätes an dem ersten und zweiten Eingangsanschluß 50, 52, die mit dem ersten und zweiten Kar tenerfassungsanschluß eines Peripheriegerätverbinders ver bunden sind. Der erste und zweite Eingangsanschluß 50, 52 sind mit den Eingängen 60, 68 eines ODER-Gatters 60 verbun den. Der erste Eingang 50 ist durch einen ersten Widerstand 70 mit einer Spannungsversorgung Vcc und der zweite Eingang ist über einen zweiten Widerstand 72 ebenfalls mit der Span nungsversorgung Vcc verbunden. Der Ausgang des ODER-Gatters 60 ist mit dem J-, oder Setz-, Eingang 74 des JK Flip-Flops 62 verbunden. Der erste und der zweite Eingang 50, 52, das ODER-Gatter 60 und das JK Flip-Flop 62 umfassen zusammen einen Entfernungssensor und eine Anzeigeschaltung.The logic circuit of FIG. 2 is designed to detect the distance of a peripheral from the common bus and to determine whether a peripheral is fully connected to the bus. The logic circuit detects the removal of a peripheral device at the first and second input ports 50 , 52 connected to the first and second card acquisition ports of a peripheral device connector. The first and second input terminals 50 , 52 are connected to the inputs 60 , 68 of an OR gate 60 . The first input 50 is connected to a voltage supply Vcc through a first resistor 70 and the second input is also connected to the voltage supply Vcc via a second resistor 72 . The output of the OR gate 60 is connected to the J, or set, input 74 of the JK flip-flop 62 . The first and second inputs 50 , 52 , the OR gate 60 and the JK flip-flop 62 together comprise a distance sensor and a display circuit.

Die Logikschaltung ist aufgebaut, um die Verbindung eines Peripheriegerätes mit dem gemeinsamen Bus 12 zu erfassen. Die Logikschaltung erfaßt die Verbindung eines Peripherie gerätes an dem dritten Eingangsanschluß 54, einem Massean schluß, der mit einem Masseanschlußstift GND1 33 eines Pe ripheriegeräteverbinders verbunden ist. Der dritte Eingangs anschluß 54 ist mit einem invertiertem K-, oder gelöschtem, Eingang 76 des JK Flip-Flops 62 verbunden. In diesem Fall ist der Invertierer intern in dem Flip-Flop 62, aber ein diskreter Invertierer könnte für den Fall, daß das JK Flip- Flop den K-Eingang nicht invertiert, ersetzt werden.The logic circuit is designed to detect the connection of a peripheral device to the common bus 12 . The logic circuit detects the connection of a peripheral device circuit at the third input terminal 54, a Massean which a Pe is ripheriegeräteverbinders connected to a ground terminal GND1 pin 33rd The third input terminal 54 is connected to an inverted K, or deleted, input 76 of the JK flip-flop 62 . In this case, the inverter is internal to flip-flop 62 , but a discrete inverter could be substituted in the event that the JK flip-flop does not invert the K input.

Die Logikschaltung ist aufgebaut, um ein Unterbrechersignal zu schaffen, wenn ein Peripheriegerät von dem gemeinsamen Bus 12 entfernt wird oder mit diesem verbunden wird. Bei dem Ausführungsbeispiel, das in Fig. 2 gezeigt ist; schafft das JK Flip-Flop 62 ein Unterbrechersignal an einem Ausgang, Q 42, als Reaktion auf den J- und den K-Eingang während der Verbindung und Entfernung eines Peripheriegerätes. Das JK Flip-Flop 62 ist mit dem Systemtakt 18 derart verbunden, daß das Flip-Flop den Ausgang Q und dessen inversen mit jeder Taktflanke setzt, löscht oder invertiert. Der Anschluß 42 kann folglich entweder ein hohes oder ein niedriges Signal schaffen, oder er kann zwischen einem hohen und einem nied rigen Signal abhängig davon ob ein Peripheriegerät anwesend, abwesend ist, oder ob es eingefügt oder entfernt wird, hin und hergeschaltet werden.The logic circuit is constructed to provide an interrupt signal when a peripheral device is removed from or connected to the common bus 12 . In the embodiment shown in Fig. 2; the JK flip-flop 62 creates an interrupt signal at an output, Q 42 , in response to the J and K inputs during the connection and removal of a peripheral. The JK flip-flop 62 is connected to the system clock 18 in such a way that the flip-flop sets, clears or inverts the output Q and its inverse with each clock edge. The port 42 can thus either provide a high or a low signal, or it can be switched between a high and a low signal depending on whether a peripheral is present, absent, or whether it is inserted or removed.

Die Logikschaltung schließt einen FET-Schalter 64 zum Ver binden eines Peripheriegerätes auf dem gemeinsamen Bus 12 mit einer Masse 86 des Computersystems 10 ein. Der inver tierte Ausgang 80 des JK Flip-Flops, , ist mit dem Gate 88 des FET-Schalters verbunden, um ihn immer dann zu betätigen, wenn ein Peripheriegerät mit dem Bus verbunden wird. Die Drain 90 des FET-Schalters ist über einen Widerstand 91 mit der Spannungsversorgung Vcc verbunden und die Source 92 ist mit der Systemmasse 86 des Computersystems verbunden. Dieser Aspekt der Schaltung 30 zieht die Spannungsmasse eines Peri pheriegerätes auf die Systemmasse 86, wenn das Peripherie gerät mit dem Computersystem 10 verbunden wird.The logic circuit includes a FET switch 64 for connecting a peripheral device on the common bus 12 to a ground 86 of the computer system 10 . The inverted output 80 of the JK flip-flop, is connected to the gate 88 of the FET switch in order to actuate it whenever a peripheral device is connected to the bus. The drain 90 of the FET switch is connected via a resistor 91 to the voltage supply Vcc and the source 92 is connected to the system ground 86 of the computer system. This aspect of circuit 30 pulls the voltage ground of a peripheral device to system ground 86 when the peripheral device is connected to computer system 10 .

business

Im Betrieb verhindert die Schaltung 30 der Erfindung, die beispielhaft in dem Ausführungsbeispiel beschrieben wurde, die Verstümmelung von Daten auf einem gemeinsamen Bus, wäh rend der Entfernung und Verbindung eines Peripheriegerätes. Die Schaltung 30 erfaßt die Entfernung oder Verbindung eines Peripheriegerätes mit bzw. von dem gemeinsamen Bus 12. Als Reaktion auf die Verbindung oder Entfernung eines Periphe riegerätes schafft die Schaltung 30 ein Systemunterbrecher signal für die CPU 14 des Computersystems, um eine Verstüm melung von Daten auf dem gemeinsamen Bus 12 zu verhindern. Die folgende Beschreibung erklärt den Betrieb eines Aus führungsbeispiels genauer. Dieser Betrieb enthält ein Ver fahren der Erfindung zum Verhindern der Verstümmelung von Daten auf einem Datenbus.In operation, the circuit 30 of the invention, which has been described by way of example in the exemplary embodiment, prevents data from being mutilated on a common bus during the removal and connection of a peripheral device. The circuit 30 detects the distance or connection of a peripheral device to or from the common bus 12 . In response to the connection or removal of a peripheral device, the circuit 30 creates a system interrupt signal for the CPU 14 of the computer system to prevent corruption of data on the common bus 12 . The following description explains the operation of an exemplary embodiment in more detail. This operation includes a method of the invention for preventing data corruption on a data bus.

Um die Entfernung eines Peripheriegerätes zu erfassen, er faßt die Erfassungsschaltung den Spannungspegel der Karten erfassungsanschlußstifte CD1 und CD2 an dem ersten und dem zweiten Eingang 50, 52. Während das Peripheriegerät an diese Eingangsanschlüsse angeschlossen ist, versieht es die Kartenerfassungsanschlußstifte gemäß dem PCMCIA-Format mit einem niedriges logisches Signal. Wie durch den PCMCIA-Stan dard definiert, sind die Kartenerfassungsanschlußstifte der art kürzer als die restlichen Anschlußstifte, daß die Kar tenerfassungsanschlußstifte als erste den Kontakt abbrechen, wenn man ein Peripheriegerät, wie z. B. eine PCMCIA-FAM-Kar te, von dem Sockel zieht. Wenn einer von dem ersten oder dem zweiten Anschlußstift unterbrochen wird, wird die Spannung an den Anschlüssen über die Pull-up-Widerstände 70, 72 auf einen hohen Pegel gezogen. Als ein Ergebnis geht dann der Ausgang des ODER-Gatters 60 auf einen hohen Pegel und dieser Ausgang wird an den J-Eingang 74 des Flip-Flops angelegt, um Q zu setzen. Auf diese Art erfaßt die Schaltung sofort, wenn einer der Kartenerfassungsanschlußstifte den Kontakt mit einem Peripheriegerät unterbricht.To sense the distance of a peripheral device, the sense circuit detects the voltage level of the card sense pins CD1 and CD2 at the first and second inputs 50 , 52 . While connected to these input ports, the peripheral device provides a low logic signal to the card capture pins in accordance with the PCMCIA format. As defined by the PCMCIA standard, the card capture pins are shorter in type than the rest of the pins that the card capture pins are the first to break contact when a peripheral device such as a card is used. B. a PCMCIA-FAM card, pulls from the base. When one of the first or second pins is interrupted, the voltage on the pins is pulled high via pull-up resistors 70 , 72 . As a result, the output of OR gate 60 then goes high and this output is applied to J input 74 of the flip-flop to set Q. In this way, the circuit detects immediately when one of the card capture pins breaks contact with a peripheral device.

Um die Verbindung mit einem Peripheriegerät zu erfassen, er faßt die Erfassungsschaltung den Spannungspegel an dem Mas seanschlußstift GND1 33 durch den dritten Eingangsanschluß 54. In order to detect the connection to a peripheral device, the detection circuit detects the voltage level at the ground pin GND1 33 through the third input terminal 54 .

Wenn kein Peripheriegerät an dem bestimmten Peripheriever binderanschluß angeschlossen ist, wird der Masseanschluß stift GND1 auf einer hohen Spannung nahe dem Pegel von Vcc gehalten, weil sowohl der K-Eingang 76 des JK Flip-Flops als auch das FET-Bauelement 64, das ausgeschaltet ist, eine hohe Impedanz derart schaffen, daß ein minimaler Strom durch den Widerstand 91 fließt. Wenn der relativ zu den Daten und Kartenerfassungsanschlußstiften längere Masseanschlußstift GND1 den anfänglichen Kontakt mit den Massebuchsen eines Peripheriegerätes herstellt, wird mindestens einer der an deren drei Masseanschlußstifte, von denen jeder mit der Systemmasse 86 verbunden ist, mit dem Masseanschlußstift GND1 durch das Peripheriegerät verbunden. Der Einfachheit halber zeigt Fig. 2 einen anderen Masseanschlußstift GND2, der mit der Systemmasse SGND verbunden ist. Als Reaktion auf die Verbindung des GND1 mit der Systemmasse fällt die Span nung an dem invertierten K-Eingang 76 des JK Flip-Flops 62 vorübergehend ab. Sobald diese Spannung auf einen niedrigen logischen Pegel abfällt, geht der K-Eingang 76, der intern in dem JK Flip-Flop 62 invertiert wird, auf einen hohen Pe gel. Auf diese Art erfaßt die Erfassungsschaltung 44 die Verbindung eines Peripheriegerätes mit dem Kartenanschluß 22 des Computersystems 10.When no peripheral is connected to the particular peripheral connector, the ground pin GND1 is held at a high voltage near the level of Vcc because both the K input 76 of the JK flip-flop and the FET device 64 , which is turned off , create a high impedance such that a minimal current flows through the resistor 91 . When the longer ground pin GND1 relative to the data and card acquisition pins makes initial contact with the ground jacks of a peripheral device, at least one of the other three ground pins, each of which is connected to the system ground 86 , is connected to the ground pin GND1 through the peripheral device. For the sake of simplicity, FIG. 2 shows another ground pin GND2, which is connected to the system ground SGND. In response to the connection of the GND1 to the system ground, the voltage at the inverted K input 76 of the JK flip-flop 62 drops temporarily. As soon as this voltage drops to a low logic level, the K input 76 , which is internally inverted in the JK flip-flop 62 , goes to a high level. In this way, the detection circuit 44 detects the connection of a peripheral device to the card connector 22 of the computer system 10 .

Fig. 3 zeigt zwei Signalverläufe 100, die graphisch die Aus gabe CD_OUT der Schaltung 30 am Anschluß 42 während der Ver bindung und der Entfernung eines Peripheriegerätes von einem gemeinsamen Bus 12 zeigen. Der sich abwechselnde Abschnitt 102 jedes Signalverlaufs stellt das Systemunterbrechungs signal dar, das durch die Erfassungsschaltung 44 während der Entfernung oder der Verbindung eines Peripheriegerätes von dem Peripheriegerätverbinder auf dem gemeinsamen Bus 12 ge schaffen wird. Während der Gleichgewichtszustände, d. h. wenn ein Peripheriegerät, wie z. B. eine PCMCIA-Karte, komplett mit einem Peripheriegerätverbinder verbunden ist oder kom plett von diesem entfernt ist, schafft die Erfassungsschal tung 44 ein gleichmäßiges logisches Signal auf niedrigem oder hohem Pegel. Die Erfassungsschaltung 44 signalisiert folglich die Entfernung oder Verbindung eines Peripheriege rätes und signalisiert ob ein Peripheriegerät mit dem ge meinsamen Bus 12 verbunden ist oder nicht. Fig. 3 shows two waveforms 100 , the graphical output CD _{OUT from} the circuit 30 at the terminal 42 during the connection and the removal of a peripheral device from a common bus 12 show. The alternating portion 102 of each waveform represents the system interrupt signal created by the sensing circuit 44 during removal or connection of a peripheral from the peripheral connector on the common bus 12 . During the equilibrium states, ie when a peripheral device, such as. B. a PCMCIA card is completely connected to a peripheral connector or is completely removed from this, the detection circuit 44 creates a uniform logic signal at a low or high level. The detection circuit 44 consequently signals the distance or connection of a peripheral device and signals whether a peripheral device is connected to the common bus 12 or not.

Der untere Signalverlauf 104 aus Fig. 3 stellt das Signal der Ausgangsanschlüsse 42 der Erfassungsschaltung 44 dar, vor, während und nach der Entfernung eines Peripheriegerätes von dem gemeinsamen Bus 12. Wenn eine PCMCIA-Karte z. B. vollständig in einem Peripheriegerätverbindersockel sitzt, sind sowohl die Kartenerfassungseingänge auf einem niedrigen logischen Pegel als auch der J-Eingang 74 des JK Flip-Flops 62 auf einem niedrigen logischen Pegel durch die ODER-Kombi nation der beiden Eingänge 50, 52. Der invertierte K-Eingang 76 des Flip-Flops ist als ein Ergebnis der Kopplung des Masseeingangsanschlusses 54 mit der Systemmasse 86 auf einem hohen logischen Pegel. Wenn der Systemtakt 78 das Flip-Flop 62 taktet, wird der Ausgang des Flip-Flops 42 auf einen niedrigen logischen Pegel gelöscht. Wenn eine Karte heraus gezogen ist, liegt am J-Eingang 74 ein hoher logischer Pe gel, wie oben beschrieben. Wenn beide Eingänge 74, 76 des Flip-Flops auf einem hohen logischen Pegel sind, schaltet der Ausgang zwischen dem hohen und dem niedrigen logischen Pegel mit jeder Taktflanke gemäß den Charakteristika eines JK Flip-Flops 62 hin und her. Schließlich, wenn der längere Masseanschlußstift den Kontakt abbricht, fällt der inver tierte K-Eingang 76 auf einen niedrigen logischen Pegel und, mit dem J-Eingang auf einem hohen logischen Pegel, schaltet das Ausgangssignal auf einen hohen logischen Pegel und ver bleibt dort. Auf diese Art schafft das JK Flip-Flop 62 ein Steuerungssignal, das ein Unterbrechungssignal für die CPU 14 einschließt.The lower waveform 104 from FIG. 3 represents the signal of the output connections 42 of the detection circuit 44 before, during and after the removal of a peripheral device from the common bus 12 . If a PCMCIA card e.g. B. fully seated in a peripheral connector socket, both the card capture inputs are at a low logic level and the J input 74 of the JK flip-flop 62 is at a low logic level through the OR combination of the two inputs 50 , 52 . The inverted K input 76 of the flip-flop is at a high logic level as a result of the coupling of the ground input terminal 54 to the system ground 86 . When system clock 78 clocks flip-flop 62 , the output of flip-flop 42 is cleared to a low logic level. When a card is pulled out, there is a high logic level at J input 74 as described above. When both inputs 74 , 76 of the flip-flop are at a high logic level, the output switches between the high and low logic levels with each clock edge according to the characteristics of a JK flip-flop 62 . Finally, when the longer ground pin breaks contact, inverted K input 76 drops to a logic low and, with the J input logic high, the output signal switches to a logic high and remains there. In this way, the JK flip-flop 62 provides a control signal that includes an interrupt signal for the CPU 14 .

Der obere Signalverlauf 106 aus Fig. 3 stellt das Signal an dem Ausgangsanschluß 42 der Erfassungsschaltung 44 vor, wäh rend und nach der Verbindung eines Peripheriegerätes mit dem gemeinsamen Bus 12 dar. Zu diesem Punkt, gerade vor dem Kon takt des längeren Massenanschlußstiftes mit dem Massean schluß, ist der J-Eingang 74 auf einem hohen logischen Pegel und der invertierte K-Eingang 76 ist auf einem niedrigen lo gischen Pegel. Der Ausgang verbleibt mit jeder Taktflanke auf dem hohen logischen Pegel. Wenn der Masseanschlußstift mit dem dritten Eingangsanschluß 54 Kontakt herstellt, wer den beide Eingänge des JK Flip-Flops 62 hoch und bleiben auf einem hohen logischen Pegel, bis beide Kartenerfassungsan schlußstifte Kontakt geben, was den J-Eingang 74 veranlaßt, auf einen niedrigen logischen Pegel zu schalten. Wiederum schaltet der Ausgang zwischen einem hohen logischen Pegel und einem niedrigen logischen Pegel hin und her, wenn beide Eingänge 74, 76 des JK Flip-Flops 62 auf einem hohen logi schen Pegel sind. Wenn der J-Eingang 74 auf einen niedrigen logischen Pegel geht, wird der Ausgangs 42 ein stetiges nie driges Signal, nachdem das Flip-Flop 62 den Ausgang 72 mit jeder Taktflanke löscht. Auf diese Art schafft das JK Flip- Flop 72 ein Unterbrechungssignal während der Verbindung eines Peripheriegerätes mit dem gemeinsamen Bus 12.The upper waveform 106 of FIG. 3 represents the signal at the output terminal 42 of the sensing circuit 44 before and after connecting a peripheral to the common bus 12. At this point, just before the longer ground pin contacts the ground In conclusion, the J input 74 is at a high logic level and the inverted K input 76 is at a low logic level. The output remains at the high logic level with each clock edge. When the ground pin contacts the third input terminal 54 , the two inputs of the JK flip-flop 62 go high and remain at a high logic level until both card sense pins make contact, causing the J input 74 to a low logic level to switch. Again, the output switches between a high logic level and a low logic level when both inputs 74 , 76 of the JK flip-flop 62 are at a high logic level. When J input 74 goes low logic, output 42 becomes a steady low signal after flip-flop 62 clears output 72 with each clock edge. In this way, the JK flip-flop 72 creates an interrupt signal while a peripheral device is connected to the common bus 12 .

Die Signalverläufe 100 in Fig. 3 zeigen beispielhaft, wie die Vorrichtung und das Verfahren der Erfindung eine Daten verstümmelung auf einem gemeinsamen Bus durch Schaffen eines Unterbrechungssignals für die CPU 12 während des Entfernens und der Verbindung eines Peripheriegeräts von dem gemein samen Bus 12 verhindern. Beide Signalverläufe 100 sind nur zum Zweck eines Beispiels sinnvoll. Die Verbindung und Ent fernung eines Peripheriegerätes liegt in der Größenordnung von Millisekunden, wobei die Taktrate in der Größenordnung von mindestens 10 kHz ist. Während die Signalverläufe aus Fig. 3 nur vier Impulse einschließen, können während der Verbindung und Entfernung eines Peripheriegerätes einige mehr Impulse auftreten.Waveforms 100 in FIG. 3 exemplify how the apparatus and method of the invention prevent data corruption on a common bus by providing an interrupt signal to the CPU 12 during removal and connection of a peripheral device from the common bus 12 . Both signal profiles 100 are only useful for the purpose of an example. The connection and removal of a peripheral device is on the order of milliseconds, the clock rate being on the order of at least 10 kHz. While the waveforms of Fig. 3 include only four pulses, a few more pulses can occur during the connection and removal of a peripheral device.

Die Details und einzigartigen Merkmale, die oben beschrieben wurden, sind nur Beispiele der Vorrichtung und des Verfah rens, das hier beschrieben wurde und sollten nicht als Be schränkungen der Erfindung angesehen werden. Verschiedene Logikgatter und sequenzielle Logikelemente könnten z. B. für die Erfassungsschaltung ersetzt werden, ohne sich von dem Umfang der Erfindung zu entfernen. Das Systemunterbrechungs signal muß kein Impulszug sein; jegliches unterscheidbare Signal während der Entfernung oder Verbindung eines Peri pheriegerätes von dem gemeinsamen Bus könnte ein äqui valentes Unterbrechungssignal schaffen. Abschließend erfaßt die besondere Steuerungsschaltung für den gemeinsamen Bus, wie oben beschrieben wurde, die Verbindung und Entfernung eines Peripheriegerätes unter Verwendung des Merkmales des PCMCIA-Standards mit längeren Masseanschlußstiften und kürzeren Kartenerfassungsstiften. Jegliche Vorrichtung zum Erfassen der Verbindung und Entfernung, bevor die Daten übertragung von einem Peripheriegerät beginnt oder endet, könnte jedoch für das oben beschriebene Beispiel ersetzt werden. Die Erfindung offenbart im allgemeinen eine Vorrich tung zum Verhindern der Verstümmelung von Daten auf einem gemeinsamen Bus während dem Entfernen oder Verbinden eines Peripheriegerätes mit dem gemeinsamen Bus.The details and unique features described above are only examples of the device and method rens, which has been described here and should not be considered as Be limitations of the invention are considered. Various Logic gates and sequential logic elements could e.g. B. for the detection circuit can be replaced without departing from that Remove scope of the invention. The system interrupt signal need not be a pulse train; any distinguishable Signal during the removal or connection of a Peri Pheriegerätes from the common bus could be an equi create valentine's interrupt signal. Finally recorded the special control circuit for the common bus, as described above, the connection and removal a peripheral using the feature of PCMCIA standards with longer ground pins and shorter card capture pins. Any device for Capture the connection and distance before the data transmission from a peripheral device begins or ends, could, however, be substituted for the example described above become. The invention generally discloses a device device to prevent data from being garbled on one shared bus while removing or connecting one Peripheral device with the common bus.

Claims

1. Device for preventing signal mutilation on a common bus ( 12 ) of a computer system ( 10 ), which is caused by the connection and removal of a peripheral device, characterized by the following features:
a detector ( 30 ) for detecting an initial movement of the peripheral device before the peripheral device is electrically connected to or removed from the common bus ( 12 ); and
a signal generator ( 62 ) responsive to the detector ( 30 ) for generating a signal indicative of such initial movement to permit temporary deactivation of the common bus ( 12 ) during connection or removal of the peripheral device.

2. Device according to claim 1, characterized in that
that the detector ( 30 ) includes a plurality of connectors ( 31 , 32 , 33 , 35 ), and
that the detector ( 30 ) is constructed such that it detects movement of a peripheral device at the connectors ( 31 , 32 , 33 , 35 ) during the connection or removal of the peripheral device from the common bus ( 12 ).

3. Device according to claim 1 or 2, characterized in that
that the detector comprises a connector ( 31 , 32 ) of shorter length and middle connectors for the common bus, and
that the detector ( 30 ) includes a circuit ( 44 ) for detecting the initial movement of the peripheral on the connector ( 31 , 32 ) with the shorter length before the peripheral makes electrical contact with the general bus ( 12 ) on the middle connectors for breaks the common bus ( 12 ).

4. Device according to one of claims 1 to 3, characterized in
that the detector ( 30 ) includes a connector ( 33 ) with a longer length and middle connector for the common bus ( 12 ), and
that the detector ( 30 ) includes circuitry ( 44 ) for detecting the initial movement of the peripheral on the longer length connector ( 33 ) before the peripheral device makes electrical contact with the common bus at the middle connectors for the common bus .

5. Device according to one of claims 1 to 4, characterized in that the signal generator ( 62 ) comprises a component ( 62 ) for generating a continuous signal which indicates whether a peripheral device is currently connected to the bus ( 12 ) or from this is removed, and for generating an alternating signal which indicates that the peripheral device is moved.

6. Device for preventing signal mutilation on a common bus ( 12 ) of a computer system ( 10 ), which is caused by the connection or removal of a peripheral device, characterized by the following features:
a connector ( 50 , 52 , 54 ) which includes a shorter length connector ( 31 , 32 ), a central connector for the common bus and a longer length connector ( 33 );
a detector ( 30 ) with the connections ( 50 , 52 , 54 ) for electrically detecting the connection of a peripheral device to the connector with the longer length ( 33 ) before the middle connector for the common bus electrical contact with the common bus ( 12 ), and for electrically sensing the distance of a connector ( 31 , 32 ) of shorter length before the central connector for the common bus breaks electrical contact with the common bus ( 12 ); and
a signal generator ( 62 ) responsive to the detector ( 30 ) for generating a signal indicative of such connection or distance to allow temporary deactivation of the common bus ( 12 ) while the connectors for the common bus are electrical Establish or break contact with the common bus ( 12 ).

7. The device according to claim 6, characterized in that
that the peripheral device is a PCMCIA peripheral device, and
that the connector ( 31 , 32 ) with the shorter length is a card detection connector and that the connector ( 33 ) with the longer length is a ground connector.

8. A method for preventing signal mutilation on a common bus ( 12 ) of a computer system ( 10 ), which is caused by the connection or removal of a peripheral device, characterized by the following steps:
Detecting an initial movement of the peripheral device before the peripheral device is electrically connected to or removed from the common bus; and
Generating a signal in response to the detection that such initial movement is indicative of allowing temporary deactivation of the common bus ( 12 ) during connection or removal of the peripheral device.

9. The method according to claim 8, characterized in
that the computer system includes a connector ( 31 , 32 ) of shorter length, a middle connector for the common bus and a connector ( 33 ) of longer length, and
that the acquisition step has the following steps:
Detecting the presence of a peripheral device on the longer length connector ( 33 ) before the middle common bus extension makes electrical contact with the common bus ( 12 ); and
Detecting the absence of a peripheral device on a connector ( 31 , 32 ) with a shorter length before the middle connector for the common bus interrupts the electrical contact with the common bus.

10. The method of claim 8 or 9, characterized in that the generating step comprises generating a signal indicating such presence or absence to allow temporary deactivation of the common bus ( 12 ) while the connectors for the common bus ( 12 ) make or break electrical contact with the common bus ( 12 ).