DE4391850C2

DE4391850C2 - Method and system for transmitting digital signals between a digital signal processor and peripheral circuits connected to it

Info

Publication number: DE4391850C2
Application number: DE4391850A
Authority: DE
Inventors: Hannu Tapani Esala; Esko Tapio Rautanen
Original assignee: Nokia Telecommunications Oy
Current assignee: Nokia Oyj
Priority date: 1992-04-23
Filing date: 1993-04-23
Publication date: 2000-02-03
Anticipated expiration: 2013-04-24
Also published as: FI90708C; WO1993022728A1; FI921821A0; FI90708B; DE4391850T1; AU3955293A

Description

Die Erfindung betrifft ein Verfahren zum Übertragen digitaler Signale zwischen ei nem digitalen Signal-Prozessor (DSP) oder einer DSP-Schaltung und an ihn ange schlossenen Peripherieschaltungen, wobei die Signale zwischen den Peripherie schaltungen und der DSP-Schaltung relativ häufig übertragen werden, verglichen mit der Betriebsgeschwindigkeit der DSP-Schaltung. Die vorliegende Erfindung bezieht sich auch auf ein System zur Durchführung dieses Verfahrens.The invention relates to a method for transmitting digital signals between egg a digital signal processor (DSP) or a DSP circuit and attached to it closed peripheral circuits, the signals between the periphery circuits and the DSP circuit are transmitted relatively frequently compared to the operating speed of the DSP circuit. The present invention relates also refer to a system for performing this procedure.

Zum Stand der Technik wird auf die US-Patentschriften 4 862 452 sowie 4 860 244 verwiesen.The prior art is referred to in U.S. Patents 4,862,452 and 4,860,244 referred.

In der erstgenannten Druckschrift ist ein System zur Bearbeitung digitaler Daten auf gezeigt, das eine Umschaltmatrix zwischen DSP-Schaltungen und Interface- Schaltungen enthält. Die Umschaltmatrix ist hierbei zur Verbindung einer ausge wählten Hilfseinheit nacheinander mit verschiedenen DSP-Schaltungen gedacht, um eine höhere Gesamtdurchsatzrate für die Daten zu erreichen. Eine andere Idee des vorbekannten Systemes ist es, die Rechenkapazität der DSP-Schaltungen abhängig von den Anforderungen von verschiedenen Signalquellen anzupassen. Hierzu wird die Arbeitsweise der Umschaltmatrix in Abhängigkeit von verschiedenen Signalstruktu ren der Signalquellen verändert. In the first mentioned publication there is a system for processing digital data shown that a switching matrix between DSP circuits and interface Contains circuits. The switch matrix is here to connect one chose auxiliary unit sequentially thought with different DSP circuits achieve a higher overall throughput rate for the data. Another idea of the previously known system is dependent on the computing capacity of the DSP circuits to adapt to the requirements of different signal sources. For this, the Mode of operation of the switching matrix depending on different signal structure ren of the signal sources changed.

Die zweitgenannte Literaturstelle weist eine Anordnung auf, bei der Daten, die zwi schen dem Speicher und Hilfsschaltkreisen transferiert werden, in Pufferschaltkreisen zwischengespeichert werden. Die Aufgabe dieser Puffer ist es, die verschiedenen Da tentransferraten aufeinander abzustimmen, indem die Puffer als Zwischenspeicher für die Daten fungieren. Der in der Literaturstelle aufgezeigte Signallauf durch die Schaltung läuft über den Ein-Ausgabe-Schaltkreis in den Puffer, dann in den Speicher und letztendlich in den Prozessor.The second-mentioned literature reference has an arrangement in which data between storage and auxiliary circuits are transferred, in buffer circuits be cached. The job of these buffers is to keep the different da Match transfer rates by using the buffers as a buffer for the data act. The signal run in the literature passage through the Circuit runs through the I / O circuit in the buffer, then in the memory and ultimately in the processor.

Die Erfindung wird im folgenden für eine Ausführungsform beschrieben, bei der die Peripherieschaltung ein Analog-Digital-Wandler oder ein Digital-Analog-Wandler ist. Die Erfindung kann aber auch dann angewendet werden, wenn die Peripherie schaltung eine andere Schaltung ist, die Signale an die DSP-Schaltung übermittelt oder die von der DSP-Schaltung Signale empfängt. The invention is described below for an embodiment in which the Peripheral circuit is an analog-to-digital converter or a digital-to-analog converter. The invention can also be applied when the periphery circuit is another circuit that transmits signals to the DSP circuit or which receives signals from the DSP circuit.

Anders ausgedrückt kann die Peripherieschaltung in Wirklichkeit also auch eine andere DSP-Schaltung sein.In other words, the peripheral circuit can actually so be another DSP circuit.

Solche Schaltungen sind im allgemeinen über ihr serielles In terface oder über ihre seriellen Interface miteinander ver bunden. Die Übertragung erfolgt üblicherweise synchron. Ab hängig von der jeweiligen Situation benötigt man einen oder zwei Leiter für die zu verarbeitenden Signale, ein Taktgeber (clock signal) und im allgemeinen wenigstens ein Rahmensignal (frame signal), das eine wichtige Stelle anzeigt, beispiels weise den Anfang des übertragenen Signals.Such circuits are generally above their serial in interface or via their serial interface bound. The transmission is usually synchronous. From depending on the situation, you need one or two conductors for the signals to be processed, one clock (clock signal) and generally at least one frame signal (frame signal), which indicates an important position, for example point the beginning of the transmitted signal.

Fig. 1 zeigt ein Beispiel für eine übliche Verbindung zwischen einer DSP-Schaltung und einem Analog-Digital-Wandler bzw. einem Digital-Analog-Wandler. Der Analog-Digital-Wandler 1 verwandelt das eingehende Analogsignal in ein gesampletes Digitalsignal (Data 1), das anschließend an die DSP-Schaltung 3 weitergelei tet wird, und zwar mit einer Rate, die vom Taktgebersignal und vom Rahmensignal bestimmt wird. Nach dem Verarbeiten des digi talen Signals gibt die DSP-Schaltung das Signal an den Digital- Analog-Wandler 2, der ein analoges Signal abgibt. Sowohl das Eingangssignal Data 1 wie auch das Ausgangssignal Data 2 gehen durch das serielle Interface 4 der DSP-Schaltung. Fig. 1 shows an example of a common connection between a DSP circuit and an analog-to-digital converter or a digital-to-analog converter. The analog-to-digital converter 1 converts the incoming analog signal into a sampled digital signal (Data 1), which is then passed on to the DSP circuit 3 , at a rate determined by the clock signal and the frame signal. After processing the digital signal, the DSP circuit gives the signal to the digital-to-analog converter 2 , which outputs an analog signal. Both the input signal Data 1 and the output signal Data 2 go through the serial interface 4 of the DSP circuit.

Fig. 2 zeigt ein Diagramm mit dem Signalfluß des Interface nach Fig. 1. Die Signale Data 1 und Data 2 werden jeweils als Blöcke übermittelt, die sechzehn Data-Bits enthalten, wobei die Perioden zwischen den Blöcken Zeitabschnitte bilden, während derer Data 1 für die DSP-Schaltung zur Verfügung steht und wäh rend derer Data 2 für den Digital-Analog-Wandler zur Verfügung stehen muß. Das Diagramm ist etwas vereinfacht dargestellt, aber es zeigt die hier wichtigen Verhältnisse. FIG. 2 shows a diagram with the signal flow of the interface according to FIG. 1. The signals Data 1 and Data 2 are each transmitted as blocks which contain sixteen data bits, the periods between the blocks forming time segments during which Data 1 for the DSP circuit is available and data 2 must be available for the digital-to-analog converter. The diagram is somewhat simplified, but it shows the important conditions here.

Beim Stand der Technik gab es Probleme, wenn die DSP-Schaltung relativ häufig Signale empfängt und übermittelt, verglichen mit der Betriebsgeschwindigkeit der Schaltung. In diesem Fall un terbrechen der Empfang und die Übertragung der Signale häufig andere Aktivitäten und komplizieren den Aufbau des Programms. In the prior art there were problems when the DSP circuit receives and transmits signals relatively often compared to the operating speed of the circuit. In this case un The reception and transmission of the signals often break down other activities and complicate the structure of the program.

Bei einer herkömmlichen Verbindung muß die DSP-Schaltung ihre anderen Aktivitäten in regelmäßigen Zeitabständen unterbrechen, Daten vom Analog-Digital-Wandler empfangen und Daten an den Di gital-Analog-Wandler abgeben. Wenn die Verhältnisse so sind, wie dies häufig der Fall ist, daß die DSP-Schaltung Daten von anderen Einheiten neben den genannten Wandlern erhält und ab gibt, so verursacht diese Operation Unterbrechungen zusätzlich zu den vorstehend erwähnten Unterbrechungen. Als Ergebnis steht der DSP-Schaltung keine zusammenhängende Zeitdauer zur Verfü gung, die länger ist als das Sampling-Intervall, das für Be rechnungen ohne Unterbrechungen verfügbar ist.In a conventional connection, the DSP circuit must be interrupt other activities at regular intervals, Receive data from the analog-digital converter and data to the Di Submit gital-analog converter. If the conditions are like this as is often the case when the DSP circuit receives data from other units in addition to the above-mentioned converters this operation causes interruptions in addition on the interruptions mentioned above. As a result the DSP circuit does not have a continuous period of time longer than the sampling interval required for Be invoices are available without interruptions.

Zusätzlich zu aktuellen Signalverarbeitungsberechnungen werden häufig andere Operationen benötigt, beispielsweise die Über tragung von Meldungen zwischen den DSP-Schaltungen oder zwi schen der DSP-Schaltung und dem Hauptprozessor der Einheit. Es ist sehr mühselig, diese Aufgabe in Teilaufgaben zu zerlegen und dann die Teilaufgaben nacheinander durchzuführen.In addition to current signal processing calculations often requires other operations, such as the over carry messages between the DSP circuits or between the DSP circuit and the main processor of the unit. It is very tedious to break this task down into subtasks and then carry out the subtasks one after the other.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren und ein System vorzuschlagen, das in derartigen Fällen geeignet arbeitet, wobei zu häufige Unterbrechungen der Aktivitäten der DSP-Schaltung vermieden werden.The present invention is therefore based on the object to propose a method and a system in such Cases works appropriately, with frequent interruptions of the Activities of the DSP circuit can be avoided.

Zur Lösung dieser Aufgabe ist das erfindungsgemäße Verfahren durch die Merkmale von Patentanspruch 1 gekennzeichnet. Das er findungsgemäße System ist durch die Merkmale von Patentanspruch 4 gekennzeichnet.The method according to the invention is used to achieve this object characterized by the features of claim 1. That he system according to the invention is characterized by the features of claim 4 marked.

Wesentlich für die vorliegende Erfindung ist es somit, daß zwi schen den DSP-Schaltungen und den Peripherieschaltungen eine Umschaltmatrix angeschlossen ist, die das Timing von Ein gangssignalen, Ausgangssignalen oder Meldungen ändern kann, so daß mehrere sequentielle Signale zeitweise gesammelt werden, wobei jeweilige Zeitsignalfenster einem zusammenhängenden län geren Zeitfenster hinzuaddiert werden können, während dem die DSP-Schaltung die Signalverarbeitung durchführen kann. It is therefore essential for the present invention that between between the DSP circuits and the peripheral circuits Switching matrix is connected, which is the timing of On can change output signals, output signals or messages, so that several sequential signals are temporarily collected, where each time signal window a coherent length can be added during the time window during which the DSP circuit can perform signal processing.

Bei einem der Verdeutlichung dienenden Ausführungsbeispiel, bei dem die Signale durch sequentielle Blöcke gebildet werden, wird vorzugsweise eine bestimmte Anzahl der Blöcke zu einem Cluster gesammelt, der an die DSP-Schaltung und dementsprechend aus der DSP-Schaltung über die Umschaltmatrix übertragen werden soll.In one illustrative embodiment, at which the signals are formed by sequential blocks preferably a certain number of blocks to form a cluster collected from the DSP circuit and accordingly from the DSP circuit should be transmitted via the switching matrix.

Die Erfindung zusammen mit weiteren Merkmalen und Vorteilen der Erfindung werden im folgenden anhand eines Ausführungsbeispiels und unter Bezugnahme auf die beigefügten Zeichnungen näher er läutert. Es zeigt:The invention together with other features and advantages of Invention are described below using an exemplary embodiment and with reference to the accompanying drawings he closer purifies. It shows:

Fig. 1 und 2 die vorstehend schon beschriebene Schaltung bzw. das zugehörige Flußdiagramm; Fig. 1 and 2 above, the circuit already described, or the associated flow chart;

Fig. 3, ein erfindungsgemäßes System; Fig. 3, a system according to the invention;

Fig. 4 und 5 Signalflußdiagramme für das System nach Fig. 3. FIGS. 4 and 5 signal flow for the system of FIG. 3.

Beim Ausführungsbeispiel nach Fig. 3 hat die DSP-Schaltung als Peripherieschaltung einen Analog-Digital-Wandler 1 und einen Digital-Analog-Wandler 2, genau wie bei dem Ausführungsbeispiel nach Fig. 1. Die Signale der Analog-Digital- und Digital-Ana log-Wandler werden in Fig. 3 aber nicht direkt der DSP-Schal tung zugeleitet, sondern einer Umschaltmatrix 5, die weiterhin Signale mit der DSP-Schaltung 3 austauscht. Das Signal vom Ana log-Digital-Wandler 1 weist in gleichen Abständen angeordnete Samples S von 16 bits auf (vergl. Fig. 5), die bei diesem Bei spiel in den Zeitfenstern auf einem seriellen 2 Mbit/s Bus übertragen werden. Ein Block enthält 32 8-bit Zeitfenster TS0- TS31, wobei ein Sample zwei Zeitfenstern entspricht. Die Block struktur der seriellen Busse ist in Fig. 4 gezeigt.In the exemplary embodiment according to FIG. 3, the DSP circuit has an analog-digital converter 1 and a digital-analog converter 2 as peripheral circuit, just as in the exemplary embodiment according to FIG. 1. The signals of the analog-digital and digital ana log converters are not supplied directly in Fig. 3, DSP-TIC, but a switching matrix 5, which further exchanges signals with the DSP circuit 3. The signal from the analog-digital converter 1 has samples S of 16 bits arranged at equal intervals (see FIG. 5), which are transmitted in this example in the time windows on a serial 2 Mbit / s bus. A block contains 32 8-bit time slots TS0-TS31, whereby a sample corresponds to two time slots. The block structure of the serial buses is shown in FIG. 4.

Es sei angenommen, daß die Umschaltmatrix zwei serielle Mbit/s Busse hat, nämlich den Bus 1 und den Bus 2. In der Praxis kann die Umschaltmatrix mehr Busse haben, dies ist bei dem vorliegenden Ausführungsbeispiel aber nicht notwendig. Es sei weiterhin angenommen, daß die Wandler und die DBP-Schaltung alle dasselbe Zeitsignal von 2048 MHz benutzen. Die Bezeichnun gen der Fig. 5 für Eingangsrichtung und Ausgangsrichtung beziehen sich auf die Umschaltmatrix. Aus den Fig. 4 und 5 ergibt sich, daß die Umschaltmatrix vier 16-bit-Samples in ei nem Cluster C sammelt und diesen dann weiter die DSP-Schaltung überträgt. Entsprechend werden die Zeitfenster addiert, um eine zusammenhängende Bearbeitungsperiode P zu bilden, in der keine Samples empfangen werden. Diese Periode steht daher der DSP- Schaltung zum Bearbeiten der Signale zur Verfügung.It is assumed that the switch matrix has two serial Mbit / s buses, namely bus 1 and bus 2. In practice, the switch matrix can have more buses, but this is not necessary in the present exemplary embodiment. It is also assumed that the converters and the DBP circuit all use the same 2048 MHz time signal. The designations of FIG. 5 for the input direction and output direction relate to the switching matrix. From FIGS. 4 and 5 shows that the switch matrix four 16-bit samples accumulated in egg nem cluster C and this then the DSP circuit transmits. Accordingly, the time windows are added to form a coherent processing period P in which no samples are received. This period is therefore available to the DSP circuit for processing the signals.

Im Folgenden werden die Fig. 1 und 2 einerseits mit den Fig. 3 bis 5 andererseits verglichen.In the following, Figs. 1 and 2 on the one hand as compared with Figs. 3 to 5 on the other.

Aus dem Zeitdiagramm ergibt sich, daß beim Stand der Technik diejenigen Zeitpunkte (die durch die Pfeile angedeutet werden), in denen Daten an der DSP-Schaltung anstehen, auf einander gleiche Intervalle verteilt sind. In vielen Fällen müssen die Daten von einem internen Register der DSP-Schaltung sehr bald gelesen werden, nachdem die Daten im Register angekommen sind, weil ansonsten die nächsten Daten die vorhergehenden Daten überschreiben oder überhaupt nicht empfangen werden. Moderne Systeme benutzen eine Sample-Frequenz von bis zu 48 kHz (DAT- Rekorder, volle Bandgeschwindigkeit), um Schallsignale zu ver arbeiten. Dann ist das Sample-Intervall etwa 20,8 µs lang. Um aber die Beispiele zu vereinfachen, wird eine Sampling-Frequenz von 32 kHz angenommen. Dann ist das Sampling-Intervall 31,25 µs. Dieses entspricht einer Situation mit der halben Geschwin digkeit beim DAT-Betrieb.The timing diagram shows that in the prior art those points in time (which are indicated by the arrows), in which data is present on the DSP circuit, on each other equal intervals are distributed. In many cases Data from an internal register of the DSP circuit very soon be read after the data has arrived in the register, because otherwise the next data is the previous data overwrite or not received at all. Modern Systems use a sample frequency of up to 48 kHz (DAT Recorder, full tape speed) to ver sound signals work. Then the sample interval is about 20.8 µs long. Around but to simplify the examples becomes a sampling frequency of 32 kHz. Then the sampling interval is 31.25 µs. This corresponds to a situation with half the speed DAT operation.

Beim Stand der Technik muß man somit die anderen Operationen der DSP-Schaltung in gleichen Intervallen von 31,25 µs unter brechen, um die Verbindung herzustellen, und man muß Daten vom Analog-Digital-Wandler empfangen und Daten zum Digital-Analog- Wandler ausgeben.In the prior art, the other operations must therefore be carried out the DSP circuit at equal intervals of 31.25 µs break to make the connection and you have to get data from the Analog-digital converter received and data for digital-analog Output converter.

Bei der erfindungsgemäßen Anordnung, wie diese beispielsweise anhand von Fig. 3-5 erläutert wird, werden bei diesem Ausführungsbeispiel die folgenden Zeitwerte verwendet:
In the arrangement according to the invention, as explained for example with reference to FIGS. 3-5, the following time values are used in this exemplary embodiment:

- block length: 125 µs,
- Time to read or write samples:
(8/32) × 125 µs = 31.25 µs,
- contiguous period of time required for calculations for ver The addition is (24/32) × 125 µs = 93.75 µs.

Die DSP-Schaltung hat somit eine zusammenhängende Bearbei tungsperiode, die, verglichen mit der Situation ohne die Um schaltmatrix, verdreifacht ist.The DSP circuit thus has a coherent processing period, which, compared to the situation without the order switching matrix is tripled.

Als weiterer Vorteil ergibt sich, daß die erfindungsgemäße Um schaltmatrix beim Verarbeiten der Signale eine ausgezeichnete Flexibilität hat. Bei einer komplizierteren Anordnung, bei der eine Anzahl unterschiedlicher Schaltungen mit der DSP-Schaltun gen verbunden sind, ist es mit, der Umschaltmatrix möglich, die Schaltung zu wechseln, die an die Zeitfenster angeschlossen ist, die von der DSP-Schaltung benutzt werden. Im Prinzip ist dies auch mit DSP-Schaltungen möglich ohne eine Umschaltmatrix, aber dann ist es notwendig, daß die DSP-Schaltung selbst den Zeitpunkt wechselt zu dem sie die Verbindung zum gemeinsamen Serien-Bus herstellt. Wenn eine Umschaltmatrix verwendet wird, dann kann der Wechsel vom Hauptprozessor der Einheit durch geführt werden und es ist sogar nicht notwendig, daß die DSP- Schaltung den Wechsel in der Verbindung kennt.Another advantage is that the order switching matrix when processing the signals an excellent Has flexibility. In a more complicated arrangement where a number of different circuits with the DSP circuit gen, it is possible to use the switching matrix Switch circuit that connected to the time window that are used by the DSP circuit. In principle it is this is also possible with DSP circuits without a switch matrix, but then it is necessary that the DSP circuit itself Time changes when they connect to the common Serial bus manufactures. If a switch matrix is used, then the change from the main processor of the unit can be done and it is not even necessary that the DSP Circuit knows the change in the connection.

Die erfindungsgemäße Anordnung benötigt etwas mehr Bauelemente, weil die Umschaltmatrix hinzukommt. Die Umschaltmatrix muß auch auf ihren korrekten Zustand hin kontrolliert werden, d. h. sie benötigt ein Programm im Hauptprozessor der Einheit.The arrangement according to the invention requires somewhat more components, because the switch matrix is added. The switch matrix must also checked for correct condition, d. H. she requires a program in the main processor of the unit.

Es sei aber darauf hingewiesen, daß derartige Umschaltmatrix- Schaltungen zu günstigen Preisen handelsüblich sind und diese Schaltungen für das erläuterte Ausführungsbeispiel geeignet sind.However, it should be noted that such a switch matrix Circuits at reasonable prices are common and these Circuits suitable for the illustrated embodiment are.

Wenn eine Sample-Frequenz verwendet wird, die nicht eine Sub harmonische des Zeitsignals der Umschaltmatrix ist, dann muß das Zeitsignal der Umschaltmatrix vom Zeitsignal der Analog-Di gital-Wandler und Digital-Analog-Wandler getrennt werden und die Zeitfrequenzen müssen durch eine Adapterschaltung angepaßt werden, die zwischen die Wandler und die Umschaltmatrix einge fügt wird. Diese Situation entsteht beispielsweise, wenn die Sample-Frequenz 48 kHz beträgt und die Zeitfrequenz der Um schaltmatrix 2,048 MHz. Die Verwendung einer Adapterschaltung ändert aber nicht die Ausführung der vorliegenden Erfindung und sie beeinflußt auch nicht die mit der Erfindung erzielbaren Vorteile in nachteiliger Hinsicht.When using a sample frequency that is not a sub is harmonic of the time signal of the switching matrix, then must the time signal of the switching matrix from the time signal of the Analog-Di gital converter and digital-to-analog converter can be separated and the time frequencies must be adapted by an adapter circuit be inserted between the converter and the switching matrix is added. This situation arises, for example, when the Sample frequency is 48 kHz and the time frequency of the order switching matrix 2.048 MHz. The use of an adapter circuit but does not change the implementation of the present invention and it also does not affect those achievable with the invention Advantages in a disadvantageous way.

Claims

1. A method for transmitting digital signals between a digital signal processor or a DSP circuit ( 3 ) and peripheral circuits ( 1 , 2 ) connected to it, the signals between the peripheral circuits ( 1 , 2 ) and the DSP circuit ( 3 ) transmitted relatively frequently who compared to the operating speed of the DSP circuit ( 3 ), characterized in that the digital signals between the peripheral circuits ( 1 , 2 ) and the DSP circuit ( 3 ) are transmitted via a switching matrix ( 5 ) are, with a certain number of signals in the switching matrix ( 5 ) is collected and each transmitted as a cluster to the DSP circuit ( 3 ) or from the DSP circuit ( 3 ), so that between the signals collected in each case one coherent longer period of time for processing the signals in the DSP circuit ( 3 ) remains.

2. The method according to claim 1, characterized in that the signals between the peripheral circuits ( 1 , 2 ) and the DSP circuit ( 3 ) are transmitted in time windows of blocks and that a certain number of time windows each is collected in the cluster.

3. The method according to claim 1 or 2, wherein an analog-Digi tal converter ( 1 ) and a digital-analog converter ( 2 ) are connected to the DSP circuit ( 3 ), characterized in that signals from the analog Digital converters ( 1 ) and signals to the digital-to-analog converter ( 2 ) are transmitted via a bus to the switching matrix ( 5 ), and that signals to and from the DSP circuit ( 3 ) are transmitted via a second bus .

4. System for connecting digital signal processors or DSP circuits ( 3 ) with peripheral circuits ( 1 , 2 ), for. B. with analog-to-digital converters and with digital-to-analog converters, in which system signals between the peripheral circuits and a DSP circuit ( 3 ), compared with the operating speed of the DSP circuit ( 3 ), are transmitted relatively frequently , characterized in that between the peripheral circuits ( 1 ) and the DSP circuit ( 3 ) a switching matrix ( 5 ) is provided, which collects a certain number of digital signals that have been transmitted by a peripheral circuit ( 1 ) this processing to transmit (3) in a cluster to the DSP scarf, so that a respective longer remains to sammenhängende time period for the signal processing in the DSP circuit (3).

5. System according to claim 4, characterized in that the peripheral circuits ( 1 , 2 ) are arranged so that they transmit the digital signals in time slots of blocks, and that the switching matrix ( 5 ) is arranged such that a certain number of respective time windows are collected in a cluster for the DSP circuit ( 3 ), the intervals between the blocks being added accordingly in order to form a coherent time segment for signal processing in the DSP circuit ( 3 ).

6. System according to claim 4 and 5, wherein a signal transmission gender-analog-digital converter ( 1 ) and a signal receiving gender-digital analog converter ( 2 ) are connected to the DSP circuit ( 3 ), characterized in that the switching matrix ( 5 ) has at least two buses, a first bus operating between the switching matrix ( 5 ) and the converters ( 1 , 2 ) and transmitting the signals in an original sequence, ie at equal intervals between the switching matrix ( 5 ) and the converters ( 1 , 2 ), and a second bus between the switching matrix ( 5 ) and the DSP circuit ( 3 ) works, which transmits signals between the switching matrix and the DSP circuit as a cluster in time windows at unequal intervals .