DE4418352B4 - Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE4418352B4 DE4418352B4 DE4418352A DE4418352A DE4418352B4 DE 4418352 B4 DE4418352 B4 DE 4418352B4 DE 4418352 A DE4418352 A DE 4418352A DE 4418352 A DE4418352 A DE 4418352A DE 4418352 B4 DE4418352 B4 DE 4418352B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- region
- semiconductor
- transistor
- silicon column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
Abstract
Halbleiterbauelement
mit folgenden Elementen:
– einem Halbleitersubstrat (10),
– einem in dem Halbleitersubstrat (10) gebildeten Grabenisolationsbereich (12) zur Festlegung eines dadurch begrenzten Bereiches,
– einer auf dem Halbleitersubstrat in dem festgelegten Bereich gebildeten Bitleitung (18),
– einer in dem festgelegten Bereich über der Bitleitung angeordneten Siliziumsäule, die ein Draingebiet (23), ein Kanalgebiet (24) und ein Sourcegebiet (25) eines Transistors beinhaltet, welche von einem unteren zu einem oberen Bereich der Siliziumsäule aufeinanderfolgend gebildet sind,
– einer Gateisolationsschicht (26) und einer Gateleitung (28), die aufeinanderfolgend so gebildet sind, dass sie die Siliziumsäule umgeben,
– einer zwischen benachbarten Gateleitungen gebildeten planarisierenden Schicht (30),
– einer über den Gateleitungen angeordneten Isolationsschicht mit einem Kontaktloch zur Freilegung des Sourcegebietes des Transistors und
– einem auf der Isolationsschicht angeordneten Kondensatorspeicherknoten (46), der über das Kontaktloch mit dem Sourcegebiet des Transistors verbunden ist.
– einem Halbleitersubstrat (10),
– einem in dem Halbleitersubstrat (10) gebildeten Grabenisolationsbereich (12) zur Festlegung eines dadurch begrenzten Bereiches,
– einer auf dem Halbleitersubstrat in dem festgelegten Bereich gebildeten Bitleitung (18),
– einer in dem festgelegten Bereich über der Bitleitung angeordneten Siliziumsäule, die ein Draingebiet (23), ein Kanalgebiet (24) und ein Sourcegebiet (25) eines Transistors beinhaltet, welche von einem unteren zu einem oberen Bereich der Siliziumsäule aufeinanderfolgend gebildet sind,
– einer Gateisolationsschicht (26) und einer Gateleitung (28), die aufeinanderfolgend so gebildet sind, dass sie die Siliziumsäule umgeben,
– einer zwischen benachbarten Gateleitungen gebildeten planarisierenden Schicht (30),
– einer über den Gateleitungen angeordneten Isolationsschicht mit einem Kontaktloch zur Freilegung des Sourcegebietes des Transistors und
– einem auf der Isolationsschicht angeordneten Kondensatorspeicherknoten (46), der über das Kontaktloch mit dem Sourcegebiet des Transistors verbunden ist.
Description
- Die Erfindung bezieht sich auf ein Halbleiterbauelement sowie auf ein Verfahren zu dessen Herstellung.
- Die Integration einer möglichst hohen Anzahl von Bauelementen auf einer möglichst geringen Bauelementfläche ist wichtig zur Erhöhung des Integrationsgrades von Halbleiterspeicherzellen, insbesondere von Zellen für dynamische Direktzugriffspeicher (DRAMs). Eine Speicherzelle eines 1-Gigabit-DRAM-Bauelementes, welches eine nächste Speichergeneration darstellt, belegt eine Fläche kleiner als 0,3 μm2 und besteht aus einem Transistor und einem Kondensator. Dies ist gerade dieselbe Fläche, wie sie zuvor alleine für ein Kontaktloch für Verbindungen zwischen Ebenen in einem 1-Megabit-DRAM-Bauelement benötigt wurde. Die Bereitstellung eines Transistors, eines Kondensators und eines Kontaktloches für Zwischenverbindungen zusammen innerhalb einer derart kleinen Fläche zwecks Bildung einer Zelleneinheit ist praktisch kaum realisierbar.
- In den meisten bisher in Chips verwendeten Speicherzellen werden ein Transistor, ein Kondensator und ein Kontaktloch lateral innerhalb eines planen Entwurfs angeordnet, so daß deren gesamte Fläche als dasjenige Element fungiert, welches die Fläche der Speicherzelle bestimmt. Um für den Aufbau einer 1-Gigabit Speicherzelle einen Transistor, einen Kondensator und ein Kontaktloch zur Kontaktierung von Source- und Draingebiet innerhalb einer Fläche von weniger als 0,3 μm2 ausbilden zu können, wird daher eine dreidimensionale Zellenstruktur benötigt, wodurch die flächenbedingten Beschränkungen überwunden werden können. Dementsprechend muß die Zellenstruktur von einem lateralen Entwurf in eine vertikale Entwurfsstruktur geändert werden. Außerdem ist es erforderlich, einen maximalen effektiven, aktiven Flächenbereich benützen zu können, indem der aktive Flächenbereich durch Verringerung des Abstands zwischen Isolationsbereichen möglichst groß und das Kontaktloch ohne Verlust an zusätzlicher aktiver Fläche gebildet wird.
- Von K. Sunouchi et al. wurde eine sogenannte SGT-Speicherzelle vorgeschlagen, in welcher alle Komponenten einer Speicherzelleneinheit in einer Siliziumsäule gebildet sind, welche durch einen matrixartigen Graben isoliert ist (siehe IEDM '89, "A Surrounding Gate Transistor (SGT) cell for 64/256Mbit1476X DRAMs"). Diese SGT- Zellenstruktur besitzt jedoch einige Problempunkte. Erstens ist das Verfahren zur Erzeugung der Siliziumsäule und eines zugehörigen Kondensators ziemlich komplex. Zweitens sind die Isolationseigenschaften nicht sehr zufriedenstellend. Drittens besteht eine merkliche Gefahr, daß ein Kurzschluß zwischen einem Knoten einer Kondensatorplattenelektrode und einer Gateelektrode während eines Prozesses zur Erzeugung der Gateelektrode auftritt.
- Weitere Halbleiterbauelemente mit einer säulenförmigen Transistorstruktur und zugehörige Herstellungsverfahren sind beispielsweise in den Offenlegungsschriften
EP 0 453 998 A1 , JP 050-75059 A, JP 05-55504 A und JP 05-29573 A, der PatentschriftUS 5.192.704 und dem Zeitschriftenartikel IMB TDB, Band 34, Nr. 6, 1991, Seite 231 beschrieben. So offenbart dieEP 0 453 998 A1 eine DRAM-Speicherzelle mit einer Bitleitung und einem Transistor mit einem seitlich neben der Bitleitung als Siliziumsäule realisierten Kanalgebiet. Über dem Kanalgebiet ist ein Speicherkondensator gebildet. Die Bitleitung und die untere Kondensatorelektrode bestehen aus dotierten Halbleiterschichten, und daran angrenzend beinhaltet die Siliziumsäule des Kanalgebiets im unteren Seitenbereich bzw. im oberen Endbereich dotierte Zonen, die durch Ausdiffusion von Dopanden aus der Bitleitung bzw. der unteren Kondensatorelektrode gebildet sind. DieUS 5.192.704 offenbart eine Speicherzellenstruktur, die einen Transistor vom Durchlassgatetyp mit Filamentkanal und einen auf dem Transistor gebildeten Speicherkondensator umfasst. Das Kanalgebiet ist durch eine freistehend gebildete Polysiliziumsäule realisiert, die einem Oxidationsprozess zur Bildung quer verlaufender Korngrenzen zwischen verschiedenen kristallinen Teilbereichen unterworfen wird. Im unteren und im oberen Endbereich dieses Filamentkanals wird jeweils eine dotierte Zone als Anschlussbereich zur Bitleitung bzw. zur unteren Kondensatorelektrode gebildet. - Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelementes, das vergleichsweise ausfallsicher arbeitet und einen möglichst hohen Anteil an aktiver Bauelementfläche besitzt, sowie eines vergleichsweise einfachen und problemlos durchzuführenden Verfahrens zu seiner Herstellung zugrunde.
- Dieses Problem wird durch ein Halbleiterbauelement mit den Merkmalen des Patentanspruches 1 sowie durch ein Verfahren zu seiner Herstellung mit den Merkmalen des Patentanspruches 5 oder 10 gelöst. Durch Verwendung einer vergrabenen Bitleitungsstruktur und einer vertikalen Gatestruktur, welche eine verwendete Siliziumsäule umgibt, läßt sich eine sehr hohe effektive, aktive, nutzbare Bauelementfläche erzielen.
- Bevorzugte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
-
1A bis10 verschiedene Ansichten eines ersten Beispiels eines Halbleiterbauelementes in aufeinanderfolgenden Herstellungsstufen zur Erläuterung seines Herstellungsverfahrens und -
11 bis17 verschiedene Ansichten eines zweiten Beispiels eines Halbleiterbauelementes in aufeinanderfolgenden Herstellungsstufen zur Erläuterung seines Herstellungsverfahrens. - Zunächst wird anhand der
1A bis10 das Herstellungsverfahren für das erste Beispiel eines Halbleiterbauelementes im Detail erläutert. -
1A bis1C zeigen Schritte zur Erzeugung eines Grabenisolationsbereiches (12 ), wobei die1B und1C Querschnittsansichten entlang der Linien A-A' bzw. B-B' von1A darstellen, welche eine ausschnittweise Draufsicht auf das anfängliche Bauelement wiedergibt. Hierfür wird zunächst ein Nitrid auf ei nem Halbleitersubstrat (10 ) eines ersten Leitfähigkeitstyps, z.B. p–-leitend, abgeschieden und mittels eines lithographischen Prozesses strukturiert, so daß ein Nitridmuster (11 ) auf dem Bereich gebildet wird, wo ein aktiver Bereich des Halbleitersubstrats (10 ) angeordnet werden soll. Nach Ätzen des Substrats (10 ) bis zu einer vorgegebenen Tiefe unter Verwendung des Nitridmusters (11 ) als Ätzmaske zwecks Erzeugung eines (nicht gezeigten) Grabens werden dann p+-leitende Störstellenionen implantiert, um die elektrischen Eigenschaften zwischen den einzelnen Bauelementen zu stärken, wodurch unter dem Bodenbereich des Grabens eine p+-Störstellenschicht (14 ) erzeugt wird. Dann wird ganzflächig auf dem mit dem Graben versehenen Substrat (10 ) ein Isolationsmaterial, z.B. ein Oxid, so aufgebracht und zurückgeätzt, daß das Innere des Grabens mit dem Isolationsmaterial zur Bildung des Grabenisolationsbereiches (12 ) gefüllt wird. -
2A bis2C zeigen Schritte zur Erzeugung einer Bitleitung (18 ), wobei die2B und2C Querschnittsansichten entlang der Linien A-A' bzw. B-B' von2A , welche der Ansicht von1A entspricht, wiedergeben. Nach Entfernen des Nitridmusters (11 ) auf dem aktiven Bereich werden ganzflächig über dem Halbleitersubstrat (10 ) Störstellenionen des zweiten Leitfähigkeitstyps, z.B. n+-leitend, implantiert, so daß unter der Oberfläche des Substrats (10 ) ein n+-Störstellenbereich (16 ) entsteht. Der n+-Störstellenbereich (16 ) dient dazu, den Kontaktwiderstand zwischen einer Bitleitung und einem Draingebiet eines Transistors, welcher in einem späteren Prozeß gebildet wird, zu verringern. Anschließend wird ein leitfähiges Material, z.B. störstellendotiertes Polysilizium, auf dem mit dem n+-Störstellenbereich (16 ) versehenen Substrat (10 ) abgeschieden und durch einen lithographischen Prozeß strukturiert, um so die Bitleitung (18 ) zu erzeugen. -
3A und3B veranschaulichen Schritte zur Erzeugung einer Isolationsschichtsäule (I), wobei die3A und3B Quer schnittsansichten entlang der Linien A-A' bzw. B-B' von2A wiedergeben. Hierzu werden beispielsweise nacheinander ein Nitrid und ein Oxid ganzflächig auf der mit der Bitleitung (18 ) versehenen, resultierenden Struktur abgeschieden, um eine erste Isolationsschicht (20 ) und eine zweite Isolationsschicht (22 ) zu bilden. Die zweite Isolationsschicht (22 ) und die erste Isolationsschicht (20 ) werden dann durch einen lithographischen Prozeß strukturiert, wodurch die Isolationsschichtsäule (I) über dem Bitgrabenisolationsbereich (12 ) entsteht. -
4A bis4D veranschaulichen Schritte zur Erzeugung eines Draingebietes (23 ), eines Kanalgebietes (24 ) und eines Sourcegebietes (25 ) eines Transistors, wobei die4B und4C Querschnittsansichten entlang der Linien A-A' bzw. B-B' von4A wiedergeben und4D eine Perspektivansicht von schräg oben im wesentlichen längs der Linie B-B' ist. Zunächst wird hierfür unter Verwendung des außerhalb der Isolationsschichtsäule (I) freiliegenden Halbleitersubstrats als Keimschicht eine n–-leitende erste Halbleiterepitaxieschicht (23 ) aufgewachsen. Anschließend werden auf der n–-leitenden ersten Halbleiterepitaxieschicht (23 ) nacheinander eine p–-leitende zweite Halbleiterepitaxieschicht (24 ) und eine n–-leitende dritte Halbleiterepitaxieschicht (25 ) aufgewachsen, wodurch eine Siliziumsäule entsteht. Die n–-leitende erste Halbleiterepitaxieschicht (23 ) wird als Drainelektrode, die p–-leitende zweite Halbleiterepitaxieschicht (24 ) als Kanalgebiet und die n–-leitende dritte Halbleiterepitaxieschicht (25 ) als Sourceelektrode eines NMOS-Transistors verwendet. Hierbei ist die als Draingebiet dienende n–-leitende erste Halbleiterepitaxieschicht (23 ) mit einer zugehörigen Bitleitung (18 ) verbunden. - Zur Herstellung dieser Anordnung kann alternativ die später teilweise als Kanalgebiet für den NMOS-Transistor dienende, p–-leitende Halbleiterepitaxieschicht unter Verwendung der außerhalb der Isolationsschichtsäule (I) freiliegenden Sub stratfläche als Keimschicht bis in den oberen Bereich der Isolationsschichtsäule (I) aufgewachsen werden. Anschließend wird dann eine zweimalige Implantation mit n–-leitenden Störstellenionen durchgeführt, d.h. einmal mit hoher und einmal mit niedriger Energie, um das Draingebiet (
23 ) im unteren Bereich und das Sourcegebiet (25 ) im oberen Bereich der p–-leitenden Halbleiterepitaxieschicht zu erzeugen. Anschließend wird die einen Teil der Isolationsschichtsäule (2 ) bildende, zweite Isolationsschicht (22 ) entfernt, wonach die in4D gezeigte Struktur vorliegt. -
5A bis5C veranschaulichen Schritte zur Erzeugung einer Gateisolationsschicht (26 ) und einer Gateleitung (28 ), wobei die5B und5C Querschnittsansichten entlang der Linien A-A' bzw. B-B' von5A wiedergeben. Hierzu wird zunächst mit der resultierenden Struktur, in der die Siliziumsäule ausgebildet ist, die das Draingebiet (23 ), das Kanalgebiet (24 ) und das Sourcegebiet (25 ) des Transistors beinhaltet, ein thermischer Oxidationsprozeß durchgeführt, um auf der Oberfläche der Siliziumsäule eine Gateisolationsschicht (26 ) auszubilden. Nach Abscheiden einer leitfähigen Schicht, z.B. aus störstellendotiertem Polysilizium, auf der mit der Gateisolationsschicht (26 ) versehenen, resultierenden Struktur wird dann diese leitfähige Schicht durch einen lithographischen Prozeß so strukturiert, daß eine die Siliziumsäule umgebende Gateleitung (28 ) entsteht. Dabei sind die Bitleitung (18 ) auf dem Grabenisolationsbereich (12 ) und die Gateleitung (28 ) voneinander durch die erste Isolationsschicht (20 ) isoliert. -
6A und6B veranschaulichen Schritte zur Erzeugung einer planarisierenden Schicht (30 ). Hierzu wird nach Abscheidung eines Isolationsmaterials auf der mit den Gateleitungen (28 ) versehenen, resultierenden Struktur die Isolationsmaterialschicht zurückgeätzt, bis die Oberseite der Gateleitungen (28 ) freiliegt, wodurch eine planarisierende Schicht (30 ) entsteht, welche den Stufenunterschied aufgrund der Siliziumsäule ausgleicht. -
7A und7B veranschaulichen Schritte zur Erzeugung eines Kontaktlochs und einer ersten leitfähigen Schicht (40 ). Hierfür werden zunächst Isolationsmaterialien, z.B. ein Hochtemperaturoxid (HTO) und ein Nitrid, nacheinander auf die mit der planarisierenden Schicht (30 ) versehende, resultierende Struktur aufgebracht, wodurch eine erste Isolationsschicht (32 ) und eine zweite Isolationsschicht (34 ) gebildet werden. Zusätzlich kann bei Bedarf eine dritte Isolationsschicht, z.B. bestehend aus einem Hochtemperaturoxid, auf die zweite Isolationsschicht (34 ) aufgebracht werden, Anschließend werden die über einem jeweiligen Sourcegebiet (25 ) eines Transistors übereinanderliegenden Teile der zweiten Isolationsschicht (34 ), der ersten Isolationsschicht (32 ), der Gateleitung (28 ) und der Gateisolationsschicht (26 ) durch einen lithographischen Prozeß geätzt, wodurch ein (nicht gezeigtes) Kontaktloch zur Freilegung des Sourcegebietes (25 ) entsteht. Dann wird auf der mit den Kontaktlöchern versehenen, resultierenden Struktur ein Isolationsmaterial, z.B. ein Hochtemperaturoxid, abgeschieden und so geätzt, daß ein isolierender Abstandshalter (36 ) an den Seitenwänden der Kontaktlöcher verbleibt. Der isolierende Abstandshalter (36 ) dient dazu, einen elektrischen Kurzschluß zwischen der Gateleitung (28 ) und einem in einem späteren Prozeß gebildeten Kondensatorspeicherknoten, d.h. einer Kondensatorspeicherelektrode, zu verhindern. Daraufhin wird mit der resultierenden Struktur, welche den isolierenden Abstandshalter (36 ) aufweist, eine Implantation von n+-leitenden Störstellenionen durchgeführt, um an der Oberseite des Sourcegebietes (25 ) eine n+-leitende Anschlußschicht (38 ) auszubilden. Die n+-leitende Anschlußschicht (38 ) ist dazu vorgesehen, den Kontaktwiderstand zwischen dem Sourcegebiet (25 ) und dem in einem späteren Prozeß zu bildenden Speicherknoten zu verringern. Anschließend wird ein leitfähiges Material, z.B. störstellendotiertes Polysilizium, auf der mit der n+-leitenden Anschlußschicht (38 ) ver sehenen, resultierenden Struktur abgeschieden, wodurch die erste leitfähige Schicht (40 ) entsteht. -
8A und8B veranschaulichen Schritte zur Erzeugung einer Hilfsstruktur (42 ) und einer zweiten leitfähigen Schicht (44 ), wobei die8A eine Draufsicht auf die in8B im Querschnitt gezeigte Hilfsstruktur ist. Hierzu wird ein Material, dessen Ätzrate von derjenigen des die erste leitfähige Schicht (40 ) bildenden Materials bezüglich eines beliebigen anisotropen Ätzprozesses verschieden ist, z.B. ein Hochtemperaturoxid, zur Bildung einer (nicht gezeigten) Hilfsschicht auf der mit der ersten leitfähigen Schicht (40 ) versehenen, resultierenden Struktur abgeschieden. Daraufhin wird die Hilfsschicht durch einen lithographischen Prozeß strukturiert, wodurch die Hilfsstruktur (42 ) entsteht. Daran anschließend wird ein leitfähiges Material, dessen Ätzrate von derjenigen des die Hilfsstruktur (42 ) bildenden Materials verschieden sowie gleich groß oder ähnlich groß wie diejenige des Materials für die erste leitfähige Schicht (40 ) ist, z.B. störstellendotiertes Polysilizium, auf die mit der Hilfsstruktur (42 ) versehene, resultierende Struktur aufgebracht, so daß die zweite leitfähige Schicht (44 ) entsteht. -
9 und10 veranschaulichen Schritte zur Bildung des Kondensatorspeicherknotens (46 ). Hierzu werden die erste und die zweite leitfähige Schicht (40 ,44 ) unter Verwendung der Hilfsstruktur (42 ) als Ätzmaske so zurückgeätzt, daß ein doppelzylindrischer Speicherknoten (46 ) entsteht, der mit dem Sourcegebiet (25 ) des Transistors verbunden ist, Die Hilfsstruktur (42 ) wird anschließend entfernt. - Anhand der Draufsichten und Querschnitte der
11 bis17 wird nachfolgend ein zweites Beispiel eines Verfahrens zur Herstellung eines Halbleiterbauelementes erläutert. -
11 veranschaulicht Schritte zur Bildung einer n+-leitenden Halbleiterepitaxieschicht (52a ) sowie Schichten (54 ,56 ) aus einem ersten bzw. einem zweiten Material. Hierfür wird zunächst auf ein p–-leitendes Halbleitersubstrat (50 ) unter Verwendung desselben als Keimschicht eine n+-leitende Halbleiterepitaxieschicht (52a ) aufgewachsen. Es versteht sich, daß die n+-leitende Halbleiterepitaxieschicht (52a ) beispielsweise durch einen Ionenimplantationsprozeß erzeugt werden kann. Dann werden z.B. ein Oxid und ein Nitrid nacheinander auf der mit der n+-leitenden Halbleiterepitaxieschicht (52a ) versehenen, resultierenden Struktur abgeschieden, wodurch die Schicht (54 ) aus dem ersten Material und die Schicht (56 ) aus dem zweiten Material entstehen. Die Schicht (56 ) aus dem zweiten Material ist hierbei mit ausreichender Dicke aufzubringen, die der Höhe des später zu bildenden Transistors entspricht. -
12A und12B veranschaulichen einen Schritt zur Bildung einer Bitleitung (52 ) und einer Grabenisolationsschicht (60 ), wobei12B einen Querschnitt entlang der Linie A-A' von12A wiedergibt. Nach dem Ätzen der Schichten (56 ,54 ) aus dem zweiten und aus dem ersten Material in denjenigen Bereichen, in denen durch einen lithographischen Prozeß eine Isolationsschicht zu erzeugen ist, wird die n+-leitende Halbleiterepitaxieschicht (52a ) unter Verwendung des verbliebenen Teils der Schichten (56 ,54 ) aus dem zweiten und dem ersten Material als Ätzmaske geätzt. Als nächstes wird das Substrat (50 ) bis zu einer vorgegebenen Tiefe geätzt, um einen (nicht gezeigten) Graben zu erzeugen. Auf diese Weise werden durch den obigen Ätzprozeß gleichzeitig die n+-leitende Halbleiterepitaxieschicht (52a ) zur Bildung einer vergrabenen Bitleitung (52 ) strukturiert und der als Isolationsbereich dienende Graben erzeugt. Der aktive Bereich und die vergrabene Bitleitung (52 ) werden daher im selben Vorgang gebildet. Die aktiven Bereiche sind in Bitleitungsrichtung (Richtung B-B' in12A ) miteinander ohne zwischenliegende Isolationsbereiche verbunden. - Zur Stärkung der elektrischen Isolationseigenschaft zwischen den einzelnen Bauelementen wird die mit den Bitleitungen (
52 ) und dem Grabenbereich versehene, resultierende Struktur einer Implantation mit p+-leitenden Störstellenionen (57 ) unterzogen, um unter dem Bodenbereich des Grabens eine p+-dotierte Schicht (58 ) auszubilden. Anschließend wird ganzflächig auf das Substrat (50 ) ein Isolationsmaterial, z.B. ein Oxid, so aufgebracht und zurückgeätzt, daß das Innere des Grabens mit dem Isolationsmaterial gefüllt wird, wodurch der Grabenisolationsbereich (60 ) bereitgestellt ist. Durch genügend dicke Gestaltung der Schicht (56 ) aus dem zweiten Material wird der von der Isolationsmaterialschicht gefüllte Grabenisolationsbereich (60 ) mit einer über die spätere, endgültige Höhe hinausgehenden Höhe gebildet. -
13 veranschaulicht Schritte zur Erzeugung eines Draingebietes (62 ), eines Kanalgebietes (64 ) und eines Sourcegebietes (66 ) eines jeweiligen Transistors. Nach Entfernen der Schichten (54 ,56 ) aus dem ersten und dem zweiten Material wird hierfür auf dem Halbleitersubstrat mit Ausnahme des Grabenisolationsbereiches (60 ) unter Verwendung des Substrats als Keimschicht eine n–-leitende erste Halbleiterepitaxieschicht (62 ) aufgewachsen. Als nächstes werden auf der n–-leitenden ersten Halbleiterepitaxieschicht (62 ) zur Bildung einer Siliziumsäule eine p–-leitende zweite Halbleiterepitaxieschicht (64 ) sowie eine n–-leitende dritte Halbleiterepitaxieschicht (66 ) nacheinander aufgewachsen. Die n–-leitende erste Halbleiterepitaxieschicht (62 ) wird als Draingebiet, die p–-leitende zweite Halbleiterepitaxieschicht (64 ) als Kanalgebiet und die n–-leitende dritte Halbleiterepitaxieschicht (66 ) als Sourcegebiet eines jeweiligen NMOS-Transistors verwendet. Die als Draingebiet dienende n–-leitende erste Halbleiterepitaxieschicht (62 ) ist dabei mit der als Bitleitung (52 ) fungierenden n+-leitenden Halbleiterepitaxieschicht verbunden. - Zur Herstellung dieser Säulenstruktur kann alternativ die später teilweise als Kanalgebiet des NMOS-Transistors dienende p–-leitende Halbleiterepitaxieschicht bis zum oberen Bereich des Grabenisolationsgebietes (
60 ) unter Verwendung des Substrats außerhalb des Grabenisolationsbereiches (60 ) als Keimschicht aufgewachsen werden. Anschließend wird dann eine zweimalige Implantation von n–-leitenden Störstellenionen durchgeführt, und zwar einmal mit hoher und einmal mit niedriger Energie, um das Draingebiet (62 ) im unteren Bereich und das Sourcegebiet (66 ) im oberen Bereich der p–-leitenden Halbleiterexpitaxieschicht auszubilden. -
14 veranschaulicht Schritte zur Erzeugung einer Gateisolationsschicht (68 ). Zur Freilegung der für die Bereitstellung des Draingebiets (62 ), des Kanalgebiets (64 ) und des Sourcegebiets (66 ) des Transistors dienenden Siliziumsäule wird die Isolationsmaterialschicht innerhalb des Grabenisolationsbereiches (60 ) bis zur Höhe des Draingebietes (62 ) heruntergeätzt. Anschließend wird die resultierende Struktur einem thermischen Oxidationsprozeß unterzogen, wodurch sich auf der Oberfläche der Siliziumsäule die Gateisolationsschicht (68 ) bildet. -
15A und15B zeigen Schritte zur Erzeugung einer Gateleitung (70 ), wobei15A einen Querschnitt entlang der Linie A-A' einer in15B gezeigten Draufsicht wiedergibt und eine in15B zusätzliche gezeigte Querschnittsansicht diejenige längs einer Linie B-B' der zugehörigen Draufsicht ist. Hierzu werden nach Abscheiden einer leitfähigen Schicht, z.B. von störstellendotiertem Polysilizium, auf der mit der Gateisolationsschicht (68 ) versehenen, resultierenden Struktur die leitfähige Schicht, die Gateisolationsschicht (68 ) und die Siliziumsäule durch einen lithographischen Prozeß so geätzt, daß eine die Siliziumsäule umgebende Gateleitung (70 ) entsteht. Dieser die Gateleitung (70 ) erzeugende Ätzprozeß wird dabei bereichsweise bis zur Höhe der Drainbereiche (62 ) in der Siliziumsäule fortgesetzt, um die Transistoren in Bitleitungsrichtung (die Richtung B-B') voneinander zu isolieren. -
16 veranschaulicht Schritte zur Erzeugung einer planarisierenden Schicht (72 ). Nach Abscheiden eines Isolationsmaterials auf der mit der Gateleitung (70 ) versehenen, resultierenden Struktur wird die Isolationsmaterialschicht zurückgeätzt, bis die Oberseite der Gateleitung (70 ) freiliegt, um auf diese Weise eine planarisierende Schicht (72 ) zu bilden, welche den Stufenunterschied aufgrund der Siliziumsäule ausgleicht. Die planarisierende Schicht (72 ) füllt auch voll-ständig die Öffnungen, die während des vorangegangenen Ätzprozesses zur Erzeugung der Gateleitungen gebildet worden waren. -
17 veranschaulicht Schritte zur Erzeugung von Kontaktlöchern und einer ersten leitfähigen Schicht (82 ). Hierfür werden zunächst Isolationsmaterialien, z.B. ein Hochtemperaturoxid und ein Nitrid, nacheinander auf die mit der planarisierenden Schicht (72 ) versehene, resultierende Struktur aufgebracht, um eine erste Isolationsschicht (74 ) und eine zweite Isolationsschicht (76 ) zu bilden. Anschließend werden die zweite Isolationsschicht (76 ), die erste Isolationsschicht (74 ), die Gateleitung (70 ) und die Gateisolationsschicht (68 ), die über den Sourcegebieten (66 ) der Transistoren übereinanderliegend angeordnet sind, in diesem Bereich durch einen lithographischen Prozeß geätzt, um die (nicht gezeigten) Kontaktlöcher zur Freilegung der Sourcegebiete (66 ) zu erzeugen. Dann wird ein Isolationsmaterial, z.B. ein Hochtemperaturoxid, auf die mit den Kontaktlöchern versehene, resultierende Struktur aufgebracht und so geätzt, daß ein isolierender Abstandshalter (78 ) an den Seitenwänden der Kontaktlöcher verbleibt. Daraufhin wird mit der resultierenden Struktur, welche den isolierenden Abstandshalter (78 ) beinhaltet, eine Implantation mit n+-leitenden Störstellenionen durchgeführt, um an der Oberseite der Sourcegebiete (66 ) jeweils eine n+-leitende Anschlußschicht (80 ) auszubilden. Dann wird auf die mit der n+-leitenden Anschlußschicht (80 ) versehene, resultierende Struktur ein leitfähiges Material, z.B. stöstellendotiertes Polysilizium aufgebracht, um die erste leitfähige Schicht (82 ) zu bilden. Daraufhin wird, was nicht weiter gezeigt ist, ein Prozeß zur Herstellung von Kondensatorspeicherknoten in der oben im Zusammenhang mit dem ersten Ausführungsbeispiel beschriebenen Vorgehensweise durchgeführt. - Bei diesem zweiten Ausführungsbeispiel der Erfindung wird eine in hoher Konzentration dotierte Halbleiterepitaxieschicht gleichzeitig als aktiver Bereich und als Bitleitung verwendet, und der Grabenisolationsbereich und die Siliziumsäule lassen sich durch einen einzigen lithographischen Prozeß erzeugen, so daß keine zwei Lithographieprozesse erforderlich sind (im ersten Beispiel wird nach der Erzeugung des Grabenisolationsbereiches eine lithographischer Prozeß zur Erzeugung der Isolationsschicht für die Bildung der Bitleitung und der Siliziumsäule benötigt).
- Wie sich aus der Beschreibung der obigen Beispiele ergibt, sieht die Erfindung eine vergrabene Bitleitungsstruktur und eine vertikale, eine Siliziumsäule umgebende Gatestruktur vor, wodurch sich eine maximale, effektive, aktive Bauelementfläche erzielen läßt. Es versteht sich, daß für den Fachmann neben den obigen Beispielen weitere Ausführungsformen im Rahmen der durch die beigefügten Patentansprüche festgelegten Erfindung realisierbar sind.
Claims (12)
- Halbleiterbauelement mit folgenden Elementen: – einem Halbleitersubstrat (
10 ), – einem in dem Halbleitersubstrat (10 ) gebildeten Grabenisolationsbereich (12 ) zur Festlegung eines dadurch begrenzten Bereiches, – einer auf dem Halbleitersubstrat in dem festgelegten Bereich gebildeten Bitleitung (18 ), – einer in dem festgelegten Bereich über der Bitleitung angeordneten Siliziumsäule, die ein Draingebiet (23 ), ein Kanalgebiet (24 ) und ein Sourcegebiet (25 ) eines Transistors beinhaltet, welche von einem unteren zu einem oberen Bereich der Siliziumsäule aufeinanderfolgend gebildet sind, – einer Gateisolationsschicht (26 ) und einer Gateleitung (28 ), die aufeinanderfolgend so gebildet sind, dass sie die Siliziumsäule umgeben, – einer zwischen benachbarten Gateleitungen gebildeten planarisierenden Schicht (30 ), – einer über den Gateleitungen angeordneten Isolationsschicht mit einem Kontaktloch zur Freilegung des Sourcegebietes des Transistors und – einem auf der Isolationsschicht angeordneten Kondensatorspeicherknoten (46 ), der über das Kontaktloch mit dem Sourcegebiet des Transistors verbunden ist. - Halbleiterbauelement nach Anspruch 1, weiter dadurch gekennzeichnet, dass die Bitleitung (
18 ) aus einer Halbleiterepitaxieschicht besteht. - Halbleiterbauelement nach Anspruch 1 oder 2, weiter dadurch gekennzeichnet, dass die Bitleitung (
18 ) durch dasselbe Muster wie dasjenige zur Erzeugung des festgelegten Bereiches gebildet ist. - Halbleiterbauelement nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass das Draingebiet (
23 ), das Kanalgebiet (24 ) und das Sourcegebiet (25 ) der Siliziumsäule jeweils aus einer Epitaxieschicht bestehen. - Verfahren zur Herstellung eines Halbleiterbauelementes, gekennzeichnet durch die Schrittfolge: – Erzeugen eines Grabenisolationsbereiches (
12 ) zur Festlegung eines dadurch begrenzten Bereiches in einem Halbleitersubstrat (10 ) eines ersten Leitfähigkeitstyps, – Bildung einer Bitleitung (18 ) auf dem mit dem Grabenisolationsbereich versehenen Halbleitersubstrat im festgelegten Bereich, – Erzeugung einer Isolationsschichtsäule (I) lediglich auf dem Grabenisolationsbereich, wobei die Säule aus einer ersten Isolationsschicht (20 ) und einer auf diese gestapelten zweiten Isolationsschicht (22 ) besteht, – Erzeugung einer Siliziumsäule auf dem außerhalb der Isolationsschichtsäule freiliegenden, festgelegten Halbleitersubstratbereich, wobei die Siliziumsäule von einem unteren bis zu einem oberen Bereich aufeinanderfolgend ein Draingebiet (43 ), ein Kanalgebiet (24 ) und ein Sourcegebiet (25 ) eines Transistors beinhaltet, – Entfernen der zweiten Isolationsschicht (22 ), – aufeinanderfolgendes Aufbringen einer Gateisolationsschicht (26 ) und einer Gateleitung (28 ) derart, dass sie die Siliziumsäule umgeben, – Aufbringen eines Isolationsmaterials auf die mit der Gateleitung versehene, resultierende Struktur und Zurückätzen desselben zur Bildung einer planarisierenden Schicht (30 ), – Aufbringen einer Isolationsschicht auf die mit der planarisierenden Schicht (30 ) versehene, resultierende Struktur, – teilweises Ätzen der Isolationsschicht zur Erzeugung eines Kontaktlochs zwecks Freilegung des Sourcegebietes in der Siliziumsäule und – Erzeugung eines Kondensatorspeicherknotens (46 ) auf die mit dem Kontaktloch versehene, resultierende Struktur, wobei der Speicherknoten über das Kontaktloch mit dem Sourcegebiet verbunden ist. - Verfahren nach Anspruch 5, weiter dadurch gekennzeichnet, dass die Bitleitung (
18 ) aus einer störstellendotierten Polysiliziumschicht besteht. - Verfahren nach Anspruch 5 oder 6, weiter dadurch gekennzeichnet, dass die Erzeugung der Siliziumsäule folgende Schritte beinhaltet: – Erzeugen einer ersten Halbleiterepitaxieschicht (
23 ) eines zweiten Leitfähigkeitstyps auf dem außerhalb der Isolationsschichtsäule (I) freiliegenden Halbleitersubstratbereich, die als Draingebiet eines Transistors verwendet wird, – Erzeugen einer zweiten Halbleiterepitaxieschicht (24 ) des ersten Leitfähigkeitstyps auf der ersten Halbleiterepitaxieschicht (23 ), wobei die zweie Epitaxieschicht als Kanalgebiet des Transistors verwendet wird, und – Erzeugen einer als Sourcegebiet des Transistors verwendeten, dritten Halbleiterepitaxieschicht (25 ) des zweiten Leitfähigkeitstyps auf der zweiten Halbleiterepitaxieschicht (24 ). - Verfahren nach Anspruch 5 oder 6, weiter gekennzeichnet durch folgende Schritte zur Erzeugung der Siliziumsäule: – Erzeugung einer Halbleiterepitaxieschicht des ersten Leitfähigkeitstyps auf dem außerhalb der Isolationsschichtsäule (I) freiliegenden Halbleitersubstratbereich, – Implantieren erster Störstellenionen des zweiten Leitfähigkeitstyps mit einer ersten Energie in die mit der Halbleiterepitaxieschicht versehene, resultierende Struktur, um in einem unteren Bereich der Halbleiterepitaxieschicht ein Draingebiet (
23 ) eines Transistors zu erzeugen, und – Implantieren zweiter Störstellenionen des zweiten Leitfähigkeitstyps mit einer gegenüber der ersten geringeren, zweiten Energie in die mit dem Draingebiet versehene, resultierende Struktur, um in einem oberen Bereich der Halbleiterepitaxieschicht ein Sourcegebiet (25 ) des Transistors zu erzeugen. - Verfahren nach einem der Ansprüche 5 bis 8, weiter gekennzeichnet durch folgende Schritte zur Erzeugung des Kondensatorspeicherknotens (
46 ): – Abscheiden einer ersten leitfähigen Schicht (40 ) auf die mit dem Kontaktloch versehene, resultierende Struktur, – Erzeugen einer Hilfsstruktur (42 ) auf der ersten leitfähigen Schicht, – Abscheiden einer zweiten leitfähigen Schicht (44 ) auf die mit der Hilfsstruktur versehene, resultierende Struktur, – Zurückätzen der zweiten und der ersten leitfähigen Schicht (44 ,40 ) und – Entfernen der Hilfsstruktur (42 ). - Verfahren zur Herstellung eines Halbleiterbauelementes, gekennzeichnet durch die Schrittfolge: – aufeinanderfolgendes Aufbringen einer leitfähigen Schicht (
52a ) und einer Hilfsschicht auf ein Halbleitersubstrat (50 ) eines ersten Leitfähigkeitstyps, – Ätzen der Hilfsschicht, der leitfähigen Schicht (52a ) und des Halbleitersubstrats (50 ) zur gleichzeitigen Bildung einer Bitleitung (52 ) und eines Grabens, – Füllen des Grabeninneren mit einem Isolationsmaterial zur Bildung eines Grabenisolationsbereichs (60 ), – Entfernen der Hilfsschicht, – Erzeugung einer Siliziumsäule auf dem Halbleitersubstrat außerhalb des Grabenisolationsbereiches, wobei die Siliziumsäule von einem unteren Bereich bis zu einem oberen Bereich aufeinanderfolgend ein Draingebiet (62 ), ein Kanalgebiet (64 ) und ein Sourcegebiet (66 ) eines Transistors beinhaltet, – Ätzen der Isolationsmaterialschicht innerhalb des Grabenisolationsbereiches bis zu dem Draingebiet in der Siliziumsäule, – aufeinanderfolgendes Aufbringen einer Gateisolationsschicht (68 ) und einer Gateleitung (70 ) derart, dass sie die Siliziumsäule umgeben, – Aufbringen eines Isolationsmaterials auf die mit der Gateleitung versehene, resultierende Struktur und Zurückätzen desselben zur Bildung einer planarisierenden Schicht (72 ), – Aufbringen einer Isolationsschicht auf die mit der planarisierenden Schicht (72 ) versehene, resultierende Struktur, – teilweises Ätzen der Isolationsschicht zur Erzeugung eines jeweiligen, das Sourcegebiet in der Siliziumsäule freilegenden Kontaktloches und – Erzeugen eines Kondensatorspeicherknotens (82 ) auf der mit dem Kontaktloch versehenen, resultierenden Struktur, wobei der Speicherknoten über das Kontaktloch mit dem Sourcegebiet verbunden ist. - Verfahren nach Anspruch 10, weiter dadurch gekennzeichnet, dass die Bitleitung (
52 ) durch einen Epitaxieprozess gebildet wird. - Verfahren nach Anspruch 10 oder 11, weiter gekennzeichnet durch folgende Schritte zum Aufbringen der Gateisolationsschicht (
68 ) und der Gateleitung (70 ): – Aufbringen einer Gateisolationsschicht (68 ) auf die Oberfläche der Siliziumsäule, – Abscheiden einer leitfähigen Schicht auf die mit der Gateisolationsschicht versehene, resultierende Struktur und – Ätzen der leitfähigen Schicht, der Gateisolationsschicht sowie der Siliziumsäule bis zum Draingebiet (62 ), um die die Siliziumsäule umgebende Gateleitung (70 ) zu bilden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR94-6232 | 1994-03-28 | ||
KR94006232A KR960016773B1 (en) | 1994-03-28 | 1994-03-28 | Buried bit line and cylindrical gate cell and forming method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4418352A1 DE4418352A1 (de) | 1995-11-16 |
DE4418352B4 true DE4418352B4 (de) | 2006-11-02 |
Family
ID=19379723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4418352A Expired - Fee Related DE4418352B4 (de) | 1994-03-28 | 1994-05-26 | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung |
Country Status (7)
Country | Link |
---|---|
US (3) | US5460994A (de) |
JP (1) | JP3671062B2 (de) |
KR (1) | KR960016773B1 (de) |
DE (1) | DE4418352B4 (de) |
FR (1) | FR2717950B1 (de) |
GB (1) | GB2288276B (de) |
IT (1) | IT1269825B (de) |
Families Citing this family (97)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07130871A (ja) * | 1993-06-28 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
JP3745392B2 (ja) * | 1994-05-26 | 2006-02-15 | 株式会社ルネサステクノロジ | 半導体装置 |
US6175128B1 (en) | 1998-03-31 | 2001-01-16 | International Business Machines Corporation | Process for building borderless bitline, wordline and DRAM structure and resulting structure |
KR0144899B1 (ko) * | 1995-04-25 | 1998-07-01 | 김광호 | 매몰 비트라인 디램 셀 및 그 제조방법 |
DE19519160C1 (de) * | 1995-05-24 | 1996-09-12 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
DE19519159C2 (de) * | 1995-05-24 | 1998-07-09 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
JP3258210B2 (ja) * | 1995-08-31 | 2002-02-18 | 株式会社東芝 | 埋込素子分離基板およびその製造方法 |
US5550076A (en) * | 1995-09-11 | 1996-08-27 | Vanguard International Semiconductor Corp. | Method of manufacture of coaxial capacitor for dram memory cell and cell manufactured thereby |
KR100209212B1 (ko) * | 1996-10-22 | 1999-07-15 | 김영환 | 반도체메모리장치및그제조방법 |
US6034389A (en) * | 1997-01-22 | 2000-03-07 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array |
US5874760A (en) * | 1997-01-22 | 1999-02-23 | International Business Machines Corporation | 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation |
US5929477A (en) * | 1997-01-22 | 1999-07-27 | International Business Machines Corporation | Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array |
US5990509A (en) * | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
US6337497B1 (en) | 1997-05-16 | 2002-01-08 | International Business Machines Corporation | Common source transistor capacitor stack |
US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
US6066869A (en) | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
US6528837B2 (en) * | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
JPH11168199A (ja) * | 1997-12-02 | 1999-06-22 | Nippon Steel Corp | 半導体記憶装置及びその製造方法 |
US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
US6246083B1 (en) | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
US5991225A (en) * | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
US6124729A (en) | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
US6172390B1 (en) | 1998-03-25 | 2001-01-09 | Siemens Aktiengesellschaft | Semiconductor device with vertical transistor and buried word line |
US6225659B1 (en) * | 1998-03-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Trenched gate semiconductor device and method for low power applications |
US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
TW399301B (en) * | 1998-04-18 | 2000-07-21 | United Microelectronics Corp | Manufacturing method of bit line |
US6134175A (en) * | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
US6313490B1 (en) | 1999-03-16 | 2001-11-06 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
US6891213B1 (en) | 1999-03-16 | 2005-05-10 | Micron Technology, Inc. | Base current reversal SRAM memory cell and method |
US6376873B1 (en) | 1999-04-07 | 2002-04-23 | International Business Machines Corporation | Vertical DRAM cell with robust gate-to-storage node isolation |
US6153902A (en) * | 1999-08-16 | 2000-11-28 | International Business Machines Corporation | Vertical DRAM cell with wordline self-aligned to storage trench |
DE19941401C1 (de) * | 1999-08-31 | 2001-03-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer DRAM-Zellenanordnung |
US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
US6424001B1 (en) | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
US6559491B2 (en) | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
US6496034B2 (en) | 2001-02-09 | 2002-12-17 | Micron Technology, Inc. | Programmable logic arrays with ultra thin body transistors |
US6566682B2 (en) | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
US7176109B2 (en) * | 2001-03-23 | 2007-02-13 | Micron Technology, Inc. | Method for forming raised structures by controlled selective epitaxial growth of facet using spacer |
DE10125967C1 (de) * | 2001-05-29 | 2002-07-11 | Infineon Technologies Ag | DRAM-Zellanordnung mit vertikalen MOS-Transistoren und Verfahren zu deren Herstellung |
FR2830124B1 (fr) | 2001-09-26 | 2005-03-04 | St Microelectronics Sa | Memoire vive |
KR100406578B1 (ko) | 2001-12-29 | 2003-11-20 | 동부전자 주식회사 | 반도체 소자의 제조방법 |
US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
US6838723B2 (en) * | 2002-08-29 | 2005-01-04 | Micron Technology, Inc. | Merged MOS-bipolar capacitor memory cell |
US7224024B2 (en) * | 2002-08-29 | 2007-05-29 | Micron Technology, Inc. | Single transistor vertical memory gain cell |
US6804142B2 (en) * | 2002-11-12 | 2004-10-12 | Micron Technology, Inc. | 6F2 3-transistor DRAM gain cell |
US6747306B1 (en) | 2003-02-04 | 2004-06-08 | International Business Machines Corporation | Vertical gate conductor with buried contact layer for increased contact landing area |
US6956256B2 (en) * | 2003-03-04 | 2005-10-18 | Micron Technology Inc. | Vertical gain cell |
US7262089B2 (en) * | 2004-03-11 | 2007-08-28 | Micron Technology, Inc. | Methods of forming semiconductor structures |
US7132355B2 (en) * | 2004-09-01 | 2006-11-07 | Micron Technology, Inc. | Method of forming a layer comprising epitaxial silicon and a field effect transistor |
US7144779B2 (en) * | 2004-09-01 | 2006-12-05 | Micron Technology, Inc. | Method of forming epitaxial silicon-comprising material |
US8673706B2 (en) * | 2004-09-01 | 2014-03-18 | Micron Technology, Inc. | Methods of forming layers comprising epitaxial silicon |
US7531395B2 (en) * | 2004-09-01 | 2009-05-12 | Micron Technology, Inc. | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors |
JP2006068393A (ja) * | 2004-09-03 | 2006-03-16 | Olympus Corp | 内視鏡 |
US7504302B2 (en) * | 2005-03-18 | 2009-03-17 | Freescale Semiconductor, Inc. | Process of forming a non-volatile memory cell including a capacitor structure |
KR100755058B1 (ko) * | 2005-04-04 | 2007-09-06 | 주식회사 하이닉스반도체 | 스텝게이트를 갖는 반도체소자 및 그 제조방법 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
KR100684889B1 (ko) * | 2005-11-17 | 2007-02-20 | 삼성전자주식회사 | 고집적 반도체 장치 및 그 제조 방법 |
WO2007063908A1 (ja) * | 2005-11-29 | 2007-06-07 | Sharp Kabushiki Kaisha | 半導体装置及びその製造方法 |
JP5034461B2 (ja) * | 2006-01-10 | 2012-09-26 | 株式会社デンソー | 半導体装置 |
JP4599310B2 (ja) * | 2006-02-01 | 2010-12-15 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4241856B2 (ja) * | 2006-06-29 | 2009-03-18 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
US7842999B2 (en) * | 2007-05-17 | 2010-11-30 | Elpida Memory, Inc. | Semiconductor memory device and method of manufacturing the same |
JP2008300623A (ja) * | 2007-05-31 | 2008-12-11 | Elpida Memory Inc | 半導体装置及びその製造方法、並びに、データ処理システム |
US7910986B2 (en) * | 2007-05-31 | 2011-03-22 | Elpida Memory, Inc. | Semiconductor memory device and data processing system |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
FR2919112A1 (fr) * | 2007-07-16 | 2009-01-23 | St Microelectronics Crolles 2 | Circuit integre comprenant un transistor et un condensateur et procede de fabrication |
JP2009071247A (ja) * | 2007-09-18 | 2009-04-02 | Elpida Memory Inc | 半導体記憶装置 |
JP5612803B2 (ja) * | 2007-12-25 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体記憶装置 |
JP2009182105A (ja) | 2008-01-30 | 2009-08-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR100945511B1 (ko) * | 2008-04-10 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
JP2010141259A (ja) | 2008-12-15 | 2010-06-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR101607265B1 (ko) * | 2009-11-12 | 2016-03-30 | 삼성전자주식회사 | 수직 채널 트랜지스터의 제조방법 |
JP2011129771A (ja) * | 2009-12-18 | 2011-06-30 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR101645257B1 (ko) * | 2010-05-20 | 2016-08-16 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자 |
TWI415247B (zh) * | 2010-12-15 | 2013-11-11 | Powerchip Technology Corp | 具有垂直通道電晶體的動態隨機存取記憶胞及陣列 |
KR20130047409A (ko) * | 2011-10-31 | 2013-05-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
KR101883380B1 (ko) * | 2011-12-26 | 2018-07-31 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자 |
US8614117B2 (en) | 2012-02-08 | 2013-12-24 | International Business Machines Corporation | Self-aligned process to fabricate a memory cell array with a surrounding-gate access transistor |
US8659079B2 (en) * | 2012-05-29 | 2014-02-25 | Nanya Technology Corporation | Transistor device and method for manufacturing the same |
KR101911373B1 (ko) * | 2012-07-17 | 2018-12-31 | 에스케이하이닉스 주식회사 | 반도체 장치 제조 방법 |
US20150333068A1 (en) * | 2014-05-14 | 2015-11-19 | Globalfoundries Singapore Pte. Ltd. | Thyristor random access memory |
KR101719521B1 (ko) * | 2014-06-18 | 2017-03-24 | 김재식 | 기능성 오미자청 및 이의 제조방법 |
KR20160013765A (ko) * | 2014-07-28 | 2016-02-05 | 삼성전자주식회사 | 반도체 장치 |
US10522686B2 (en) | 2017-09-26 | 2019-12-31 | International Business Machines Corporation | Vertical thin film transistor |
CN114078701A (zh) * | 2020-08-14 | 2022-02-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0453998A1 (de) * | 1990-04-21 | 1991-10-30 | Kabushiki Kaisha Toshiba | Halbleiterspeicherbauteil mit Bitleitung, welche aus einer Halbleiterschicht besteht |
JPH0529573A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH0555504A (ja) * | 1991-08-29 | 1993-03-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5192704A (en) * | 1989-06-30 | 1993-03-09 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
JPH0575059A (ja) * | 1991-09-12 | 1993-03-26 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5671967A (en) * | 1979-11-19 | 1981-06-15 | Mitsubishi Electric Corp | Semiconductor system |
JPS6118167A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体装置 |
US4763180A (en) * | 1986-12-22 | 1988-08-09 | International Business Machines Corporation | Method and structure for a high density VMOS dynamic ram array |
JP2606857B2 (ja) * | 1987-12-10 | 1997-05-07 | 株式会社日立製作所 | 半導体記憶装置の製造方法 |
JPH01227468A (ja) * | 1988-03-08 | 1989-09-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JPH07105477B2 (ja) * | 1988-05-28 | 1995-11-13 | 富士通株式会社 | 半導体装置及びその製造方法 |
JPH0214563A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electron Corp | 半導体記憶装置 |
JPH02159058A (ja) * | 1988-12-13 | 1990-06-19 | Fujitsu Ltd | 半導体メモリセル |
US5136534A (en) * | 1989-06-30 | 1992-08-04 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
US5316962A (en) * | 1989-08-15 | 1994-05-31 | Matsushita Electric Industrial Co., Ltd. | Method of producing a semiconductor device having trench capacitors and vertical switching transistors |
US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
-
1994
- 1994-03-28 KR KR94006232A patent/KR960016773B1/ko not_active IP Right Cessation
- 1994-05-18 US US08/246,227 patent/US5460994A/en not_active Expired - Lifetime
- 1994-05-24 IT ITMI941047A patent/IT1269825B/it active IP Right Grant
- 1994-05-26 FR FR9406390A patent/FR2717950B1/fr not_active Expired - Fee Related
- 1994-05-26 JP JP11298594A patent/JP3671062B2/ja not_active Expired - Fee Related
- 1994-05-26 DE DE4418352A patent/DE4418352B4/de not_active Expired - Fee Related
- 1994-05-27 GB GB9410762A patent/GB2288276B/en not_active Expired - Fee Related
-
1995
- 1995-05-08 US US08/442,713 patent/US5547889A/en not_active Expired - Lifetime
- 1995-06-29 US US08/442,712 patent/US5574299A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5192704A (en) * | 1989-06-30 | 1993-03-09 | Texas Instruments Incorporated | Method and apparatus for a filament channel pass gate ferroelectric capacitor memory cell |
EP0453998A1 (de) * | 1990-04-21 | 1991-10-30 | Kabushiki Kaisha Toshiba | Halbleiterspeicherbauteil mit Bitleitung, welche aus einer Halbleiterschicht besteht |
JPH0529573A (ja) * | 1991-07-24 | 1993-02-05 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
JPH0555504A (ja) * | 1991-08-29 | 1993-03-05 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH0575059A (ja) * | 1991-09-12 | 1993-03-26 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
Non-Patent Citations (1)
Title |
---|
IBM TDB, Vol. 34, No. 6, 1991, S.231 bis 233 * |
Also Published As
Publication number | Publication date |
---|---|
FR2717950A1 (fr) | 1995-09-29 |
US5460994A (en) | 1995-10-24 |
JPH07273221A (ja) | 1995-10-20 |
US5574299A (en) | 1996-11-12 |
GB2288276B (en) | 1998-04-29 |
ITMI941047A0 (it) | 1994-05-24 |
US5547889A (en) | 1996-08-20 |
GB9410762D0 (en) | 1994-07-13 |
GB2288276A (en) | 1995-10-11 |
IT1269825B (it) | 1997-04-15 |
FR2717950B1 (fr) | 1996-06-21 |
KR960016773B1 (en) | 1996-12-20 |
JP3671062B2 (ja) | 2005-07-13 |
ITMI941047A1 (it) | 1995-11-24 |
DE4418352A1 (de) | 1995-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4418352B4 (de) | Halbleiterbauelement mit einer Siliziumsäulen-Transistorstruktur mit ringförmig umgebendem Gate sowie Verfahren zu dessen Herstellung | |
DE4438518B4 (de) | Halbleiterbauelement mit vergrabener Bitleitung und Verfahren zu seiner Herstellung | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE10007018B4 (de) | Halbleiterbauelement mit Kondensator und Herstellungsverfahren hierfür | |
DE3844388C2 (de) | ||
DE4430483B4 (de) | MOS-Transistor, Halbeiterspeicherbauelement mit MOS-Transistoren und Herstellungsverfahren hierfür | |
DE4028488C2 (de) | Verfahren zur Herstellung einer Halbleiterspeichervorrichtung | |
DE4424933C2 (de) | Verfahren zur Herstellung einer dynamischen Speicherzelle | |
DE4332074C2 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4412089A1 (de) | Verfahren zur Herstellung eines Kondensators für ein hochintegriertes Halbleiterspeicherbauelement | |
DE102004062829A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE4007582C2 (de) | Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement | |
DE4444686B4 (de) | Halbleiterbauelement mit MOS-Transistor und Verfahren zu seiner Herstellung | |
DE4018412A1 (de) | Verfahren zur herstellung von faltkondensatoren in einem halbleiter und dadurch gefertigte faltkondensatoren | |
DE4139489C2 (de) | Dynamische Halbleiterspeichervorrichtung sowie Verfahren zur Herstellung derselben | |
DE4426311B4 (de) | Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung | |
EP1078402B1 (de) | Halbleiteranordnung mit gräben zur trennung von dotierten gebieten | |
DE4408565A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
DE4034995C2 (de) | Hochintegriertes Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung | |
DE10150503A1 (de) | Speicherzelle mit Kondensator mit tiefem Graben und vertikalen Kanal | |
DE19618866B4 (de) | Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement | |
DE3642234A1 (de) | Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung | |
DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20121201 |