DE4423214C1 - Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen - Google Patents

Description

Die Erfindung betrifft einen digitalen Multinorm-Dekoder für Vi­ deosignale und ein Verfahren zum Dekodieren von Videosignalen.

Farb-Videosignale, sogenannte Composit Video, Blanking und Syn­ chronisations-Signale (CVBS) sind im wesentlichen zusammengesetzt aus einem Helligkeitssignal oder einer Luminanzkomponente (Y), zwei Farbdifferenzsignalen oder Chrominanzkomponenten (U, V bzw. I, Q) vertikalen und horizontalen Synchronisierungssignalen (VS, HS) und einem Austastsignal (Blank; BL). Der Aufbau eines zusam­ mengesetzten Videosignals (CVBS) sowie der entsprechenden Y-, U- und V-Signale ist in Fig. 1 gezeigt.

Fig. 1a zeigt ein zusammengesetztes Videosignal für ein EBU (Euro­ pean Broadcasting Union) Farbbalken-Testsignal, wobei der Lumi­ nanzkomponente Y die sechs zu den vertiklen Farbbalken gehörenden Farbartwerte in "Trägerpaketen" mit Farbträgerfrequenz additiv überlagert sind. Für die Farbträgergenerierung wird ein farbhilfs­ trägerfrequenter Synchronisierimpuls, Burst, direkt hinter dem Zeilensynchronimpuls, SYNC, übertragen. Die Burstphase und die Burstamplitude dienen als Referenzgrößen zur Bestimmung der Farbart und der Farbsättigung des demodulierten Signals, welches durch die einzelnen Trägerpakete repräsentiert ist.

Die verschiedenen bei den bekannten Farbfernsehnormen eingeführten Codierverfahren, beispielsweise NTSC, PAL und SECAM, unterscheiden sich in der Art der Chrominanzübermittlung, insbesondere verwenden die verschiedenen Systeme unterschiedliche Farbhilfsträgerfrequen­ zen und unterschiedliche Zeilenfrequenzen.

Die folgenden Erläuterungen beziehen sich auf PAL- und NTSC-Syte­ me, sie gelten jedoch entsprechend auch für Videosignale anderer Normen und nicht genormte Signale.

Die Farbhilfsträgerfrequenz (fsc) eines PAL-Systems und eines NTSC-Systems ist
fsc(NTSC) = 3,58 MHz bzw. fsc (PAL) = 4,43 MHz.

Ferner sind bei PAL- und NTSC-Systemen die Verhältnisse von Farb­ hilfsträgerfrequenz (fsc) zu Zeilenfrequenz (fh) gegeben durch
fsc(NTSC) = 227,50 * fh oder 4·fsc(NTSC) = 910 · fh fsc(PAL) = 283,75 * fh oder 4·fsc(PAL) = 1135 · fh
so daß sich die Phase des Farbhilfsträgers bei NTSC um 180°/Zeile und bei PAL um 270°/Zeile ändert.

Bei der digitalen Videosignalverarbeitung und -dekodierung unter­ scheidet man im Stand der Technik grundsätzlich zwischen zwei Sy­ stemarchitekturen. Dies sind die Burst-Locked-Architektur und die Line-Locked-Architektur, d. h. Systeme die jeweils mit Abtastfre­ quenzen für das Videosignal arbeiten, welche phasenstarr entweder zu der mit dem Burstimpuls übermittelten Farbhilfsträgerfrequenz oder phasenstarr zur Zeilenfrequenz erzeugt werden.

Bei Dekodern mit einer Burst-Locked-Architektur wird die Ab­ tastfrequenz so gewählt, daß sie einerseits nicht zu hoch ist, um die Verlustleistung gering zu halten, und daß andererseits das Nyquist-Theorem erfüllt ist, d. h. f_a<2·fsc. Für eine problemfreie Verarbeitung des modulierten Farbträgers im Dekoder eignet sich eine Abtastfrequenz, welche einem gradzahligen Vielfachen des Farbhilfsträgers entspricht. Am besten eignet sich dafür das Vier­ fache der Farbhilfsträgerfrequenz.

Die GB-A-14 15 519 beschreibt die Verarbeitung von PAL-Farbfern­ sehsignalen mittels einer Burst-Locked-Architektur.

Bei Line-Locked-Architekturen wird der Takt des digitalen Systems von der Zeilenfrequenz abgeleitet, und er beträgt ein ganzzahliges Vielfaches der Zeilenfrequenz, so daß eine ganzzahlige Anzahl von Bildpunkten pro Zeile erzeugt werden.

Die US-A-5 309 233 offenbart einen Abtastratenumsetzer für ein Videosignal, dessen Taktrate mit Hilfe des Zeilensynchronimpulses in einer Phasenregelschleife abgeleitet wird.

Obwohl das Burst-Locked-System Vorteile hinsichtlich des minimalen Aufwandes für die Farbdekodierung hat, hat dieses System unter anderen Gesichtspunkten auch wesentliche Nachteile, beispielsweise bei der horizontalen und vertikalen Synchronisierung sowie bei Multinorm- und "Nicht-Norm"-Anwendungen. Da das Abtastverfahren im wesentlichen nicht-orthogonal ist, eignet sich das Burst-Locked- System nur für die direkte Darstellung von Bildern auf einem Bild­ schirm, nicht jedoch zum Erzeugen von Daten für Festrasteranwen­ dungen, beispielsweise für Feld- oder Bildspeicher oder für Bild­ wiederholeinrichtungen, in einer PC-Umgebung.

Andererseits lösen Line-Locked-Systeme zwar die Probleme der Burst-Locked-Architekturen zufriedenstellend, mit ihnen sind je­ doch neue Probleme entstanden. Für sie gilt insbesondere, daß we­ sentlich komplexere Farbdekoder notwendig sind, daß die Analog­ takterzeugung einen hohen Schaltungsaufwand erfordert und daß die Anforderungen an die maximal tolerierbaren dynamischen Nichtlinea­ ritäten der A/D-Umsetzer und der vorangehenden analogen Signalver­ arbeitungsstufen sehr hoch sind.

Beide Systeme haben den Nachteil, daß die Taktfrequenzen zur Digi­ talisierung des Videosignals aus dem Videosystem abgeleitet wird, nämlich aus der Farbhilfsträgerfrequenz bzw. aus der Zeilenfre­ quenz, während beispielsweise in einer PC-Umgebung mit vollständig anderen Taktfrequenzen gearbeitet wird, so daß sich aufgrund der unterschiedlichen Taktfrequenzen in dem Gesamtsystem Intermodula­ tionsprodukte und übersprechen von Signalen störend auf den Ge­ samtbetrieb und die Bildqualität auswirken können. Da sich die Taktfrequenzen der PC′s in der Regel nicht zum Abtasten von Video­ signalen eignen, weil sie den oben erläuterten Bedingungen nicht genügen, weisen Dekoder nach dem Stand der Technik jeweils eigene Oszillatoren zur Erzeugung der für eine bestimmte Fernsehnorm ge­ eigneten Abtastfrequenz auf.

Zusammenfassend sind in Tabelle I verschiedene Abtastfrequenz und deren Vorteile/Nachteile für die digitale Videoverarbeitung aufge­ zeigt:

Tabelle I

Die beste Wahl bezüglich dieser Faktoren hängt von dem angestreb­ ten Markt, der Funktion und der beabsichtigten Anwendung des Deko­ ders ab. Eine grobe Übersicht ist in Tabelle 2 angegeben.

Tabelle II

Es ist eine Aufgabe der Erfindung einen Dekoder für digitale Vi­ deosignale und ein Verfahren zum Dekodieren von zusammengesetzten Videosignalen bereitzustellen, welcher auf der Grundlage einer beliebigen vorgegebenen Taktfrequenz eines Host-Systems, bei­ spielsweise eines PC′s, Videosignale unterschiedlicher Normen ver­ arbeiten kann.

Diese Aufgabe wird durch einen digitalen Multinorm-Dekoder mit den Merkmalen von Anspruch 1 und durch ein Verfahren zum Dekodieren von zusammengesetzten Videosignalen mit den Merkmalen von Anspruch 7 gelöst.

Die Erfindung sieht einen digitalen Multinorm-Dekoder für zusam­ mengesetzte Videosignale vor, mit einem Abtastratenumsetzer, wel­ cher die mit einer ersten vorgegebenen Taktfrequenz digitalisier­ ten Abtastwerte des Videosignals in Videosignal-Abtastwerte einer zweiten virtuellen Abtastfrequenz umsetzt; einer Phasenregel­ schleife zur Ansteuerung des Abtastratenumsetzers, welche einen Sync-Detektor aufweist, um den Zeilensynchronimpuls zu erfassen und die virtuelle Abtastfrequenz auf ein ganzzahliges Vielfaches der Zeilenfrequenz des Videosignales einzustellen, und einen Burst-Detektor aufweist, um die virtuelle Abtastfrequenz synchron zur Phase des Farbhilfsträgersignales des Videosignales einzustel­ len; und einer Dekodierer-Demodulator-Vorrichtung zur Rückgewin­ nung der Luminanz- und Chrominanz-Signalbestandteile aus den Vi­ deosignal-Abtastwerten der virtuellen Abtastfrequenz.

Vorzugsweise ist der erfindungsgemäße Dekoder so ausgestaltet, daß der Sync-Detektor einen Grob-Sync-Detektor und einen Fein-Sync- Detektor umfaßt, wobei der Grob-Sync-Detektor den Zeilen-Synchron­ impuls das Videosignals erfaßt, um die virtuelle Abtastfrequenz auf ein ganzzahliges Vielfaches der Zeilenfrequenz des Videosigna­ ls einzustellen (Grobphasenregelung), und der Fein-Sync-Detektor eine Flanke des Zeilen-Synchronimpulses erfaßt, um die Phase der virtuellen Abtastfrequenz synchron zur Zeilenfrequenz einzustellen (Feinphasenregelung), wobei der Burst-Detektor die Phase des wäh­ rend des Burstimpulses aktiven Farbhilfsträgersignales erfaßt, um die Phase der virtuellen Abtastfrequenz synchron zur Phase der Farbhilfsträgerfrequenz einzustellen (Lock-in).

Gemäß einer Ausführungsform der Erfindung weist die Phasenregel­ schleife eine Schwellwert/Hysterese-Vorrichtung auf, welche ent­ weder den Grob-Sync-Detektor oder den Fein-Sync-Detektor oder den Burst-Detektor aktiviert, wobei diese Vorrichtung für den Übergang von der Grobphasenregelung zur Feinphasenregelung zum Lock-in an­ dere Schaltpegel vorgibt als für den Übergang in umgekehrter Richtung.

Die vorgegebene Taktfrequenz kann beispielsweise die Arbeitstakt­ frequenz eines Host-Systems für den Detektor sein.

Es ist besonders günstig, wenn die virtuelle Abtastfrequenz das Vierfache der Farbhilfsträgerfrequenz beträgt.

Der erfindungsgemäße Dekoder weist vorzugsweise eine Farbver­ stärkungs-Kontrollvorrichtung auf, welche die Farbinformation des Burstimpulses auswertet und ein Signal (coki) erzeugt, das angibt, ob die virtuelle Abtastfrequenz das gewünschte Verhältnis zur Farbhilfsträgerfrequenz aufweist.

Die Erfindung sieht ferner ein Verfahren zum Dekodieren von zusam­ mengesetzten Videosignalen vor, bei dem mit einer ersten vorgege­ benen Taktfrequenz digitalisierte Abtastwerte des Videosignals in Videosignal-Abtastwerte bei einer zweiten virtuellen Abtastfre­ quenz umgesetzt werden, indem die zeitliche Lage des Zeilen-Syn­ chronimpulses ermittelt wird und die virtuelle Abtastfrequenz pha­ senstarr als ein ganzzahliges Vielfaches der Zeilenfrequenz er­ zeugt wird (Grobphasenregelung); die Phase des während des Burstimpulses aktiven Farbhilfsträgersignales ermittelt wird und die Phase der virtuellen Abtastfrequenz synchron zur Phase des Farbhilfsträgersignales eingestellt wird (Lock-in); die Abtastwer­ te bei der virtuellen Abtastfrequenz durch Interpolation aus den Abtastwerten bei der ersten vorgegebenen Taktfrequenz erzeugt wer­ den, und aus den Videosignal-Abtastwerten bei der virtuellen Abtastfrequenz die Luminanz- und Chrominanz-Signalbestandteile des Videosignals zurückgewonnen werden.

Zusätzlich kann bei dem erfindungsgemäßen Verfahren nach der Grob­ phasenregelung und vor der Synchronisierung der virtuellen Abtast­ frequenz zur Phase des Farbhilfsträgersignals eine Flanke des Zei­ len-Synchronimpulses erfaßt und die Phase der virtuellen Abtast­ frequenz synchron zur Zeilenfrequenz eingestellt wird (Feinphasen­ regelung).

Schließlich ist bei dem erfindungsgemäßen Verfahren vorgesehen, daß die Feinphasenregelung erst aktiviert wird, wenn die Grobpha­ senregelung abgeschlossen ist, und der Lock-in erst aktiviert wird, wenn die Feinphasenregelung abgeschlossen ist.

Vorzugsweise sind bei dem erfindungsgemäßen Verfahren andere Schaltpegel für den Übergang von der Grobphasenregelung zur Fein­ phasenregelung zum Lock-in vorgesehen als für den Übergang in um­ gekehrter Richtung.

Gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens kann die erste vorgegebene Taktfrequenz die Arbeitstaktfrequenz eines Host-Systems für den Dekoder sein.

Bei dem Verfahren nach der Erfindung wird die virtuelle Abtastfre­ quenz besonders vorteilhaft als ein solches ganzzahliges Vielfa­ ches der Zeilenfrequenz eingestellt, das dem Vierfachen der zu erwartenden Farbhilfsträgerfrequenz entspricht.

Dabei kann erfindungsgemäß vorgesehen sein, die Farbinformation des Burstimpulses auszuwerten und abhängig von dem Ergebnis der Auswertung zu bestimmen, ob die virtuelle Abtastfrequenz im rich­ tigen Verhältnis zum Farbhilfsträgersignal erzeugt wurde.

Ferner kann vorgesehen sein, daß die virtuelle Abtastfrequenz als das 910-fache oder das 1135-fache der Zeilenfrequenz des Videosi­ gnales eingestellt wird.

Der Multinorm-Dekoder besteht im wesentlichen aus einem Eingangs- Abtastratenumsetzer, einer Phasenregelschleife zur Steuerung des Abtastratenumsetzers und einer Dekodierer-Demodulatorvorrichtung, welche ein herkömmlicher digitaler Videosignaldekoder sein kann.

Aufgabe des Abtastratenumsetzer ist, eine "virtuelle" Taktfrequenz von viermal der Farbhilfsträgerfrequenz für NTSC- und für PAL-Ein­ gangssignale (4·fsc) aus einem vorhandenen Takt eines Host-Systems zu erzeugen. Die Schwierigkeit bei den genannten Architekturen ist, daß diese für einen großen Bereich von Host-Taktfrequenzen, ca. 20 MHz bis 40 MHz, arbeiten können müssen, ohne daß eine zu­ verlässige Bezugsfrequenz beispielsweise durch einen Quarzoszilla­ tor, gegeben wäre. Die Steuerung der Abtastratenumsetzung ist Auf­ gabe der Phasenregelschleife.

Aus zwei Gründen würden herkömmliche Farbhilfsträger-Phasenregel­ schleifen unter diesen Bedingungen versagen. Zunächst bräuchte wegen der Möglichkeit des Side-Locking eine Farbhilfsträger-Pha­ senregelschleife einen Genauigkeitsbereich für die phasenstarre Verriegelung (Lock-In) und den Zielbereich von weniger als 5 kHz. Ferner müßte die Rauschbandbreite der Phasenregelschleife geringer als 300 Hz sein, um den Schwungradeffekt (flywheel effect) selbst dann wirksam nutzen zu können, wenn der Burst stark verrauscht ist.

Die Probleme des Side-Locking sollen hier kurz erläutert werden. Da der Phasendetektor einer Farbhilfsträger-Phasenregelschleife nur dann ein zuverlässiges Ausgangssignal erzeugt, wenn der Bur­ stimpuls auftritt, ist er für den Hauptteil jeder horizontalen Zeile "blind". Diese Blindheit ergibt ein mehrdeutiges Ergebnis für jede Frequenz, welche sich mit derselben Phase in jeder Zeile wiederholt. Das heißt, daß der Phasendetektor immer dann keinen Unterschied erkennen kann, wenn eine Frequenz ein ganzzahliges Vielfaches der Zeilenfrequenz ist, also bei . . . , 909 · fh, 910 · fh, 911 · fh . . . oder . . . , 1134 · fh, 1135 · fh, 1136 · fh . . .

Bei herkömmlichen Systemen wird dieses Problem dadurch gelöst, daß ein Quarzoszillator mit geringen Toleranzen auf die gewünschte Mittenfrequenz eingestellt wird. Multinorm-Dekoder erforderten also immer bisher mehrere Quarze.

Die erfindungsgemäße hierarchische Struktur zur Regelung des Ab­ tastratenumsetzers kommt jedoch ohne Referenz-Quarz aus.

Das erfindungsgemäße Videosignal-Verarbeitungssystem kann mit ei­ ner beliebigen Taktfrequenz (vorgegebene Taktfrequenz) eines Host- Systems arbeiten, wenn diese die folgenden Bedingungen erfüllt:

Frequenz: 12 MHz (Nyquist-Shannon Theorem)
Genauigkeit,
Langzeitstabilität: 4 kHz (zur Vermeidung von Side-Locking)
Schwankungen,
Kurzzeitstabilität: 400 Hz (für einen Demodulationsfehler (< 2°)

Praktisch jeder von einem Quarz erzeugte PC-Takt erfüllt diese Bedingungen, so daß die Erfindung mit einem vorgegebenen PC-Takt realisierbar ist.

Der Multinorm-Dekoder nach dieser Erfindung nutzt die Abtast­ ratenumsetzung, um die einzelnen Abtastwerte eines Datenstroms, der mit der vorgegebenen Taktfrequenz digitalisiert wurde, so um­ zudeuten, als ob sie einer anderen "virtuellen" Abtastfrequenz entsprechen würden. Die virtuelle Abtastfrequenz kann bei dem Mul­ tinorm-Dekoder an die entsprechende Norm des ankommenden Videosi­ gnals von einem NTSC-System oder ein PAL-System oder einem anderen Videosystem angepaßt werden.

Ein wesentliches Merkmal des Multinorm-Dekoders gemäß dieser Er­ findung ist also die Abtastratenumsetzung der mit einer vorgegebe­ nen Taktfrequenz digitalisierten Abtastwerte in Soll-Abtastwerte einer zweiten virtuellen Abtastfrequenz, welche einem vorgegebenen Vielfachen der Zeilenfrequenz entspricht, wobei der Multinorm-De­ koder die Zeilenfrequenz des ankommenden Videosignales selbsttätig erkennen kann, so daß Videosignale unterschiedlicher Normen ver­ arbeitet werden können.

Die Abtastratenumsetzung ist eine notwendige Voraussetzung für jeden Farbdekoder, der nicht mit einer fest vorgegebenen (von ei­ nem Quarz erzeugten) Taktfrequenz arbeitet.

Erfindungsgemäß wird der Abtastratenumsetzer von einer hier­ archisch aufgebauten Phasenregelschleife angesteuert, welche zu­ nächst eine Grobphasenregelung vornimmt, indem sie den Synchronim­ puls des Videosignals erfaßt und die virtuelle Abtastfrequenz auf ein definiertes ganzzahliges Vielfaches der Zeilenfrequenz (fh) einstellt, nämlich 910 · fh für NTSC-Signale und 1135 · fh für PAL-Signale. Dann wird mittels einer Feinphasenregelung die Ab­ tastfrequenz so eingestellt, daß eine definierte Phase der Abtast­ frequenz synchron zu einem Triggerimpuls (der Anfangsflanke des Synchronimpulses) ist. Und wenn die synchrone Phasenbeziehung eta­ bliert ist, wird die mit dem Burstimpuls übertragene Träger­ hilfsfrequenz erfaßt und die virtuelle Abtastfrequenz phasenstarr zur Phase der Farbhilfsträgerfrequenz erzeugt. Bei der hierarchi­ schen Anordnung der verschiedenen Regelungsebenen für die Abtast­ frequenz ist es von großer Bedeutung, daß gleichzeitig immer nur eine Stufe aktiv ist, so daß keine chaotischen oder unbestimmten Zustände entstehen können.

Die Erfindung ist im folgenden anhand eines bevorzugten Ausfüh­ rungsbeispiels mit Bezug auf die Zeichnung näher erläutert. In den Figuren zeigen:

Fig. 1 ein zusammengesetztes EBU-Farbbalken-Videosignal (CVBS) und die entsprechenden Y-, U- und V-Signale, wobei Fig. 1b eine Ausschnittsvergrößerung von Fig. 1a ist,

Fig. 2 ein Blockschaltbild einer bevorzugten Ausführungsform des erfindungsgemäßen digitalen Multinorm-Dekoders,

Fig. 3 ein Schaltbild zur Realisierung der Steuerung und Ein­ stellung des Dekoders von Fig. 2,

Fig. 4 ein Schaltbild zur Realisierung der Zeilen/Burst-Phasen­ regelschleife des Dekoders von Fig. 2,

Fig. 5 ein Schaltbild zur Realisierung des Grob-Synchrondetek­ tors der Phasenregelschleife von Fig. 4,

Fig. 6 ein Schaltbild zur Realisierung des Fein-Synchrondetek­ tors der Phasenregelschleife von Fig. 4,

Fig. 7 ein Schaltbild zur Realisierung des Burst-Phasendetektors der Phasenregelschleife von Fig. 4,

Fig. 8 eine Kurve zur Erläuterung der Diskriminatoreigenschaften des Burst-Phasendetektors von Fig. 7,

Fig. 9 ein Schaltbild zur Realisierung der automatischen Ver­ stärkungssteuerung für das Chrominanzsignal,

Fig. 10 ein Schaltbild zur Realisierung einer Schwellwert-Hyste­ rese-Schaltung der Phasenregelschleife von Fig. 4,

Fig. 11 ein Schaltbild zur Realisierung einer Phaseninkrement- Schaltung der Phasenregelschleife von Fig. 4, und

Fig. 12 ein Schaltbild zur Realisierung einer Phasenintegration in der Phasenregelschleife von Fig. 4.

Fig. 2 zeigt ein Blockschaltbild einer bevorzugten Ausführungsform des digitalen Multinorm-Dekoders nach der Erfindung.

Der digitale Multinorm-Dekoder umfaßt einen Eingangs-Abtastraten­ umsetzer (Input Sample Rate Converter; SRC) 32, eine Zeilen/Burst- Phasenregelschleife (Line & Burst PLL) 33, eine vertikale WHT- Schaltung 34 und eine horizontale WHT-Schaltung 35, eine Steuer/- Einstell-Schaltung (Controls & Settings) 36, eine Schaltung 37 zur automatischen Verstärkungssteuerung des Chrominanzsignals (Chroma AGC), eine Kontroller/Benutzer-Schnittstelle (Controller & User Interace) 38, eine horizontale IWHT-Schaltung 39 und eine vertika­ le IWHT-Schaltung 40, einen Ausgangs-Abtastratenumsetzer (Output SRC) 41 und eine Zeilen-Phasenregelschleife (Line PLL) 42.

Das beispielsweise mit der Taktfrequenz eines Host-Systems, wie eines Computers, digitalisierte zusammengesetzte Videosignal (CVBS) wird in den Eingangs-Abtastratenumsetzer 32 eingegeben. Die Zeilen/Burst-Phasenregelschleife 33 steuert den Eingangs-Abtastra­ tenumsetzer 32, wie im folgenden beschrieben, derart, daß das mit der vorgegebenen Taktfrequenz digitalisierte Eingangsvideosignal in ein Signal mit Abtastwerten einer zweiten virtuellen Abtastfre­ quenz umgesetzt wird, welche viermal die Farbhilfsträgerfrequenz ist. Durch die Wahl der "virtuellen" Abtastfrequenz von viermal der Farbhilfsträgerfrequenz ist einerseits das Shannon-Nyquist- Theorem (f_a < 2·f_sc) erfüllt, andererseits ergibt sich eine ganz­ zahlige Anzahl von Abtastwerten pro Videobildzeile, nämlich 910 Abtastwerte pro Zeile für ein NTSC-Signal und 1135 Abtastwerte pro Zeile für ein PAL-Signal, so daß die Vorteile einer Burst-Locked- Architektur, bei der das Abtastsignal ein geradzahliges Vielfaches der Farbhilfsträgerfrequenz ist, mit den Vorteilen der Line-Locked-Architektur, bei der die Abtastfrequenz ein ganzzahliges Vielfaches der Zeilenfrequenz ist, kombiniert werden können.

Die Abtastwerte des Videosignales (CVBS) bei der virtuellen Ab­ tastfrequenz werden dann an die vertikale WHT-Schaltung 34 weiter­ geleitet, deren Ausgang die Eingangssignale für die nachfolgende horizontale WHT-Schaltung 35 liefert.

In der vertikalen und der horizontalen WHT-Schaltung 34 und 35 werden die Eingangs-Abtastwerte des Videosignals mittels einer 2×4 Walsh-Hadamard-Transformation (WHT) vom Pixelbereich in den WHT-Bereich transformiert, in dem sie mittels der zentralen Steuer/-Einstell-Schaltung 36 verarbeitet werden können.

Jeder einzelne Ausgangskoeffizient der Walsh-Hadamad-Transforma­ tion stellt dabei eine lineare Kombination aller Eingangsabtast­ werte (Pixel) für diese WHT dar, so daß ein einzelner WHT-Aus­ gangskoeffizient nicht einem bestimmten Eingangs-Abtastwert zuge­ ordnet werden kann. Vielmehr gibt ein Satz von WHT-Ausgangskoef­ fizienten das zweidimensionale Spektrum aller Eingangs-Abtastwerte für einen gegebenen Block einer gegebenen Größe wieder.

Die Transformation des digitalisierten Videosignales mittels einer Walsh-Hadamard-Transformation in den WHT-Bereich und die Verarbei­ tung des Signals im WHT-Bereich hat sich für die Realisierung ei­ nes aufwandsoptimierten digitalen Multinorm-Dekoders für Videosi­ gnale als besonders vorteilhaft erwiesen. Ein solcher Dekoder und ein entsprechendes Verfahren zur Dekodierung digitaler Videosigna­ le, bei denen die Vorteile der Walsh-Hadamad-Transformation ge­ nutzt werden, sind in der parallelen Patentanmeldung derselben Anmelderin vom selben Anmeldetag mit dem Titel "Verfahren zur di­ gitalen Dekodierung von Videosignalen und digitaler Dekoder für Videosignal" beschrieben, auf die hierin bezuggenommen wird.

Die vertikale WHT-Schaltung bildet im wesentlichen ein vertikales Tiefpaßfilter und ein vertikales Hochpaßfilter, wobei jeweils zwei sich entsprechende Abtastwerte zweier Videobildzeilen addiert bzw. subtrahiert werden. In der horizontalen WHT-Schaltung werden dann alternierend die hochpaßgefilterten und die tiefpaßgefilterten Abtastwerte jeweils einer Zeile mittels der Walsh-Hadamard-Trans­ formation in den WHT-Bereich transformiert. Die sich ergebende WHT-Matrix wird in die Steuer/Einstell-Schaltung 36 eingegeben. In dieser Schaltung werden einerseits die Chrominanz-Signalbestand­ teile U und V vom Luminanz-Signalbestandteil Y abgetrennt, ande­ rerseits können sämtliche Steuerungen und Einstellungen des Vi­ deosSignales in dieser Schaltung zentral durchgeführt werden, wie weiter unten noch beschrieben wird.

Die WHT-Matrix, von der die Chrominanz-Signalbestandteile abge­ trennt worden sind, wird dann mittels der horizontalen IWHT-Schal­ tung 39 und der vertikalen IWHT-Schaltung 40 in den Pixelbereich zurücktransformiert, und die dekodierten Videosignalbestandteile U, V und Y können, gegebenenfalls nach einer Ausgangs-Abtastraten­ umsetzung durch den Ausgangs-Abtastratenumsetzer 41, vom digitalen Dekoder ausgegeben werden.

Bei dem digitalen Multinorm-Dekoder nach der Erfindung kann die Dekodierer-Demodulatorvorrichtung zur Rückgewinnung der Luminanz- und Chrominanz-Signalbestandteile aus den Videosignal-Abtastwerten mit der virtuellen Abtastfrequenz auch anders als auf die gezeigte und beschriebene Weise realisiert werden. Die Verarbeitung des Vi­ deosignales kann im Pixelbereich (Zeitbereich) oder im Frequenz­ bereich mit jedem bekannten digitalen Videosignaldekoder erfolgen, welcher wahlweise NTSC-Signale und PAL-Signale verarbeiten kann, wobei der von der Zeilen/Burst-Phasenregelschleife 33 gesteuerte Eingangs-Abtastratenumsetzer 32 gewährleistet, daß die Norm des jeweiligen Videosignals erkannt und die virtuelle Abtastfrequenz richtig eingestellt wird.

Aufbau und Funktion der für einen Multinormbetrieb wesentlichen Schaltungsteile des digitalen Dekoders von Fig. 2 sind im folgen­ den beschrieben.

Kernstück des digitalen Multinorm-Dekoders ist die Zeilen/Burst- Phasenregelschleife (Line & Burst PLL) 33, welche den Eingangs- Abtastratenumsetzer (SRC) 32 so ansteuert, daß er die mit einer ersten vorgegebenen Taktfrequenz digitalisierten Abtastwerte des Videosignals in Videosignal-Abtastwerte einer zweiten virtuellen Abtastfrequenz umsetzt, welche das Vierfache der Farbhilfsträger­ frequenz beträgt, und damit 910·fh für NTSC-Signale und 1135·fh für PAL-Signale, so daß das Videosignal in der nachgeschalteten Dekodierer-Demodulatorvorrichtung optimal verarbeitet werden kann. Zur Ermittlung der richtigen virtuellen Abtastfrequenz für ein Videosignal (noch) unbekannter Norm, NTSC oder PAL, benötigt die Line & Burst PLL 33 das Zeilen-Synchronsignal und den Burstimpuls des Eingangs-Videosignals (CVBS). Aufgabe der Line & Burst PLL ist dann, die virtuelle Abtastfrequenz im richtigen Verhältnis und phasenstarr zu der mit dem Burstimpuls übermittelten Farbhilfsträ­ gerfrequenz einzustellen (Lock-in).

Der Zeilen-Synchronimpuls und der Burstimpuls des Videosignals werden gemäß der bevorzugten Ausführungsform der Erfindung aus der Steuer/Einstell-Schaltung 36 abgeleitet, welche im einzelnen in Fig. 3 dargestellt ist. Sie können jedoch auch auf andere, dem Fachmann geläufige Weise aus dem Eingangs-Videosignal erzeugt wer­ den.

Die in Fig. 3 gezeigte Einstell/Steuer-Schaltung weist vier Multi­ plizierer 50 bis 53 auf, welche mit einem Controller 54 und über einen IC-Bus 55 mit einer Benutzerschnittstelle auf die gezeigte Weise verbunden sind.

In die Steuer/Einstell-Schaltung von Fig. 3 werden die Transforma­ tionskoeffizienten der WHT-Matrix, WHT_0,0 bis WHT_0,3 und WHT_1,0 bis WHT_1,3 eingegeben, welche durch eine 2 × 4 Walsh-Hadamad-Transfor­ mation der Eingangs-Abtastwerte gebildet worden sind.

Aufgrund der Eigenschaften der Walsh-Hadamad-Transformation, deren Transformationskoeffizienten als abgetastete Werte eines Satzes von Filtern erscheinen, können die Farbdifferenzsignale U und V direkt als bestimmte WHT-Koeffizienten von der Steuer/Einstell- Schaltung 36 abgeleitet werden. Diese bilden die Grundlage zum Erfassen des Burstimpulses und zur Synchronisierung der virtuellen Abtastfrequenz zu der mit dem Burstimpuls übertragenen Farbhilfs­ trägerfrequenz.

Bei einer 2 × 4 WHT der Eingangs-Abtastwerte entsprechend der be­ vorzugten Ausführungsform der Erfindung sind die Farbdifferenzsi­ gnale U und V direkt als die WHT-Koeffizienten WHT_1,1 und WHT_1,2 auslesbar. Diese werden an den Ausgängen der Multiplizierer 51 und 52 abgegriffen und dem Burst-Phasendetektor der Phasenregelschlei­ fe 33 gegebenenfalls zusammen mit einem Steuersignal vom Ausgang f des Controllers 54 zugeführt.

Anders als bei bekannten Systemarchitekturen für digitale Dekoder sind bei dem erfindungsgemäßen Multinorm-Dekoder alle Steuer- und Einstellfunktionen in einer einzigen Hardwarestufe zusammengefaßt. Über die Ausgänge a bis f des Controllers können die WHT-Koeffi­ zienten und dadurch das zu dekodierende Videosignal gesteuert und eingestellt werden.

Der WHT-Koeffizient WHT_0,0 entspricht einer horizontal und vertikal tiefpaßgefilterten Version des Eingangssignals und eignet sich da­ her am besten für die Verarbeitung des Zeilen-Synchronimpulses des Videosignals. Der WHT-Koeffizient WHT_0,0 wird daher für die Syn­ chronimpulsverarbeitung (SYNC proc.) am Eingang der Steuer/Ein­ stell-Schaltung von Fig. 3 abgegriffen.

Die Zeilen/Burst-Phasenregelschleife (Line & Burst PLL) 33 zur Ansteuerung des Eingangs-Abtastratenumsetzers 32 ist in Fig. 4 und im einzelnen in den nachfolgenden Figuren gezeigt. Die Line & Burst PLL von Fig. 4 umfaßt einen Grob-Sync-Detektor 60, einen Fein-Sync-Detektor 61 und einen Burst-Phasen-Detektor 62. Ferner sind eine Burst-Gate-Schaltung 63, eine Schwellwert/Hysterese- Schaltung 64, eine Phaseninkrement-Schaltung 65 und eine Phasenin­ tegrator-Schaltung 66 sowie ein Teiler 67 vorgesehen. Die Verbin­ dung der einzelnen Schaltungsbestandteile der Line & Burst PLL kann dem Schaltbild von Fig. 4 entnommen werden. Ebenfalls in Fig. 4 dargestellt ist die Schaltung 37 zur Verstärkungssteuerung des Chrominanzsignales, Chroma AGC.

Die Ansteuerung des Abtastratenumsetzers über die Line & Burst PLL läuft allgemein wie folgt ab:
Die virtuelle Abtastfrequenz wird bestimmt, indem zunächst vom Grob-Sync-Detektor 60 der Sync-Impuls von dem digitalisierten Vi­ deosignal abgetrennt wird und seine zeitliche Lage bestimmt wird, um die Zeilenfrequenz zu ermitteln.

Dann wird angenommen, daß es sich entweder um ein NTSC-Signal oder um ein PAL-Signal handelt. Hierzu können vom Benutzer oder vom Hersteller des Dekoders Defaultwerte für den Abtastratenfaktor eingestellt werden, je nachdem in welchem Land das Gerät vermut­ lich betrieben werden soll, und zwar auf 910 oder 1135.

Synchron zum Sync-Impuls wird ein ganzzahliges Vielfaches der Zei­ lenfrequenz (910·fh oder 1135·fh) als erste Näherung der virtuel­ len Abtastfrequenz erzeugt, wobei der Grob-Sync-Detektor mit einem so weiten Suchfenster eingestellt ist, daß er immer einen Sync- Impuls findet.

Wenn der Betrieb des Grob-Sync-Detektors 60 ausreichend stabil ist, wird auf den Fein-Sync-Detektor 61 umgeschaltet, der in einem relativ engen Suchfenster, auf der Grundlage der vom Grob-Sync-De­ tektor ermittelten (ungefähren) Lage des Sync-Impulses die An­ fangsflanke des Sync-Impulses, also die genaue zeitliche Lage des Sync-Impulses erfaßt und die virtuelle Abtastfrequenz präzise bei der Flanke des Sync-Impulses einrastet (lock-in).

Auf diese Weise wird Side-locking verhindert, das bei lediglich einer phasenstarren Regelung der virtuellen Abtastfrequenz relativ zur Phase des Farbhilfsträgersignales während des Burstimpulses auftreten könnte.

Nach stabiler Feinphasenregelung kann die Phase des Farbhilfsträ­ gersignals vom Burst-Phasen-Detektor 62 erfaßt und die Abtastfre­ quenz synchron zu dessen Phase eingestellt werden, wobei der Burstimpuls ein zeitliches Fenster darstellt, während dessen das Farbhilfsträgerreferenzsignal übertragen wird.

Die so ermittelte (virtuelle) Abtastfrequenz und -phase wird als ein Steuersignal an den Abtastratenumsetzer (SRC) 32 ausgegeben.

Die einzelnen Schaltungsbestandteile der Line & Burst PLL von Fig. 4 und deren Funktionsweise sind im folgenden mit Bezug auf die weiteren Fig. 5 bis 12 beschrieben.

Fig. 5 zeigt ein Schaltbild des Grob-Sync-Detektors, der den Zei­ len-Synchronimpuls des Videosignals erfaßt. Dem Grob-Sync-Detektor vorgeschaltet sind fünf in Reihe geschaltete Verzögerungsstufen 70 bis 74, welche der WHT_0,0 Koeffizient durchläuft, der dann im Grob- Sync-Detektor weiterverarbeitet wird. Die Schaltung von Fig. 5 umfaßt ferner zwei Vergleicher 75 und 76, ein UND-Gatter 78, einen Vergleicher 79 sowie eine Reihenschaltung aus einem Addierer 80, einem Binär-Dividierer 81 und einem Verzögerungsglied 82, welche wie in Fig. 5 gezeigt miteinander verbunden sind.

Der WHT-Koeffizient WHT_0,0, der von der horizontalen WHT-Schaltung 35 ausgegeben wird, entspricht einer horizontal tiefpaßgefilterten Version des CVBS-Eingangssignals des digitalen Dekoders. Nach ab­ geschlossener Einstellung und Synchronisierung der virtuellen Ab­ tastfrequenz entspricht der WHT-Koeffizient WHT_0,0 einer horizontal und vertikal tiefpaßgefilterten Version des CVBS-Signals. In jedem Fall dient WHT_0,0 zum Unterdrücken des hochfrequenten Farbhilfsträ­ gers, der anderenfalls die Erkennung des Zeilen-Synchronimpulses stören könnte. Die begrenzte Bandbreite des WHT-Koeffizienten WHT_0,0, welche sich aus der Ordnung der vorgeschalteten Walsh-Hada­ mad-Transformation ergibt, bestimmt ferner eine nominale Flankens­ teilheit des Zeilen-Synchronimpulses und vermindert mögliche Spit­ zen im Eingangssignal.

Der Koeffizient WHT_0,0 bildet das Eingangssignal für die Zeilen- Synchronimpuls (Sync)-Verarbeitung. Eine vordere, fallende Sync- Flanke wird erfaßt, wenn die Vergleicher 75 und 76 anzeigen, daß mindestens zwei aufeinanderfolgende Werte von WHT_0,0 größer oder gleich als ein Sync-Schaltpegel sind ( 2·bl), ein darauffolgender Wert von WHT_0,0 einen beliebigen Wert aufweist und mindestens zwei weitere folgende Werte von WHT_0,0 kleiner sind als der Sync-Schalt­ pegel (< 2·bl). Der Sync-Schaltpegel wird als der Wert zwischen dem Schwarzpegel und dem Spitzenwert des Synchronimpulses defi­ niert, wie in Fig. 1b gezeigt.

Um die Anfälligkeit gegenüber möglichen Signalspitzen weiter zu vermindern und Ausgleichsimpulse auszublenden, ist der Grob-Sync- Detektor von Fig. 5 nur dann aktiv, wenn der Phasenintegrator ei­ nen Wert von "640" überschreitet. In diesem Fall gibt der Verglei­ cher 79 ein "1"-Signal aus. Wenn die obigen Bedingungen für eine fallende Sync-Flanke erfüllt sind, wird dann ein Sync-Triggersi­ gnal (csd%) ausgegeben. Ferner wird die Differenz (csd0) des Wer­ tes des Phasenintegrators zu der nominellen Anzahl von Abtastwer­ ten pro Zeile (910 oder 1135), wie in Fig. 5 gezeigt, gespeichert und weitergeschaltet, um die momentane Phasenbeziehung zwischen dem Zeilen-Synchronimpuls und dem Phasenintegrator zur Ansteuerung des Abtastratenumsetzers anzuzeigen. Die Schleifenverstärkung wird mittels des Binär-Dividierers 31 durch eine Verschiebung um 12 Bit auf 1/4096 eingestellt.

Wenn der Grob-Sync-Detektor von Fig. 5 einen Zeilen-Synchronimpuls erfaßt hat und ein Sync-Triggersignal ausgibt, wird der in Fig. 6 gezeigte Fein-Sync-Detektor aktiviert, um die virtuelle Abtastfre­ quenz exakt mit der führenden Flanke des Sync-Impulses zu synchro­ nisieren. Er bildet einen Pl-Regler für die Regelung der virtuel­ len Abtastfrequenz synchron zur Zeilenfrequenz des Videosignales.

Der in Fig. 6 gezeigte Fein-Sync-Detektor umfaßt fünf Addierer 83 bis 87, zwei Verzögerungsglieder 88 und 89 sowie zwei Binär-Divi­ dierer 90 und 91, welche wie in Fig. 6 gezeigt miteinander verbun­ den sind.

Von der Summe der um drei und um vier Taktimpulse verzögerten WHT_0,0-Werte wird die Summe aus dem nicht verzögerten WHT_0,0-Wert und seinem um fünf Taktimpulse verzögerten Gegenstück subtrahiert, wie in Fig. 6 gezeigt. Da die Phaseninkremente akkumuliert werden, bevor sie in den Phasenintegrator eingegeben werden, muß der pro­ portionale Wert mittels einer Differentiation 86, 88 erzeugt wer­ den, während der Integralwert unmittelbar zugänglich ist. Der pro­ portionale Wert wird durch eine Verschiebung um zwei Bit im Binär- Dividierer 90 durch vier geteilt, und der Integralwert wird durch eine Verschiebung um vier Bit im Binär-Dividierer 91 durch 16 ge­ teilt. Durch Weiterschalten der Werte gesteuert durch das Sync- Triggersignal (csd%), welches vom Grob-Sync-Detektor abgeleitet wird, wird das Ausgangssignal (fsd1) des Fein-Sync-Detektors ein­ mal pro horizontaler Zeile erzeugt.

Wenn die Synchronisierung der Abtastfrequenz zum Zeilen-Synchron­ impuls des Videosignals abgeschlossen ist, schaltet die Zeilen/- Burst-Phasenregelschleife auf den Burst-Detektor um, welcher einen PI-Regler für die virtuelle Abtastfrequenz relativ zur Farbhilfs­ trägerfrequenz bildet.

Mit der in Fig. 7 gezeigten Burst-Torschaltung, welche einen Ver­ gleicher 92 und einen Zähler 93 umfaßt, wird ein Burst-Torimpuls bestimmt. Das Burst-Tor (Burst-Gate) wird geöffnet, wenn der ganz­ zahlige Teil des Ausgangssignals (phint) des Phasenintegrators ei­ nen vorgegebenen Wert von "82" überschreitet. Die Dauer des Burst- Tores ist auf acht Taktimpulse festgelegt.

Während der Dauer der Öffnung des Burst-Tores wird die Phase des mit dem Burstimpuls übertragenen Farbhilfsträgersignales in dem Fig. 7 gezeigten Burst-Phasendetektor ermittelt. Der Burst-Phasen­ detektor von Fig. 7 umfaßt vier Addierer 94 bis 97, zwei Verzöge­ rungsglieder 98 und 99 und zwei Binär-Dividierer 100 und 101, wel­ che wie in Fig. 7 gezeigt miteinander verbunden sind. Als Ein­ gangssignal dienen die Farbdifferenzsignale U und V, bzw. bei der gezeigten Ausführungsform des digitalen Dekoders die WHT-Koeffi­ zienten WHT_1,1 und WHT_1,2.

Die Summe der Farbdifferenzsignale wird im Addierer 94 gebildet und in einem Register 95 akkumuliert, welches am Anfang des Burst- Tores zurückgesetzt wird und während seiner Dauer aktiviert ist.

Für die nominale Burstphase von 135° geht die akkumulierte Summe, wie erwartet und erforderlich, gegen Null. Dieser Wert wird mit­ tels einer Verschiebung um neun Bit im Binär-Dividierer 101 durch 512 geteilt und von dem differentierten entsprechenden Wert sub­ trahiert, welcher zuvor mittels Verschiebung um sechs Bit -im Binär-Dividierer 100 durch 64 geteilt worden ist. Das Ergebnis wird als Burst-Phasendifferenz (bupsd) zusammen mit dem Burst-Tor­ signal (bg) ausgegeben.

Fig. 8 zeigt die Diskriminatoreigenschaften des Burst-Phasendetek­ tors von Fig. 7, wenn zur Steuerung der Farbart konstante Werte zu den Farbdifferenzsignalen U und V addiert werden. Diese Addition wird in der Steuer/Einstell-Schaltung von Fig. 3, in den dort ge­ zeigten Addierern 56 und 57 durchgeführt. Dadurch wird eine Pha­ senverschiebung der virtuellen Burst-Phase bewirkt.

Parallel zum Burst-Phasendetektor 62 arbeitet die Steuerschaltung 37 für die automatische Farbverstärkung (Chroma AGC), welche in Fig. 9 gezeigt ist. Die Chroma AGC von Fig. 9 umfaßt zwei Absolut­ wertglieder 101 und 103, zwei Addierer 104 und 105 sowie zwei Ver­ zögerungsglieder 106 und 107, welche wie in Fig. 9 gezeigt mitein­ ander verbunden sind. Anstatt die Farbdifferenzsignale U und V mit ihren jeweiligen Vorzeichen zu addieren, wie der Burst-Phasende­ tektor, akkumuliert die Chroma AGC von Fig. 9 die Absolutwerte von U und V während das Burst-Torsignal aktiv ist, und gibt diesen akkumulierten Wert an den Controller weiter. Entsprechend dem ak­ kumulierten Wert korrigiert der Controller die bei seinen Ausgän­ gen c und d (Fig. 3) ausgegebenen Multiplikationsfaktoren für WHT_1,1 und WHT_1,2, so daß der Ausgang der Chroma AGC-Schaltung gleich einer Benutzereinstellung für die Farbsättigung wird. Fer­ ner wird ein Farbunterdrückungssignal (Colorkiller; Coki) unter einer der folgenden drei Bedingungen gesetzt:

• 1) wenn die Phasenregelschleife 33 (Fig. 2) nicht synchron zum Vi­ deosignal ist;
• 2) wenn U das falsche Vorzeichen hat; und
• 3) wenn die Amplitude des Farbhilfsträgers zu klein ist.

Dadurch wird gewährleistet, daß bei erheblichen Störungen, bei­ spielsweise wenn die falsche Videosignalnorm angenommen wurde, die Chrominanzbestandteile im Videosignal unterdrückt werden und nur ein Luminanzsignal für ein Schwarzweißbild ausgegeben wird. Das Farbunterdrückungssignal (Coki) dient auch zur Überprüfung, ob die richtige Videonorm angenommen wurde. Falls Coki = 1, kann der Grob-Sync-Detektor erneut aktiviert werden, um den Zeilen-Syn­ chronimpuls zu erfassen, wobei dann jedoch die jeweils andere Vi­ deonorm angenommen wird, d. h. eine Abtastfrequenz von 1135 · fh gewählt wird, wenn vorher eine Abtastfrequenz von 910 · fh gewählt war, und umgekehrt.

Um unerwünschte Störungen und gegenseitige Beeinflussungen der einzelnen Stufen der hierarchisch gegliederten Phasenregelschleife zu vermeiden, darf zu jeweils einem Zeitpunkt genau eine und nur eine Stufe aktiv sein. Die Auswahl wird von der in Fig. 10 gezeig­ ten Schwellwert/Hysterese-Schaltung getroffen. In die Schwell­ wert/Hysterese-Schaltung 64 werden die Ausgangssignale des Grob- Sync-Detektors 60 und des Fein-Sync-Detektors 61 eingegeben. Wie in Fig. 10 gezeigt, bestimmt die Schwellwert/Hysterese-Schaltung unterschiedliche Schwellwerte für den Übergang von der Grob- zur Feinphasenregelung und für den Übergang in entgegensetzter Rich­ tung von der Fein- zur Grobphasenregelung. Dies stellt sicher, daß, wenn einmal die Frequenz für den virtuellen Abtasttakt einge­ stellt ist, die Fein-Sync-Phasenregelschleife diese Frequenz so fein abstimmen kann, daß eine definierte Phase mit einem Schwell­ wertpegel der fahrenden Flanke des Synchronimpulses zusammenfällt. Wenn diese Synchron-Phasenbeziehung eingerichtet ist, kann dann die Burst-Phasenregelschleife die weitere Regelung übernehmen. Um eine gegenseitige Verriegelung, instabile oder gar chaotische Zu­ stände zu vermeiden, darf jedoch immer nur eine Stufe dieser Hier­ archie der Phasenregelschleife zu einem Zeitpunkt aktiv sein, wo­ bei mit einer geeigneten Hysterese für die Toleranz zum Umschalten von einer zur nächsten Stufe oder zum Zurückschalten in eine über­ geordnete Stufe eine zuverlässige Regelung sichergestellt ist.

Während von dem Grob-Sync-Detektor 60, dem Fein-Sync-Detektor 61 und dem Burst-Phasen-Detektor 62 immer nur einer aktiv ist, so daß im tatsächlichen Betrieb von einer grob-synchronisierten Zeilen- PLL zu einer fein-synchronisierten Zeilen-PLL zu einer Burst-PLL umgeschaltet wird, sind die Phaseninkrementschaltung 65 und die Phasenintegratorschaltung 66 stets aktiv.

Die Phaseninkrementschaltung ist in Fig. 11 gezeigt. Sie umfaßt eine Multiplexer-Vorrichtung 108 und ein aus einem Addierer und einer Verzögerungsstufe bestehenden Integrator 109, welcher von dem Burst-Torsignal weitergeschaltet wird. Entsprechend der von der Schwellwert/Hysterese-Schaltung definierten Schwellwerte wählt die Multiplexer-Vorrichtung 108 eines der drei Eingangssignale vom Grob-Sync-Detektor 60, vom Fein-Sync-Detektor 61 oder vom Burst- Phasendetektor 62 aus. Das Phaseninkrement wird entsprechend dem Grob-, Fein- oder Burst-Phasendifferenzsignal einmal während jeder horizontalen Zeile, gesteuert durch das Burst-Torsignal, aktuali­ siert und an den Phasenintegrator ausgegeben.

Die in Fig. 12 gezeigte Phasenintegratorschaltung umfaßt einen Addierer 110 und eine Verzögerungsstufe 111, welche auf die ge­ zeigte Weise miteinander verbunden sind. Der Phasenintegrator dient als der numerisch gesteuerte Oszillator, welcher die virtu­ elle Abtastfrequenz von 4 · f_SC, d. h. 910 · fh oder 1135 · fh, für den Abtastratenumsetzer erzeugt. Der Phasenintegrator selbst wird von dem Burst-Torimpuls getaktet, und er akkumuliert die in der vorherigen Stufe ermittelten Phaseninkremente. Wenn die Phasenre­ gelschleife bereits synchronisiert ist, akkumuliert der Phasenin­ tegrator Inkremente bis zu einem ganzzahligen Wert von 910 bzw. 1135. Zusätzlich erfordert die Zwischenpixel-Auflösung des Abtast­ ratenumsetzers 32 (Fig. 2), welche gemäß einer bevorzugten Ausfüh­ rungsform der Erfindung 1/32 (5 Bit) ist, eine nicht-ganzzahlige Ausgabe des Phasenintegrators. Die Phasenintegratorschaltung benö­ tigt bei der gezeigten Ausführungsform der Erfindung eine Gesamt­ auflösung (Genauigkeit) von 29 Bit, wobei 12 Bit für die ganzzah­ ligen und 17 Bit für die nicht-ganzzahligen Integratorausgangswer­ te erforderlich sind.

Wie in Fig. 12 gezeigt, setzt das vom Grob-Sync-Detektor ausgege­ bene Sync-Trigger-Signal die ganzzahligen Bits des Akkumulators zurück. Die nicht-ganzzahligen Bits bleiben davon unbetroffen.

Der Übertrag (Carry) des Phasenintegrators, d. h. der Übertrag von den nicht-ganzzahligen zu den ganzzahligen Anteilen, bestimmt ei­ nen Zeitpunkt, zu dem ein bestimmter Abtastwert für eine Abtast­ frequenz von 4 · f_SC vom Eingangs-Abtastratenumsetzer zu berechnen ist. Der nicht-ganzzahlige Anteil des Ausgangssignals des Phase­ nintegrators spezifiziert dabei die Zwischenpixel-Entfernung des "virtuellen" Abtastwertes von einem tatsächlichen Abtastwert als Bruchteile der Host-Taktfrequenz.

Der Abtastratenumsetzer erfordert jedoch einen Steuerungs-Ein­ gangswert bezogen auf die Ausgangs-Abtastrate (4 · f_SC). Da das Phaseninkrement die Beziehung von der Host-Taktfrequenz zu 4 · f_SC angibt, ist eine Division des nicht-ganzzahligen Anteils des Aus­ gangswertes des Phasenintegrators durch den Wert des Phaseninkre­ mentes erforderlich. Diese Division wird vom Teiler 67 durchge­ führt. Die Genauigkeit dieser Division muß dem Abtastratenumsetzer ermöglichen, Zwischen-Pixel-Inkremente von 1/32 (5 Bit) zu erzeu­ gen. Um ein Ausgangssignal mit einer Genauigkeit von 5 Bit zu bil­ den, muß die Eingangsgenauigkeit des Teilers 7 Bit für den Zähler und 8 Bit für den Nenner sein.

Der Eingangs-Abtastratenumsetzer 32 kann ein im Stand der Technik bekannter Abtastratenumsetzer sein. Ein besonders einfacher und vorteilhafter Abtastratenumsetzer, welcher für digitale Multinorm- Videodekoder geeignet ist, ist in der parallelen Anmeldung dersel­ ben Anmelderin vom selben Anmeldetag mit dem Titel "Abtastraten­ umsetzer und Verfahren zur Abtastratenumsetzung" beschrieben, auf die hierin bezuggenommen wird. Ein solcher Abtastratenumsetzer führt eine gleichgewichtige Interpolation zwischen jeweils zwei benachbarten Abtastwerten durch, und unterwirft das dabei erhalte­ ne Interpolationsergebnis einer Amplitudenkorrektur. Daraufhin wird eine weitere gleichgewichtige Interpolation des korrigierten ersten Interpolationsergebnisses jeweils mit dessen Nachbarwerten durchgeführt, wobei diese benachbarte Abtastwerte oder benachbarte Interpolationsergebnisse sein können, und das dabei erhaltene In­ terpolationsergebnis wird wiederum einer Amplitudenkorrektor un­ terworfen. Die gleichgewichtige Interpolation wird dann so oft wiederholt, bis eine für die virtuelle Abtastfrequenz notwendige Soll-Auflösung erreicht ist, beispielsweise 1/32 der Host-Taktfre­ quenz. Das von der Phasenregelschleife ausgegebene Steuersignal für den Abtastratenumsetzer bestimmt dann die Richtung und die Größe eines Offsets für jeweils einen virtuellen Abtastwert rela­ tiv zu einem tatsächlichen Abtastwert.

Am Ausgang des erfindungsgemäßen digitalen Multinorm-Dekoders kann wiederum ein von einer Line & Burst PLL gesteuerter Abtastraten­ umsetzer gemäß der Erfindung vorgesehen sein, wenn das dekodierte Videosignal bei einer anderen Taktfrequenz als 4 ·fsc weiterver­ arbeitet werden soll.

Es kann jedoch auch ein vereinfachter Ausgangs-Abtastratenumsetzer 41 vorgesehen sein, welcher von einer Zeilen-Phasenregelschleife 42 gesteuert wird (Fig. 2). In der Zeilen-Phasenregelschleife (Li­ ne PLL) sind entsprechende Teile der beschriebenen Line & Burst PLL, nämlich der Grob- und der Fein-Sync-Detektor wiederholt, wo­ bei diese Teile für die Line PLL kopiert, jedoch nicht direkt wie­ derverwendet werden können, weil sie ständig die Burst-Phasenre­ gelschleife überwachen müssen. Für die Ausgangs-Abtastratenumset­ zung kann eine einfache lineare Interpolation zwischen zwei be­ nachbarten Pixeln eingesetzt werden, weil nur Basisband-Signale Y, U und V und keine zusammengesetzten Videosignale (CVBS) verarbei­ tet werden müssen, welche mit der Farbträgerfrequenz Informationen mit hohem Spektralanteil enthalten, die nach der Demodulation als Gleichspannung auftritt. Die Anforderungen an die Linearität der frequenzabhängigen Verstärkungsfunktion des Abtastratenumsetzers sind daher wesentlich geringer.

Die in der vorstehenden Beschreibung, der Zeichnung und den An­ sprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Er­ findung in ihren verschiedenen Ausgestaltungen von Bedeutung sein.

Claims (14)

1. Digitaler Multinorm-Dekoder für zusammengesetzte Videosigna­ le, mit
einem Abtastratenumsetzer (32), welcher die mit einer er­ sten vorgegebenen Taktfrequenz digitalisierten Abtastwerte des Videosignals in Videosignal-Abtastwerte einer zweiten virtuellen Abtastfrequenz umsetzt,
einer Phasenregelschleife (33) zur Ansteuerung des Abta­ stratenumsetzers, welche einen Sync-Detektor aufweist, um den Zeilensynchronimpuls zu erfassen und die virtuelle Abtastfre­ quenz auf ein ganzzahliges Vielfaches der Zeilenfrequenz des Videosignales einzustellen, und einen Burst-Detektor auf­ weist, um die virtuelle Abtastfrequenz synchron zur Phase des Farbhilfsträgersignales des Videosignales einzustellen, und
einer Dekodierer-Demodulator-Vorrichtung (34-40) zur Rückgewinnung der Luminanz- und Chrominanz-Signalbestandteile aus den Videosignal-Abtastwerten der virtuellen Abtastfre­ quenz.

2. Dekoder nach Anspruch 1, dadurch gekennzeichnet, daß der Sync-Detektor einen Grob-Sync-Detektor (60) und einen Fein-Sync-Detektor (61) umfaßt, wobei
der Grob-Sync-Detektor (60) den Zeilen-Synchronimpuls des Videosignals erfaßt, um die virtuelle Abtastfrequenz auf ein ganzzahliges Vielfaches der Zeilenfrequenz des Videosignals einzustellen (Grobphasenregelung), und
der Fein-Sync-Detektor (61) eine Flanke des Zeilen-Syn­ chronimpulses erfaßt, um die Phase der virtuellen Ab­ tastfrequenz synchron zur Zeilenfrequenz einzustellen (Fein­ phasenregelung), und
der Burst-Detektor (62) die Phase des während des Burst­ impulses aktiven Farbhilfsträgersignales erfaßt, um die Phase der virtuellen Abtastfrequenz synchron zur Phase der Farb­ hilfsträgerfrequenz einzustellen (Lock-in).

3. Dekoder nach einem der vorangehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Phasenregelschleife (33) eine Schwell­ wert/Hysterese-Vorrichtung (64) aufweist, welche entweder den Grob-Sync-Detektor (60) oder den Fein-Sync-Detektor (61) oder den Burst-Detektor (62) aktiviert, wobei sie für den Übergang von der Grobphasenregelung zur Feinphasenregelung zum Lock-in andere Schaltpegel vorgibt als für den Übergang in umgekehr­ ter Richtung.

4. Dekoder nach einem der vorangehenden Ansprüche, dadurch ge­ kennzeichnet, daß die vorgegebene Taktfrequenz die Arbeits­ taktfrequenz eines Host-Systems für den Detektor ist.

5. Dekoder nach einem der vorangehenden Ansprüche, dadurch ge­ kennzeichnet, daß die virtuelle Abtastfrequenz das Vierfache der Farbhilfsträgerfrequenz beträgt.

6. Dekoder nach Anspruch 5, gekennzeichnet durch eine Farbver­ stärkungs-Kontrollvorrichtung (37), welche die Farbinforma­ tion des Burstimpulses auswertet und ein Signal (coki) er­ zeugt, das angibt, ob die virtuelle Abtastfrequenz das ge­ wünschte Verhältnis zur Farbhilfsträgerfrequenz aufweist.

7. Verfahren zum Dekodieren von zusammengesetzten Videosignalen, bei dem
mit einer ersten vorgegebenen Taktfrequenz digitalisierte Abtastwerte des Videosignals in Videosignal-Abtastwerte bei einer zweiten virtuellen Abtastfrequenz umsetzt werden, indem
die zeitliche Lage des Zeilen-Synchronimpulses ermittelt wird und die virtuelle Abtastfrequenz phasenstarr als ein ganzzahliges Vielfaches der Zeilenfrequenz erzeugt wird (Grob­ phasenregelung),
die Phase des während des Burstimpulses aktiven Farbhilfs­ trägersignales ermittelt wird und die Phase der virtuellen Ab­ tastfrequenz synchron zur Phase des Farbhilfsträgersignales eingestellt wird (Lock-in),
die Abtastwerte bei der virtuellen Abtastfrequenz durch Interpolation aus den Abtastwerten bei der ersten vorgegebenen Taktfrequenz erzeugt werden, und
aus den Videosignal-Abtastwerten bei der virtuellen Abtast­ frequenz die Luminanz- und Chrominanz-Signalbestandteile des Videosignals zurückgewonnen werden.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach der Grobphasenregelung und vor der Synchronisierung der virtuellen Abtastfrequenz zur Phase des Farbhilfsträgersignals eine Flanke des Zeilen-Synchronimpulses erfaßt und die Phase der virtuellen Abtastfrequenz synchron zur Zeilenfrequenz ein­ gestellt wird (Feinphasenregelung).

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Feinphasenregelung erst aktiviert wird, wenn die Grobpha­ senregelung abgeschlossen ist, und der Lock-in erst aktiviert wird, wenn die Feinphasenregelung abgeschlossen ist.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß für den Übergang von der Grobphasenregelung zur Feinphasenregelung zum Lock-in andere Schaltpegel vorgesehen werden als für den Über­ gang in umgekehrter Richtung.

11. Verfahren nach einem der vorangehenden Ansprüche 7 bis 10, da­ durch gekennzeichnet, daß die erste vorgegebene Taktfrequenz die Arbeitstaktfrequenz eines Host-Systems für den Detektor ist.

12. Verfahren nach einem der Ansprüche 7 bis 11, dadurch gekenn­ zeichnet, daß die virtuelle Abtastfrequenz als ganzzahliges Vielfaches der Zeilenfrequenz eingestellt wird, das dem Vier­ fachen der zu erwartenden Farbhilfsträgerfrequenz entspricht.

13. Verfahren nach einem der vorangehenden Ansprüche 7 bis 12, dadurch gekennzeichnet, daß die Farbinformation des Burstim­ pulses ausgewertet wird und und abhängig von dem Ergebnis der Auswertung bestimmt wird, ob die virtuelle Abtastfrequenz im richtigen Verhältnis zum Farbhilfsträgersignal erzeugt wurde.

12. Verfahren nach einem der vorangehenden Ansprüche 7 bis 13, dadurch gekennzeichnet, daß die virtuelle Abtastfrequenz als Y, das 910-fache oder das 1135-fache der Zeilenfrequenz des Vi­ deosignales eingestellt wird.