DE60006797T2

DE60006797T2 - Anordnung und verfahren zur ausführung einer zeitschlitzsyncronisation in einem breitband-cdma system in anwesenheit bedeutender anfangsfrequenzfehler

Info

Publication number: DE60006797T2
Application number: DE60006797T
Authority: DE
Inventors: Eric Yi-Pin Wang
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1999-04-19
Filing date: 2000-03-28
Publication date: 2004-09-30
Anticipated expiration: 2020-03-29
Also published as: IL146036A0; HK1046072B; CN1347596A; DE60006797D1; EP1173933B1; JP2002542709A; ATE255299T1; MY119703A; CN1210877C; WO2000064066A1; TR200103034T2; EP1173933A1; US6404758B1; IL146036A; HK1046072A1; AU4037400A

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich auf den Synchronisationsprozess in einem Breitband-CDMA-System, und insbesondere auf die Erzielung einer Schlitzsynchronisation in einem Breitband-CDMA-System bei Vorliegen von großen anfänglichen Frequenzfehlern, unter Verwendung eines angepassten Filters mit einem reduzierten Kohärenzfenster und einem zirkularen gleitenden Integrators.
Hintergrund der Erfindung
In einem zellularen Kommunikationssystem, das Breitband-CDMA-Protokolle (W-CDMA) verwendet, wird ein erster Suchkode (FSC, von englisch: First Search Code) von einer Länge von 256 Chips in jedem Zeitschlitz übertragen. Durch Synchronisation mit dem FSC des empfangenen Signals kann eine Mobilstation die Zeitschlitzgrenze der Abwärtsstreckensignale identifizieren. Typischerweise wird ein FSC-angepasstes Filter verwendet, um mit dem FSC zu synchronisieren. Die FSC-Synchronisation geschieht durch Identifizieren der Spitzen des Ausgangssignals des FSC-angepassten Filters. Da jedoch die Genauigkeit eines in einer Mobilstation verwendeten Oszillators typischerweise im Bereich von 2.5 bis 15 ppm liegt, muss die FSC-Synchronisierung beim Vorliegen von großen Frequenzfehlern oft durchgeführt werden.
Die Arbeitsannahme für die Oszillatorgenauigkeit ist 10 ppm. Da die Betriebsfrequenz für gegenwärtige W-CDMA-Systeme, z. B. für das IMT-2000 System, 1.9–2.0 GHz beträgt, führt die Verwendung eines Oszillators mit 10 ppm zu anfänglichen Frequenzfehlern von bis zu 20 KHz. Da ein FSC-Symbol eine Dauer von 0.0625 Millisekunden hat, bewirkt ein Frequenzfehler von 20 KHz eine Phasenrotation pro periodischem Kanalsymbol von bis zu 450°, wodurch die Leistungsfähigkeit des FSC-angepassten Filters stark verschlechtert wird. Gegenwärtige angepasste Filter sind in der Lage Frequenzfehler von bis 5 KHz zu tolerieren, bevor die Phasenrotation pro Chip aufgrund des Frequenzfehlers die Leistungsfähigkeit des angepassten Filters verschlechtert. Somit muss eine Mobilstation hypothetische Oszillatorfrequenzfehler annehmen und ihre Oszillatorfrequenz gemäß jeder Hypothese einstellen, so dass der tatsächliche Frequenzfehler für die beste Hypothese weniger als 5 KHz beträgt. Dies erfordert, dass die Mobilstation bis zu 4 Frequenzfehler-Hypothesen macht, bevor die Schlitzgrenze gefunden wird, wobei jede Frequenzhypothese durch die Prüfung des CRC-Kodes verifiziert wird, wodurch der Energieverbrauch und die Synchronisationszeit stark vergrößert werden.
Da der gleiche FSC von allen Zellen und Sektoren verwendet wird, und an der gleichen Position jedes Zeitschlitzes auftritt, wird der FSC verwendet, um den Ort von Schlitzgrenzen zu finden. Ein Akkumulator akkumuliert das Ausgangssignal des FCS-angepassten Filter über eine spezifizierte Anzahl von Zeitschlitzen, wodurch Rauschen im empfangenen Signal überwunden wird, da die FSC-bedingten Energiespitzen schneller akkumulieren als die rauschbedingten Energiespitzen. Aufgrund der Ungenauigkeit des Oszillators und von Mehrwege-Interferenz ändert sich jedoch die Position, an welcher die Spitzen auftreten allmählich, was dazu führt, dass die vom Akkumulator akkumulierten Spitzen über mehrere Zeitindices verteilt werden.
Zusätzlich könnte Rauschen im empfangenen Signal zu Energiespitzen im Ausgangssignal des FSC-angepassten Filters führen, die größer sind als die FSC-bedingten, selbst nach der Akkumulation. Dies erhöht die Wahrscheinlichkeit, dass der falsche Zeitindex zur nächsten Synchronisationsstufe geschickt wird, was zu einer Fehlidentifikation der Zeitschlitzgrenze führt.
Die europäische Patentanmeldung EP-A-0 901 235 offenbart ein angepasstes Filter, das für die Entstreuung verwendet wird, durchgeführt durch eine Korrelationserfassung = durch digitale Verarbeitung mittels einer gleitenden Korreliereinrichtung und eines angepassten Filters. J. G. Proakis, "Digital Communications", McGraw Hill, 1995, Seiten 798–799 beschreibt RAKE Demodulatoren, die in einem Empfänger eines digitalen Kommunikationssystems für die Digitalsignalisierung über einen Kanal mit langsamem Fading verwendet werden. Eine Konfiguration mit angepasstem Filter für die Binärsignalisierung über einen zeitlich variierenden, frequenzselektiven Kanal mit langsamem Fading wird beschrieben. Proakis offenbart die Verwendung von Kreuzkorrelation, Summierung und Integration des empfangenen Signals in Ausführungen von Demodulatoren. In diesen Demodularausführungen wird keine angepasste Filterung durchgeführt.
Die Erfindung richtet sich auf die Überwindung von einem oder mehr der oben beschriebenen Probleme, auf eine neue und einfache Weise.
Zusammenfassung der Erfindung
In Übereinstimmung mit der Erfindung verwendet ein Empfänger ein erstes FSC-angepasstes Filter mit einem reduzierten Kohärenzfester, um eine durch einen Oszillatorfehler verursachte Phasenrotation eines empfangenen Signals zu verringern. Zusätzlich verwendet der Empfänger einen zirkularen gleitenden Integrator, um Energie zu kombinieren, die während des Akkumulationsprozesses als Ergebnis des Oszillatorfehlers und Mehrwege-Interferenz verteilt wurde. Ferner bestimmt ein Sortierer eine vorbestimmte Anzahl von größten Energiespitzen aus einem Ausgangssignal des zirkularen gleitenden Integrators wobei jene Energiespitzen eliminiert werden, die sich aus dem zirkularen gleitenden Integrator ergeben, wodurch die Wahrscheinlichkeit vergrößert wird, dass eine Zeitindex an eine nächste Stufe des Synchronisationsprozesses geschickt wird, der eine Zeitschlitzgrenze darstellt.
Allgemein wird hier ein Empfänger offenbart, um die Schlitzsynchronisation in einem W-CDMA-Kommunikationssystem (Kommunikationssystem mit Breitband-Kodeaufteilungs-Mehrfachzugriff) zu verbessern, durch Überwindung von Oszillatorfehlern und Mehrwege-Interferenz, wobei der Empfänger ein angepasstes Filter hat, um ein Signal zu empfangen, das einen FSC enthält, wobei das angepasste Filter ein reduziertes Kohärenzfenster verwendet, um die Verschlechterung eines Symbols aufgrund einer Trägerphasenrotation, die sich aus dem Oszillatorfehler ergibt, zu verringern. Der Empfänger enthält ferner einen, Akkumulator, der mit dem angepassten Filter verbunden ist, um ein Ausgangssignal des angepassten Filters über ein Akkumulationsfenster von Zeitschlitzen zu akkumulieren. Ein zirkularer gleitender Integrator ist mit dem Akkumulator gekoppelt, um die verteilte Energie aus einem Ausgangssignal des Akkumulators über ein Integrationsfenster zu kombinieren. Zusätzlich ist ein Sortierer mit dem zirkularen gleitenden Integrator verbunden, um eine spezifizierte Anzahl von Kandidaten-Zeitindices für eine Zeitschlitzgrenze zu bestimmen, unter Verwendung eines Ausgangssignals des zirkularen gleitenden Integrators.
Es ist ein Merkmal der Erfindung, dass das angepasste Filter ein FSC-angepasstes Filter ist.
Es ist ein weiteres Merkmal der Erfindung, dass die Größe des Kohärenzfensters bestimmt wird unter Verwendung einer gewünschten Phasenrotation innerhalb des Kohärenzfensters, einer Chip-Dauer und eines tatsächlichen Oszillator-bedingten Frequenzfehlers.
Es ist ein weiteres Merkmal der Erfindung, dass das angepasste Filter ein Schieberegister mit einer Anzahl von Elementen enthält, die geringer ist als die Zahl von Chips, welche das Symbol bilden, um einen Teil des empfangenen Signals zu halten. Das angepasste Filter enthält ferner eine Multiplikations-Integrations-Verarbeitungsschaltung, die mit dem Schieberegister verbunden ist, um den Abschnitt des empfangenen Signals im Schieberegister mit einem Abschnitt des FSC zu multiplizieren, und die Produkte zu integrieren. Ferner enthält das angepasste Filter eine Phaseneliminierungsschaltung, die mit der Multiplikations-Integrations-Verarbeitungsschaltung verbunden ist, um Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat zu entfernen.
Es ist ein weiteres Merkmal der Erfindung, dass der zirkulare gleitende Integrator ein erster Integrator ist, und der Empfänger ein Schieberegister enthält, das eine Anzahl von Elementen gleich einer Zahl von Chips hat, die das Symbol umfassen, um das empfangene Signal zu empfangen. Der Empfänger enthält ferner einen mit dem Schieberegister gekoppelten Puffer zum Empfangen eines Abschnitts des empfangenen Signals aus dem Schieberegister, eine Multiplikations-Integrations-Verarbeitungsschaltung, die mit dem Puffer gekoppelt ist, um den Abschnitt des empfangenen Signals im Puffer mit einem Abschnitt des FSC zu multiplizieren, und die Produkte zu integrieren. Der Empfänger enthält ferner eine Phaseneliminierungsschaltung, die mit der Multiplikations-Integrations-Verarbeitungsschaltung gekoppelt ist, um Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat zu entfernen, eine Speichervorrichtung, die mit der Phaseneliminierungsschaltung verbunden ist, um ein von der Phaseneliminierungsschaltung erzeugtes Resultat zu speichern, und einen zweiten Integrator, der mit der Speichervorrichtung gekoppelt ist, um die gespeicherten Resultate zu integrieren.
Es ist ein weiteres Merkmal der Erfindung, dass die Größe des Akkumulationsfensters unter Verwendung eines Signal/Rausch-Verhältnisses bestimmt wird.
Es ist ein weiteres Merkmal der Erfindung, dass die Größe des Integrationsfensters unter Verwendung des Oszillatorfehlers, einer Chip-Dauer und der Größe des Akkumulationsfensters bestimmt wird.
In Übereinstimmung mit einem weiteren Aspekt der Erfindung wird ein Empfänger offenbart, um die anfängliche Schlitzsynchronisation in einem W-CDMA-Kommunikationssystem durch Überwindung eines Oszillatorfehlers zu verbessern. Der Empfänger enthält ein angepasstes Filter zum Empfangen eines Signals, das einen FSC enthält, wobei das angepasste Filter ein reduziertes Kohärenzfenster verwendet, um die Verschlechterung eines Symbols, die durch eine von einem Oszillatorfehler verursachte Trägerphasenrotation bedingt wird, zu verringern. Ein Akkumulator ist mit dem angepassten Filter gekoppelt, um ein Ausgangssignal des angepassten Filter über eine Akkumulation von Zeitschlitzen zu akkumulieren, und ein Integrator ist mit dem Akkumulator gekoppelt, um verteilte Energie aus einem Ausgangssignal des Akkumulators über ein Integrationsfenster zu kombinieren.
Es ist ein Merkmal der Erfindung, dass das angepasste Filter ein FSC-angepasstes Filter ist.
Es ist ein Merkmal der Erfindung, dass die Größe des Kohärenzfensters unter Verwendung einer gewünschten Phasenrotation innerhalb des Kohärenzfensters, einer Chip-Dauer und eines tatsächlichen Oszillator-bedingten Frequenzfehlers bestimmt wird.
Es ist ein weiteres Merkmal der Erfindung, dass das angepasste Filter ein Schieberegister enthält, mit einer Anzahl von Elementen, die geringer ist als die Anzahl von Chips, die das Symbol bilden, zum Halten eines Teils des empfangenen Symbols. Eine Multiplikations-Integrations-Verarbeitungsschaltung ist mit dem Schieberegister verbunden, um einen Abschnitt des empfangenen Signals im Schieberegister mit einem Abschnitt des FSC zu multiplizieren, und die Produkte zu integrieren. Eine Phaseneliminierungsschaltung ist mit der Multiplikations-Integrations-Verarbeitungsschaltung verbunden, um Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat zu entfernen.
Es ist ein weiteres Merkmal der Erfindung, dass der zirkulare gleitende Integrator ein erster Integrator ist, und der Empfänger ein Schieberegister enthält mit einer Anzahl von Elementen gleich einer Anzahl von Chips, die das Symbol umfassen, um das empfangene Signal zu empfangen. Der Empfänger enthält ferner einen mit dem Schieberegister gekoppelten Puffer, um einen Abschnitt des empfangenen Signals aus dem Schieberegister zu empfangen, eine Multiplikations-Integrations-Verarbeitungsschaltung, die mit dem Puffer verbunden ist, um den Abschnitt des empfangenen Signals in dem Puffer mit einem Abschnitt des FSC zu multiplizieren, und die Produkte zu integrieren. Der Empfänger enthält ferner eine Phaseneliminierungsschaltung, die mit der Multiplikations-Integrations-Verarbeitungsschaltung gekoppelt ist, um Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat zu entfernen, eine Speichervorrichtung, die mit der Phaseneliminierungsschaltung verbunden ist, um ein von der Phaseneliminierungsschaltung erzeugtes Resultat zu speichern, und einen zweiten Integrator, der mit der Speichervorrichtung verbunden ist, um die gespeicherten Resultate zu integrieren.
Es ist ein weiteres Merkmal der Erfindung, dass der Empfänger einen Sortierer enthält, der mit dem Integrator verbunden ist, um eine spezifizierte Anzahl von Kandidaten-Zeitindices für eine Zeitschlitzgrenze zu bestimmen, unter Verwendung eines Ausgangssignals des Integrators.
In einer weiteren Ausführung der Erfindung enthält ein Empfänger zur Verbesserung der anfänglichen Schlitzsynchronisation in einem W-CDMA-Kommunikationssystem durch Überwindung eines Oszillatorfehlers ein angepasstes Filter, das ein einen FSC enthaltendes Signal empfängt, wobei das angepasste Filter die Verschlechterung eines Symbols aufgrund einer Oszillatorfehler-bedingten Trägerphasenrotation verringert. Ein Akkumulator ist mit dem angepassten Filter verbunden, wobei der Akkumulator eine vorbestimmte Zahl von Speicherorten zum Akkumulieren einer Ausgabe des angepassten Filters über ein Akkumulationsfenster von Zeitschlitzen enthält. Ein Integrator ist mit dem Akkumulator gekoppelt, um verteilte Energie aus einem Ausgangssignal des Akkumulators über ein Integrationsfenster zu kombinieren.
Es ist ein Merkmal der Erfindung, dass die Größe des Integrationsfensters unter Verwendung eines Oszillatorfehlers und der Größe des Akkumulationsfensters bestimmt wird.
Es ist ein weiteres Merkmal der Erfindung, dass die vorbestimmte Zahl von Speicherorten der Zahl von Chips pro Schlitz gleicht, und der Integrator ein gleitender Integrator ist, wobei das Integrationsfenster sich über die vorbestimmte Zahl von Speicherorten bewegt. Der gleitende Integrator kann ein zirkularer gleitender Integrator sein, wobei wenn sich das Integrationsfenster über einen letzten Speicherort hinaus erstreckt, sich das Integrationsfenster auf einen ersten Speicherort erstreckt, wodurch zirkular gearbeitet wird.
Es ist ein weiteres Merkmal der Erfindung, dass ein Sortierer mit dem Integrator gekoppelt ist, um eine spezifizierte Zahl von Kandidaten-Zeitindices für eine Zeitschlitzgrenze zu bestimmen, unter Verwendung eines Ausgangssignals des Integrators.
Allgemein gesagt wird hier ein Verfahren zur Verbesserung der Schlitzsynchronisation in einem W-CDMA-Kommunikationssignal offenbart, durch Überwindung von Oszillatorfehlern und Mehrwege-Interferenzen. Das Verfahren umfasst das Empfangen eines Signals, das einen FSC enthält. Das empfangene Signal wird unter Verwendung eines angepassten Filters gefiltert, das ein reduziertes Kohärenzfenster hat. Das gefilterte Signal wird über ein Akkumulatorfenster von Zeitschlitzen akkumuliert, um Rauschen in dem gefilterten Signal zu überwinden, und das akkumulierte Signal wird über ein Integrationsfenster integriert, um in dem akkumulierten Signal verteilte Energie zu kombinieren.
Es ist ein Merkmal der Erfindung, dass die Filterung des empfangenen Signals die Filterung des empfangenen Signals unter Verwendung eines FSC-angepassten Filters enthält.
Es ist ein weiteres Merkmal der Erfindung, dass die Filterung des empfangenen Signals die Verschiebung eines Abschnitts des empfangenen Signals in ein Schieberegister enthält, das Multiplizieren eines Abschnitts des empfangenen Signals mit einem Abschnitt des FSC, das Integrieren der Produkte unter Verwendung einer Multiplikations-Integrations-Verarbeitungsschaltung, und das Entfernen von Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat unter Verwendung einer Phaseneliminierungsschaltung. Es ist ein weiteres Merkmal der Erfindung, dass der Schritt des Filterns des empfangenen Signals das Schieben des empfangenen Signals in ein Schieberegister enthält, das Puffern eines Abschnitts des empfangenen Signals aus dem Schieberegister, und das Multiplizieren des Abschnitts des empfangenen Signals mit einem Abschnitt des FSC, und des Integrierens der Produkte unter Verwendung einer Multiplikations-Integrations-Verarbeitungsschaltung. Der Schritt des Filterns enthält ferner das Entfernen von Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat, unter Verwendung einer Phaseneliminierungsschaltung, das Speichern des Resultats der Phaseneliminierungsschaltung, und das Integrieren der gespeicherten Resultate.
Es ist ein weiteres Merkmal der Erfindung, dass das Akkumulieren des gefilterten Signals die Bestimmung eines Signal/Rausch-Verhältnisses für das empfangene Signal enthält.
In einem weiteren Aspekt der Erfindung enthält das Integrieren des akkumulierten Signals ferner das Bewegen des Integrationsfensters über Speicherorte, die das akkumulierte Signal speichern. Zusätzlich kann das Bewegen des Integrationsfensters das Erstrecken des Integrationsfensters auf einen ersten Speicherort für das akkumulierte Signal enthalten, wenn sich das Integrationsfenster über einen letzten Speicherort für das akkumulierte Signal hinaus erstreckt.
In einem weiteren Aspekt der Erfindung wird eine spezifizierte Zahl von Kandidaten-Zeitindices für eine Zeitschlitzgrenze bestimmt, unter Verwendung des integrierten Signals.
In einem weiteren Aspekt der Erfindung enthält das Bestimmen der spezifizierten Zahl von Kandidaten-Zeitindices ferner das Bestimmen eines ersten Kandidaten-Zeitindex für einen größten Integratorausgangswert, das Ausnullen von benachbarten Zeitindexwerten des ersten Kandidaten-Zeitindex, das Bestimmen eines zusätzlichen Kandidaten-Zeitindex für einen nächstgrößten Integratorausgangswert, und das Ausnullen der benachbarten Zeitindexwerte des zusätzlichen Kandidaten-Zeitindex. Das Bestimmen von zusätzlichen Kandidaten-Zeitindices für die nächstgrößten Integratorausgangswerte und das Ausnullen der benachbarten Zeitindices wird wiederholt, bis die spezifizierte Zahl von Kandidaten-Zeitindices erreicht ist.
In einem weiteren Merkmal der Erfindung wird die spezifizierte Zahl von bestimmten Kandidaten-Zeitindices einer Synchronisationseinrichtung zweiter Stufe mitgeteilt.
Kurze Beschreibung der Zeichnungen
1 veranschaulicht das Übertragungsformat für den ersten periodischen Kanal eines zellularen Breitband-CDMA-Kommunikationssystems;
2 ist ein funktionelles Blockdiagramm eines erfindungsgemäßen Empfängers;
3a ist ein funktionelles Blockdiagramm eines FSC-angepassten Filters gemäß einer Ausführung der Erfindung;
3b ist ein funktionelles Blockdiagramm der Realkomponentenschaltung des FSC-angepassten Filters gemäß einer Ausführung der Erfindung;
4 veranschaulicht das Ausgangssignal aus dem FSC-angepassten Filter der 3a für ausgewählte Zeitschlitze, gemäß einer Ausführung der Erfindung;
5 zeigt das Akkumulatorausgangssignal; und
6 zeigt das Ausgangssignal des zirkularen gleitenden Integrators gemäß einer Ausführung der Erfindung.
Ausführliche Beschreibung der Erfindung
Wenn eine Zellularstation in der Lage ist ein FSC-angepasstes Filter mit einem reduzierten Kohärenzfenster zu verwenden, wird die Verschlechterung eines Symbols aufgrund der Oszillatorfehler-bedingten Phasenrotation verringert, wodurch die Leistungsfähigkeit des angepassten Filters vergrößert wird. Zusätzlich, nachdem die Akkumulation durchgeführt wurde, kombiniert ein zirkularer gleitender Integrator aufgrund von Oszillatorfehlern und Mehrwege-Interferenz verteilte Signalenergie, was eine definitivere Bestimmung des Zeitschlitzgrenzorts erlaubt. Ferner vergrößert die Hinzufügung eines Sortierers, der in der Lage ist, die Zeitindices einer vorbestimmten Anzahl von größten Energiespitzen des Ausgangssignals des zirkularen gleitenden Integrators zu bestimmen, während die durch Oszillatorfehler bedingte Energiespitzen eliminiert werden, die Wahrscheinlichkeit, dass der Zeitindex, welcher die Zeitschlitzgrenze darstellt, an die nächste Stufe des Synchronisationsprozesses geschickt wird.
Die offenbarte Erfindung beschreibt ein System und Verfahren zur Filterung eines empfangenen Signals unter Verwendung eines FSC-angepassten Filters mit einem reduzierten Kohärenzfenster. Somit wird die Verschlechterung eines Symbols aufgrund von Phasenrotation, die sich aus dem Oszillatorfehler ergibt, verringert, wodurch die Leistungsfähigkeit des angepassten Filters vergrößert wird. Zusätzlich beschreibt die offenbarte Erfindung ein System und ein Verfahren zum Integrieren des akkumulierten Ausgangssignals aus dem FSC-angepassten Filter unter Verwendung eines zirkularen gleitenden Integrators. Ein solcher Integrator kombiniert die Signalenergie, die aufgrund von Oszillatorfehlern und Mehrwege-Interferenz aus dem Akkumulator verteilt wird, wodurch die Energiespitze zu dem Zeitindex, der die Zeitschlitzgrenze darstellt, vergrößert wird. Ferner beschreibt die offenbarte Erfindung ein System und Verfahren zum Sortieren des Ausgangssignals aus dem zirkularen gleitenden Integrator für eine vorbestimmte Zahl von Zeitindices, welche die größten Energiespitzen darstellen, wodurch die Wahrscheinlichkeit vergrößert wird, dass ein die Zeitschlitzgrenze darstellender Zeitindex an die nächste Stufe des Synchronisationsprozesses geschickt wird.
1 veranschaulicht das Übertragungsformat des ersten periodischen Kanals (Perch) eines Breitband-CDMA-Systems (W-CDMA). Ein Rahmen 50 ist abgebildet und stellt 16 Informations-Zeitschlitze dar. Jeder Zeitschlitz, zum Beispiel ein Zeitschlitz 55, enthält 10 Informationssymbole. Das letzte Symbol jedes Zeitschlitzes, z. B. ein Symbol 60, enthält den FSC. Der FSC ist ein bekanntes, vorbestimmtes Signalmuster, das in jeder Zelle und jedem Sektor eines W-CDMA-Systems verwendet wird, um es dem Empfänger zu gestatten, mit dem empfangenen Signal zu synchronisieren. Jedes Symbol besteht aus 256 Chips (nicht abgebildet).
2 veranschaulicht einen Empfänger 100 nach der Erfindung. Der Empfänger 100 enthält eine Antenne 110 zum Empfangen von Funksignalen aus einer zellularen Station. Die Antenne 110 ist mit einer HF-Schaltung 115 verbunden. Die HF-Schaltung 115 ist mit einem FSC-angepassten Filter 130 verbunden, welches mit einem Akkumulator 140 verbunden ist. Der Akkumulator 140 ist mit einem Integrator 150 verbunden. Der Integrator 150 ist ferner mit einem Sortierer 160 verbunden. Kandidaten-Zeitindices für die Zeitschlitzgrenze, die vom Sortierer 160 bestimmt werden, werden an die zweite Stufe des Synchronisationsprozesses (nicht abgebildet) weitergegeben.
Während des Betriebs wird ein durch eine Wellenlinie 105 dargestelltes Signal von der Antenne 110 empfangen. Die HF-Schaltung 115 filtert das Signal 105 und verwandelt das empfangene Hochfrequenzsignal in ein Basisbandsignal, welches aus einem In-Phasen-Signal (I) und einem Quadratur-Phasen-Signal (Q) besteht. Das FSC-angepasste Filter 130 mit einem reduzierten Kohärenzfenster filtert das Signal weiter durch Anpassen des Signals an den FSC, wobei das Ausgangssignal des angepassten Filters 130 am größten ist, wenn der Abschnitt des empfangenen Signals, der verarbeitet wird, der FSC ist. Das Kohärenzfenster wird als reduziertes Kohärenzfenster angesehen, da die Zahl von Chips, die auf einmal vom FSC-angepassten Filter verarbeitet werden, geringer ist als die Zahl von Chips pro Symbol. Das Verwenden des reduzierten Kohärenzfensters reduziert die Verschlechterung eines Symbols aufgrund der durch den Oszillatorfehler bedingten Trägerphasenrotation, wodurch ein extremer Signalenergieverlust am Ausgang des FSC-angepassten Filters 130 verhindert wird. Die Zusammensetzung und der Betrieb des angepassten Filters 130 wird ausführlicher unter Bezugnahme auf die 3a und 3b beschrieben.
Der Akkumulator 140 akkumuliert dann das Ausgangssignal aus dem FSC-angepassten Filter 130 über ein Akkumulationsfenster. Die Größe des Akkumulationsfensters wird aus dem Signal/Rausch-Verhältnis (SNR) des empfangenen Signals bestimmt, und reicht im allgemeinen von 64–80 Zeitschlitzen. Der Akkumulator 140 enthält ein Akkumulationsregister mit 2560 Elementen, wobei jedes Element einen Chip, oder Zeitindex, des empfangenen Signals darstellt. Als Ganzes stellen 2560 Zeitindices einen Informationszeitschlitz dar. Da das Ausgangssignal aus dem FSC-angepassten Filter 130 größer ist, wenn der FSC-Abschnitt des Signals gefiltert wird als wenn andere Abschnitte des Signals gefiltert werden, wird. der Zeitindex, der den FSC oder die Zeitschlitzgrenze im Akkumulator 140 darstellt, schneller zunehmen als die Zeitindices, welche andere Abschnitte des Signals darstellen. Aufgrund von Mehrwege-Interferenz und Oszillatorfehlern (die Differenz der Oszillatorbetriebsfrequenz zwischen der sendenden und empfangenden Station), wird jedoch das Ausgangssignal des FSC-angepassten Filters über mehr als einen Zeitindex verteilt. Hinsichtlich der Mehrwege-Interferenz werden verschiedene Pfade des gleichen übertragenen Signals vom Empfänger mit geringfügig verschobenen Zeitintervallen empfangen, was zu einer verteilten Signalenergie am Ausgang des angepassten Filters führt. Was den Oszillatorfehler angeht, wird das Signal bei einer geringfügig anderen Frequenz übertragen als der Empfängerbetriebsfrequenz, was zu einer kontinuierlichen, allmählichen Verschiebung der Signalenergie beim Ausgangssignal des FSC-angepassten Filters über einen oder mehr Zeitindices führt.
Das Ausgangssignal des Akkumulators 140 wird dann an den zirkularen gleitenden Integrator 140 weitergegeben, wobei die verteilte Energie aus dem Ausgangssignal des FSC-angepassten Filters 130 kombiniert wird, wodurch der Oszillatorfehler und die Mehrwege-Interferenz überwunden werden. Der zirkulare gleitende Integrator 150 integriert über ein Integrationsfenster, wobei das Integrationsfenster eine vorbestimmte Zahl von Zeitindices ist, berechnet unter Verwendung des Oszillatorfehlers, der Chip-Dauer und der Größe des Akkumulationsfensters. Das Integrationsfenster gleitet über das Akkumulatorausgangsregister in einzelnen Zeitindex-Inkrementen, wobei die Energie aus den Zeitindices innerhalb des Integrationsfensters integriert wird, und das Resultat in einer Speichervorrichtung im zirkularen gleitenden Intgegrator 150 gespeichert wird. Der Aufbau und der Betrieb des zirkularen gleitenden Integrators 150 werden unter Bezugnahme auf die 5 und 6 beschrieben.
Das Ausgangssignal des zirkularen gleitenden Integrators 150 wird vom Sortierer 160 empfangen, wobei eine vorbestimmte Zahl von Zeitindex-Kandidatenwerten für eine Zeitschlitzgrenze bestimmt wird. Die Zahl von Zeitindex-Kandidatenwerten, die verwendet werden soll, kann während der Systementwicklungsstufen experimentell bestimmt werden, beträgt aber im allgemeinen 2. Da Signalrauschen große Energiespitzen am Ausgang des FSC-angepassten Filters erzeugen kann, erhöht das Vorsehen von mehr als einem Zeitindexwert-Kandidat die Wahrscheinlichkeit, dass die wahre Zeitschlitzgrenze in der Liste von Zeitindices enthalten sein wird, die an die zweite Synchronisationsstufe geschickt wird.
3a veranschaulicht ein FSC-angepasstes Filter gemäß einer Ausführung der Erfindung. Das FSC-angepasste Filter 130 enthält eine Realkomponenten-Schaltung 210 zur Filterung der Realkomponente des empfangenen Signals, und eine Imaginärkomponenten-Schaltung 215 zur Filterung der Imaginärkomponente des empfangenen Signals, wobei jede mit einem Real- und Imaginärkomponenten-Addierer 220 verbunden ist. Da der Aufbau und die Funktionalität der Realkomponenten-Schaltung 210 und der Imaginärkomponenten-Schaltung 215 gleich sind, wird nur der Aufbau und die Funktionalität der Realkomponenten-Schaltung 210 diskutiert.
3b ist ein funktionelles Blockdiagramm der Realkomponenten-Schaltung des FSC-angepassten Filters 130 gemäß einer Ausführung der Erfindung. Die Realkomponenten-Schaltung 210 enthält ein erstes Schieberegister (SR) 225, mit einem Bit geringster Bedeutung bzw. Signifikanz (LSB), das mit einem Bit größter Bedeutung bzw. Signifikanz (MSB) eines zweiten SR 230 verbunden ist. Ein LSB des zweiten SR 230 ist mit einem MSB eines dritten SR 235 verbunden, und ein LSB des dritten SR 235 ist mit einem MSB eines vierten SR 240 verbunden. Jedes der Schieberegister 225, 230, 235 und 240 ist ein SR mit 64 Elementen, wobei jedes Element des SR einen einzelnen Chip des empfangenen Signalabtastwerts speichert. Somit speichern alle vier SRs 256 Chips, die das Äquivalent von einem Symbol des empfangenen Signals darstellen.
Das erste SR 225 ist ferner mit einer ersten Multiplikations-Integrations-Schaltung (MI) 245 verbunden. Die MI-Schaltung 245 enthält 64 Multiplizierer, zum Beispiel Multiplizierer 247, um ein Element des Schieberegisters 225 mit einem entsprechenden Element aus einem der 64 bedeutendsten Chips des FSC zu multiplizieren, dargestellt durch C₁₉₂–C₂₅₅. Zum Beispiel multipliziert der Multiplizierer 247 das MSB des SR 225 mit C₂₅₅. Nachdem jedes Element des Schieberegisters mit einem entsprechenden Chip aus dem FSC multipliziert ist, werden die Elemente dann in einem MI-Integrator 290 integriert. Der MI-Integrator 290 ist ferner mit Phaseneliminierungsschaltungen verbunden, die als erste Quadrierungsschaltung 265 gezeigt sind, um durch Quadrieren des vom MI-Integrator 290 erzeugten Resultats Phaseninformation zu entfernen. Die erste Quadrierungsschaltung 265 ist weiterhin mit einem Integrator 285 verbunden.
Das zweite SR 230 ist mit einer zweiten MI-Schaltung 250 verbunden, die auf die gleiche Weise arbeitet wie die erste MI-Schaltung 245, und ist mit einer zweiten Quadrierschaltung 270 verbunden, welche ihrerseits mit dem Integrator 285 verbunden ist. Ähnlich ist das dritte SR 235 mit einer dritten MI-Schaltung 255 verbunden, welche mit einer dritten Quadrierschaltung 275 verbunden, die ihrerseits mit dem Integrator 285 verbunden ist. Auf sehr ähnliche Weise ist das vierte SR 240 mit einer vierten MI-Schaltung 260 verbunden, welche mit einer vierten Quadrierschaltung 280 verbunden ist, die ihrerseits mit dem Integrator 285 verbunden ist. Der Integrator 285 integriert die von den Quadrierschaltungen 265, 270, 275 und 280 erzeugten Produkte. Der Integrator 285 ist mit dem Real- und Imaginärkomponentenaddierer 220 verbunden, welcher die von der Realkomponenten-Schaltung 210 und der Imaginärkomponenten-Schaltung 215 erzeugten Werte addiert, um ein Ausgangssignal aus dem angepassten Filter 130 zu erzeugen.
Im Betrieb wird ein neues Chip aus dem empfangenen Signal in das MSB des ersten SR 225 geschoben, wobei das LSB aus dem ersten SR 225 in das MSB des zweiten SR 230 geschoben wird. Das LSB des zweiten SR 230 wird dann in das MSB des dritten SR 235 geschoben, und das LSB des dritten SR 235 wird in das MSB des vierten SR 240 geschoben. Das LSB des vierten SR 240 wird verworfen.
Jedes Element des ersten SR 225 wird mit einem entsprechenden Chip aus den 64 bedeutendsten Chips, welche den FSC umfassen, multipliziert, wie oben beschrieben, wobei die Produkte in dem ersten MI-Integrator 290 integriert werden. Das Resultat aus dem ersten MI-Integrator 290 wird an die erste Quadrierschaltung 265 geschickt und quadriert. Auf ähnliche Weise arbeiten die zweite MI-Schaltung 250, die dritte MI-Schaltung 255 und die vierte MI-Schaltung 260 mit dem entsprechenden zweiten SR 230, dritten SR 235 bzw. vierten SR 240, außer dass die Multiplikationen, welche von den jeweiligen MI-Schaltungen durchgeführt werden, einen unterschiedlichen Abschnitt des FSC verwenden. Die Produkte aus den Quadrierschaltungen 265, 270, 275 und 280 werden dann im Integrator 285 integriert. Das Ergebnis des Integrators 285 wird an den Real- und Imaginärkomponentenaddierer 220 gegeben, wo es zum Resultat addiert wird, das von der Imaginärkomponentenschaltung 215 erzeugt wird, um das Ausgangssignal des angepassten Filters 130 für den durch den neuen Chip repräsentierten Zeitindex zu erzeugen. Der nächste Chip wird dann in das MSB des ersten SR 225 geschoben und der Prozess wiederholt sich. Die von den MI-Schaltungen 245, 250, 255 und 260 durchgeführten Operationen können parallel oder sequentiell durchgeführt werden. Im letzteren Fall wartet der Integrator 285 bis die Produkte aus den Quadrierschaltungen 265, 270, 275 und 280 empfangen sind, bevor die Summe erzeugt wird, welche an den Real- und Imaginärkomponentenaddierer 220 geschickt werden sollen.
Das Kohärenzfenster des FSC-angepassten Filters 130 wird als reduziertes Kohärenzfenster angesehen, da die Zahl von Chips, die auf einmal durch jede MI-Schaltung verarbeitet werden, kleiner ist als die Zahl von Chips pro Symbol. Die Phasenrotation ist kumulativ und erhöht sich mit der Zahl von Chips, die von einer MI-Schaltung auf einmal verarbeitet werden. Da von jeder MI-Schaltung nur 64 der 256 Chips auf einmal verarbeitet werden, wird die Trägerphasenrotation für jedes periodische Chipsymbol auf 112,5° reduziert, wodurch ein extremer Signalenergieverlust am Ausgang des FSC-angepassten Filters 130 verhindert wird. Ferner wird die Größe des Kohärenzfensters (N) aus der gewünschten Phasenrotation innerhalb des Kohärenzfensters (Φ), der Chip-Dauer (T_C) und der tatsächlichen Frequenz (f_C) unter Verwendung der Gleichung bestimmt: N = ((Φ/360)/TC)/fC
Zum Beispiel, wenn Φ = 112,5°, T_C = 244 ns und f_C = 20 KHz, beträgt die Größe des Kohärenzfensters 64 Chips.
In einer alternativen Ausführung (nicht abgebildet) umfasst die Realkomponenten-Schaltung 210 einen Puffer mit 64 Elementen, der mit einer MI-Schaltung wie der MI-Schaltung 245 verbunden ist, welche ferner mit einer Phaseneliminierungsschaltung verbunden ist, zum Beispiel einer Quadrierschaltung wie der Quadrierschaltung 265. Die Realkomponenten-Schaltung umfasst ferner ein Schieberegister mit 256 Elementen, das mit dem Puffer verbunden ist, und eine zusätzliche Speichervorrichtung, die mit der Quadrierschaltung verbunden ist, wobei die Speichervorrichtung vier Speicherorte zur Speicherung von numerischen Werten umfasst. Diese Speichervorrichtung ist mit einem Integrator, wie dem Integrator 285, verbunden, welcher seinerseits mit einem Real- und Imaginärkomponentenaddierer, wie dem Real- und Imaginärkomponentenaddierer 220, verbunden ist. Die Imaginärkomponentenschaltung ist die gleiche wie die Realkomponenten-Schaltung und ist auch mit dem Real- und Imaginärkomponentenaddierer verbunden.
Während des Betriebs wird ein weiterer Chip des empfangenen Signals in das Schieberegister mit 256 Elementen geschoben.
Die bedeutendsten 64 Elemente des Schieberegisters mit 256 Elementen werden in den Puffer mit 64 Elementen geladen. Die MI-Schaltung multipliziert dann jedes der 64 Elemente mit einem entsprechenden Element aus den 64 bedeutendsten Chips des erwarteten FSC, unter Verwendung eines Multiplizierers, wie des Multiplizierers 240. Die MI-Schaltung integriert dann die Produkte in einem MI-Integrator ähnlich dem MI-Integrator 290, und die Quadrierschaltung quadriert das von dem MI-Integrator erzeugte Resultat. Das Ergebnis der Quadrierschaltung wird im ersten Ort der Speichervorrichtung gespeichert. Der Prozess wird fortgesetzt durch Laden der nächsten 64 Bits aus dem Schieberegister mit 256 Elementen in den Puffer mit 64 Elementen, wobei die MI-schaltung jedes der Elemente des Puffers mit 64 Elementen mit einem entsprechenden Chip aus den nächsten 64 Chips des FSC multipliziert. Nachdem die Produkte integriert sind, wird das Resultat aus dem MI-Integrator durch die Quadrierschaltung quadriert und im zweiten Ort der Speichervorrichtung gespeichert. Nachdem alle 256 Elemente aus dem Schieberegister von der MI-Schaltung verarbeitet wurden, integriert der Integrator die Werte aus den vier Orten in der Speichervorrichtung, und dieses Resultat wird durch den Real- und Imaginärkomponentenaddierer zu dem aus der Imaginärkomponenten-Schaltung erhaltenen Wert hinzuaddiert, um ein Ausgangssignal des FSC-angepassten Filters zu erzeugen. Dann wird ein neues Chip in das Schieberegister mit 256 Elementen geschoben, und der Prozess wiederholt sich.
Da die Zeit, welche erforderlich ist, um das Signal im Schieberegister zu empfangen, viel größer ist als die Zeit, die von dem angepassten Filter benötigt wird, um an dem empfangenen Signal die arithmetischen Operationen durchzuführen, arbeitet die Hardware für diese Ausführung mit einer Taktrate, die ausreichend ist, um alle Operationen an dem im Schieberegister vorhandenen Signal durchzuführen, bevor der nächste Chip zur Verfügung steht, um in das Register mit 256 Elementen geschoben zu werden.
Obwohl die Phaseneliminierungsschaltung als Quadrierschaltung offenbart wurde, kann die Phaseneliminierungsschaltung jedwede Schaltung sein, die in der Lage ist die Phaseninformation aus dem Resultat der Multiplikations-Integrations-Schaltung zu entfernen. Somit ist eine Schaltung geeignet, welche den Betrag bildet, oder jede Schaltung, die in der Lage ist das Vorzeichen einer Zahl zu entfernen und linear oder nicht-linear ein dem Betrag des Eingangswerts proportionales Ausgangssignal zu erzeugen.
Wenn man ein angepasstes Filter mit einem reduzierten Kohärenzfenster hat, so beseitigt dies die Notwendigkeit der Hypothesenbildung für Frequenzfehler, wodurch der Energieverbrauch und die für die Synchronisation erforderliche Zeit verringert werden. Wenn ein Oszillator mit 10 ppm verwendet wird, was zu einem Frequenzfehler von 20 KHz führt, reduziert das Kombinierungsfenster mit 64-Chip-Kohärenz die Trägerphasenrotation pro periodischem Kanalsymbol innerhalb des Kombinierungsfensters auf 112,5°, wodurch die Notwendigkeit einer Hypothesenbildung für Frequenzfehler beseitigt wird. Diese reduzierte Trägerphasenrotation pro periodischem Kanalsymbol innerhalb jedes kohärenten Kombinierungsfensters verhindert einen starken Signalenergieverlust an den Spitzen des Ausgangssignals des angepassten Filters.
Das Ausgangssignal aus dem FSC-angepassten Filter 130 für jedes verarbeitete neue Chip wird in einem Akkumulatorregister im Akkumulator 140 an sequentiellen Zeitindex-Orten gespeichert. Das Ausgangssignal für den Akkumulator für den Zeitindex l wird ausgedrückt als:
wobei N_l die Zahl der für die Schlitzsynchronisation verwendeten Schlitze ist (die Größe des Akkumulationsfensters), und C(i, l) das Ausgangssignal des angepassten Filters für den Zeitindex l des i-ten Zeitschlitzes. Somit enthält das Akkumulatorregister nach 2560 Iterationen das Ausgangssignal des FSC-angepassten Filters für das Äquivalent von einem Zeitschlitz des empfangenen Signals. Da das angepasste Filter 130 auf den FSC "abgestimmt" ist, tritt eine Signalenergiespitze bei dem Zeitindex im Akkumulatorregister auf, der die Zeitschlitzgrenze darstellt. Da der FSC am gleichen Ort jedes Zeitschlitzes übertragen wird, sollte nach der Akkumulierung von zwischen 64 und 80 Zeitschlitzen von Daten die Spitze der FSC-bedingten Signalenergie bedeutend größer sein als die Energiespitzen, die über den Rest des Zeitschlitzes gebildet werden. Bei der Verwendung eines Oszillators mit 10 ppm kann jedoch die Energiespitze, welche den Zeitindex des FSC und somit die Zeitschlitzgrenze im Akkumulatorregister darstellt, mit einer Rate bis zu 0.026 Chips pro Zeitschlitz von der wahren Zeitschlitzgrenze wegwandern. Dies führt dazu, dass die Energiespitze nach der Akkumulation von 32 Zeitschlitzen des Signals beinahe um einen vollständigen Zeitindex wandert, wodurch die Energiespitze, welche die Zeitschlitzgrenze darstellt, über mehr als einen Zeitindex verteilt wird. Dies ist in den 4 und 5 gezeigt.
In 4 ist das Ausgangssignal des FSC-angepassten Filters 130 für drei ausgewählte Zeitschlitze gezeigt. Beim Zeitschlitz 1 der 4, erzeugte das FSC-angepasste Filter 130 eine Energiespitze, welche die Zeitschlitzgrenze beim Zeitindex K darstellt, wobei K eine beliebige Zahl ist, welche darstellt, dass der Zeitindex überall innerhalb des Zeitschlitzes auftreten kann. Beim Zeitschlitz 32, wobei K die wahre Zeitschlitzgrenze darstellt, ist das von dem FSC-angepassten Filters 130 erzeugte Ausgangssignal akkumuliert und als Ergebnis von Driften bzw. Wandern wegen des Oszillatorfehlers im Zeitindex K + 1 gespeichert. Beim Zeitschlitz 64 ist der die Zeitschlitzgrenze darstellende Zeitindex aufgrund des Oszillator-bedingten Fehlers zum Zeitindex K + 2 gewandert.
5 zeigt das Ausgangssignal aus dem Akkumulator 140 nachdem 64 Zeitschlitze von Daten akkumuliert wurden. Obwohl die wahre Zeitschlitzgrenze zum Zeitindex K auftritt, werden als Ergebnis des Oszillatorfehlers drei Energiespitzen von ungefähr gleicher Energie am Ausgang des Akkumulators 140 erzeugt, bei den Zeitindices K, K + 1 und K + 2. Dies schafft ein Problem, wenn die zweite Synchronisationsstufe versucht, die Zeitschlitzgrenze zu orten.
Um die Zeitschlitzgrenze für die zweite Synchronisationsstufe besser zu identifizieren, wird der zirkulare gleitende Integrator 150 eingefügt, um die verteilte Energie zu kombinieren.
Der zirkulare gleitende Integrator 150 enthält einen mit einer Speichervorrichtung verbundenen Prozessor. Der Prozessor ist mit dem Akkumulator 140 verbunden, und die Speichervorrichtung ist weiterhin mit dem Sortierer 160 verbunden. Die Speichervorrichtung umfasst 2560 Speicherorte, wobei jeder Ort einem Zeitindex in einem Zeitschlitz entspricht. Der zirkulare gleitende Integrator 150 integriert die Energie aus dem Akkumulationsfenster über ein Integrationsfenster von Zeitindices. Dieses Integrationsfenster wird unter Verwendung des Oszillatorfehlers, der Größe des Akkumulationsfensters und der Chip-Dauer bestimmt, und ist im allgemeinen ein Zeitindex mehr als die Zahl von Zeitindices, über welche die Zeitschlitzgrenze während des Akkumulationsprozesses wandern wird. Zum Beispiel, wenn man von einem Oszillator mit 10 ppm und einem Akkumulationsfenster von 64 Zeitschlitzen ausgeht, würden die Energiespitzen, welche die Zeitschlitzgrenze darstellen, höchstens um zwei Zeitindices in jede Richtung wandern. Somit wäre die Integrationsfenstergröße drei Zeitindices. Das Ausgangssignal aus dem zirkularen gleitenden Integrator für einen Zeitindex l wird ausgedrückt als
wobei j den Zeitindex des Integrationsfensters von 2K + 1 Zeitindices darstellt, K die Hälfte der Zahl von Zeitindices ist, die die Energiespitze während der Akkumulation wandert, und A(j) das Ausgangssignal des Akkumulators für den j-ten Zeitindex ist.
Im Betrieb integriert der Prozessor die Energie über das Integrationsfenster von Zeitindices, wobei das Resultat in der Speichervorrichtung bei einem Speicherort gespeichert wird, der dem Mittel-Zeitindex des Integrationsfensters entspricht. Der zirkulare gleitende Integrator 150 verschiebt das Integrationsfenster dann um einen Zeitindex, integriert die Energien über das Integrationsfenster, und speichert das Resultat in den nächsten Ort der Speichervorrichtung. Der Prozess wiederholt sich bis der zirkulare gleitende Integrator über alle 2560 Zeitindices integriert hat. Wenn das Integrationsfenster sich über den 2560-ten Zeitindex hinaus erstreckt hat, erstreckt sich das Integrationsfenster auf den ersten Zeitindex, wodurch auf zirkulare Weise gearbeitet wird.
Ein Beispiel des Betriebs des zirkularen gleitenden Integrators 150 wird nun beschrieben, wobei der zirkulare gleitende Integrator 150 ein Integrationsfenster mit zwei Zeitindices und das Ausgangssignal des Akkumulators von 5 als Eingabesignal hat. Das von dem zirkularen gleitenden Integrator 150 erzeugte Ausgangssignal wird in der in 6 dargestellten Speichervorrichtung gespeichert. Der Prozessor empfängt die Werte, welche Energiespitzen an den Orten K – 1, K und K + 1 darstellen, aus dem Akkumulator-Ausgangssignal, integriert diese Werte, und speichert das Resultat in dem durch Zeitindex K' dargestellten Speicherort der Speichervorrichtung 510, wie in 6 gezeigt. Der Prozessor verschiebt dann das Integrationsfenster um einen Zeitindex und holt die Werte bei Zeitindices K, K + 1 und K + 2 des Akkumulator-Ausgangssignals, integriert die geholten Werte und speichert das Ergebnis in der Speichervorrichtung an dem den Zeitindex (K + 1)' darstellenden Speicherort, wie in 6 gezeigt. Dieser Prozess wiederholt sich bis alle 2560 Zeitindex-Werte des Akkumulatorausgangssignals über das Integrationsfenster integriert sind. Wenn sich das Integrationsfenster über den Zeitindex 2559 hinaus erstreckt, erstreckt der Prozessor das Integrationsfenster auf den ersten Zeitindex, Zeitindex 0, wodurch auf zirkulare Weise gearbeitet wird.
Somit kann das Eingangssignal des zirkularen gleitenden Integrators aus drei Energiespitzen von ungefähr gleicher Größe bestehen, wie in 5 als K, (K + 1) und (K + 2) gezeigt, die sich aus einem Oszillatorfehler und Mehrwege-Interferenz ergeben und die Zeitschlitzgrenze darstellen, oder das Eingangssignal in den zirkularen gleitenden Integrator kann eine einzelne große Energiespitze sein, die sich aus Rauschen im empfangenen Signal ergibt (nicht abgebildet).
Das Ausgangssignal des zirkularen gleitenden Integrators 150 für die drei Energiespitzen von ungefähr gleicher Größe, die in 6 gezeigt sind, enthält eine Energiespitze bei (K + 1)', welche wesentlich größer ist als die verteilten Energiepeaks, die sich aus dem Oszillatorfehler und der Mehrwege-Interferenz ergeben, da sie die Integration von allen drei verteilten Energiepeaks darstellt, die die Zeitschlitzgrenze darstellen. Diese Energiespitze bei (K + 1)' hat einen Fehler von höchstens einem Indexwert, wodurch die Zeitschlitzgrenze besser identifiziert wird. Das Ausgangssignal des zirkularen gleitenden Integrators für die durch Rauschen bedingte einzelne große Energiespitze sind drei Energiespitzen von ungefähr gleicher Größe (nicht abgebildet).
Wenn man einen zirkularen gleitenden Integrator hat, erhöht dieses die Effizienz der Stufe zur Initialsynchronisation, indem die Energiespitzen des Akkumulatorausgangssignals kombiniert werden, die wegen des Oszillatorfehlers verteilt sind. Durch Kombinieren der verteilten Energiespitzen wird der die Zeitschlitzgrenze darstellende Zeitindex für die nächste Stufe des Synchronisationsprozesses genauer identifiziert. Zusätzlich, da die die Zeitschlitzgrenze darstellende, verteilte Energie kombiniert wird, wird die Widerstandsfähigkeit des Systems gegenüber Rauschen vergrößert. Dies liegt daran, dass der zirkulare gleitende Integrator die durch die Zeitschlitzgrenze bedingte Energiespitze um einen größeren Betrag vergrößert als die durch Rauschen bedingten Energiespitzen.
Das Ausgangssignal des zirkularen gleitenden Integrators 150 wird zum Sortierer 160 geschickt.
Der Sortierer 160 ist vorgesehen, um eine spezifizierte Zahl von Kandidaten-Zeitindices aus dem Ausgangssignal des zirkularen gleitenden Integrators 150 zu bestimmen, wobei jeder Kandidat eine potentielle Zeitschlitzgrenze darstellt, um zur nächsten Stufe des Synchronisationsprozesses geschickt zu werden. Der Sortierer 160 schafft dies durch Abtasten von allen 2560 Speicherorten der Speichervorrichtung des zirkularen gleitenden Integrators 150, um den größten Wert zu orten. Der Zeitindex, der dem größten Wert aus der Speichervorrichtung entspricht, stellt den stärksten Kandidaten für die Zeitschlitzgrenze dar. Der Sortierer 160 speichert diesen Kandidaten-Zeitindex in einem Speicherort. Der Sortierer 160 setzt dann den Wert der Speichervorrichtungs-Speicherorte einen vor und einen nach dem identifizierten Zeitindex auf Null, wodurch Zeitindexwerte ausgeschlossen werden, welche große Energiespitzen angeben, die sich aus dem gleitenden Integrationsprozess ergeben. Der Sortierer 160 tastest dann die Speicherorte der Speichervorrichtung 510 nach dem Zeitindex ab, der dem nächstgrößten Wert entspricht, welcher einen zweiten Kandidaten für die Zeitschlitzgrenze darstellt. Sobald er gefunden ist, speichert der Sortierer 160 den zweiten Kandidaten-Zeitindex, und nullt seine benachbarten Zeitindices aus. Dieser Prozess wird wiederholt, bis eine spezifizierte Zahl von Kandidaten für die Zeitschlitzgrenze bestimmt worden ist. Die spezifizierte Zahl von Kandidaten kann experimentell während des Entwicklungsprozesses bestimmt werden, und beträgt im allgemeinen zwei. Je größer die Zahl von Kandidaten ist, die der zweiten Synchronisationsstufe geschickt werden, desto größer ist jedoch die Wahrscheinlichkeit, dass der wahre Zeitindex-Kandidat für die Zeitschlitzgrenze während der zweiten Synchronisationsstufe in Betracht gezogen wird.
Der Betrieb des Sortierers 160 wird beschrieben mit einem Einganssignal, das durch das Ausgangssignal des in 6 gezeigten zirkularen gleitenden Integrators 150 dargestellt wird. Der Sortierer 160 tastet die Energiespitzen der in der Speichervorrichtung gespeicherten Zeitindices am Ausgang des zirkularen gleitenden Integrators 150 nach der größten Energiespitze ab. Diese größte Energiespitze tritt beim Zeitindexwert (K + 1)' auf. Der Sortierer nullt dann die Energiespitzenwerte K' und (K + 2)' aus, um Zeitindexwerte zu eliminieren, die aufgrund des gleitenden Integrationsprozesses große Energiespitzen haben. Der Sortierer 160 tastet dann die Speichervorrichtung des zirkularen gleitenden Integrators 150 nach der Energiespitze mit dem zweitgrößten Wert ab, welche das Ergebnis von am Empfänger empfangenen Rauschen sein kann. Nachdem der Zeitindex der zweitgrößten Energiespitze bestimmt worden ist, werden die Zeitindices auf beiden Seiten ausgenullt, um potentiell große Energiespitzen zu eliminieren, die sich aus dem zirkularen Integrationsprozess ergeben. Der Sortierer 160 wiederholt dies, bis die spezifizierte Zahl von Zeitindex-Kandidaten bestimmt worden ist. Diese Zeitindex-Kandidaten werden an die nächste Stufe des Synchronisationsprozesses geschickt.
Da vom Sortierer 160 mehr als ein Zeitindexwert an die nächste Stufe des Synchronisationsprozesses geschickt wird, wird die Wahrscheinlichkeit erhöht, dass der die Zeitschlitzgrenze darstellende Zeitindexwert an die nächste Stufe des Synchronisationsprozesses geschickt wird, insbesondere in Situationen, in welchen Rauschen aufgetreten ist, was zu einer größeren Energiespitze als jener des FSC im Ausgangssignal des zirkularen gleitenden Integrators führt.
Der Fachmann versteht, dass die vorliegende Erfindung als Verfahren oder Vorrichtung ausgeführt werden kann. Dementsprechend kann die vorliegende Erfindung die Form einer reinen Hardware-Ausführung, einer reinen Software-Ausführung oder einer Ausführung annehmen, welche Aspekte von Hardware und Software kombiniert. Somit, obwohl das FSC-angepasste Filter 130, der zirkulare gleitende Integrator 150 und der Sortierer 160 als unterschiedliche Elemente gezeigt sind, welche Hardware und Software kombinieren, können sie vollständig als Software entwickelt werden, welche in einem einzigen Hardwaregerät mit einem geeigneten Prozessor arbeitet, um die von jedem Element ausgeführten Funktionen durchzuführen.
Somit wurde ein System und ein Verfahren zur Erzielung von Schlitzsynchronisation in einem W-CDMA-System bei Vorliegen von großen anfänglichen Frequenzfehlern geschaffen. Ein erfinderisches FSC-angepasstes Filter mit reduzierten Kohärenzfenster wird vorgesehen, um die Verschlechterung eines Symbols aufgrund von Trägerphasenrotation, die sich aus einem Oszillatorfehler ergibt, zu verringern, um einen schweren Signalenergieverlust bei den Spitzen des Ausgangssignals des FSC-angepassten Filters zu verhindern.
Zusätzlich ist ein zirkularer gleitender Integrator vorgesehen, um die Signalenergie zu kombinieren, die aufgrund des Oszillatorfehlers und von Mehrwege-Interferenz während des Akkumulationsprozesses verteilt wird, wodurch die Ortung der Zeitschlitzgrenze unterstützt wird, indem die Energie bei dem die Zeitschlitzgrenze darstellenden Zeitindex vergrößert wird. Ferner ist ein Sortierer vorgesehen, um die vorbestimmte Zahl von größten Zeitindex-Kandidaten zu bestimmen, wodurch die Wahrscheinlichkeit vergrößert wird, dass der wahre Zeitindex-Kandidat für die Zeitschlitzgrenze an die zweite Stufe des Synchronisationsprozesses geschickt wird. Die offenbarte Erfindung eliminiert die Notwendigkeit der Hypothesenbildung des Frequenzfehlers, wodurch der Energieverbrauch und die Synchronisationszeit verringert werden.
Während eine bestimmte Ausführung der vorliegenden Erfindung beschrieben und veranschaulicht wurde, sollte verstanden werden, dass die Erfindung nicht hierauf beschränkt ist, da der Fachmann Modifizierungen durchführen kann.

Claims

Empfänger (100) zur Verbesserung der Initialschlitzsynchronisation in einem Breitband-CDMA-Kommunikationssystem durch Überwindung eines Oszillatorfehlers, wobei der Empfänger (100) umfasst: ein angepasstes Filter (130), das ausgebildet ist, um ein Signal zu empfangen, das einen ersten Suchcode (FSC) enthält, und um die Verschlechterung eines Symbols aufgrund einer Trägerphasenrotation zu verringern; einen Akkumulator (140), der mit dem angepassten Filter (130) gekoppelt ist, um eine Ausgabe des angepassten Filters (130) über ein Akkumulationsfenster von Zeitschlitzen zu akkumulieren; und einen Integrator (150), der mit dem Akkumulator (140) gekoppelt ist, um verteilte Energie aus einem Ausgang des Akkumulators (140) über ein Integrationsfenster zu kombinieren.
Empfänger (100) nach Anspruch 1, ferner umfassend einen Sortierer (160), der mit dem Integrator (150) gekoppelt ist, um eine spezifizierte Anzahl von Kandidaten-Zeit-Indices für eine Zeitschlitzgrenze unter Verwendung einer Ausgabe des Integrators (150) zu bestimmen.
Empfänger (100) nach Anspruch 1, wobei das angepasste Filter (130) ein FSC-angepasstes Filter ist, und für die Filterung des Signals durch Anpassung des Signals an den FSC ausgebildet ist.
Empfänger (100) nach Anspruch 1, wobei das angepasste Filter (130) enthält: ein Schieberegister (225), das eine geringere Anzahl von Elementen als eine Anzahl von Chips hat, die das Symbol umfassen, zum Halten eines Abschnitts des empfangenen Signals; eine Multiplikatons-Integrations-Verarbeitungsschaltung (245), die mit dem Schieberegister (225) gekoppelt ist, um den Abschnitt des empfangenen Signals im Schieberegister (225) mit einem Abschnitt des FSC zu multiplizieren und die Produkte zu integrieren; und eine Phaseneliminierungsschaltung (265), die mit der Multiplikatons-Integrations-Verarbeitungsschaltung (245) gekoppelt ist, um Phaseninformation aus einem von der Multiplikation-Integrations-Verarbeitungsschaltung (245) erzeugten Resultat zu entfernen.
Empfänger (100) nach Anspruch 1, wobei der Integrator (150) ferner umfasst: ein Schieberegister, das eine Anzahl von Elementen gleich einer Anzahl von Chips, die das Symbol umfassen, hat, um das empfangene Signal zu empfangen; einen mit dem Schieberegister gekoppelten Puffer, zum Empfangen eines Abschnitts des empfangenen Signals aus dem Schieberegister; eine Multiplikations-Integrations-Verarbeitungsschaltung, die mit dem Puffer gekoppelt ist, um den Abschnitt des empfangenen Signals im Puffer mit einem Abschnitt des FSC zu multiplizieren und die Produkte zu integrieren; eine Phaseneliminierungsschaltung, die mit der Multiplikations-Integrations-Verarbeitungsschaltung gekoppelt ist, um Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat zu entfernen; eine Speichervorrichtung, die mit der Phaseneliminierungsschaltung gekoppelt ist, um ein von der Phaseneliminierungsschaltung erzeugtes Resultat zu speichern; und einen zweiten Integrator, der mit der Speichervorrichtung gekoppelt ist, um die gespeicherten Resultate zu integrieren.
Empfänger (100) nach Anspruch 1, wobei der Akkumulator (140) eine vorbestimmte Zahl von Speicherorten umfasst, wobei die vorbestimmte Zahl von Speicherorten gleich der Zahl von Chips ist, die das Symbol umfassen, und der Integrator (150) ein gleitender Integrator ist, wobei das Integrationsfenster sich über die vorbestimmte Zahl von Speicherorten bewegt.
Empfänger (100) nach Anspruch 6, wobei der gleitende Integrator ein zirkularer gleitender Integrator ist, wobei wenn sich das Integrationsfenster über einen Endspeicherort hinaus erstreckt, sich das Integrationsfenster auf einen ersten Speicherort erstreckt, wodurch zirkular gearbeitet wird.
Empfänger (100) nach Anspruch 1, wobei die Größe des Akkumulationsfensters unter Verwendung eines Signal-zu-Rausch-Verhältnisses bestimmt wird.
Empfänger (100) nach Anspruch 1, wobei die Größe des Integrationsfensters unter Verwendung eines Oszillationsfehlers, einer Chip-Dauer und der Größe des Akkumulationsfensters bestimmt wird.
Empfänger (100) nach Anspruch 1, wobei das angepasste Filter (130) ein reduziertes Kohärenzfenster verwendet, wobei die Größe des reduzierten Kohärenzfensters unter Verwendung einer gewünschten Phasenrotation, einer Chip-Dauer und eines tatsächlichen Frequenzfehlers aufgrund des Oszillators bestimmt wird.
Verfahren zur Verbesserung der Schlitzsynchronisation in einem Breitband-CDMA-Kommunikationssystem durch Überwindung eines Oszillatorfehlers, wobei das Verfahren umfasst Empfangen eines Signals, das einen ersten Suchcode (FSC) enthält; Filtern des empfangenen Signals unter Verwendung eines angepassten Filters (130), das ein reduziertes Kohärenzfenster hat; Akkumulieren des gefilterten Signals über ein Akkumulationsfenster von Zeitschlitzen, um Rauschen im gefilterten Signal zu überwinden; und Integrieren des akkumulierten Signals über ein Integrationsfenster, um verteilte Energie im akkumulierten Signal zu kombinieren.
Verfahren nach Anspruch 11, wobei der Schritt des Filterns des empfangenen Signals das Anpassen des Signals an den FSC unter Verwendung eines FSC-angepassten Filters enthält.
Verfahren nach Anspruch 11, wobei der Schritt des Filterns des empfangenen Signals enthält: Schieben eines Abschnitts des empfangenen Signals in ein Schieberegister (225); Multiplizieren des Abschnitts des empfangenen Signals mit einem Abschnitt des FSC und Integrieren der Produkte unter Verwendung einer Multiplikations-Integrations-Verarbeitungsschaltung (245); und Entfernen von Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung (245) erzeugten Resultat unter Verwendung einer Phaseneliminierungsschaltung (265).
Verfahren nach Anspruch 11, wobei der Schritt des Filterns des empfangenen Signals enthält: Schieben des empfangenen Signals in ein Schieberegister; Puffern eines Abschnitts des empfangenen Signals aus dem Schieberegister; Multiplizieren des Abschnitts des empfangenen Signals mit einem Abschnitt des FSC und Integrieren der Produkte unter Verwendung einer Multiplikations-Integrations-Verarbeitungsschaltung; Entfernen von Phaseninformation aus einem von der Multiplikations-Integrations-Verarbeitungsschaltung erzeugten Resultat unter Verwendung einer Phaseneliminierungsschaltung; Speichern des Resultats der Phaseneliminierungsschaltung; und Integrieren der gespeicherten Resultate.
Verfahren nach Anspruch 11, wobei der Schritt des Akkumulierens des gefilterten Signals ferner die Bestimmung eines Signal/Rausch-Verhältnisses für das empfangene Signal umfasst.
Verfahren nach Anspruch 11, wobei der Schritt des Integrierens des akkumulierten Signals ferner das Bewegen des Integrationsfensters über Speicherorte umfasst, die das akkumulierte Signal speichern.
Verfahren nach Anspruch 16, wobei der Schritt des Bewegens des Integrationsfensters das Erstrecken des Integrationsfensters auf einen ersten Speicherort für das akkumulierte Signal enthält, wenn sich das Integrationsfenster über einen Endspeicherort für das akkumulierte Signal hinaus erstreckt.
Verfahren nach Anspruch 11, ferner umfassend den Schritt des Bestimmens einer spezifizierten Zahl von Kandidatenzeitindices für eine Zeitschlitzgrenze, unter Verwendung des integrierten Signals.
Verfahren nach Anspruch 18, wobei der Schritt des Bestimmens der spezifizierten Zahl von Kandidatenzeitindices ferner enthält: (a) Bestimmen eines ersten Kandidatenzeitindex für einen größten Integratorausgangswert; (b) Ausnullen von benachbarten Zeitindexwerten des ersten Kandidatenzeitindex; (c) Bestimmen eines zusätzlichen Kandidatenzeitindex für einen nächstgrößten Integratorausgangswert und Ausnullen der benachbarten Zeitindexwerte des zusätzlichen Kandidatenzeitindex; und d) Wiederholen von Schritt (c) bis die spezifizierte Zahl von Kandidatenzeitindices erreicht ist.
Verfahren nach Anspruch 18, ferner umfassend den Schritt der Mitteilung der spezifizierten Zahl von bestimmten Kandidatenzeitindices an eine Synchronisationseinrichtung zweiter Stufe.