DE60020637T2 - Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem - Google Patents

Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem Download PDF

Info

Publication number
DE60020637T2
DE60020637T2 DE60020637T DE60020637T DE60020637T2 DE 60020637 T2 DE60020637 T2 DE 60020637T2 DE 60020637 T DE60020637 T DE 60020637T DE 60020637 T DE60020637 T DE 60020637T DE 60020637 T2 DE60020637 T2 DE 60020637T2
Authority
DE
Germany
Prior art keywords
bits
data bits
entangled
coded data
rate matching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60020637T
Other languages
English (en)
Other versions
DE60020637D1 (de
Inventor
Wen Ottawa Tong
Catherine Leretaille (Formely Gauthier)
Stephane Gosne
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nortel Networks Ltd
Original Assignee
Nortel Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nortel Networks Ltd filed Critical Nortel Networks Ltd
Publication of DE60020637D1 publication Critical patent/DE60020637D1/de
Application granted granted Critical
Publication of DE60020637T2 publication Critical patent/DE60020637T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2739—Permutation polynomial interleaver, e.g. quadratic permutation polynomial [QPP] interleaver and quadratic congruence interleaver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Description

  • Diese Erfindung bezieht sich auf die Ratenanpassung und Kanalverschränkung für ein Kommunikationssystem.
  • Hintergrund der Erfindung
  • Es ist wohl bekannt, die Verschränkung von Daten in einem Kommunikationssystem unter Verwendung von Vorwärtsfehlerkorrektur (FEC) durchzuführen, um beim Entschränken die Fehler zu verteilen, um ihre Korrektur zu erleichtern. Typischerweise verwendet eine solche Verschränkung einen Blockverschränker, um Datenblöcke zu verschränken. Sogenanntes Turbokodieren (parallel verkettetes gefaltetes Kodieren) verwendet einen Verschränker zwischen Eingängen zu zwei Faltungskodierern, welche vor und nach dem Verschränken jeweilige Parity Bits aus den Eingangsdaten erzeugen. Indem eine steigende Aufmerksamkeit auf die Verwendung von Turbokodierung gerichtet wird, speziell in drahtlosen Kommunikationssystemen, wurde ebenso die Aufmerksamkeit auf die Form des Verschränkers gerichtet.
  • Sogenannte drahtlose CDMA (Code Division Multiple Access) Kommunikationssysteme der dritten Generation werden ebenso entwickelt, welche einen Kanal- oder Zwischenrahmenverschränker benötigen, welcher arbeitet, um Daten in Blöcken zu verschränken oder zu permutieren, die der Funkrahmendauer entsprechen, typischerweise 10 ms. In solchen Systemen geht der Kanalverschränker entweder einer Ratenanpassungsfunktion voran oder folgt dieser, welche dazu dient, die verschiedenen Datenraten an die Funkrahmenrate anzupassen, und welche typischerweise die Punktierung (Unterlassung) oder Wiederholung von Datensymbolen einbezieht, in diesem Fall Datenbits (siehe UMTS: „UTRAN; UTRAFDD, Multiplexierung, Kanalkodierung und Verschränkung, Beschreibung (UMTS XX.04 Version 1.0.0)" Februar 1999, ETSI). Es ist wünschenswert, die unterlassenen oder wiederholten Bits so gleichmäßig wie möglich zu verteilen, mit so großem Abstand wie möglich zwischen punktierten oder wiederholten Bits, in den entschränkten Rah men, auf eine Weise, die einfach zu implementieren ist, und die relativ unabhängig ist von Variablen, so wie der Rahmengröße, Anzahl der Rahmen, und der Punktierungsrate.
  • Die kanadische Patentanmeldung Nr. 2,266,283 eingereicht am 19. März 1999 auf die Namen von Wen Tong et al. mit dem Titel "Data Interleaver And Method Of Interleaving Data", beschreibt und beansprucht ein Verfahren zum Verschränken von Daten und einen Datenverschränker, welcher vorteilhaft verwendet werden kann, um die oben bezeichnete Kanalverschränkung bereitzustellen. Die vorliegende Erfindung befasst sich mit der Ratenanpassung auf eine Weise, die mit speziellem Vorteil für Daten nach solch einer Kanalverschränkung verwendet werden kann, die aber ebenso anwendbar ist auf andere Formen von verschränkten Daten.
  • Zusammenfassung der Erfindung
  • Gemäß einem Aspekt, stellt diese Erfindung ein Verfahren zur Verschränkung und Ratenanpassung parallel verketteter faltungskodierter Daten durch Löschung von kodierten Datenbits oder durch Wiederholung von kodierten Datenbits bereit, wie dargelegt in den Patentansprüchen 1 und 3.
  • Die Erfindung stellt ferner eine Kodierungs-, Verschränkungs-, und Ratenanpassungsvorrichtung bereit, die so angeordnet ist, dass sie solch ein Verfahren, wie dargelegt in Patentansprüchen 4 und 6 ausführt.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird weiter verstanden werden von der nachfolgenden Beschreibung mit Bezug auf die beigefügten Zeichnungen, in welchen:
  • 1 eine bekannte Anordnung zur Dienstemultiplexierung und Kanalverschränkung in einem CDMA-Kommunikationssystem der 3. Generation darstellt;
  • 2 ein Ablaufdiagramm ist, das sich auf einen bekannten Ratenanpassungsalgorithmus bezieht;
  • 3 eine Implementierung eines Verschränkers und einer Ratenanpassungsanordnung darstellt;
  • 4, die sich auf dem gleichen Blatt befindet wie 2, ein Ablaufdiagramm ist, das sich auf das Mischen für eine zweite Stufe der Verschränkung in der Anordnung von 1 bezieht; und
  • 5 veranschaulicht eine Modifizierung eines Teils der Anordnung aus 1 zur Kanalverschränkung und Ratenanpassung von Daten, die mittels Turbo- (parallel verkettet, faltungs) Kodierung kodiert wurden.
  • Detaillierte Beschreibung
  • Mit Bezug auf 1 ist dort eine bekannte Anordnung für Dienstemultiplexierung und Kanalverschränkung in einem CDMA Funkkommunikationssystem der 3. Generation dargestellt. Die Anordnung beinhaltet einen Dienstemultiplexer 10, welcher dazu dient, eine Mehrzahl von Datensignalströmen zusammen zu multiplexieren, die als Hauptstromdienste bezeichnet werden, oder QoS (Dienstequalität) Kanäle, welche über entsprechende Diensteblöcke 12, von denen lediglich einer dargestellt ist, zugeführt werden. Jedem Diensteblock 12 werden an Eingängen 14 eine Vielzahl von konstituierenden Eingangssignalen zugeführt, welche z.B. beliebige aus verschiedenen Arten von Signalen so wie Sprache, Daten, und Multimediasignalen umfassen können. Diese Eingangssignale können beliebige Übertragungsraten, Rahmengrößen, und andere Parameter haben. Den Eingangssignalen werden CRC (cyclic redundancy check) Codes in Blöcken 16 zugeführt, und sie werden zusammen in einem Transportkanalmultiplexierer 18 multiplexiert. Die multiplexierten Signale werden für die Verschlüsselung, in einem Segmentierungsblock 20 segmentiert und die segmentierten Signale werden in FEC-Blöcken 22 einer FEC (Vorwärtsfehlerkorrektur) unterzogen. Die kodierten Signale werden in einem Multiplexierer 24 multiplexiert.
  • Die multiplexierten Signale werden in einem Block 26 einer Ratenanpassung (Punktierung (Löschung) von redundanten Datensymbolen (Bits) oder Wiederholung von Datensymbolen (Bits)) unterzogen, um die Datenrate an die Kommunika tionsrate (Luftrate) anzupassen, mit Funkrahmen von 10 ms Dauer. Hauptsächlich um benachbarte Bits zu trennen, um die nachteiligen Effekte von Fehlern aufgrund von Verblassen im Funkkanal zu vermeiden, werden die Datenbits in einem ersten Verschränker 28 verschränkt, welcher als Kanal- oder Zwischenrahmenverschränker bezeichnet wird, weil er arbeitet, Blöcke von je 10 ms der Datenbits jeweils zu permutieren. Obwohl in 1 der Verschränker 28 gezeigt ist, welcher dem Ratenanpassungsblock 26 nachgeschaltet ist, können, wie nachfolgend besprochen wird, die Positionen dieser Funktionen ausgetauscht werden, wobei die multiplexierten Signale vom Multiplexierer 24 dem Kanalverschränker 28 zugeführt werden und die verschränkten Signale vom Verschränker dem Datenanpassungsblock 26 zugeführt werden. Z.B. können diese Funktionen in der Reihenfolge vorliegen, die in 1 für die Downlink-Übertragung von Signalen von einer zentralen Station gezeigt ist, und können in der umgekehrten Reihenfolge für die Uplink-Übertragung von Signalen an die zentrale Station vorliegen.
  • Auf die den Funktionen 26 und 28 folgend werden die sich ergebenden Raten angepassten und verschränkten Signale für Funkrahmen und physikalische Kanäle in Segmentierungsblöcken 30 und 32 jeweils segmentiert, um die Signale zur Multiplexierung durch den Multiplexer 10 zu erzeugen. Die Signale, welche vom Multiplexer 10 ausgegeben werden, werden durch einen zweiten Verschränker 34 verschränkt, dessen Ausgänge segmentiert und dedizierten physikalischen Kanälen in einem Segmenierungs- und Zuordnungsblock 36 zugeordnet werden zur Kommunikation über einen CDMA Funkkommunikationskanal auf bekannte Weise.
  • Der erste Verschränker 28 kann eine ausreichend gute Leistungsfähigkeit aufweisen, um es zu ermöglichen, dass der zweite Verschränker 34 weggelassen werden kann, oder auf eine einfache Mischungsoperation reduziert werden kann, wie z.B. nachfolgend beschrieben. Dies ist speziell wünschenswert, weil andernfalls der zweite Verschränker 34 das Potential hat, die Verschränkung zu verschlechtern, die durch jeden ersten Verschränker 28 durchgeführt wird, wohingegen jeder erste Verschränker 28 für seinen speziellen Raten angepassten Datenstrom und QoS optimiert werden kann.
  • Entsprechend ist der erste Verschränker 28 als algebraischer Verschränker implementiert, der eine gute zufällige Spreizungseigenschaft bereit stellt. Die mehreren kodierten Bitblöcke oder Datentransportrahmen für jeden QoS-Kanal werden einer zweidimensionalen Matrix zugeordnet und werden linearen Kongruenzregeln unterzogen, um die Zeilen und Spalten der Matrix zu permutieren, um die Verschränkungsfunktion zu implementieren. Eine maximale Verschränkungstiefe und Zeitspanne kann bestimmt werden, indem ein Satz von besten Parametern gesucht wird. Der Verschränker besitzt folglich eine relativ einfache Gestalt ohne die Nachteile von bekannten Verschränkern, wie das Erfordernis von großen Speicherabmessungen für Referenztabellen oder die inadäquate Aufnahme der Ratenanpassungsfunktion.
  • Obwohl die nachfolgende Beschreibung auf Zeilen und Spalten einer Matrix Bezug nimmt, sollte verstanden werden, dass dies der Bequemlichkeit und Klarheit dient, dass Zeilen und Spalten ausgetauscht werden können, ohne die Funktion des Verschränkers zu verändern, und dass in der Praxis wie nachfolgend beschrieben der Verschränker durch äquivalente Steuerung von Lese- und Schreibadressierung von Speicherorten eines linearen Speichers arbeiten kann, in welchem Datenbits gespeichert sind, ohne irgendeine tatsächliche Bewegung der gespeicherten Bits zwischen den Speicherorten.
  • Der Verschränker 26, wie in der oben bezeichneten Patentanmeldung beschrieben, arbeitet, um die folgenden drei Schritte zu implementieren:
    Stelle eine Anzahl Nc von kodierten Blöcken von Datenbits jede der Länge Nr von Datenbits als Matrix von Nr Zeilen und Nc Spalten dar.
  • Permutiere die Zeilen und Spalten der Matrix in Übereinstimmung mit:
    Zeilenpermutation Ir(k)=[αrk+fc(I)]modNr
    Spaltenpermutation Ic(1)=[αcI+fr(k)]modNc
    worin Ir(k) ein Datenbit mit einem Zeilenindex k darstellt, k eine ganze Anzahl von 1 bis Nr ist, αr ein Zeilenpermutationsparameter ist und eine ganze Zahl ist, fc(I) eine positive Funktion eines Spaltenindex I ist, I eine ganze Zahl von 1 bis Nc ist, Ic(I) ein Datenbit mit dem Spaltenindex I darstellt, αr ein Spaltenpermutationsparameter und eine ganze Zahl ist, fr(k) eine positive Funktion des Zeilenindex k ist, und modNr und modNc jeweils Modulo-Nr und Modulo-Nc Arithmetik darstellen.
  • Leite die verschränkten Datenbits aus der Matrix Spalte für Spalte ab.
  • Schritt 1 kann leicht modifiziert werden, um verschiedene Anzahlen von Datentransportrahmen an eine gegebene Anzahl von Reihen und Spalten der Matrix anzupassen. Zum Beispiel kann die Matrix Nc = 8 Spalten für Nc/γ Datentransportrahmen haben, wo γ=1,2,4 oder 8 ist, die Matrix entsprechend Nr/γ Zeilen hat, mit einer folglichen Modifikation von Schritt 3, um n Spalten der Matrix pro Funkrahmen entsprechend auszulesen. Wegen der Einfachheit in der nachfolgenden Beschreibung wird angenommen, dass γ=1 mit Nc=8.
  • Für Schritt 2 wird der Zeilenpermutationsparameter αr als größte Primzahl ausgewählt, die kleiner ist als l NR/log2 (log2 (NR))J, der Spaltenpermutationsparameter αc wird als größte Primzahl kleiner als L Nc-I, die Funktion fc(1)=m1+[Nr+1]mod2, wobei m eine ganze Zahl ist gleich zu ⌈ Nr/Nc und die Funktion fr von (k)=2k+[Nc+1]mod2. Die Symbole ⌊ und ⌋ beziehen sich auf das Abrunden auf eine ganze Zahl und die Symbole ⌈⌉ beziehen sich auf das Abrunden auf eine ganze Zahl. Es kann begrüßt werden, dass [Nr+1]mod2 Null ist, wenn Nr ungerade ist und 1 ist, wenn Nr gerade ist, und dass [Nc+1]mod2 Null ist, wenn Nc ungerade ist und 1 ist, wenn Nc gerade ist, sodass diese Teile der Funktionen fc(I) und fr(k) einfach die Addition von 1 sind, wenn die jeweilige Anzahl Nr oder Nc gerade ist.
  • Wie oben angedeutet, (löscht) punktiert die Ratenanpassungredundante Datenbits (welche als Ergebnis der FEC Kodierungsblöcke 22 vorliegen) für den Fall, dass die Datentransportrahmengröße größer ist als die Funkrahmengröße, wobei ein ma ximales Punktierverhältnis 20% der Transportrahmengröße beträgt. Umgekehrt, falls die Datentransportrahmengröße kleiner ist als die Funkrahmengröße, werden Bits des Transportrahmens wiederholt, um eine Ratenanpassung zu erreichen. Die Ratenanpassung wird soweit als möglich gewünscht, um die Trennabstände zwischen den punktierten Bits zu maximieren und die Anzahl von punktierten Bits in jedem Funkrahmen auszugleichen, d.h. die punktierten Bits gleichförmig unter den Funkrahmen bei maximaler Trennung zu verteilen.
  • Im Fall, in dem der Ratenanpassungsblock 26 dem Kanalverschränker 28 voransteht, wie gezeigt in 1, kann ein bekanntes Ratenanpassungsverfahren wie gezeigt in 2 verwendet werden.
  • Mit Bezug auf 2 werden für jeden Funkrahmen der Segmentierungsgröße von NI Bits in einem Block 40 eine ganze Zahl y zu y=Nr–NI bestimmt, wobei y größer als Null ist (positiv) im Fall, dass Punktierung erforderlich ist, kleiner als Null ist (negativ) im Fall, dass Wiederholung von |y| Bits erforderlich ist, und Null ist, falls keine Punktierung oder Wiederholung erforderlich ist, wobei ein Stoppblock 41 im letzteren Fall erreicht wird. Weil die Schritte, die in 2 gezeigt werden, im wesentlichen die gleichen sind für Bitwiederholung (y<0, gezeigt rechts in 2) wie für Punktierung (y>0, gezeigt links in 2) mit der Ausnahme der Verwendung von |y| und stattdessen Wiederholung von y, wird lediglich der Fall der Punktierung nachfolgend im einzelnen beschrieben.
  • Falls y>0, ist die Punktierung von y der Nr Bits des Transportrahmens erforderlich und die NI Bits des Funkrahmens zu produzieren. In diesem Fall wird in einem Block 42 ein Parameter e zu einem Startversatz eos initialisiert, welcher auf beliebige gewünschte Weise für den speziellen Funkrahmen bestimmt wird, und ein Zeilenzähler r wird zu 1 initialisiert. In einem Block 43 wird bestimmt, ob r£Nr ist und, falls dies der Fall ist, wird in einem Block 44 der Wert von e um 2y verringert. In einem nachfolgenden Entscheidungsblock 45 wird bestimmt, ob e£0 ist, und falls dies der Fall ist, wird das Bit in der Zeile r im Block 46 punktiert, der Wert von e wird um 2Nr in einem Block 47 erhöht, der Zeilenzähler r wird um 1 in einem Block 48 erhöht, und eine Rückverzweigung durchgeführt zum Entscheidungsblock 43 wird vorgenommen. Eine negative Entscheidung im Block 45 (d.h. e>0) führt zu einer Rückverzweigung zum Block 43 über den Block 48, um den Zeilenzähler r zu inkrementieren, ohne irgendeine Punktierung oder Veränderung im Wert von e. Eine negative Entscheidung im Block 43 (d.h. r>Nr) zeigt an, dass das Ende des Rahmens erreicht wurde, und entsprechend endet die Sequenz im Stoppblock 41.
  • Jedoch im Fall, in dem der Ratenanpassungsblock 26 dem Kanalverschränker 28 folgt, wird die Ratenanpassung für den permutierten (verschränkten) Bitstrom durchgeführt und das Problem der Ratenanpassung ist beträchtlich komplizierter. Allgemein sind die Erfordernisse der Kanalverschränkung und des Ratenanpassungsprozesses nicht konsistent.
  • Spezieller stellt der Entwurf eines geeigneten und wünschenswert optimierten Ratenanpassungsmusters von punktierten oder wiederholten Bits innerhalb der Bitmatrix nach dem Kanalverschränkungsprozess eine sehr komplexe oder undurchführbare Aufgabe dar. Diese Erfindung vermeidet dieses Problem, indem sie ein geeignetes und wünschenswert optimiertes Ratenanpassungsmuster von punktierten oder wiederholten Bits für die Matrix vor der Verschränkung bereitstellt und einen Entschränkungsprozess oder Dekodierungsprozess verwendet, um entsprechende am Ausgang des Kanalverschränkers zu punktierende oder zu wiederholende Bits zu bestimmen. Dieser Prozess wird durch die Tatsache vereinfacht, dass der Entschränkungs-, oder Dekodierungsprozess durch exakt die gleiche Struktur wie der Verschränkungsprozess implementiert werden kann, wie nachfolgend weiter beschrieben wird. Wegen der Bequemlichkeit und Klarheit bezieht sich die nachfolgende Beschreibung auf die Bitmatrix vor der Verschränkung (oder nach der Entschränkung) als der natürlichen Matrix NM, und auf die Matrix der Bits nach der Verschränkung als der Zufallsmatrix RM.
  • 3 veranschaulicht eine Implementierung eines Kanalverschränkers 28 und Ratenanpassungsblocks 26. Wie in 3 veranschaulicht, enthält der Verschränker 26 einen Arbeitsspeicher 50 mit zwei Hälften, die wechselweise auf bekannte Weise zum Einschreiben und Auslesen des Speicher verwendest werden, jeder zum Speichern der NrNc Datenbits, die in der Matrix, wie oben beschrieben, dargestellt sind, wobei diese Datenbits in den Speicher linear geschrieben werden, entsprechend der Zeilen für Zeilen Organisation der Matrix. Ein Modulo-Nr Zeilenzähler 51 reagiert auf ein Taktsignal CLK, um einen Zählerstand bereit zu stellen, der den Zeilenindex k darstellt, und ein Übertragsausgang dieses Zählers 51 wird einem Modulo-Nc Spaltenzähler 52 zugeführt, um einen Zählwert bereitzustellen, der den Spaltenindex 1 repräsentiert. Die Zählerstände k und 1 der Zähler 51 und 52 werden einem Adresskodierer 53 zugeführt, der in einem gestrichelten Rechteck in 3 dargestellt ist. Spezieller, wird der Zählerstand des Spaltenzählers 53 den Multiplexern 54 und 55 zugeführt, welche ebenso jeweils mit den Parametern αc und m versorgt werden, um jeweils Produkte zu produzieren, die αcI und m darstellen, und der Zählerstand des Zeilenzählers 51 wird den Multiplizierern 56 und 57 zugeführt, welche ebenso mit der ganzen Zahl 2 und dem Parameter αr jeweils versorgt werden, um Produkte zu produzieren, die jeweils 2k und αrk repräsentieren. Ein Addierer 58 addiert die Ausgänge der Multiplizierer 54 und 56 und addiert wahlweise 1 oder 0 abhängig davon, ob Nc gerade ist oder jeweils ungerade ist, und der Ausgang des Addierers 58 wird zur Modulo-Nc Form reduziert durch eine Modulo-Funktion 59, um die Spaltenpermutationsfunktion, die oben beschrieben wurde, abzuschließen. Ein Addierer 60 addiert die Ausgänge der Multiplizierer 55 und 57 und addiert wahlweise 1 oder 0 abhängig davon, ob Nr gerade oder jeweils ungerade ist, und der Ausgang des Addierers 60 wird auf die Modulo-Nr Form durch eine Modulo-Funktion 61 reduziert, um die oben beschriebene Zeilenpermutationsfunktion abzuschließen. Jede der Modulo-Funktionen 59 und 61 kann Vergleichs- und Subtraktionsfunktionen beinhalten. Die Ausgänge der Funktionen 59 und 61 werden in einem Leseadressenkombinierer 62 kombiniert, um eine Adresse zum Lesen des jeweiligen Datenbits in ihrer verschränkten Sequenz aus dem Speicher 50 zu produzieren. Wie veranschaulicht in 3 wird die Leseadresse dem Speicher 50 über einen Schalter 63 zugeführt, welcher wie nachfolgend beschrieben bereitgestellt wird.
  • Falls die Anzahl der Zeilen Nr eine Potenz von 2 ist, dann kann der Adressenkombinierer 62 einfach den Ausgang der Modulo-Funktion 61 als die wenigst bedeutenden Bits kombinieren, und den Ausgang der Modulo-Funktion 59 als die meist bedeutenden Bits der Leseadresse des Speichers 50; äquivalent wird der Ausgang der Funktion 61 durch den Adressenkombinierer 62 zu Nr mal dem Ausgang der Funktion 59 addiert.
  • Es kann gewünscht werden, Datenbits in beliebig bemessenen Rahmen zu verschränken, die kein ganzzahliges Vielfaches von Nc sind. In diesem Fall wird die Anzahl von Zeilen der Matrix gewählt, um alle der zu verschränkenden Datenbits aufzunehmen, und es wird nicht in die letzten wenigen (kleiner als Nc) Speicherorte im Arbeitsspeicher 50 eingeschrieben. Um die Datenbits von diesen Speicherorten aus den verschränkten Datenbits wegzulassen, enthält der Verschränker 28 aus
  • 3 ebenso einen Dekoder 64, welcher diese Speicherorte in der Leseadresse detektiert, die vom Adresskombinierer 62 ausgegeben wird, und bei einer solchen Detektion den Schalter 63 öffnet, um das Lesen der Daten vom Speicher 50 in Bezug auf diese Orte zu verhindern. Um eine konstante Datenausgaberate von verschränkten Datenbits aus dem Speicher 50 bereitzustellen, enthält der Verschränker 28 aus 3 ferner einen FIFO (first-in first-out) Speicher 65, der durch ein Taktsignal CLK getaktet wird, über welches die verschränkten Datenbits einer Ausgangsleitung 66 des Verschränkers zugeführt werden, wobei das FIFO 65 zu Beginn jeder Verschränkungsoperation vorgefüllt wird und eine Abmessung (d.h. bis zu Nc) aufweist, die ausreicht um nicht gelesene und folglich unterlassene Speicherorte zu ermöglichen.
  • Die verschränkten Datenbits auf der Leitung 66 werden dem Ratenanpassungsblock oder der Funktion 26 zugeführt, der ebenso in 3 dargestellt ist. Diese Ratenanpassungsfunktion beinhaltet einen Ratenanpassungsadressgenerator 70, der ebenso mit dem Taktsignal CLK versorgt wird, einen Adressseparator 71, einen Adressdekoder 72, einen Puffer oder Speicher 73, Vergleicher 74 und einen Datenbitwähler 75, der einen Raten angepassten Datenausgang auf einer Leitung 76 bereitstellt. Ähnlich zur Bereitstellung des FIFO 65, das für eine konstante Datenbitratenausga be des Verschränkers 28 sorgt, kann die Ratenanpassungsfunktion 26 ebenso einen FIFO oder anderen Puffer (nicht gezeigt) enthalten zur Bereitstellung einer konstanten Datenbitrate von der Ausgangsleitung 76.
  • Der Ratenanpassungsadressgenerator 70 erzeugt an seinen Ausgang, wie weiter unten beschrieben, die Adresse in der natürlichen Matrix NM von jedem punktierten oder wiederholten Datenbit in Übereinstimmung mit dem Punktierungs- oder Wiederholungsmuster, welches für diesen Prozess bestimmt ist. Diese Adresse wird aufgetrennt in meist bedeutende und wenigst bedeutende Komponenten durch den Adressseparator 71, dessen Betrieb invers ist zu dem des Adresskombinierers 62, der oben beschrieben wurde. Folglich, falls die Anzahl von Zeilen Nr eine Potenz von 2 ist, kann der Adressseparator 71 einfach die Adressbits separieren, die durch den Generator 70 ausgegeben werden in meist bedeutende Bits und wenigst bedeutende Bits; in gleicher Weise wird die Adresse des Generators 70 durch Nr dividiert, um einen ganzzahligen Quotienten und einen Rest zu produzieren, welche die zwei Ausgänge des Adressseparators 71 bilden.
  • Der Adressdekodierer 72 führt die inverse Funktion des Adresskodierers 53 aus. Wie oben angedeutet, kann bei dem algebraischen Verschränkungsprozess, der hierin beschrieben wurde, die Struktur des Entschränkers exakt die gleiche sein wie die Struktur des Verschränkers, und entsprechend ist der Adressdekoder 72 exakt der gleiche wie der Adresskodierer 53. Entsprechend ist die detaillierte Struktur des Adressdekoders 72 nicht in 3 dargestellt, da sie identisch zur Struktur des Adresskodierers 53 ist, die in 3 gezeigt ist. Es kann begrüßt werden, dass die gleiche Struktureigenschaft der komplementären Operationen zum Verschränken und Entschränken für einen beträchtlichen Vorteil sorgt und für eine Vereinfachung bei der Implementierung dieser Funktionen.
  • Die Ausgaben des Adressdekoders 72 werden im Speicher 73 gepuffert und die gepufferten Ausgaben des Speichers werden in den Vergleichern 74 jeweils mit den aktuellen Zählerständen k und I des Zeilenzählers 51 und Spaltenzählers 52 des Kanalverschränkers 28 verglichen, um ein Wählersteuerungssignal auf einer Lei tung 77 bereitzustellen mit einem vorbestimmten Zustand, wenn die verglichenen Werte die gleichen sind. Das Wählersteuerungssignal wird folglich auf der Leitung 77 mit diesem Zustand zu jedem Zeitpunkt produziert, an dem ein Bit auf der Leitung 66 punktiert oder wiederholt wird. Zu anderen Zeiten, für Bits welche nicht punktiert oder wiederholt werden, steuert das Steuerungssignal auf Leitung 77 den Wähler 75, um seiner Ausgangsleitung 76 synchron wie bestimmt durch das Taktsignal CLK ein Bit von der Leitung 66 zuzuführen, das einem mittleren zugeführt (wie gezeigt in 3) von diesen drei Eingängen des Wählers 75 zugeführt wird. Zum Zeitpunkt jedes zu wiederholenden oder zu punktierenden Bits, steuert das Steuerungssignal auf der Leitung 77 anstatt dessen den Wähler 75, um seiner Ausgangsleitung ein Bit von entweder seinem oberen Eingang oder seinem unteren Eingang (wie gezeigt in 3) zuzuführen, abhängig davon, ob Bits jeweils zu wiederholen oder punktieren sind, wie bestimmt durch einen weiteren Steuerungseingang P/R für den Wähler 75. Der obere Eingang des Wählers 75 ist mit der Ausgangsleitung 76 verbunden, um Bitwiederholung bereitzustellen, und der untere Eingang des Wählers 75 ist so dargestellt, dass er keine Verbindung hat, um für Bitpunktierung zu sorgen.
  • Wie oben dargestellt, wird für eine konstante Ausgabedatenbitrate der verschränkten und Raten angepassten Datenbits durch einen Puffer (nicht gezeigt) gesorgt, welchem die Datenbits an der Ausgangsleitung 76 zugeführt werden.
  • Wegen der Adressdekodierung, die durch den Dekoder 72 in der Ratenanpassungsfunktion 26 bereitgestellt wird, kann der Ratenanpassungsadressgenerator 70 einfach das gewünschte Muster von punktierten oder wiederholten Bits in Begriffen der normalen Matrixadressen auf die oben beschriebene Weise mit Bezug auf 2 bestimmen, indem er den einzelnen Parameter eos verwendet, der auf eine gewünschte Weise bestimmt wird, um dieses Muster zu optimieren. Zum Beispiel könnte dieser Parameter durch eine Gleichung wie eos=[2py+1]mod2Nr bestimmt werden, wo wie oben beschrieben y die Anzahl von zu punktierenden oder wiederholenden Bits für jede Spalte der Matrix ist und p ein Spaltenindex von 0 bis 7 ist (für den Fall von Nc=8).
  • Dieses Beispiel, mit Verschränkung wie oben beschrieben von 8 Datentransportrahmen, jeder von 10 Bits, und welcher eine maximale Punktierungsrate von 20% erfordert, um Kanal verschränkte und Raten angepasste Funkrahmen von jeweils 8 Bits zu produzieren (eine Gesamtheit von 16 von 80 Bits wird punktiert oder gelöscht) wird ferner veranschaulicht durch die folgenden Tabellen 1, 2 und 3. Folglich Nc=8 und Nr=10.
  • Tabelle 1 veranschaulicht den Eintrag von 80 Datenbits, nummeriert von 0 bis 79 Zeile für Zeile in einer 10 mal 8 natürlichen Matrix mit dem Zeilenindex k von 1 bis 10 und dem Spaltenindex 1 von 1 bis 8.
  • Tabelle 1
    Figure 00130001
  • Die Kanalverschränkung wie oben beschrieben erzeugt eine Zufallsmatrix wie gezeigt in der nachfolgenden Tabelle 2:
  • Tabelle 2
    Figure 00140001
  • Die oben beschriebene Ratenanpassung punktiert dann 16 Bits, zwei von jeder Spalte der Zufallsmatrix in einem Muster, das durch den Ratenanpassungsalgorithmus erzeugt wird, um eine punktierte Zufallsmatrix zu erhalten, wie in der nachfolgenden Tabelle 3 gezeigt.
  • Tabelle 3
    Figure 00150001
  • Die Kanal verschränkten und Raten angepassten Datenbits werden Spalte für Spalte aus Tabelle 3 abgeleitet, d.h. in der Reihenfolge [57, 35,..., 51, 7, 67 ,40,..., 26, 4]. Die punktierten Bits sind 2, 9, 11, 16, 25, 29, 31, 32, 34, 38, 47, 54, 61, 64, 68 und 75, für welche die maximale Punktierungsdistanz 9 beträgt (25 – 16) und die minimale Punktierungsdistanz 1 beträgt (32 – 31); dieser kleine minimale Punktierungsabstand zeigt an, dass dieses spezielle Beispiel nicht optimal ist, weil eine größere Punktierungsdistanz wünschenswert ist. Es kann begrüßt werden, dass zahlreiche andere Bestimmungen von Parametern speziell des Parameters eos bereitgestellt werden können, um den Punktierungsprozess zu optimieren.
  • Wie oben dargestellt, ist es für den Betrieb des zweiten Verschränkers 34 wünschenswert, nicht die erreichte Leistungsfähigkeit als ein Ergebnis des ersten Verschränkers 28 zu verschlechtern, und zu diesem Zweck ist es vorteilhaft, dass der zweite Verschränker 34 auf eine einfache Mischungsoperation reduziert wird, welche Datenströme mit verschiedenen QoS verschränkt, während sie die Sprei zungseigenschaften beibehält, die durch den ersten Verschränker 28 für jeden QoS Datenstrom erreicht wurden.
  • 4 zeigt ein Ablaufdiagramm eines Bitmischungsalgorithmus, der vorteilhaft verwendet werden kann, um die Bits von zwei Datenströmen von verschränktem Funkrahmen zu mischen, die wie oben beschrieben bereitgestellt werden von jeweiligen Diensteblöcken 12, über den Dienstemultiplexer 10 in 1 bereitgestellt werden. Ein Strom wird mit TQ1 bezeichnet, der Rahmen von N1 Bit hat und ein zweiter Strom mit TQ2, der Rahmen von N2 Bits hat, wobei N1 3N2, veranschaulicht 4, wie die Bits des Stroms TQ2 in den Strom TQ1 eingefügt werden. Mit Bezug auf 4 wird zunächst in einem Block 82 ein Parameter e zu N1 initialisiert und ein Zähler r wird zu 1 initialisiert. In einem Block 83 wird bestimmt, ob r ≤ N1 ist und falls dies der Fall ist, wird in einem Block 84 der Wert von e um 2N2 verringert. In einem nachfolgenden Entscheidungsblock 85 wird bestimmt, ob e ≤ 0 ist, und falls dies so ist, wird in einem Block 86 das nächste Bit im Strom TQ2 in den Strom TQ1 eingefügt, der Wert von e wird um 2N1 in einem Block 87 erhöht, der Zähler r wird um 1 in einem Block 88 erhöht, und eine Rückverzweigung wird zum Entscheidungsblock 83 durchgeführt. Eine negative Entscheidung im Block 85 (d.h. e>0) führt zu einer Rückverzweigung zum Block 83 über den Block 88, um den Zähler r zu inkrementieren, ohne eine Biteinfügung oder Änderung im Wert von e. Eine negative Entscheidung im Block 83 (d.h. r>N1) zeigt an, dass das Ende des Rahmens erreicht wurde und entsprechend endet die Sequenz im Stoppblock 81.
  • Für mehr als zwei Datenströme wird der gleiche Prozess rekursiv auf die aufeinander folgenden Datenströme angewendet. Es kann aus der obigen Beschreibung begrüßt werden und der Veranschaulichung in 4, dass die Schritte dieses Prozesses eine direkte Korrelation mit den Schritten der Punktierungs- und Wiederholungsprozesse aus 2 haben, sodass die Implementierung dieses rekursiven Mischungsprozesses speziell bequem sein kann.
  • Wie oben angedeutet, wird die Punktierung von Bits, um die gewünschte Ratenanpassung zu erhalten, auf Datenbits angewendet, welche Redundanz aufgrund der FEC Kodierung aufweisen, die durch die Kodierer 22 bereitgestellt wird. Eine bevorzugte Form von Kodierung ist die sogenannte Turbo (parallel verkettete gefaltete) Kodierung, in welcher die kodierten Datenbits die Eingangsdatenbits selbst aufweisen, die als systematische Datenbits S bezeichnet werden, und die Parity Bits P1 und P2, die durch die Faltungskodierer bereitgestellt werden, die auf die Eingangsdatenbits arbeiten und die verschränkten Eingangsdatenbits. Die Parity Bits P1 und P2 werden typischerweise innerhalb des Turbokodierers punktiert, um einen Turbokodierer von gewünschter Rate bereitzustellen. Für Kodierer 22 die durch Turbokodierer aufgebaut werden können, ist es notwendig sicherzustellen, dass die nachfolgende Ratenanpassungsfunktion 26 nicht irgendwelche der systematischen Bits S punktiert, sondern lediglich die Parity Bits P1 und/oder P2. Im Falle der Wiederholung wurde bestimmt, dass die Wiederholung der Parity Bits P1 und P2 um einen Faktor von der Größenordnung von 2 oder 3 mal der Wiederholung der systematischen Bits S, für eine Leistungssteigerung sorgt.
  • Zu diesen Zielen, veranschaulicht 5 eine Modifikation eines Teils der Anordnung aus 1 für die Kanalverschränkung und Ratenanpassung von Daten, die durch Turbokodierung kodiert wurden. Mit Bezug auf 5 wird ein Turbokodierer gezeigt, der einen der FEC Kodierer 22 aufbaut innerhalb eines gestrichelten Rechtecks 90 und der wie wohl bekannt ist, einen Turbocodeverschränker 91 aufweist, welcher die Eingangsdatenbits verschränkt und zwei Faltungskodierer 92, welche auf die Eingangsdatenbits arbeiten vor und nach der Verschränkung, um Parity Bits P1 und P2 zu produzieren, wobei die Eingangsdatenbits ebenso den Kodiererausgängen als systematische Bits S zugeführt werden. Ein Punktierungsblock, nicht gezeigt, kann ebenso vorliegen, um lediglich einige der Parity Bits P1 und P2 zur Zufuhr zu den Kodiererausgängen auszuwählen.
  • Anstatt eines einzigen Kanalverschränkers wie oben beschrieben veranschaulicht 5 der individuelle Kanalverschränker 93 für den systematischen Bitstrom und den Parity Bitstrom bereitgestellt werden. Wie in 5 gezeigt, gibt es drei Kanalverschränker 93, aber es kann begrüßt werden, dass die Ströme von Parity Bits P1 und P2 zusammen kombiniert und verschränkt werden können, sodass lediglich zwei Kanalverschränker bereitgestellt werden, einer für den systematischen Bitstrom und der andere für den Parity Bitstrom. Weitere Eingänge zu den Kanalverschränkern 93 in 5 zeigen das Multiplexieren von systematischen und Parity Bitströmen jeweils an für mehrere Kanäle entsprechend dem Multiplexer 24 in 1.
  • Die Ratenanpassungsfunktion, welche den Kanalverschränkern 93 folgt, wird mit einem gestrichelten Rechteck 94 dargestellt. Eine Punktierungsfunktion 95 wird lediglich auf die Kanal verschränkten Parity Bitströme angewendet, wohingegen eine Wiederholungsfunktion 96 auf die Parity und systematischen Bitströme angewendet werden kann, wobei ein Wähler 97 dargestellt ist, um die Kanal verschränkten Bits entsprechend zu koppeln. Die Punktierung und Wiederholung kann so sein wie oben beschrieben. Es kann begrüßt werden, dass die Darstellung in 5 in dieser Hinsicht diagrammatisch beabsichtigt ist, um das Prinzip darzustellen, dass die Punktierung nicht auf die systematischen Bits angewendet wird anstatt die tatsächliche Implementierung der Ratenanpassungsfunktion zu zeigen. Es kann begrüßt werden, z.B., dass Punktierung oder Wiederholung wie benötigt lediglich auf die Parity Bitströme angewendet werden könnte, um die gewünschte Ratenanpassung bereitzustellen, ohne jegliche Punktierung oder Wiederholung des systematischen Bitstroms.
  • Obwohl die obige Beschreibung auf separate Funktionen und Einheiten der verschiedenen hierin beschriebenen Prozesse Bezug nimmt, kann es begrüßt werden, dass diese in vielen Fällen implementiert werden können, indem Funktionen von einem oder mehreren digitalen Signalprozessoren oder anderen integrierten Schaltkreisen verwendet werden.
  • Obwohl spezielle Ausführungsformen und Beispiele der Erfindung oben beschrieben wurden, kann es begrüßt werden, dass zahlreiche Modifikationen, Veränderungen und Anpassungen durchgeführt werden können, ohne vom Schutzbereich der Erfindung wie vorgegeben in den Ansprüchen abzuweichen.

Claims (6)

  1. Verfahren der Verschränkung und Ratenanpassung parallel verknüpfter faltungskodierter Datenbits, umfassend die Schritte der Verschränkung der kodierten Datenbits und der Ratenanpassung der verschränkten kodierten Datenbits durch Punktierung einiger der kodierten Datenbits, wobei die kodierten Datenbits systematische Bits (S) und Paritätsbits (P1, P2) umfassen, dadurch gekennzeichnet, dass eine Vielzahl von getrennten Strömen für den Ratenanpassungsschritt bereit gestellt werden, die einen ersten verschränkten Bitstrom, der die systematischen Bits enthält, und wenigstens einen zweiten verschränkten Bitstrom umfassen, der wenigstens einige der Paritätsbits enthält, und dass der Ratenanpassungsschritt die Punktierung von Bits aus nur dem wenigstens einen zweiten verschränkten Bitstrom umfasst.
  2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass zwei zweite verschränkte Bitströme, die Paritätsbits enthalten, in dem Verschränkungsschritt erzeugt werden und dass der Ratenanpassungsschritt die Punktierung von Paritätsbits aus beiden zweiten verschränkten Bitströmen umfasst.
  3. Verfahren der Verschränkung und Ratenanpassung parallel verknüpfter faltungskodierter Datenbits, umfassend die Schritte der Verschränkung der kodierten Datenbits und der Ratenanpassung der verschränkten kodierten Datenbits durch Wiederholung einiger der kodierten Datenbits, wobei die kodierten Datenbits systematische Bits (S) und Paritätsbits (P1, P2) umfassen, dadurch gekennzeichnet, dass eine Vielzahl von getrennten Strömen für den Ratenanpassungsschritt bereit gestellt werden, die einen ersten verschränkten Bitsstrom, der die systematischen Bits enthält, und wenigstens einen zweiten verschränkten Bitsstrom umfassen, der wenigstens einige der Paritätsbits enthält, und dass der Raten anpassungsschritt die Wiederholung von Paritätsbits des wenigstens einen zweiten verschränkten Bitstroms mit einem größeren Wiederholungsfaktor als irgendeine Wiederholung von systematischen Bits des ersten verschränkten Datenstroms umfasst.
  4. Vorrichtung zur Verschränkung und Ratenanpassung parallel verknüpfter faltungskodierter Datenbits, umfassend Verschränkungsmittel (93) zur Verschränkung der kodierten Datenbits und Ratenanpassungsmittel (94) zur Punktierung einiger der verschränkten kodierten Datenbits, wobei die kodierten Datenbits systematische Bits (S) und Paritätsbits (P1, P2) umfassen, dadurch gekennzeichnet, dass die Ratenanpassungsmittel eingerichtet sind, eine Vielzahl von verschiedenen Strömen zu empfangen, die einen ersten verschränkten Bitstrom, der die systematischen Bits enthält, und wenigstens einen zweiten verschränkten Bitstrom beinhalten, der wenigstens einige der Paritätsbits enthält, und Bits aus nur dem wenigstens einen zweiten verschränkten Datenstrom zu punktieren.
  5. Vorrichtung gemäß Anspruch 4, dadurch gekennzeichnet, dass die Verschränkungsmittel (93) eingerichtet sind, zwei zweite verschränkte Bitströme zu erzeugen, die Paritätsbits enthalten, und dass die Ratenanpassungsmittel (94) eingerichtet sind, Paritätsbits aus beiden zweiten verschränkten Bitströmen zu punktieren.
  6. Vorrichtung zur Verschränkung und Ratenanpassung parallel verknüpfter faltungskodierter Datenbits, umfassend Verschränkungsmittel (93) zur Verschränkung der kodierten Datenbits und Ratenanpassungsmittel (94) zur Wiederholung einiger der verschränkten kodierten Datenbits, wobei die kodierten Datenbits systematische Bits (S) und Paritätsbits (P1, P2) umfassen, dadurch gekennzeichnet dass, die Ratenanpassungsmittel eingerichtet sind, eine Vielzahl von getrennten Strömen zu empfangen, die einen ersten verschränkten Bitstrom, der die systematischen Bits enthält, und wenigstens einen zweiten verschränkten Bit strom beinhalten, der wenigstens einige der Paritätsbits enthält, und Paritätsbits des wenigstens einen zweiten verschränkten Bitstroms mit einem größeren Wiederholungsfaktor als irgendeine Wiederholung von systematischen Bits des ersten verschränkten Datenstroms zu wiederholen.
DE60020637T 1999-04-13 2000-04-11 Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem Expired - Lifetime DE60020637T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA2268853 1999-04-13
CA2268853A CA2268853C (en) 1999-04-13 1999-04-13 Rate matching and channel interleaving for a communications system

Publications (2)

Publication Number Publication Date
DE60020637D1 DE60020637D1 (de) 2005-07-14
DE60020637T2 true DE60020637T2 (de) 2006-05-04

Family

ID=4163460

Family Applications (2)

Application Number Title Priority Date Filing Date
DE60037463T Expired - Lifetime DE60037463T2 (de) 1999-04-13 2000-04-11 Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem
DE60020637T Expired - Lifetime DE60020637T2 (de) 1999-04-13 2000-04-11 Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE60037463T Expired - Lifetime DE60037463T2 (de) 1999-04-13 2000-04-11 Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem

Country Status (9)

Country Link
US (3) US6744744B1 (de)
EP (2) EP1045521B1 (de)
JP (3) JP4790103B2 (de)
CN (3) CN1187903C (de)
AT (2) ATE297610T1 (de)
CA (2) CA2742096C (de)
DE (2) DE60037463T2 (de)
ES (1) ES2243203T3 (de)
HK (1) HK1032693A1 (de)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2742096C (en) * 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
FR2792788B1 (fr) 1999-04-21 2001-07-13 Mitsubishi Electric France PROCEDE D'EQUILIBRAGE DU RAPPORT Eb/I DANS UN SYSTEME cdma A MULTIPLEXAGE DE SERVICE ET SYSTEME DE TELECOMMUNICATION L'UTILISANT
EP1357675B2 (de) 1999-06-25 2009-01-14 Samsung Electronics Co., Ltd. Vorrichtung und Verfahren zur Kanalkodierung und Multiplexen in einem CDMA-Kommunikationssystem
IL141800A0 (en) * 1999-07-06 2002-03-10 Samsung Electronics Co Ltd Rate matching device and method for a data communication system
AU751376B2 (en) * 1999-07-08 2002-08-15 Samsung Electronics Co., Ltd. Apparatus and method for controlling a demultiplexer and a multiplexer used for rate matching in a mobile communication system
EP1091517A1 (de) * 1999-10-07 2001-04-11 Siemens Aktiengesellschaft Verfahren und System zur Übertragung von punktierten oder wiederholten Daten
FI114766B (fi) 1999-11-30 2004-12-15 Nokia Corp Menetelmä ja järjestelmä kehyksen sisäisen lomituksen toteuttamiseksi
US7000174B2 (en) 1999-12-20 2006-02-14 Research In Motion Limited Hybrid automatic repeat request system and method
JP2001285077A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 通信装置および通信方法
JP4409048B2 (ja) * 2000-05-22 2010-02-03 三菱電機株式会社 通信装置および通信方法
KR100421164B1 (ko) * 2000-06-12 2004-03-04 삼성전자주식회사 이동통신시스템에서 전송율 정보 부호화 및 복호화 장치 및 방법
EP2293452B1 (de) * 2000-07-05 2012-06-06 LG ELectronics INC. Verfahren zum Punktieren eines turbocodierten Datenblock
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
KR100434470B1 (ko) * 2000-10-09 2004-06-05 삼성전자주식회사 분할모드에 따른 전송형식 조합표시 비트의 부호화 장치및 방법
US7068627B2 (en) * 2000-10-19 2006-06-27 Samsung Electronics Co., Ltd. Device and method for transmitting data with different qualities in mobile communication system
RU2237977C2 (ru) * 2000-10-21 2004-10-10 Самсунг Электроникс Ко., Лтд. Передача пакетных данных в системе мобильной связи
US6940867B1 (en) * 2000-11-02 2005-09-06 Uniden America Corporation System and method for transmission of digitized audio samples
US6798826B1 (en) * 2000-11-06 2004-09-28 Qualcomm Incorporated Method and apparatus for performing reverse rate matching in a CDMA system
KR100403085B1 (ko) * 2000-12-29 2003-10-30 엘지전자 주식회사 하이브리드 ａｒｑ 시스템에서 레이트매칭 알고리즘의초기치 설정방법
CN100426713C (zh) * 2001-01-31 2008-10-15 三菱电机株式会社 错误修正处理的通信方法及应用该通信方法的通信装置
KR100735383B1 (ko) * 2001-02-09 2007-07-04 삼성전자주식회사 무선 시스템에서 데이터 서비스 장치 및 방법
CN1268062C (zh) * 2001-02-13 2006-08-02 三星电子株式会社 在通信系统中生成代码的设备和方法
KR100724921B1 (ko) * 2001-02-16 2007-06-04 삼성전자주식회사 통신시스템에서 부호 생성 및 복호 장치 및 방법
TWI260171B (en) * 2001-04-16 2006-08-11 Interdigital Tech Corp Physical layer processing for a wireless communication system using code division multiple access
US6987778B2 (en) 2001-05-22 2006-01-17 Qualcomm Incorporated Enhanced channel interleaving for optimized data throughput
US7012911B2 (en) * 2001-05-31 2006-03-14 Qualcomm Inc. Method and apparatus for W-CDMA modulation
KR100414067B1 (ko) * 2001-06-05 2004-01-07 엘지전자 주식회사 인터리브 메모리 제어 장치 및 방법
CA2390096C (en) * 2001-06-11 2007-12-18 Stewart N. Crozier High-performance low-memory interleaver banks for turbo-codes
US7349691B2 (en) * 2001-07-03 2008-03-25 Microsoft Corporation System and apparatus for performing broadcast and localcast communications
CA2354285A1 (en) * 2001-07-27 2003-01-27 Ramesh Mantha Method, system and apparatus for transmitting interleaved data between stations
US7260770B2 (en) * 2001-10-22 2007-08-21 Motorola, Inc. Block puncturing for turbo code based incremental redundancy
KR100445899B1 (ko) * 2001-12-14 2004-08-25 한국전자통신연구원 터보 코드 인코더 및 그의 부호율 감소 방법
ES2328909T3 (es) * 2002-01-07 2009-11-19 Siemens Aktiengesellschaft Procedimiento y dispositivo para la transmision de datos, en el que se señaliza un modelo de adaptacion de velocidad de bits entre emisor y receptor.
JP3629241B2 (ja) * 2002-01-30 2005-03-16 松下電器産業株式会社 レートマッチング装置及びレートマッチング方法
DE10207146A1 (de) * 2002-02-20 2003-08-28 Infineon Technologies Ag Hardware-Schaltung zur Punktierung und Wiederholungscodierung von Datenströmen und Verfahren zum Betrieb der Hardware-Schaltung
US8009550B2 (en) 2002-04-08 2011-08-30 Siemens Aktiengesellschaft Method and communications device for adapting the data transfer rate in a communications device
US7236480B2 (en) * 2002-06-07 2007-06-26 Sandbridge Technologies, Inc. Method of first interleaving of a two interleaver transmitter
DE10226394B4 (de) * 2002-06-13 2006-10-19 Siemens Ag Verfahren zur Datenübertragung
US7003703B2 (en) * 2002-06-21 2006-02-21 Sandbridge Technologies, Inc. Method of interleaving/deinterleaving in a communication system
WO2004014012A1 (en) * 2002-08-01 2004-02-12 Koninklijke Philips Electronics N.V. Coding and decoding for rate matching in data transmission
JP2004104347A (ja) * 2002-09-06 2004-04-02 Ricoh Co Ltd 画像処理装置、画像処理方法、プログラム及び記録媒体
US7293217B2 (en) * 2002-12-16 2007-11-06 Interdigital Technology Corporation Detection, avoidance and/or correction of problematic puncturing patterns in parity bit streams used when implementing turbo codes
US7606157B2 (en) * 2003-01-23 2009-10-20 Broadcom Corporation Apparatus and method for communicating arbitrarily encoded data over a 1-gigabit ethernet
US7269783B2 (en) * 2003-04-30 2007-09-11 Lucent Technologies Inc. Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching
US8576820B2 (en) * 2003-07-03 2013-11-05 Broadcom Corporation Standby mode for use in a device having a multiple channel physical layer
JP4318980B2 (ja) * 2003-07-17 2009-08-26 三菱電機株式会社 無線通信装置の符号化処理装置および復号化処理装置
US7145891B2 (en) * 2003-07-29 2006-12-05 Motorola, Inc. Method and apparatus to provide desired quality-of-service levels to multiple communication services
KR20050020526A (ko) * 2003-08-23 2005-03-04 삼성전자주식회사 이동통신시스템에서 비트 인터리빙장치 및 방법
JP4041450B2 (ja) * 2003-10-23 2008-01-30 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 通信端末装置および通信方法
KR100557087B1 (ko) * 2003-11-18 2006-03-03 삼성전자주식회사 고속 순방향 패킷 접속 방식을 사용하는 통신 시스템에서비트 재정렬을 수행하는 장치 및 방법
US7558280B2 (en) * 2003-12-11 2009-07-07 Broadcom Corporation Apparatus and method for auto-negotiation in a communication system
US7414971B2 (en) * 2004-09-03 2008-08-19 Analog Devices, Inc. Method and apparatus for rate matching in a telecommunications system
US20060156171A1 (en) * 2004-12-15 2006-07-13 Seagate Technology Llc Combining spectral shaping with turbo coding in a channel coding system
FR2880483A1 (fr) * 2004-12-31 2006-07-07 France Telecom Procede et dispositif d'entrelacement
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
WO2007043384A1 (ja) * 2005-10-11 2007-04-19 Matsushita Electric Industrial Co., Ltd. 符号化方法及び符号化装置、復号方法及び復号装置
US20070115960A1 (en) * 2005-11-04 2007-05-24 Mediatek Inc. De-interleaver for data decoding
US20070104225A1 (en) * 2005-11-10 2007-05-10 Mitsubishi Denki Kabushiki Kaisha Communication apparatus, transmitter, receiver, and error correction optical communication system
US7590044B2 (en) * 2005-11-14 2009-09-15 Motorola, Inc. Method and apparatus for interleaving\within a communication system
US7742519B2 (en) * 2005-12-19 2010-06-22 St-Ericsson Sa Method for rate matching in data transmission
JP4898707B2 (ja) 2005-12-27 2012-03-21 パナソニック株式会社 無線送信装置およびマルチキャリア信号生成方法
CN101039245A (zh) * 2006-03-13 2007-09-19 华为技术有限公司 高速以太网到光传输网的数据传输方法及相关接口和设备
US20080120530A1 (en) * 2006-11-22 2008-05-22 Yu-Min Chuang Transceiver puncture circuit of wireless communication system
US8726121B2 (en) * 2007-03-27 2014-05-13 Qualcomm Incorporated Circular buffer based rate matching
US20080301536A1 (en) * 2007-05-31 2008-12-04 Interdigital Technology Corporation Channel coding and rate matching for lte control channels
US8266508B2 (en) * 2007-06-08 2012-09-11 Telefonaktiebolaget L M Ericsson (Publ) Computational efficient convolutional coding with rate matching
CN101087181B (zh) * 2007-07-11 2011-09-21 中兴通讯股份有限公司 一种解交织和解速率匹配的方法
JP5088110B2 (ja) * 2007-11-27 2012-12-05 日本電気株式会社 受信回路
CN101674150B (zh) * 2008-09-12 2013-06-12 中兴通讯股份有限公司 速率匹配方法和装置
US8621322B2 (en) * 2008-09-30 2013-12-31 Freescale Semiconductor, Inc. Data interleaver
CN101710850B (zh) * 2008-12-26 2013-10-30 三星电子株式会社 卷积Turbo编码方法及实现编码方法的设备
CN101540654B (zh) * 2009-05-04 2011-07-27 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
CN101547064B (zh) * 2009-05-06 2011-11-09 普天信息技术研究院有限公司 一种交织速率匹配和解交织解速率匹配方法
JP5365455B2 (ja) * 2009-09-30 2013-12-11 富士通株式会社 レート調整装置、レート調整方法及びレート調整プログラム
CN101783719B (zh) * 2010-03-18 2013-03-20 华为技术有限公司 一种速率匹配和解速率匹配方法、装置和通信系统
KR20120071511A (ko) * 2010-12-23 2012-07-03 한국전자통신연구원 이동통신 시스템의 데이터 레이트 매칭 방법 및 장치
US8532112B2 (en) * 2011-09-23 2013-09-10 Lsi Corporation Interleaving for wideband code division multiple access
WO2015060639A1 (ko) * 2013-10-22 2015-04-30 엘지전자 주식회사 기계타입통신을 지원하는 무선 접속 시스템에서 물리하향링크제어채널 전송 방법 및 장치
KR101853752B1 (ko) 2013-11-20 2018-05-02 후아웨이 테크놀러지 컴퍼니 리미티드 폴라 코드 처리 방법 및 장치
WO2015089741A1 (zh) 2013-12-17 2015-06-25 华为技术有限公司 接收数据的方法及设备，以及发送数据的方法及设备
WO2015123842A1 (zh) * 2014-02-20 2015-08-27 华为技术有限公司 编码的速率匹配处理方法和装置
RU2637476C1 (ru) 2014-02-21 2017-12-04 Хуавэй Текнолоджиз Ко., Лтд. Способ и устройство согласования скорости для полярного кода
WO2016101089A1 (zh) 2014-12-22 2016-06-30 华为技术有限公司 极性码的编码方法和编码装置
KR102422275B1 (ko) * 2015-07-30 2022-07-18 삼성전자주식회사 무선 통신 시스템에서 채널 부호화 및 복호화 방법과 장치
JP6820168B2 (ja) * 2016-08-29 2021-01-27 日本放送協会 送信装置及び受信装置
US9954561B2 (en) 2016-09-12 2018-04-24 The Boeing Company Systems and methods for parallelizing and pipelining a tunable blind source separation filter
US10429491B2 (en) 2016-09-12 2019-10-01 The Boeing Company Systems and methods for pulse descriptor word generation using blind source separation
US10324168B2 (en) 2016-09-12 2019-06-18 The Boeing Company Systems and methods for spatial filtering using data with widely different error magnitudes
US10324167B2 (en) 2016-09-12 2019-06-18 The Boeing Company Systems and methods for adding functional grid elements to stochastic sparse tree grids for spatial filtering
US10499416B2 (en) * 2017-01-10 2019-12-03 Qualcomm Incorporated Downlink channel rate matching of synchronization signal block transmissions in a new radio wireless communication system
WO2018129695A1 (en) * 2017-01-12 2018-07-19 Qualcomm Incorporated Puncturing and repetition for data encoding
US11258535B2 (en) * 2017-06-16 2022-02-22 Lg Electronics Inc. Method and apparatus for transmitting information
WO2019139377A1 (ko) * 2018-01-12 2019-07-18 엘지전자 주식회사 인터리빙을 수행하는 방법 및 인터리버
CN112104380B (zh) * 2020-09-21 2024-03-19 Oppo广东移动通信有限公司 速率匹配方法、芯片及终端

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5469566A (en) * 1992-03-12 1995-11-21 Emc Corporation Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units
US5418813A (en) * 1993-12-06 1995-05-23 Motorola, Inc. Method and apparatus for creating a composite waveform
US5838733A (en) * 1993-12-23 1998-11-17 Motorola, Inc. Method and apparatus for mitigating signal distortion in a communication system
JP3169522B2 (ja) * 1995-01-19 2001-05-28 沖電気工業株式会社 データ受信装置
JPH08298466A (ja) * 1995-04-27 1996-11-12 N T T Ido Tsushinmo Kk 誤り訂正符号の生成方法
AU1977397A (en) * 1996-03-04 1997-09-22 Ericsson Inc. Digital communication system for adapting communications protocol based on a current communication channel condition
EP0849891A3 (de) * 1996-12-20 2000-01-19 Siemens Aktiengesellschaft Verfahren und Anordnung zum Aufbau einer Nutzkanalverbindung in einem Mobilfunknetz
JPH10276100A (ja) * 1997-03-28 1998-10-13 Hitachi Denshi Ltd ディジタル通信における誤り訂正方式
US5852614A (en) * 1997-05-29 1998-12-22 Trw Inc. Weighted interleaving for correlated channel coding
US6055277A (en) * 1997-05-29 2000-04-25 Trw Docket No. Communication system for broadcasting to mobile users
KR19990003242A (ko) * 1997-06-25 1999-01-15 윤종용 구조적 펀처드 길쌈부호 부호와 및 복호기
CN1150680C (zh) * 1997-07-30 2004-05-19 三星电子株式会社 自适应信道编码方法和装置
US6088387A (en) * 1997-12-31 2000-07-11 At&T Corp. Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
US6430722B1 (en) * 1998-01-23 2002-08-06 Hughes Electronics Corporation Forward error correction scheme for data channels using universal turbo codes
US6370669B1 (en) * 1998-01-23 2002-04-09 Hughes Electronics Corporation Sets of rate-compatible universal turbo codes nearly optimized over various rates and interleaver sizes
US6101626A (en) * 1998-02-04 2000-08-08 Lsi Logic Corporation Method for choosing coding schemes, mappings, and puncturing rates for modulations/encoding systems
US6147964A (en) * 1998-05-07 2000-11-14 Qualcomm Inc. Method and apparatus for performing rate determination using orthogonal rate-dependent walsh covering codes
CN100338885C (zh) 1998-06-05 2007-09-19 三星电子株式会社 用于速率匹配的发送机和方法
GB9814960D0 (en) 1998-07-10 1998-09-09 Koninkl Philips Electronics Nv Coding device and communication system using the same
US6028897A (en) * 1998-10-22 2000-02-22 The Aerospace Corporation Error-floor mitigating turbo code communication method
US6304991B1 (en) * 1998-12-04 2001-10-16 Qualcomm Incorporated Turbo code interleaver using linear congruential sequence
JP3515036B2 (ja) * 1999-02-19 2004-04-05 株式会社エヌ・ティ・ティ・ドコモ インターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置
HUP0200422A2 (en) * 1999-03-19 2002-06-29 Siemens Ag Data transmission with interleaving and subsequent rate matching by puncturing or repetition
FR2792128B1 (fr) * 1999-04-07 2001-09-07 Mitsubishi Electric France Procede et dispositif pour entrelacement de canal et multiplexage
CA2742096C (en) * 1999-04-13 2015-01-06 Ericsson Ab Rate matching and channel interleaving for a communications system
CN1268062C (zh) * 2001-02-13 2006-08-02 三星电子株式会社 在通信系统中生成代码的设备和方法

Also Published As

Publication number Publication date
EP1538757A3 (de) 2006-04-12
HK1032693A1 (en) 2001-07-27
US20130318416A1 (en) 2013-11-28
JP5457535B2 (ja) 2014-04-02
CN100344080C (zh) 2007-10-17
ES2243203T3 (es) 2005-12-01
EP1045521B1 (de) 2005-06-08
CA2742096C (en) 2015-01-06
CA2268853C (en) 2011-08-02
CN1327640C (zh) 2007-07-18
ATE381152T1 (de) 2007-12-15
DE60020637D1 (de) 2005-07-14
EP1045521A3 (de) 2003-01-02
US20040146029A1 (en) 2004-07-29
JP2001057521A (ja) 2001-02-27
CN1564485A (zh) 2005-01-12
EP1538757B1 (de) 2007-12-12
ATE297610T1 (de) 2005-06-15
JP2013048492A (ja) 2013-03-07
US6744744B1 (en) 2004-06-01
CN1272733A (zh) 2000-11-08
EP1538757A2 (de) 2005-06-08
CN1187903C (zh) 2005-02-02
JP4790103B2 (ja) 2011-10-12
CN1564484A (zh) 2005-01-12
JP5199403B2 (ja) 2013-05-15
DE60037463D1 (de) 2008-01-24
DE60037463T2 (de) 2008-12-04
JP2011139475A (ja) 2011-07-14
EP1045521A2 (de) 2000-10-18
CA2268853A1 (en) 2000-10-13
CA2742096A1 (en) 2000-10-13

Similar Documents

Publication Publication Date Title
DE60020637T2 (de) Ratenanpassung und Kanalverschachtelung für ein Kommunikationssystem
DE60221929T2 (de) Vorrichtung und Verfahren für Codegenerierung in einem Kommunikationssystem
DE10030407B4 (de) Verfahren zur optimalen Ratenanpassung in einem Mobilkommunikationssystem
DE60028525T2 (de) Vorrichtung und verfahren zur steuerung einem demultiplexeur und demultiplexeur für ratenanpassung in einem mobilen übertragungssystem
DE60034203T2 (de) Vorrichtung zur übereinstimmung der datenrate und verfahren zur datenübertragung
DE69922707T2 (de) Sender und Empfänger mit Ratenanpassung
DE69838451T2 (de) Verfahren und schaltung zur adaptiven kanalkodierung
EP4224719B1 (de) Sender mit einer interleaver-vorrichtung
DE60032441T2 (de) Vorrichtung und verfahren zur turboverschaltelung
DE60029181T2 (de) Multiplexverfahren und multiplexvorrichtung sowie verfahren und vorrichtung zur übertragung von datensignalen
DE69936626T2 (de) Kanalkodierung und -dekodierung für ein kommunikationssystem
DE29924886U1 (de) Kanalcodiervorrichtung
DE60217992T2 (de) System und Verfahren zum Erzeugen von Coden in einem Kommunikationssystem
DE60216040T2 (de) Verfahren und vorrichtung zur zuordnung faltungscodierter bits zu symbolen vor deren modulation
DE60002705T2 (de) Binnen-reihen permutationen für turbocode
DE60016561T2 (de) Blockverschachtelung für turbokodierung
DE69916726T2 (de) Kodierungsvorrichtung und -Verfahren
DE60110083T2 (de) Dekorrelation von interferenzen von mehreren verschachtelten Datenströmen
DE202007019438U1 (de) Code-Multiplexverfahren und System für geteilten Hochgeschwindigkeits-Abwärtsverbindungskanal
EP1219060B1 (de) Verfahren und vorrichtung zum übermitteln von datenrahmen und verfahren und vorrichtung zur datenratenanpassung
EP1302014B1 (de) Verfahren und einrichtung zur diversitätsübertragung codierter information
DE69908629T2 (de) Hybrid verschachteler für turbo-kodierer
DE60311997T2 (de) Verfahren zur ersten Verschachtelung für einen Sender mit zwei Verschachtelern
EP1169778A1 (de) Datenübertragung mit verschachtelung und anschliessender ratenanpassung durch punktierung oder wiederholung
DE69910965T2 (de) Verfahren und gerät zum schutz gegen fehler

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: BOCKHORNI & KOLLEGEN, 80687 MUENCHEN