DE60108204T2 - Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile - Google Patents

Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile Download PDF

Info

Publication number
DE60108204T2
DE60108204T2 DE60108204T DE60108204T DE60108204T2 DE 60108204 T2 DE60108204 T2 DE 60108204T2 DE 60108204 T DE60108204 T DE 60108204T DE 60108204 T DE60108204 T DE 60108204T DE 60108204 T2 DE60108204 T2 DE 60108204T2
Authority
DE
Germany
Prior art keywords
substrate
cover substrate
cover
connection
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60108204T
Other languages
English (en)
Other versions
DE60108204D1 (de
Inventor
Seok-jin Suwon-city Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of DE60108204D1 publication Critical patent/DE60108204D1/de
Publication of DE60108204T2 publication Critical patent/DE60108204T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

  • Die vorliegende Erfindung betrifft eine chipgroße Oberflächenmontage-Gehäusungsmethode für elektronische und mikroelektromechanische Systembauteile (MEMS).
  • Mit Bezug zu 1 wird eine herkömmliche chipgroße Gehäusung auf Waferebene beschrieben. Wie in 1 gezeigt ist, ist ein aktiver Bereich 4, in dem eine große Anzahl von integrierten Schaltungen ausgebildet sind, in einem ersten Substrat 1 gelegen. Ein zweites Substrat 2, das als Abdeckung zum Schutz des aktiven Bereichs 4 dient, ist mit dem ersten Substrat 1 kombiniert, während es von einer Frittenglaswand 3 getragen ist. Eine äußere Verbindungselektrode 5 ist auf dem ersten Substrat 1 angeordnet, erstreckt sich aber nicht bis zur Oberfläche des zweiten Substrats 2. Um diese Art von Chipgehäusung in einem System zur Anwendung zu installieren, ist eine Drahtverbindung notwendig. Wenn eine Chipgehäusung derart hergestellt wird, dass die Kapillare eines Drahtverbinders das zweite Substrat 2 nicht erreicht, stellt sich ein Problem, dass die Größe der einzelnen Chips zunimmt. Außerdem kann eine Flipchipverbindungstechnik, die bei der Oberflächenmontagegehäusung zum Zwecke der Herstellung von Miniaturchips verbreitet verwendet wird, bei einer solchen herkömmlichen Gehäusungsstruktur nicht angewendet werden.
  • JP-A-04033357 offenbart ein Verfahren zur Verhinderung des Eindringens von Feuchtigkeit und zur Abstrahlung von Wärme von einem Halbleiterchip umfassend: Umschließen des Halbleiterchips mit einem Trägerbehälter und einem Abdeckbehälter aus einem metallischen Material mit ausgezeichneten Wärmeemissionseigenschaften. Es ist ein Dichtungsring zwischen den Öffnungskanten der Behälter vorgesehen, um eine luftdichte Abdichtung auszubilden.
  • Gemäß der Erfindung wird eine chipgroße Oberflächenmontage-Gehäusungsmethode für elektronische und mikroelektromechanische Systembauteile zur Verfügung gestellt umfassend: (a) Ausbilden eines Verbindungs- und Abdichtungsmusters als tiefer Graben (Trench) in einer Oberfläche eines leitfähigen Abdecksubstrats unter Verwendung von Halbleiterherstellungs- und Mikrobearbeitungstechniken; (b) Füllen des Grabens als Muster des Abdecksubstrats mit einem Isoliermaterial wie Glas oder Keramik und Einebnen der Oberfläche der Abdeckung zur Ausbildung eines Verbindungsmusters; (c) akkurates Ausrichten des Abdecksubstrats mit einem Vorrichtungssubstrat, in dem die elektronischen und mikroelektromechanischen Systembauteile integriert sind und Verbinden des Abdecksubstrats und des Vorrichtungssubstrats; (d) Polieren der anderen Oberfläche des Abdecksubstrats zum Aufbringen des Isoliermaterials darin und Ausbilden eines Elektrodenmusters darauf; und (e) Zerteilen der abgedichteten und verbundenen Substrate zum Ausbilden einer vollständigen chipgroßen Gehäusung.
  • Die vorliegende Erfindung stellt ein Verfahren zur Herstellung einer neuen chipgroßen Oberflächenmontagegehäusung für eine Reihe von elektronischen und mikroelektromechanischen Systembauteilen (MEMS) zur Verfügung, in denen sowohl elektrische und physikalische Passivierung und Verbindung mit externen Schaltungen auf Waferebene erreicht werden können.
  • Es ist bevorzugt, dass das Abdecksubstrat als ein mit Fremdstoff dotiertes leitfähiges Halbleitersubstrat oder als Metallsubstrat mit einer Verarbeitungseignung und einem Schmelzpunkt über einer bestimmten Temperatur gebildet ist. Es ist bevorzugt, dass in Schritt (a) zum Ausbilden des Verbindungs- und Abdichtungsmusters im Abdecksubstrat, der tiefe Graben eine Tiefe von Hunderten von Mikrometern aufweist.
  • Es ist bevorzugt, dass das Halbleitersubstrat aus Silicium (Si) gebildet ist und das Metallsubstrat aus einem Metall ausgewählt aus der Gruppe bestehend aus rostfreiem Stahl, Kovar und Kupfer (Cu) gebildet ist.
  • Es ist bevorzugt, dass beim Füllen des Grabens des Abdecksubstrats mit Keramik in Schritt (b) Keramikpaste auf die Oberfläche des Abdecksubstrats aufgeschichtet wird und unter Druck in den Graben des Abdecksubstrats gepackt wird und das erhaltene Abdecksubstrat in einem Ofen thermisch behandelt wird. Es ist bevorzugt, dass Einebnen des Abdecksubstrats in Schritt (b) unter Verwendung von chemisch-mechanischem Polieren (CMP) vorgenommen wird, um Oberflächenrauhigkeit des Abdecksubstrats zu minimieren und die Verbindungs- und Befestigungsmuster des Abdecksubstrats freizulegen. Es ist bevorzugt, dass Schritt (c) durch ein Befestigungsverfahren ausgewählt aus der Gruppe bestehend aus Lötverbindung, eutektischer Verbindung, lückenloser Verbindung, anisotroper Leitfilmverbindung, leitfähiger Epoxidverbindung und anodischer Verbindung vorgenommen wird.
  • Das Ziel und die Vorteile der vorliegenden Erfindung werden besser ersichtlich aus einer ausführlichen Beschreibung einer bevorzugten Ausführungsform mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 eine Schnittansicht einer herkömmlichen chipgroßen Gehäusung auf Waferebene ist;
  • 2 eine Schnittansicht einer Chipgehäusung hergestellt durch ein Verfahren zur chipgroßen Oberflächenmontage-Gehäusung gemäß der vorliegenden Erfindung ist; und
  • 3A bis 3H Schnittansichten eines einzelnen Chips sind, die jeden Schritt des Verfahrens zur Herstellung der Chipgehäusung von 2 gemäß der vorliegenden Erfindung darstellen, worin
  • 3A eine Schnittansicht ist nach Durchführung von Photolithographie- und Ätzprozessen zur Ausbildung eines Verbindungs- und Abdichtungsmusters in einem zweiten Substrat,
  • 3B eine Schnittansicht ist nach Durchführung des Verbindens eines Glassubstrats und dem zweiten Substrat oder Beschichten des zweiten Substrats mit einem Sinterkeramikmaterial,
  • 3C eine Vertikalansicht ist nach Durchführung eines thermischen Prozesses in einem Hochtemperaturofen zum Füllen eines im zweiten Substrat ausgebildeten Grabens mit dem Keramikmaterial,
  • 3D eine Schnittansicht ist nach Durchführung eines chemisch-mechanischen Polierens auf der Oberseite des zweiten Substrats,
  • 3E eine Schnittansicht ist nach selektivem Ätzen eines Hohlraumbereichs zur Gehäusung von MEMS-Vorrichtungen, die eine Vibrationskammer benötigen, und
  • 3F eine Schnittansicht ist nach akkuratem Ausrichten des Elektrodenmusters eines ersten Substrats, bei dem elektronische oder mikroelektromechanische Systembauteile (MEMS) integriert sind, mit dem Verbindungs- und Abdichtungsmuster des zweiten Substrats, das als Abdeckung dient, und damit kombiniert ist,
  • 3G eine Schnittansicht ist nach Durchführung von chemisch-mechanischem Polieren auf der Oberseite des zweiten Substrats kombiniert mit dem ersten Substrat, und
  • 3H eine Schnittansicht ist nach Ausbilden eines externen Verbindungselektrodenmusters auf dem zweiten Substrat.
  • Die Struktur einer Chipgehäusung hergestellt nach einem Verfahren zur chipgroßen Oberflächenmontage-Gehäusung für elektronische und mikroelektromechanische Systembauteile (MEMS) gemäß der vorliegenden Erfindung wird mit Bezug zu 2 beschrieben.
  • Wie in 2 gezeigt ist einem aktiven Bereich 7, in dem eine Reihe von Vorrichtungen ausgebildet sind, in einem ersten Substrat 6 für Vorrichtungen (nachfolgend „erstes Vorrichtungssubstrat") vorhanden. Das erste Vorrichtungssubstrat 6 ist mit einem zweiten Substrat 12 kombiniert, das als Abdeckung dient (nachfolgend „zweites Abdecksubstrat") das mit Glas oder Keramik 13 gefüllt ist, wobei ein leitfähige Verbindungsmaterialschicht 10 verwendet ist. Das zweite Abdecksubstrat 12 ist aus n+-Si, p+-Si, rostfreiem Stahl, Kovar oder Kupfer gebildet. Die leitfähige Verbindungsmaterialschicht 10 ist aus Lot, Gold (Au), anisotropem leitfähigem Film oder leitfähigem Epoxid gebildet. Ein Hohlraum 8 ist durch Abdichten ausgebildet. Das erste Vorrichtungssubstrat 6 und das zweite Abdecksubstrat 12 sind derart kombiniert, dass auf dem ersten Vorrichtungssubstrat 9 mit Aluminium (Al) oder Au ausgebildete einzelne Vorrichtungselektroden 9 mit auf dem zweiten Abdecksubstrat 12 ausgebildeten unteren Elektroden 11 durch die leitfähige Verbindungsmaterialschicht 10 elektrisch verbunden sind. Bezugszeichen 14 bezeichnet aus Al oder Au ausgebildete externe Verbindungselektroden, die mit einzelnen Vorrichtungselektroden 9 durch das zweite Abdecksubstrat 12 elektrisch verbunden sind.
  • Das Verfahren zur chipgroßen Oberflächenmontage-Gehäusung für elektronische und MEMS-Vorrichtungen gemäß der vorliegenden Erfindung wird ausführlicher mit Bezug zu den 3A bis 3H beschrieben. Obwohl die Schnittansichten der 3A bis 3H für einen einzelnen Chip dargestellt sind, können in einem tatsächlichen Herstellungsprozess zehn bis tausend solcher Chips periodisch im selben Substrat angeordnet werden.
  • Zunächst wird ein Verbindungs- und Abdichtungsmuster 12a im zweiten Abdecksubstrat 12 ausgebildet, das leitfähig ist, wobei eine Halbleiterfertigungstechnik und Mikrobearbeitungstechnik angewendet wird. Insbesondere wird wie in 3A gezeigt, ein tiefer Graben 12b, der Hunderte von Mikrometern tief ist, im zweiten Abdecksubstrat 12 durch Photolithographie- und Ätzprozesse ausgebildet, um ein Verbindungs- und Abdichtungsmuster 12a auszubilden. Hier kann das zweite Abdecksubstrat 12 als Halbleitersubstrat ausgebildet sein, wie aus einem mit Fremdstoff dotierten leitfähigen Siliciumwafer (Si) oder einem Metallsub strat mit einer guten Verarbeitungseignung und einem Schmelzpunkt über einer bestimmten Temperatur. Das Metallsubstrat kann aus rostfreiem Stahl, Kovar (Fe-Ni-Legierung) oder Kupfer (Cu) gebildet sein.
  • Danach wird der Graben 12b des zweiten Abdecksubstrats 12 mit Glas oder Keramikmaterial gefüllt, das zweite Abdecksubstrat 12 wird durch chemisch-mechanisches Polieren (CMP) eingeebnet und ein Metalldünnfilm darauf abgeschieden und gemustert. Der Prozess zum Füllen des Grabens 12b des zweiten Abdecksubstrats 12 mit einem Keramikmaterial ist in 3B dargestellt. Nach Beschichten der Oberfläche des zweiten Abdecksubstrats 12 mit einer Keramikpaste wird auf das zweite Abdecksubstrat 12 ein Druck ausgeübt, um zu ermöglichen, dass die Keramikpaste 13 in den im zweiten Abdecksubstrat 12 ausgebildeten Graben 12b einsitzt, wie es in 3C gezeigt ist. Die erhaltene Struktur wird in einem Ofen thermisch behandelt. Als Ergebnis davon ist der Graben 12 vollständig gefüllt. Nach dem Prozess zum Füllen des Grabens 12b des zweiten Abdecksubstrats 12 wird das zweite Abdecksubstrat 12 durch CMP eingeebnet, wie es in 3D gezeigt ist. Dieser Prozess dient dem Minimieren der Oberflächenrauheit des zweiten Abdecksubstrats 12 und dem Freilegen der Verbindungs- und Metallbindungsmuster.
  • Nach dem Planarisieren des zweiten Abdecksubstrats 12, wird ein Dünnfilm auf dem zweiten Abdecksubstrat 12 abgeschieden und gemustert, wie es in 3E gezeigt ist. Insbesondere werden Au und Al über das zweite Abdecksubstrat 12 abgeschieden und so gemustert, dass eine untere Elektrode 11 auf dem Verbindungs- und Abdichtungsmuster 12a des zweiten Abdecksubstrats 12 ausgebildet wird. Danach wird eine leitfähige Bindungsmaterialschicht 10 mit Lot, Au, anisotropem leitfähigem Film oder leitfähigem Epoxid darauf ausgebildet.
  • Danach werden wie in 3F gezeigt, das zweite Abdecksubstrat 12 und das erste Vorrichtungssubstrat 6, in dem die elektronischen oder MEMS-Vorrichtungen integriert sind, auf Waferebene akkurat angeordnet und kombiniert. Das Elektroden- und Abdichtungsmuster 9 des ersten Vorrichtungssubstrats 12, in dem die elektronischen oder MEMS-Vorrichtungen ausgebildet sind, wird mit dem Muster des zweiten Abdecksubstrats 12 akkurat ausgerichtet, d. h. der leitfähigen Bindungsmaterialsschicht 10 und der unteren Elektrode 11, und dann damit kombiniert. Es ist bevorzugt, dass der Abdichtprozess durch Lotverbindung, eutektisches Verbinden, lückenloses Verbinden, Verbinden mit anisotropem Leitfilm, Verbinden mit leitfähigem Epoxid oder anodischem Verbinden durchgeführt wird.
  • Nach diesem wird wie in 3G gezeigt, eine gegenüberliegende Fläche des zweiten Abdecksubstrats 12 durch CMP poliert, um Glas oder Keramik 13 freizulegen. Ein externes Verbindungselektrodenmuster 14 wird auf der polierten Oberfläche des zweiten Abdecksubstrats 12 ausgebildet, wie es in 3H gezeigt ist. 3H ist eine Schnittansicht, nachdem das externe Verbindungselektrodenmuster 14 auf dem zweiten Abdecksubstrat 12 ausgebildet ist. Wie in 3H gezeigt ist das externe Verbindungselektrodenmuster 14 auf der selben Ebene ausgebildet wie die Oberfläche des zweiten Abdecksubstrats ohne Stufe, was eine Oberflächenmontage-Gehäusungsstruktur für Flipchipverbindung ist.
  • Die abgedichteten und verbundenen Substrate werden in vollständige einzelne chipgroße Gehäusungen zerteilt.
  • Wie oben beschrieben beruht die chipgroße Gehäusung gemäß der vorliegenden Erfindung auf der Substrateinebnungstechnik durch Glasformen und Keramikfüllung. Das Prinzip dieser Techniken ist wie folgt.
  • Für die auf Glasformung basierte Einebnungstechnik wird ein Halbleiter- oder Metallwafer (oben als zweites Abdecksubstrat beschrieben) mit einer Verbindungs- und Abdichtungsstruktur mit einem Glassubstrat in einer Vakuumatmosphäre verbunden. Der Grund, weshalb dieser Prozess unter Vakuum durchgeführt wird, liegt darin, dass, wenn in einem tiefen Graben des Substrats Luft verbleibt, der folgende Formungsprozess aufgrund der Entwicklung von Luftblasen nicht zufriedenstellend durchgeführt werden kann.
  • Danach werden verbundene Substrate in einen Ofen gebracht und unter Atmosphärendruck auf eine hohe Temperatur erhitzt, um das Glas zu schmelzen, so dass der Graben des Substrats gefüllt wird. Dann wird die Temperatur des Ofens langsam gesenkt. Nach Herausnehmen der erhaltenen Struktur aus dem Ofen wird die Glasoberfläche des Substrats durch CMP eingeebnet.
  • Für die auf Keramik beruhende Fülltechnik wird Keramikpaste auf das zweite Abdecksubstrat aufgetragen und Druck aufgebracht, damit die Keramikpaste in den Graben des zweiten Abdecksubstrats einsitzen kann. Dann wird die Oberfläche des Substrats auf die selbe Weise eingeebnet, die nach dem Glasformungsprozess angewendet wird.
  • Das oben beschriebene Verfahren zur chipgroßen Oberflächenmontage-Gehäusung gemäß der vorliegenden Erfindung weist die folgenden Vorteile auf.
  • Erstens kann, obwohl ein tiefes und breites Verbindungs- und Abdichtungsmuster in einem Substrat ausgebildet ist, durch das neue Substrateinebnungsverfahren, das bei der vorliegenden Erfindung angewendet wird, die externe Verbindungselektrode auf der selben Ebene ausgebildet werden wie die Oberfläche des Substrats, so dass die Gehäusung leicht auf der Oberfläche einer externen gedruckten Leiterplatte (PCB, printed circuit board) als Flipchip angebracht werden kann. Auf diese Weise kann die vorliegende Erfindung bei allen elektronischen und MEMS-Vorrichtungen mit Oberflächenmontage für ein Miniatursystem angewendet werden.
  • Zweitens können die Elektrodenausbildungs- und Einebnungstechniken, als Basistechnik der vorliegenden Erfindung, effektiv verwendet werden, um die Einschränkungen bei der Fertigung von MEMS mit einer ähnlichen Struktur überwunden werden.

Claims (7)

  1. Verfahren zur chipgroßen Oberflächenmontage-Gehäusung für elektronische und mikroelektromechanische Systembauteile umfassend: a. Ausbilden eines Verbindungs- und Abdichtungsmusters als tiefer Graben in einer Oberfläche eines leitfähigen Abdecksubstrats (12) unter Verwendung von Halbleiterherstellungs- und Mikrobearbeitungstechniken; b. Füllen des Grabens (12b) als Muster des Abdecksubstrats (12) mit einem Isoliermaterial (13) ausgewählt aus der Gruppe bestehend aus Glas und Keramik und Einebnen der Oberfläche der Abdeckung zur Ausbildung eines Verbindungsmusters; c. genaues Ausrichten des Abdecksubstrats (12) mit einem Vorrichtungssubstrat (6), in dem die elektronischen oder mikroelektromechanischen Systembauteile integriert werden und Verbinden des Abdecksubstrats (12) und des Vorrichtungssubstrats (6); d. Polieren der anderen Oberfläche des Abdecksubstrats zum Offenlegen des Isoliermaterials (13) darin und Ausbilden eines Elektrodenmusters (14) darauf; und e. Zerteilen der abgedichteten und verbundenen Substrate (12, 6) zum Ausbilden einer vollständigen chipgroßen Gehäusung.
  2. Verfahren nach Anspruch 1, worin das Abdecksubstrat (12) als mit Fremdstoff dotieres leitfähiges Halbleitersubstrat oder Metallsubstrat ausgebildet wird.
  3. Verfahren nach Anspruch 2, worin das Halbleitersubstrat aus Silicium gebildet wird und das Metallsubstrat aus einem Metall ausgewählt aus der Gruppe bestehend aus rostfreiem Stahl, Kovar und Kupfer gebildet wird.
  4. Verfahren nach Anspruch 1, worin beim Füllen des Grabens (12b) des Abdecksubstrats (12) mit Keramik in Schritt b, Keramikpaste (13) auf die Oberfläche des Abdecksubstrats (12) aufgeschichtet wird und unter Druck in den Graben (12b) des Abdecksubstrats (12) gepackt wird und das erhaltene Abdecksubstrat (12) in einem Ofen thermisch behandelt wird.
  5. Verfahren nach Anspruch 1, worin Einebnen des Abdecksubstrats (12) in Schritt b unter Verwendung von chemisch-mechanischem Polieren vorgenommen wird, um Oberflächenrauhigkeit des Abdecksubstrats (12) zu minimieren und die Verbindungs- und Befestigungsmuster des Abdecksubstrats freizulegen.
  6. Verfahren nach Anspruch 1, worin beim Füllen des Grabens (12b) des Abdecksubstrats (12), das das Verbindungs- und Befestigungsmuster aufweist, mit Glas (13) in Schritt b, das Abdecksubstrat (12) mit einem Glassubstrat in einem Vakuum verbunden wird und die erhaltenen verbundenen Substrate in einem Hochtemperaturofen behandelt werden.
  7. Verfahren nach Anspruch 1, worin Schritt c durch ein Befestigungsverfahren ausgewählt aus der Gruppe bestehend aus Lötverbindung, eutektischer Verbindung, lückenloser Verbindung, anisotroper Leitfilmverbindung, leitfähiger Epoxidverbindung und anodischer Verbindung vorgenommen wird.
DE60108204T 2000-06-22 2001-06-21 Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile Expired - Fee Related DE60108204T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000034506 2000-06-22
KR10-2000-0034506A KR100370398B1 (ko) 2000-06-22 2000-06-22 전자 및 ｍｅｍｓ 소자의 표면실장형 칩 규모 패키징 방법

Publications (2)

Publication Number Publication Date
DE60108204D1 DE60108204D1 (de) 2005-02-10
DE60108204T2 true DE60108204T2 (de) 2005-12-22

Family

ID=19673247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60108204T Expired - Fee Related DE60108204T2 (de) 2000-06-22 2001-06-21 Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile

Country Status (5)

Country Link
US (1) US6528344B2 (de)
EP (1) EP1167281B1 (de)
JP (1) JP2002043463A (de)
KR (1) KR100370398B1 (de)
DE (1) DE60108204T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017207475A1 (de) * 2017-04-07 2018-11-08 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969635B2 (en) 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US7307775B2 (en) 2000-12-07 2007-12-11 Texas Instruments Incorporated Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US6995034B2 (en) 2000-12-07 2006-02-07 Reflectivity, Inc Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
KR100468841B1 (ko) * 2000-12-29 2005-01-29 삼성전자주식회사 웨이퍼 레벨 패키징이 가능한 ｍｅｍｓ 소자 및 그 제작방법
AUPR245401A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM07)
AUPR245701A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM10)
AUPR245601A0 (en) 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM09)
KR100429856B1 (ko) 2001-11-15 2004-05-03 페어차일드코리아반도체 주식회사 스터드 범프가 있는 웨이퍼 레벨 칩 스케일 패키지 및 그 제조 방법
US6852926B2 (en) * 2002-03-26 2005-02-08 Intel Corporation Packaging microelectromechanical structures
US20040191955A1 (en) * 2002-11-15 2004-09-30 Rajeev Joshi Wafer-level chip scale package and method for fabricating and using the same
US20050012225A1 (en) * 2002-11-15 2005-01-20 Choi Seung-Yong Wafer-level chip scale package and method for fabricating and using the same
FR2849013B1 (fr) 2002-12-20 2005-03-11 Commissariat Energie Atomique Composant d'encapsulation de micro-systemes electromecaniques integres et procede de realisation du composant
JP4342174B2 (ja) 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
US7275292B2 (en) * 2003-03-07 2007-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Method for fabricating an acoustical resonator on a substrate
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US20040232535A1 (en) 2003-05-22 2004-11-25 Terry Tarn Microelectromechanical device packages with integral heaters
US20050012212A1 (en) * 2003-07-17 2005-01-20 Cookson Electronics, Inc. Reconnectable chip interface and chip package
US7045868B2 (en) 2003-07-31 2006-05-16 Motorola, Inc. Wafer-level sealed microdevice having trench isolation and methods for making the same
CN100562725C (zh) * 2003-09-29 2009-11-25 中国科学院上海微系统与信息技术研究所 微机械热电堆红外探测器及其制造方法
US7247246B2 (en) * 2003-10-20 2007-07-24 Atmel Corporation Vertical integration of a MEMS structure with electronics in a hermetically sealed cavity
JP4259979B2 (ja) 2003-10-22 2009-04-30 新光電気工業株式会社 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
US20050093134A1 (en) 2003-10-30 2005-05-05 Terry Tarn Device packages with low stress assembly process
US7104129B2 (en) * 2004-02-02 2006-09-12 Invensense Inc. Vertically integrated MEMS structure with electronics in a hermetically sealed cavity
JP2007533105A (ja) * 2004-04-12 2007-11-15 シヴァータ・インコーポレーテッド 単極双投ｍｅｍｓスイッチ
US7361938B2 (en) 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same
US7388454B2 (en) * 2004-10-01 2008-06-17 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using alternating frame structure
CN100445871C (zh) * 2004-10-28 2008-12-24 探微科技股份有限公司 接合晶片的方法
US8981876B2 (en) 2004-11-15 2015-03-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Piezoelectric resonator structures and electrical filters having frame elements
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
US7791434B2 (en) * 2004-12-22 2010-09-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric
KR100620810B1 (ko) 2005-03-07 2006-09-07 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom
US7508063B2 (en) 2005-04-05 2009-03-24 Texas Instruments Incorporated Low cost hermetically sealed package
US7408250B2 (en) 2005-04-05 2008-08-05 Texas Instruments Incorporated Micromirror array device with compliant adhesive
US7369013B2 (en) * 2005-04-06 2008-05-06 Avago Technologies Wireless Ip Pte Ltd Acoustic resonator performance enhancement using filled recessed region
KR100681264B1 (ko) * 2005-05-31 2007-02-09 전자부품연구원 전자소자 패키지 및 그의 제조 방법
KR100722837B1 (ko) * 2005-09-07 2007-05-30 전자부품연구원 웨이퍼 레벨 패키지 및 그 제조 방법
US7737807B2 (en) * 2005-10-18 2010-06-15 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US7491567B2 (en) 2005-11-22 2009-02-17 Honeywell International Inc. MEMS device packaging methods
US20070114643A1 (en) * 2005-11-22 2007-05-24 Honeywell International Inc. Mems flip-chip packaging
US7728437B2 (en) * 2005-11-23 2010-06-01 Fairchild Korea Semiconductor, Ltd. Semiconductor package form within an encapsulation
KR101231243B1 (ko) * 2005-12-21 2013-02-08 매그나칩 반도체 유한회사 Ｍｅｍｓ 패키지 및 그 제조방법
US7746677B2 (en) * 2006-03-09 2010-06-29 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. AC-DC converter circuit and power supply
US20070210724A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power adapter and DC-DC converter having acoustic transformer
US20070210748A1 (en) * 2006-03-09 2007-09-13 Mark Unkrich Power supply and electronic device having integrated power supply
US7479685B2 (en) * 2006-03-10 2009-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Electronic device on substrate with cavity and mitigated parasitic leakage path
US20070243662A1 (en) * 2006-03-17 2007-10-18 Johnson Donald W Packaging of MEMS devices
WO2008023465A1 (en) 2006-08-25 2008-02-28 Kyocera Corporation Microelectronic machine mechanism device, and its manufacturing method
US20080070378A1 (en) * 2006-09-19 2008-03-20 Jong-Souk Yeo Dual laser separation of bonded wafers
KR100878408B1 (ko) * 2007-07-04 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키징 방법
KR100878409B1 (ko) * 2007-07-18 2009-01-13 삼성전기주식회사 웨이퍼 레벨 디바이스 패키지 및 그 패키징 방법
JP4741621B2 (ja) * 2008-03-10 2011-08-03 京セラ株式会社 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法
US7855618B2 (en) * 2008-04-30 2010-12-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator electrical impedance transformers
US7732977B2 (en) * 2008-04-30 2010-06-08 Avago Technologies Wireless Ip (Singapore) Transceiver circuit for film bulk acoustic resonator (FBAR) transducers
US8021961B2 (en) * 2008-05-13 2011-09-20 Integrated Sensing Systems, Inc. Process of fabricating microfluidic device chips and chips formed thereby
JP4483981B2 (ja) * 2008-05-23 2010-06-16 株式会社デンソー 層間接続用導電体の製造方法
US8119498B2 (en) * 2008-09-24 2012-02-21 Evigia Systems, Inc. Wafer bonding method and wafer stack formed thereby
US8315793B2 (en) * 2009-06-03 2012-11-20 Honeywell International Inc. Integrated micro-electro-mechanical systems (MEMS) sensor device
US8902023B2 (en) * 2009-06-24 2014-12-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
US8248185B2 (en) * 2009-06-24 2012-08-21 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Acoustic resonator structure comprising a bridge
US9097524B2 (en) 2009-09-11 2015-08-04 Invensense, Inc. MEMS device with improved spring system
US8534127B2 (en) 2009-09-11 2013-09-17 Invensense, Inc. Extension-mode angular velocity sensor
US8193877B2 (en) * 2009-11-30 2012-06-05 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Duplexer with negative phase shifting circuit
KR101074550B1 (ko) 2009-12-29 2011-10-17 엘에스산전 주식회사 파워 모듈 및 그의 제조 방법
US8796904B2 (en) 2011-10-31 2014-08-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer
US9243316B2 (en) 2010-01-22 2016-01-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method of fabricating piezoelectric material with selected c-axis orientation
US8567246B2 (en) 2010-10-12 2013-10-29 Invensense, Inc. Integrated MEMS device and method of use
WO2012056661A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
US8860409B2 (en) 2011-01-11 2014-10-14 Invensense, Inc. Micromachined resonant magnetic field sensors
US9664750B2 (en) 2011-01-11 2017-05-30 Invensense, Inc. In-plane sensing Lorentz force magnetometer
US8947081B2 (en) 2011-01-11 2015-02-03 Invensense, Inc. Micromachined resonant magnetic field sensors
US8962443B2 (en) 2011-01-31 2015-02-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor device having an airbridge and method of fabricating the same
US9083302B2 (en) 2011-02-28 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
US9203374B2 (en) 2011-02-28 2015-12-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator comprising a bridge
US9154112B2 (en) 2011-02-28 2015-10-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge
US9048812B2 (en) 2011-02-28 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer
US9148117B2 (en) 2011-02-28 2015-09-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Coupled resonator filter comprising a bridge and frame elements
US9136818B2 (en) 2011-02-28 2015-09-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked acoustic resonator comprising a bridge
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US8575820B2 (en) 2011-03-29 2013-11-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Stacked bulk acoustic resonator
US9586811B2 (en) * 2011-06-10 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with moving members and methods for making the same
US8350445B1 (en) 2011-06-16 2013-01-08 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Bulk acoustic resonator comprising non-piezoelectric layer and bridge
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
FR2983356B1 (fr) 2011-11-24 2014-01-24 Commissariat Energie Atomique Procede de fabrication d'une batterie tout solide
US9045332B2 (en) 2011-11-29 2015-06-02 Qualcomm Mems Technologies, Inc. Thin back glass interconnect
CN103035518A (zh) * 2012-05-09 2013-04-10 上海华虹Nec电子有限公司 一种绝缘栅双极型晶体管晶片制作方法
US9470710B2 (en) * 2013-02-27 2016-10-18 Texas Instruments Incorporated Capacitive MEMS sensor devices
EP3257074A1 (de) 2015-02-11 2017-12-20 InvenSense, Inc. 3d-integration mit eutektischer al-ge-gebundener verbindung
US20180290882A1 (en) * 2015-06-17 2018-10-11 Agency For Science, Technology And Research Semiconductor packages and methods for fabricating semiconductor packages
US10192850B1 (en) 2016-09-19 2019-01-29 Sitime Corporation Bonding process with inhibited oxide formation
CN112456436A (zh) * 2019-09-06 2021-03-09 上海新微技术研发中心有限公司 键合方法和键合结构
KR20210157643A (ko) * 2020-06-22 2021-12-29 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 안테나 모듈
CN114993548B (zh) * 2022-05-30 2023-09-01 无锡胜脉电子有限公司 一种高压硅mems压力传感器及制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008774A (en) * 1989-02-28 1991-04-16 United Technologies Corporation Capacitive accelerometer with mid-plane proof mass
JPH0433357A (ja) * 1990-05-30 1992-02-04 Nec Corp マルチ・チップ・パッケージの構造
US5445559A (en) * 1993-06-24 1995-08-29 Texas Instruments Incorporated Wafer-like processing after sawing DMDs
US5670387A (en) * 1995-01-03 1997-09-23 Motorola, Inc. Process for forming semiconductor-on-insulator device
US5637539A (en) * 1996-01-16 1997-06-10 Cornell Research Foundation, Inc. Vacuum microelectronic devices with multiple planar electrodes
US6025767A (en) * 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
US5907768A (en) * 1996-08-16 1999-05-25 Kobe Steel Usa Inc. Methods for fabricating microelectronic structures including semiconductor islands
US5919548A (en) * 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
EP0951068A1 (de) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Herstellungsverfahren für eine Mikrostruktur mit Innenraum
US6136243A (en) * 1998-06-04 2000-10-24 Case Western Reserve University Method for molding high precision components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017207475A1 (de) * 2017-04-07 2018-11-08 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements

Also Published As

Publication number Publication date
EP1167281A2 (de) 2002-01-02
EP1167281B1 (de) 2005-01-05
EP1167281A3 (de) 2003-03-19
US6528344B2 (en) 2003-03-04
JP2002043463A (ja) 2002-02-08
KR100370398B1 (ko) 2003-01-30
US20020001873A1 (en) 2002-01-03
KR20020001948A (ko) 2002-01-09
DE60108204D1 (de) 2005-02-10

Similar Documents

Publication Publication Date Title
DE60108204T2 (de) Chipgrosse Oberflächenmontage-Gehäusungsmethode für elektronische und MEMS Bauteile
DE60314677T2 (de) Hermetisch dichtes Gehäuse für ein elektronisches Bauelement
DE102007038169B4 (de) Verfahren zum Verpacken auf Waferebene unter Verwendung von Waferdurchgangslöchern mit Seitenwänden mit geringem Aspektverhältnis
DE102006046820B4 (de) Verfahren zum Packen im Chipmassstab für integrierte Schaltungen
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
DE102006012645B4 (de) Verfahren zum Verpacken von integrierten Schaltungen auf Waferniveau, zusammengesetzter Wafer und Packung auf Waferniveau
CN100456467C (zh) 具有导电穿透通道的硅芯片载体及其制造方法
DE102018124826B4 (de) Auf waferebene integriertes mems-bauelement, das mit einer siliziumsäule und einer intelligenten kappe ermöglicht wird
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
DE19720300B4 (de) Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
EP1274647B1 (de) Mikromechanisches bauelement und entsprechendes herstellungsverfahren
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
DE102018116847A1 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
US4023197A (en) Integrated circuit chip carrier and method for forming the same
WO2003019653A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102004034397A1 (de) Bildsensormodul und Verfahren zum Herstellen eines Waferebenenpakets
US5406122A (en) Microelectronic circuit structure including conductor bridges encapsulated in inorganic dielectric passivation layer
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102016116499B4 (de) Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente
US3918148A (en) Integrated circuit chip carrier and method for forming the same
DE102004018408A1 (de) Kapazitiver Drucksensor und Verfahren zur Herstellung
WO2005006432A2 (de) Elektronisches bauelement und verfahren zur herstellung
DE102015209267A1 (de) Bauteil mit einem MECS-Bauelement auf einem Montageträger
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee