DE60121064T2

DE60121064T2 - Anordnung und verfahren zur zeitkalibrierung eines halbleiterscheibenprüfgeräts für integrierte schaltungen

Info

Publication number: DE60121064T2
Application number: DE60121064T
Authority: DE
Inventors: A. Charles MILLER
Original assignee: FormFactor Inc
Current assignee: FormFactor Inc
Priority date: 2000-06-20
Filing date: 2001-03-28
Publication date: 2006-11-02
Anticipated expiration: 2021-03-29
Also published as: AU2001249575A1; US6606575B2; EP1295139B1; CN1250979C; KR100861602B1; KR20070090263A; KR100794080B1; US20020049554A1; TW512471B; CN1437711A; WO2002001234A2; DE60121064D1; WO2002001234A3; EP1295139A2; US6622103B1; JP2004502174A; KR20030029062A

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft im Allgemeinen Waferprüfgeräte für integrierte Schaltkreise (IC) und insbesondere eine Anordnung und ein Verfahren zum Kalibrieren der Signalzeitsteuerung von Prüfgerätkanälen bei IC-Wafern, um eine Signalwegabweichung zwischen dem Prüfgerät und den Prüfsondenpunkten auf einem Kalibrierungswafer zu kompensieren.
Beschreibung des Standes der Technik
Integrierte Schaltkreise (ICs) werden gewöhnlich in Form von Chips auf einem Halbleiterwafer hergestellt und die Chips können anschließend voneinander getrennt und verkappt werden. Um die Kosten für die Verkappung von fehlerhaften ICs zu vermeiden, ist es vorteilhaft, die ICs zu prüfen, während sie noch in Waferform vorliegen. Ein Prüfgerät für integrierte Schaltkreise prüft einen IC durch Senden einer Folge von Prüfsignalen zu seinen Eingangsanschlüssen und Überwachen der von dem IC erzeugten Ausgangssignale, um festzustellen, ob sie sich wie erwartet verhalten. Ein typisches Prüfgerät für integrierte Schaltkreise umfasst einen "Prüfkopf", der Leiterplatten enthält, die einen Satz von Prüfgerätkanälen implementieren. Jeder Prüfgerätkanal ist in der Lage, ein Prüfsignal zu liefern, das in einen IC-Eingangs/Ausgangs- (E/A) Anschluss eingegeben wird, oder ein IC-Ausgangssignal zu überwachen, das an diesem E/A-Anschluss erzeugt wird. Ein Prüfgerät umfasst auch ein Verbindungssystem, um jeden Prüfgerätkanal mit einem geeigneten E/A-Anschluss eines Chips auf dem geprüften Wafer zu verbinden. Ein Verbindungssystem kann beispielsweise eine "Nadelkarte" mit einer oberen Oberfläche mit Kontaktpunkten zum Aufnehmen von Spitzen von Pogostiften umfassen, die sich vom Prüfkopf nach unten erstrecken, um Signale zwischen den Kanälen im Prüfkopf und der Nadelkarte zu übertragen. Ein Satz von Sonden an einer unteren Oberfläche der Nadelkarte ist so angeordnet, dass sie Kontaktstellen oder andere Arten von Kontaktpunkten auf der Oberfläche des IC-Chips kontaktieren, die als E/A-Anschlüsse des IC wirken. Die Nadelkarte umfasst auch Kontaktlöcher und andere Leiter zum Verbinden der Sonden und der Pogostiftkontakte. Da das Produkt der Anzahl von E/A-Anschlüssen auf einem Chip und der Anzahl von Chips auf einem Wafer gewöhnlich die Anzahl von verfügbaren Kanälen an einem Prüfgerät übersteigt, prüft das Prüfgerät gewöhnlich einen Teil des Wafers pro Sondenaufsetzung, manchmal nur einen Chip. Eine "Prüfsonde", die den Wafer hält, während er geprüft wird, positioniert den speziellen Satz von zu prüfenden Chips unter den Sonden und bringt den Wafer mit den Sondenspitzen während der Prüfung in Kontakt. Nachdem jede Prüfung vollendet ist, positioniert die Prüfsonde den Wafer um (schrittweise), so dass die Sonden zu einem nächsten Satz von zu prüfenden Chips gelangen.
Um einen IC korrekt zu prüfen, muss ein Prüfgerät die Zeitsteuerung der Aktivitäten seiner Kanäle koordinieren. Wenn ein erster Prüfgerätkanal den Zustand eines IC- Eingangssignals an irgendeinem IC-Eingangsanschluss ändert, könnten wir erwarten, dass ein zweiter Prüfgerätkanal eine spezielle Zustandsänderung in einem IC-Ausgangssignal beobachtet, das an irgendwelchen IC-Ausgangsanschlüssen eine spezielle Zeit danach erscheint. Wir betrachten einen IC als fehlerhaft, wenn eine geeignete IC-Ausgangssignal-Zustandsänderung nicht mit der entsprechenden Verzögerung nach einer IC-Eingangssignal-Zustandsänderung auftritt. Somit muss das Prüfgerät die Zeit, zu der der erste Prüfgerätkanal den Eingangssignalzustand ändert, mit der Zeit eng koordinieren, zu der der zweite Prüfgerätkanal das IC-Ausgangssignal abtastet, um seinen Zustand zu ermitteln.
Ein IC-Prüfgerät koordiniert die Zeitsteuerung von Prüfereignissen durch Liefern eines periodischen Haupttaktsignals gleichzeitig zu allen seiner Kanäle. Die Kanäle steuern ihre Aktivitäten mit Bezug auf die Zeitsteuerung von Flanken dieses Haupttaktsignals zeitlich. Lediglich das Liefern desselben Haupttaktsignals zu allen Kanälen reicht jedoch nicht aus, um sicherzustellen, dass sie die Zeitsteuerung von Ereignissen präzise koordinieren. Ein Grund dafür ist, dass, da sich die Kanäle an separaten Stellen innerhalb des Prüfkopfs befinden, das Haupttaktsignal von seiner Quelle zu jedem Kanal durch einen separaten Signalweg laufen muss und Unterschiede in den Längen oder elektrischen Eigenschaften jedes Taktsignalweges verursachen können, dass die Taktsignalflanken zu verschiedenen Zeiten an den Kanälen ankommen. Unterschiede in der Zeitsteuerung können auch durch Unterschiede zwischen Kanälen entstehen. Obwohl die Prüfgerätkanäle aus integrierten Schaltkreisen mit identischem Entwurf hergestellt werden können, sind aufgrund von Prozessschwankungen keine zwei ICs exakt gleich und ein IC kann Signale geringfügig schneller verarbeiten als ein anderer. Da sich die Kanäle an separaten Stellen innerhalb des Prüfkopfs befinden, können sie auch in unterschiedlichen Temperaturumgebungen arbeiten oder können unterschiedlichen Niveaus von Streukapazität oder anderen Umgebungsfaktoren ausgesetzt sein, die die Geschwindigkeit beeinflussen, mit der die Signale durch interne Schaltungen und Leiter innerhalb jedes Kanals laufen. Schwankungen in den Längen oder Impedanzeigenschaften von Signalwegen durch das Verbindungssystem, das die Prüfgerätkanäle mit dem Wafer verbindet, verursachen auch Zeitsteuerschwankungen zwischen den Kanälen.
Um eine genauere Zeitsteuerungskoordination bereitzustellen, ist es erforderlich, die Zeitsteuerung jedes Kanals zu kalibrieren, um die durch solche Faktoren verursachten Zeitsteuerungsschwankungen erheblich zu verringern. Ein Prüfgerätkanal umfasst beispielsweise typischerweise einen Taktsignalgenerator zum Erzeugen eines Satzes von Taktsignalen, die relativ zum Haupttaktsignal eine veränderliche Phase aufweisen. Die Taktsignale steuern die Zeitsteuerung von verschiedenen Prüfereignissen wie z.B. die Zustandsänderungen im zum Meßobjekt gesandten Prüfsignal oder die Abtastung von Meßobjekt-Ausgangssignalen. Einige Prüfgeräte sehen einen Mechanismus vor, der die Phase der Taktsignale jedes Kanals relativ zum Haupttaktsignal separat Nachlaufen oder Voreilen lässt, um die Zeitsteuerungsdifferenzen zwischen den Kanälen zu kompensieren. Andere Prüfgeräte verwenden andere Mechanismen zum separaten Einstellen der Zeitsteuerung jedes Kanals relativ zum Haupttaktsignal.
Um von solchen Zeitsteuerungs-Kalibrierungssystemen Gebrauch zu machen, ist es erforderlich, die Zeitsteuerung jedes Kanals separat zu messen, um festzustellen, ob die Zeitsteuerung der Aktivitäten des Kanals relativ zum Haupttaktsignal nachlaufen oder voreilen soll. Typischerweise wird die Zeitsteuerung von Zustandsänderungen in einem Prüfsignal, das an jedem Kanal-E/A-Anschluss (z.B. Pogostift) erzeugt wird, mit der Zeitsteuerung von Zustandsänderungen des Haupttaktsignals verglichen. Die relative Phase der Taktsignale, die von jedem Kanal erzeugt werden, kann dann iterativ eingestellt werden, so dass die Zustandsänderung in seinem Ausgangsprüfsignal an einer Flanke des Haupttaktsignals stattfindet. Dies stellt sicher, dass alle Kanäle dieselbe relative Zeitsteuerung bezüglich Ereignissen an den Spitzen der Pogostifte aufweisen.
Obwohl die Messung der Ereigniszeitsteuerung vielmehr an den Pogostiftspitzen als an den Sondenspitzen, die das geprüfte Bauelement kontaktieren, Unterschiede in den Signalwegen, die vom Verbindungssystem bereitgestellt werden, das die Kanal-E/A-Anschlüsse mit den Waferprüfpunkten verbindet, nicht berücksichtigt, wird die Messung aus verschiedenen Gründen vielmehr an den Pogostiften als an den Sondenspitzen ausgeführt. Erstens ist es viel leichter für die Prüfanlage, auf die Pogostifte zuzugreifen als auf die Sondenspitzen, da die Pogostifte viel größer und weiter beabstandet sind. Da verschiedene Wafer verschiedene Verbindungssysteme erfordern, wäre es zweitens erforderlich, das System neu zu kalibrieren, sobald ein neues Verbindungssystem erforderlich ist. Schließlich und vielleicht am bedeutendsten kann der relativ kleine Zeitsteuerungsversatz, der durch Verbindungssystem-Signalwegunterschiede verursacht wird, häufig ignoriert werden.
Da jedoch die Betriebsfrequenz von ICs weiterhin zugenommen hat, hat auch die Auflösung, mit der Ereignisse zeitlich gesteuert werden müssen, bis zu den Punkt zugenommen, an dem sogar kleine Signalwegabweichungen durch das Verbindungssystem nicht mehr ignoriert werden können. Was daher erforderlich ist, ist ein System zum leichten Messen von Zeitsteuerungsdifferenzen zwischen Kanälen an den Spitzen der Sonden, die den Wafer kontaktieren.
Ein weiterer Faktor, der mit den Wegen verbunden ist, die die Prüfgerätkanäle mit einem Wafer verbinden, kann sich auf die Fähigkeit eines Prüfgeräts, einen Hochfrequenz-IC zu prüfen, nachteilig auswirken. Alle Signalwege dämpfen Signale und das Ausmaß der Signaldämpfung hängt nicht nur vom Wegwiderstand, sondern auch von seinem Frequenzgang – eine Funktion des Widerstandes, der Kapazität und der Induktivität des Weges – ab. Die Signalwege dämpfen im Allgemeinen Signale mit höherer Frequenz stärker als Signale mit niedrigerer Frequenz. Ein Signalweg mit einem relativ niedrigen Frequenzgang kann ein Hochfrequenz-IC-Eingangs- oder -Ausgangssignal so sehr dämpfen, das er seinen scheinbaren Zustand ändert, wenn es an seinem Zielort ankommt. Da die IC-Signalfrequenzen weiterhin zunehmen, haben Prüfingenieure folglich begonnen, dem Frequenzgang der Verbindungswege mehr Aufmerksamkeit zu schenken, um sicherzustellen, dass sie Hochfrequenzsignale nicht zu sehr dämpfen.
Der Frequenzgang eines Verbindungssystem-Signalweges kann jedoch nicht das sein, was ein Prüfingenieur erwartet. Der Frequenzgang kann beispielsweise aufgrund von Fehlern bei der Herstellung, einer Verzerrung oder Verunreinigung von Sonden oder anderen Systemkomponenten oder von Umgebungseinflüssen variieren. Wenn der Frequenzgang eines Verbindungsweges nicht das ist, was er sein sollte, können die Zustände von Hochfrequenz-Logiksignalen vom Prüfgerät oder von dem geprüften IC fehlinterpretiert werden und ansonsten funktionsfähige ICs können bei Prüfungen durchfallen.
Bei dem Prüfsystem und Prüfverfahren von EP 0 919 823 A2 greifen Prüfkanäle normalerweise auf verschiedene Anschlüsse an einer Meßobjekt-Platine zu, die ein Wafer sein kann. Elektrische Verbindungen (Kurzschlüsse) mit niedriger Impedanz können an der Meßobjekt-Platine zum Kalibrieren der Zeitsteuerung des Prüfgeräts für integrierte Schaltkreise vorgesehen sein.
DE 199 15 398 A1 lehrt die Bereitstellung von Kurzschlüssen zwischen Standard-Anschlussstiften zum Prüfen einer eingekapselten Standard-IC.
Die Prüfanlage von EP 0 566 823 A2 umfasst ein Prüfgerät, eine Schnittstellenkarte mit einer Prüfvorrichtung und Kontaktstiften zum Kontaktieren einer Leiterplatte und eine in der Hand gehaltene Prüfsonde. Zum Prüfen von Kalibrierungslaufzeiten können Prüfsignale an die Prüfvorrichtung angelegt werden.
DE 199 22 907 A1 offenbart die Einfügung einer Prüfplatine anstelle eines Standard-IC in die Sonde eines IC-Prüfgeräts für Kalibrierungsmessungen. Eine Messsonde kann mit dem Prüf-IC unabhängig vom IC-Prüfgerät verbunden werden.
Was daher auch erforderlich ist, ist eine Anordnung und ein Verfahren zum leichten Messen des Frequenzgangs der Signalwege des Verbindungssystems.
Es ist folglich eine Aufgabe der Erfindung, ein System und ein Verfahren bereitzustellen, die die Erfassung von Ansteuer- und Vergleichskalibrierungsverzögerungen von IC-Prüfgerätkanälen verbessern, so dass ihre Prüfaktivitäten eng koordiniert werden können.
Die Erfindung ist in den Ansprüchen 1, 9 bzw. 17 definiert.
Spezielle Ausführungsbeispiele sind in den abhängigen Ansprüchen dargelegt.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft ein Prüfgerät für integrierte Schaltkreise zum Prüfen eines integrierten Schaltkreises (IC), während sie noch in Form eines Chips auf einem Halbleiterwafer vorliegen. Das Prüfgerät umfasst einen Satz von Prüfgerätkanälen, die durch Wege über ein Verbindungssystem mit Eingangs/Ausgangs-Anschlüssen (Kontaktstellen) des IC verbunden werden. Jeder Kanal umfasst eine Treiberschaltung zum selektiven Senden eines Prüfsignals zur Kontaktstelle über den Verbindungsweg. Die Ansteuerschaltung kann verwendet werden, um den Zustand des Prüfsignals nach jeder Flanke eines Taktsignals mit einer Verzögerung zu ändern, die die Summe einer "programmierbaren Ansteuer"-Verzögerung und einer einstellbaren "Ansteuerkalibrierungs"-Verzögerung umfasst. Bei einem Ausführungsbeispiel kann jeder Kanal auch eine Vergleichsschaltung umfassen, die irgendein IC-Ausgangssignal empfangen kann, das an einer IC-Kontaktstelle erzeugt wird, und den Zustand des Ausgangssignals mit einer Verzögerung nach jeder Taktsignalflanke ermitteln kann, die die Summe einer "programmierbaren Vergleichs"-Verzögerung und einer einstellbaren "Vergleichskalibrierungs"-Verzögerung umfasst. Die Erfindung kann bei einem Verfahren und einer Vorrichtung zum Einstellen der Ansteuer- und Vergleichskalibrierungsverzögerungen der Prüfgerätekanäle angewendet werden, so dass ihre Aktivitäten eng koordiniert werden können, wenn der IC geprüft wird.
Gemäß einem ersten Aspekt der Erfindung ist die Verbindungsanordnung dazu ausgelegt, einen zusätzlichen Weg bereitzustellen, der eine externe Messschaltung mit einem Punkt an dem IC verbindet.
Gemäß einem Verfahren der Erfindung zum Kalibrieren der Zeitsteuerung jedes Prüfgerätkanals, der auf eine IC-Kontaktstelle zugreifen soll, verbindet ein Verbindungssystem nacheinander Prüfgerätkanäle und einen frei verfügbaren Kanal mit einem Satz von Verbindungsbereichen auf einem Kalibrierungswafer. Jeder Verbindungsbereich umfasst ein Paar von Anschlüssen, die durch einen leitenden Weg zum Verbinden eines Verbindungsweges, der zu einem der zu kalibrierenden Prüfgerätkanäle führt, mit einem Verbindungsweg, der zum frei verfügbaren Prüfgerätkanal führt, verbunden sind. Jeder Verbindungsbereich ermöglicht daher, dass ein separater Prüfgerätkanal ein Prüfsignal zum frei verfügbaren Prüfgerätkanal sendet oder ein Prüfsignal vom frei verfügbaren Prüfgerätkanal empfängt.
Bei einer Anwendung des Verfahrens der Erfindung wird jeder zu kalibrierende Prüfgerätkanal so programmiert, dass er eine Flanke in seinem Ausgangsprüfsignal nach ausgewählten Taktsignalflanken mit derselben programmierbaren Ansteuerverzögerung erzeugt. Jeder Prüfgerätkanal wird dann mit dem frei verfügbaren Kanal über einen der Verbindungsbereiche auf dem Kalibrierungswafer verbunden, so dass seine Ausgangsprüfsignalflanke zum frei verfügbaren Prüfgerätkanal gesandt wird. Der frei verfügbare Prüfgerätkanal ist dazu programmiert, wiederholt ein Prüfsignal mit einer festen Verzögerung nach jedem der ausgewählten TAKT-Signalimpulse abzutasten. Die Ansteuerkalibrierungsverzögerung jedes Prüfgerätkanals wird iterativ eingestellt, bis der frei verfügbare Kanal das Prüfsignal so nahe wie möglich an seiner Flanke abtastet.
Gemäß einem weiteren Verfahren der Erfindung werden, nachdem die Ansteuerkalibrierungsverzögerung jedes Prüfgerätkanals eingestellt ist, Paare von Prüfgerätkanälen durch zusätzliche Verbindungsbereiche auf dem Kalibrierungswafer verbunden, wenn auf diese über das Verbindungssystem zugegriffen wird. Ein Prüfgerätkanal jedes Paars sendet dann eine Prüfsignalflanke zum anderen Prüfgerätkanal des Paars mit einer bekannten programmierbaren Verzögerung. Der andere Prüfgerätkanal des Paars ist dazu programmiert, das Prüfsignal mit derselben bekannten programmierbaren Verzögerung abzutasten. Die Vergleichskalibrierungsverzögerung des anderen Prüfgerätkanals wird dann iterativ eingestellt, bis er das Prüfsignal so nah wie möglich an der Prüfsignalflanke abtastet. Die Rollen der zwei Kanäle jedes Paars werden dann umgekehrt und die Prozesse werden wiederholt, um die Vergleichskalibrierungsverzögerung des anderen Prüfgerätkanals einzustellen.
Im Allgemeinen kalibriert das vorstehend beschriebene System und Verfahren die Ansteuer- und Vergleichszeitsteuerung der Prüfgerätkanäle nicht bezüglich Ereignissen, die an ihren E/A-Anschlüssen auftreten, sondern bezüglich Ereignissen, die an den Spitzen der Sonden auftreten, die die IC-Kontaktstellen während einer Prüfung kontaktieren. Im Gegensatz zu Systemen des Standes der Technik kalibriert das Kalibrierungssystem der vorliegenden Erfindung folglich die Zeitsteuerung, um Unterschiede nicht nur in den Prüfgerätkanälen, sondern auch in den Signalwegen, die diese Prüfgerätkanäle mit den zu prüfenden ICs verbinden, zu berücksichtigen. Dies ermöglicht das Prüfen von Hochfrequenz-ICs, wo es erforderlich ist, eine sehr genaue Steuerung über die Zeitsteuerung von Ereignissen an den IC-Anschlüssen bereitzustellen.
Fachleute werden am besten sowohl den Aufbau als auch das Betriebsverfahren der Erfindung zusammen mit weiteren Vorteilen und Aufgaben derselben verstehen, wenn sie die Patentbeschreibung unter Betrachtung der zugehörigen Zeichnung(en) lesen, in denen gleiche Bezugszeichen auf gleiche Elemente hinweisen.
KURZBESCHREIBUNG DER ZEICHNUNG(EN)
1 ist eine vereinfachte Schnittaufrissansicht eines typischen Prüfgeräts für integrierte Schaltkreise (IC) des Standes der Technik zum Prüfen von ICs in Form von Chips auf einem Halbleiterwafer;
2 ist eine vereinfachte Draufsicht auf einen Halbleiterwafer des Standes der Technik;
3 ist ein Blockdiagramm, das das Prüfgerät von 1 darstellt;
4 stellt einen der Prüfgerätkanäle des Prüfgeräts von 3 in vereinfachter Blockdiagrammform dar;
5 ist eine vereinfachte Draufsicht auf einen IC des Halbleiterwafers von 4;
6–13 sind vereinfachte Draufsichten auf einen Satz von Verbindungsbereichen eines Halbleiterkalibrierungswafers gemäß der Erfindung zur Verwendung bei der Kalibrierung der Zeitsteuerung von Prüfgerätkanälen eines IC-Prüfgeräts, das den IC von 5 prüfen soll;
14 ist ein Blockdiagramm, das einen Verbindungsbereich gemäß der Erfindung zum Verbinden von zwei Prüfgerätkanälen darstellt;
15-17 stellen Zeitsteuerungsbeziehungen zwischen verschiedenen Signalen innerhalb der Prüfgerätkanäle von 14 während eines Zeitsteuerungskalibrierungsprozesses gemäß der Erfindung dar;
18 ist eine vereinfachte Draufsicht auf einen weiteren Verbindungsbereich eines Halbleiterkalibrierungswafers gemäß der Erfindung zur Verwendung bei der Kalibrierung der Zeitsteuerung der Prüfgerätkanäle des IC-Prüfgeräts von 3;
19–21 stellen Zeitsteuerungsbeziehungen zwischen verschiedenen Signalen innerhalb des Prüfgerätkanals von 3 während eines Zeitsteuerungskalibrierungsprozesses gemäß der Erfindung dar;
22 ist eine vereinfachte Draufsicht auf einen zu prüfenden IC;
23–29 sind vereinfachte Draufsichten auf einen Satz von Verbindungsbereichen eines Halbleiterkalibrierungswafers gemäß der Erfindung zur Verwendung beim Kalibrieren der Zeitsteuerung von Prüfgerätkanälen eines IC-Prüfgeräts, das den IC von 22 prüfen soll;
30 ist ein vereinfachtes Blockdiagramm eines Prüfgeräts für integrierte Schaltkreise, das mit einer Messeinheit gemäß der Erfindung verbunden ist;
31 ist eine vereinfachte Schnittaufrissansicht des Prüfgeräts für integrierte Schaltkreise und der Messeinheit von 30;
32 stellt in Blockdiagrammform einen Prüfgerätkanal des Standes der Technik dar, der mit einer IC-Kontaktstelle über ein herkömmliches Simultanbetrieb-Verbindungssystem verbunden ist.
BESCHREIBUNG DES (DER) BEVORZUGTEN AUSFÜHRUNGSBEISPIELS (AUSFÜHRUNGSBEISPIELE)
1 ist eine vereinfachte Schnittaufrissansicht eines typischen Prüfgeräts 10 für integrierte Schaltkreise (IC) des Standes der Technik zum Prüfen eines IC-Bauelements 12, das als eines von vielen Chips auf einem Halbleiterwafer 14 implementiert ist. 2 ist eine vereinfachte Draufsicht auf den Wafer 14, der eine große Anzahl von ICs 12 implementiert. Das Prüfgerät 10 umfasst ein Gestell, das "Prüfkopf" 16 genannt wird, der Leiterplatten enthält, die einen Satz von Prüfgerätkanälen implementieren. Jeder Prüfgerätkanal ist in der Lage, ein Prüfsignal zu liefern, das einem Eingangs/Ausgangs- (E/A) Anschluss des IC 12 zugeführt wird, und/oder ein IC-Ausgangssignal zu überwachen, das an diesem E/A-Anschluss erzeugt wird, um seinen Zustand festzustellen. Das Prüfgerät 10 umfasst auch ein Verbindungssystem 18 zum Verbinden jedes Prüfgerätkanals innerhalb des Prüfkopfs 16 mit einem geeigneten E/A-Anschluss an der Oberfläche eines zu prüfenden IC 12. In diesem Beispiel umfasst das Verbindungssystem 18 eine Nadelkarte 20 mit einer oberen Oberfläche mit Kontaktpunkten zum Aufnehmen von Spitzen von Pogostiften 22 (oder anderen Verbindungsstrukturen wie z.B. Koaxialkabeln), die sich vom Prüfkopf 16 nach unten erstrecken, um Signale zwischen den Kanälen innerhalb des Prüfkopfs und der Nadelkarte 20 zu übertragen. Ein Satz von Sonden 24 (wie beispielsweise Mikrofederkontakten) auf der Unterseite der Nadelkarte 20 sind angeordnet, um auf Kontaktstellen an der Oberfläche des IC 12 zuzugreifen, die als E/A-, Leistungs- und Erdungsanschlüsse des IC wirken. Leiter (nicht dargestellt) innerhalb der Nadelkarte 20 verbinden jeden Pogostift 22 mit einer oder mehreren Sonden 24, um die Signalwege zwischen den Prüfgerätkanälen und den E/A-Anschlüssen des IC 12 zu vervollständigen. In einigen Fällen können verschiedene passive Bauteile wie z.B. Widerstände und Kondensatoren an der Nadelkarte 20 angebracht sein, um den Frequenzgang dieser Signalwege zu beeinflussen. Da der Wafer 14 eine große Anzahl von ICs 12 implementiert und da jeder IC viele E/A-Anschlüsse aufweisen kann, weist das Prüfgerät 10 nicht genügend Kanäle auf, um alle ICs 12 auf dem Wafer 14 gleichzeitig zu prüfen. Da das Prüfgerät 10 nur einen IC 12 oder nur ein paar ICs 12 gleichzeitig prüfen kann, positioniert eine "Prüfsonde" 25, die den Wafer 14 hält, den speziellen zu prüfenden IC (oder ICs) 12 unter den Sonden 24 und bringt ihn mit den Sonden in Kontakt. Nachdem jede Prüfung vollendet ist, positioniert die Prüfsonde 25 den Wafer 14 neu ("schrittweise"), so dass die Sonden auf den nächsten zu prüfenden IC (oder ICs) zugreifen.
3 ist ein Blockdiagramm, das das Prüfgerät 10 von 1 darstellt. Der Prüfkopf 16 umfasst einen Satz von Prüfgerätkanälen 26, die über einen Bus 28 mit einem Hauptrechner 30 verbunden sind. Vor einer Prüfung programmiert der Hauptrechner 30 jeden Kanal 26, um eine Folge von Prüfaktivitäten als Reaktion auf Flanken eines periodischen TAKT-Signals, das von einem Taktgenerator 32 erzeugt und zu allen Prüfgerätkanälen 26 ausgesandt wird, auszuführen. Das Verbindungssystem 18 verbindet die Kanal-E/A-Anschlüsse 34 des Prüfgerätkanals 26 mit Prüfpunkten 36 am IC 12.
4 stellt einen der Prüfgerätkanäle 26 von 3 in einer vereinfachten Blockdiagrammform dar. Der Prüfgerätkanal 26 umfasst einen Puffer 40 mit drei Zuständen zum Übertragen eines Prüfsignals zu einem IC-Anschluss 36. Eine analoge Vergleicherschaltung 42 vergleicht ein IC-Ausgangssignal, das am IC-Anschluss 36 erzeugt wird, mit einer Bezugsspannung (REF) und erzeugt ein digitales Ausgangssignal ZUSTAND, das den Zustand des IC-Ausgangssignals angibt. Ein digitaler Vergleicher 43 vergleicht den aktuellen Zustand des IC-Ausgangssignals (ZUSTAND) mit Daten, die seinen erwarteten Zustand (ERWARTUNG) darstellen, um ein AUSFALL-Signal zu erzeugen, das angibt, ob das IC-Ausgangssignal seinen erwarteten Zustand aufweist. Ein Datenerfassungssystem 44 liefert die AUSFALL-Daten für jeden Prüfzyklus zum Hauptrechner 30.
Jede Flanke des TAKT-Signals markiert den Start eines Prüfzyklus, in dem der Kanal 26 eine oder mehrere Aktivitäten ausführen soll, die durch Programmierdaten festgelegt werden, die vom Hauptrechner 30 von 3 vor dem Start einer Prüfung geliefert werden. Eine Steuer- und Taktschaltung 46 kann auf jede Flanke des TAKT-Signals reagieren, indem sie den Puffer 40 über ein Signal Z aktiviert oder in drei Zustände versetzt, indem sie das Eingangssignal (ANSTEUERUNG) des Puffers auf hoch oder niedrig setzt und/oder indem sie ERWARTUNGS-Daten zum Vergleicher 43 liefert und dem Erfassungssystem 44 über ein VERGLEICHS-Signal signalisiert, die AUSFALL-Daten zu erfassen.
Der Hauptrechner 30 liefert über einen Bus 28 (3) Kalibrierungsdaten zu jedem Kanal 26, um die Zeitsteuerung der Signale ANSTEUERUNG, Z und VERGLEICH, die von der Steuer- und Taktschaltung 46 erzeugt werden, zu kalibrieren. Geht man beispielsweise davon aus, dass während ein Prüfkanal 24(1) den Zustand eines Prüfsignals ändern soll, das zu einem Prüfpunkt 36(1) gesandt wird, und von einem Prüfgerätkanal 26(2) erwartet wird, dass er eine spezielle Zustandänderung in einem IC-Ausgangssignal beobachtet, das am Prüfpunkt 36(2) N Nanosekunden später erscheint, wir den IC 12 als fehlerhaft betrachten würden, wenn die Ausgangssignal-Zustandsänderung am Prüfpunkt 36(2) nicht mit der korrekten Verzögerung nach der Eingangssignal-Zustandsänderung auftritt. Folglich muss das Prüfgerät 10 die Zeit, zu der irgendein Prüfgerätkanal 26 den Zustand eines Prüfsignals ändert, und die Zeit, zu der irgendein anderer Prüfgerätkanal 26 anschließend ein IC-Ausgangssignal abtastet, eng koordinieren können.
Da alle Kanäle 26 ihre Aktivitäten in Bezug auf die Flanken desselben TAKT-Signals zeitlich steuern, können diese Aktivitäten genau synchronisiert werden. Unterschiede in den Längen oder elektrischen Eigenschaften der Wege 38 (1), die das TAKT-Signal zu jedem Kanal 26 übertragen, können jedoch verursachen, dass die TAKT-Signalflanken an den Kanälen zu geringfügig unterschiedlichen Zeiten ankommen, wodurch die Koordination von Prüfereignissen nachteilig beeinflusst wird. Zeitsteuerungsunterschiede können auch durch Schwankungen von Kanal zu Kanal in innewohnenden Verzögerungen der verschiedenen Kanalkomponenten 40–46 (4) oder durch Schwankungen in den Längen oder Impedanzeigenschaften der Signalwege durch das Verbindungssystem 18, das die Prüfgerätkanäle 26 mit dem IC-Kontaktstellen 36 verbindet, entstehen.
Der Hauptrechner 30 liefert daher Kalibrierungsdaten zur Steuer- und Taktschaltung 46 jedes Prüfgerätkanals 26 (4) zum Einstellen der Zeitsteuerung von Prüfereignissen, die vom Kanal ausgeführt werden, relativ zum TAKT-Signal, um solche Schwankungen zu berücksichtigen, so dass alle Kanäle die Prüfsignal-Zustandsänderungen und Ausgangssignalabtastung genau koordinieren können.
Mit Bezug auf 4 ist eine gesamte Ansteuerungsverzögerung D_DT zwischen einer TAKT-Signalflanke und dem Erscheinen einer Prüfsignalflanke am IC-Anschluss 36 gleich der Summe der folgenden Verzögerungen:

D_DI:: eine der Steuer- und Taktschaltung innewohnende Ansteuerungsverzögerung,
D_DC:: eine Ansteuerungskalibrierungsverzögerung, die durch die Kalibrierungsdaten gesteuert wird,
D_PD:: eine programmierbare Ansteuerungsverzögerung, die für jeden Prüfzyklus durch Programmdaten vom Hauptrechner festgelegt wird,
D_D:: eine dem Treiber mit drei Zuständen innewohnende Verzögerung, und
D_CP:: eine innewohnende Wegverzögerung zwischen dem Prüfgerätkanal und dem IC-Anschluss.

_DT

_DI

_DC

_PD

_D

_CP

Der Hauptrechner 30 verwendet Kalibrierungsdaten, die der Steuer- und Taktschaltung 46 zugeführt werden, um D_DC für alle Prüfgerätkanäle einzustellen, so dass beispielsweise, wenn die programmierbare Verzögerung D_PD 0 ist, die gesamte Verzögerung D_T für alle Kanäle eine Konstante K ist. Daher gilt: K = DDI + DDC + DD + DDP
Während einer Prüfung, wenn die in die Steuer- und Taktschaltung 46 eingegebenen Programmdaten ihr mitteilen, eine Prüfsignalflanke zum IC-Anschluss 36 mit einer programmierbaren Verzögerung D_PD von T nach einer TAKT-Signalflanke zu senden, kommt die Prüfsignalflanke daher tatsächlich mit einer Verzögerung von T + K nach der TAKT-Signalflanke am Anschluss 36 an. Die zusätzliche konstante Verzögerung K ist kein Problem, da alle Kanäle die zusätzliche konstante Ansteuerungsverzögerung vorsehen.
Die tatsächliche Verzögerung zwischen einer TAKT-Signalflanke und einer VERGLEICHS-Signalflanke ist DCT = DCI + DCC + DPC + DC + DCP wobei D_CI eine der Steuer- und Taktschaltung innewohnende Vergleichsverzögerung ist, D_CC eine Ansteuerkalibrierungsverzögerung ist, die durch die Kalibrierungsdaten gesteuert wird, die in die Steuer- und Taktschaltung 46 eingegeben werden, D_PD eine programmierbare Vergleichsverzögerung ist, die für jeden Prüfzyklus durch Programmdaten vom Hauptrechner festgelegt wird, D_C eine dem Treibers mit drei Zuständen innewohnende Verzögerung ist und D_CP die innewohnende Vergleichswegverzögerung zwischen dem Prüfgerätkanal und dem IC-Anschluss ist.
Wenn die Programmdaten der Steuer- und Taktschaltung 46 mitteilen, dass das IC-Ausgangssignal mit einer Verzögerung T nach einer TAKT-Signalflanke abgetastet werden soll, sollte die Steuer- und Taktschaltung 46 das VERGLEICHS-Signal tatsächlich nicht mit einer Verzögerung von T nach dem TAKT-Signal, sondern genau in dem Moment, in dem die AUSFALL-Daten den Zustand eines IC-Ausgangssignals darstellen, wenn es am IC-Anschluss 36 T + K Sekunden nach dem TAKT-Signal, der kalibrierten Ansteuerungsverzögerung, erschienen ist, aktivieren. Dies stellt sicher, dass eine Ansteuerungsverzögerung von T und eine Vergleichsverzögerung von T dieselbe Bedeutung bezüglich Ereignissen an den IC-Anschlüssen 36 haben.
Der Hauptrechner 30 muss die Vergleichskalibrierungsverzögerung D_CC für jeden Kanal einstellen, so dass, wenn die programmierbare Vergleichsverzögerung D_PCP irgendein Wert T ist, die Taktschaltung 46 das VERGLEICHS-Signal mit einer Verzögerung D_CT = T + K + D_CP aktiviert.
Zeitsteuerungskalibrierung des Standes der Technik
Zeitsteuerungskalibrierungssysteme des Standes der Technik setzen typischerweise alle Prüfgerätkanäle 26 auf dieselbe programmierbare Ansteuerungsverzögerung nach den TAKT-Signalflanken und verwenden dann ein Oszilloskop oder eine andere Intervallmessvorrichtung wie z.B. eine wellenbergbox, um den Zeitsteuerungsversatz zwischen den Prüfsignalen von den Kanälen 26, die an den Spitzen der Pogostifte 22 (1) erscheinen, zu messen. Solche Systeme stellen die Kalibrierungsdaten, die in die Steuer- und Taktschaltung 46 (4) eingegeben werden, iterativ ein, so dass eine minimale messbare Zeitsteuerungs-Versatzdifferenz zwischen den Testsignalausgängen der verschiedenen Kanäle an den Pogostiftspitzen besteht, wenn die Kanäle auf dieselbe nominale Verzögerung programmiert sind. Die Z-Signalverzögerung wird auf ähnliche Weise kalibriert.
Die VERGLEICHS-Signalzeitsteuerung für jeden Kanal 26 wird typischerweise kalibriert, nachdem die ANSTEUER-Signalzeitsteuerung kalibriert wurde. Eine Art und Weise, um dies durchzuführen, besteht darin, einen Kanal zu programmieren, um eine ANSTEUER-Signalflanke an einer unterbrochenen oder kurzgeschlossenen Sondenspitze eine gewisse bekannte Zeit nach jedem TAKT-Signalimpuls festzulegen. Die Flanke wird dann zur Vergleichsschaltung 42 zurückreflektiert. Die REF-Spannung und die ERWARTUNGS-Daten, sind festgelegt, um zu bewirken, dass das AUSFALL-Signal als Reaktion auf jede reflektierte ANSTEUER-Signalflanke den Zustand ändert. Die in die Steuer- und Taktschaltung 46 jedes Kanals 26 eingegebenen Kalibrierungsdaten werden dann iterativ eingestellt, bis das Erfassungssystem 44 das AUSFALL-Signal gerade dann abtastet, wenn es den Zustand ändert.
Der Kalibrierungsprozess wird vielmehr an den Spitzen der Pogostifte 22 (1) als an den Spitzen der Sonden 24, die die IC-Prüfpunkte 36 kontaktieren, ausgeführt, da die Pogostifte 22 größer und weiter beabstandet sind als die Sonden 24 und daher viel leichter für die Prüfanlage zugänglich sind. Obwohl Signalwegabweichungen durch die Nadelkarte 20 und Sonden 24 zeitsteuerungsdifferenzen zwischen den Kanälen 26 erhöhen können, waren solche Abweichungen in der Vergangenheit vernachlässigbar klein. Da jedoch die IC-Eingangs- und -Ausgangssignalfrequenzen zunehmen, werden kleine Abweichungen zwischen den Signalwegen durch das Verbindungssystem 18 signifikant und müssen berücksichtigt werden, wenn die Zeitsteuerung von Prüfgerätkanälen 16 kalibriert wird. Daher ist es beim Kalibrieren der Zeitsteuerung der Kanäle 26 erwünscht, wenn wird, den Ausgangssignalversatz vielmehr an den Spitzen der Sonden 24 als an den Spitzen der leichter zugänglichen Pogostifte 22 zu messen. Die vorliegende Erfindung ermöglicht uns, dies zu tun.
Ansteuerungskalibrierung
Die vorliegende Erfindung stellt ein Verfahren zum Kalibrieren der Ansteuerungs- und Vergleichszeitsteuerung von Kanälen 26 des Prüfgeräts 10 (3) an den Spitzen von Sonden 24 bereit, um Zeitverzögerungen durch das Verbindungssystem 18 zu berücksichtigen. Das Verfahren macht von einem Satz von "Verbindungsbereichen" Gebrauch, die geeigneterweise eine Größe und Form ähnlich jener eines IC 12 aufweisen. Jeder Verbindungsbereich ist geeigneterweise auf einem separaten "Kalibrierungs"-Wafer implementiert, der eine ähnliche Größe und Form wie der zu prüfende Wafer 14 aufweisen kann. Während des Kalibrierungsprozesses wird der Kalibrierungswafer an der Prüfsonde 25 (1) anstelle des zu prüfenden Wafers 14 angeordnet. Die Verbindungsbereiche können auch auf dem zu prüfenden Wafer 14 implementiert werden.
5 ist eine vereinfachte Draufsicht auf einen IC 12 eines zu prüfenden Wafers 14. Bei diesem Beispiel umfasst der IC 12 einen Satz von acht Kontaktstellen 36(1)–36(8) auf seiner Oberfläche, auf die durch die Sonden 24 von 4 zugegriffen werden soll.
6–13 stellen einen Satz von acht Verbindungsbereichen 41–48 dar, die auf einem Kalibrierungswafer zur Verwendung beim Kalibrieren der Zeitsteuerung der acht Prüfgerätkanäle 26, die zum Prüfen des IC 12 von 5 erforderlich sind, implementiert werden können. Jeder Prüfbereich 41–48 belegt eine Fläche des Kalibrierungswafers mit derselben Größe und Form wie eine von dem IC 12 von 5 belegte Fläche und implementiert ein Paar von Kontaktstellen 50 und 52, die so angeordnet sind, dass die Prüfsonde 25 (1) sie mit den Spitzen eines Paars von Sonden 24 in Kontakt bringen kann. Insbesondere umfasst jeder Prüfbereich 41–48 eine erste Kontaktstelle 50(1)–50(8) mit derselben relativen Position wie eine entsprechende der Kontaktstellen 36(1)–36(8) des IC 12 von 5 und eine zweite Kontaktstelle 52, die innerhalb des Prüfbereichs an einer Stelle angeordnet ist, die nicht der Position von irgendeiner Kontaktstelle 36 beim IC 12 entspricht. Das Prüfgerät 10 von 1 ist mit einer zusätzlichen Sonde 24 zum Kontaktieren der Kontaktstelle 52 und einem Signalweg durch die Verbindung 18 zum Verbinden dieser Sonde mit einem frei verfügbaren Kanal 26 versehen. Wenn sich der IC 12 an der Stelle unter den Sonden 24 während einer Prüfung befindet, kontaktiert die zusätzliche Sonde 24 keine Kontaktstelle 36. Jeder Prüfbereich 41–48 umfasst auch einen Leiter 54, der seine zwei Kontaktstellen verbindet. Die Leiter 54 aller Prüfbereiche 41–48 weisen trotz irgendwelcher Unterschiede im Abstand zwischen den Kontaktstellen geeigneterweise eine einheitliche Länge auf.
Mit Bezug auf 14 ordnet die Prüfsonde 25 (1) zum Kalibrieren der ANSTEUER-Signal-Zeitsteuerung des Kanals 26(1) anfänglich den Verbindungsbereich 41 unter den Sonden 24 an. Die Sonde 24(1), die den Kanal 26(1) mit der Kontaktstelle 36(1) des IC 12 (5) während einer Prüfung verbinden würde, verbindet nun den Kanal 26(1) mit der Kontaktstelle 50(1). Die zusätzliche Sonde 24(9) verbindet einen frei verfügbaren Prüfgerätkanal 26(9) mit der Kontaktstelle 52. Wenn der Prüfgerätkanal 26(1) ein Ausgangsprüfsignal erzeugt, bewegt sich dieses Signal folglich zur Kontaktstelle 50(1), durch den Leiter 54 zur Kontaktstelle 52 und dann zurück zum Kanal 26(9).
Der Hauptrechner 30 (3) programmiert den Kanal 26(1) beispielsweise, um das ANSTEUER-Signal mit einer ausgewählten programmierbaren Ansteuerverzögerung (D_PD = X Nanosekunden) nach ausgewählten TAKT-Signalimpulsen von einem niedrigen auf einen hohen Pegel zu setzen, und programmiert den frei verfügbaren Kanal 26(9), um das zurückkehrende ANSTEUER-Signal mit einer konstanten programmierbaren Vergleichsverzögerung (D_CD = Y Nanosekunden) nach den TAKT-Signalimpulsen abzutasten. Das REF-Signal und die ERWARTUNGS-Daten, die aus der Steuer- und Taktschaltung 46 (4) für den Kanal 26(9) ausgegeben werden, werden so festgelegt, dass die aus dem Vergleicher 43 ausgegebenen AUSFALL-Daten den Zustand als Reaktion auf die ANSTEUER-Signalflanke ändern.
15–17 sind Ablaufdiagramme, die verschiedene Beziehungen zwischen der TAKT-Signalflanke, wenn sie am Kanal 26(9) von 14 ankommt, der PRÜF-Signalflanke, wenn sie an der Kontaktstelle 50(1) ankommt, der AUSFALL-Signalflanke, wenn sie am Erfassungssystem 44 innerhalb des Kanals 26(9) ankommt, und der VERGLEICHS-Signalflanke, wenn sie die Abtastung des AUSFALL-Signals einleitet, darstellen.
Während des Kalibrierungsprozesses bleibt das Intervall zwischen jeder TAKT-Signalflanke bei T1 und der VERGLEICHS-Signalflanke zum Zeitpunkt T4 fest, da der Hauptrechner 30 die VERGLEICHS-Signal-Zeitsteuerung nicht ändert. Das Intervall zwischen der PRÜF- und der AUSFALL-Signalflanke bleibt auch fest, da es eine nicht-einstellbare Funktion der innewohnenden Signalwegverzögerungen zwischen der Kontaktstelle 50(1) und dem Kanal 26(9) ist. Während des Kalibrierungsprozesses stellt jedoch der Hauptrechner 30 iterativ das Intervall zwischen der TAKT-Signalflanke zum Zeitpunkt T1 und der PRÜF-Signalflanke zum Zeitpunkt T2 während des PRÜF-Signal-Kalibrierungsprozesses durch iteratives Einstellen der Ansteuerkalibrierungsverzögerung D_DC des Kanals 26(1) ein. Wenn die VERGLEICHS-Flanke zum Zeitpunkt T4 nach der AUSFALL-Flanke zum Zeitpunkt T3 auftritt, wie in 15 dargestellt, inkrementiert der Hauptrechner 30 die Ansteuerkalibrierungsverzögerung D_DC des Prüfgerätkanals 26(1), um die ANSTEUER-Signalverzögerung so zu vergrößern, dass sowohl die PRÜF- als auch die AUSFALL-Signalflanke relativ zur VERGLEICHS-Flanke später auftreten. Wenn die VERGLEICHS-Flanke zum Zeitpunkt T4 dagegen vor der AUSFALL-Flanke zum Zeitpunkt T3 auftritt, wie in 16 dargestellt, dekrementiert der Hauptrechner 30 die Ansteuerkalibrierungsverzögerung D_DC der Verzögerung des Prüfgerätkanals 26(1), so dass sowohl die PRÜF- als auch die AUSFALL-Signalflanke relativ zur VERGLEICHS-Signalflanke früher auftreten. Der Hauptrechner 30 wiederholt den Prozess iterativ, bis die AUSFALL-Flanke so nah wie möglich zum Zeitpunkt T4 auftritt, wenn das VERGLEICHS-Signal den Zustand ändert, wie in 17 dargestellt.
Die Prüfsonde 25 (1) ordnet dann den Verbindungsbereich 42 (7) unter den Sonden 24 an, um den Kanal 26(2) mit dem frei verfügbaren Kanal 26(9) zu verbinden, und wiederholt den vorstehend beschriebenen Ansteuerkalibrierungsprozess, um die Ansteuerkalibrierungsverzögerung D_DC des Kanals 26(2) auf dieselbe Weise einzustellen, wie sie die Ansteuerkalibrierungsverzögerung des Kanals 26(1) eingestellt hat. Dabei setzt der Hauptrechner 30 den Kanal 26(2) auf dieselben programmierbaren Ansteuer- und Vergleichsverzögerungen T, auf die er den Kanal 26(1) gesetzt hat. Folglich ist das Intervall von der TAKT- zur VERGLEICHS-Flanke (das Intervall zwischen T1 und T4) während der Kalibrierung des Kanals 26(2) dasselbe wie es für den Kalibrierungsprozess des Kanals 26(1) war. Daher weist es am Ende des Kalibrierungsprozesses für den Kanal 26(2) dieselbe gesamte PRÜF-Signal-Verzögerung T2–T1 auf, sobald sie eine ähnliche programmierbare ANSTEUER-Verzögerung D_PD aufweisen.
Wenn die Ansteuerkalibrierungsverzögerungen D_DC der restlichen sechs Prüfgerätkanäle 26(3)–26(8) auf eine ähnliche Weise unter Verwendung der Verbindungsbereiche 43–48 von 8–13 jeweils eingestellt werden, stellen alle Kanäle 26(1)–26(8) im Wesentlichen dieselbe Verzögerung zwischen einer TAKT-Signalflanke und der Ankunft des PRÜF-SIGNALS an einer Kontaktstelle 36 an einem IC 12 bereit, wenn sie dieselbe programmierbare Ansteuerverzögerung D_PD aufweisen.
Vergleichskalibrierung
Nachdem die Ansteuerwege für alle Kanäle 26 kalibriert wurden, kann der Hauptrechner 30 nun die Vergleichssignalwege kalibrieren. Um die Vergleichskalibrierung zu unterstützen, können wir einen zusätzlichen Verbindungsbereich 60 vorsehen, wie in 18 dargestellt. Der Bezugsbereich 60 weist einen Satz von Kontaktstellen 62 auf, die in der Anordnung zu den Kontaktstellen 36 des IC 12 ähnlich sind. Ein Satz von Leitern 64, die geeigneterweise eine Länge ähnlich den Leitern 54 von 6–13 aufweisen, verbinden Paare von Kontaktstellen 62. Wenn die Kontaktstellen 62 des Verbindungsbereichs 60 durch die Sonden 24 kontaktiert werden, kann jeder Kanal 26 somit ein Prüfsignal über die Verbindungskontaktstellen 62 zu einem anderen Kanal 26 senden.
19–21 stellen Zeitsteuerungsbeziehungen zwischen den TAKT-, PRÜF-, AUSFALL- und VERGLEICHS-Signalen von verschiedenen Prüfgerätkanälen während des Vergleichskalibrierungsprozesses dar. Wenn sich der Verbindungsbereich 60 unter den Prüfgerätsonden an der Stelle befindet, programmiert der Hauptrechner 30 einen Kanal 26 von jedem miteinander verbundenen Paar für dieselbe programmierbare Ansteuerverzögerung von T, so dass er auf jede TAKT-Signalflanke, die zu einem Zeitpunkt T1 ankommt, durch Senden einer Prüfsignalflanke zu einer Kontaktstelle 62 zu einem Zeitpunkt T2 reagiert. Dies bewirkt, dass das AUSFALL-Signal den Zustand zu einem Zeitpunkt T3 nach der TAKT-Signalflanke ändert. Die Verzögerungen T2–T1 und T3–T1 sind fest und ändern sich während des Vergleichskalibrierungsprozesses nicht. Der Hauptrechner 30 programmiert auch den anderen Kanal 26 von jedem miteinander verbundenen Paar, so dass er eine programmierbare VERGLEICHS-Signalverzögerung D_CD von T aufweist. Wie vorstehend erörtert, ist die gesamte Verzögerung T4–T1 für das VERGLEICHS-Signal die Summe von D_DC und der innewohnenden und Kalibrierungsverzögerungen der Steuer- und Taktschaltung 46. Sobald die abgetasteten AUSFALL-Daten, die von einem Empfangskanal 26 erzeugt werden, anzeigen, dass die VERGLEICHS-Signalflanke zum Zeitpunkt T4 der AUSFALL-Flanke zum Zeitpunkt T3 folgt, wie in 19 dargestellt, dekrementiert der Hauptrechner 30 die Vergleichskalibrierungsverzögerung D_CC des Empfangskanals 26, um die VERGLEICHS-Signalflanke vorzuschieben. Sobald die abgetasteten AUSFALL-Daten, die von einem Empfangskanal 26 erzeugt werden, dagegen anzeigen, dass die VERGLEICHS-Signalflanke zum Zeitpunkt T4 der AUSFALL-Flanke zum Zeitpunkt T3 vorangeht, wie in 20 dargestellt, inkrementiert der Hauptrechner 30 die Vergleichskalibrierungsverzögerung D_CC des Empfangskanals 26, um die VERGLEICHS-Signalflanke zu verzögern. Der Vergleichskalibrierungsprozess für den Empfangskanal 26 endet, wenn die VERGLEICHS-Signalflanke so nahe wie möglich mit der AUSFALL-Signalflanke zum Zeitpunkt T3 zusammenfällt. Der Vergleichskalibrierungsprozess wird dann wiederholt, wobei die Rollen des Sende- und des Empfangskanals 26 umgekehrt sind, um die restlichen Kanäle 26 der Vergleichskalibrierung zu unterziehen.
Die Verbindungsbereichsmuster von 6–13 sind für einen Kalibrierungsprozess ausgelegt, in dem die Vergleichsfunktion von nur einem einzelnen frei verfügbaren Kanal 26(9) verwendet wird, um die Ansteuersignalzeitsteuerung aller anderen Kanäle 26(1)– 26(8) zu kalibrieren. Die Verwendung eines einzelnen frei verfügbaren Kanals als Vergleichsreferenz erfordert jedoch, dass wir einen Verbindungsbereich 41–48 für jeden zu kalibrierenden Kanal 26(1)–26(8) vorsehen, und erfordert auch, dass alle Kanäle 26(1)–26(8) der Reihe nach kalibriert werden. Wenn ein IC 12 mehrere hundert Kontaktstellen 36 anstatt nur 8 aufweist, kann der Ansteuerkalibrierungsprozess eine lange Zeit dauern und eine große Anzahl von Verbindungsbereichen erfordern. Wir können die Zeit und Anzahl von Verbindungsbereichen, die erforderlich sind, um einen Faktor von ungefähr N verringern, wenn wir N frei verfügbare Kanäle als Vergleichsreferenzen anstelle von 1 verwenden.
22 stellt einen IC mit 12 Kontaktstellen 36 dar, die durch die Kanäle 26(1)–26(12) des Prüfgeräts von 3 geprüft werden können. Diese Anordnung würde 12 Prüfbereiche für die Ansteuerkalibrierung erfordern, wenn nur ein frei verfügbarer Kanal als Vergleichsreferenz verwendet werden würde. Wenn jedoch zwei frei verfügbare Kanäle 26(13) und 26(14) als Vergleichsreferenzen zur Verfügung stehen, wären nur sieben Verbindungsbereiche erforderlich. 23–28 stellen sechs der erforderlichen sieben Verbindungsbereiche 71–76 dar. Der Bezugsbereich 71 umfasst ein erstes Paar von Kontaktstellen 52(1) und 52(2), auf die durch die zwei frei verfügbaren Kanäle 26(13) und 26(14) zugegriffen wird. Auf ein zweites Paar von Kontaktstellen 50(1) und 50(2) im Bereich 71 wird von den Kanälen 26(1) und 26(2) zugegriffen, die auch auf ein Paar von Kontaktstellen 36(1) und 36(2) des IC 12 von 22 zugreifen. Die Bezugsbereiche 72–76 sind im Allgemeinen ähnlich zum Verbindungsbereich 23, außer dass das zweite Paar von Kontaktstellen in jedem Bereich 72–76 so angeordnet ist, dass es verschiedenen Paaren von Kontaktstellen 36 des IC 12 entspricht.
Der Ansteuerkalibrierungsprozess für jeden Prüfgerätkanal ist im Allgemeinen ähnlich zum vorstehend beschriebenen, außer dass zwei Kanäle gleichzeitig der Ansteuerkalibrierung unterzogen werden können. Vor der Ansteuerkalibrierung der Kanäle ist es jedoch erforderlich, zuerst die Vergleichskalibrierung von einem der zwei frei verfügbaren Kanäle 12(13) und 12(14) einzustellen, so dass sie eine entsprechende Vergleichszeitsteuerung aufweisen, wenn die Prüfgerätkanäle der Ansteuerkalibrierung unterzogen werden. Der Prüfbereich 71 von 23 wird anfänglich unter den Sonden angeordnet. Der erste frei verfügbare Kanal 26(13), der auf die Kontaktstelle 50(1) zugreift, wird dann unter Verwendung des Kanals 26(1) (3), der auf die Kontaktstelle 50(1) als Ansteuerreferenz zugreift, der Vergleichskalibrierung unterzogen. Ein zusätzlicher Verbindungsbereich 77 (29) wird dann unter den Sonden angeordnet. Man beachte, dass, während der Verbindungsbereich 71 von 23 den Kanal 26(1) mit dem ersten frei verfügbaren Kanal über die Kontaktstellen 50(1) und 52(1) verbindet, der Verbindungsbereich 77 den Kanal 26(1) mit einem zweiten frei verfügbaren Kanal über die Kontaktstellen 50(1) und 52(2) verbindet. Wenn sich der Verbindungsbereich 77 an der Stelle befindet, und wieder unter Verwendung des Kanals 26(1) als Ansteuerreferenzen wird der zweite frei verfügbare Kanal 26(14) der Vergleichskalibrierung unterzogen, um die Vergleichskalibrierung des ersten frei verfügbaren Kanals 26(13) anzupassen. Anschließend werden die Verbindungsbereiche 71–76 nacheinander unter den Sonden angeordnet und die zwei frei verfügbaren Kanäle 26(13) und 26(14) werden als Vergleichsreferenzen verwendet, um die zwölf Kanäle der Vergleichskalibrierung zu unterziehen.
Als Erweiterung sollte aus der vorangehenden Erörterung ersichtlich sein, dass für ICs mit einer großen Anzahl an Kontaktstellen mehr als zwei frei verfügbare Kanäle als Vergleichsreferenzen verwendet werden können, um die Anzahl von Verbindungsbereichen und die Zeit, die erforderlich ist, um die Prüfgerätkanäle der Ansteuerkalibrierung zu unterziehen, weiter zu verringern.
30 stellt ein Prüfgerät 80 für integrierte Schaltkreise dar, das zum Prüfgerät 10 des Standes der Technik von 3 im Allgemeinen ähnlich ist, außer dass es Verbindungen zum Erweitern des TAKT-Signals und des Busses 28 zu einer externen "Messeinheit" 82 umfasst. 31 ist eine vereinfachte Schnittaufrissansicht des Prüfgeräts für integrierte Schaltkreise und der Messeinheit von 30 mit einer Nadelkarte 20, die einen Kontakt mit einem Wafer 14 an einer Prüfsonde 25 vorsieht.
Mit Bezug auf 30 verbinden ein zusätzlicher Weg durch die Nadelkarte 20 und ein Leiter 84 im Prüfkopf 16 eine zusätzliche Sonde 83 mit der Messeinheit 82. Die Messeinheit 82 nimmt an den IC-Prüfungen nicht teil, so dass, während die Sonde 83, auf die durch die Messeinheit 82 zugegriffen wird, den IC 12 kontaktiert, wenn der IC geprüft wird, die Sonde keine der Kontaktstellen 36 des IC kontaktiert.
Die Messeinheit 82 umfasst eine herkömmliche Intervallmessschaltung zum Messen eines Intervalls zwischen einer Flanke des TAKT-Signals, das vom Taktgenerator 32 erzeugt wird, und einer Flanke eines Signals, das über die Sonde 83 ankommt und das Zeitintervall zum Hauptrechner 30 zurückmeldet. Unter der Annahme, dass der zu prüfende IC 12 die in 5 gezeigte Kontaktstellenanordnung aufweist, werden die in 6–13 dargestellten Verbindungsbereiche nacheinander angeordnet, um die Intervallmesseinheit 82 mit jedem Prüfgerätkanal 26(1)–26(8) zu verbinden. Der Hauptrechner 30 kann daher die Messeinheit 82 verwenden, um das absolute Zeitintervall zwischen der TAKT-Signalflanke und der Ankunft der Prüfsignalflanke von jedem Prüfgerätkanal 26(1)–26(8) zu messen. Wenn alle Kanäle 26(1)–26(8) auf dieselbe programmierbare Verzögerung festgelegt sind, kann der Hauptrechner 30 die Ansteuerverzögerungen aller Kanäle durch iteratives Einstellen der Ansteuerkalibrierungsverzögerung von jedem Kanal kalibrieren, bis die Messeinheit 82 dieselbe Verzögerung für alle Kanäle misst.
Mehr als eine Messeinheit 82 könnte vorgesehen sein, um die Anzahl von Verbindungsbereichen zu verringern und die Zeit, die zur Ansteuerkalibrierung der Prüfgerätkanäle erforderlich ist, zu verringern. Wenn beispielsweise zwei Messeinheiten 82 vorgesehen sind, könnten die Verbindungsbereichsmuster von 23–28 verwendet werden, um die Kanäle, die auf die Kontaktstellen des IC 12 von 22 zugreifen, der Ansteuerkalibrierung zu unterziehen. Das zusätzliche Muster von 29 könnte verwendet werden, falls erforderlich, um zu ermöglichen, dass der Hauptrechner 30 irgendwelche Unterschiede in den Intervallmessungen der zwei Messeinheiten ermittelt, so dass er solche Unterschiede, die den Kanal der Ansteuerkalibrierung unterziehen, kompensieren kann.
Simultanbetriebs-Vergleichskalibrierung
Mit Bezug auf 3 sind der Treiber 40 und Vergleicher 42 des Prüfgerätkanals 26 des Standes der Technik mit der IC-Kontaktstelle 36 über einen einzelnen Verbindungsweg verbunden. Wenn die Kontaktstelle 36 sowohl ein IC-Ausgangssignal senden als auch ein IC-Eingangssignal empfangen kann, müssen folglich das Eingangs- und das Ausgangssignal über denselben Weg laufen. In Hochfrequenzanwendungen wirkt sich die Verbindungssystemweg-Verzögerung nachteilig auf die Fähigkeit des Kanals aus, den Zustand eines IC-Ausgangssignalimpulses zu ermitteln, der IC-Eingangssignalimpulsen eng folgt oder vorangeht, da Teile der zwei Impulse am Eingang des Vergleichers 42 überlappen können.
32 stellt ein alternatives "Simultanbetriebs"-System zum Verbinden des Kanals 26 mit der Kontaktstelle 36 über zwei Wege, einen vom Treiber 40 zur Kontaktstelle 36 und den anderen von der Kontaktstelle 36 zum Vergleicher 42, dar. Wenn der Signalweg vom Treiber 40 korrekt an der Kontaktstelle 36 abgeschlossen ist, erscheinen IC-Eingangssignale nicht am Eingang in den Treiber 42. Selbst eng beabstandete Eingangs- und Ausgangssignale werden folglich am Eingang in den Vergleicher 42 nicht überlappt.
Der Prüfgerätkanal 26 von 3 und 32 kann auf die vorstehend beschriebene Weise ungeachtet dessen, ob einer oder zwei Wege verwendet werden, um den Kanal mit der Kontaktstelle 36 zu verbinden, der Ansteuer- und Vergleichskalibrierung unterzogen werden. Mit der in 32 gezeigten Simultanbetriebsverbindung kann jedoch die Vergleichskalibrierung auch auf eine geringfügig andere weise ausgeführt werden, die nicht die Verwendung eines Verbindungsbereichs erfordert. Wie vorstehend beschrieben, wird zur Vergleichskalibrierung ein Verbindungsbereich verwendet, um ein Paar von Prüfgerätkanälen zu verbinden. Die Ansteuerschaltung von einem der Prüfgerätkanäle erzeugt eine Prüfsignalflanke, die als Referenz verwendet wird, wenn die Vergleichskalibrierungsverzögerung des anderen Kanals eingestellt wird. Mit der in 32 dargestellten Simultanbetriebsverbindung kann der Treiber 40 innerhalb jedes Kanals eine Prüfsignal-Taktflanke als Taktreferenz liefern, wenn die Vergleichskalibrierungsverzögerung des Kanals eingestellt wird. Folglich ist es in einem solchen Fall nicht notwendig, Verbindungsbereiche zu verwenden, um Paare von Kanälen während des Vergleichskalibrierungsprozesses zu verbinden.

Claims

Verfahren zum Kalibrieren der Zeitsteuerung eines Prüfgeräts (10) für integrierte Schaltkreise (IC), das ein Verbindungssystem (20) zum Verbinden des IC-Prüfgeräts mit Eingangs-/Ausgangs-(E/A)-Anschlüssen (36(1–8)) eines IC (12), der auf einem Halbleiterwafer (14) implementiert ist, aufweist, wobei das IC-Prüfgerät (10) eine Vielzahl von Prüfgerätkanälen (26(1–8)) zum Prüfen des auf dem Halbleiterwafer (14) implementierten IC aufweist, wobei das Prüfgerät (10) auch einen frei verfügbaren Kanal (26(9)) aufweist, der zur Kalibrierung ausgelegt ist; wobei das Prüfgerät (10) ein Mittel (32) zum Senden einer Folge von Taktsignalflanken zu den Prüfgerätkanälen (26(1–8)) und zu dem frei verfügbaren Kanal (26(9)) aufweist, und wobei das Verbindungssystem (20) den IC (12) kontaktiert, um eine Vielzahl von ersten leitenden Wegen (24(1–8)) zwischen jedem E/A-Anschluss (36(1–8)) und einem entsprechenden der Prüfgerätkanäle (26(1–8)) zum Übertragen von Signalen zwischen diesen vorzusehen, wobei das Verfahren die Schritte aufweist: a. Anpassen des Verbindungssystems (20), um einen zweiten leitenden Weg (24(9)) vorzusehen, der mit dem frei verfügbaren Kanal (26(9)) verbunden ist; b. vorsehen mindestens eines ersten Leiters (54), der zwischen einen Kalibrierungsanschluss (52) in einem Kalibrierungsbereich (41–48) und einen Prüfanschluss (50(1–8)), der in dem Kalibrierungsbereich (41–48) entsprechend der Position von einem der E/A-Anschlüsse (36(1–8)) angeordnet ist, geschaltet ist, wobei der Kalibrierungsbereich auf einem Halbleiterwafer (14) oder auf einem Kalibrierungswafer angeordnet ist; und c. für jeden Prüfgerätkanal der Vielzahl von Prüfgerätkanälen (26(1–8)): c1. Bewirken, dass das Verbindungssystem (20) den Kalibrierungsanschluss (52) und den Prüfanschluss 50(1–8) kontaktiert, wobei der entsprechende erste Leiter (54) und der erste und der zweite leitende Weg (24(1–8), 24(9)) einen ersten Signalweg zwischen dem Prüfgerätkanal (26(1–8)) und dem frei verfügbaren Kanal (26(9)) bilden, c2. Bewirken, dass der Prüfgerätkanal (26(1–8)) wiederholt sein Ausgangssignal als Eingangssignal zum frei verfügbaren Kanal (26(9)) über den ersten Signalweg sendet, und c3. gleichzeitig mit dem Unterschritt c2, Bewirken, dass der frei verfügbare Kanal (26(9)) sein Eingangssignal mit einer festen Verzögerung, die den Taktsignalflanken folgt, abtastet.
Verfahren nach Anspruch 1, wobei Schritt c ferner die Unterschritte aufweist: c4. gleichzeitig mit den Unterschritten c2 und c3, Einstellen der Kalibrierungsverzögerung des Prüfgerätkanals (26(1–8)), so dass der Prüfgerätkanal das Ausgangssignal zum frei verfügbaren Kanal (26(9)) so sendet, dass die Flanke seines Ausgangssignals gegenüber einer der Taktsignalflanken derart verzögert ist, dass der frei verfügbare Kanal das Ausgangssignal nahe der Ausgangssignalflanke abtastet.
Verfahren nach Anspruch 2, welches ferner die Schritte aufweist: d. Vorsehen einer Vielzahl von zweiten Leitern; und e. nach Schritt c, Bewirken, dass das Verbindungssystem (20) die zweiten Leiter kontaktiert, wobei das Verbindungssystem und die zweiten Leiter zweite Signalwege (50(1)/52(1); 50(2)/52(2)) zwischen Paaren der Prüfgerätkanäle (26) vorsehen.
Verfahren nach Anspruch 3, welches ferner die Schritte aufweist: f. nach Schritt e, für jedes der Paare: f1. Bewirken, dass ein Prüfgerätkanal des Paars ein Ausgangssignal mit einer Ausgangssignalflanke über den Signalweg zu einem anderen Prüfgerätkanal des Paars sendet, und f2. gleichzeitig mit Unterschritt f1, Einstellen der Kalibrierungsverzögerung des anderen Prüfgerätkanals des Paars so, dass er das Ausgangssignal nahe der Ausgangssignalflanke abtastet.
Verfahren nach Anspruch 1, wobei die Vielzahl der ersten Leiter (54) auf dem Halbleiterwafer (12) implementiert ist.
Verfahren nach Anspruch 1, wobei die Vielzahl von ersten Leitern (54) auf einem Kalibrierungswafer implementiert ist.
Verfahren nach Anspruch 3, wobei die Vielzahl von ersten Leitern und die Vielzahl von zweiten Leitern auf dem Halbleiterwafer (12) implementiert sind.
Verfahren nach Anspruch 3, wobei die Vielzahl von ersten Leitern und die Vielzahl von zweiten Leitern auf einem Kalibrierungswafer implementiert sind.
Verfahren zum Kalibrieren der Zeitsteuerung eines Prüfgeräts (10) für integrierte Schaltkreise (IC), das ein Verbindungssystem (20) aufweist, wobei das IC-Prüfgerät (10) eine Vielzahl von Prüfgerätkanälen (26(1–N)) zum Prüfen eines IC (12), der auf einem Halbleiterwafer (14) implementiert ist, aufweist, wobei der Wafer (14) eine Vielzahl von Eingangs-/Ausgangs-(E/A)-Anschlüssen (36(1–N)) aufweist, wobei jeder E/A-Anschluss einem separaten der Prüfgerätkanäle (26(1–N)) zugeordnet ist, wobei das Prüfgerät (10) ein Mittel (32) zum Senden einer Folge von Taktsignalflanken zu den Prüfgerätkanälen (26(1–N)) aufweist, und wobei das Verbindungssystem (20) den IC (12) kontaktiert, um eine Vielzahl von ersten leitenden Wegen (24) zwischen jedem E/A-Anschluss (36(1–N)) und seinem entsprechenden Prüfgerätkanal (26(1–N)) zum Übertragen von Signalen zwischen diesen vorzusehen, wobei das Verfahren die Schritte aufweist: a. Vorsehen einer externen Messschaltung (82) zum Messen eines Zeitintervalls zwischen einer Flanke des Taktsignals und einer Flanke eines Ausgangssignals von irgendeinem der Prüfgerätkanäle (26(1–N)); b. Anpassen des Verbindungssystems (20), um einen zweiten leitenden Weg (83, 84) vorzusehen, der dazu ausgelegt ist, einen elektrischen Kontakt mit einem Kalibrierungsanschluss (52) in einem Kalibrierungsbereich (41–48) herzustellen; c. Vorsehen mindestens eines ersten Leiters (54), der zwischen den Kalibrierungsanschluss (52) und einen Prüfanschluss (50(1–8)) geschaltet ist, der im Kalibrierungsbereich (41–48) entsprechend der Position von einem der E/A-Anschlüsse (36(1–N)) angeordnet ist, wobei der Kalibrierungsbereich auf einem Halbleiterwafer (14) oder auf einem Kalibrierungswafer angeordnet ist; und d. für jeden Prüfgerätkanal der Vielzahl von Prüfgerätkanälen (26(1–N)): d1. Bewirken, dass das Verbindungssystem (20) den Prüfanschluss (50(1–N)) und den Kalibrierungsanschluss (52) kontaktiert, wobei der entsprechende erste Leiter und der erste und der zweite leitende Weg (24, 83, 84) einen ersten Signalweg zwischen dem Prüfgerätkanal (26(1–N)) und der Messschaltung (82) bilden, d2. Bewirken, dass der Prüfgerätkanal (26(1–N)) Ausgangssignalflanken erzeugt, die den Taktsignalflanken folgen, wobei der erste Signalweg die Ausgangssignalflanken als Eingangssignalflanken zur Messschaltung (82) überträgt, und d3. Bewirken, dass die Messeinheit (82) Intervalle zwischen den Taktsignalflanken und ihren Eingangssignalflanken misst, die über den ersten Signalweg ankommen.
Verfahren nach Anspruch 9, wobei Schritt d ferner die Unterschritte aufweist: d4. gleichzeitig mit Unterschritt d2 und d3, Einstellen der Kalibrierungsverzögerung des Prüfgerätkanals (26(1–N)) so, dass die Messeinheit (82) Intervalle mit einer speziellen Dauer misst.
Verfahren nach Anspruch 10, welches ferner die Schritte aufweist: e. Vorsehen einer Vielzahl von zweiten Leitern; und f. nach Schritt d, Bewirken, dass das Verbindungssystem (20) die zweiten Leiter kontaktiert, wobei das Verbindungssystem und die zweiten Leiter zweite Signalwege zwischen Paaren der Prüfgerätkanäle (26(1–N)) vorsehen.
Verfahren nach Anspruch 11, welches ferner die Schritte aufweist: g. für jedes der Paare g1. Bewirken, dass ein Prüfgerätkanal (26(1–N)) des Paars ein Ausgangssignal mit einer Ausgangssignalflanke über den Signalweg zu einem anderen Prüfgerätkanal des Paars sendet, und g2. gleichzeitig mit Unterschritt g1, Einstellen der Kalibrierungsverzögerung des anderen Prüfgerätkanals des Paars so, dass er das Ausgangssignal nahe der Ausgangssignalflanke abtastet.
Verfahren nach Anspruch 9, wobei die Vielzahl der ersten Leiter auf dem Halbleiterwafer (12) implementiert ist.
Verfahren nach Anspruch 9, wobei die Vielzahl von ersten Leitern auf einem Kalibrierungswafer implementiert ist.
Verfahren nach Anspruch 11, wobei die Vielzahl von ersten Leitern und die Vielzahl von zweiten Leitern auf dem Halbleiterwafer (12) implementiert sind.
Verfahren nach Anspruch 11, wobei die Vielzahl von ersten Leitern und die Vielzahl von zweiten Leitern auf einem Kalibrierungswafer implementiert sind.
Zeitsteuerungs-Kalibrierungsanordnung zum Kalibrieren der Zeitsteuerung in einem Prüfgerät (80), wobei die Anordnung aufweist: ein Prüfgerät (80) mit einer Vielzahl von Prüfgerätkanälen 26(1–N); eine externe Messschaltung (82); einen Kalibrierungsbereich (41–48) auf einem Halbleiterwafer (14) oder einem Kalibrierungswafer, wobei der Kalibrierungsbereich einen Leiter (54) aufweist, der die Prüfanschlüsse (36(1–N)) mit einem Kalibrierungsanschluss (52) verbindet; ein Verbindungssystem (20); und eine Vielzahl von leitenden Wegen (24, 83, 84) durch das Verbindungssystem (20), die dazu ausgelegt sind, einen Kontakt mit den Prüfanschlüssen (36(1–N)) und dem Kalibrierungsanschluss (52) herzustellen, wobei einige der leitenden Wege (24) die Prüfgerätkanäle (26(1–N)) mit den Prüfanschlüssen (36(1–N)) verbinden, und ein zusätzlicher der leitenden Wege (83, 84) den Kalibrierungsanschluss mit der externen Messschaltung (82) verbindet.
Anordnung nach Anspruch 17, wobei das Prüfgerät (80) einen Prüfkopf (16) mit den Prüfgerätkanälen (26(1–N)) aufweist.
Anordnung nach Anspruch 18, wobei der Prüfkopf (16) ferner einen Leiter aufweist, der mit jedem der Prüfgerätkanäle (26(1–N)) elektrisch verbunden ist und einen Ausgang zur Messeinheit (82) aufweist.
Anordnung nach Anspruch 19, wobei der Leiter so angeordnet ist, dass er ein Taktsignal zu jedem der Prüfgerätkanäle (26(1–N)) verteilt und das Taktsignal an die Messeinheit (82) ausgibt.
Anordnung nach Anspruch 20, wobei der Leiter einen Bus aufweist, der Verbindungswege zwischen jedem der Prüfgerätkanäle (26(1–N)) und einem Hauptrechner (30) vorsieht.
Anordnung nach Anspruch 21, wobei der Bus ferner eine Verbindung mit der Messeinheit (82) aufweist.
Anordnung nach Anspruch 17, wobei der Kalibrierungswafer aufweist: eine Vielzahl der Leiterbahnen (54); und eine Vielzahl der zusätzlichen Anschlüsse (52), wobei jede Leiterbahn (54) einen der ersten Anschlüsse (50(1–8)) mit einem entsprechenden der zusätzlichen Anschlüsse (52) elektrisch verbindet.
Anordnung nach Anspruch 23, welche ferner die Messschaltung (82) aufweist, die dazu ausgelegt ist, ein Zeitintervall zwischen einer Flanke eines Taktsignals und einer Flanke eines Ausgangssignals, das am Verbindungssystem von einem der Prüfkanäle (26(1–N)) empfangen wird und über den zusätzlichen leitenden Weg (83, 84) zur externen Messschaltung (82) geleitet wird, zu messen.
Anordnung nach Anspruch 17, wobei der Kalibrierungswafer ferner aufweist: eine Vielzahl der Leiter (54); und eine Vielzahl der Kalibrierungsanschlüsse (52), wobei jeder der Leiter (54) einen der Prüfanschlüsse (50(1–8)) mit einem entsprechenden der Kalibrierungsanschlüsse (52) elektrisch verbindet.
Anordnung nach Anspruch 17, wobei die Messschaltung (82) dazu ausgelegt ist, ein Zeitintervall zwischen einer Flanke eines Taktsignals und einer Flanke eines Ausgangssignals, das am Verbindungssystem von einem der Prüfkanäle (26(1–N)) empfangen wird und über den zusätzlichen leitenden Weg (83, 84) zur externen Messschaltung (82) geleitet wird, zu messen.