DE60131934T2 - Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung - Google Patents

Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung Download PDF

Info

Publication number
DE60131934T2
DE60131934T2 DE60131934T DE60131934T DE60131934T2 DE 60131934 T2 DE60131934 T2 DE 60131934T2 DE 60131934 T DE60131934 T DE 60131934T DE 60131934 T DE60131934 T DE 60131934T DE 60131934 T2 DE60131934 T2 DE 60131934T2
Authority
DE
Germany
Prior art keywords
electrically conductive
substrate
conductive front
columns
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60131934T
Other languages
English (en)
Other versions
DE60131934D1 (de
Inventor
Kiyokazu Kawasaki-shi Moriizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE60131934D1 publication Critical patent/DE60131934D1/de
Publication of DE60131934T2 publication Critical patent/DE60131934T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite und ein Verfahren zum Herstellen desselben und, im Besonderen, ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite mit hoher Dichte, das zum Anpassen an die hohe Integrationsdichte, zum Erhöhen der Säulenzahlen und der Kompaktheit der LSIs, die für elektronische Rechner und dergleichen verlangt wird, geeignet ist.
  • 2. Beschreibung der verwandten Technik
  • In den letzten Jahren mussten die LSI-Packungen und gedruckten Verdrahtungsplatten immer größere Dichten erreichen, weil die LSIs und andere Halbleiterkomponenten höher integriert und mit einer größeren Anzahl von Säulen versehen worden sind.
  • Bei den LSI-Packungen wird der LSI-Chip mit der aktiven Seite nach unten auf ein keramisches Substrat oder ein organisches Substrat montiert. Ferner wird das keramische Substrat oder organische Substrat unter Verwendung von Lötkugeln auf eine gedruckte Verdrahtungsplatte montiert.
  • Um eine elektrische Leitung zwischen einer ersten Oberfläche (das heißt, einer vorderen Oberfläche), auf die der LSI-Chip montiert ist, und einer zweiten Oberfläche (einer hinteren Oberfläche), auf der die Lötkugeln gebildet sind, zu erhalten, werden in dem Substrat Durchgangslöcher gebildet. Ein keramisches Substrat oder ein Harzsubstrat, das solche Durchgangslöcher hat, wird als Substrat mit elektrisch leitfähiger Vorder- und Rückseite bezeichnet.
  • Das keramische Substrat wird durch Stanzen von Löchern in das Material einer Grünfolie (eines grünen Blattes) hergestellt, so dass die vorderen Oberflächen des Durchgangslochs und die vordere Oberfläche der Grünfolie mit einer Kupferplattierung versehen werden, eine Vielzahl von Grünfolien übereinandergestapelt wird, zusammengepresst wird und dann gebacken wird.
  • Ein Harzsubstrat wird erzeugt, indem gemusterte Kupferblätter und Prepreg-Blätter alternierend gestapelt, zusammengepresst und dann gebacken werden. Die Backtemperatur des Harzsubstrats ist niedriger als die Temperatur, bei der die keramischen Substrate gebacken werden. Nachdem das Harzsubstrat hergestellt ist, werden Durchgangslöcher in dem Substrat geöffnet und wird die Oberfläche mit einer Kupferplattierung versehen.
  • Es kann davon ausgegangen werden, dass Integrationsdichten auch in Zukunft weiter zunehmen und dass folglich der Durchmesser der in dem Substrat gebildeten Durchgangslöcher abnehmen wird und als Resultat die Teilung der Durchgangslöcher abnehmen wird.
  • Ein Nachteil von keramischen Substraten ist jedoch der, dass der Einengung der Teilung der Durchgangslöcher Grenzen gesetzt sind, weil die Löcher durch den mechanischen Prozess des Stanzens des Substrats gebildet werden und deshalb die Durchgangslochteilung nicht kürzer als der Abstand werden kann, mit dem die Stanze selbst weitergeführt wird.
  • Auch bei organischen Substraten werden die Durchgangslöcher durch den mechanischen Prozess des Bohrens von Löchern in dem Substrat gebildet. Als Resultat haben organische Substrate denselben Nachteil, den keramische Substrate mit sich bringen; das heißt, dass die Teilung der Durchgangslöcher nicht kürzer als die Teilung beim Vorwärtsführen des Bohrers werden kann. Obwohl der Bohrer, der beim organi schen Substrat verwendet wird, länger und dünner sein kann, ergibt sich daraus die Möglichkeit, dass der Bohrmeißel während der Operation abbricht, welche Möglichkeit zunimmt, wenn die Tiefe, das heißt, das Aspektverhältnis, der Durchgangslöcher zunimmt. Ferner sei erwähnt, dass das Bilden der Durchgangslöcher in dem keramischen Substrat ein Prozess ist, der an jeweils einer Grünfolie ausgeführt wird und keine Operation mit hohem Aspektverhältnis ist.
  • Zusätzlich ist das Problem vorhanden, dass der Plattierprozess, der ausgeführt wird, nachdem die Durchgangslöcher in dem Substrat gebildet worden sind, das Innere der Durchgangslöcher nicht vollständig bedecken wird, besonders wenn das Aspektverhältnis der Löcher zunimmt. Als Resultat kann es passieren, dass manche Teile der inneren Wände der Durchgangslöcher unplattiert bleiben, wodurch die Zuverlässigkeit der elektrischen Leitfähigkeit gemindert wird.
  • Im Falle des sogenannten Multichipmoduls, oder MCM, bei dem eine Dünnfilmtechnik verwendet wird, um die Dünnfilmschaltungsanordnung auf dem MCM zu bilden, ist es möglich, die Kontakthöckerteilung des LSI-Chips sehr klein einzustellen. Jedoch wird entweder ein keramisches Substrat oder ein Harzsubstrat, wie oben beschrieben, für das Basissubstrat verwendet, auf dem die Dünnfilmschaltungsanordnung gebildet wird, so dass dasselbe Problem, wie nämlich die Teilung der Durchgangslöcher einzuengen ist, weiterhin besteht.
  • Zusätzlich erfordert die Integration mit hoher Dichte, dass der Rauschverhinderung gebührend Rechnung getragen wird.
  • Besonders bekannt sind Substrate mit elektrisch leitfähiger Vorder- und Rückseite, bei denen ein isolierendes Substrat eine Vielzahl von Metallsäulen stützt, die sich durch das Substrat erstrecken und elektrische Verbindungen zwischen vorderen und hinteren Oberflächen des Substrats vorsehen. Beispiele für solche Substrate werden geliefert durch US-A-5 286 926 , US-A-6 028 364 , US-A-5 331 514 , WO 96/19829 A , US-A-5 987 744 und JP 11 163207 A .
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein verbessertes und brauchbares Substrat mit elektrisch leitfähiger Vorder- und Rückseite und ein Verfahren zum Herstellen desselben vorzusehen, die der Forderung nach gesteigerten Integrationsdichten entgegenkommen können.
  • Ein anderes und weiteres Ziel der vorliegenden Erfindung ist das Vorsehen eines verbesserten und brauchbaren Substrats mit elektrisch leitfähiger Vorder- und Rückseite und eines Verfahrens zum Herstellen desselben, bei denen in einer bevorzugten Ausführungsform Maßnahmen gegen das Rauschen ergriffen werden können.
  • Gemäß einem Aspekt der vorliegenden Erfindung ist ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß dem beigefügten Anspruch 1 vorgesehen.
  • Gemäß diesem Aspekt der Erfindung ersetzt das anisotrope Ätzen die mechanische Verarbeitung, so dass die Durchgangslochteilung nicht durch die Teilung beim Vorwärtsführen zu der Zeit des Öffnens der Löcher bestimmt wird. Zusätzlich gestattet der Einsatz des anisotropen Ätzens die Bildung von Durchgangslöchern mit hohem Aspektverhältnis.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung ist ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß dem beigefügten Anspruch 6 vorgesehen.
  • Gemäß diesem Aspekt der Erfindung können die Säulen koaxial positioniert sein. Zusätzlich kann durch Einstellen des Abstandes zwischen der ersten Säule und der zweiten Säule die Impedanz eingestellt werden.
  • Ein weiterer Aspekt der vorliegenden Erfindung wird durch ein Verfahren zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite vorgesehen, wie es in dem beigefügten Anspruch 9 definiert ist.
  • Eine mehrschichtige gedruckte Verdrahtungsplatte kann eine Vielzahl von Innenschichtplatten umfassen, die aufeinandergestapelt sind, wobei jede der Innenschichtplatten dem beigefügten Anspruch 1 entspricht.
  • Ferner kann eine gedruckte Platteneinheit umfassen:
    ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite; und
    eine Halbleiterkomponente, die auf das Substrat mit elektrisch leitfähiger Vorder- und Rückseite montiert ist,
    welches Substrat mit elektrisch leitfähiger Vorder- und Rückseite dem beigefügten Anspruch 1 entspricht.
  • Zusätzlich kann das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß dem beigefügten Anspruch 1 ferner einen elektrisch leitfähigen Film umfassen, der die Säulen umgibt.
  • Andere Ziele, Merkmale und Vorteile von Ausführungsformen der vorliegenden Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen deutlicher hervor.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 ist ein erstes Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 3 ist ein zweites Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 4 ist ein Diagramm, dass das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt, das als IC-Packungssubstrat eingesetzt wird;
  • 5 ist ein Diagramm, das eine Variante des in 4 dargestellten Substrats zeigt;
  • 6 ist ein erstes Diagramm, das Seitenansichten und Draufsichten auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 7 ist ein zweites Diagramm, das eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 8 ist ein Diagramm der Verdrahtungsstruktur eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 9 ist ein erstes Diagramm, das Seitenansichten und Draufsichten auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 10 ist ein zweites Diagramm, das eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • 11 ist ein Diagramm, das eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 12 ist ein erstes Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 13 ist ein zweites Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 14 ist ein Diagramm, dass das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt, das als mehrschichtige gedruckte Verdrahtungsplatte eingesetzt wird;
  • 15 ist ein Diagramm, dass das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt, das als Kernsubstrat eingesetzt wird; und
  • 16 ist ein Diagramm, das einen Zustand zeigt, bei dem ein Material, das den Wärmeausdehnungskoeffizienten einstellt, dem Substrat mit elektrisch leitfähiger Vorder- und Rückseite beigemischt worden ist.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen folgt nun eine Beschreibung von Ausführungsformen der vorliegenden Erfindung. Es sei erwähnt, dass identische oder entsprechende Elemente in den Ausführungsformen in allen Zeichnungen mit identischen oder entsprechenden Bezugszeichen versehen sind, wobei eingehende Beschreibungen solcher Elemente einmal angegeben werden und danach weggelassen sind.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen folgt nun eine Beschreibung einer ersten Ausführungsform der vorliegenden Erfindung.
  • 1 zeigt eine Querschnittsansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung (im Folgenden das erste Substrat mit elektrisch leitfähiger Vorder- und Rückseite). Bezugszeichen 1 kennzeichnet ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite, Bezugszeichen 2 kennzeichnet eine Säule, und Bezugszeichen 3 kennzeichnet einen elektrisch leitfähigen Abschnitt, der aus einem elektrisch leitfähigen Film gebildet ist, der die Umgebung einer Säule bedeckt. Der elektrisch leitfähige Film kann zweckmäßigerweise aus solchen Metallen wie etwa Wolfram, Molybdän, Platin, Gold, Kupfer und dergleichen ausgewählt werden, solange das ausgewählte Metall ein elektrisch leitfähiges Metall ist, das einen Schmelzpunkt hat, der höher als die Backtemperatur eines Isoliermaterials des keramischen Typs ist, das später beschrieben ist. Bezugszeichen 4 kennzeichnet ein isolierendes Substrat, das in dem ersten Substrat mit elektrisch leitfähiger Vorder- und Rückseite 1 ein keramisches isolierendes Material ist. Dem keramischen isolierenden Material sind keine besonderen Grenzen gesetzt, unter der Bedingung, dass es solch eines ist, das bei der Produktion irgendeines allgemein bekannten keramischen Substrats verwendet wird.
  • Die Säulen 2 des Siliziumtyps, die auf dem ersten Substrat mit elektrisch leitfähiger Vorder- und Rückseite gebildet sind, sind in Form einer Matrix angeordnet, wie in 1 gezeigt. Die Anordnung der Säulen 2 ist jedoch nicht auf eine Matrixformation begrenzt, unter der Bedingung, dass die Anzahl der Säulen, die zu der Zeit der Bildung der Durchgangslöcher in der Vorder- und Rückseite des Substrats 1 mit elektrisch leitfähiger Vorder- und Rückseite gebildet werden, der Säulenanzahl gleicht, die für die Signalmuster erforderlich ist.
  • Nun folgt eine Beschreibung eines Verfahrens zum Herstellen des ersten Substrats mit elektrisch leitfähiger Vorder- und Rückseite unter Bezugnahme auf 2 und 3.
  • 2 ist ein erstes Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. 3 ist ein zweites Diagramm, das Schritte bei einem Prozess zum Herstellen eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Zunächst wird, wie bei Schritt A von 2 gezeigt, ein Siliziumwafer 20 mit einer Dicke vorbereitet, die größer gleich einer Höhe der Siliziumsäulen 2 ist, die das fertiggestellte Substrat mit elektrisch leitfähiger Vorder- und Rückseite bilden.
  • Auf der vorderen Oberfläche 20a des Siliziumwafers 20 wird ein Resist angeordnet und aufgeschleudert, um einen Resistfilm mit einer Dicke von mehreren zehn Mikrometern zu bilden. Als Nächstes wird das Resist exponiert und entwi ckelt, um ein Resist mit einem gewünschten Muster 5 zu bilden, wie bei Schritt B von 2 gezeigt.
  • Der Siliziumwafer 20 wird anisotrop geätzt, wobei das Resist 5 als Maske verwendet wird, um eine Vielzahl von Säulen 21 mit hohem Aspektverhältnis zu bilden, wie bei C von 2 gezeigt. Für das anisotrope Ätzen kann entweder ein Plasmaätzen mit induktiver Kopplung (ein ICP-Ätzen) oder ein photoinduziertes elektrolytisches Polieren verwendet werden.
  • Das ICP-Ätzen und das photogestützte elektrolytische Polieren sind Techniken, die verwendet werden, um sehr kleine Unebenheiten in den Formen zum Herstellen der Rahmen von kompakten Festplattenlaufwerken zu bilden, wenn diese Formen produziert werden. Sonst werden diese Techniken auch verwendet, wenn Durchgangslöcher in dem Siliziumchip zum Bezwecken der elektrischen Leitfähigkeit in einer vertikalen Richtung gebildet werden, wenn Siliziumhalbleiterchips vertikal gestapelt werden.
  • Unter Einsatz des ICP-Ätzens wird es möglich, Säulen 21 mit Aspektverhältnissen (das heißt, einem Verhältnis des Durchmessers zur Höhe) von bis zu 100 zu 1 zu bilden. Mit anderen Worten: falls der Durchmesser der Säule 10 μm beträgt, wird es dann möglich, Säulen mit Höhen von bis zu 1 mm mit einer Teilung von 20 μm zu bilden. Nur als Erläuterung sei erwähnt, dass die Säulen 21 des Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß der ersten Ausführungsform der vorliegenden Erfindung, wie sie oben beschrieben sind, einen Durchmesser von 20 μm, eine Höhe von 0,6 mm und eine Teilung von 50 μm haben.
  • Das ICP-Ätzen lässt einen Abschnitt des Siliziumwafers 20 intakt. Mit anderen Worten: das ICP-Ätzen wird so ausge führt, dass ein Verbindungsabschnitt 22 bestehenbleibt, der die Vielzahl von Säulen 21 verbindet. Die Ätzgeschwindigkeit wird zum Beispiel auf 10 μm pro Minute festgelegt, so dass durch Steuern der Ätzdauer ein Verbindungsabschnitt 22 mit zweckmäßiger Dicke gebildet werden kann. Wenn das ICP-Ätzen vollzogen ist, wird das Resist 5 durch Ätzen entfernt.
  • Dann wird ein elektrisch leitfähiger Film über den Oberflächen der Säulen 21 und den Verbindungsabschnitten 22 aufgetragen, wie bei D in 2 gezeigt. Ein Aufdampfungsverfahren oder eine Plattiertechnik kann für das Beschichten zum Einsatz kommen. Der elektrisch leitfähige Film 30 ist ein elektrisch leitfähiges Metall mit einem Schmelzpunkt, der höher als die Backtemperatur des isolierenden Substrats ist. Der elektrisch leitfähige Film 30 wird vorzugsweise aus Wolfram hergestellt, falls die Säulen 21 aus Silizium zu bilden sind. Silizium und Wolfram haben ähnliche Wärmeausdehnungskoeffizienten, so dass dann, wenn Kissen auf ihnen gebildet werden, ein Ablösen der Kissen auf Grund einer unterschiedlichen Wärmeausdehnung der Säulen 21 und des elektrisch leitfähigen Films 30 verhindert werden kann. Es sei erwähnt, dass in der ersten Ausführungsform Wolfram in einer Dicke von 5 μm aufgedampft wird.
  • Durch das Plattieren der exponierten Oberflächen der Säulen, die durch den Prozess des anisotropen Ätzens gebildet wurden, ist es möglich, Durchgangslöcher mit hohem Aspektverhältnis mit großer Genauigkeit zu bilden, was eine Entwicklung darstellt, die ihren Ursprung in einer Veränderung des technisches Konzeptes hat, das heißt, in einer Veränderung hinweg von der Idee des Spülens von Ätzfluid in die Durchgangslöcher hin zu der Idee des Plattierens der exponierten Oberflächen der Säulen. Mit anderen Worten: da die Teilung weiter als der Durchgangslochdurchmesser ist, haftet die Plattierflüssigkeit leicht an den exponierten Oberflächen der Säulen, so dass es zu keiner Minderung der elektrischen Leitfähigkeit kommt. Dasselbe trifft zu, wenn das Plattierverfahren durch eine Aufdampfungstechnik ersetzt wird.
  • Als Nächstes wird ein isolierendes Material zwischen den Säulen 21 angeordnet, die mit dem elektrisch leitfähigen Film 30 bedeckt sind. Mit anderen Worten: das isolierende Material 40 wird aufgetragen, wobei die Säulen 21 durch das Material 40 gestützt werden. Das isolierende Material 40 ist ein keramisches Pulver, das verwendet wird, wenn ein typisches keramisches Substrat hergestellt wird, und wird von oben über dem Verbindungsabschnitt 22 und dem elektrisch leitfähigen Film 30 zugeführt, der die Säulen 21 bedeckt, die durch anisotropes Ätzen gebildet wurden. Danach wird das isolierende Material 40 komprimiert und dann bei einer vorbestimmten Temperatur gebacken, wie bei E in 3 gezeigt, um ein isolierendes Substrat über dem elektrisch leitfähigen Film 30 zu bilden. Die Dicke dieses isolierenden Substrats wird mit einer Höhe gebildet, die größer als die der mit dem elektrisch leitfähigen Film 30 bedeckten Säulen 21 ist.
  • Außer dem keramischen Pulver kann auch ein Glasmaterial für das isolierende Material verwendet werden. Unter der Bedingung, dass es ein geschmolzenes Glasmaterial ist, das einen gewissen Fließfähigkeitsgrad besitzt, kann solches Material oberhalb der Säulen 21 und der Verbindungsabschnitte 22, die mit dem elektrisch leitfähigen Film 30 bedeckt sind, zugeführt werden. Aus diesem Grund ist der elektrisch leitfähige Film 30 ein elektrisch leitfähiges Metall mit einem Schmelzpunkt, der über jenem des Glasmaterials liegt, wie zum Beispiel Wolfram. Nachdem das Glasmaterial zugeführt worden ist, wird dieses Glasmaterial gehärtet, wodurch das isolierende Substrat gebildet wird. Die Dicke dieses isolierenden Substrats wird auch mit einer Höhe gebildet, die über jener der Säulen 21 liegt, die mit dem elektrisch leitfähigen Film 30 bedeckt sind.
  • Danach werden beide Oberflächen des isolierenden Substrats bis zu der Position, die in 3F mit der gestrichelten Linie gekennzeichnet ist, abgeschliffen. Das erste Substrat mit elektrisch leitfähiger Vorder- und Rückseite muss zwischen ersten und zweiten Oberflächen, das heißt zwischen Vorder- und Rückseiten, elektrisch leitfähig sein, so dass es erforderlich ist, den elektrisch leitfähigen Film auf den Vorder- und Rückseiten zu exponieren. Unter Einsatz eines allgemein bekannten Schleifverfahrens wird daher die erste Oberfläche, wie zum Beispiel die Vorderseite, durch Abschleifen eines Abschnittes 40a des Isoliermaterials 40, eines Abschnittes 30a des elektrisch leitfähigen Films 30 und eines Abschnittes 21a der Säulen 21 bearbeitet. Mit Blick auf solch eine Oberfläche ist der elektrisch leitfähige Film 30, der aus Wolfram ist, rings um den Rand der Siliziumsäulen 21 gebildet. Gleichzeitig wird die zweite Oberfläche, wie zum Beispiel die Rückseite, durch Abschleifen des Verbindungsabschnittes 22, des Abschnittes der Säulen, der den Verbindungsabschnitten am nächsten ist, des elektrisch leitfähigen Films 30b und eines Abschnittes 40b des Isoliermaterials 40 bearbeitet. Mit Blick auf solch eine Oberfläche ist der elektrisch leitfähige Film 30, der aus Wolfram ist, rings um den Rand der Siliziumsäulen 21 gebildet.
  • Durch Ausführen der oben beschriebenen Prozesse wird das Substrat 1 mit elektrisch leitfähiger Vorder- und Rückseite gebildet, das Durchgangslöcher mit einem Durchmesser von 30 μm, einer Teilung von 50 μm und einer Dicke von 0,5 mm hat.
  • Unter Bezugnahme auf 4 folgt nun eine Beschreibung des ersten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, das als IC-Packungssubstrat eingesetzt wird.
  • 4 ist ein Diagramm, dass das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt, das als IC-Packungssubstrat eingesetzt wird. In 4 kennzeichnet Bezugszeichen 50 das erste Substrat mit elektrisch leitfähiger Vorder- und Rückseite, kennzeichnet 51 die Siliziumsäulen und ist 52 ein elektrisch leitfähiger Film (der zum Beispiel aus Wolfram gebildet ist), der die Säulen umgibt. Eine Kombination aus der Säule 51 und dem elektrisch leitfähigen Film 52 bildet ein Durchgangsloch, das die vorderen und hinteren Flächen des Substrats elektrisch miteinander verbindet.
  • Ein Kissen 53 wird auf einer ersten Oberfläche, wie zum Beispiel einer vorderen Oberfläche des Substrats 50 mit elektrisch leitfähiger Vorder- und Rückseite in einem Zustand gebildet, in dem die Durchgangslöcher, die aus den Säulen 51 und dem elektrisch leitfähigen Film 52 gebildet sind, bedeckt sind. Ein Metallkontakthöcker 55, der zweckmäßigerweise zum Beispiel aus Lot, Gold und dergleichen ausgewählt wird und auf einer vorderen Oberfläche 57a eines Halbleiterbauelementes 57 gebildet ist, wird mit dem Kissen 53 verbunden, so dass das Halbleiterbauelement 57 auf die Vorderseite des Substrats 50 mit elektrisch leitfähiger Vorder- und Rückseite montiert werden kann. Es sei erwähnt, dass ein durch Wärme gehärteter oder durch Licht gehärteter Klebstoff 60 aus durch Wärme oder Licht härtbarem Isoliermaterial zwischen dem Halbleiterbauelement 57 und dem Substrat 50 mit elektrisch leitfähiger Vorder- und Rückseite angeordnet wird, um die Verbindung zwischen dem Metallkontakthöcker 55 und dem Kissen 53 zu verstärken und die Korrosion auf Grund der Feuchtigkeit in der Luft zu verhindern.
  • Ähnlich wird ein Kissen 54 auf einer zweiten Oberfläche, wie zum Beispiel einer hinteren Oberfläche des Substrats 50 mit elektrisch leitfähiger Vorder- und Rückseite in einem Zustand gebildet, in dem die Durchgangslöcher, die aus den Säulen 51 und dem elektrisch leitfähigen Film 52 gebildet sind, bedeckt sind. Ein Metallkontakthöcker 56, der zweckmäßigerweise zum Beispiel aus Lot oder Gold ausgewählt wird, wird auf dem Kissen 54 gebildet. Ein Kissen 58 wird auf der vorderen Oberfläche 59a einer gedruckten Verdrahtungsplatte 59 an einer Position gebildet, die einer Position entspricht, an der der Metallkontakthöcker 56 gebildet ist, so dass durch Schmelzen des Metallkontakthöckers 56 das Substrat 50 mit elektrisch leitfähiger Vorder- und Rückseite mit dem darauf montierten Halbleiterbauelement 57 auf die gedruckte Verdrahtungsplatte 59 montiert werden kann.
  • 5 ist ein Diagramm, das eine Variante des in 4 dargestellten Substrats zeigt, und folglich soll eine detaillierte Beschreibung davon weggelassen werden.
  • In der in 4 dargestellten Ausführungsform ist gezeigt, dass das Halbleiterbauelement 57 direkt auf das erste Substrat 50 mit elektrisch leitfähiger Vorder- und Rückseite montiert wird. Jedoch kann, wie in 5 gezeigt, auch ein Dünnfilm 61 zwischen dem ersten Substrat 50 mit elektrisch leitfähiger Vorder- und Rückseite und dem Halbleiterbauelement 57 eingefügt werden. Der Dünnfilm 61 umfasst ein sehr feines Verdrahtungsmuster, das das Halbleiterbauelement 57 und das erste Substrat mit elektrisch leitfähiger Vorder- und Rückseite verbindet, wodurch eine Hochgeschwindigkeitssignalübertragung ermöglicht wird und eine Verdrahtung mit hoher Dichte erreicht wird. Zusätzlich hat der Dünnfilm 61 Dünnfilmkondensatoren 62 und Widerstände 63, die aus gestapelten Signalschichten und dielektrischen Schichten hergestellt sind, sowie Zwischenschichtverbinder 64 für die mehrschichtige Struktur des Dünnfilms 61.
  • Das Kissen 53, das auf dem ersten Substrat 50 mit elektrisch leitfähiger Vorder- und Rückseite gebildet wird, und das Kissen 66, das auf der vorderen Oberfläche 61a des Dünnfilms 61 gebildet wird, werden über die oben beschriebenen Signalschichten und Zwischenschichtverbinder elektrisch verbunden. Das Kissen 66 des Dünnfilms 61 und das Halbleiterbauelement 57 werden durch einen Metallkontakthöcker 67 verbunden, der zweckmäßigerweise aus Lot, Gold und dergleichen ausgewählt wird.
  • Durch Einfügen des Dünnfilms 61, der in 5 gezeigt ist, wird es möglich, die Anzahl von Bauelementen zu verringern, die an der Montage von funktionellen Schaltungen beteiligt sind, und die Montagedichte durch eine miniaturisierte Musterformation zu erhöhen.
  • Unter Bezugnahme auf 6, 7 und 8 folgt nun eine Beschreibung eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung (im Folgenden das zweite Substrat mit elektrisch leitfähiger Vorder- und Rückseite).
  • Das zweite Substrat mit elektrisch leitfähiger Vorder- und Rückseite ist dasselbe wie das erste Substrat mit elektrisch leitfähiger Vorder- und Rückseite, das oben beschrieben ist, mit dem Zusatz von Antirauschmaßnahmen. Die effektive Verwendung von Koaxialkabel als Antirauschmaßnahme ist weithin bekannt. Mit anderen Worten: in einer Konstruktion, die aus einem Drahtkern, um den Drahtkern gewickeltem Isoliermaterial und einer metallischen Ummantelung, die sich um das Isoliermaterial windet, gebildet ist, ermöglicht es das Einstellen der Dielektrizitätskonstante der Isolierung sowie des Abstandes von dem Kerndraht zur metallischen Ummantelung, eine rauschresistente Struktur zu schaffen.
  • Das zweite Substrat mit elektrisch leitfähiger Vorder- und Rückseite repräsentiert die Anwendung des oben beschriebenen Gedankens auf Durchgangslöcher, die in einem Substrat mit elektrisch leitfähiger Vorder- und Rückseite gebildet sind. Das bestimmende Element der Siliziumätzform ist, wie oben beschrieben, das Muster des Resists, und darüber hinaus kann das Resist frei gewählt werden. Durch Selektieren des Resists kann die Siliziumätzform angepasst werden, um mit einer Koaxialkonstruktion verwendet zu werden.
  • Unter Bezugnahme auf 6, 7 und 8 folgt nun eine Beschreibung jenes Herstellungsprozesses.
  • 6 ist ein erstes Diagramm, das Seitenansichten und Draufsichten auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. 7 ist ein zweites Diagramm, das eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. 8 ist ein Diagramm der Verdrahtungsstruktur eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Ein Resist wird so selektiert, wie in 6(A-1) gezeigt, dass die Ätzform, die in einem Siliziumwafer 201 gebildet wird, eine Drahtkernsäule 202 und eine zylindrische Säule oder einen Schaft 204 darstellt, der die Säule 202 umgibt. Solch ein Resist wird auf der Oberfläche des Siliziumwafers 201 gebildet, und das anisotrope Ätzen wird ausgeführt. Bis zu diesem Punkt basiert der ausgeführte Ätzprozess auf den Prozessen, die unter Bezugnahme auf (A) bis (C) von 2 beschrieben sind, mit dem Resultat der Bildung der Säule 202, die von dem Boden 201a des Siliziumwafers 201 nach dem anisotropen Ätzen emporsteigt, und des zylindrischen Schafts 204, der von der Säule 202 durch einen Abstand 203 mit vorbestimmter Distanz getrennt ist. 6(A-2) ist eine Draufsicht auf die in (A-1) gezeigte Struktur, die eine Querschnittsansicht längs der Linie A-A' von 6(A-2) ist.
  • Nach dem Entfernen des Resists wird ein elektrisch leitfähiger Film 205 (der zum Beispiel aus Wolfram hergestellt wird und durch einen Plattierprozess oder durch Aufdampfen aufgetragen wird) auf einer exponierten Oberfläche des Siliziumwafers 201 gebildet, die durch Ätzen gebildet wurde, das heißt, auf einer vorderen Oberfläche der Säule 202 und des zylindrischen Schaftes 204 zusammen mit der vorderen Oberfläche des Bodens 201a. Die Bildung dieses elektrisch leitfähigen Films erfolgt auf der Basis des bei (D) von 2 beschriebenen Prozesses.
  • Nachdem der elektrisch leitfähige Film 205 gebildet ist, wird ein keramisches Pulver, das gewöhnlich bei der Produktion von keramischen Substraten verwendet wird, über dem Siliziumwafer verstreut, auf dem der elektrisch leitfähige Film gebildet ist, und dann bei einer vorbestimmten Temperatur gebacken, um das isolierende Substrat zu bilden. Dieser Prozess wird auf der Basis des Prozesses ausgeführt, der unter Bezugnahme auf (E) von 3 beschrieben ist. Es sei erwähnt, dass anstelle des keramischen Pulvers auch ein Glasmaterial als Isoliermaterial 206 verwendet werden kann.
  • Unter der Voraussetzung, dass es ein geschmolzenes Glasmaterial ist, das einen gewissen Fließfähigkeitsgrad besitzt, kann solches Material Bereichen zugeführt werden, die mit dem elektrisch leitfähigen Film 205 bedeckt sind. Nachdem das Glasmaterial so zugeführt wurde, wird es gehärtet und wird das isolierende Substrat gebildet.
  • Danach werden sowohl die vorderen als auch die hinteren Oberflächen des isolierenden Substrates beschliffen, um den elektrisch leitfähigen Film 205 auf den vorderen und hinteren Oberflächen zu exponieren.
  • Die Struktur, die durch die bislang beschriebenen Prozesse gebildet wurde, ist das zweite Substrat 200 mit elektrisch leitfähiger Vorder- und Rückseite, wie bei (B-1) von 6 gezeigt. Ein koaxiales Durchgangsloch 207 kann mit dem elektrisch leitfähigen Film 205 gebildet werden, der die vordere Oberfläche der Säulen 202 bedeckt, mit dem elektrisch leitfähigen Film 205, der die hinteren Oberflächen der zylindrischen Schäfte 204 bedeckt, und dem Isoliermaterial 206, das verwendet wurde, um den Raum zwischen den Säulen 202 und den zylindrischen Schäften 204 zu füllen. (B-2) von 6 zeigt eine Draufsicht auf solch eine Formation, so dass (B-1) ein Querschnitt längs einer Linie B-B' ist, die bei (B-2) in 6 gezeigt ist.
  • Als Nächstes werden, wie bei (C-1) in 7 gezeigt, Kissen 208 und Kissen 209 auf der abgeschliffenen Oberfläche des zweiten Substrats 200 mit elektrisch leitfähiger Vorder- und Rückseite gebildet. Wie bei (C-2) von 7 gezeigt, die eine Querschnittsansicht längs einer Linie C-C' ist, die bei (C-1) von 7 gezeigt ist, wird das Kissen 208 oben auf der Säule gebildet, die dem Drahtkern der Koaxialstruktur 202 entspricht, um mit dem elektrisch leitfähigen Film 205 elektrisch verbunden zu werden. Wie bei (C-2) von 7 gezeigt, die eine Querschnittsansicht längs einer Linie C-C' ist, die bei (C-1) von 7 gezeigt ist, wird das Kissen 209 oben auf dem zylindrischen Schaft 204 gebildet, der das Kissen 208 umgibt, um mit dem elektrisch leitfähigen Film 205 elektrisch verbunden zu werden.
  • Damit die koaxialen Durchgangslöcher 207, die in dem zweiten Substrat 200 mit elektrisch leitfähiger Vorder- und Rückseite gebildet werden, effektiv funktionieren, ist es erforderlich, den zylindrischen Schaft 204, der die Säule 202 umgibt, die dem Drahtkern entspricht, der als Signaldraht verwendet wird, elektrisch zu erden. Zu diesem Zweck wird, wie in 8 gezeigt, ein Dünnfilm durch Stapeln einer Signalmusterschicht 211, einer Erdmusterschicht 212 und einer Isolierschicht 213 oben auf dem zweiten Substrat 200 mit elektrisch leitfähiger Vorder- und Rückseite gebildet. Dann wird das Kissen 209, das mit dem elektrisch leitfähigen Film 205 elektrisch verbunden ist, der die exponierte Oberfläche der Säule 204 bedeckt, mit dem Erdmuster 212, das auf dem Dünnfilm gebildet ist, über einen Zwischenschichtverbinder 210 verbunden, der als VIA bezeichnet ist.
  • Gleichzeitig werden über einen anderen Zwischenschichtverbinder 210, der als VIA bezeichnet ist und innerhalb des Dünnfilms selbst angeordnet ist und zu der Signalmusterschicht führt, Signale von dem Kissen 208, das mit der Säule 202 verbunden ist, die mit dem elektrisch leitfähigen Film bedeckt ist, zu der obersten Fläche des Dünnfilms geleitet.
  • Gemäß dem zweiten Substrat mit elektrisch leitfähiger Vorder- und Rückseite kann, wie oben beschrieben, eine gewünschte Impedanz durch Einstellen der Dielektrizitätskonstante der Isolierung sowie der Distanz der Isolierung in dem koaxialen Durchgangsloch 207, die bei (B-1) von 6 als "d" gezeigt ist, erreicht werden.
  • Obwohl das zweite Substrat mit elektrisch leitfähiger Vorder- und Rückseite unter Bezugnahme auf 6 und 7 beschrieben worden ist, in dem die Durchgangslöcher in Reihen angeordnet worden sind, sei erwähnt, dass die Anordnung der Durchgangslöcher in der Tat nicht auf solch eine Verteilung begrenzt ist, sondern nach Bedarf erfolgen kann, indem die Anzahl von Signaldrähten abgeändert wird oder die Form der Verdrahtungsschaltungsanordnung verändert wird. Zum Beispiel können die Durchgangslöcher in einer Matrix angeordnet sein, wie es bei dem ersten Substrat mit elektrisch leitfähiger Vorder- und Rückseite gezeigt ist, das in 1 dargestellt ist.
  • Unter Bezugnahme auf 9 und 10 folgt nun eine Beschreibung eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer dritten Ausführungsform der vorliegenden Erfindung (im Folgenden das dritte Substrat mit elektrisch leitfähiger Vorder- und Rückseite).
  • 9 ist ein erstes Diagramm, das Seitenansichten und Draufsichten auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. 10 ist ein zweites Diagramm, das eine Seitenansicht und eine Draufsicht auf ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. Wie erkennbar ist, zeigen beide Diagramme, dass das dritte Substrat mit elektrisch leitfähiger Vorder- und Rückseite ein Substrat wie das zweite Substrat mit elektrisch leitfähiger Vorder- und Rückseite ist, das eine Koaxialdurchgangslochkonstruktion nutzt, die im Wesentlichen eine Variante der Durchgangslochkonstruktion ist, die in dem zweiten Substrat mit elektrisch leitfähiger Vorder- und Rückseite zum Einsatz kommt.
  • Für die koaxialen Durchgangslöcher, die in dem zweiten Substrat mit elektrisch leitfähiger Vorder- und Rückseite gebildet sind, wird eine Konfiguration verwendet, bei der die zylindrischen Schäfte 204 durch das Einfügen von Keramik- oder Glasisoliermaterial 206 in die Lücken zwischen benachbarten zylindrischen Schäften 204 gestützt werden. Bei dem dritten Substrat mit elektrisch leitfähiger Vorder- und Rückseite werden die zylindrischen Schäfte jedoch nicht durch das Isoliermaterial gestützt. Stattdessen wird ein Ätzen ausgeführt, so dass Silizium verbleibt und keine Lücken erscheinen, wodurch die Lücke im Wesentlichen mit Silizium gefüllt ist.
  • Wie bei (A-1) von 9 gezeigt, wird ein Resist so gewählt, dass die Ätzform, die auf einem Siliziumwafer 301 gebildet wird, nur einen Abschnitt 303 entfernt, der die Isolierung der Koaxialstruktur bildet. Solch ein Resist wird auf der vorderen Oberfläche des Siliziumwafers 301 gebildet, und das anisotrope Ätzen wird ausgeführt. Mit anderen Worten: durch dieses Ätzen bleibt ein Boden 301a bestehen und wird eine Vertiefung in einem ursprünglich flachen Silizium wafer 301 gebildet, wobei eine Säule 302 in der Mitte von solch einer Vertiefung gebildet ist, welche Säule dem Drahtkern der Koaxialstruktur entspricht. Die Vertiefung stellt den Abschnitt 303 dar, der die Isolierung der Koaxialstruktur bildet, von der (A-2) von 9 eine Draufsicht bietet, während (A-1) von 9 eine Querschnittsansicht längs einer Linie A-A' bei (A-2) ist.
  • Als Nächstes, und ähnlich wie bei dem zweiten Substrat mit elektrisch leitfähiger Vorder- und Rückseite, wird durch einen Prozess auf der Basis der Schritte, die bei (D), (E) und (F) von 2 umrissen sind, die vordere Oberfläche des Siliziumwafers 301 mit einem elektrisch leitfähigen Film 306 bedeckt, der einen elektrisch leitfähigen Abschnitt bildet. Nachdem das Isoliermaterial 305 zugeführt ist, werden beide Oberflächen beschliffen, um das dritte Substrat 300 mit elektrisch leitfähiger Vorder- und Rückseite herzustellen, das bei (B-1) von 9 gezeigt ist, wobei (B-2) von 9 eine Draufsicht bietet, während (B-1) von 9 eine Querschnittsansicht längs einer Linie B-B' von (B-2) ist.
  • Auch bei dem dritten Substrat 300 mit elektrisch leitfähiger Vorder- und Rückseite werden Kissen entsprechend den Kissen 208 und 209 des zweiten Substrats mit elektrisch leitfähiger Vorder- und Rückseite gebildet. Wie bei (C-1) von 10 gezeigt, wird ein Kissen 308 gebildet, das mit einem elektrisch leitfähigen Film 306 elektrisch verbunden ist und die obere Fläche der Säule 302 bedeckt, die dem Drahtkern einer Koaxialstruktur entspricht. Zusätzlich wird, wie bei (C-1) von 10 gezeigt, ein metallisches Muster 309 über der beschliffenen Oberfläche gebildet, das heißt über dem Siliziumblock 304, abgesehen von dem Kissen 308 und der Isolierung 305.
  • Die koaxialen Durchgangslöcher 307, die in dem dritten Substrat 300 mit elektrisch leitfähiger Vorder- und Rückseite gebildet sind, werden gebildet durch die Säulen 302, die mit dem elektrisch leitfähigen Film 306 bedeckt sind, die Isolierung 305, die die Säulen 302 umgibt, und den elektrisch leitfähigen Film 306, der die Oberfläche des Siliziumblocks 304 bedeckt.
  • Damit die koaxialen Durchgangslöcher 307, die in dem dritten Substrat 300 mit elektrisch leitfähiger Vorder- und Rückseite gebildet sind, effektiv funktionieren, das heißt, um das Muster 309 mit der Erdschicht elektrisch zu verbinden, wird ähnlich wie bei dem zweiten Substrat 200 mit elektrisch leitfähiger Vorder- und Rückseite ein Dünnfilm aus mehreren Lagen von isolierten Signalmusterschichten und Erdmusterschichten auf dem dritten Substrat mit elektrisch leitfähiger Vorder- und Rückseite gebildet. Dann wird das Muster 309 mit der auf dem Dünnfilm gebildeten Erdmusterschicht über einen Zwischenschichtverbinder elektrisch verbunden. Gleichzeitig wird die Signalmusterschicht 308 über einen anderen Zwischenschichtverbinder mit dem Kissen 308 elektrisch verbunden. Signale von dem Kissen 308, das mit den Säulen 302 verbunden ist, die mit dem elektrisch leitfähigen Film bedeckt sind, werden über eine Vielzahl von Signalmusterschichten zu der obersten Dünnfilmoberfläche geführt.
  • Gemäß dem dritten Substrat mit elektrisch leitfähiger Vorder- und Rückseite kann, wie oben beschrieben, eine gewünschte Impedanz durch Einstellen der Dielektrizitätskonstante der Isolierung sowie des Abstandes der Isolierung in dem koaxialen Durchgangsloch 307 erreicht werden, die bei (B-1) von 9 als "d" gekennzeichnet ist. Indem der Impedanzwert eingestellt werden kann, ist es möglich, ein rauschresistentes Substrat mit elektrisch leitfähiger Vorder- und Rückseite vorzusehen.
  • Außerdem wird bei dem dritten Substrat mit elektrisch leitfähiger Vorder- und Rückseite, wie oben beschrieben, die Lücke beim koaxialen Durchgangsloch mit Silizium gefüllt, so dass die Menge des verwendeten Isoliermaterials im Vergleich zu dem zweiten Substrat mit elektrisch leitfähiger Vorder- und Rückseite reduziert werden kann sowie Herstellungskosten reduziert werden können.
  • Obwohl die obige Beschreibung des dritten Substrats mit elektrisch leitfähiger Vorder- und Rückseite Bezug auf 9 und 10 nimmt, sei erwähnt, dass die Anordnung der Durchgangslöcher tatsächlich nicht auf solch eine Verteilung begrenzt ist, wie sie in den Diagrammen gezeigt ist, sondern stattdessen nach Bedarf bestimmt werden kann, indem die Anzahl von Signalleitungen eingestellt wird oder die Form der Verdrahtungsschaltungsanordnung verändert wird. Zum Beispiel können die Durchgangslöcher in einer Matrix angeordnet sein, wie es bei dem ersten Substrat mit elektrisch leitfähiger Vorder- und Rückseite gezeigt ist, das in 1 dargestellt ist.
  • Unter Bezugnahme auf die beiliegenden Zeichnungen, insbesondere auf 11, 12 und 13, folgt nun eine Beschreibung eines Substrats mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung (im Folgenden das vierte Substrat mit elektrisch leitfähiger Vorder- und Rückseite).
  • 11 ist ein Diagramm, das eine Seitenansicht und eine Draufsicht auf ein viertes Substrat mit elektrisch leitfähiger Vorder- und Rückseite zeigt. 12 ist ein erstes Diagramm, das Schritte bei einem Prozess zum Herstellen eines vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite zeigt. 13 ist ein zweites Diagramm, das Schritte bei einem Prozess zum Herstellen eines vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite zeigt.
  • Bezugszeichen 70 ist, wie in den Diagrammen gezeigt, das Substrat mit elektrisch leitfähiger Vorder- und Rückseite, und Bezugszeichen 75 bezeichnet die Durchgangslöcher. Ein elektrisch leitfähiger Film 71, der aus einem Metall hergestellt wird, das zweckmäßigerweise aus einer Gruppe von Metallen bestehend zum Beispiel aus Kupfer, Wolfram, Molybdän, Platin, Gold usw. ausgewählt wird, wird auf lateralen Seitenflächen gebildet. In der vorliegenden Ausführungsform werden diese Oberflächen mit Kupfer beschichtet.
  • Die Durchgangslöcher 75 in dem vierten Substrat mit elektrisch leitfähiger Vorder- und Rückseite werden, wie in 11 gezeigt, in Form einer Matrix angeordnet. Es sei jedoch erwähnt, dass die Anordnung der Durchgangslöcher 75 nicht auf solch eine Matrix begrenzt ist. Stattdessen können so viele Durchgangslöcher wie für die Signalmuster erforderlich sind durch die vorderen und hinteren Oberflächen des Substrats 1 mit elektrisch leitfähiger Vorder- und Rückseite gebildet werden.
  • Bezugszeichen 72 bezeichnet eine leitfähige Schicht, die auf einer hinteren Oberfläche gebildet ist, und in diesem Fall wird die Schicht aus Kupfer hergestellt. Bezugszeichen 73 bezeichnet eine leitfähige Schicht, die auf einer vorderen Oberfläche gebildet ist, und in diesem Fall wird die Schicht aus Kupfer hergestellt. Bezugszeichen 74 bezeichnet eine Harzisolierung, wie zum Beispiel ein organi sches Harz wie Epoxid oder Polyimid. Leitfähige Schichten 72 und 73, wie in 11 gezeigt, werden über den gesamten vorderen und hinteren Oberflächen des vierten Substrats 70 mit elektrisch leitfähiger Vorder- und Rückseite gebildet, außer da, wo die Durchgangslöcher gebildet sind.
  • Als Nächstes folgt eine Beschreibung eines Verfahrens zum Herstellen des vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, wie oben beschrieben, unter Bezugnahme auf 12 und 13.
  • Die Schritte (A) bis (D) des Verfahrens zum Herstellen des vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, die in 12 gezeigt sind, sind mit den Schritten (A) bis (D) des Verfahrens zum Herstellen des ersten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, das in 2 gezeigt ist, identisch, so dass eine eingehende Beschreibung dieser Schritte weggelassen werden soll. Es sei erwähnt, dass das Bezugszeichen 80 in 12 einen Siliziumwafer bezeichnet und dem Bezugszeichen 20 von 2 entspricht. Bezugszeichen 80a bezeichnet eine vordere Oberfläche des Siliziumwafers 80 und entspricht dem Bezugszeichen 20a von 2. Bezugszeichen 81 bezeichnet ein Resist und entspricht dem Bezugszeichen 5 von 2. Bezugszeichen 82 bezeichnet Säulen und entspricht dem Bezugszeichen 21 von 2. Bezugszeichen 83 ist ein Verbindungsabschnitt und entspricht dem Bezugszeichen 22 in 2. Bezugszeichen 84 ist ein elektrisch leitfähiger Film und entspricht dem Bezugszeichen 30 in 2. Der elektrisch leitfähige Film 84 wird zum Beispiel durch einen Prozess zum Elektroplattieren von Kupfer gebildet.
  • Als Nächstes wird eine Schicht aus Epoxid oder organischem Prepreg-Harz 740 aufgetragen, um einen Raum zwischen den Säulen 82 zu füllen, auf denen der elektrisch leitfähige Film 84 gebildet ist, wonach das Harz dann bei einer vorbestimmten Temperatur gebacken und gehärtet wird. Als Resultat wird das organische Harz 740 gebildet, um die Säulen 82 völlig zu bedecken, auf denen der elektrisch leitfähige Film 84 gebildet ist, wie bei (E) in 13 gezeigt.
  • Danach wird, wie bei (F) in 13 gezeigt, das organische Harz 740 bis auf das durch die gestrichelte Linie gekennzeichnete Niveau abgeschliffen, wodurch als Resultat ein Abschnitt 82a der Siliziumsäule und ein Abschnitt 84a des elektrisch leitfähigen Films 84 von der Schleifoberfläche 85 exponiert wird, wie bei (G) in 13 gezeigt. Es sei erwähnt, dass eine Oberfläche des vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite unberührt bleibt, das heißt, nicht beschliffen wird.
  • Um leitfähige Schichten auf beiden Oberflächen zu bilden, wie bei (H) in 13 gezeigt, wird ein leitfähiger Kupferfilm auf der Schleifoberfläche entweder durch einen Plattierprozess oder ein Aufdampfungsverfahren gebildet. Diese leitfähige Schicht 73 wird über der gesamten Schleifoberfläche gebildet, abgesehen von den Positionen, an denen die Siliziumsäulen 82 angeordnet sind.
  • Danach wird, wie bei (I) in 13 gezeigt, das Silizium durch Ätzen entfernt, wodurch der Siliziumverbindungsabschnitt 83 und Siliziumsäulen 82 entfernt werden. Zusätzlich sei erwähnt, dass das Ätzen nicht das anisotrope Ätzen sein muss, sondern stattdessen das isotrope Ätzen sein kann.
  • Der elektrisch leitfähige Film 84 wird als leitfähige Schicht 72 auf der nichtbeschliffenen Oberfläche der Harzisolierung 74 gebildet. Zusätzlich bildet der elektrisch leitfähige Film 84, der die Säulen 82 umgibt, einen Leiter, der auf seitlichen Wandoberflächen des Durchgangslochs 85 gebildet ist, wodurch die vorderen und hinteren Oberflächen elektrisch leitfähig gemacht werden können.
  • Unter Bezugnahme auf 14 folgt als Nächstes eine Beschreibung eines vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, das als mehrschichtige gedruckte Verdrahtungsplatte eingesetzt wird.
  • 14 ist ein Diagramm, dass das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt, das als mehrschichtige gedruckte Verdrahtungsplatte eingesetzt wird. Diese mehrschichtige gedruckte Verdrahtungsplatte kann als Montagesubstrat für eine Reihe von Halbleiterbauelementen verwendet werden und kann zusätzlich auch als Grundplatine zum Montieren von gedruckten Verdrahtungsplatten verwendet werden, die Tochterplatten darstellen.
  • Das vierte Substrat 90 mit elektrisch leitfähiger Vorder- und Rückseite hat eine Kupferleiterschicht, die auf beiden Oberflächen desselben gebildet ist, so dass ein jedes vierte Substrat 90 mit elektrisch leitfähiger Vorder- und Rückseite für die Innenschichtplatten der gedruckten Verdrahtungsplatte verwendet werden kann. In Abhängigkeit von der Anwendung kann die leitfähige Schicht 91 als Energiezufuhrschicht, als Erdschicht oder als Signalmusterschicht gebildet werden. Die gedruckte Verdrahtungsplatte wird durch alternierendes Stapeln einer Vielzahl von Prepreg-Blättern 92 zwischen Innenschichtplatten des vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite und durch Hartbacken bei einer vorbestimmten Temperatur gebildet, um sowohl Blätter als auch Platten zu einer einzelnen Einheit zu vereinen. Es sei erwähnt, dass die mehrschichtige ge druckte Verdrahtungsplatte im Falle von 14 gebildet wird, indem fünf Stück von dem vierten Substrat mit elektrisch leitfähiger Vorder- und Rückseite mit vier Stück von den Prepreg-Blättern alternierend gestapelt werden.
  • Danach werden Löcher durch die mehrschichtige gedruckte Verdrahtungsplatte unter Verwendung eines Bohrers oder dergleichen gebildet, wonach die Wände der Durchgangslöcher mit einem elektrisch leitfähigen Plattierfilm 94 unter Verwendung eines üblichen Plattierverfahrens beschichtet werden, um konfektionierte Durchgangslöcher 93 zu bilden.
  • Unter Verwendung des vierten Substrats 90 mit elektrisch leitfähiger Vorder- und Rückseite für die Innenschichtplatten einer mehrschichtigen gedruckten Verdrahtungsplatte wird die Schaltungsdichte der inneren Schichten signifikant verbessert. Ferner kann durch das Verbessern der Schaltungsdichte pro Schicht die Anzahl der verwendeten Schichten reduziert werden, mit dem zusätzlichen Effekt, dass die Effizienz der Produktion der mehrschichtigen gedruckten Verdrahtungsplatte verbessert wird.
  • Zusätzlich kann das vierte Substrat mit elektrisch leitfähiger Vorder- und Rückseite auch als Kernsubstrat von einem MCM-L (Laminat) oder MCM-LD (LD Laminat und Abscheidung) eingesetzt werden. 15 zeigt den Fall, bei dem das vierte Substrat mit elektrisch leitfähiger Vorder- und Rückseite als MCM-LD-Kernsubstrat eingesetzt wird.
  • Speziell ist 15 ein Diagramm, das das Substrat mit elektrisch leitfähiger Vorder- und Rückseite gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt, das als Kernsubstrat eingesetzt wird.
  • Das in 15 gezeigte Kernsubstrat 100 wird aus Verdrahtungsschichten 102 gebildet, die auf den vorderen und hinteren Oberflächen des vierten Substrats 101 mit elektrisch leitfähiger Vorder- und Rückseite gebildet werden, das Durchgangslöcher umfasst, die aus Siliziumsäulen 103 gebildet sind, einen elektrisch leitfähigen Film 104, der die Säulen umgibt, und eine Harzisolierung 105, die verwendet wird, um den Raum zwischen Durchgangslöchern zu füllen. Die Verdrahtungsschichten 102 sind mit Kissen 106, die an den Durchgangslöchern gebildet sind, die in dem vierten Substrat 101 mit elektrisch leitfähiger Vorder- und Rückseite (das alternierende leitfähige Schichten 109 und Isolierschichten 108 umfasst) gebildet sind, über Zwischenschichtverbinder verbunden, die als VIAs 107 bezeichnet sind. Eine Vielzahl von Halbleiterbauelementen, die in dem Diagramm nicht gezeigt sind, wird auf die vordere Oberfläche der Dünnfilmverdrahtungsschicht 102 montiert.
  • Wenn das vierte Substrat 101 mit elektrisch leitfähiger Vorder- und Rückseite als MCM-LD-Kernsubstrat 100 verwendet wird, ist es wünschenswert, die Siliziumsäulen 103 so zu belassen wie sie sind. Der erste Grund dafür ist der, dass die Siliziumsäulen 103, falls die Säulen so belassen werden wie sie sind, als Fundamente fungieren, wenn das Kissen 106 oben auf dem Durchgangsloch gebildet wird, wodurch die Form des Kissens verbessert wird.
  • Falls zum Beispiel keine Säulen vorhanden wären und die Durchgangslöcher hohl wären, würden die Kissen 106 beim Aufbringen der filmartigen Isolierschichten 108 durch Vakuum-Saugen deformiert werden, wodurch die Qualität der Abdichtung zwischen dem vierten Substrat mit elektrisch leitfähiger Vorder- und Rückseite und der Isolierschicht 108 gemindert werden würde. Die Verschlechterung der Qualität der Abdichtung wird besonders rings um deformierte Kissen deutlich. Das Vermeiden dieses Mangels ist der zweite Grund dafür, die Siliziumsäulen 103 an Ort und Stelle beizubehalten.
  • Um diese zwei Mängel zu eliminieren, ist es gewöhnlich erforderlich, einen nachfolgenden Verarbeitungsschritt zum Füllen des Durchgangslochs hinzuzufügen, aber dieser zusätzliche und gewöhnlich erforderliche Schritt kann eliminiert werden, indem die Säulen absichtlich an Ort und Stelle beibehalten werden. Die Säulen können durch Einstellen der Ätzzeit absichtlich beibehalten werden, wobei die Ätzgeschwindigkeit gebührend berücksichtigt wird.
  • Ferner können im Falle des vierten Substrats mit elektrisch leitfähiger Vorder- und Rückseite, wie oben beschrieben, Differenzen des Wärmeausdehnungskoeffizienten zwischen den montierten Halbleiterbauelementen und dem vierten Substrat mit elektrisch leitfähiger Vorder- und Rückseite selbst kompensiert werden, indem geeignete Mengen von Siliziumoxid oder Aluminiumoxid zu dem Epoxid oder zu der Polyimidharzisolierung hinzugefügt werden.
  • 16 ist ein Diagramm, das einen Zustand zeigt, bei dem ein Material, das den Wärmeausdehnungskoeffizienten einstellt, dem Substrat mit elektrisch leitfähiger Vorder- und Rückseite beigemischt worden ist.
  • Ein Halbleiterbauelement 401 ist, wie in dem Diagramm gezeigt, auf das vierte Substrat 400 mit elektrisch leitfähiger Vorder- und Rückseite über einen Metallkontakthöcker 402 aus Lot oder Gold montiert. Besonders bei Nacktchip-Halbleiterbauelementen 401 wird die Schaltung direkt auf der Siliziumbasis gebildet, so dass sich der Wärmeausdehnungskoeffizient von jenem des Epoxids oder des Polyimids des Substrats mit elektrisch leitfähiger Vorder- und Rückseite unterscheidet. Die Spannung, die durch diese Differenz verursacht wird, konzentriert sich an der Verbindung zwischen dem Metallkontakthöcker und dem Kissen und kann dazu führen, dass das Kissen sich ablöst oder zerspringt, wodurch die Zuverlässigkeit der Verbindung gemindert wird.
  • Um diesen Nachteil zu vermeiden, werden Siliziumoxid 404 und Aluminiumoxid 405 der Harzisolierung beigemischt, die das vierte Substrat 400 mit elektrisch leitfähiger Vorder- und Rückseite bildet. Dadurch kann der Wärmeausdehnungskoeffizient von Silizium an jenen des Substrats mit elektrisch leitfähiger Vorder- und Rückseite mehr angenähert werden, wodurch es möglich wird, Fehlfunktionen zu vermeiden, die mit einer deutlichen Differenz des Wärmeausdehnungskoeffizienten einhergehen.
  • Es sei erwähnt, dass entweder Siliziumoxid 404 oder Aluminiumoxid 405 oder beide der Harzisolierung beigemischt werden können. Zusätzlich zur Ausübung der Funktion des Einstellens des Wärmeausdehnungskoeffizienten können das Siliziumoxid 404 und das Aluminiumoxid 405 ferner die Funktion des Einstellens der Viskosität der Harzisolierung ausüben.
  • Die obige Beschreibung ist vorgesehen, um jeden Fachmann dazu zu befähigen, die Erfindung herzustellen und zu verwenden, und sie stellt den Modus dar, den die Erfinder für den besten zum Ausführen der Erfindung halten.
  • Die vorliegende Erfindung ist nicht auf die speziell offenbarten Ausführungsformen begrenzt, und Veränderungen und Abwandlungen können vorgenommen werden, ohne vom Umfang der beigefügten Ansprüche abzuweichen.

Claims (15)

  1. Substrat (1) mit elektrisch leitfähiger Vorder- und Rückseite, das umfasst: eine Vielzahl von Säulen (2), die sich durch das Substrat erstrecken, wobei jede Säule einen elektrisch leitfähigen Abschnitt (3) hat, der eine erste, auf einer Seite des Substrats exponierte Oberfläche und eine zweite, auf einer anderen Seite des Substrats exponierte Oberfläche hat, die miteinander in elektrischem Kontakt sind; und ein isolierendes Material (4, 40), das die Vielzahl von Säulen (2) stützt; dadurch gekennzeichnet, dass die Säulen (2) aus Silizium hergestellt sind, wobei jede Säule (2) mit dem elektrisch leitfähigen Abschnitt (3) ummantelt ist.
  2. Substrat (1) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1, bei dem: das isolierende Material (4, 40) aus einer Gruppe bestehend aus Keramik, Glas und einem organischen Harz gebildet ist, welches isolierende Material eine vorbestimmte Backtemperatur hat; und der elektrisch leitfähige Abschnitt (3) ein Metall ist, das eine Schmelztemperatur hat, die entweder höher als die vorbestimmte Backtemperatur oder höher als eine Schmelztemperatur des isolierenden Materials ist, das in dem isolierenden Material (4, 40) verwendet wird.
  3. Substrat (50) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1 oder 2, bei dem ein Kissen (53) zum Montieren einer Halbleiterkomponente (57) wenigs tens auf einer vorderen Fläche des Substrats (50) mit elektrisch leitfähiger Vorder- und Rückseite gebildet ist.
  4. Substrat (101) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1 oder 2, bei dem ein Dünnfilm aus einer Verdrahtungsmusterschicht (109) und einer Isolierschicht (108) wenigstens auf einer vorderen Fläche des Substrats (101) mit elektrisch leitfähiger Vorder- und Rückseite gebildet ist.
  5. Substrat (400) mit elektrisch leitfähiger Vorder- und Rückseite nach irgendeinem vorhergehenden Anspruch, bei dem das isolierende Material (403) ein Material zum Absorbieren der Deformation enthält, die aus einer Differenz bei einem Wärmeausdehnungskoeffizienten zwischen dem isolierenden Material und einer montierten Halbleiterkomponente (401) resultiert.
  6. Substrat (200) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1, bei dem jede Säule eine erste Säule (202) ist, die in einem Abstand von einer zweiten, zylindrischen Säule (204) umgeben ist, die sich durch das Substrat erstreckt und aus Silizium gebildet ist, das mit einer elektrisch leitfähigen Schicht ummantelt ist, um mit Erde gekoppelt zu sein.
  7. Substrat (200) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 6, ferner mit einem Dünnfilm, der eine Signalmusterschicht (211) und eine Erdschicht (212) hat, wobei der elektrisch leitfähige Abschnitt (205) der ersten Säule (202) mit der Signalmusterschicht (211) elek trisch verbunden ist und der elektrisch leitfähige Abschnitt der zweiten Säule (204) mit einer Erdschicht (212) elektrisch verbunden ist.
  8. Substrat (200) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 7, bei dem die zweite Säule (204) in einem vorbestimmten Abstand von der ersten Säule (202) positioniert ist.
  9. Verfahren zum Herstellen eines Substrats (1) mit elektrisch leitfähiger Vorder- und Rückseite, welches Verfahren gekennzeichnet ist durch die Schritte: Bilden, durch einen Prozess zum anisotropen Ätzen von Silizium, einer Vielzahl von Siliziumsäulen (21), um sich durch das Substrat hindurch zu erstrecken, Bilden eines elektrisch leitfähigen Abschnitts (3) durch Ummanteln jeder Säule mit einem elektrisch leitfähigen Metall, wobei der elektrisch leitfähige Abschnitt eine erste, auf einer Seite des Substrats exponierte Oberfläche und eine zweite, auf einer anderen Seite des Substrats exponierte Oberfläche hat, die miteinander in elektrischem Kontakt sind; und Füllen eines Raums zwischen der Vielzahl von Säulen mit einem isolierenden Material (4, 40).
  10. Verfahren zum Herstellen eines Substrats (1) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 9, welches Verfahren ferner einen Schritt zum Polieren von vorderen und hinteren Flächen des Substrats nach dem Schritt zum Füllen eines Raums zwischen der Vielzahl von Säulen (21) mit einem isolierenden Material (4, 40) umfasst.
  11. Verfahren zum Herstellen eines Substrats (1) mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 9 oder 10, bei dem der Prozess des anisotropen Ätzens einen Abschnitt (22) des geätzten Materials bestehen lässt, um die Vielzahl von Säulen (21) miteinander zu verbinden.
  12. Mehrschichtige gedruckte Verdrahtungsplatte (59) mit einer Vielzahl von Innenschichtplatten (50), die aufeinandergestapelt sind, wobei jede der Innenschichtplatten (50) ein Substrat mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1 ist.
  13. Gedruckte Platteneinheit mit: einem Substrat (59) mit elektrisch leitfähiger Vorder- und Rückseite; und einer Halbleiterkomponente (57), die auf das Substrat mit elektrisch leitfähiger Vorder- und Rückseite montiert ist, welches Substrat (59) mit elektrisch leitfähiger Vorder- und Rückseite ein Substrat nach Anspruch 1 ist.
  14. Substrat mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 1, das umfasst: einen elektrisch leitfähigen Film (30), der die Säulen (21) umgibt.
  15. Substrat mit elektrisch leitfähiger Vorder- und Rückseite nach Anspruch 15, bei dem der elektrisch leitfähige Film (30), der die Säulen (21) umgibt, ein elektrisch leitfähiges Metall umfasst, dessen Schmelztemperatur höher als jene des isolierenden Materials (40) ist.
DE60131934T 2000-07-27 2001-02-14 Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung Expired - Lifetime DE60131934T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000226269 2000-07-27
JP2000226269A JP4023076B2 (ja) 2000-07-27 2000-07-27 表裏導通基板及びその製造方法

Publications (2)

Publication Number Publication Date
DE60131934D1 DE60131934D1 (de) 2008-01-31
DE60131934T2 true DE60131934T2 (de) 2008-12-18

Family

ID=18719914

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60131934T Expired - Lifetime DE60131934T2 (de) 2000-07-27 2001-02-14 Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung

Country Status (4)

Country Link
US (2) US7579553B2 (de)
EP (1) EP1176641B1 (de)
JP (1) JP4023076B2 (de)
DE (1) DE60131934T2 (de)

Families Citing this family (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026223B2 (en) 2002-03-28 2006-04-11 M/A-Com, Inc Hermetic electric component package
US7358116B2 (en) * 2002-04-29 2008-04-15 Intel Corporation Substrate conductive post formation
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
JP4528124B2 (ja) * 2002-09-06 2010-08-18 フラウンホファー ゲセルシャフト ツール フェールデルンク ダー アンゲヴァンテン フォルシュンク エー．ファオ． 平面基板構造化方法、平面基板製造方法、部品を電気的に接触させる方法
JP3666749B2 (ja) 2003-01-07 2005-06-29 沖電気工業株式会社 半導体装置
EP1609206B1 (de) 2003-03-04 2010-07-28 Rohm and Haas Electronic Materials, L.L.C. Koaxiale wellenleitermikrostrukturen und verfahern zu ihrer bildung
US7282932B2 (en) * 2004-03-02 2007-10-16 Micron Technology, Inc. Compliant contact pin assembly, card system and methods thereof
US7229933B2 (en) * 2004-03-31 2007-06-12 Intel Corporation Embossing processes for substrate imprinting, structures made thereby, and polymers used therefor
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
JP4426482B2 (ja) * 2005-02-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 パッケージ基台およびその製造方法、並びにそのパッケージ基台を備えた半導体パッケージ
JP2006294527A (ja) * 2005-04-14 2006-10-26 Nec Corp コネクタ及びその製造方法
US20060264029A1 (en) * 2005-05-23 2006-11-23 Intel Corporation Low inductance via structures
US9601474B2 (en) * 2005-07-22 2017-03-21 Invensas Corporation Electrically stackable semiconductor wafer and chip packages
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
EP1968693A4 (de) * 2005-12-22 2011-04-27 Proteus Biomedical Inc Implantierbarer integrierter kreislauf
CN101473433B (zh) * 2006-06-20 2011-12-07 Nxp股份有限公司 功率放大器装置
US7473577B2 (en) * 2006-08-11 2009-01-06 International Business Machines Corporation Integrated chip carrier with compliant interconnect
EP1939137B1 (de) 2006-12-30 2016-08-24 Nuvotronics, LLC Dreidimensionale Mikrostrukturen und Herstellungsverfahren dafür
EP1973189B1 (de) 2007-03-20 2012-12-05 Nuvotronics, LLC Mikrostrukturen einer koaxialen Übertragungsleitung und Herstellungsverfahren dafür
EP1973190A1 (de) 2007-03-20 2008-09-24 Rohm and Haas Electronic Materials LLC Integrierte elektronische Komponenten und Herstellungsverfahren dafür
JP5193503B2 (ja) * 2007-06-04 2013-05-08 新光電気工業株式会社 貫通電極付き基板及びその製造方法
TWI375999B (en) * 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
JP4735614B2 (ja) * 2007-07-26 2011-07-27 セイコーエプソン株式会社 回路基板
TWI357118B (en) * 2007-08-02 2012-01-21 Advanced Semiconductor Eng Method for forming vias in a substrate
TWI387019B (zh) * 2007-08-02 2013-02-21 Advanced Semiconductor Eng 在基材上形成穿導孔之方法
US8546255B2 (en) * 2007-08-02 2013-10-01 Advanced Semiconductor Engineering, Inc. Method for forming vias in a semiconductor substrate and a semiconductor device having the semiconductor substrate
TWI365483B (en) * 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US8273603B2 (en) * 2008-04-04 2012-09-25 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
US8273995B2 (en) 2008-06-27 2012-09-25 Qualcomm Incorporated Concentric vias in electronic substrate
JP2010045134A (ja) * 2008-08-11 2010-02-25 Shinko Electric Ind Co Ltd 多層配線基板、半導体パッケージ及び製造方法
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8471156B2 (en) * 2009-08-28 2013-06-25 Advanced Semiconductor Engineering, Inc. Method for forming a via in a substrate and substrate with a via
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
US20110123783A1 (en) 2009-11-23 2011-05-26 David Sherrer Multilayer build processses and devices thereof
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
US8917150B2 (en) * 2010-01-22 2014-12-23 Nuvotronics, Llc Waveguide balun having waveguide structures disposed over a ground plane and having probes located in channels
JP5639194B2 (ja) * 2010-01-22 2014-12-10 ヌボトロニクス，エルエルシー 熱制御
JP5789788B2 (ja) * 2010-03-26 2015-10-07 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
WO2011118788A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法
JP5684233B2 (ja) * 2010-03-26 2015-03-11 パナソニックＩｐマネジメント株式会社 シリコン配線埋込ガラス基板及びその製造方法
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) * 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
CN102479765B (zh) * 2010-11-24 2016-08-24 日月光半导体制造股份有限公司 具有半导体组件的封装结构
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
JP2012156403A (ja) * 2011-01-27 2012-08-16 Panasonic Corp ガラス埋込シリコン基板およびその製造方法
US8481425B2 (en) 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US8866300B1 (en) 2011-06-05 2014-10-21 Nuvotronics, Llc Devices and methods for solder flow control in three-dimensional microstructures
US8814601B1 (en) * 2011-06-06 2014-08-26 Nuvotronics, Llc Batch fabricated microconnectors
US8822336B2 (en) 2011-06-16 2014-09-02 United Microelectronics Corp. Through-silicon via forming method
US8828745B2 (en) 2011-07-06 2014-09-09 United Microelectronics Corp. Method for manufacturing through-silicon via
WO2013010108A1 (en) 2011-07-13 2013-01-17 Nuvotronics, Llc Methods of fabricating electronic and mechanical structures
US8988895B2 (en) * 2011-08-23 2015-03-24 Tessera, Inc. Interconnection elements with encased interconnects
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8518823B2 (en) 2011-12-23 2013-08-27 United Microelectronics Corp. Through silicon via and method of forming the same
US8609529B2 (en) 2012-02-01 2013-12-17 United Microelectronics Corp. Fabrication method and structure of through silicon via
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8691600B2 (en) 2012-05-02 2014-04-08 United Microelectronics Corp. Method for testing through-silicon-via (TSV) structures
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI485826B (zh) * 2012-05-25 2015-05-21 Ind Tech Res Inst 晶片堆疊結構以及晶片堆疊結構的製作方法
US8691688B2 (en) 2012-06-18 2014-04-08 United Microelectronics Corp. Method of manufacturing semiconductor structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
US8900996B2 (en) 2012-06-21 2014-12-02 United Microelectronics Corp. Through silicon via structure and method of fabricating the same
US8525296B1 (en) 2012-06-26 2013-09-03 United Microelectronics Corp. Capacitor structure and method of forming the same
JP5847663B2 (ja) * 2012-08-01 2016-01-27 日本電子材料株式会社 プローブカード用ガイド板の製造方法
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8912844B2 (en) 2012-10-09 2014-12-16 United Microelectronics Corp. Semiconductor structure and method for reducing noise therein
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8716104B1 (en) 2012-12-20 2014-05-06 United Microelectronics Corp. Method of fabricating isolation structure
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9325044B2 (en) 2013-01-26 2016-04-26 Nuvotronics, Inc. Multi-layer digital elliptic filter and method
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9455162B2 (en) 2013-03-14 2016-09-27 Invensas Corporation Low cost interposer and method of fabrication
US9306254B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Substrate-free mechanical interconnection of electronic sub-systems using a spring configuration
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9306255B1 (en) 2013-03-15 2016-04-05 Nuvotronics, Inc. Microstructure including microstructural waveguide elements and/or IC chips that are mechanically interconnected to each other
US8884398B2 (en) 2013-04-01 2014-11-11 United Microelectronics Corp. Anti-fuse structure and programming method thereof
US9287173B2 (en) 2013-05-23 2016-03-15 United Microelectronics Corp. Through silicon via and process thereof
US9123730B2 (en) 2013-07-11 2015-09-01 United Microelectronics Corp. Semiconductor device having through silicon trench shielding structure surrounding RF circuit
US9024416B2 (en) 2013-08-12 2015-05-05 United Microelectronics Corp. Semiconductor structure
US8916471B1 (en) 2013-08-26 2014-12-23 United Microelectronics Corp. Method for forming semiconductor structure having through silicon via for signal and shielding structure
US9048223B2 (en) 2013-09-03 2015-06-02 United Microelectronics Corp. Package structure having silicon through vias connected to ground potential
US9117804B2 (en) 2013-09-13 2015-08-25 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US9343359B2 (en) 2013-12-25 2016-05-17 United Microelectronics Corp. Integrated structure and method for fabricating the same
WO2015109208A2 (en) 2014-01-17 2015-07-23 Nuvotronics, Llc Wafer scale test interface unit: low loss and high isolation devices and methods for high speed and high density mixed signal interconnects and contactors
US10340203B2 (en) 2014-02-07 2019-07-02 United Microelectronics Corp. Semiconductor structure with through silicon via and method for fabricating and testing the same
JP6623508B2 (ja) 2014-09-30 2019-12-25 日亜化学工業株式会社 光源及びその製造方法、実装方法
US10847469B2 (en) 2016-04-26 2020-11-24 Cubic Corporation CTE compensation for wafer-level and chip-scale packages and assemblies
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10511073B2 (en) 2014-12-03 2019-12-17 Cubic Corporation Systems and methods for manufacturing stacked circuits and transmission lines
JP6427043B2 (ja) * 2015-03-10 2018-11-21 Ｓｐｐテクノロジーズ株式会社 配線基板の製造方法
US9837347B2 (en) * 2015-08-14 2017-12-05 Dyi-chung Hu Coaxial copper pillar
JP6775315B2 (ja) * 2016-04-14 2020-10-28 新光電気工業株式会社 配線基板及びその製造方法
CN105977260B (zh) 2016-05-20 2019-02-12 京东方科技集团股份有限公司 电源线结构、阵列基板及显示面板
US11501908B2 (en) 2016-10-04 2022-11-15 Nanohenry, Inc. Miniature inductors and related circuit components and methods of making same
MY192082A (en) * 2016-12-27 2022-07-26 Intel Corp Interconnect core
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
DE102018103505A1 (de) * 2018-02-16 2019-08-22 Osram Opto Semiconductors Gmbh Komposithalbleiterbauelement und Verfahren zur Herstellung eines Komposithalbleiterbauelements
US11521923B2 (en) * 2018-05-24 2022-12-06 Intel Corporation Integrated circuit package supports
DE102018128570A1 (de) * 2018-11-14 2020-05-14 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente, strahlungsemittierendes bauelement, verfahren zur herstellung eines verbindungsträgers und verbindungsträger
US11676922B2 (en) 2019-10-28 2023-06-13 Qualcomm Incorporated Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer
CN113488431A (zh) * 2021-05-24 2021-10-08 北京大学 一种包括高深宽比通孔的玻璃基板的制备方法

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3571923A (en) * 1968-12-30 1971-03-23 North American Rockwell Method of making redundant circuit board interconnections
US4379979A (en) * 1981-02-06 1983-04-12 The United States Of America As Represented By The Secretary Of The Navy Controlled porosity sheet for thermionic dispenser cathode and method of manufacture
US4706167A (en) * 1983-11-10 1987-11-10 Telemark Co., Inc. Circuit wiring disposed on solder mask coating
US5294504A (en) * 1988-08-30 1994-03-15 Osaka Gas Company, Ltd. Three-dimensional microstructure as a substrate for a battery electrode
JPH02148862A (ja) * 1988-11-30 1990-06-07 Hitachi Ltd 回路素子パッケージ、キャリヤ基板および製造方法
US4969585A (en) * 1989-02-07 1990-11-13 Hester Kenneth D Liquid dispensing apparatus
US5135606A (en) * 1989-12-08 1992-08-04 Canon Kabushiki Kaisha Process for preparing electrical connecting member
JPH0499372A (ja) * 1990-08-17 1992-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5585138A (en) * 1991-07-30 1996-12-17 Nec Corporation Micropin array and production method thereof
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2752301B2 (ja) * 1992-07-30 1998-05-18 京セラ株式会社 セラミック基板用組成物及びセラミック配線基板
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
JPH06120633A (ja) * 1992-10-02 1994-04-28 Hitachi Ltd セラミック配線基板
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US5454161A (en) * 1993-04-29 1995-10-03 Fujitsu Limited Through hole interconnect substrate fabrication process
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
JPH07307326A (ja) * 1994-05-11 1995-11-21 Sony Corp プラズマエッチング装置およびプラズマエッチング方法
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US5541368A (en) * 1994-07-15 1996-07-30 Dell Usa, L.P. Laminated multi chip module interconnect apparatus
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
KR100398714B1 (ko) * 1994-09-20 2003-11-14 가부시끼가이샤 히다치 세이사꾸쇼 반도체장치및그의실장구조체
JP3474937B2 (ja) * 1994-10-07 2003-12-08 株式会社東芝 実装用配線板の製造方法、半導体パッケージの製造方法
EP0804806A1 (de) * 1994-12-22 1997-11-05 Benedict G. Pace Invertiertes chip modul hoher packungsdichte
JPH08242591A (ja) * 1995-03-01 1996-09-17 Musashi Kogyo Kk 多結晶シリコンによる多数微細孔構造物の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
JP3116130B2 (ja) * 1995-12-19 2000-12-11 住友金属工業株式会社 Ｂｇａ接続構造の形成方法
JP3509362B2 (ja) * 1996-01-26 2004-03-22 シャープ株式会社 半導体装置及びその製造方法
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
JP3420435B2 (ja) * 1996-07-09 2003-06-23 松下電器産業株式会社 基板の製造方法、半導体装置及び半導体装置の製造方法
US5916453A (en) * 1996-09-20 1999-06-29 Fujitsu Limited Methods of planarizing structures on wafers and substrates by polishing
US6245996B1 (en) * 1996-09-27 2001-06-12 Compaq Computer Corporation Electrical interconnect structure having electromigration-inhibiting segments
DE69621017T2 (de) * 1996-10-04 2002-10-31 St Microelectronics Srl Herstellungsverfahren einer flachen Feldemissionsanzeige und nach diesem Verfahren hergestellte Anzeige
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JP4011695B2 (ja) 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
EP0860876A3 (de) * 1997-02-21 1999-09-22 DaimlerChrysler AG Anordnung und Verfahren zur Herstellung von CSP-Gehäusen für elektrische Bauteile
JP3988227B2 (ja) * 1997-12-01 2007-10-10 日立化成工業株式会社 半導体チップ搭載用基板の製造法および半導体装置
US6048784A (en) * 1997-12-17 2000-04-11 Texas Instruments Incorporated Transistor having an improved salicided gate and method of construction
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
JPH11298143A (ja) * 1998-04-10 1999-10-29 Mitsubishi Gas Chem Co Inc 多層プリント配線板の製造方法
JP2917993B1 (ja) * 1998-05-13 1999-07-12 日本電気株式会社 ドライエッチング方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
US6262579B1 (en) * 1998-11-13 2001-07-17 Kulicke & Soffa Holdings, Inc. Method and structure for detecting open vias in high density interconnect substrates
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6258286B1 (en) * 1999-03-02 2001-07-10 Eastman Kodak Company Making ink jet nozzle plates using bore liners
DE69926733D1 (de) * 1999-05-31 2005-09-22 St Microelectronics Srl Verfahren zur Selbstausrichtung überlappender Leiterbahnen in integrierten elektronischen Schaltungen
US6096656A (en) * 1999-06-24 2000-08-01 Sandia Corporation Formation of microchannels from low-temperature plasma-deposited silicon oxynitride
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
US6573652B1 (en) * 1999-10-25 2003-06-03 Battelle Memorial Institute Encapsulated display devices
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US6733681B1 (en) * 2000-03-31 2004-05-11 Seagate Technology Llc Laterally supported handle wafer for through-wafer reactive-ion etch micromachining
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP3678361B2 (ja) * 2001-06-08 2005-08-03 大日本印刷株式会社 ガスバリアフィルム
US6866949B2 (en) * 2002-03-08 2005-03-15 Dai Nippon Printing Co., Ltd. Substrate film, gas barrier film, and display using the same
US7140101B2 (en) * 2003-09-29 2006-11-28 Chipmos Technologies (Bermuda) Ltd. Method for fabricating anisotropic conductive substrate
US7378157B2 (en) * 2004-06-28 2008-05-27 Dai Nippon Printing Co., Ltd. Gas barrier film, and display substrate and display using the same

Also Published As

Publication number Publication date
JP2002043468A (ja) 2002-02-08
EP1176641B1 (de) 2007-12-19
US20020027022A1 (en) 2002-03-07
US20040173890A1 (en) 2004-09-09
EP1176641A2 (de) 2002-01-30
US7222420B2 (en) 2007-05-29
DE60131934D1 (de) 2008-01-31
EP1176641A3 (de) 2004-06-30
US7579553B2 (en) 2009-08-25
JP4023076B2 (ja) 2007-12-19

Similar Documents

Publication Publication Date Title
DE60131934T2 (de) Vor- und rückseitig elektrisch leitendes Substrat und seine Herstellung
DE19954941C2 (de) Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE112009000351B4 (de) Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben
DE69737317T2 (de) Mehrschichtige gedruckte Leiterplatte
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE10018358A1 (de) Halbleiter-Bauteil und dessen Herstellungsverfahren
DE102006010085A1 (de) Interposerstruktur, Herstellungsverfahren, Waferlevel-Stapelstruktur und Packungsstruktur
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE19853703A1 (de) Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102019212931A1 (de) Gehäusetechnik auf scheibenebene mit integrierten antennenstrukturen
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE112005000438B4 (de) Eine Zwischenverbindungsstruktur und ein Verfahren zum Verbinden von vergrabenen Signalleitungen mit elektrischen Vorrichtungen
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE102022129957A1 (de) Ein interposer mit einem glaskern, der öffnungen und durchglas-vias umfasst
DE102015109965A1 (de) Eingebettete Chipverpackungstechnologie
DE102020102423A1 (de) Bauteilträger mit geringem Überhang und mit Durchgangsbohrung mit unterschiedlichen Größen der Vorder- und Rückseitenfenster

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE