DE60132660T2 - Verteilte kapazität - Google Patents

Verteilte kapazität Download PDF

Info

Publication number
DE60132660T2
DE60132660T2 DE60132660T DE60132660T DE60132660T2 DE 60132660 T2 DE60132660 T2 DE 60132660T2 DE 60132660 T DE60132660 T DE 60132660T DE 60132660 T DE60132660 T DE 60132660T DE 60132660 T2 DE60132660 T2 DE 60132660T2
Authority
DE
Germany
Prior art keywords
layers
electrode
openings
ground
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60132660T
Other languages
English (en)
Other versions
DE60132660D1 (de
Inventor
Michael Man-Kuen North York WATT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gennum Corp
Original Assignee
Gennum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gennum Corp filed Critical Gennum Corp
Application granted granted Critical
Publication of DE60132660D1 publication Critical patent/DE60132660D1/de
Publication of DE60132660T2 publication Critical patent/DE60132660T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft mehrschichtige Kapazität- bzw. Kondensatorstrukturen und ein Verfahren zum Bilden derselben.
  • Hintergrund der Erfindung
  • Da die Komplexität von integrierten Schaltkreisen anwächst, werden logische Einrichtungen bei stets wachsenden Raten geschaltet, um die Leistungsfähigkeit der Einrichtung zu erhöhen. Digitale integrierte Schaltkreise erfordern jedoch sowohl stabile Bezugsspannungen als auch eine gleichmäßige Leistungsverteilung unter allen integrierten logischen Einrichtungen für eine Signaldefinition bzw. -festlegung. Höhere Schaltraten führen zu erhöhten Beträgen an zugeordnetem elektrischen Schaltrauschen, was wesentlich die Stabilität und Gleichmäßigkeit der Betriebsspannungen beeinflussen kann, die mit jeder logischen Einrichtung in Zusammenhang steht.
  • Es ist wohlbekannt, dass ein Schaltrauschen einer Schaltkreisstufe verringert werden kann, indem die Induktivität verringert wird sowie auch die Kapazität des elektrischen Pfads erhöht wird, der zwischen dem Leistungs- und dem Erdanschluss besteht. Kapazitäten werden im allgemeinen verwendet, um Leistungsversorgungs-- und Erdungsversorgungsrauschen zu verringern und die Schaltgeschwindigkeit zu erhöhen, indem notwendige Ausgleichs- bzw. Umschaltströme wäh rend eines Schaltereignisses bereitgestellt werden. Wenn diese Kapazitäten ihren Strom in die Einrichtung entladen, können diese sich schnell erneut mit Energie aufladen, die in langsamer entladenden Kondensatoren und Leistungsversorgungen gespeichert ist. Stromkapazitätsmethoden und Strukturen zum Reduzieren von Rauschen bei einem integrierten Schaltkreis sind jedoch nicht immer geeignet, insbesondere bei höheren Betriebsfrequenzen.
  • Eine bekannte Technik zum Verringern des Schaltrauschens besteht bspw. darin, einen Endkopplungskondensator zwischen zugeordneten Spannungspins bzw. -stiften zu verwenden. Da ein diskreter Kondensator jedoch notwendigerweise in einem bestimmten Abstand entfernt von dem Halbleiterchip angebracht ist, ist dieser elektrisch mit den Spannungspins durch eine Mehrzahl von Leistungsverdrahtungsleitungen oder großen Leistungsbussen gekoppelt, die typischerweise hohe Induktivitätspfade repräsentieren, die zu der effektiven Induktivität des elektrischen Pfads hinzukommen. Da der Betrag des Stroms, der in der Mehrzahl von Verdrahtungsleitungen fließt, sich darüber hinaus erhöht, wird ein Spannungsabfall über die Drähte erzeugt, was ein zusätzliches Leistungsverteilungsrauschen hinzufügt. Ebenfalls existiert bei einer solchen Konfiguration ein merklicher Betrag eines Widerstands zwischen dem Kondensator und der Schaltlogik, was den Betrag des Ausgleichsstroms reduziert, den der Kondensator bereitstellen kann, was dessen Rauschunterdrückungsfähigkeit begrenzt und was die Geschwindigkeit der Schaltkreise verlangsamt.
  • Eine Technik des Minimierens der wirksamen bzw. effektiven Induktivität der elektrischen Pfade besteht darin, den Entkopplungskondensator so dicht an den Halbleiterchip wie möglich zu bewegen. In Anbetracht entweder des Entwurfs bzw. Layout der Verdrahtungsleitungen, die dem Halbleiter chip zugeordnet sind, und/oder der physischen Dimensionen des diskreten Kondensators selbst ist es jedoch nicht möglich, den diskreten Kondensator physisch zu positionieren, so dass es keinen Spannungsabfall oder Schaltrauschen gibt. Weiterhin benötigen extern angebrachte Entkopplungskondensatoren einen beachtlichen Oberflächenbereich, was die Gesamtkosten einer abgeschlossen integrierten Schaltkreiseinheit erhöht und den Zusammenbau einer Anzahl von individuellen Kondensatoren kann mühselig und fehleranfällig sein.
  • Eine alternative kapazitive Struktur, die verwendet wird, um das Schaltrauschen zu verringern, ist in dem US-Patent Nr. 4 916 576 von Herbert erörtert. Dieses Patent beschreibt einen mehrpoligen Matrixkondensator mit einer Mehrzahl von verteilten Anschlüssen entlang jeder Elektrode, um kürzere Leitungspfadlängen zwischen einer externen Komponente und dem Kondensator bereitzustellen, um die kapazitiven Leitungsinduktivitäten zu verringern. Die Leitungsweglängen zwischen der externen Komponente und dem Kondensator sind jedoch durch die Tatsache beschränkt, dass Verbindungen zu der Kondensatorstruktur lediglich um die Außenkanten des kapazitiven Elements vorgenommen werden können. Weiterhin ist, da der Kondensator nicht integral mit der externen Komponente hergestellt wird, dieser durch die Bord- und Paketinduktivität isoliert, was ernsthaft seine Wirksamkeit beim Verringern des Schaltrauschens reduziert.
  • Ein weiteres Verfahren des Bereitstellens einer Entkopplungskapazität innerhalb eines integrierten Schaltkreises ist in dem US-Patent Nr. 5 789 807 von Coreale jr. beschrieben. Dieses Patent offenbart eine Leistungsleiterstruktur, die Leistungs- und Erdungsleiter abstuft bzw. versetzt, so dass ein erster Leistungsverbinder in der äußeren Ebene mit einem zweiten Leistungsverbinder in der an deren äußeren Ebene verbunden ist, der vertikal und lateral zu dem ersten Leistungsleiter versetzt ist. Die sich ergebende Struktur verbessert die Leistungsversorgungsentkopplung durch Bereitstellen einer erhöhten Kapazität, die der Leistungsverteilung des integrierten Schaltkreises zugeordnet ist. Da jedoch die individuellen Leistungs- und Erdungsleiter aus einem Drahtgitter bzw. -raster gebildet sind, haben diese nicht die kapazitive Eigenschaft der im wesentlichen ebenen Erdungsebenen. Weiterhin wird, da die Leistungs- und Erdleiter ebenfalls Chiplevelspannungssignale tragen, Materialien, mit geringer dielektrischer Konstante zwischen den Leitern angeordnet. Die sich ergebende Entkoppelkapazität, die über den integrierten Schaltkreis bereitgestellt ist, ist wahrscheinlich nicht ausreichend, um die hohen Pegel an Rauschen zu unterdrücken, was bei hohen Frequenzen auftritt, und als ein Ergebnis können zusätzliche Entkoppelkondensatoren erforderlich sein.
  • Schließlich offenbart das US-Patent Nr. 5 745 335 von Watt einen Multifilm-Kondensator, der vorzugsweise in einer Mesastruktur aufgebaut ist, wobei jede Elektrode sich lateral über den Umfang der Schichten über sich um den gesamten Umfang der Einrichtung erstreckt. Diese sich lateral erstreckenden bloßgelegten Elektrodenkanten der kapazitiven Struktur von Watt stellt einen Zugriff auf irgendeine einer Anzahl von Elektroden oder Kombination von Elektroden innerhalb des Kondensators bereit. Der Aufbau des Multifilm-Kondensators stellt jedoch keine verteilte kapazitive Struktur hoher Dichte bereit.
  • Folglich gibt es ein Bedarf für eine verteilte hochdichte kapazitive Struktur, die verwendet werden kann, um eine lokal zugreifbare Kapazität zu verschiedenen Schaltlogikgattern bereitzustellen, die auf einem integrierten Schaltkreis befindlich sind, was in wesentliche geringe Pegel ei ner Induktivität und eines Widerstands in den elektrischen Pfad einführt, und was einfach herzustellen und für eine Anwendung bei hoher Frequenz anzupassen ist.
  • Kurze Zusammenfassung der Erfindung
  • Ein Aspekt der Erfindung stellt einen mehrschichtigen Kapazitätsaufbau bereit, mit:
    • (a) einem Substrat und einer Bodenelektrodenschicht, die auf dem Substrat liegt,
    • (b) zumindest einem Paar von Zwischenschichten einer Elektrode und eines dielektrischen Materials, das auf der Bodenelektrode liegt, und
    • (c) ein oberes Paar von Schichten bzw. Deckschichten einer Elektrode und eines dielektrischen Materials, das auf dem obersten Paar der Zwischenschichten liegt,
    • (d) einer Mehrzahl von Öffnungen, in dem Aufbau, wobei jede Öffnung sich von dem oberen Paar an Schichten und durch zumindest ein Paar der Zwischenschichten erstreckt, wobei zumindest einige der Öffnungen alle der Paare der Zwischenschichten durchdringen,
    • (e) wobei zumindest ein Abschnitt jeder Öffnung einen treppenförmigen Aufbau mit einer nach innen und nach unten gestuften Konfiguration hat, wie durch zumindest ein Paar an Zwischenschichten definiert ist, die sich lateral über den Umfang der Zwischenschichten und Deckschichten darüber erstrecken, und wobei zumindest eine Elektrodenschicht in jeder Öffnung eine ringförmige horizontale Oberfläche hat, die nicht durch eine Elektrodenschicht darüber abgedeckt ist, und
    • (f) wobei zumindest einige der ringförmigen horizontalen Oberflächen ausgelegt sind, um mit einem Schaltkreis verbunden zu sein.
  • Gemäß einen weiteren Aspekts der Erfindung ist ein Verfahren zum Herstellen eines mehrschichtigen verteilten Kondensatoraufbaus bereitgestellt, das folgende Schritte umfasst:
    • (a) Bereitstellen eines Substrats,
    • (b) Einrichten einer Bodenelektrodenschicht über dem Substrat,
    • (c) Einrichten zumindest eines Paars an Zwischenschichten eines Elektrodenmaterials und eines dielektrischen Materials über der Bodenelektrode,
    • (d) Einrichten eines oberen Paars eines Elektrodenmaterials und eines dielektrischen Materials über den Zwischenschichten, und
    • (e) Bereitstellen von Öffnungen in dem Aufbau, so dass jede der Öffnungen sich von dem oberen Paar an Schichten und durch zumindest ein Paar der Zwischenschichten erstreckt, wobei zumindest einige der Öffnungen alle der Paare von Zwischenschichten durchdringen, wobei zumindest ein Abschnitt jeder Öffnung einen treppenförmigen Aufbau mit einer nach innen und nach unten gestuften Konfiguration hat, wie durch zumindest eine Paar an Zwischenschichten definiert ist, die sich lateral über den Umfang der Zwischenschichten und oberen Schichten bzw. Deckschichten darüber erstrecken, und wobei zumindest eine Elektrodenschicht in jeder Öffnung eine ringförmige horizontale Oberfläche hat, die nicht durch eine Elektrodenschicht darüber abgedeckt ist, und wobei zumindest einige der ringförmigen horizontalen Oberflächen ausgelegt sind, um mit einem Schaltkreis verbunden zu werden.
  • Weitere Ziele und Vorteile der Erfindung werden anhand der folgenden Beschreibung zusammen mit der beigefügten Zeichnung deutlich werden.
  • Kurze Beschreibung der Zeichnung
  • In der beigefügten Zeichnung:
  • 1 zeigt eine schematische Seitenschnittansicht eines mehrschichtigen verteilten Kapazitätsaufbaus bzw. einer mehrschichtigen verteilten Kapazitätsstruktur gemäß der Erfindung.
  • 2A zeigt eine Draufsicht des verteilten Kapazitätsaufbaus aus 1, wobei die abdeckende dielektrische Schicht entfernt ist, um eine Mehrzahl von Treppenöffnungen mit einer rechteckigen Draufsichtkonfiguration darzustellen.
  • 2B zeigt eine Draufsicht des verteilten Kapazitätsaufbaus aus 1, wobei die abdeckenden dielektrische Schicht entfernt ist, um eine Mehrzahl von Treppenöffnungen mit einer kreisförmigen Draufsichtkonfiguration zu zeigen.
  • 3 zeigt eine Draufsicht einer Treppenöffnung des verteilten Kapazitätsaufbaus aus 1, die alternative Positionen für einen elektrischen Kontakt wiedergibt.
  • 4A zeigt eine Draufsicht des verteilten Kapazitätsaufbaus der 1, die eine mögliche Konfiguration von Verdrahtungsverbindungen zwischen den Elektrodenschichten wiedergibt.
  • 4B zeigt eine Draufsicht des verteilten Kapazitätsaufbaus der 1, die eine weitere mögliche Konfiguration von Verdrahtungsverbindungen zwischen den Elektrodenschichten darstellt.
  • 4C zeigt eine Draufsicht des verteilten Kapazitätsaufbaus der 1, die eine weitere mögliche Konfiguration der Verdrahtungsverbindungen zwischen den Elektrodenschichten wiedergibt.
  • 5 zeigt eine Draufsicht eines modifizierten Paars einer dielektrischen Schicht und einer Elektrodenschicht.
  • 6 zeigt eine Draufsicht einer Treppenöffnung, die Herstellungstoleranzen erläutert.
  • 7A zeigt eine schematische Seitenquerschnittansicht des verteilten Kapazitätsaufbaus, die zeigt, wie die einzelnen Elektrodenschicht und dielektrische Schicht jedes Elektroden/Dielektrikumschichtpaars innerhalb jeder Treppenöffnung kann und um die umfänglichen Kanten des verteilten Kapazitätsaufbaus gestuft werden.
  • 7B zeigt eine schematische Seitenschnittansicht des verteilten Kapazitätsaufbaus, die zeigt, wie verschiedene Treppenöffnungskonfigurationen innerhalb des verteilten Kapazitätsaufbaus gebildet werden können.
  • 8 zeigt eine schematische Seitenschnittansicht des verteilten Kapazitätsaufbaus aus 1, der elektrisch mit der Leistungsversorgung und den Erdungskoten von zwei logischen Gattern gekoppelt ist, die auf einen integrierten Schaltkreis befindlich sind.
  • 9 zeigt eine schematische Darstellung des Schaltkreisäquivalents des verteilten Kapazitätsaufbaus aus 8.
  • 10 zeigt eine schematische Ansicht des Bodens eines integrierten Schaltkreises, die darstellt, wie Bereiche hoher Aktivität mit den geeigneten Ausgleichsströmen bereitgestellt werden können, indem das Feld bzw. die Anordnung von Treppenöffnungen des verteilten kapazitiven Aufbaus aus 1 verwendet wird.
  • 11 zeigt eine seitliche schematische Ansicht des verteilten kapazitiven Aufbaus aus 1, der innerhalb eines integrierten Schaltkreispakets installiert ist.
  • 12A-1 und 12A-2 zeigen eine schematische Seiten- bzw. Draufsicht einer Mehrzahl von individuellen Kapazitätsstrukturen aus 1, die jeweils individuell über einen Flip-Chip mit der oberen Oberfläche eines gemeinsamen integrierten Schaltkreises verbunden sind.
  • 12B-1 und 12B-2 zeigen eine schematische Seitenansicht bzw. Draufsicht einer Mehrzahl von unabhängigen Kapazitätsstrukturen aus 1, die auf einem einzelnen Substrat gebildet sind, die jeweils individuell über einen Flip-Chip verbunden mit der oberen Oberfläche eines gemeinsamen integrierten Schaltkreises verbunden sind.
  • 12C-1 und 12C-2 zeigen eine schematische Seitenansicht bzw. Draufsicht einer Mehrzahl von individuellen integrierten Schaltkreisen, die jeweils individuell über ei nen Flip-Chip mit der oberen Oberfläche des Kapazitätsaufbaus aus 1 verbunden sind.
  • 13A bis 13E zeigen schematische Ansichten, die eine Produktion eines verteilten Kapazitätsaufbaus gemäß der Erfindung durch eine Top-Down Strukturierung wiedergeben.
  • 14A zeigt eine Sequenz von Produktherstellungsschritten von einer Produktion einer nicht gemusterten Deckstruktur für die Produktion eines üblichen verteilten Kapazitätsaufbau, um ein üblich verdrahtetes Produkt herzustellen.
  • 14B zeigt eine Sequenz von Produktherstellungsschritten von einer nicht gemusterten Deckstruktur für eine Produktion eines Lagertreppenöffnungsfelds für die Produktion eines üblich verdrahteten Produkts.
  • 15 zeigt eine schematische Seitenansicht eines üblich verdrahteten Produkt, wobei jede Treppenöffnung elektrisch exklusiv mit entweder einer Leistungsversorgung oder dem Erdungsknoten eines logischen Gatters verbunden ist.
  • 16 zeigt eine schematische Seitenansicht des verteilten Kapazitätsaufbaus aus 1, der Kontakte des logischen Gatters aufweist, die oberhalb der Elektrodenschicht, der dielektrischen Schicht und der oberen Isolationsschicht angebracht sind, und die Bodenanschlüsse, die darunter positioniert sind und sich über den Bodenoberflächenisolator erstrecken, um den Aufbau mit einem integrierten Schaltkreis elektrisch zu verbinden, der direkt unterhalb positioniert ist.
  • 17 zeigt eine schematische Seitenansicht des verteilten Kapazitätsaufbaus aus 16, wobei dessen Bodenan schlüsse sich hinter den integrierten Schaltkreis innerhalb von Durchgangslochstrukturen darin zur Verwendung als eine Stapelaufbaugruppe erstrecken.
  • 18 zeigt eine schematische Seitenansicht von zwei Stapelbaugruppen aus 17 in einer Konfiguration Vorderseite zu Rücken.
  • 19 zeigt eine schematische Seitenansicht von zwei Stapelbaugruppen aus 17 in einer spiegelverkehrten Konfiguration Vorderseite zu Vorderseite.
  • 20 zeigt eine schematische Seitenschnittansicht von zwei Stapelbaugruppen aus 17 in einer Konfiguration Rücken an Rücken.
  • 21 zeigt eine schematische Seitenschnittansicht von zwei Stapelbaugruppen aus 16 in einer Konfiguration Rücken an Rücken, wobei ein einzelner integrierter Schaltkreis elektrisch mit einem verteilten kapazitiven Aufbau aus 1 auf seiner oberen und unteren Oberfläche elektrisch gekoppelt ist.
  • 22 zeigt eine schematische Seitenschnittansicht des verteilten Kapazitätsaufbaus mit einem erweiterten Erdanschluss, der innerhalb einer Treppenöffnung zentriert ist, direkt über der Bodenelektrodenöffnung, um die mechanische Stabilität des Aufbaus zu erhöhen.
  • 23 zeigt eine schematische Seitenschnittansicht des verteilten Kapazitätsaufbaus aus 22 mit einem Erdanschluss und einem erweiterten Leistungsanschluss der innerhalb der Bodenisolatorschicht positioniert ist und sich über diese erstreckt, um einen elektrischen Kontakt zu der Leistungsversorgung und den Erdknoten eines integrierten Schaltkreises herzustellen, der direkt unterhalb positioniert ist.
  • 24A zeigt eine schematische Schnittansicht des verteilten Kapazitätsaufbaus aus 22 mit einem Leistungs- und Erddrahtnetzwerk, die sich entlang erstrecken und eine elektrische Verbindung zu den horizontalen Kanten- bzw. Leistenoberflächen der verschiedenen verbundenen Elektrodenschichten bereitstellen.
  • 24B zeigt eine schematische Draufsicht des verteilten Kapazitätsaufbaus aus 24A.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Es wird zunächst auf die 1 und 2A Bezug genommen, die eine bevorzugte Ausführungsform eines mehrschichtigen verteilten Kapazitätsaufbaus 10 gemäß der Erfindung zeigen. Der Aufbau bzw. die Struktur 10 umfasst ein herkömmliches Substrat 12 (bspw. aus Silizium oder irgendeinem anderen geeigneten Material), das durch eine Isolationsschicht 14 (bspw. aus Siliziumdioxid oder irgendeinem anderen geeigneten Isolatormaterial) abgedeckt ist.
  • Eine Bodenelektrodenschicht 16, die aus irgendeinem geeigneten Metall gefertigt ist (bspw. Nickel, Platin oder Palladium) ist auf der Isolationsschicht 14 gebildet. Die Bodenelektrodenschicht 16 enthält eine Mehrzahl von Öffnungen 17, durch die die Isolationsschicht 14 bloßgelegt ist (zwei Öffnungen 17 sind in 1 gezeigt und vier Öffnungen 17 sind in 2A gezeigt). Obgleich es bevorzugt ist, dass die Öffnung 17 eine quadratische Form hat, sollte verstanden werden, dass diese irgendeine allgemeine Konfiguration haben kann (bspw. quadratisch, kreisförmig, dreieckig, L-förmig). Weiterhin sollte verstanden werden, dass es er wünscht sein kann, die Elektrodenschicht 16 ohne irgendwelche Öffnungen 17 zu bilden, wie beschrieben werden wird. Oberhalb der Bodenelektrodenschicht 16 sind aufeinanderfolgende Paare von dazwischen liegenden Elektrodenschichten bzw. dielektrischen Schichten 18a, 18b, 20a, 20b und 22a, 22b. über den Zwischenschichten 22a, 22b sind obere Schichten bzw. Deckschichten 24a, 24b (Schicht 24a ist eine Elektrodenschicht und 24b ist eine dielektrische Schicht).
  • Wie in 1 und 2A gezeigt ist, sind eine Mehrzahl von Zwischenschichtöffnungen 18c, 20c, 22c und Deckschichtöffnungen 24c innerhalb der Bodenelektrode 16 und jedes Schichtpaars 18a, 18b bis 22a, 22b bzw. 24a, 24B gebildet. Die Schichtöffnungen 17, 18c, 20c, 22c und 24c sind so gebildet, dass die Schichten 16 und 18a, 18b bis 24a, 24b zunehmend größer und größer werdende Öffnungen in aufsteigender Reihenfolge haben. Folglich ist der Oberflächenbereich jeder unteren Schicht größer als der Oberflächenbereich der oberen Schichten, die darüber positioniert sind. Weiterhin erstreckt sich jede untere Schicht vorzugsweise lateral über und um den Umfang der Öffnungen der Schichten, die darüber positioniert sind, um die Schichtöffnung für die untere Schicht (2A) zu definieren.
  • Folglich ist eine Mehrzahl von Treppenöffnungen 25 in dem Aufbau 10 gebildet (bspw. zwei Treppenöffnungen 25 sind in 1 gezeigt und vier Treppenöffnungen sind in 2A gezeigt). Die Treppenöffnungen 25 haben Seitenwandöffnungen 13, die mit einer nach innen und nach unten gestuften Konfiguration gezeigt sind. Diese Konfiguration führt dazu, dass jede Elektrodenschicht 16, 18a, 20a, 22a und 24a obere Oberflächenbereiche hat, die nicht durch eine Elektroden- oder dielektrische Materialschicht darüber abgedeckt sind. Die bloßgelegten oberen Oberflächenbereiche jeder Elektrodenschicht innerhalb der Treppenöffnung 25 erlauben, dass ein elektrischer Kontakt zu irgendeiner Elektrodenschicht 16 und 18a bis 24a gemacht werden kann, wo auch immer Treppenöffnungen 25 entlang der Oberfläche des Aufbaus 10 angeordnet sind. Es sollte bemerkt werden, dass Öffnungen 25 dichter beieinander gezeigt sind, als dies normalerweise im Verhältnis zu ihrer Größe der Fall wäre, nämlich lediglich zu Zwecken der Erläuterung.
  • Obgleich es bevorzugt ist, dass Schichtöffnungen 17, 18c, 20c, 22c und 24c jedes Schichtpaars im allgemeinen eine quadratische Form haben, was zu Treppenöffnungen 25 führt, die eine im allgemeinen quadratisch Draufsichtkonfiguration haben, wie in 1 und 2A gezeigt ist, sollte verstanden werden, dass die individuellen Schichtöffnungen 17, 18c, 20c, 22c und 24c irgendeine Konfiguration haben können (bspw. quadratisch, kreisförmig, dreieckförmig, L-förmig usw.). Bspw. könnten die Treppenöffnungen 25 alternativ eine allgemein kreisförmige Draufsichtkonfiguration haben, wie in 2B gezeigt ist. Es gibt Herstellungsvorteile, die mit dem Bilden von Treppenöffnungen 25 in einer kreisförmigen Draufsichtkonfiguration einhergehen, aufgrund der Herstellungstoleranzen, die der kreisförmigen Form innewohnen.
  • Nachdem die Elektrodenschichten und dielektrischen Schichten 16, 18a, 18b bis 24a, 24b, die jeweils eine Mehrzahl von Schichtöffnungen 17 bzw. 18c bis 24c haben, gebildet wurden, ist der gesamte Aufbau mit einer Schicht einer Isolation 26 abgedeckt, wiederum typischerweise Siliziumdioxid (in 1 gezeigt aber zur Verdeutlichung in 2 weggelassen). Da die Isolationsschicht 26 dem gestuften Muster der Treppenöffnungen 25 folgt, definiert die Isolationsschicht 26 einen Satz von ringförmigen horizontalen Oberflächen 30, 32, 34, 36 jeweils über den vorragenden Kanten jeder Elektrodenschicht 22a, 20a, 18a, 16 ringförmigen Oberflächen 37 über den bloßgelegten Bereichen der Isolationsschicht 14 und horizontalen Oberflächen 35 über der Elektrodenschicht 24a.
  • Fenster oder Durchgänge sind auf einer horizontalen Oberfläche 35 des Aufbaus 10 geöffnet, auf horizontalen ringförmigen Oberflächen 44, 42, 40, 38 und 36 und 46, durch die Kontakte 36, 34, 32, 30 und 35 eingerichtet werden (typischerweise aus Gold oder irgendeinem anderen geeigneten leitfähigen Material) zu den Elektrodenschichten 16 bzw. 18a bis 24a. Ebenfalls wird angenommen, dass ein Kontaktanschluss 45 innerhalb der Isolationsschicht 14 und des Substrats 12 gebildet wird, um einen elektrischen Kontakt auf den Boden des Aufbaus 10 für eine mögliche elektrische Verbindung zu einem integrierten Schaltkreis bereitzustellen, der direkt darunter positioniert ist, wie beschrieben werden wird. Weiterhin sind ein Leistungskontakt 47 und ein Erdungskontakt 49 (ebenfalls typischerweise aus Gold oder irgendeinem anderen geeigneten leitfähigen Material) oberhalb der Isolationsschicht 26 angeordnet (wie beschrieben werden wird) und ermöglichen die Verbindung des Aufbaus 10 mit der Leistungsversorgung und den Erdungsknoten der logischen Gatter eines integrierten Schaltkreises.
  • Schließlich haben, wie in 2A und 2B gezeigt ist, die Außenkanten der Elektrodenschicht 16 und Schichtpaare 18a, 18b bis 24a, 24b, die entlang der Außenseite der Struktur 10 verlaufen, ebenfalls eine treppenartige Konfiguration (lediglich ein Abschnitt der äußeren treppenartigen Konfiguration ist in jeder Figur zu Zwecken der Erläuterung dargestellt). Dies ermöglicht eine elektrische Verbindung zwischen den Kanten dieser Schichten, wobei Kontakte 44, 42, 40, 38 und 46 verwendet werden, und den Leistungskontakten 47 und den Erdungskontakten 49. Es sollte verstanden werden, dass, obgleich die Kanten der Schichten 16, 18a, 18b bis 24a, 24b, die entlang der Außenseite des Aufbaus 10 verlaufen, alternativ so gebildet sein könnten, dass ihre Kanten kollinear zueinander und den Kanten der Substratschicht 12 und der Isolationsschicht 14 sind, es bevorzugt ist, eine treppenartige Anordnung dieser Schichten bereitzustellen, um eine elektrische Verbindung zwischen den Schichten auf der Außenkante des Aufbaus 10 zu erleichtern. Eine solche zusätzliche Verbindung verringert die Anzahl an Treppenöffnungen 25, die erforderlich sind, um den Ausbreitwiderstand der Elektrode zu kompensieren.
  • Alle gezeigten Elektrodenschichten und dielektrischen Schichten sind Filmschichten, die durch herkömmliche Techniken abgelagert werden, wie bspw. Sputtern, chemische Dampfablagerung, Bedampfung oder Spin-Techniken, die alle im Stand der Technik wohlbekannt sind. Die Zwischenschicht und die obere Elektrodenschicht sind wie die Bodenelektrodenschicht 16 aus irgendeinem geeigneten Material, wie bspw. Platin und/oder Palladium. Die dielektrischen Schichten sind aus irgendeinem erwünschten geeigneten Material. Eine Klasse von Materialien, bei denen herausgefunden wurde, dass diese insbesondere geeignet sind, ist die Klasse, die als ferroelektrische Materialien bekannt sind, die ebenfalls als polare dielektrische Materialien bezeichnet werden, wie bspw. diejenigen, die in dem US-Patent Nr. 5 206 788 offenbart sind, und die im Stand der Technik für Kondensatoren wohlbekannt sind. Beispiele von ferroelektrischen oder polaren dielektrischen Materialien sind Blei-Zirkonat-Titan Zusammensetzungen bzw. Verbindungen. Wie wohlbekannt ist, zeigen ferroelektrische (polare) dielektrische Materialien eine spontane Polarisation bei Temperaturen unterhalb ihrer Curie-Temperatur.
  • In 1 sind die vertikalen Dicken stark übertrieben dargestellt. Die Elektrodenschicht und die dielektrische Schicht sind alle Filmschichten mit sehr kleinen Dicken, typischerweise in dem Bereich von 0,03 bis 1,0 μm, obwohl diese dicker sein können, wenn dies erwünscht ist. Weiterhin ist die Breite der ringförmigen horizontalen Oberflächen 30, 32, 34 und 36 typischerweise zwischen einem und zehn μm, was ausreichend ist, um eine elektrische Verbindung zu Kontakten in 38, 40, 42 und 44 herzustellen (typischerweise wird der Kontakt zwischen der Hälfte und zwei Dritteln der Breite der Leiste belegen, auf dem dieser angeordnet ist). Wenn dies erwünscht ist, können zusätzliche elektrische Kontakte 48, 50, 52, 54, 56 zu jeder dazwischen liegenden Elektronenschicht gemacht werden (siehe 3), so dass bei einer gegebenen Anwendung die kürzeste Verbindung zu irgendeiner gegebenen Elektrode gemacht sein kann, um die Leitungsinduktivität zu verringern und für eine größere Zweckmäßigkeit bei der Herstellung des in Frage stehenden Schaltkreispakets. Es sollte verstanden werden, dass elektrische Kontakte an irgendeinem Punkt entlang der ringförmigen Oberflächen 30, 32, 34, 36 und 37 und der Oberfläche 35 hergestellt werden können.
  • Immer noch unter Bezugnahme aus 1 haben die Öffnungen 17 der unteren Elektrodenschicht einen im wesentlichen quadratisch geformten Querschnitt, der von etwa fünf auf fünf μm2 zu etwa zehn auf zehn μm2 misst, um ausreichend Platz für eine elektrische Verbindung zu dem Kontakt 45 zu ermöglichen. Folglich werden Schichtöffnungen 18C eine entsprechende Querschnittsdimension haben mit der Dimension der Öffnung 17 zusätzlich zu den zusätzlichen Querschnittsbereich, der für die erwünschte Breite der ringförmigen horizontalen Oberfläche 36 erforderlich ist. Auf ähnliche Weise werden Öffnungen 20c, 22c, 24c inkrementell anwachsende Dimensionen gemäß den jeweiligen erwünschten Breiten der ringförmigen horizontalen Oberflächen 34, 32, 30 und 35 haben.
  • Schließlich wird angenommen, dass der relative Raum bzw. Abstand der Treppenöffnungen 25 auf dem Aufbau 10 in erster Hinsicht abhängig von der relativen Positionierung der logischen Gatter eines integrierten Schaltkreises ist, an den der Aufbau 10 anzufügen ist. Es sollte jedoch verstanden werden, dass es für die meisten Anwendungen bevorzugt ist, die Treppenöffnungen 25 innerhalb des Aufbaus 10 so anzuordnen, dass diese bei einem Abstand voneinander positioniert sind, der mehr als dreimal der Dimension der Schichtöffnungen 24c entspricht. Wenn Treppenöffnungen 25 dichter beieinander als dies positioniert sind, dann wird ein wesentlicher Verlust der Kapazität von dem Betrag des Oberflächenbereichs der Elektrodenschicht und der dielektrischen Schicht herrühren, was erforderlich sein würde, um entfernt zu werden, um Treppenöffnungen 25 zu bilden. Die Anzahl und der Ort der Treppenöffnungen 25, die in dem Aufbau 10 bereitzustellen sind, kann jedoch von der erwünschten Kapazität abhängen und folglich von dem erwünschten kombinierten Bereich der Schichten 16, 18a, 18b bis 24a, 24b.
  • 4A bis 4C zeigen beispielhaft eine Anzahl von Arten, wie elektrische Verbindungen zu den Elektrodenschichten 16 und 18a bis 24a des Aufbaus 10 gemacht werden können. Die Elektrodenschichten sind elektrisch mit dem Leistungs- und Erdungskontakt 47, 49 verbunden, wobei Leistungs- und Erdungsdrahtverbindung 70a bzw. 70b verwendet werden. Es sollte verstanden werden, dass, da verschiedene Kombinationen von Elektrodenschichten 16 und 18a bis 24a elektrisch mit entweder dem Leistungs- oder dem Erdungskontakt 47, 49 verbunden werden können, der Aufbau 10 flexibel den Kunden angepasst werden kann, um verschiedene Werte einer Kapazität bereitzustellen. Obgleich irgendeine Kombination von Verbindungen zwischen Elektroden und Leistungs- und Erdungskontakten 47, 49 gemacht werden kann, ist es notwendig sicherzustellen, dass die spezifische Verdrahtungs-Verbindungskonfiguration der Zwischenschicht, die innerhalb einer konkreten Treppenöffnung 25 verwendet wird, unter den Schichten reproduziert wird innerhalb aller anderen Treppenöffnungen 25 und zwischen den Schichten, die entlang den Kanten des Aufbaus 10 verlaufen, um ein elektrischen Kurzschluss innerhalb der Einrichtung zu vermeiden.
  • Bspw. zeigt 4A, wie die Elektrodenschichten elektrisch mit den Leistungskontakt 47 und dem Erdungskontakt 49 verbunden werden, wobei Leistungs- und Erdungsdrahtverbindungen 70a und 70b verwendet werden. Insbesondere ist der Leistungskontakt 47 elektrisch mit den Elektrodenschichten 18a und 22a durch die Leistungsverdrahtungsverbindung 70a und die Kontakte 42 und 38 verbunden, und der Erdungskontakt 49 ist elektrisch mit den Elektrodenschichten 16 und 20a durch die Erdungsverdrahtungsverbindung 70b und die Kontakte 44 und 40 verbunden. Diese konkrete Verdrahtungskonfiguration der Zwischenschicht wird reproduziert, wobei Verbindungen 70c, 70d, 70h, 70i usw. innerhalb jeder Treppenöffnung 25 verwendet werden und ebenfalls Verbindungen 70e, 70f auf den Außenkanten der Schichten 16, 18a, 18b bis 24a, 24b verwendet werden. Wie vorstehend erörtert wird, müssen die Verbindungen 70e, 70f auf den Außenkanten des Aufbaus 10 vorgesehen sein mit der identischen Verdrahtungskonfiguration von Verbindungen 70a, 70b, 70c, 70d, 70h, 70i usw., um einen Kurzschluss des Aufbaus 10 zu vermeiden. Die Verwendung von Verbindungen 70e, 70f entlang den Außenkanten der Schichten 16, 18a, 18b bis 24a, 24b ermöglicht die zusätzliche Verringerung des Ausbreitungswiderstand der Elektrode innerhalb des Aufbaus 10.
  • 4B und 4C zeigen alternative Zwischenschichtverbindungsanordnungen. Insbesondere zeigt 4B dieselbe Verdrahtungskonfiguration der Zwischenschicht, wie diese in 4A gezeigt ist, wobei Leistungs- und Erdungsverdrahtungsverbindungen 70a und 70b Kontakte auf den geeigneten Elektrodenschichten 16 und 18a bis 24a verbinden, die bei verschiedenen Punkten entlang der Ausdehnung der ringförmigen horizontalen Oberflächen 30, 32, 34 und 36 positioniert sind. Der Aufbau 10 der 4B enthält eine größere Anzahl von Treppenöffnungen 25, als dies der Fall beim Aufbau 10 der 4A war.
  • Schließlich zeigt 4C eine verschiedene Verdrahtungskonfiguration der Zwischenschicht, wobei der Leistungskontakt 47 elektrisch mit der Elektrodenschicht 16 bei dem Kontakt 48 durch die Leistungsverdrahtungsverbindungen 70a verbunden ist, und der Erdungskontakt 49 elektrisch mit der Elektrodenschicht 24a durch den Kontakt 56 der Erdungsverdrahtungsverbindung 70b verbunden ist. Es sollte bemerkt werden, dass bei diesem Aufbau keine der Außenkanten der Elektrodenschichten 16 und 18a bis 24a verbunden sind.
  • Zusätzlich kann, wenn dies erwünscht ist, jedes Paar einer Elektrodenschicht/dielektrischen Schicht 18a, 18b bis 24a, 24b Einsatzbereiche haben, um einen elektrischen Kontakt zu der Elektrodenschicht unter sich zu erleichtern. Dies wird in 5 gezeigt, die ein Paar 20a, 20b einer Elektrodenschicht/dielektrischen Schicht und einer Elektrodenschicht darunter 18a zeigt. Das Paar 20a, 20b der Elektrodenschicht/dielektrischen Schicht hat Einsatzecken 55, die erweitere Leistenbereiche 56 auf der Elektrodenschicht 18a bloßlegen, für die Einrichtung von Kontakten 57. Solche erweiterten Leistenbereiche können ebenfalls an anderen Orten entlang dem Umfang jeder Elektrodenschicht bloßgelegt sein.
  • Folglich stellt der Aufbau 10, wie in 1 bis 2B und 4A bis 4C gezeigt ist, einen unabhängigen und optimalen Zugriff auf irgendeine gewünschte Kombination von Kondensatorelektrodenschichten bereit, an mehr als einer Position für jede Schicht, was zu einer Anpassungsflexibilität, Optimierung von Parameter- und Zuverlässigkeitsleistungsfähigkeit jeder Kondensatorstruktur führt und zur Produktionseffizienz. Obgleich drei Paare von dazwischen liegenden Elektrodenschichten/dielektrischen Schichten gezeigt wurden, wird erkannt werden, dass irgendeine Anzahl von Zwischenschichten bereitgestellt werden kann. Zusätzlich können, wie vorstehend erwähnt wird, die Treppenöffnungen 25 irgendeine Form haben (bspw. quadratisch, rechteckig, rund, elliptisch, dreieckförmig, L-förmig usw.). Ein weiterer Vorteil des Bildens von Treppenstufenöffnungen 25, so dass Kontakte auf den bloßgelegten Kanten angeordnet werden können, besteht darin, dass es nicht notwenig ist, Öffnungen durch dielektrische Schichten zu haben, die, obwohl es durch die Erfindung erwogen wird, Defekte und Adhäsionsprobleme bewirken könnten.
  • Es wird bemerkt werden, dass wenn die Schichten aus dem Film, insbesondere Dünnfilmschichten, gestapelt werden, es schwierig sein kann, die Integrität und Genauigkeit der Filmkanten zu bewahren. Mit den Treppenstufenöffnungen 25 kann jedoch eine größere Toleranz erlaubt werden als mit einem gestapelten Aufbau mit vertikalen deckungsgleichen Kanten. Somit können, wie in 6 gezeigt ist, für jede Treppenöffnung 25 die äußeren lateralen Kanten der dielektrischen Schichten an irgendeinem Ort zwischen den angezeigten Herstellungslinien 58 und den äußeren lateralen Kanten 59 der Elektrodenschichten oben auf der dielektrischen Schicht, die in Frage kommt, auftreten, wodurch ein wesentlicher Grad einer Herstellungstoleranz bereitgestellt wird, mit einem geringeren Risiko eines Überhängens von Kanten.
  • Zusätzlich gibt es, wenn gestufte (d. h. treppenartiges Muster) Kanten vorgesehen sind, wie in 1 bis 4C gezeigt ist, eine geringere Wahrscheinlichkeit, dass übermäßig hohe vertikale Kanten gebildet werden, bei denen es schwierig ist, diese durch die Dünnfilmisolationsschicht 26 (oder ein Dünnfilmzwischendielektrikum) abzudecken.
  • 7A zeigt eine alternative Ausführungsform des Aufbaus 10, wobei die individuelle Elektrodenschicht und dielektrische Schicht 16 und 18a, 18b bis 24a, 24b alle individuell gestaffelt sind, so dass jede Elektrodenschicht und dielektrische Schicht 16, 18a, 18b bis 24a, 24b stufenweise bzw. zunehmend kleinere und kleinere Bereiche in aufsteigender Reihenfolge abdeckt. Seitenwandoberflächen 13 der Treppenöffnungen 25 sind jeweils mit regelmäßiger gestufter Konfiguration gezeigt. Es sollte verstanden werden, dass bei einer solchen Konfiguration es möglich ist, einen elektrischen Zugriff auf jede untere Elektrodenschicht 16, 18a bis 20a durch die jeweiligen dielektrischen Schichten 18b bis 24b zur Verfügung zu stellen, die unmittelbar darüber positioniert sind.
  • Unter Bezugnahme auf 7B sollte, obwohl es bevorzugt ist, dass Treppenöffnungen 25 durch alle Elektrodenschichten und dielektrischen Schichten 16, 18a, 18b bis 24a, 24b (1) dringen, verstanden werden, dass Treppenöffnungen 25 ebenfalls gebildet werden können, um die Elektrodenschichten und die dielektrischen Schichten 16, 18a, 18b bis 24a, 24b in verschiedenen Maßen zu durchdringen. Während bspw. die Treppenöffnung 25a alle Elektrodenschichten und dielektrischen Schichten 16, 18a, 18b bis 24a, 24b durchdringt, durchdingt die Treppenöffnung 25b nur die Elektro denschichten und die dielektrischen Schichten 22a, 22b bis 24a, 24b. Es sollte ebenfalls verstanden werden, dass die Treppenöffnungen 25 nicht mit einer Seitenwandoberfläche 13 mit einer regelmäßigen gestuften Konfiguration gebildet werden müssen (1 oder 7A). Eher können die Elektrodenschichten und die dielektrischen Schichten 16, 18a, 18b bis 24a, 24b mit einer Anzahl von übereinander liegenden Kanten gebildet werden, sowie die Seitenwandoberflächen 13b, 13c, 13d und 13e innerhalb der Öffnung 25a bzw. 25b, die jeweils gleichmäßig flache Abschnitte enthalten, wie gezeigt ist.
  • Wie in 8 gezeigt ist, können alternierende Elektrodenschichten 16 und 18a bis 24a des Aufbaus 10 elektrisch mit den Leistungsversorgungs- und den Erdungsknoten 82, 84 von individuellen logischen Gattern verbunden werden, die auf einem integrierten Schaltkreis 80 angeordnet sind. Es sollte bemerkt werden, dass alternierende Paare der Elektrodenschicht und der dielektrischen Schicht 18a, 18b bis 24a, 24b mit übereinander liegenden Kanten gezeigt sind, obwohl diese ebenfalls gestaffelt sein können, wie in 7A gezeigt. Der integrierte Schaltkreis 80 ist direkt auf dem Aufbau 10 angebracht, wobei eine herkömmlich bekannte kompakte "Flip-Chip" Bumptechnologie verwendet wird, wobei eine Anzahl von kompakten Flip-Chip-Bumps 86 zwischen den Leistungsversorgungs- und den Erdungsknoten 82, 84 und entsprechenden Leistungs- bzw. Erdkontakten 47, 49 gebildet wird, wie gezeigt ist.
  • Die Leistungs- und Erdungskontakte 47, 49 sind elektrisch mit ausgewählten Elektrodenschichten verbunden, wobei Leistungs- und Erdungsdrahtverbindungen 70a und 70b innerhalb jeder Treppenöffnung 25 verwendet werden, wie gezeigt ist. Insbesondere verbinden Leistungsdrahtverbindungen 70a elektrisch den Leistungskontakt 47 mit Kontakten 42, 38 auf den Elektrodenschichten 18a bzw. 22a. Die Erdungsdrahtverbindungen 70b verbinden den Erdungskontakt 47 mit Kontakten 44, 40, 46 auf den Elektrodenschichten 16, 20a bzw. 24a. Entsprechend sind die Leistungs- und Erdungsknoten 82, 84 des integrierten Schaltkreises 80 elektrisch mit den Elektrodenschichten 16, 18a, 20a, 22a und 24a des Aufbaus 10 innerhalb jeder Treppenöffnung 25 verbunden.
  • Es sollte verstanden werden, dass, obgleich die Verdrahtungsdarstellung, die in 8 und 16 bis 21 verwendet wird, das Vorliegen eines "Luftspalts" zwischen den Leistungs- und Erdungsverdrahtungsverbindungen 70a und 70b und der Isolationsschicht 26 andeutet, diese Notation verwendet wurde, um die herkömmliche Verbindungsverdrahtung zu zeigen, die direkt oben auf der Isolationsschicht 26 gebildet ist. Weiterhin sollte bemerkt werden, dass bei dieser Ausführungsform die Elektrodenschicht 16 keine Schichtöffnungen 17 enthält, sondern eher als eine kontinuierliche Erdungsebene gebildet ist, die elektrisch durch Erdungsverdrahtungsverbindungen 70b mit dem Erdungsknotenkontakt 49 verbunden ist.
  • 9 zeigt einen repräsentativen äquivalenten Schaltkreis für den Verbindungsaufbau 90 und den integrierten Schaltkreis 80 aus 10. Wie gezeigt ist, sind die Leistungs- und Erdungskontakte 47, 49 der logischen Gatter G1 und G2 des integrierten Schaltkreises 80 jeweils elektrisch mit einer oder mehreren Elektrodenschichten 16, 18a bis 24a verbunden. Insbesondere sind die Leistungsversorgungsknoten 82 der logischen Gatter G1 und G2 mit den Elektrodenschichten 18a und 22a verbunden und die Erdungsknoten 84 der logischen Gatter G1 und G2 sind mit den Elektrodenschichten 16, 20a und 24a verbunden.
  • Wie in 9 gezeigt ist, ist eine Mehrzahl von verteilten Schichtkapazitäten CSchicht innerhalb des Aufbaus 10 gebildet. Jeder Schichtkondensator CSchicht repräsentiert die lokale Kapazitätswirkung von zwei Elektrodenschichten, die auf jeder Seite einer dielektrischen Schicht positioniert sind. Der Aufbau 10 umfasst ebenfalls eine Mehrzahl von Widerständen RS, die jeweils in Reihe mit einer entsprechenden Schichtkapazität CSchicht angeordnet sind. Der Widerstand RS repräsentiert den finiten bzw. endgültigen parasitären Ausbreitwiderstand des lokalen Abschnitts der Elektrode, die sich zwischen den logischen. Gattern G1 und G2 erstreckt. Es sollte bemerkt werden, dass, obgleich die Widerstände RS des Aufbaus 10 einen finiten äquivalenten Reihenwiderstand zu dem Gesamtschaltkreis beitragen, der gesamte Wert dieses äquivalenten Reihenwiderstands, wie dieser zwischen den jeweiligen Leistungs- und Erdungsknoten von allen zwei benachbarten logischen Gattern G1 und G2 gesehen wird, im wesentlichen kleiner als der gesamte Reihenwiderstand ist, der mit einem Kondensator eines äquivalenten Gesamtwerts mit Elektroden verbunden wäre, die lediglich an den Kanten des Kondensators verbunden sind. Schließlich ist, da die parasitäre Induktivität des Aufbaus 10 im allgemeinen als vernachlässigbar betracht werden kann, wie erklärt werden wird, dieser in 9 nicht dargestellt.
  • Folglich ist eine gesamte verteilte Entkopplungskapazität CD (nicht dargestellt) über dem Leistungsversorgungs- und dem Erdungsknoten 82, 84 der logischen Gatter G1 und G2 vorgesehen, was wirksam die Komponenten hoher Frequenz eines Rauschsignals in Nebenschluss legt (shunt), das den logischen Gattern G1 und G2 zugeordnet ist. Der Strom, der durch den Aufbau 10 fliesst, muss durch ein Ausbreitwiderstandselement RS gelangen, bevor dieser eine benachbarte Ausweichschichtkapazität CSchicht (shunting capacitance) erreichen kann. Folglich ist der Wert der Entkopplungskapazi tät 10D abhängig von dem Maß, auf das der Ausbreitwiderstand den Stromfluss innerhalb des Aufbaus 10 beschränkt. Der Betrag des Stroms, der durch den Aufbau 10 gelangen kann, wird ebenfalls von der lokalen RC-Konstante sowie von der kapazitiven Dichte der Schichtkapazität CSchicht abhängig sein (d. h. abhängig von der dielektrischen Konstante der dielektrischen Schichten 18b bis 24b), wie allgemein bekannt ist.
  • Die Entkopplungskondensatoren enthalten eine Anzahl von Mängeln einschließlich der parasitären Reiheninduktivität, die ebenfalls als Leitungsinduktivität, Gehäuseinduktivität oder Montage- bzw. Befestigungsinduktivität bezeichnet wird. Die Leitungsinduktivität wirkt wie eine Induktivität in Reihe zu dem Kondensator. Die Entkopplungskondensatoren umfassen ebenfalls einen parasitären Reihenwiderstand, der als äquivalenter Reihenwiderstand (ESR: equivalent series resistance) bezeichnet wird. Der ESR ist ebenalls eine Realwertimpedanz und ist keine strenge Funktion einer Frequenz und wirkt wie ein herkömmlicher Widerstand in Reihe zu dem Kondensator. Sowohl der ESR als auch die Leitungsinduktivität verringern die Wirksamkeit des Kondensators als ein Entkopplungselement. Die vollständige Gleichung für die Impedanz des Kondensators als eine Funktion der Frequenz ist:
    Figure 00260001
    wobei
  • ESR
    = äquivalenter Reihenwiderstand (Ohm)
    C
    = Kapazität (Farad)
    L
    = Leitungsinduktivität (Henry)
    X(f)
    = Impedanzgröße (Ohm) bei Frequenz f (Hertz)
  • Folglich ist es, um das Schaltrauschen zu verringern, erwünscht, die Kapazität zu erhöhen, während die Leitungsinduktivität und der ESR eines kapazitiven Entkopplungsaufbaus verringert werden. Es sollte bemerkt werden, dass die Leitungsinduktivität L abhängig von der Gesamtinduktivität ist, die in dem elektrischen Pfad vorliegt, der mit dem Entkopplungskondensator verbunden ist. Weiterhin sind alle diese Maße insbesondere kritisch für den richtigen Betrieb einer Einrichtung während eines Betriebs bei hoher Frequenz.
  • Da die Leistungs- und Erdungselektroden des Aufbaus 10 im wesentlichen dicht bei dem Leistungsversorgungs- und dem Erdungsknoten 82, 84 des integrierten Schaltkreises 80 positioniert sind und elektrisch verbunden sind, wobei kurze Leistungs- und Erdungsverdrahtverbindungen 70a und 70b und eine kompakte Flip-Chip-Bumptechnologie verwendet wird, ist eine lokale Entkopplungskapazität CD mit minimalen Leitungslängen bereitgestellt. Verringerte Leitungslängen führen zu einer verringerten Schaltkreisinduktivität und einem verringerten Widerstand des Aufbaus 10. Die Verwendung eines lokalen Entkopplungskompensators CD (d. h. mit kurzen Leitungen) führt zu einer besonders niedrigen Impedanz bei hohen Frequenzen, da ein im wesentlichen kurzer Bypass-Pfad für Ströme bereitgestellt ist, die andererseits durch die Induktivität der Leistungsversorgungsverdrahtung beeinflusst wären.
  • Da weiterhin die Elektrodenschichten und die dielektrischen Schichten 16, 18a, 18b bis 24a, 24b vorzugsweise aus einem dünnen Film gefertigt sind, sind die Leistungs- und Erdungselektroden des Aufbaus 10 im wesentlichen dicht beieinander angeordnet und repräsentieren einen im wesentli chen großen kapazitiven Wert. Selbst wenn die Elektrodenschichten 16 und 18a bis 24a Öffnungen 17 und 18c bis 24c enthalten, sollte der gesamte Bereich dieser Öffnungen klein im Verhältnis zu den gesamten Oberflächenbereich des Aufbaus 10 sein. Für eine typische Anwendung sollte der angehäufte gesamte Oberflächenbereich der Öffnungen 24c geringer als 10 Prozent des gesamten Oberflächenbereichs des Aufbaus 10 sein, obwohl kleinere oder größere Begrenzungen anwendbar sein könnten in Abhängigkeit der konkreten Anwendung des Aufbaus 10. Folglich wird die gesamte hohe kapazitive Eigenschaft, die den Leistungs- und Erdungselektroden mit großem Bereich des Aufbaus 10 zugeordnet sind, nicht wesentlich beeinflusst werden. Die hohe Kapazität, die durch die Leistungs- und Erdungselektroden mit großem Bereich bzw. mit großer Fläche erzeugt wird, verringert weiterhin die gesamte effektive Impedanz und auf ähnliche Weise das zugeordnete Schaltrauschen.
  • Die Treppenöffnung 25 des Aufbaus 10 stellen eine Mehrzahl von Zugriffspunkten von der mehrschichtigen Kapazitätsstruktur zu dem Leistungsversorgungs- und Erdungsknoten 82, 84 des integrierten Schaltkreises 80 bereit, was effektiv eine große Anzahl von verhältnismäßig kleinen Kapazitäten innerhalb des Aufbaus 10 bildet. Es sollte bemerkt werden, dass wenn ein Feld eines Entkopplungskondensators einer gegebenen nominalen gesamten Kapazität bei hohen Frequenzen betrieben wird, die kapazitive Reaktanz und der Widerstand der Verdrahtung der Leistungsverteilung die Impedanz zwischen der Leistung bzw. Versorgung und der Erdung dominieren wird. Bei hohen Frequenzen dominiert jedoch die Induktivität der Leistungsvorsorgungsverdrahtung, so dass es wichtiger ist sicherzustellen, dass Kopplungskondensatoren mit besonders geringer Impedanz verwendet werden, um Pfade geringer Impedanz zwischen den Leistungs- und Erdungsknoten zur Verfügung zu stellen. Wie herkömmlich bekannt ist, rüh ren in der Technologie diskreter Kondensatoren Werte geringer Induktivität von der Anordnung einer großen Anzahl von kleinen Kopplungskondensatoren parallel. Ein analoger Vorteil wird in dem Aufbau 10 realisiert, insbesondere wenn dieser eine angemessen große Anzahl an Treppenöffnungen 25 enthält, die räumlich benachbart zu dem Leistungs- und Erdungsknoten der Schaltkreisseiten sind, die insbesondere für ein Schaltrauschen anfällig sind.
  • Folglich wird aufgrund der dichten Nähe jedes lokalen Kondensators zu dem Leistungsversorgungs- und dem Erdungsknoten 82, 84 des integrierten Schaltkreises 80 die Verwendung der lokalisierten kompakten Flip-Chip-Bumps 86 zwischen dem Aufbau 10 und dem integrierten Schaltkreis 80, die Verwendung von dielektrischen Schichten aus einem dünnen Film zwischen Elektroden mit großem. Bereich bzw. großer Fläche und die Bereitstellung eines Felds von kleinen Kapazitäten entlang der Oberfläche des Aufbaus 10, angenommen, dass die vorliegende Erfindung Werte für eine Leitungsinduktivität in dem Bereich von 1 bis 100 pH erreichen kann. Es wird angenommen, dass mit solch kleinen Induktivitätswerten der Aufbau 10 verwendet werden könnte, um einen digitalen integrierten Schaltkreis 80 hoher Geschwindigkeit zu unterstützen, der bei Taktraten im Gigahertzbereich läuft.
  • Zur Verdeutlichung zeigt folgende Tabelle herkömmlich bekannte Werte für Leitungsinduktivitäten von im Handel erhältlichen Paketen (Quelle: H. B. Bakoglu, Schaltkreise, Verbindungen und Gehäuse für VLSI, Addison Wesley Reading, Mass., 1990, Tabelle 6.2)
    Produkt Induktivität (nH)
    Dual-Inline-Gehäuse (DIP) aus Kunststoff mit 14 pins 8 nH
    68 pins Kunststoff (DIP) 35 nH
    68 pins oberflächenmontierte Kunststoffleiterchipträger (PLCC) 7 nH
    drahtgebunden an Hybrid-Substrat 1 nH
    Lötperle zu Hybrid-Substrat 0,01 nH
  • 10 zeigt die Anwendung eines Aufbaus 10 bei einem integriertem Schaltkreis 80 mit transienten lokalisierten Hochleistungsaktivitäten (lediglich ein Ort ist gezeigt).
  • Die untere Seite des integrierten Schaltkreises 80 ist mit einer Mehrzahl von Verbindungen zu den Elektrodenschichten des Aufbaus 10 bei den Treppenöffnungen 25 gezeigt (bei Punkten markiert mit "x"). Zu einem konkreten Zeitpunkt hat der integrierte Schaltkreis 80 einen konkreten Bereich einer hohen Schaltkreisaktivität, die als Region bzw. Gebiet A identifiziert wird (d. h. dieses Gebiet wird hohe Leistungsanforderungen haben). Es sollte bemerkt werden, dass über der Zeit das Gebiet A bei verschiedenen Bereichen bzw.
  • Flächen entlang der Oberfläche des integrierten Schaltkreises 80 angeordnet sein wird.
  • Da der Aufbau 10 mit dem Leistungsversorgungs- und dem Erdungsknoten 82, 84 der logischen Gatter des integrierten Schaltkreises 80 bei den Punkten verbunden sein wird, die mit "x" markiert sind, ist eine Anzahl von lokal verbundenen Entkopplungskapazitäten CD vorgesehen. Wie gezeigt ist, erfahren logische Gatter innerhalb der Region A eine hohe Aktivität und können von der Kapazität des lokalen Entkopplungskondensators CD innerhalb eines Bereichs, der durch den Ausbreitwiderstand der Elektrode begrenzt ist, profitieren, da diese Entkopplungskondensatoren CD nicht vollständig durch andere zusammenfallende Aktivität des logischen Gatters belastet sein werden, die zur selben Zeit auftritt.
  • Wie in 11 gezeigt ist, kann ein Gehäuse 90 eines integrierten Schaltkreises hergestellt werden, das den integrierten Schaltkreis 80, der über einen Flip-Chip an dem Aufbau 10 angebracht ist, enthalten, wobei der Aufbau 10 als ein Leistungsverteilungsschaltkreis für den integrierten Schaltkreis 80 dient. Die Anschlüsse 45a und 45b sind innerhalb des Substrats 10 und der Isolation 14 angeordnet und sind elektrisch mit bestimmten Elektrodenschichten 16, 18a bis 24a verbunden, wie dies gezeigt ist. Insbesondere sind die Anschlüsse 45a elektrisch mit den Elektrodenschichten 16 und 20a durch die Leistungsdrahtverbindungen 70a verbunden und die Anschlüsse 45b sind elektrisch mit den Elektrodenschichten 18a und 22a durch die Erdungsdrahtverbindung 70b verbunden.
  • Die Leistungsversorgungsspannung und die Erdung sind direkt bei dem Aufbau 10 durch elektrische Verbindungen (nicht dargestellt) zwischen den Anschlüssen 45a und 45b und einer Mehrzahl von pins 92 vorgesehen, die sich von der unteren Oberfläche des Substrats 12 erstrecken. Es sollte verstanden werden, dass die Anschlüsse 45a und 45b elektrisch mit den PINS 92 verbunden sein können, wobei herkömmlich integrierte Verbindungstechniken verwendet werden. Die pins 92 sind typischerweise einem entsprechenden Sockel (nicht dargestellt) angepasst, der auf einem externen bedruckten Schaltkreisbord (nicht dargestellt) angebracht ist. Folglich stellen, da die pins 92 mit dem Leistungs- und dem Erdungsbus des externen gedruckten Schaltkreisbords verbunden sind, die pins 92 Leistungsversorgungs- und Erdungsverbindungen für den Aufbau 10 durch die Anschlüsse 45a und 45b bereit. Der Aufbau 10 stellt dann Leistungsversorgungs- und Erdungsverbindungen zu den Leistungs- und Erdungsknoten des integrierten Schaltkreises 80 durch die Leistungs- und Er dungskontakte 47 und 49 bereit, die mit den Leistungs- und Erdungsdrahtverbindungen 70a bzw. 70b verbunden sind.
  • Wie vorstehend erörtert wurde, hat aufgrund der spezifischen Geometrie der Elektrodenschichten und dielektrischen Schichten des Aufbaus 10 jede lokale Entkopplungskapazität CD ein verhältnismäßig geringen Impedanzwert im Vergleich zu herkömmlichen Entkopplungskapazitätsstrukturen. Wenn der Aufbau 10 in ein Gehäuse 90 eingebaut ist und als ein Leistungsverteilungsschaltkreis für den integrierten Schaltkreis 80 verwendet wird, kann die Impedanz des gesamten elektrischen Pfads wesentlich verringert werden. Durch Eliminieren der Induktivität und des Widerstands, der üblicherweise in typischen Leistungsverteilungsverdrahtungen gegeben ist, kann eine weitere Verringerung eines Schaltrauschens erreicht werden, indem der Aufbau 10 auf diese Weise verwendet wird.
  • Da die Elektrodenschichten 16 und 20a elektrisch mit den Erdungsknoten 84 des integrierten Schaltkreises 80 verbunden sind, wirken diese jeweils als Erdungsebenen geringer Impedanz. Da die Elektrodenschichten 18a und 22a elektrisch mit den Leistungsversorgungsknoten 82 des integrierten Schaltkreises 80 verbunden sind, wirken diese beiden als Leistungsebenen geringer Impedanz. Da weiterhin die Elektrodenschichten und dielektrischen Schichten des Aufbaus 10 im wesentlichen eben bzw. planal sind, wird der Vorteil des Verwendens einer Sammlung von parallelen positionierten Leistungs- und Erdungsleitern erreicht, wie beschrieben werden wird.
  • Der wesentliche Widerstand der Verdrahtung der Leistungsverteilung besteht zwischen der Leistungsversorgung und der Schaltlogik auf einem integrierten Schaltkreis. Dieser Widerstand kann Spannungsabfälle über die Verdrahtung bewir ken, die proportional zu dem Betriebsstrom sind. Dies wiederum kann bewirken, dass die Versorgungsspannung bei individuellen logischen Gattern außerhalb ihres spezifischen Betriebsbereichs fällt. Folglich ist es erwünscht, die Kapazität C zu maximieren und die Induktivität und den Widerstand des elektrischen Pfads zu minimieren, um das Schaltrauschen zu verringern und einen erwünschten Betrieb mit hoher Frequenz eines integrierten Schaltkreises zur Verfügung zu stellen.
  • Wiederum unter Bezugnahme auf 11 sollte bemerkt werden, dass jede Leiterebene des Aufbaus 10 einen minimale Induktivität und einen minimalen Widerstand des elektrischen Pfads bereitstellen wird. Wie allgemein bekannt ist, stellen breite flache parallele Verteilungsverdrahtungsstrukturen eine niedrigere Induktivität als runde Drähte bereit. Die Verteilungsverdrahtung mit der geringsten Induktivität verwendet mehrere parallele flache Bänder mit Leistung und Erdung auf abwechselnden Schichten. Insbesondere ist die Induktivität eines Stapels von parallelen flachen Bändern bekannt:
    Figure 00330001
    wobei:
  • X
    die Länge des Bands ist, (Meter)
    H
    die Trennung zwischen Bandplatten ist, (Meter)
    W
    die Breite des Bands ist, (Meter)
    N
    die Anzahl an Platten ist und
    Lf
    die Induktivität ist (Henry).
  • Für eine gegebene Kabellänge ist die Induktivität umgekehrt proportional zu der Breite (W) des Bands sowie zu der Anzahl der Schichten, aber proportional zu dem Trennabstand (H) zwischen diesen. Für denselben Bandplattenbereich von XW ist ein kurzes Band (d. h. bei dem ist X näherungsweise gleich der Breite W) daher weniger induktiv als ein langes Band (d. h. bei dem ist X viel größer als die Breite W). Da der Aufbau 10 vorzugsweise aus einer Mehrzahl von leitfähigen Ebenen einer wesentlichen X- und W-Dimension ist, (im Vergleich zu der H-Dimension), hat der Aufbau 10 eine äußerst geringe Induktivität, während eine hohe Entkopplungskapazität über dessen Bereich gewahrt wird. Es sollte bemerkt werden, dass dieser Vorteil optimiert wird, wenn der Aufbau 10 implementiert wird, indem eine Elektrodenschicht und dielektrische Schichten aus einem dünnen Film verwendet werden (d. h. bei dem der Trennabstand H in dem Subμmbereich sein wird) im Gegensatz zu einem dicken Film (bei dem der Trennabstand H größer als 10 μm ist) oder ein gedrucktes Schaltkreisbord (bei dem der Trennabstand H größer als 100 μm).
  • Da weiterhin die Elektrodenschichten und dielektrischen Schichten 18a, 18b bis 24a, 24b alle vorzugsweise aus einem dünnen Film gefertigt sind, sind die Leistungs- und Erdungsebenen des Aufbaus 10 dicht beieinander angeordnet und folglich wird die gegenseitige Induktivität, die zwischen den Leistungs- und Erdungsebenen erzeugt wird, erhöht (was die gesamte Induktivität Leff verringert). Weiterhin wird bei der bevorzugten Ausführungsform des Aufbaus 10, bei der jede zweite Öffnung entweder ein Leistungsknotenkontakt 47 oder ein Erdungsknotenkontakt 49 ist, wie näher beschrieben werden wird, die gegenseitige Induktivität der Treppenöffnungen 25, die die Leistungs- und Erdungsebenen mit dem integrierten Schaltkreis 80 koppeln, weiter erhöht. Da ebenfalls die Leistungs- und Erdungselektroden des Aufbaus 10 im wesentlichen dicht bei dem Leistungsversorgungs- und dem Erdungsknoten 82, 84 des integrierten Schaltkreises 80 positioniert sind und elektrisch verbunden sind, wobei kurze Leistungs- und Erdungsdrahtverbindungen 70a und 70b und eine kompakte Flip-Chip-Bumtechnologie verwendet wird, wird die Eigeninduktivität zwischen den Leistungs- und Erdungsebenen und dem integrierten Schaltkreis 80 verringert (was weiterhin die gesamte Induktivität Leff verringert). Da die Eigeninduktivität des elektrischen Pfads erhöht wird und die gegenseitige Induktivität des elektrischen Pfads verringert wird, verringert somit das Gehäuse 90 aus 11 weiter die gesamte effektive bzw. wirksame Impedanz des elektrischen Pfads und auf ähnliche Weise das zugeordnete Schaltrauschen.
  • Schließlich bewirken die rückfließenden Signalströme, die über die Induktivität der Erdungsverdrahtung der Leistungsverteilung wirken, Rauschspannungen des gemeinsamen Pfads, die den Betrieb der logischen Gatter des integrierten Schaltkreises beeinflussen. Wenn bspw. das logische Gatter G1 oder G2 in dem HI-Zustand ist, wird die Ausgangsspannung des logischen Gatters von der Spannung an seinem Leistungsversorgungsknoten abhängen. Jegliche Änderungen in der Leistungsspannung, die durch rückfließende Signalströme bewirkt sind, die in der Leistungsverdrahtung fliessen, können direkt die Ausgangsspannung beeinflussen. Da der Aufbau 10 für die rückfliessenden Signalströme in sowohl den Leistungs- als auch Erdungsebenen eine geringe Induktivität darstellt und Pfade geringer Impedanz zwischen der Leistungs- und Erdungsebene bereitstellt (durch die lokale Entkopplungskapazität CD und die wechselseitige Kapazität der Ebene), wird sich ebenfalls ein geringes Rauschens des gemeinsamen Pfads ergeben.
  • 12A-1 und 12A-2 zeigen eine schematische Seitenansicht und Draufsicht einer Mehrzahl von individuellen Strukturen 10a, 10b, 10c und 10d, die jeweils individuell über einen Flip-Chip mit der oberen Oberfläche des integrierten Schaltkreises 80 verbunden sind. Bei dieser Anordnung enthält der integrierte Schaltkreis 80 mehrere Schaltkreisblöcke, die jeweils bei verschiedenen Leistungsversorgungen laufen (VCC1, VCC2, VCC3 und VCC4). In einem solchen Fall ist es bevorzugt, individuell angepasste Strukturen 10a, 10b, 10c und 10d zu verwenden, um individuell jedem Schaltkreisblock zu dienen und diesen elektrisch zu isolieren. Wenn die Größe des Aufbaus 10 verringert wird, werden die gesamten Produktionserträge aufgrund der verringerten Wahrscheinlichkeit eines Auftretens eines Fehlers innerhalb eines konkreten Aufbaus 10 auf einen Wafer erhöht werden.
  • 12B-1 und 12B-2 zeigen eine schematische Seitenansicht und eine Draufsicht eines integrierten Schaltkreises 80, der mit einer Mehrzahl von unabhängigen Kapazitätsstrukturen 10a, 10b, 10c und 10d gekoppelt ist, die auf einem einzelnen Substrat 12 gebildet sind. Jeder Kapazitätsaufbau 10a, 10b, 10c und 10d ist individuell über ein Flip-Chip mit der oberen Oberfläche des integrierten Schaltkreises 80 verbunden. Diese Anordnung ist am nützlichsten in dem Fall, in dem der integrierte Schaltkreis 80 mehrere Schaltkreisblöcke hat, die bei verschiedenen Leistungsversorgungen laufen (VCC1, VCC2, VCC3 und VCC4). Wiederum ist es in einem solchen Fall vorteilhaft, jeden Kapazitätsaufbau 10a, 10b, 10c und 10d durch Segmentierung der Strukturen 10a, 10b, 10c und 10d auf einem einzelnen Substrat 12 zu isolieren.
  • 12C-1 und 12C-2 zeigen eine schematische Seitenansicht und Draufsicht einer Mehrzahl von individuell integrierten Schaltkreisen 80a, 80b und 80c, die jeweils individuellen über ein Flip-Chip mit der oberen Oberfläche einer einzelnen Kapazitätsstruktur 10 verbunden sind. Es sollte bemerkt werden, dass in diesem Fall die individuell integrierten Schaltkreise 80a, 80b und 80c bei derselben Leistungsversorgung laufen werden und miteinander verbunden sind. Diese Anordnung stellt den mechanischen Vorteil einer einzigen Stützstruktur 10 bzw. eines einzigen Stützaufbaus bereit.
  • Bevorzugtes Verfahren zur Herstellung
  • Es gibt zwei allgemeine Typen von Herstellungsverfahren, die für Filmeinrichtungsstrukturen bekannt sind. Diese Verfahren sind eine Top-down- und eine Bottom-up-Herstellung. Die Top-down-Herstellung umfasst die Ablagerung einer Anzahl von Deckfilmschichten auf einem Substrat in einer ausreichenden Anzahl, um die Schichten des Aufbaus zu vervollständigen. Eine Top-down-Bemusterung, wobei Masken und ein Ätzen verwendet werden, wird dann eingesetzt, um die Bemusterung bzw. Strukturierung von verschiedenen Schichten zu definieren. 13A bis 13E zeigen eine Top-down-Bemusterung, die verwendet wird, um den Aufbau aus 1 und 2 zu fertigen.
  • Wie in 13A gezeigt ist, werden die Elektrodenschichten und dielektrischen Schichten 16 und 18a, 18b bis 24a, 24b in einer ungemusterten Deckstruktur 60 auf der Isolationsschicht 14 auf dem Substrat 12 abgelagert. 13B zeigt die obere Elektrode bzw. Deckelektrode und dielektrischen Schichten 24a, 24b, wie diese gemustert werden (durch bekannte Maskierungs- und Ätztechniken, wie angezeigt ist).
  • 13C bis 13E zeigen eine aufeinanderfolgende Bemusterung von aufeinanderfolgend niedrigeren Schichten einer Elektrode und eines Dielektrikums, bis der Aufbau 10 mit einer einzelnen Treppenöffnung 25 erreicht ist (13E). Es sollte verstanden werden, dass obwohl nur eine Treppenöffnung 25 im Profil gezeigt ist, eine Mehrzahl von Treppenöffnungen 25 innerhalb des Aufbaus 10 gebildet sein kann und dies üblicherweise ist. Nachdem die Bodenelektrode 16 gemustert ist (nicht dargestellt), wird die abdeckende Isolationsschicht 26 (nicht in 13E gezeigt) hinzugefügt.
  • Es wird erkannt werden, dass mit einer Top-down-Bemusterung es nicht möglich ist, eine untere Schicht zu gestalten, um einen Bereich auszuschließen, der in dem Muster irgendeiner oberen Schicht existiert. Dies ist kein Problem, wenn es erwünscht ist, einen Aufbau 10 mit einer Mehrzahl von Treppenöffnungen 25 darin zu erzeugen. Zusätzlich erhalten, wenn ein Ätzen symmetrisch auf einer Schicht des Aufbaus 10 durchgeführt wird, alle Seiten der Schicht eine gleiche Behandlung, was die Vorhersagbarkeit des sich ergebenden Aufbaus verbessert.
  • Eine Bottom-up-Herstellung bildet einen Einrichtungsaufbau einer Schicht zu einem Zeitpunkt, beginnend mit der Bildung der Bodenschicht. Verschiedene Bottom-up-Herstellungsverfahren sind bekannt. Bei einem Verfahren kann eine Schicht hergestellt werden, indem eine Decke niedergelegt wird und dann über dieser gemustert wird, um unerwünschtes Deckmaterial zu entfernen, nachdem die nächste Schicht hinzugefügt wird. Alternativ kann, wobei ein selektives Musterablagerungsverfahren verwendet wird, eine Abhebe-(lift-off) oder Lochmaske verwendet werden, um selektiv das gewünschte Muster des Film auf dem Substrat zu bilden. Bei diesem Verfahren wird eine Abhebemaske auf dem Substrat vorliegen, wenn der Film abgelagert wird, dann wird die Ab hebemaske entfernt, was den gemusterten Film zurücklässt. Die Geometrie des Aufbaus 10, wie er in 1 und 2 gezeigt ist, kann hergestellt werden, indem entweder ein Top-down- oder ein Bottom-up-Herstellungsverfahren verwendet wird, aber die Verwendung einer Top-down-Herstellung ermöglicht verschiedene wichtige Herstellungsvorteile.
  • Ein Hauptvorteil der Top-down-Herstellung, die idealerweise für einen Aufbau 10 mit einer Mehrzahl von Treppenöffnungen 25, wie dies erörtert ist, geeignet ist, besteht darin, dass eine Top-down-Herstellung unter Bedingungen einer topographischen und chemischen Homogenität auftritt. Da der Aufbau nicht gemustert werden muss, da dieser abgelegt ist, kann jede nachfolgende Deckfilmschicht über einer identischen Oberfläche einer vorhergehenden Schicht mit gleichmäßigen topographischen und chemischen Größen gebildet werden. Als ein Ergebnis gibt es keine lateralen Variationen oder Übergangsgebiete bzw. -regionen, die Materialinkompatibilitäten bewirken können. In dem Fall einer Bottom-up-Herstellung kann ein Film, der nukleiert und wächst auf zwei Gebieten eines Substrats mit ausgeprägten topographischen und chemischen Eigenschaften, verschiedene Größen über den verschiedenen Gebieten entwickeln. Zusätzlich kann das Fehlen einer topographischen Inhomogenität bei der Top-down-Konstruktion (bevorzugt für die beschriebene Treppenstruktur) ebenfalls das Auftreten von Filmbelastungen und -defekten bei Übergangskanten und -ecken verhindern, wo abgelagerte Schichten dünn geformt sein können.
  • Ein weiterer Vorteil der Top-down-Herstellung besteht darin, dass nachdem umgemusterte Deckschichten abgelagert wurden, wie in 13A gezeigt ist, durch Erzeugung der Standarddeckstruktur gewöhnliche Treppenöffnungen 25 davon hergestellt werden können, wie dies erwünscht ist. Ein Beispiel davon ist in 14A gezeigt, wo eine ungemusterte Deckstruktur 60, die ein Bestand- bzw. Lagergegenstand sein kann, gezeigt ist. Die ungemusterte Deckstruktur 60 wird dann in ein übliches Treppenöffnungsfeld 64 gebildet mit Treppenöffnungen 25a und 25b, die positioniert sind, um eine konkrete Layoutkonfiguration eines integrierten Schaltkreises anzupassen (d. h. die Öffnungen 25a und 25b sind direkt unterhalb des Leistungsversorgungs- und Erdungsknotens 82, 84 jedes logischen Gatters positioniert). Die Elektrodenschichten 16 und 18a bis 24a innerhalb der Treppenöffnungen 25a und 25b werden dann verdrahtet, wie durch Bezugsziffer 66 angezeigt ist, wobei Leistungs- und Erdungsdrahtverbindungen 70a und 70b verwendet werden, um das vollständige übliche Produkt zu vervollständigen. Es sollte wiederum bemerkt werden, dass identische Verdrahtungsmuster innerhalb jeder Treppenöffnung 25 existieren müssen, um sicherzustellen, dass der Aufbau 10 nicht kurzschließt.
  • Alternativ und wie in 14B gezeigt ist, kann eine ungemusterte Lagerdeckstruktur 60 verwendet werden, um ein Bestandtreppenöffnungsfeld 68 zu erzeugen, mit einer vorbestimmten Anzahl an Treppenöffnungen 25a und 25b. Das Treppenöffnungsfeld 68 kann als ein Bestandgegenstand dienen, um gemäß den Anforderungen des Kunden verdrahtet zu werden, mit einer typischen, dem Kunden angepassten Verbindungsverdrahtung, die mit 70 in 14B gezeigt ist. Es sollte bemerkt werden, dass, da die Positionen der Treppenöffnungen 25a und 25b (unter anderen) innerhalb des Aufbaus 10 vorbestimmt sind, eine Anpassung der Struktur 10 auf den Kunden durch Auswählen von konkreten Treppenöffnungen für eine Verbindung mit dem integrierten Schaltkreis 80 bewirkt werden kann (in diesem Fall wird die Treppenöffnung 25b elektrisch mit einem logischen Gatter verbunden, das direkt oberhalb auf dem integrierten Schaltkreis 80 positioniert ist, während die Treppenöffnung 25a nicht verwendet wird, da es kein lokal positioniertes logisches Gatter gibt).
  • Die Möglichkeit, Feldformen für eine Bestandtreppenöffnung zu bilden oder diese anfänglich halb auf den Kunden abzustimmen, kann verkürzte Durchlaufzeiten für eine Herstellung ermöglichen und verringerte Investitionskosten, was zu verbesserten Effizienzen führt.
  • Selbst wenn eine Bottom-up-Herstellung verwendet wird, auch wenn der Aufbau 10 mit einer Mehrzahl von Treppenöffnungen 25 hergestellt wird, werden alle Elektrodenschichten und dielektrischen Schichten des Aufbaus 10 über flachen Oberflächen der vorhergehenden Schicht gebildet und werden nicht über irgendwelchen topographischen (vertikalen) Schritten gebildet. Dies ist ein bedeutsamer Vorteil des Aufbaus, da, weil dünne Filme eine Keimbildung auf Ablagerungsoberflächen erfordern, es effektiver ist, Schichten auf einer flachen (horizontalen) Oberfläche als über topographischen Stufen abzulagern. Mit dem gestuften Aufbau der Treppenöffnung 25 muss nur die Schutz- oder Überzugisolationsschicht 26 über topographischen Stufen gebildet werden. Daher hat der sich ergebende Aufbau eine geringere Wahrscheinlichkeit für chemische, mechanische und physische Inhomogenitäten, als dies auftreten würde, wenn die Schichten über einer abwechslungsreicheren Topographie erzeugt werden würden.
  • Es sollte somit anerkannt werden, dass wenn ein auf den Kunden abgestimmter Aufbau 10 mit vorbestimmten Treppenöffnungen 25 gebildet wird (wie in 14B gezeigt ist), individuelle Treppenöffnungen 25 zu entweder dem Leistungsversorgungs- oder dem Erdknoten 82 oder 84 des integrierten Schaltkreises 80 verdrahtet werden können (d. h. auf eine bestimmte Weise). Diese Anordnung kann in dem Fall angenommen werden, wo es noch erwünscht ist, den auf den Kunden abgestimmten Aufbau 10 mit vorbestimmten Treppenöffnungen 25 zu verwenden (bspw. aus Kosten- und Effizienzgründen), aber wo die Verpackung bzw. das Gehäuse des integrierten Schaltkreises 80 einen konkreten Abstand zwischen seinem Leistungsversorgungs- und Erdungsknoten erfordert, der größer ist, als wirksam innerhalb einer Treppenöffnung 25 aufgenommen werden. Wie bspw. in 15 gezeigt ist, ist die Treppenöffnung 25a nur elektrisch mit dem Erdungsknoten 84 des integrierten Schaltkreises 80 verbunden und die Treppenöffnung 25b ist nur elektrisch mit dem Leistungsversorgungsknoten 82 des integrierten Schaltkreises 80 verbunden.
  • Weitere Anwendungen und Ausführungsformen
  • 16 zeigt eine schematische Seitenschnittansicht einer Baugruppe 90, die den Aufbau 10 umfasst. Der Leistungskontakt 47 und der Erdungskontakt 49 sind oberhalb der Isolationsschicht 26 angebracht und die Bodenanschlüsse 100 und 102 sind innerhalb der Isolationsschicht 14 positioniert und erstrecken sich darüber. Wie gezeigt ist, ist der Erdungskontakt 49 elektrische mit den Elektrodenschichten 24a, 20a, 16 und dem Bodenanschluss 100 durch die Erdungsdrahtverbindung 70b verbunden und der Leistungskontakt 47 ist elektrisch mit den Elektrodenschichten 22a, 18a und dem Bodenanschluss 102 durch die Leistungsdrahtverbindung 70a verbunden. Die Bodenanschlüsse 100 und 102 können verwendet werden, um den Aufbau 10 mit dem Leistungsversorgungs- und Erdungsknoten 82, 84 des integrierten Schaltkreises 80 elektrisch zu verbinden, der unter der Isolationsschicht 14 positioniert ist, wie gezeigt ist. Zusätzlich oder alternativ kann ein weiterer integrierter Schaltkreis 80 oberhalb des Aufbaus 10 (nicht dargestellt) positioniert sein und mit der lokalen Treppenöffnung 25 des Aufbaus 10 durch Flip-Chip-Kontakte auf den Leistungskontakt 47 und den Erdungskontakt 49 verbunden sein.
  • 17 zeigt eine schematische Seitenschnittansicht einer stapelbaren Baugruppe 92, in der der Leistungsversorgungs- und der Erdungsknoten 82, 84 des integrierten Schaltkreises 80 gekoppelt sind, um Elektrodenschichten innerhalb der lokalen Treppenöffnung auszuwählen, wobei Leistungs- und Erdungsdrahtverbindungen 70a und 70b und Bodenanschlüsse 100 und 102 verwendet werden. Die Bodenanschlüsse 100 und 102 sind innerhalb Durchgangslöchern positioniert, die innerhalb der Isolationsschicht 14 und des integrierten Schaltkreises 80 gebildet sind und können elektrisch mit einem Paar von Leistungsversorgungs- und Erdungsknoten 82, 84 innerhalb des integrierten Schaltkreises 80 elektrisch verbunden werden, der an irgendeinem Punkt entlang der Ausdehnung der Anschlüsse 100 und 102 angeordnet ist. Der Bodenanschluss 100 ist elektrisch verbunden mit den Elektrodenschichten 24a, 20a und 16 gezeigt und der Bodenanschluss 102 ist elektrisch mit den Elektrodenschichten 22a und 18a verbunden. Gatterkontakte 104 und 106 sind auf der Unterseite des integrierten Schaltkreises 80 vorgesehen und sind elektrisch mit Bodenanschlüssen 100 bzw. 102 durch Drahtverbindungen 71a und 71b verbunden. Die Gatterkontakte 104 und 106 ermöglichen die elektrische Verbindung der Baugruppe 92 mit einer weiteren Baugruppe 92, wie beschrieben werden wird.
  • 18 bis 20 zeigen verschiedene Multilevelkonfigurationen, die für die Erfindung in Betracht gezogen werden, wobei zwei stapelbare Baugruppen 92a und 92b der Konfiguration verwendet werden, die unter Bezugnahme auf die 17 erörtert wird. In jeder Konfiguration sind zwei integrierte Schaltkreise 80a und 80b elektrisch mit lokalen Treppenöffnungen 25a und 25b des Aufbaus 10a bzw. 10b gekoppelt. Es sollte verstanden werden, dass obgleich verschiedene Stapelkonfigurationen für lediglich zwei Baugruppen 92a und 92b beschrieben wurden, zusätzliche Anzahlen von Baugruppen in einer Stapelformation kombiniert werden können, um andere Typen von gestapelten Einheitskonfigurationen zu bilden. Weiterhin sollte verstanden werden, dass ein herkömmliches Substrat 14 anstelle des integrierten Schaltkreises 80 in der Baugruppe 92a und/oder 92b installiert werden kann, um einen mehrschichtig verteilten kapazitiven Aufbau bereitzustellen, der dann extern mit einem oder mehreren integrierten Schaltkreisen 80 verbunden werden kann.
  • 18 zeigt eine schematische Seitenschnittansicht einer Stapelbaugruppe 94, die zwei stapelbare Baugruppen 92a und 92b in einer Konfiguration Vorderseite zu Rückseite umfasst. Die integrierten Schaltkreise 80a und 82b sind elektrisch mit dem Aufbau 10a bzw. 10b gekoppelt, wobei Leistungs- und Erdungsdrahtverbindungen 70a und 70b und Bodenanschlüsse 100 und 102 verwendet werden. Insbesondere verbindet die Leistungsdrahtverbindung 70a den Leistungskontakt 47 mit den Elektrodenschichten 22a, 18a und dem Bodenanschluss 102 und die Erdungsdrahtverbindung 70b verbindet den Erdungskontakt 49 mit den Elektrodenschichten 24a, 20a, 16 und dem Bodenanschluss 100.
  • Wie vorstehend sind die Bodenanschlüsse 100 und 102 innerhalb geeignet dimensionierter Durchgangslöcher positioniert, die in der Isolationsschicht 14 und den integrierten Schaltkreisen 80a und 80b angeordnet sind, und diese sind elektrisch mit Gatterkontakten 104 und 106 über Drahtverbindungen 71a und 71b verbunden. Schließlich sind die Baugruppen 92a und 92b elektrisch miteinander durch die elektrische Verbindung der Leistungs- und Erdungskontakte 47 und 49 der Baugruppe 92b mit den Gatterkontakten 104 und 106 der Baugruppe 92a verbunden, wie dargestellt ist.
  • 19 zeigt eine schematische Seitenschnittansicht einer Stapelbaugruppe 96, die zwei stapelbare Baugruppen 92a und 92b in einer Konfiguration Vorderseite zu Vorderseite umfasst, indem ein elektrischer Kontakt zwischen dem Leistungs- und dem Erdungskontakt 47, 49 der Baugruppe 92a und dem Leistungs- und dem Erdungskontakt 47, 49 der Baugruppe 92b einrichtet, wie dies dargestellt ist.
  • 20 zeigt eine schematische Seitenschnittansicht einer Stapelbaugruppe 98, die zwei stapelbare Baugruppen 92a und 92b in einer Konfiguration Rücken an Rücken umfasst, indem ein elektrischer Kontakt zwischen den Gatterkontakten 104 und 106 der Baugruppe 92a und den Gatterkontakten 104 und 106 der Baugruppe 92b eingerichtet wird.
  • 21 zeigt eine schematische Seitenschnittansicht einer Stapelbaugruppe 99, die zwei stapelbare Baugruppen 90a und 90b aus 16 umfasst, in einer Konfiguration Rücken an Rücken, wobei ein einzelner integrierter Schaltkreis 80 mit dem Aufbau 10a auf einer Seite und dem Aufbau 10b auf der anderen Seite vorgesehen ist. Diese Anordnung kann verwendet werden, um eine erhöhte Kapazität über den Leistungs- und Erdungsknoten der logischen Gatter des integrierten Schaltkreises 80 bereitzustellen.
  • 22 zeigt eine schematische Seitenschnittansicht des Aufbaus 10 mit einem erweiterten Erdungskontakt 149, der in der Mitte einer Treppenöffnung 25 positioniert ist. Wie gezeigt ist, ist die Erdungsdrahtverbindung 70b über der Elektrodenschichtöffnung 17 erweitert, um ein Kontaktfeld 150 zu bilden, auf dem ein erweiterter Erdungskontakt 149 elektrisch installiert werden kann. Da die Treppenöffnung 25 den erweiterten Erdungskontakt 149 von einer physischen Bestätigung physisch abschirmt, was während der Verwendung des Aufbaus 10 auftreten kann, ist die mechanische Stabili tät des Aufbaus erhöht. Es sollte verstanden werden, dass der Leistungskontakt 47 alternativ als ein erweiterter Leistungskontakt anstelle des erweiterten Erdungskontakts 149 in Verbindung mit dem ursprünglichen Erdungskontakt 49 gebildet werden kann, wenn dies erwünscht ist.
  • 23 zeigt eine schematische Seitenschnittansicht eines verteilten Kapazitätsaufbaus 10, wobei der Erdungskontakt 49 unter der Isolationsschicht 14 positioniert ist und bei dem ein erweiterter Leistungskontakt 147 oben auf der Leistungsdrahtverbindung 70a auf einem Kontaktfeld 151 positioniert ist. Es ist notwendig, zwei Schichten einer Isolation 26a und 26b bereitzustellen, um die Leistungsdrahtverbindung 70 von der Erdungsdrahtverbindung 70b elektrisch zu isolieren, wie gezeigt wird. Weiterhin ist die Erdungsdrahtverbindung 70b elektrisch mit dem Erdungskontakt 49 durch und hinter dem Isolator 14 in den integrierten Schaltkreis 80 elektrisch verbunden. Der erweiterte Leistungskontakt 147 ist elektrisch mit dem Substratkontakt 73 verbunden, der innerhalb der Isolationsschichten 26a und 26b und der Isolation 14 gebildet ist, um einen elektrischen Kontakt zu dem integrierten Schaltkreis 80 zu erzeugen.
  • Diese Konfiguration ermöglicht, dass ein elektrischer Kontakt zwischen dem Aufbau 10 und dem Leistungs- und Erdungsknoten der logischen Gatter innerhalb des integrierten Schaltkreises 80 gemacht werden kann, der direkt unterhalb des Aufbaus 10 positioniert ist. Weiterhin erhöht diese Konfiguration, da sowohl der Leistungs- als auch der Erdungskontakt 47, 49 entfernt von der oberen Oberfläche des Aufbaus 10 und innerhalb der Abschirmaussparungen der Treppenöffnungen 25 des Aufbaus 10 erneut positioniert sind, weiterhin die mechanische Stabilität des Aufbaus gegenüber derjenigen, die in 22 dargestellt ist.
  • 24A und 24B zeigen eine schematische Seitenschnittansicht und eine schematische Draufsicht des Aufbaus 10 aus 22, wobei ein Leistungsdrahtnetzwerk 71a und ein Erdungsdrahtnetzwerk 71b anstelle der Leistungs- und Erdungsdrahtverbindung 70a und 70b verwendet werden. Die Leistungs- und Erdungsdrahtnetzwerke 71a und 71b erstrecken sich entlang den horizontalen Leistenoberflächen der ausgewählten Elektrodenschichten 18a bis 24a und verbinden elektrische eine Mehrzahl von Kontakten entlang jeder konkreten Elektrodenschicht. Wie gezeigt ist, ist der erweiterte Erdungskontakt 149 innerhalb einer Treppenöffnung direkt über der Bodenelektrodenschichtöffnung 17 zentriert und der Leistungskontakt 47 ist auf dem Isolator 26 positioniert.
  • Insbesondere verbindet das Leistungsdrahtnetzwerk 71a elektrisch den Leistungskontakt 47 mit Kontakten 38 und 42 auf den Elektrodenschichten 22a bzw. 18a und das Erdungsdrahtnetzwerk 71b verbindet elektrisch den erweiterten Erdungskontakt 149 mit den Kontakten 44, 40 und 36 auf den Elektrodenschichten 16, 20a bzw. 24a. Es sollte bemerkt werden, dass mehrere Kontakte 36, 38, 40, 42 und 44 um das Ausmaß der Leiste der geeigneten bloßgelegten Elektrodenschichten gemacht sind, wie dargestellt ist. Die Verwendung des Leistungs- und Erdungsdrahtnetzwerks 71a und 71b verringert eine Stromdichte um einen Faktor von zwischen 4 und 6.
  • Wo nur ein Kontaktpunkt für jede Elektrodenschicht verwendet wird, sind Ausgleichs- bzw. Übergangsströme hoher Dichte bei dem Punkt des Kontakts vorgesehen. Aufgrund des Vorliegens des Ausbreitwiderstands wird dieser Übergangsstrom hoher Dichte nur in der Lage sein, begrenzte Bereiche der bloßgelegten elektrischen Schichten des Aufbaus 10 zu durchdringen und eine verringerte wirksame Entkopplungskapazität wird die Folge sein. Es wird angenommen, dass, da der Übergangsstrom nur für zwei von den vier möglichen Leistenoberflächen jeder Elektrodenschicht vorgesehen ist (d. h. in dem Fall der quadratischen Treppenöffnungen 25 und der Verdrahtungskonfiguration aus 1 und 2), soviel wie die Hälfte der potentiellen Kapazität des Aufbaus 10 verlorengehen kann, wenn der Ausbreitwiderstand signifikant ist.
  • Es sollte verstanden werden, dass obgleich die Verwendung von zusätzlichen Leistungs- und Erdungsdrahtnetzwerken 71a und 71b eine zusätzliche Induktivität für den elektrischen Pfad des Aufbaus 10 einführt, der Pegel des Stroms, der durch die Arme der Netzwerke 71a und 71b fließt, ebenfalls proportional verringert ist (bspw. näherungsweise 4 bis 6 mal) zum Ausgleich. Durch Bereitstellen von Leistungs- und Erdungsdrahtnetzwerken 71a und 71b ist es möglich, den Strom um die Leistenoberflächen der Elektrodenschichten 18a bis 24a zu verteilen und das Durchdringen des Stroms innerhalb der Elektrodenschichten und dielektrischen Schichten des Aufbaus 10 für einen Nettovorteil zu erhöhen.
  • Es sollte verstanden werden, dass die dielektrischen Schichten 18b, 20b, 22b, 24b zwischen den jeweiligen Sätzen der Elektrodenschichten gemacht sein können, um sich voneinander in ihrer Reaktion auf die Frequenz des angelegten elektrischen Felds zu unterscheiden. Es ist wohlbekannt, dass die dielektrische Konstante von vielen bekannten dielektrischen Materialien mit der Frequenz variiert und typischerweise scharf abfällt, wenn die Frequenz über eine Roll-off-Frequenz gelangt, wenn die Frequenz höher als eine solche Roll-off-Frequenz ist, ist das Material nicht in der Lage, die zusätzliche Energie zu speichern.
  • Beispiele von Materialien, die diese Eigenschaft zeigen, umfassen Elemente der Familie von Blei-Zirkonat-Titanat (PZT), Elemente der Familie von Barium-Strontium-Titanat (PST), Siliziumdioxid, und Siliziumnitrid. Weiterhin können die Eigenschaften jeder Kondensatorschicht variiert werden, indem die Dicken der dielektrischen Schichten 18b, 20b, 22b, 24b verschieden voneinander gemacht werden (bspw. so dass jede Schicht einen verschiedenen Kapazitätswert hat). Die Differenz in den Kapazitäten der verschiedenen Schichten kann ebenfalls durch Verwenden von dielektrischen Materialien mit höheren dielektrischen Konstanten und/oder durch Verwenden dünnerer dielektrischer Schichten gesteuert werden.
  • Obgleich es bevorzugt ist, dass der Aufbau 10 hergestellt wird, wobei eine Dünnfilmtechnologie verwendet wird, sollte auch verstanden werden, dass der Aufbau 10 ebenfalls unter Verwendung einer Dickfilmtechnologie hergestellt werden kann. Insbesondere könnte der Aufbau 10 gebildet werden, indem ein Dickfilmdrucken und Stanztechniken verwendet werden, um vorab gemusterte Schichten eines dicken Films zu erzeugen, die dann in einer geeigneten Konfiguration plaziert werden, um den Aufbau 10 zu bilden. Es sollte bemerkt werden, dass ein Erreichen einer geeigneten Ausrichtung der Schichten innerhalb des Aufbaus 10 im allgemeinen aufgrund der schlechten Toleranzen der Kanten des dicken Films schwierig sein wird.
  • Schließlich sollte, obgleich der Aufbau 10 in Zusammenhang mit einer digitalen Schaltung beschrieben wurde, verstanden werden, dass der Aufbau 10 alternativ in Zusammenhang mit irgendeinem Schaltkreis verwendet werden könnte, der eine Verbindung zu einem verteilten Kondensator benötigt.
  • Eine praktische Anforderung einer solchen Implementierung besteht darin, dass diese eine Herstellung von dielektrischen Filmschichten von verschiedenen Zusammensetzungen und Größen in dichtem Zusammenhang zueinander erfordert. Die Ausheiltemperatur muss daher geeignet sein, die Schicht aus Material aufzunehmen, die in größtem Maße temperaturempfindlich ist. Wenn dies notwendig ist, kann ein Aufbau durch eine Bottom-up-Technik hergestellt werden, bei der die Bodenschichten diejenigen sind, die die Ausheilung mit der höchsten Temperatur erfordern und als erstes niedergelegt werden. Schichten, die nur ein Ausheilen bei niedrigerer Temperatur widerstehen können und dies erfordern, können dann über den Schichten mit höherer Ausheiltemperatur gelegt werden und ausgeheilt werden, nachdem die Schichten mit höherer Temperatur ausgeheilt bzw. behandelt wurden.
  • Obgleich bevorzugte Ausführungsformen der Erfindung beschrieben wurden, wird anerkannt werden, dass verschiedene Änderungen innerhalb des Bereichs der beigefügten Ansprüche durchgeführt werden können.

Claims (17)

  1. Mehrschichtiger verteilter Kapazitätsaufbau (10) mit: (a) einem Substrat (12) und einer Bodenelektrodenschicht (16), die auf dem Substrat (12) liegt, (b) zumindest einem Paar von Zwischenschichten (22a, 22b) einer Elektrode (22a) und eines dielektrischen Materials (22b), das auf der Bodenelektrode (16) liegt, und (c) ein oberes Paar von Schichten bzw. Deckschichten (24a, 24b) einer Elektrode (24a) und eines dielektrischen Materials (24b), das auf dem obersten Paar der Zwischenschichten (22a, 22b) liegt, (d) einer Mehrzahl von Öffnungen (25) in dem Aufbau, wobei jede Öffnung (25) sich von dem oberen Paar an Schichten (24a, 24b) und durch zumindest ein Paar der Zwischenschichten (22a, 22b) erstreckt, wobei zumindest einige der Öffnungen (25) alle der Paare der Zwischenschichten (22a, 22b) durchdringen, (e) wobei zumindest ein Abschnitt jeder Öffnung (25) einen treppenförmigen Aufbau mit einer nach innen und nach unten gestuften Konfiguration hat, wie durch zumindest ein Paar an Zwischenschichten (22a, 22b) definiert ist, die sich lateral über den Umfang der Zwischenschichten (22a, 22b) und Deckschichten (24a, 24b) darüber erstrecken, und wobei zumindest eine Elektrodenschicht (18a) in jeder Öffnung (25) eine ringförmige horizontale Oberfläche (30, 32, 34, 36) hat, die nicht durch eine Elektrodenschicht (22a) darüber abgedeckt ist, und (f) wobei zumindest einige der ringförmigen horizontalen Oberflächen (30, 32, 34, 36) ausgelegt sind, um mit einem Schaltkreis (80) verbunden zu sein.
  2. Kapazitätsaufbau nach Anspruch 1, bei dem zumindest einige der Öffnungen (25) sich durch die Bodenelektrode (16) erstrecken.
  3. Kapazitätsaufbau nach Anspruch 1, bei dem in zumindest einigen der Öffnungen (25) die Seitenwand eine gestufte Konfiguration um ihren gesamten Umfang hat.
  4. Kapazitätsaufbau nach Anspruch 3, bei dem zumindest einige der Öffnungen (25) eine rechteckige Konfiguration in Draufsicht haben.
  5. Kapazitätsaufbau nach Anspruch 3, bei dem zumindest einige der Öffnungen (25) eine kreisförmige Konfiguration in Draufsicht haben.
  6. Kapazitätsaufbau nach Anspruch 1, 2 oder 3 mit zumindest einer Außenkante, wobei zumindest ein Abschnitt der Außenkante eine nach unten und außen gestufte Konfiguration hat, so dass zumindest einige der Elektrodenschichten (22a) Außenkantenabschnitte haben, die nicht durch einen Elektrodenschicht (24a) darüber abgedeckt sind, wobei die Außenkantenabschnitte ausgelegt sind, um mit einem Schaltkreis (80) verbunden zu sein.
  7. Kapazitätsaufbau nach Anspruch 1, bei dem es eine Mehrzahl von Paaren von Zwischenschichten (22a, 22b, 24a, 24b) gibt.
  8. Kapazitätsaufbau nach Anspruch 1, 2 oder 3, bei dem zumindest einige der ringförmigen horizontalen Oberflächen (30, 32, 34, 36) ausgelegt sind, um elektrisch mit zumindest einem von einem Leistungsversorgungsknoten (82) und einem Erdungsknotens (84) eines integrierten logischen Schaltkreisgatters (80) verbunden zu sein, so dass keine der Boden-(18a, 18b), Zwischen-(22a, 22b) und Deckelektrodenschichten (24a, 24b) elektrisch mit sowohl dem Leitungsversorgungsknoten (82) als auch dem Erdungsknoten (84) des integrierten logischen Schaltkreisgatters (80) verbunden sind.
  9. Kapazitätsaufbau nach Anspruch 1, bei dem das dielektrische Material (22b) ein ferroelektrisches Material ist.
  10. Kapazitätsaufbau nach Anspruch 1, bei dem die Elektrodenschichten (22a) und die dielektrische Schichten (22b) Dünnfilmschichten sind.
  11. Kapazitätsaufbau nach Anspruch 1, bei dem zumindest einige der dielektrischen Schichten (22b) dielektrische Konstanten haben, die sich von den dielektrischen Konstanten der von den dielektrischen Schichten (22b) verschiedenen Schichten unterscheiden.
  12. Kapazitätsaufbau nach Anspruch 1, bei dem zumindest einige der dielektrischen Schichten (22b) verschiedene Frequenzantworteigenschaften zu den Frequenzantworteigenschaften der von den dielektrischen Schichten (22b) verschiedenen Schichten haben.
  13. Verfahren zum Herstellen eines mehrschichtigen verteilten Kondensatoraufbaus mit den folgenden Schritten: (a) Bereitstellen eines Substrats (12), (b) Einrichten einer Bodenelektrodenschicht (16) über dem Substrat (12), (c) Einrichten zumindest eines Paars an Zwischenschichten (22a, 22b) eines Elektrodenmaterials (22a) und eines dielektrischen Materials (22b) über der Bodenelektrode, (d) Einrichten eines oberen Paars (24a, 24b) eines Elektrodenmaterials (24a) und eines dielektrischen Materials (24b) über den Zwischenschichten (22a, 22b), und (e) Bereitstellen von Öffnungen (25) in dem Aufbau, so dass jede der Öffnungen (25) sich von dem oberen Paar an Schichten (24a, 24b) und durch zumindest ein Paar der Zwischenschichten (22a, 22b) erstreckt, wobei zumindest einige der Öffnungen (25) alle der Paare von Zwischenschichten (22a, 22b) durchdringen, wobei zumindest ein Abschnitt jeder Öffnung (25) einen treppenförmigen Aufbau mit einer nach innen und nach unten gestuften Konfiguration hat, wie durch zumindest ein Paar an Zwischenschichten (22a, 22b) definiert ist, die sich lateral über den Umfang der Zwischenschichten (22a, 22b) und Deckschichten (24a, 24b) darüber erstrecken, und wobei zumindest eine Elektrodenschicht (18a) in jeder Öffnung (25) eine ringförmige horizontale Oberfläche (30, 32, 34, 36) hat, die nicht durch eine Elektrodenschicht (22) darüber abgedeckt ist, und wobei zumindest einige der ringförmigen horizontalen Oberflächen (30, 32, 34, 36) ausgelegt sind, um mit einem Schaltkreis (80) verbunden zu werden.
  14. Verfahren nach Anspruch 13, bei dem, nachdem die Schichten eingerichtet sind, Abschnitte davon selektiv entfernt werden, um die Mehrzahl von Öffnungen (25) zu bilden, so dass eine Seitenwand in jeder Öffnung gebildet wird, wobei zumindest ein Abschnitt der Seitenwand eine nach innen und nach unten gestufte Konfiguration in der Öffnung hat, so dass zumindest einige der Schichten von Elektroden (22a, 24a) in den Öffnungen Kantenabschnitte in den Öffnungen haben, die nicht durch eine Elektrodenschicht darüber (22a, 24a) abgedeckt sind.
  15. Verfahren nach Anspruch 13, das den Schritt des Bildens elektrischer Verbindungen innerhalb zumindest einer Öffnung (25) zwischen zumindest einer Elektrodenschicht (22a) darin und zumindest einem von einem Versorgungsknoten (82) und einem Erdungsknoten (84) eines integrierten logischen Schaltkreisgatters (80) umfasst, so dass keine der Boden-(18a, 18b), der Zwischen-(22a, 22b) und der Deckelektrodenschichten (24a, 24b) elektrisch mit sowohl dem Leistungsversorgungsknoten (82) als auch dem Erdungsknoten (84) des integrierten logischen Schaltkreisgatters (80) verbunden sind.
  16. Verfahren nach Anspruch 13, bei dem die dielektrische Schicht (22b) ein ferroelektrisches Material ist.
  17. Verfahren nach Anspruch 13, bei dem die Elektrodenschichten (22a) und die dielektrischen Schichten (22b) dünne Filme bzw. Dünnfilme sind.
DE60132660T 2000-04-06 2001-04-06 Verteilte kapazität Expired - Fee Related DE60132660T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/544,550 US6411494B1 (en) 2000-04-06 2000-04-06 Distributed capacitor
US544550 2000-04-06
PCT/CA2001/000484 WO2001078093A2 (en) 2000-04-06 2001-04-06 Distributed capacitor

Publications (2)

Publication Number Publication Date
DE60132660D1 DE60132660D1 (de) 2008-03-20
DE60132660T2 true DE60132660T2 (de) 2009-01-08

Family

ID=24172631

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60132660T Expired - Fee Related DE60132660T2 (de) 2000-04-06 2001-04-06 Verteilte kapazität

Country Status (7)

Country Link
US (1) US6411494B1 (de)
EP (1) EP1273017B1 (de)
AT (1) ATE385341T1 (de)
AU (1) AU2001252058A1 (de)
CA (1) CA2443551A1 (de)
DE (1) DE60132660T2 (de)
WO (1) WO2001078093A2 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2367428B (en) 2001-12-19 2002-10-09 Zarlink Semiconductor Ltd Integrated circuit
US6873185B2 (en) * 2002-06-19 2005-03-29 Viasic, Inc. Logic array devices having complex macro-cell architecture and methods facilitating use of same
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
WO2004090981A1 (en) * 2003-04-07 2004-10-21 Philips Intellectual Property & Standards Gmbh Electronic packaging structure with integrated distributed decoupling capacitors
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US7335966B2 (en) * 2004-02-26 2008-02-26 Triad Semiconductor, Inc. Configurable integrated circuit capacitor array using via mask layers
US7449371B2 (en) * 2004-04-02 2008-11-11 Triad Semiconductor VIA configurable architecture for customization of analog circuitry in a semiconductor device
US7334208B1 (en) 2004-11-09 2008-02-19 Viasic, Inc. Customization of structured ASIC devices using pre-process extraction of routing information
JP4928748B2 (ja) * 2005-06-27 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8201128B2 (en) * 2006-06-16 2012-06-12 Cadence Design Systems, Inc. Method and apparatus for approximating diagonal lines in placement
US7813107B1 (en) 2007-03-15 2010-10-12 Greatbatch Ltd. Wet tantalum capacitor with multiple anode connections
JP2008277546A (ja) * 2007-04-27 2008-11-13 Rohm Co Ltd 半導体装置
US7692309B2 (en) * 2007-09-06 2010-04-06 Viasic, Inc. Configuring structured ASIC fabric using two non-adjacent via layers
US20090230446A1 (en) * 2008-03-17 2009-09-17 Technology Alliance Group, Inc. Semiconductor device and bypass capacitor module
US8680649B2 (en) * 2008-08-22 2014-03-25 Stmicroelectronics (Tours) Sas Multi-layer film capacitor with tapered film sidewalls
JP5267268B2 (ja) * 2009-03-26 2013-08-21 Tdk株式会社 薄膜コンデンサ及びその製造方法
JP5407775B2 (ja) * 2009-03-31 2014-02-05 Tdk株式会社 薄膜コンデンサの製造方法及び薄膜コンデンサ
DE102009059873A1 (de) * 2009-12-21 2011-06-22 Epcos Ag, 81669 Varaktor und Verfahren zur Herstellung eines Varaktors
WO2014070779A1 (en) 2012-10-30 2014-05-08 Anayas360.Com, Llc. Address based serial communication interface for control and monitoring of system-on-chip implementations
WO2014089517A1 (en) * 2012-12-07 2014-06-12 Anayas360.Com, Llc Adaptive tuning voltage buffer for millimeter-wave multi-channel frequency synthesizer example embodiments
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
JP2015133392A (ja) * 2014-01-10 2015-07-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR102183713B1 (ko) 2014-02-13 2020-11-26 삼성전자주식회사 3차원 반도체 장치의 계단형 연결 구조 및 이를 형성하는 방법
FR3022072B1 (fr) * 2014-06-10 2017-08-25 Commissariat Energie Atomique Dispositif electrique multicouches
US20160181233A1 (en) * 2014-12-23 2016-06-23 Qualcomm Incorporated Metal-insulator-metal (mim) capacitors arranged in a pattern to reduce inductance, and related methods
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9998100B2 (en) 2015-08-28 2018-06-12 Ampere Computing Llc Package programmable decoupling capacitor array
US9767962B2 (en) * 2016-01-22 2017-09-19 Micron Technology, Inc. Apparatuses, multi-chip modules and capacitive chips
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
US10886219B2 (en) * 2017-01-18 2021-01-05 Tdk Corporation Electronic component mounting package
US20210020587A1 (en) * 2019-06-11 2021-01-21 Skyworks Solutions, Inc. Moisture barrier for metal insulator metal capacitors and integrated circuit having the same
CN112652619B (zh) * 2020-12-22 2022-08-09 长江存储科技有限责任公司 垫片及其制造方法、封装结构及其制造方法
US11754444B2 (en) 2021-03-19 2023-09-12 Rockwell Collins, Inc. Distributed integrate and dump circuit
CN113517401B (zh) * 2021-09-13 2021-12-17 广州粤芯半导体技术有限公司 金属电容结构及其制备方法
US11869725B2 (en) * 2021-11-30 2024-01-09 Texas Instruments Incorporated Multi-stacked capacitor

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648132A (en) 1970-04-20 1972-03-07 Illinois Tool Works Multilayer capacitor and process for adjusting the value thereof
US4148003A (en) 1977-07-08 1979-04-03 Globe-Union Inc. Series feed-through capacitor
US4419713A (en) 1981-07-06 1983-12-06 Centre Engineering, Inc. Multiple electrode series capacitor
US4470099A (en) 1982-09-17 1984-09-04 Matsushita Electric Industrial Co., Ltd. Laminated capacitor
JPS6273653A (ja) 1985-09-26 1987-04-04 Mitsubishi Electric Corp 容量回路構造
US4789840A (en) 1986-04-16 1988-12-06 Hewlett-Packard Company Integrated capacitance structures in microwave finline devices
JPS6386554A (ja) 1986-09-30 1988-04-16 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション 電子的パッケ−ジ
US4969032A (en) 1988-07-18 1990-11-06 Motorola Inc. Monolithic microwave integrated circuit having vertically stacked components
US4914546A (en) 1989-02-03 1990-04-03 Micrel Incorporated Stacked multi-polysilicon layer capacitor
US4916576A (en) 1989-02-27 1990-04-10 Fmtt, Inc. Matrix capacitor
JPH031517A (ja) 1989-04-15 1991-01-08 Murata Mfg Co Ltd 貫通コンデンサ
JPH0312909A (ja) 1989-06-12 1991-01-21 Matsushita Electric Ind Co Ltd フィルムコンデンサ
WO1991003064A1 (en) 1989-08-24 1991-03-07 Murata Manufacturing Co., Ltd. Laminated capacitor and method of producing the same
JPH04207011A (ja) 1990-11-30 1992-07-29 Toshiba Corp 薄膜コンデンサ部品
US5177670A (en) 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5283462A (en) 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method
JPH0613258A (ja) 1991-12-20 1994-01-21 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサのパターン形成方法
US5191510A (en) 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
US5367430A (en) 1992-10-21 1994-11-22 Presidio Components, Inc. Monolithic multiple capacitor
US5530722A (en) 1992-10-27 1996-06-25 Ericsson Ge Mobile Communications Inc. Quadrature modulator with integrated distributed RC filters
JPH06231991A (ja) 1993-02-04 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサの製造方法
JP3190177B2 (ja) 1993-06-01 2001-07-23 ティーディーケイ株式会社 積層型セラミックチップコンデンサの製造方法
US5414588A (en) 1993-09-20 1995-05-09 The Regents Of The University Of California High performance capacitors using nano-structure multilayer materials fabrication
US5457598A (en) 1994-04-08 1995-10-10 Radford; Kenneth C. High capacitance thin film capacitor
JPH07326544A (ja) 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 多層回路基板で形成する可変キャパシタ
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US5583359A (en) 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5739576A (en) 1995-10-06 1998-04-14 Micron Technology, Inc. Integrated chip multilayer decoupling capacitors
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
US5786630A (en) 1996-08-07 1998-07-28 Intel Corporation Multi-layer C4 flip-chip substrate
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
US5905627A (en) 1997-09-10 1999-05-18 Maxwell Energy Products, Inc. Internally grounded feedthrough filter capacitor

Also Published As

Publication number Publication date
WO2001078093A3 (en) 2002-03-28
CA2443551A1 (en) 2001-10-18
EP1273017B1 (de) 2008-01-30
AU2001252058A1 (en) 2001-10-23
WO2001078093A2 (en) 2001-10-18
ATE385341T1 (de) 2008-02-15
EP1273017A2 (de) 2003-01-08
US6411494B1 (en) 2002-06-25
DE60132660D1 (de) 2008-03-20

Similar Documents

Publication Publication Date Title
DE60132660T2 (de) Verteilte kapazität
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69727809T2 (de) Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung
DE4300519C2 (de) Kondensatorstruktur
DE2542518C3 (de)
DE10197124B4 (de) Mehrstufiger elektrischer Kondensator und dafür geeignetes Herstellungsverfahren
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE19520700B4 (de) Halbleiterbausteinanordnung
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
DE112010000142T5 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
AT502128A2 (de) Konfigurierbare integrierte schaltung mit kondensatorgruppe unter verwendung von via- maskenschichten
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE2800304A1 (de) Halbleiter-baugruppe
DE4322354A1 (de) Kondensator in einem integrierten Funktionsblock oder in einer integrierten Schaltung mit großer Kapazität; Verfahren zur Herstellung des Kondensators; und Benutzung des Kondensators als integrierter Entkopplungskondensator
DE102007037798A1 (de) Anordnung von Halbleiterchips mit integrierter Schaltung und Verfahren zum Fertigen derselben
EP0022176A1 (de) Modul für Schaltungschips
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102008020452B4 (de) Halbleiterschaltung mit einer Matching-Struktur und Verfahren zur Erzeugung eines Layouts einer Halbleiterschaltung mit einer Matching-Struktur
DE102008029794A1 (de) Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung
DE102006042005A1 (de) Eingebetteter Kondensatorkern mit einem Mehrschichtaufbau
EP0573838A2 (de) Mehrchipmodul
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
DE102006043032A1 (de) Eingebettete Kondensatorvorrichtung mit einer gemeinsamen Verbindungsfläche

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee