-
Technisches Gebiet
-
Die
vorliegende Erfindung betrifft Halbleiterspeicher und insbesondere
ein Verfahren zum Löschen
nichtflüchtiger
Speicher.
-
Stand der Technik
-
Metalloxid-Nitridoxid-Halbleiter
(MONOS) Speicher wurden vorgeschlagen zur Verbesserung der Größenreduktion
von Vorrichtungen, zur Verbesserung der Reproduzierbarkeit derartiger
Metalloxid-Nitrid-Halbleiter (MNOS), und stellen gleichzeitig eine
veränderbare
Vorrichtung niedriger Spannung zur Verfügung. Bei den MONOS Vorrichtungen,
die in nichtflüchtigen
Speicherzellen verwendet werden, werden Ladungsträgerfallenstellen,
die in dem Nitridfilm angeordnet sind, zum Fangen und Speichern
von Ladungsträgern
als elektrische Information verwendet.
-
Ein
Papier von E. Suzuki et al. "A
Low Voltage Alterable EEPROM with Metal Oxide Nitride Oxide Semiconductor
(MNOS) Structures",
IEEE Transactions an Electron Devices, Bd. ED-30, Nr. 2, Februar 1983,
S. 122–128,
richtet sich an die Verwendung einer direkten Tunnelinjektion von
Elektronen in Fallenstellen, um die Elektronen in den Fallenstellen
zu schreiben und löschen.
Das Papier von Y. Tarui et al. "Electrically
Reprogrammable Nonvolatile Semiconductor Memory", IEEE Journal of Solid State Circuits, Bd.
CS-7, Nr. 5, Oktober 1992, S. 369–375 richtet sich an das Programmieren
von Einzelgate MONOS Speichern mit dickerem Bodenoxid für bessere
Verzögerungscharakteristiken.
In T. Y. Chan et al. "A True
Single Transistor Oxide Nitride Oxide EEPROM Device", IEEE Electron Device
Letters, Bd. EDL-8, Nr. 3, März
1987, S. 93–95
richtet sich eine Einzeltransistorvorrichtung an das Speichern von
Elektronen in dem kurzen Bereich nahe der Drain, wobei der Kanal
nahe der Source die ursprüngliche
Schwellwertspannung beibehält, wodurch
das Erfordernis eines Auswahltransistors beseitigt wird. In B. Eitan
et al. "Can NROM,
a 2 Bit, Trapping Storagte NVM Cell, Give a Real Challenge to Floating
Gate Cells", Extended
Abstracts, 1999 Conference an Solid State Devices and Materials,
Tokyo, 1999, S. 522–524,
wird ein NROM-Konzept darauf gerichtet, Ladung ausgewählt auf
einem ONO-Dielektrikum an einer Seite einer Diffusionskante zu speichern
und mittels Lochinjektion zu löschen,
welche mittels eines Band-zu-Band Tunnelns an der Übergangskante
erzeugt wird.
-
Ein
Papier Hayashi et al. "Twin
MONOS Cell with Dual Control Gates", IEEE 2000 Symposium an VLSI Technology
Digest of Technical Papers, Juni 2000, S. 122–123 diskutiert experimentelle
Ergebnisse für
eine neue MONOS Doppelzelle mit hoher Dichte, hoher Geschwindigkeit
und Fähigkeit
mit geringer Energie zu programmieren. Der Oberbegriff des Anspruchs
13 basiert auf diesem Papier.
-
Eine
MONOS Doppelvorrichtungsstruktur, die ONO Speichervorrichtungen
mittels einer ausgewählten
(Wort-)Gatevorrichtung trennt, während
sie eine hohe Dichte behält,
ist im
US Patent 6,255,166 B1 und
der US Patentanmeldung 09/595,059 wiedergegeben. Bei der US Patentanmeldung
mit der Nummer 09/795,186 vom 1. März 2001 und an einen gemeinsamen
Zedenten übertragen,
werden zwei Löschverfahren
mit Lochinjektion und F-N-Elektronenejektion
vorgesehen.
-
Gemäß dem Stand
der Technik wird ein Löschen
mittels Elektronenejektion von ONO-Nitridfallenstellen oder mittels Lochinjektion
in die Elektronenfallenstellen oder mittels einer Kombination der zwei
Mechanismen erreicht. Heiße
Lochinjektion beginnt, wenn Löcher
an der Übergangskante
zwischen dem Hochspannungsdiffusionsbereich und dem geerdeten Substrat
erzeugt werden. Die Löcher
injizieren dann in das Speichernitrid und löscht die gefangene Elektronenladung.
Lochinjektion erfordert geringere Spannungen als die herkömmliche
Fowler-Nordheim-Tunnelelektronenejektion. Jedoch ist die Lochinjektion
an erster Stelle im Bereich über
der Übergangskante
lokalisiert und kann nicht die gesamte Länge der Elektronenfallennitridschicht
löschen.
Deshalb erfordert der Stand der Technik eine Kombination vonn Lochinjektion
und Elektronenejektion (mittels F-N Tunneln) für ein effektives Löschen. Jedoch
hat die MONOS Doppelvorrichtung gemäß dem Stand der Technik eine
sehr kurze Steuergatespeicherkanallänge.
-
1 zeigt
eine MONOS Doppelzellenstruktur gemäß dem Stand der Technik, bei
der es zwei N+ Bitdiffusionen 41 & 42 gibt, über denen
zwei Steuergates 61 und 62 sind, zwischen denen
ein Wortgate 63 ist. Das Substrat ist vom p-Typ und Nitridfallenschichten 51t & 52t speichern
Elektronen zum Speichern unter den Steuergates 61 und 62.
Bei der in 1 gezeigten MONOS Doppelzelle
erfolgt das Löschen
mittels Lochinjektion unter Verwendung einer Band-zu-Band-Erzeugung.
Elektronen, die in ONO Fallenstellen 51t und 52t gefangen
sind, werden mittels der injizierten Löcher neutralisiert, welche
mittels Band-zu-Band Tunneln an den N+ Übergangskanten 41 und 42 erzeugt
wurden. Die Vorspannbedingungen sind üblicherweise Vb = +4 V bis
+5 V an den N+ Diffusionen 41 und 42 und Vcg = –1 bis –3 V am
Steuergate 61 und 62, während das Wortgate 63 geerdet ist,
wie in 2a gezeigt. Das Spannungserfordernis für die Lochinjektion über den
ONO Film beträgt
nur etwa 5–6
MV/cm. Jedoch wird das Schwellwertfenster nachteilig beeinflusst,
da die schwereren Löcher einen
größeren Schaden
beim Oxidisolator als Elektronen anrichten, und Fallenstellen nach
vielen Programmier- und Löschzyklen
erzeugen.
-
Die
Lochinjektion kann mittels Verringerung der Band-zu-Band-Erzeugung
von heißen
Löchern verringert
werden. Wenn das gleiche positive Potential einem p-Substrat 20 angelegt
wird, Vb = Vsub = +4 bis +5 V, wie in 2b gezeigt,
wie es an die Bit-N+-Diffusion 41 und 42 angelegt
wird, wird die Locherzeugung auf Grund von Band-zu-Band Tunneln unterdrückt. Wenn
das Potential zwischen dem Substrat und der Steuergatespannung groß genug
wird (> 8–10 MV/cm),
werden Elektronen von den Fallenstellen (51t und 52t)
in das Silizium 31 und 32 mittels des Fowler-Nordheim
(FN) Tunnelns ejiziert. Jedoch erfordert dieser FN-Löschansatz
eine dreifache Senke (p-Senke in einer n-Senke auf einem p-Substrat), um jeden
Speicherzellenblock von den tragenden Vorrichtungen während des
Vorspannens der Senke mit positiver Spannung zu isolieren. Da die
dreifache Senke tief sein muss, resultiert die Isolation für jeden Block
der dreifachen Senke in wesentlichen Beeinträchtigungen durch die Dichte.
-
Bei
diesen Verfahren wird ein Löschen
durch die Steuergate- und Bitdiffusionsspannungen bestimmt. In den
Fällen,
in denen die Speicherzellen derart angeordnet sind, dass Steuerleitungen
und Bitleitungen parallel zueinander verlaufen, ist es erforderlich,
den Bereich entweder elektrisch mittels ausgewählter Transistoren oder physisch
mit getrennten Leitungen zu trennen, um die Löschblockgröße zu definieren. Diese Bereichaufteilung
könnte die
Dichte nachteilig beeinflussen.
-
Zusammenfassung der Erfindung
-
Es
ist Aufgabe der vorliegenden Erfindung, in der MONOS Doppelzelle
mittels Veränderung
der Verteilung von hochenergetischen Löchern, welche an der Übergangskante
unter dem Speichersteuergate erzeugt werden, durch Anlegung einer
negativen Spannung am Wortgate benachbart des ausgewählten Speichersteuergate
die Löschgeschwindigkeit
zu verbessern oder die Anforderung an die Löschspannung abzusenken.
-
Es
ist auch eine Aufgabe der vorliegenden Erfindung, die Löschgeschwindigkeit
bei einer skalierten MONOS Doppelzelle mittels Entleeren von Löchern unter
dem Speichersteuergate in Richtung des Substrats durch das Anlegen
einer positiven Spannung an das Wortgate benachbart des ausgewählten Speichersteuergates
zu verringern.
-
Es
ist eine andere Aufgabe der vorliegenden Erfindung, mittels Wortleitung
im Speicherbereich anstelle mittels großer Blockgröße durch die Anlegung einer
negativen Spannung an das ausgewählte
Wortgate zu löschen.
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, ein Löschen der
Zelle unter normalen Löschbedingungen
mittels Vorsehens eines positiven Wortkanalpotentials benachbart
des Speicherkanals unter dem Steuergate durch Anlegen eines positiven Potentials
am Wortgate, dem gegenüberliegenden Steuergate
und der gegenüberliegenden
Steuergatediffusion zu verhindern.
-
Es
ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein Einzellenlöschen (oder
ein Zweizellenlöschen)
im Speicherbereich mittels der Auswahl von Wortgate-, Steuergate-
und Bitdiffusionsspannungen zu erreichen.
-
Es
ist auch eine weitere Aufgabe der vorliegenden Erfindung, die Lochinjektion
für eine
hohe Haltbarkeit mittels eines F-N-artigen Löschmechanismus durch eine positive
Wortgatespannung, ein positives Wortkanalpotential und das Auswählen eines geeigneten
Wortgates, Steuergates und Bitdiffusion zu verringern
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, eine negative
Spannung bei nicht ausgewählten
Wortleitungen zu verwenden, um während des
Programmierens Störungen
zu minimieren.
-
Diese
Aufgaben werden mittels des Verfahrens erreicht, wie es in Anspruch
1 definiert ist, und die Vorrichtung, die in Anspruch 13 definiert
ist.
-
Das
erste Ausführungsbeispiel
der vorliegenden Erfindung stellt ein Verfahren zum Steuern der
Löschgeschwindigkeit über einen
Bereich von mehr als 5 Größenordnungen
mittels Anwendung von positiven und negativen Spannungen auf das Wortgate
einer MONOS Doppelspeichervorrichtung zur Verfügung, wobei die Steuergatekanallänge von etwas
weniger als 50 nm einige Male kleiner als die mittlere lochfreie
Weglänge
ist. Die MONOS Doppelspeicherzelle hat eine extrem kurze Steuergatekanallänge von
weniger als mehrere Mal der mittleren elektronen- und lochfreien
Weglänge.
Diese extrem kurze Speicherkanallänge, welch das Ergebnis der Seitenwandbearbeitungstechniken
ist, stellt einen Löschbetrieb
zur Verfügung,
der wesentlich durch das benachbarte Wortgatekanalpotential beeinflusst wird.
Das benachbart Wortgatepotential beeinflusst direkt die Verteilung
der hochenergetischen Löcher, die
an der Übergangskante
unter dem Speichersteuergate erzeugt werden. Die vorliegende Erfindung nutzt
effektiv die Wortgatespannung, um das Wortkanalpotential benachbart
dem Steuergatekanal während
des Löschens
und Programmierens zu beeinflussen. Es sollte angemerkt werden,
dass, wenn der Steuergatekanal etwa 100 nm oder länger ist,
was länger
als die mehrfache mittlere elektronen- und lochfreie Weglänge ist,
das Wortkanalpotential nicht den benachbarten Kanal beeinflussen
wird, und die gemäß der vorliegenden
Erfindung vorgesehenen Maßnahmen
nicht effektiv sein werden.
-
Beim
zweiten Ausführungsbeispiel
der vorliegenden Erfindung wird das Blocklöschen durch die Wahl der Wortleitung
definiert. Ein zu löschender Block
kann so klein wie eine einzelne Wortleitung oder so groß wie eine
Mehrzahl von Wortleitungen sein. Die Nitridfallenbereiche, die unter
den Steuergates einer ausgewählten
Wortleitung liegen und negativ vorgespannten Steuergates zugeordnet
sind, werden gleichzeitig mit der Anlegung einer negativ angelegten
Spannung an eine ausgewählte
Wortleitung gelöscht.
Die Nitridfallenbereiche, die unter den Steuergates einer nicht
ausgewählten
Wortleitung mit einer positiv angelegten Vorspannung liegen, werden
nicht gelöscht.
-
Beim
dritten Ausführungsbeispiel
der vorliegenden Erfindung wird ein Einzelzellenlöschen vorgesehen.
Eine einzelne MONOS Zelle enthält
zwei benachbarte Nitridfallenstellen (Speicherstellen). Beide Speicherstellen
werden auf einer ausgewählten
Wortleitung mittels Anlegen einer negativen Spannung am Steuergate,
das den zwei Speicherstellen zugeordnet ist, gelöscht. Andere Speicherstellen,
welche die gleiche Steuerleitung und Bitleitung teilen, werden nicht
gelöscht,
wenn die nicht ausgewählten,
diesen Zellen zugeordneten Wortleitungen mit einer positiven Spannung
vorgespannt werden.
-
Beim
vierten Ausführungsbeispiel
der vorliegenden Erfindung wird ein langsameres und verlässlicheres
Verfahren zum Löschen
vorgesehen, das die Haltbarkeit der Speicherzelle erhöht. Dies
ist ein F-N-ähnliches
Löschverfahren,
welches die Wortleitungsspannung verwendet. Das Vorspannen des Substrats
der Speicherzelle ist nicht erforderlich. Sowohl Wortleitungen als
auch Bitleitungen werden auf eine positive Spannung angehoben, und
die Steuergates werden mit einer negativen Spannung vorgespannt.
Dies erzeugt ein großes
elektrisches Feld über
den ONO Film, welcher die Fallenstellen erzeugt. Die Spannungen
werden ausgewählt,
um ein stärkeres
Feld zu erzeugen, als für
die Lochinjektion erforderlich ist. Die Lochinjektion am Übergang
wird durch die große
Wortleitungsspannung unterdrückt.
-
Beim
fünften
Ausführungsbeispiel
der vorliegenden Erfindung wird die Programmierstörung von nicht
ausgewählten
Zellen verbessert. Dies wird mittels Absenken der Spannung an einer
nicht ausgewählten
Wortleitung auf eine kleine negative Spannung erreicht. Dies kann
die Zeit für
eine Störung
auf ein paar Sekunden verbessern. Diese Verbesserung kann auch erreicht
werden mittels Erhöhung
der Spannung der direkt angrenzenden Bitleitung.
-
Beschreibung der Zeichnungen
-
Diese
Erfindung wird unter Bezugnahme auf die begleitenden Zeichnungen
beschrieben, wobei:
-
1 ein
Diagramm einer MONOS-Doppelzellstruktur gemäß dem Stand der Technik ist;
-
2a Vorspannbedingungen
gemäß dem Stand
der Technik für
ein Lochinjektionslöschen durch
ein Band-zu-Band Tunneln an der Bitdiffusionskante zeigt;
-
2b die
Vorspannbedingungen gemäß dem Stand
der Technik für
ein Fowler-Nordheim
Tunnellöschen
mittels Anwendens der gleichen Bitspannung an das Substrat zeigt;
-
3a die
Vorspannbediungenen zeigt, um den Effekt des Wortgatepotentials
auf Löschcharakteristiken
durch Lochinjektion gemäß der vorliegenden
Erfindung zu messen;
-
3b die
Vorspannung einer MONOS-Zelle am rechten Steuergate für verschiedene
Wortkanalbedingungen der vorliegenden Erfindung zeigt;
-
4a ein
schematisches Diagramm der vorliegenden Erfindung mit Bereichsspannungsbedingungen
zum Wortzeilenlöschen
zeigt;
-
4b ein
schematisches Diagramm der vorliegenden Erfindung mit Bereichsspannungsbedingungen
zum Einzelpaar-Zellenlöschen
zeigt;
-
4c ein
schematisches Diagramm der vorliegenden Erfindung mit Bereichsspannungsbedingungen
für ein
FN-ähnliches
Blocklöschen
für eine
bessere Haltbarkeit zeigt;
-
5a ein
schematisches Diagramm der vorliegenden Erfindung mit einer nicht
ausgewählten Wortzeilenspannungsbedingung
zur Minimierung von Programmstörungen
zeigt;
-
5b experimentelle
Daten zur Verbesserung der Programmstörung mittels negativem Vorspannen
des ungewählten
Wortgates zeigt.
-
Beschreibung der bevorzugten
Ausführungsbeispiele
-
Im
Speicherzellenquerschnitt von 3a sind
zwei Steuergates 61 und 62 benachbart einem Wortgate 63 unabhängig auf
Vcgu (linke Seite, nicht ausgewählt)
und Vcgs (rechte Seite, ausgewählt) vorgespannt.
Unterhalb der zwei Steuergates 61 und 62 sind
jeweils Nitridfallenstellen 51t und 52t. Die linke
und rechte Bitdiffusion 41 bzw. 42 sind auf Vbu bzw.
Vbs vorgespannt. Das rechte Steuergate 62 ist das Zielspeicherelement
dessen Nitridfallenstellen im darunterliegenden ONO mit Elektronen
mittels CHE (channel hot electron) gefüllt werden. Während dieses
Löschexperiments
wird das zielseitige rechte Steuergate 62 auf etwa Vcgs
= –3 V
vorgespannt, und die rechte Bitdiffusion 42 wird auf etwa
Vbs = 4 V (Vbs-Bereich kann im Bereich von etwa 3,5 bis 5 V liegen)
vorgespannt. Das Wortgate 63 und Substrat 20 werden
geerdet. Auf der linken, nicht ausgewählten Seite, werden das Steuergate
und die Diffusion auf etwa Vcgu = 4 V bzw. Vbu = 4 V vorgespannt.
-
3b zeigt
die Schwellwertspannung als eine Funktion der Zeit. Drei Kurven
für unterschiedliche
Wortgatespannungen werden gezeigt. Alle anderen Spannungsbedingungen
für die
Steuergates, Diffusion und Substrat sind fest bei Vcgu = 4 V, Vcgs
= –3 V,
Vbu = 4 V, Vbs = 4 V und Vsub = 0. Wenn Vword = 0 ist, wird die
Ziellöschspannung
von Vt = 0,5 V nach 1 s erreicht. Das Vorspannen des Wortgates auf ein
leicht negatives Potential von Vword = –0,5 V verbessert die Löschgeschwindigkeit
um das fast 1000-fache. Dies ist der Fall, da Löcher, die an der Übergangskante
der rechten Diffusion 42 vom Band-zu-Band Tunneln durch
das negative Potential in Richtung des Wortgates gezogen werden
und sich mehr unter dem Zielsteuergate 62 sammeln. Das
Anlegen einer höheren
negativen Spannung von –1
V an das Wortgate verbessert die Löschgeschwindigkeit um mehr
als das 1000-fache. Andererseits erlaubt die Anhebung der Spannung
des Wortgates auf ein positives Potential Vword = 2 V, dass etwas
der Spannung der linksseitigen Diffusion 41 zur Wortgatekanalkante,
benachbart des Zielsteuergatekanals durchkommt. Die Spannung, die
passiert, wird etwa Vword = 2 V minus die Vorspannung der Wortgatevorrichtung
sein, was etwa 1 V ist. Da die Wortgatespannung die Spannung des
Wortgatekanals begrenzt, ist es für die nicht ausgewählte Bitleitungsspannung
nicht wirklich erforderlich größer als
1 V zu sein. Gemäß den Versuchsdaten
verlangsamt eine positive Wortgatekanalspannung von 1 V, die durch das
Anlagen von 2 V an das Wortgate erzeugt wird, die Löschgeschwindigkeit
um das 1000-fache.
Somit kann unter normalen Löschbedingungen,
bei denen das ausgewählte
Wortgate und die ausgewählte
Diffusion auf –3
V bzw. +4 V vorgespannt sind, das Löschen verhindert werden, wenn
eine positive Wortgatespannung efffektiv in einer Speicherzelle
benutzt wird, die einen sehr kurzen Steuergatekanal hat. Beim gleichen,
normalen Löschen
kann unter Anwendung einer negativen Vorspannung am Wortgate zum
ausgewählten
Steuergate und zur ausgewählten Diffusion
das Löschen
die Bedingungen beschleunigen. Gemäß dem ersten Ausführungsbeispiel
der vorliegenden Erfindung wurde das nicht ausgewählte Steuergate
auf eine positive Spannung Vcgu = 4 V vorgespannt. Durch Erhöhen der
nicht ausgewählten Steuergatespannung
und der Wortgatespannung gelangt etwas positive Spannung von der
nicht ausgewählten
Diffusionsseite durch. Jedoch könnte,
selbst wenn das nicht ausgewählte
Steuergate auf Null oder keine negative Spannung Vcgu = 0 V oder –3 V (die gleiche,
wie die ausgewählte
Steuergatespannung Vcgs) vorgespannt wäre, eine positive Wortgatespannung den
gleichen verhindernden Effekt auf die Löschgeschwindigkeit haben. Mittels
Vorspannens des Wortgates auf eine positive Spannung von etwa 3
V bis 4 V, wird sich der Wortgatekanal kapazitiv ankoppeln, wodurch
ein positives Potential zur Verfügung
gestellt wird, um Löcher
aus dem ausgewählten Steuergatekanal
zurückzudrängen.
-
Beim
zweiten Ausführungsbeispiel
der vorliegenden Erfindung wird der Löschblock durch Wortleitungsauswahl
zusätzlich
zur Steuerleitungs- und Bitleitungsauswahl definiert. Ein MONOS-Doppelspeicherzellenbereich
ist in 4a gezeigt, bei dem Speicherzellen 100 in
Reihen und Spalten angeordnet sind, wobei Wortgates 50 durch
Wortleitungen WLn und WLn + 1 horizontal verbunden sind, und Steuergates 53 und 54 und
Diffusionen 55 und 56 durch Steuerleitungen CGn – 1, CGn,
CGn + 1 und CGN + 2 bzw. Bitleitungen BLn – 1, BLn, BLn + 1 und Bln +
2 vertikal verbunden sind. Diese Art von Speicherbereich wird ein
Bitdiffusionsbereich genannt, da die Bitleitungen der benachbarter
Speicherzellen innerhalb einer einzelnen Spalte mit einer Diffusion 55 und 56 verbunden
sind. Innerhalb eines vorgegebenen Speicherbereichs oder -teilbereichs sind
die Speicherleitungen auf etwa –3
V (irgendwo innerhalb des Bereichs von –2 V bis –4 V) vorgespannt, und die
Bitleitungen sind auf etwa 4 V angehoben. Jedoch ist eine weitere
Aufteilung durch Wortleitungsauswahl möglich; eine negative Spannung von
zwischen etwa 0 bis –2,5
V wird an die ausgewählten)
Wortleitung(en) angelegt, und eine positive Spannung von zwischen
etwa 2,5 V und 4 V wird an die nicht ausgewählten Wortleitungen angelegt.
Die ONO-Speicherfilmbereiche 51t und 52t, die
oberhalb des Kanalbereichs 57, unter den Steuergates CGn – 1, CGn,
CGn + 1 und CGn + 2 liegen und mit den negativ vorgespannten Wortgates
in Zusammenhang stehen, werden gleichzeitig gelöscht, während die, positiv vorgespannten
Wortleitungen (2,5~4 V) nicht löschen.
Somit kann ein Löschblock
bestimmt werden, der so klein wie eine einzige Wortleitung oder eine
Mehrzahl von Wortleitungen ist. Zusätzlich sind keine ausgewählten Gates
für die
Steuerleitungen und Bitleitungen erforderlich, so dass Layoutbereich eingespart
wird.
-
Das
dritte Ausführungsbeispiel
der vorliegenden Erfindung stellt ein elektrisches Einzelzellenebenenlöschen für einen
Bitdiffusions-MONOS-Doppelspeicherbereich zur Verfügung. In 4b ist
eine einzelne Speicherzelle 100 am Kreuzungspunkt der ausgewählten Bitleitung
BLn, der ausgewählten
Steuerleitung CGn und der ausgewählten
Wortleitung WLn ausgewählt.
Die ausgewählte
Wortleitung WLn wird auf eine negative Spannung (0 V bis –2,5 V)
vorgespannt, die ausgewählte Bitleitung
BLn wird auf eine positive Spannung (etwa 4 V) vorgespannt, und
die ausgewählte
Steuerleitung CGn wird auf eine negative Spannung von etwa –3 V (im
Bereich von etwa 2 V bis etwa 4 V) vorgespannt. Die anderen, nicht
ausgewählten
Speicherzellen teilen die gleiche, ausgewählte Bitleitung BLn und die ausgewählte Steuerleitung
CGn kann vor einem Löschen
(als Löschschutz
bezeichnet) mittels Anlegen einer positiven Spannung an die nicht
ausgewählten Wortleitungen
wie WLn + 1 geschützt
werden. Diese positive Spannung kann im Bereich von etwa 2,5 V bis
4 V liegen. Die anderen, nicht ausgewählten Steuerleitungen sollten
auf eine positive Spannung (etwa 3 V) vorgespannt werden, und die
anderen, nicht ausgewählten
Bitleitungen sollten auf eine positive Spannung (von etwa 2,5 V
bis 5 V) vorgespannt werden. Die nicht ausgewählten Zellen 100 mit
einer positiven Steuergatevorspannung werden nicht gelöscht, da
die Anzahl der Löcher,
die von Band-zu-Band erzeugt werden, unwesentlich ist. Somit kann
ein auswahlweises Bitebenenlöschen
erreicht werden.
-
Beim
vierten Ausführungsbeispiel
der vorliegenden Erfindung wird ein verlässlicheres, wenngleich langsameres
F-N-ähnliches
Verfahren zum Löschen
als ein Weg vorgestellt, die Haltbarkeit einer Speicherzelle zu
erhöhen.
Mittels effektiver Nutzung der Wortleitungsspannung ist es nicht
erforderlich, das Speicherzellensubstrat vorzuspannen, so dass keine
dreifache Senke benötigt
wird und Bereich gespart wird. 4c zeigt
ein Beispiel der Spannungsbedingungen für dieses "beinahe" F-N-Löschen. Alle Wortleitungen werden
auf etwa 4 V angehoben, die Bitleitungen werden auf etwa 4 V angehoben,
und die Steuerleitungen werden auf etwa –5 V bis –6 V vorgespannt. Obwohl alle
bei der vorliegenden Erfindung angegebenen Spannungen annähernde Werte sind
und in einem vernünftigen
Bereich variiert werden können,
gibt es einen wesentlichen Unterschied bei den Spannungswerten für dieses "beinahe" F-N-Löschen und
das Lochinjektionslöschen.
Der Unterschied zwischen dem "beinahe" F-N-Löschmechanismus
und dem Lochinjektionslöschmechanismus
ist, dass ein stärkeres
elektrisches Feld über
die ONO-Schicht
für das
Austreiben der Elektronen benötigt
wird. Etwa 8 MV/cm wird benötigt,
um die Elektronen von den Nitridfallen 51t und 52t in
die darunterliegenden Kanäle auszutreiben,
verglichen mit etwa 5 bis 6 MV/cm bei der Lochinjektion. Um die
Locherzeugung in am Übergang
zu unterdrücken,
wird die Wortleitung auf eine positive Spannung von etwa 4 V anzuheben,
ausreichend, um die darunterliegende Kanalspannung kapazitiv anzukoppeln,
welche die Löcher
vertreibt. Wenn sich die Wortgatelängenabmessung mit der technischen
Korrektur verringert und die Diffusionen in größerer Nähe zueinander sind, wird die
Spannung unter dem Wortgatekanal näher an den positiven Drainspannungen
als am geerdeten Speichersubstrat sein. In diesem Fall, wird die
Erhöhung
der Wortgatespannung einen noch größeren F-N-Löscheffekt haben.
-
Gemäß dem fünften Ausführungsbeispiel
der vorliegenden Erfindung wird die Programmstörung der nicht ausgewählten Zellen
während
des Programmierens einer ausgewählten
Zelle verbessert. Die Programmzielzelle ist, wie in 5a gezeigt,
die linke Vorrichtung im Schnittpunkt der ausgewählten Steuerleitung CGn + 1,
der ausgewählten
Bitleitung BLn + 1 und der ausgewählten Wortleitung WLn. Die linke
benachbarte Bitleitung CGn ist geerdet, die ausgewählte Bitleitung
BLn + 1 ist auf 4,5 V vorgespannt, und die gewählte Wortleitung WLn ist auf
1,2 V angehoben, was etwas höher
als die Wortgate-Schwellwertspannung
ist, um den Programmierstrom vorzusehen und zu steuern. Eine Verbesserung
bei der Programmstörung
nicht ausgewählter
Zellen kann mittels Vorspannen der nicht ausgewählten Wortleitung(en) WLn +
1 auf eine leicht negative Spannung, wie –1 V, erreicht werden. Es kann
in 5b gesehen werden, dass die Programmstörung von
0,1 s auf ein paar Sekunden als Ergebnis des Anlegens der negativen
Spannung verbessert wird. Um die rechte Vorrichtung der Zielsteuerleitung
CGn + 1 zu schützen,
welche auf der gleichen ausgewählten
Wortleitung WLn liegt, wird die benachbarte Bitleitung BLn + 2 auf
2,2 V angehoben. Dann wird die Differenzspannung Gate-Source am
rechten Steuergate CGn + 1 –1
V (= 1,2 V–2,2
V). Diese negative Spannung Vgs schützt die benachbarte Zelle vor
einer Programmstörung.
Anstelle des Anlegens einer negativen Spannung an ein Wortgate kann
der gleiche Störschutzeffekt
erreicht werden mittels leichter Erhöhung der Spannung der rechts
benachbarten Bitleitung BLn + 1. Der linke Speicherbereich, der
unter dem gleichen ausgewählten
Steuergate CGn + 1 liegt, kann auf diese Weise mittels Anheben von
BLn – 1
vor Programmstörung
geschützt
werden. Die Grundlage einer Programmstörungsverbesserung ist, dass
die Spannung Gate-Source Vgs der nicht ausgewählten Speicherzellen kleiner
als 0 ist. Vgs kann negativ gemacht werden mittels Verringerung der
Spannung der Wortleitung (gleich der Gatespannung) oder mittels
Erhöhung
der Bitleitungsspannung (gleich der Sourcespannung). Die beste Spannung
für eine
negative Vgs wird auf den Faktoren der Vorrichtung, der Leckage,
des Verfahrens und der Schaltungseinfachheit basierend bestimmt.
-
Während die
Erfindung speziell unter Bezugnahme auf bevorzugte Ausführungsbeispiele
derselben gezeigt und beschrieben wurde, ist es für Fachleute
verständlich,
dass verschiedene Änderungen
in der Form und den Details gemacht werden können, ohne den Schutzbereich
der Erfindung zu verlassen.