DE60221893T2

DE60221893T2 - Digital gesteuerte pulsbreiteneinstellungschaltung

Info

Publication number: DE60221893T2
Application number: DE60221893T
Authority: DE
Inventors: Paul W. Kanata DEMONE
Original assignee: Mosaid Technologies Inc
Current assignee: Mosaid Technologies Inc
Priority date: 2001-11-23
Filing date: 2002-09-20
Publication date: 2008-05-08
Anticipated expiration: 2022-09-21
Also published as: WO2003047099A3; AU2002328228A8; EP1451930B1; WO2003047099A2; CN1605155A; ATE370549T1; CN100477523C; TW567675B; DE60221893D1; KR100937066B1; AU2002328228A1; KR20040053363A; EP1451930A2; US6538465B1

Description

Die vorliegende Erfindung betrifft eine Schaltung zum dynamischen Einstellen der Breite von Zeitgebungssignalen von Impulsen.
Hintergrund der Erfindung
Die Anschlusselektronik in automatisierten Testgeräten (automated test equipment, ATE) erfordert im Allgemeinen das Vermögen, eine relative Zeitgebung zwischen ansteigenden und abfallenden Flanken von Anregungsimpulsen, die an eine zu testende Vorrichtung oder ein zu testendes System gerichtet sind, einzustellen. Dieses Einstellungsvermögen oder die Programmierbarkeit lässt systematische Fehlanpassungen und Bitversätze in den Signallaufcharakteristiken einzelner Testkanäle, die ausgeglichen werden sollen, während eines Kalibirierungsvorgangs vor dem Test zu. Die Programmierbarkeit ist daher durch Steuerlogik oder auf einem Steuerprozessor laufende Software zugänglich. Die Genauigkeit der Testgeräte ist durch das Leistungsvermögen der Schaltung zur Einstellung der Zeitgebung begrenzt, so dass entscheidend ist, dass diese Schaltung so genau und vorhersagbar wie möglich arbeitet.
Unter Bezugnahme auf 1 ist eine Schaltung zum Einstellen der Impulsbreite, die in derzeitigen Implementierungen einer ATE-Anschlusselektronik verwendet wird, allgemein mit der Ziffer 100 veranschaulicht. Die Schaltung 100 umfasst ein Paar digital gesteuerter Verzögerungselemente D1 und D2 und ein AND-Gatter 102, und ein OR-Gatter 104 und einen Multiplexer 106. Ein Eingangssignal IN ist an einen Eingang der beiden Verzögerungselementen D1 und D2 gekoppelt. Der Ausgang A des Verzögerungselements D1 ist an einen ersten Eingang von sowohl dem AND-Gatter als auch dem OR-Gatter 104 gekoppelt. Der Ausgang B des Verzögerungselements D2 ist an einen zweiten Eingang von sowohl dem AND-Gatter 102 als auch dem OR-Gatter 104 gekoppelt. Die Ausgänge A1 und B1 des AND-Gatters 102 bzw. des OR-Gatters 104 werden an den Eingang des Multiplexers 106 gekoppelt.
Das Verzögerungselement D1 verzögert das Eingangssignal IN durch ein erstes Verzögerungssignal Delay1 und das Verzögerungselement D2 verzögert das Eingangssignal IN durch ein zweites Verzögerungssignal Delay2. Die Verzögerungssignale Delay1 und Delay2 sind mit einem n-bit großen Steuerwort, wobei n ≥ log₂ S ist, auf eine von S möglichen Einstellungen einstellbar. Unter Bezugnahme auf 2 sind die Charakteristiken der digitalen Verzögerungselemente D1 und D2 veranschaulicht. Idealerweise verläuft die Zeitverzögerung Td mit dem Verlauf der Verzögerung, die von einem minimalen Wert Td_min für einen Wert der Steuerworteingabe der Verzögerung von 0 bis zu einem maximalen Wert Td_max für einen Wert der Steuerworteingabe der Verzögerung von S-1 reicht, linear. Jedes Verzögerungselement bietet eine Auflösung von annähernd
und kann auf vielerlei Weisen realisiert werden. Zum Beispiel kann das Verzögerungselement unter Verwenden einer Folge aus digitalen Logikgattern, in denen entweder ein Schaltstrom, eine Belastbarkeitskapazität oder eine Weglänge von den digitalen Steuereingaben gesteuert wird, realisiert werden.
Unter Bezugnahme auf die 3a und 3b sind Diagramme der Zeitgebung für die in 1 gezeigte Schaltung allgemein mit den Ziffern 300 bzw. 350 veranschaulicht. 3a veranschaulicht die Zeitgebung für ein Eingangssignal IN, in der der Impuls der Zeitgebung das Eingangssignal IN für die Dauer der Breite des Zeitgebungsimpulses W von einem niedrigen Wert auf einen hohen Wert ändert und das Eingangssignal IN dann auf einen niedrigen Wert zurücksetzt. Dieser Impulstyp wird daher als "Return-to-Zero"-(RTZ-)Impuls bezeichnet. Umgekehrt veranschaulicht 3b die Zeitgebung für ein Eingangssignal IN, in der der Impuls der Zeitgebung das Eingangssignal IN während der Dauer der Breite des Zeitgungsimpulses W von einem hohen Wert auf einen niedrigen Wert ändert und das Eingangssignal IN dann auf einen hohen Wert zurücksetzt. Dieser Impulstyp wird daher als "Return-to-One"-(RTO-)Impuls bezeichnet.
Die Ausgabe A des Verzögerungselements D1 ist der Impuls der Zeitgebung, der durch eine erste Verzögerung T_D1 verzögert wurde. Die Ausgabe B des Verzögerungselements D2 ist der Impuls der Zeitgebung, der durch eine zweite Verzögerung T_D2 verzögert wurde. Eine Verzögerungsdifferenz Δt gibt die Differenz zwischen der zweiten Verzögerung T_D2 und der ersten Verzögerung T_D1 wieder. In dem ersten Beispiel wird angenommen, dass die Differenz Δt positiv ist. Der verzögerte Impuls der Eingangssignale A und B wird unter Verwenden des AND-Gatters 102 und des OR-Gatters 104 neu kombiniert. Für den RTZ-Impuls ist die Ausgabe A1 des AND-Gatters 102 ein Impuls mit einer verkürzten Impulsbreite von W – Δt. Die Ausgabe B1 des OR-Gatters 104 ist ein Impuls mit einer verlängerten Impulsbreite von W + Δt. Umgekehrt ist für den RTO-Impuls die Ausgabe X des AND-Gatters 102 ein Impuls mit einer verlängerten Impulsbreite von W + Δt. Die Ausgabe Y des OR-Gatters 104 ist ein Impuls mit einer verkürzten Impulsbreite von W – Δt. Für jeden Impuls wählt der Multiplexer 106 je nachdem, ob der Impuls der Zeitgebung verkürzt oder verlängert werden soll, entweder die Ausgabe A1 des AND-Gatters 102 oder die Ausgabe B1 des OR-Gatters 104 aus.
Die oben beschriebene Schaltung ist jedoch von einer Reihe von Problemen betroffen, die ihre Genauigkeit und damit die Genauigkeit der ATE-Systeme, in die sie eingebaut ist, betreffen.
In der US 5,389,828 ist ein programmierbarer Verzögerungsgenerator beschrieben, der einen zusammengesetzten, verzögerten Impuls aus einem Eingangsimpuls erzeugt und die Vorderflanke des zusammengesetzten, verzögerten Impulses wird durch einen Spannungsvergleicher mit einer variablen Höhe der Bezugsspannung, die von einem Digital-zu-Analog-Wandler eingegeben wird und in der ein OR-Gatter die Hinterflanke des zusammengesetzten, verzögerten Impulses mit einem verzögerten Impulseingang, der von einer verzögerten Schaltung eingegeben wird, bestimmt, so dass die Hinterflanke in unabhängiger Weise steuerbar ist, gesteuert.
Eines der wesentlichsten Probleme bei Topologien wie derjenigen, die in der US 5,389,828 offenbart ist, ist die Schwierigkeit, den Ablauf der Verzögerung durch das AND-Gatter 102 und das OR-Gatter 104 über den Betriebsbereich der Schaltung bezüglich der Temperatur und der Netzspannung sowie die erwarteten Herstellungstoleranzen abzugleichen. Die Unsicherheit bei Fehlanpassungen erschwert einem Steuerprozessor die Auswahl der Eingangswerte für die Verzögerung Delay1 und Delay2 und die Auswahl, wann der Multiplexer umgeschaltet werden muss, um eine glatte und kontinuierliche Charakteristik der Durchführung der Impulseinstellung beizubehalten. Diese Unsicherheit in den Charakteristiken des Betreibens der Schaltung beeinträchtigt die funktionelle Genauigkeit der Systemebene eines ATE-Systems, in das dieser Typ Schaltung eingebaut ist.
Es besteht daher der Bedarf nach einer Schaltung, die die Breite eines Eingangszeitgebungsimpulses genauer einstellt. Es ist eine Aufgabe der vorliegenden Erfindung, wenigstens einen der oben angegebenen Nachteile auszuschließen oder abzuschwächen.
Zusammenfassung der Erfindung
Gemäß einem Aspekt der vorliegenden Erfindung werden ein Verfahren und eine Schaltung gemäß den entsprechenden Ansprüchen 1 und 8 zum wahlweisen Einstellen der Breite eines Eingangsimpulses bereitgestellt. Die Schaltung umfasst zwei Stufen. Die erste Stufe verzögert eine Vorderflanke des Eingangsimpulses in Bezug auf eine Hinterflanke des Eingangsimpulses in Übereinstimmung mit einer ersten Steuereingabe. Die zweite Stufe verzögert die Hinterflanke des Eingangsimpulses in Bezug auf die Vorderflanke des Eingangsimpulses in Übereinstimmung mit einer zweiten Steuereingabe.
Kurze Beschreibung der Figuren
Die Ausführungsformen der Erfindung werden nun lediglich mit Hilfe von Beispielen beschrieben werden, wobei auf die folgenden Figuren Bezug genommen wird, in denen:
1 ein schematisches Diagramm einer Schaltung zum Einstellen der Impulsbreite (Stand der Technik) ist;
2 ein Graph ist, der die Zeitverzögerung der in 1 gezeigten Verzögerungselemente (Stand der Technik) veranschaulicht;
3a und 3b Diagramme der Zeitgebung für den Betrieb der in 1 veranschaulichten Schaltung (Stand der Technik) sind;
4 ein schematisches Diagramm einer Schaltung zum Einstellen der Impulsbreite gemäß einer Ausführungsform der vorliegenden Erfindung ist;
5 ein Diagramm der Zeitgebung für den Betrieb der in 4 veranschaulichten Schaltung ist;
6 ein schematisches Diagramm einer Schaltung zum Einstellen der Impulsbreite gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist.
Ausführliche Beschreibung der bevorzugten Ausführungsformen
Der Einfachheit halber bezeichnen gleiche Ziffern in der Beschreibung gleiche Strukturen in den Figuren. Unter Bezugnahme auf 4 ist eine Schaltung zum Einstellen der Impulsbreite gemäß einer ersten Ausführungsform allgemein mit der Ziffer 400 veranschaulicht. Die Schaltung 400 umfasst vier identische, digital programmierbare Verzögerungselemente D3, D4, D5 und D6 und ein Paar NAND-Gatter N1 und N2. Die Schaltung 400 ist in zwei Stufen 402 und 404 angeordnet.
Eine erste Stufe 402 umfasst zwei Verzögerungselemente D3 und D4 und ein NAND-Gatter N1. Ein Eingangssignal IN wird mit den Eingängen der Verzögerungselemente D3 und D4 gekoppelt. Ein Ausgang C des Verzögerungselements D3 wird an einen ersten Eingang des NAND-Gatters N1 gekoppelt. Ein Ausgang D des Verzögerungselements D4 ist an einen zweiten Eingang des NAND-Gatters N1 gekoppelt. Eine zweite Stufe 404 ähnelt in ihrem Aufbau der ersten Stufe 402. Eine Steuereingabe für die Verzögerung an das Verzögerungselement D3 ist in einem mittleren Bereich (ungefähr S/2) fest, während eine Steuereingabe für die Verzögerung an das Verzögerungselement D4 bei einer niedrigsten Einstellung (0) fest ist.
Die zweite Stufe 404 umfasst zwei Verzögerungselemente D5 und D6 und ein NAND-Gatter N2. Ein Ausgangssignal Z von dem NAND-Gatter N1 ist mit den Eingängen der Verzögerungselemente D5 und D6 gekoppelt. Ein Ausgang E des Verzögerungselements D5 ist mit einem ersten Eingang des NAND-Gatters N2 gekoppelt. Ein Ausgang F des Verzögerungselements D6 ist mit einem zweiten Eingang des NAND-Gatters N2 gekoppelt. Ein Ausgangssignal OUT aus dem NAND-Gatter N2 stellt die Ausgabe der Schaltung dar. Eine Steuereingabe für die Verzögerung an das Verzögerungselement D6 ist an der niedrigsten Einstellung (0) fest, während eine Steuereingabe X für eine Verzögerung an das Verzögerungselement D5 von einer externen Quelle (nicht gezeigt) empfangen wird und eine veränderliche Steuereingabe für die Verzögerung an die Schaltung darstellt.
Es wird bevorzugt, dass die vier Verzögerungselemente D3, D4, D5 und D6 nahezu identische Zeigebungscharakteristiken aufweisen. Zum Beispiel beträgt eine bevorzugte maximale Toleranz zwischen den Verzögerungselementen in der vorliegenden Ausführungsform annähernd ein Viertel der Größe der Stufe der Verzögerung oder R/4(S-1). Ein Fachmann wird erkennen, dass diese Toleranz in Abhängigkeit von der Anwendung variieren kann. Obwohl es möglich ist, dass sich die Verzögerungselemente innerhalb der Toleranz ändern, wird ferner bevorzugt, dass sie sich so wenig wie möglich ändern. Dies kann durch Herstellung der vier Verzögerungselemente in einer gemeinsamen, integrierten Schaltung erreicht werden. Alternativ dazu kann diese Anforderung in einer diskreten Implementierung durch Auswahl von Verzögerungselementen mit ähnlichen Betriebscharakteristiken erreicht werden. In einer noch weiteren Alternative könnten die vier Verzögerungselemente so getrimmt werden, dass sie genau zueinander passen. Andere Verfahren zum Erreichen dieser Charakteristiken wird ein Fachmann erkennen können.
Um den Betrieb der Schaltung 400 zu beschreiben, wird die Differenz in den Zeitgebungscharakteristiken der vier Verzögerungselemente D3, D4, D5 und D6 als vernachlässigbar angenommen. Jedes der Verzögerungselemente D3, D4, D5 und D6 empfängt eine n-bit große Steuerworteingabe der Verzögerung, die eine der S Einstellungen, die von 0 bis S-1 reichen, wobei n ≥ log₂ S ist, auswählt. Eine Verzögerung des Verlaufs von dem Eingang bis zum Ausgang Td bei jedem Verzögerungselement weist einen minimalen Wert Td_min für einen Wert der Steuerworteingabe von 0 bis zu einem maximalen Wert Td_max für einen Wert der Steuerworteingabe von S-1 auf. Für jedes Verzögerungselement ist ein einstellbarer Bereich R als R = Td_max – Td_min definiert. Es wird angenommen, dass die Verzögerungselemente zwischen der minimalen und der maximalen Einstellung linear arbeiten, wobei die Verzögerung pro Stufe annähernd R/(S-1) ist.
Die erste Stufe 402 verzögert die ansteigende Flanke des Ablaufs eines RTZ-Impulses in Bezug auf die abfallende Flanke des Ablaufs des Impulses um die Hälfte des einstellbaren Bereichs des Verzögerungselements R/2. Dies wird durch Festsetzen der Steuereingabe der Verzögerung für D3 und D4 auf S/2 bzw. 0 erreicht. Ein Impulseingang mit einer Breite W wird daher durch D4 um eine Zeit Td_min verzögert und durch D3 um eine Zeit von Td_min + R/2 verzögert, was zu einem RTO-Impuls mit einer Breite W – R/2 führt. Unter Bezugnahme auf 5 ist ein Diagramm der Zeitgebung der in 4 gezeigten Schaltung allgemein mit der Ziffer 500 veranschaulicht. Wie veranschaulicht ist, liegt ein Zeitgebungsimpuls mit einer Breite W an dem Eingang IN vor. Am Ausgang D des Verzögerungselements D4 wird der Zeitgebungsimpuls um Td_min verzögert, da der Wert der Steuereingabe der Verzögerung für D4 0 ist. Am Ausgang C des Verzögerungselements D3 wird der Zeitgebungsimpuls um Td_min + R/2 verzögert, da der Wert der Steuereingabe der Verzögerung für D3 S/2 ist. Das NAND-Gatter N1 kombiniert die Ausgänge D und C des Verzögerungselements, so dass die Ausgabe Z hoch ist, wenn nicht beide Ausgänge des Verzögerungselements D und C hoch sind. Dies führt zu dem veranschaulichten RTO-Zeitgebungsimpuls. Da die Zeitgebungsdifferenz Δt zwischen den Ausgängen des Verzögerungselements R/2 ist, ist die Breite der Ausgabe Z des NAND-Gatters W – R/2.
Umgekehrt verzögert die zweite Stufe 404 wahlweise die abfallenden Flanken in einem Ablauf des Impulses in Bezug auf die ansteigenden Flanken in dem Ablauf des Impulses. Die zweite Stufe 404 funktioniert auf ähnliche Weise wie die erste Stufe 402, anstatt einer festen Steuereingabe, kann sich die Steuereingabe an D5 jedoch von 0 bis S-1 ändern. Wie unter Bezugnahme auf die erste Stufe 402 beschrieben ist, kehrt das NAND-Gatter N1 das Eingangssignal um. In ähnlicher Weise kehrt das NAND-Gatter N2 die Ausgabe der zweiten Stufe um, wodurch sie auf einen RTZ-Impuls mit einer von der Steuereingabe an D5 abhängenden Breite zurückkehrt. Unter erneuter Bezugnahme auf 5 wird die Ausgabe Z des NAND-Gatters N1 am Ausgang F des Verzögerungselements D6 um Td_min verzögert. Am Ausgang E des Verzögerungselements D5 wird die Ausgabe Z des NAND-Gatters N1 in Übereinstimmung mit dem Wert der veränderlichen Steuereingabe X der Verzögerung verzögert. Die Verzögerung am Ausgang E des Verzögerungselements D5 kann somit eine Zeitverzögerung bereitstellen, die von Td_min bis Td_max reicht. Die Ausgabe OUT des NAND-Gatters N2 ist logisch niedrig, wenn nicht einer der beiden Ausgänge E und F des Verzögerungselements logisch niedrig sind. Wenn die veränderliche Steuereingabe X der Verzögerung auf 0 gesetzt ist, ist die Verzögerung am Ausgang E des Verzögerungselements D5 Td_min. Da die Differenz der Zeitgebung Δt zwischen den Ausgängen E und F des Verzögerungselements 0 ist, ist die Breite der Ausgabe OUT des NAND-Gatters W – R/2. Wenn die variable Steuereingabe X der Verzögerung auf S-1 gesetzt ist, ist die Verzögerung am Ausgang E des Verzögerungselements D5 Td_max. Da die Differenz der Zeitgebung Δt zwischen den Ausgängen E und F der Verzögerungselemente R ist, ist die Breite des Ausgang OUT des NAND-Gatters W + R/2.
Obwohl die oben beschriebene Ausführungsform die Funktionsweise der Schaltung mit einem RTZ-Impuls als Eingang veranschaulicht, wird ein Fachmann erkennen, dass der Eingangsimpuls auch ein RTO-Impuls sein kann. Für eine Allgemeingültigkeit wird die ansteigende Flanke eines RTZ-Impulses, die einer absteigenden Flanke eines RTO-Impulses entspricht, daher auch als eine Vorderflanke bezeichnet werden. In ähnlicher Weise wird die abfallende Flanke eines RTZ-Impulses, die einer ansteigenden Flanke eines RTO-Impulses entspricht, auch als Hinterflanke bezeichnet werden.
Der effektive Betrieb der Schaltung 400 als Ganzes kann wie folgt beschrieben werden. Die erste Stufe 402 der Schaltung 400 verzögert die Vorderflanke eines einkommenden Impulses IN in Bezug auf dessen Hinterflanke um R/2. Die zweite Stufe 404 der Schaltung 400 verzögert die Hinterflanke ihres einkommenden Impulses Z in Bezug auf dessen Vorderflanke um eine veränderliche Dauer einer Zeitverzögerung, die durch die veränderlichen Steuereingabe X der Verzögerung definiert ist. Wenn die veränderliche Steuereingabe X der Verzögerung 0 ist, wird die Vorderflanke um R/2 verzögert und die Hinterflanke wird überhaupt nicht verzögert. Die Breite des Ausgangsimpulses OUT ist W – R/2. Wenn die veränderliche Steuereingabe X der Verzögerung eine Verzögerungsdauer von R/2 in dem Verzögerungselement D5 liefert, werden sowohl die Vorderflanke als auch die Hinterflanke um die gleiche Dauer verzögert und die Breite des Ausgangsimpulses ist W. Der durch die Ausgabe OUT ausgegebene Impuls weist daher die gleiche Breite der Impulse auf, die durch die Eingabe IN geliefert wird. Wenn die veränderliche Steuereingabe X der Verzögerung eine Verzögerung von R in dem Verzögerungselement D5 liefert, wird die Vorderflanke um R/2 verzögert und die Hinterflanke wird um R verzögert. Die Breite des Ausgangsimpulses ist daher W + R/2. Des Weiteren wird ein Fachmann erkennen können, dass verschiedene Werte für die veränderliche Verzögerungsdauer zu unterschiedlichen Impulsbreiten führen werden. Es kann daher gesehen werden, dass die unter Bezugsnahme auf die Ziffer 400 beschriebene Schaltung die Breite eines Eingangsimpulses zur Zeitgebung genau einstellt.
Die Betriebscharakteristiken der unter Bezugnahme auf die 4 beschriebenen Ausführungsform können in manchen Fällen an einer durch das NAND-Gatter N2 verursachten, zunehmenden Verzögerung des Ablaufs leiden. Im Besonderen können die Betriebscharakteristiken leiden, wenn beide Eingänge an das NAND-Gatter N2 innerhalb eines Zeitintervalls mit einer ähnlichen Größenordnung für die Umschaltzeit der Eingänge und der Ausgänge des NAND-Gatters N2 abfallen. Dies kann zum Beispiel eintreten, wenn die Eingabesteuerung an das Verzögerungselement D5 nahe null ist und die Auflösung R/(S-1) der Verzögerungselemente kleiner als die Anstiegs- und Abfallszeit der Eingaben und Ausgaben des NAND-Gatters ist.
In einer alternativen Ausführungsform der Erfindung wird eine alternative Implementierung einer Schaltung zum Einstellen der Impulsbreite bereitgestellt, die dieses Problem vermeidet. Unter Bezugnahme auf 6 wird eine bevorzugte Schaltung zum Einstellen der Impulsbreite allgemein mit der Ziffer 600 veranschaulicht. Die verbesserte Schaltung ähnelt der in 4 veranschaulichten Schaltung, außer dass diese ferner feste Verzögerungselemente D7 und D8 einschließt. Das feste Verzögerungselement D7 ist zwischen dem Ausgang C des Verzögerungselements D3 und dem Eingang des NAND-Gatters N1 gekoppelt. Das feste Verzögerungselement D8 ist zwischen dem Ausgang E des Verzögerungselements D5 und dem Eingang des NAND-Gatters N2 gekoppelt. Die Verzögerung der festen Verzögerungselemente D7 und D8 liegt in der Größenordnung des Maximums der Anstiegs- und der Abfallzeit der Eingaben und Ausgaben des NAND-Gatters N2. Das feste Verzögerungselement D8 liefert eine minimale Auftrennung zwischen der Ankunft der Eingänge der abfallen Flanke und N2. Die Auftrennung vermeidet die unerwünschte Modulation des Ablaufs der Verzögerung des NAND-Gatters N2. Das feste Verzögerungselement D7 hebt den Versatz der Zeitgebung, der durch D8 in die zweite Stufe eingeführt wurde, auf und behält die Fähigkeit bei, die Impulsbreiten um eine gleiche Dauer zu schrumpfen oder anwachsen zu lassen.
Die in den verschiedenen Ausführungsformen der Erfindung beschriebenen Schaltungen zum Einstellen der Impulsbreite können dazu verwendet werden, die Impulsbreite periodischer Signale für andere Zwecke als das Formen einer Wellenform der Anregung in automatisierten Testgeräten genau zu manipulieren. Andere Anwendungen schließen den Ausgleich von Vorsignalen und Nachsignalen für Verbindungen über Sendekanäle, die für eine Begrenzung der Bandbreite, Zwischensymbolstörungen oder andere Verzerrungen empfänglich sind, ein. Eine weitere mögliche Anwendung ist die Takterzeugung und -aufteilung in große, integrierte Hochleistungsschaltungen. Die einstellbare Wellenform, die von der Schaltung zum Formen eines Impulses bereitgestellt wird, wäre für den Ausgleich von Unregelmäßigkeiten in der Zwischenverbindung der Taktverteilung nützlich. Eine noch weitere Verwendung für die Schaltung zum Formen des Impulses ist, eine Taktwellenform lokal oder global wahlweise zu ändern, um die Bestätigung der Gestaltung, die Charakteristiken der Konstruktion und Bestimmung des Randes der Zeitgebung zu unterstützen und ein Schutzband während den mit der Herstellung verbundenen Tests.
Obwohl die Erfindung unter Bezugnahme auf spezielle Ausführungsformen beschrieben wurde, werden für einen Fachmann verschiedene Modifikationen ersichtlich, ohne von dem Umfang der Erfindung, wie er in den beigefügten Ansprüchen angegeben ist, abzuweichen.

Claims

Digital gesteuerte Schaltung zum wahlweisen Einstellen der Breite eines Eingangsimpulses, wobei die genannte Schaltung umfasst: eine erste Stufe (402) zum Verzögern einer Vorderflanke des genannten Eingangsimpulses in Bezug auf eine Hinterflanke des genannten Eingangsimpulses in Übereinstimmung mit einer ersten Steuereingabe, wobei die genannte erste Stufe (402) ein erstes bzw. ein zweites digital programmierbares Verzögerungselement (D3, D4), um den Eingangsimpuls parallel zu verzögern, und ein erstes NAND-Logikgatter (N1), um die Ausgaben von dem genannten ersten und von dem genannten zweiten Verzögerungselement (D3, D4) zu kombinieren, umfasst; und eine zweite Stufe (404) zum Verzögern der genannten Hinterflanke des genannten Eingangsimpulses in Bezug auf die genannte Vorderflanke des genannten Eingangsimpulses in Übereinstimmung mit einer zweiten Steuereingabe, wobei die genannte zweite Stufe (404) ein drittes und ein viertes digital programmierbares Verzögerungselement (D5, D6), um den genannten Eingangsimpuls parallel zu verzögern, und ein zweites NAND-Logikgatter (N2), um die Ausgaben von dem genannten dritten und von dem genannten vierten Verzögerungselement (D5, D6) zu kombinieren, umfasst; wobei die genannte erste Steuereingabe fest ist und die Verzögerung in dem genannten ersten digital programmierbaren Verzögerungselement (D3) setzt; die genannte zweite Steuereingabe veränderlich ist, sodass die genannte Breite des genannten Eingangsimpulses durch einen Betrag eingestellt wird, der durch die genannte zweite Steuereingabe bestimmt ist und die Verzögerung in dem genannten dritten digital programmierbaren Verzögerungselement (D5) setzt; das genannte zweite und das genannte vierte digital programmierbare Verzögerungselement (D4, D6) in dem genannten vorgegebenen Bereich eine minimale Verzögerung liefern; das genannte erste Verzögerungselement (D3) eine Verzögerung liefert, die die Hälfte des genannten vorgegebenen Verzögerungsbereichs ist, und das genannte dritte Verzögerungselement (D5) eine veränderliche Verzögerung in dem genannten vorgegebenen Verzögerungsbereich liefert.
Digital gesteuerte Schaltung gemäß Anspruch 1, die zwischen dem genannten ersten Verzögerungselement und dem genannten ersten Logikgatter ein weiteres festes Verzögerungselement (D7) umfasst.
Digital gesteuerte Schaltung gemäß Anspruch 1, die zwischen dem genannten dritten Verzögerungselement und dem genannten zweiten Logikgatter ein weiteres festes Verzögerungselement (D8) umfasst.
Digital gesteuerte Schaltung gemäß Anspruch 1, bei der das genannte erste, das genannte zweite, das genannte dritte und das genannte vierte digital programmierbare Verzögerungselement (D3, D4, D5, D6) im Wesentlichen gleichwertige Zeitgebungscharakteristiken aufweisen.
Digital gesteuerte Schaltung gemäß Anspruch 1, bei der das erste, das zweite, das dritte und das vierte Verzögerungselement (D3, D4, D5, D6) in einer gemeinsamen integrierten Schaltung hergestellt sind.
Digital gesteuerte Schaltung gemäß Anspruch 5, bei der die Schaltung durch Auswählen des ersten, des zweiten, des dritten und des vierten Verzögerungselements (D3, D4, D5, D6) aus mehreren Verzögerungselementen hergestellt wird, wobei die ausgewählten Verzögerungselemente im Wesentlichen gleichwertige Zeitgebungscharakteristiken aufweisen.
Digital gesteuerte Schaltung gemäß Anspruch 5, bei der die Schaltung dadurch hergestellt wird, dass das erste, das zweite, das dritte und das vierte Verzögerungselement (D3, D4, D5, D6) so getrimmt werden, dass sie im Wesentlichen gleichwertige Zeitgebungscharakteristiken aufweisen.
Verfahren zum wahlweisen Einstellen einer Eingangsimpulsbreite unter Verwendung einer digital gesteuerten Schaltung, wobei das Verfahren die folgenden Schritte umfasst: Verzögern einer Vorderflanke des genannten Eingangsimpulses in Übereinstimmung mit einer ersten Steuereingabe unter paralleler Verwendung eines ersten bzw. eines zweiten digital programmierbaren Verzögerungselements (D3, D4) und eines ersten NAND-Logikgatters (N1), um die Ausgaben von dem genannten ersten und von dem genannten zweiten Verzögerungselement (D3, D4) zu kombinieren; und Verzögern einer Hinterflanke des genannten Eingangsimpulses in Übereinstimmung mit einer zweiten Steuereingabe unter paralleler Verwendung eines dritten und eines vierten digital programmierbaren Verzögerungselements (D5, D6) und eines zweiten NAND-Logikgatters (N2), um die Ausgaben von dem genannten ersten und von dem genannten zweiten Verzögerungselement (D5, D6) zu kombinieren; wobei die genannte erste Steuereingabe fest ist und die Verzögerung in dem genannten ersten digital programmierbaren Verzögerungselement (D3) setzt; die genannte zweite Steuereingabe veränderlich ist, sodass die genannte Breite des genannten Eingangsimpulses durch einen Betrag eingestellt wird, der durch die genannte zweite Steuereingabe bestimmt ist und die Verzögerung in dem genannten dritten digital programmierbaren Verzögerungselement (D5) setzt; das genannte zweite und das genannte vierte digital programmierbare Verzögerungselement (D4, D6) in dem genannten vorgegebenen Bereich eine minimale Verzögerung liefern; das genannte erste Verzögerungselement (D3) eine Verzögerung liefert, die die Hälfte des genannten vorgegebenen Verzögerungsbereichs ist und das genannte dritte Verzögerungselement (D5) eine veränderliche Verzögerung in dem genannten vorgegebenen Verzögerungsbereich liefert, wobei die genannte Eingangsimpulsbreite in Übereinstimmung mit einer Differenz zwischen der Verzögerung der genannten Vorderflanke und der Verzögerung der genannten Hinterflanke eingestellt wird.