-
Technisches
Gebiet
-
Diese
Erfindung betrifft im Allgemeinen Flash-Speichersysteme und ein
Verfahren zum Löschen
von Flash-Speicherzellen, das in Flash-Speichersystemen eingesetzt
wird. Insbesondere betrifft die Erfindung Doppelbit-Flash-Speichersysteme
und Verfahren zum Löschen
eines Sektors eines Arrays aus Doppel-Bit-Flash-Speicherzellen,
die in einem Flash-Speichersystem
eingesetzt sind. Im Besonderen betrifft diese Erfindung Doppelbit-Flash-Speichersysteme und
ein Verfahren zum Löschen
eines Sektors, das eine Gleichförmigkeit
beim Löschen
für alle
Bits in dem Doppelbit-Flash-Speichersystem bietet und das eine erhöhte Geschwindigkeit
bei der Löschroutine
bereitstellt.
-
Hintergrund
-
Ein
Flash-Speicher ist eine Art eines elektronischen Speichermediums,
das wiederholt beschrieben werden kann, und das seinen Inhalt beibehält, ohne
dass die Versorgungsspannung benötigt
wird. Flash-Speicherbauelemente besitzen im Allgemeinen eine Lebensdauer
von 100 000 bis 300 000 Schreibzyklen. Anders als dynamische Speicher
mit wahlfreiem Zugriff (DRAM) und statische Speicher mit wahlfreiem Zugriff
(SRAM), in denen ein einzelnes Byte gelöscht werden kann, werden in
Flash-Speichern typischerweise Blöcke oder Sektoren mit einer
festgelegten Anzahl an Bits gelöscht
und beschrieben. Flash-Speicher entstanden aus elektrische löschbaren
Nur-Lese-Speicher- (EEPROM) Chiptechnologien, die in der Schaltung
gelöscht
werden können,
wobei die Flash-Speicher kostengünstiger
sind und eine höhere
Dichte aufweisen. Diese neue Kategorie an EEPROM's erweist sich als ein wichtiger nicht
flüchtiger
Speicher, der die Vorteile der Dichte des EPROM's mit der elektrischen Löschbarkeit
des EEPROM's vereinigt.
-
Konventionelle
Flash-Speicher sind aus einer Zellenstruktur aufgebaut, in der in
jeder Zelle ein einzelnes Bit an Information gespeichert ist. In
einer derartigen Einzelzellen-Speicherarchitektur
enthält
jede Zelle typischerweise eine Metall-Oxid-Halbleiter- (MOS) Transistorstruktur
mit einem Source, einem Drain und einem Kanal in einem Substrat
oder P-Potentialtopf bzw. Wanne, sowie eine gestapelte Gatestruktur,
die über dem
Kanal angeordnet ist. Das gestapelte Gate kann ferner eine dünne Gatedielektrikumsschicht
(die manchmal auch als Tunneloxid bezeichnet wird) aufweisen, die
auf der Oberfläche
der P-Wanne ausgebildet
ist. Das gestapelte Gate enthält
ferner ein schwebendes bzw. potential freies Polysiliziumgate, das über dem
Tunneloxid liegt, und weist ferner eine dielektrische Zwischenpolyschicht
auf, die über
dem schwebenden Gate angeordnet ist. Die dielektrische Zwischenpolyschicht
wird häufig
als ein Mehrschichtisolator ausgebildet, etwa eine Oxid-Nitrid-Oxid- (ONO)
Schicht mit zwei Oxidschichten, die eine Nitridschicht einschließen. Schließlich liegt ein
Polysiliziumsteuergate über
der dielektrischen Zwischenpolyschicht.
-
Das
Steuergate ist mit einer Wortleitung verbunden, die mit einer Reihe
derartiger Zellen verbunden ist, um Sektoren in einer typischen
NOR-Konfiguration zu bilden. Des weiteren sind die Drain-Gebiete
der Zellen zusammen mit einer leitenden Bit-Leitung verbunden. Der
Kanal der Zelle leitet Strom zwischen dem Source und dem Drain,
wobei dies durch ein elektrisches Feld gesteuert ist, das sich in
dem Kanal durch die gestapelte Gatestruktur ausbildet. In der NOR-Konfiguration
ist jeder Drain-Anschluss der Transistoren in einer einzelnen Spalte
mit der gleichen Bit-Leitung verbunden. Des weiteren ist für jede Flash-Zelle
der gestapelte Gateanschluss mit einer anderen Wortleitung verbunden,
und für
alle Flash-Zellen
in dem Array sind die entsprechenden Source-Anschlüsse mit
einem gemeinsamen Source-Anschluss verbunden. Während des Betriebs werden einzelne
Flash-Zellen über
die entsprechende Bit-Leitung und Wort-Leitung angesprochen, wobei
periphere Decodier- und
Steuerschaltungen zum Programmieren (Schreiben), Lesen oder Löschen verwendet
werden.
-
Eine
Einzelbit-Speicherzelle mit gestapeltem Gate wird programmiert,
indem eine Spannung an das Steuergate angelegt wird und das Source
mit Masse verbunden wird, und wobei das Drain ein vorbestimmtes Potential,
das höher
als das Sourcepotential ist, erhält.
Ein sich einstellendes hohes elektrisches Feld über dem Tunneloxid führt zu einem
Phänomen,
das als „Fowler-Nordheim"-Tunneln bezeichnet
wird.
-
Während des
Fowler-Nordheim-Tunnels dringen Elektronen in dem Kanalgebiet der
Kernzelle durch das Gateoxid in das schwebende Gate ein und werden
in dem schwebenden Gate eingefangen, da das schwebende Gate von
dem Zwischen-Polydielektrikum und dem Tunneloxid umgeben ist. Als
Folge der eingefangenen Elektronen steigt die Schwellwertspannung
der Zelle an. Diese Änderung
der Schwellwertspannung (und damit der Kanalleitfähigkeit)
der Zelle, die durch die eingefangenen Elektronen hervorgerufen
wird, bewirkt, dass die Zelle programmiert ist.
-
US2002/031012
offenbart ein Verfahren zum Angleichen von Schwellwertspannungen
in Flash-Speicherzellen, um die Problematik des zu starken Löschens zu
verringern und die Anzahl der Lebensdauerzyklen für ein Speicherray
zu maximieren.
-
Um
eine typische Einzelbit-Flash-Speicherzelle mit gestapeltem Gate
zu löschen,
wird eine Spannung an das Source angelegt, das Steuergate wird auf
einem negativen Potential gehalten und das Drain bleibt schwebend
bzw. potentialfrei. Unter diesen Bedingungen stellt sich ein elektrischen
Feld in dem Tunneloxid zwischen dem schwebenden Gate und dem Source
ein. Die Elektronen, die in dem schwebenden Gate eingefangen sind,
fließen
in Richtung zu dem Bereich des schwebenden Gates, der über dem
Source-Gebiet liegt, sammeln sich dort an und werden aus dem schwebenden
Gate in das Source-Gebiet durch das Fowler-Nordheim-Tunneln über das
Tunneloxid herausgelöst.
Die Zelle ist gelöscht,
wenn die Elektronen aus dem schwebenden Gate entfernt sind.
-
In
konventionellen Einzelbit-Flash-Speicherbauelementen wird eine Verifizierung
des Löschens
ausgeführt,
um zu bestimmen, ob jede Zelle in einem Block oder einer Gruppe
aus Zellen vollständig
gelöscht
ist. Aktuelle Verfahren zum Verifizieren des Löschens einzelner Bits ermöglichen
das Verifizieren des Zelllöschens und
ein Ausführen
weiterer Löschvorgänge für individuelle
Zellen, die die anfängliche
Verifizierung des Löschens
nicht bestehen. Der Löschstatus
der Zelle wird wiederum verifiziert und der Prozess wiederholt sich,
bis die Zelle ausreichend gelöscht
ist oder die Zelle als nicht mehr verwendbar erkannt wird.
-
In
der jüngeren
Vergangenheit wurden Doppelbit-Flash-Speicherzellen eingeführt, die
das Speichern von zwei Bits an Information in einer einzelnen Speicherzelle
ermöglichen.
Die konventionellen Programmier- und Löschverifizierungsverfahren,
die in Einzelbit-Architekturen
mit gestapelten Gate eingesetzt werden, sind für derartige Doppelbit-Bauelemente nicht
geeignet. Die Doppelbit-Flash-Speicherstrukturen verwenden kein schwebendes
Gate, wie etwa die ONO-Flash-Speichereinrichtung, die eine Polysiliziumschicht über der ONO-Schicht
verwendet, um Wortleitungsverbindungen bereitzustellen. Techniken,
die in Verbindung mit konventionellen Einzelbit-Flash-Speicherbauelementen
entwickelt wurden, sind nicht effizient für die neuen Doppelbit-Flash-Speicherzellen.
-
In
der Doppelbit-Flash-Speicherzelle wird eine sogenannte Architektur
mit virtueller Masse angewendet, in der das Source eines Bits als
das Drain eines benachbarten Bits dient. Während der Lesevorgänge ist der Übergang,
der am nächsten
zu der ausgelesenen Zelle liegt, als der Masseanschluss verwendet,
und die andere Seite der Zelle ist der Drain-Anschluss. Dies wird als umgekehrtes
Lesen bezeichnet. Das Drain wird während des Programmierens und
Löschens
auf den nächstgelegenen Übergang
zurückgeschaltet,
so dass dieser die Drain-Spannung Vdrain anstatt Masse aufweist,
die für
Lese- und Verifiziervorgänge
verwendet wird. Ein Problem beim Betrieb mit einer Doppelbiteinrichtung
besteht darin, dass, da ein gesamter Sektor aus Speicherzellen des
Arrays als Block gelöscht
wird, ein typisches Flash-Speicherarraybauelement nicht den Löschstrom
führen
kann, der durch die relativ große
Anzahl an Zellen erzeugt wird, die gleichzeitig während der
Doppel- oder Dualbit-LÖschsignalführung gelöscht wird.
-
Ein
Verfahren zum Löschen
eines Flash-Speichers gemäß dem Oberbegriff
des Anspruchs 1 ist aus US 2002/031012 bekannt.
-
Daher
besteht ein Bedarf für
ein Verfahren zum Löschen
der Flash-Speicherzellen in schneller Weise und so, dass die Ladungspumpe
des Speicherarraybauelements den Löschstrom aufbringen kann.
-
Überblick über die
Erfindung
-
Gemäß der vorliegenden
Erfindung werden die Ziele und Vorteile durch ein Verfahren zum
Löschen eines
Sektors einer Flash-Speichereinrichtung gemäß dem Anspruch 1 erreicht.
-
Gemäß einem
ersten Aspekt der Erfindung werden alle Zellen in einem Sektor vorprogrammiert
und alle Zellen in dem Sektor werden vorgelöscht durch Anlegen mindestens
eines Satzes aus Vorlöschspannungen.
-
Gemäß einem
zweiten Aspekt der Erfindung werden alle Zellen in dem Sektor für das Löschen verifiziert,
nachdem der mindestens eine Satz aus Vorlöschspannungen angelegt ist,
und wenn alle Zellen als gelöscht
verifiziert sind, werden alle Zellen einer Weich-Programmierroutine unterzogen.
-
Gemäß einem
dritten Aspekt der Erfindung werden alle Zellen einer standardmäßigen Löschroutine unterzogen,
wenn alle Zellen nach der Vorlöschphase
als nicht gelöscht
verifiziert werden.
-
Gemäß einem
vierten Aspekt der Erfindung ist der mindestens eine Satz aus Vorlöschspannungen
ein Satz an vorgegebenen Vorlöschspannungen,
die durch eine Metalloptionsmaskenschicht, die während des Herstellens der Flash-Speichereinrichtung
angewendet wird, oder durch CAM's
(inhaltsadressierbare Speicher), die während des Testens vor dem Ausliefern
programmiert werden, vorgegeben werden. Gemäß einem fünften Aspekt der Erfindung
wird nach dem Anwenden des anfänglichen
Satzes aus vorgegebenen Vorlöschspannungen
bestimmt, ob die Anzahl der Löschimpulse
die Anzahl der Löschimpulse,
die für
den anfänglichen Satz
aus vorgegebenen Vorlöschspannungen
vorgegeben sind, überschritten
ist oder nicht. Wenn nicht, werden zusätzliche Impulse in dem anfänglichen
Satz aus Vorlöschspannungen
an den Sektor angelegt. Wenn die Anzahl der angelegten Impulse gleich
der Anzahl der Löschimpulse
ist, die für
den anfänglichen
Satz aus vorgegebenen Vorlöschspannungen
vorgegeben ist, wird bestimmt, ob ein weiterer Satz aus vorgegebenen Vorlöschspannungen
anzulegen ist. Wenn nicht, geht das Verfahren zu der standardmäßigen Löschroutine weiter,
wenn ein weiterer Satz aus vorgegebenen Vorlöschspannungen anzugeben ist,
wird ein nächster
Satz aus vorgegebenen Vorlöschspannungen
an den Sektor angelegt.
-
Gemäß einem
sechsten Aspekt der Erfindung wird der Sektor einer standardmäßigen Löschroutine unterzogen,
nachdem das Anlegen der vorgegebenen Sätze aus Vorlöschspannungen
abgeschlossen ist und wenn der Sektor als nicht gelöscht verifiziert
wird.
-
Die
beschriebene Erfindung stellt damit ein Verfahren zum Löschen eines
gesamten Sektors einer Flash-Speichereinrichtung in gleichförmiger Weise
bereit, ohne dass die Geschwindigkeit des Löschens reduziert wird und ohne
dass der verfügbare
Strom aus einer standardmäßigen Ladungspumpe überschritten
wird.
-
Die
vorliegende Erfindung kann durch Studium der folgenden detaillierten
Beschreibung in Verbindung mit den begleitenden Zeichnungen besser
verstanden werden. Wie der Fachmann aus der folgenden Beschreibung
entnehmen kann, ist eine Ausführungsform
der Er findung in anschaulicher Weise gezeigt und beschrieben, um
damit die beste Art des Ausführens
der Erfindung zu stellen. Man erkennt, dass die Erfindung in anderen
Ausführungsformen
praktiziert werden kann und dass diverse Details in diversen Aspekten
modifiziert werden können,
ohne dass damit von dem Schutzbereich der Erfindung abgewichen wird.
Daher sind die Zeichnungen und die detaillierte Beschreibung lediglich
als anschaulich und nicht als einschränkend zu betrachten.
-
Kurze Beschreibung
der Zeichnungen
-
Die
neuen Merkmale, die als kennzeichnend für die Erfindung betrachtet
werden, werden in den angefügten
Patentansprüchen
dargelegt. Die Erfindung selbst sowie eine bevorzugte Art der Verwendung
und weitere Aufgaben und Vorteile davon werden jedoch am besten
verstanden, indem die folgende detaillierte Beschreibung einer anschaulichen
Ausführungsform
in Verbindung mit den begleitenden Zeichnungen studiert wird, in
denen:
-
1 eine
Seitenquerschnittsansicht einer beispielhaften Doppelbit-Speicherzelle
ist, in der diverse Aspekte der vorliegenden Erfindung verwirklicht
sind;
-
2a eine
schematische Ansicht ist, die die Verbindungen eines Bereichs eines
Arrays zeigt;
-
2b das
Problem darstellt, das mit einem Verfahren zum Löschen von Bereichen eines Sektors
aus Flash-Speicherzellen verknüpft
ist;
-
3 eine
schematische Blockansicht eines Systems zeigt, das ausgebildet ist,
diverse Aspekte der Erfindung auszuführen; und
-
4 ein
Flussdiagramm ist, das das Verfahren zur Anwendung von Vorlöschspannungen
in Schritten gemäß der vorliegenden
Erfindung darstellt.
-
Art bzw. Arten zum Ausführen der
Erfindung
-
Es
wird nun detailliert auf eine spezielle Ausführungsform oder spezielle Ausführungsformen
der vorliegenden Erfindung verwiesen, die von den Erfindern gegenwärtig zum
Praktizieren der Erfindung als bester Modus erachtet werden.
-
Es
sei nun auf die Figuren verwiesen; 1 zeigt
eine beispielhafte Doppelbit-Speicherzelle 10,
in der einer oder mehrere der diversen Aspekte der vorliegenden
Erfindung ausgeführt
werden können.
Die Speicherzelle 10 umfasst eine Siliziumnitridschicht 16,
die zwischen einer oberen Siliziumdioxidschicht 14 und
einer unteren Siliziumdioxidschicht 18 eingeschlossen ist,
wodurch eine als ONO-Schicht 30 bekannte Schicht gebildet
wird. Eine Polysiliziumschicht 12 liegt über der
ONO-Schicht 30 und stellt eine Wortleitungsverbindung zu
der Speicherzelle 10 bereit. Eine erste Bitleitung 32 verläuft unter
der ONO-Schicht 30 unter einem ersten Gebiet 4 und
eine zweite Bitleitung 34 verläuft unter der ONO-Schicht 30 unter
einem zweiten Gebiet 6. Die Bitleitungen 32 und 34 sind
aus einem leitenden Material 24 hergestellt. Borkernimplantationsgebiete 20 sind an
beiden Enden jeder Bitleitung 32 und 34 vorgesehen,
an Stellen, an denen die Bitleitungen auf die untere Siliziumdioxidschicht 18 treffen,
oder entlang des gesamten Transistors. Die Borkernimplantationsgebiete
sind stärker
dotiert als das P-Substrat 9 und unterstützen das
Steuern der Vt der Speicherzelle 10. Die Zelle 10 liegt auf
einem P-Substrat 9, wobei der leitende Bereich 24 der
Bitleitungen 32 und 34 aus einem N+-Arsenimplantationsgebiet
gebildet ist, so dass ein Kanal 8 über das P-Substrat 9 gebildet
wird. Die Speicherzelle 10 ist ein einzelner Transistor
mit in ihrer Funktion austauschbaren Source- und Drain-Komponenten,
die aus den N+-Arsenimplantationsbereichen 24 gebildet
sind, die auf dem P-Substratgebiet 9 angeordnet sind, wobei
ein Gate als Teil einer Polysiliziumwortleitung 12 ausgebildet
ist.
-
Die
Siliziumnitridschicht 16 bildet eine Ladungsträgereinfangschicht.
Das Programmieren einer Zelle wird erreicht, indem geeignete Spannungen
an die Bitleitung, die als ein Drainanschluss dient, und an das
Gate angelegt werden und indem die Source-Bitleitung, die als der
Source-Anschluss dient, auf Masse gelegt bzw. geerdet wird. Die
Spannungen erzeugen elektrische Felder entlang dem Kanal, wodurch
Elektronen beschleunigt werden und von der Substratschicht 9 in
die Schicht 16 aus Nitrid übergehen können, was als Injektion heißer Elektronen
bekannt ist. Da die Elektronen die meiste Energie an dem Drain gewinnen,
werden diese Elektronen eingefangen und bleiben in der Schicht 16 aus
Nitrid in der Nähe
des Drains gespeichert. Die Zelle 10 ist im Allgemeinen
gleichförmig
und das Drain und das Source sind in ihrer Funktion austauschbar.
Da die Schicht 16 aus Silizium nitrid, nichtleitend ist,
kann eine erste Ladung 26 in das Nitrid 16 in
der Nähe
eines ersten Endes des zentralen Gebiets 5 eingeführt werden,
und eine zweite Ladung 28 kann in die Schicht 16 aus Siliziumnitrid
in der Nähe
eines zweiten Endes des zentralen Gebiets 5 eingeführt werden.
Wenn sich die Ladung nicht verschiebt, können daher zwei verwendbare
Bits pro Zelle anstatt eines einzelnen Bits pro Zelle erzeugt werden.
-
Wie
zuvor dargelegt ist, kann die erste Ladung 26 in der Schicht 16 aus
Siliziumnitrid an einem ersten Ende des zentralen Gebiets 5 gespeichert
werden, und die zweite Ladung 28 kann an dem anderen Ende
des zentralen Gebiets 5 gespeichert werden, so dass zwei
Bits pro Speicherzelle 10 vorhanden sind. Die Doppelbitspeicherzelle 10 ist
symmetrisch, so dass das Drain und das Source in ihrer Funktion
austauschbar sind. Somit kann die erste Bitleitung 32 als
der Drain-Anschluss und die zweite Bitleitung 34 als der
Source-Anschluss dienen, wenn das linke Bit CO programmiert wird.
In ähnlicher
Weise kann die zweite Bitleitung 34 als der Drain-Anschluss
und die erste Bit-Leitung als der Source-Anschluss zum Programmieren
des rechten Bits C1 dienen.
-
In 2a ist
ein Bereich eines Sektors aus Zellen 200 gezeigt. Der Sektor
ist ein Array aus Doppelbit-Flash-Speicherzellen, etwa den Zellen 10,
wie sie in 1 gezeigt und beschrieben sind.
Der Bereich des Sektors aus Zellen 200 umfasst eine Bitleitungssteuerung 202 und
eine Wortleitungs-Steuerung 204, die I/O- bzw. Eingaben/Ausgaben
während
diverser Operationen decodieren, die an dem Sektor 200 ausgeführt werden
(beispielsweise Operationen wie Programmieren, Lesen, Verifizieren,
Löschen).
Die Bitleitungssteuerung 202 und die Wortleitungssteuerung 204 empfangen
Adressenbusinformationen von einer Systemsteuerung (nicht gezeigt)
oder dergleichen. Doppelbit-Flash-Speicherzellen, etwa die Zellen 10,
werden in m-Reihen und n-Spalten aufgebaut. Eine gemeinsame Wortleitung
ist mit dem Gate jeder Zelle in einer Reihe verbunden, etwa die
Wortleitungen WL0, WL1, WL2 und WLm. Eine gemeinsame Bitleitung
ist mit jedem Bit einer Zelle in einer Spalte verbunden, etwa die
Bitleitungen BL0, BL1 und BLn.
-
2a und
Tabelle 1 zeigen in einen beispielhaften Satz aus Spannungsparametern
zum Ausführen einer
Leseoperation, einer Programmieroperation und von Löschoperationen
auf einer einzelnen Seite der Doppelbitspeicherzelle
10 mit
dem ersten Bit CO und dem zweiten Bit C1. Tabelle
1
-
2b zeigt
einen Sektor 210 einer Speichereinrichtung, die in logische
Bereiche 212 bis 218 aus Gründen eingeteilt ist, die nachfolgend
erläutert
sind. Die Grenzen der Bereiche 212 bis 218 sind
als Linien 220, 222, 224, 226 und 228 angegeben,
die auch Bitleitungen repräsentieren,
die von benachbarten Zellen gemeinsam genutzt werden. Die Speichereinrichtung
ist in die Bereiche 212 bis 218 aufgeteilt, da,
wenn der gesamte Sektor gelöscht
wird, der gesamte Löschstrom,
der in der Einrichtung fließt,
den für
das Bauelement aus der typischen bauteilinternen Ladungspumpe bei
der standardmäßigen Löschspannung
verfügbaren Strom übersteigt. 2b ist
eine Darstellung eines Verfahrens zum Vermeiden des hohen Stromes,
wobei der Sektor der Speichereinrichtung in die logischen Bereiche 212 bis 218 unterteilt
ist, so dass der Sektor durch aufeinanderfolgendes Löschen einzelner
Bereiche gelöscht
werden kann. Obwohl das Löschen
eines einzelnen Bereichs des Sektors zu einem speziellen Zeitpunkt
den Strom in der Speichereinrichtung während der Löschroutine reduziert, tritt
ein weiteres Problem auf. Dieses Problem besteht dann, dass einige
der Bits einseitig gelöscht
werden, während
andere Bits zweiseitig gelöscht
werden. Die Spalte aus Zellen, die mit 230 benannt ist,
teilt sich die Bitleitung, die durch die Linie 222 repräsentiert
ist, mit der Spalte aus Zellen, die mit 232 benannt ist,
und die Spalte aus Zellen, die mit 234 benannt ist, teilt
sich die Bitleitung, die durch die Linie 224 repräsentiert
ist, mit der Spalte aus Zellen, die mit 236 bezeichnet
ist. Jedes mal, wenn daher der Bereich 212 gelöscht wird,
würde auch
die Spalte der Bits 238 gelöscht, da die Gatelöschspannung
an die Gates von Zellen (die Wortleitungen sind gemeinsam für alle Zellen
in dem Sektor) in der Spalte der Bits 238 angelegt wurde,
und die Drainlöschspannung
würde auch
an alle Bitleitungen im Bereich 212 einschließlich der
Bitleitung, die durch die Linie 222 repräsentiert
ist, angelegt. Obwohl die zum Löschen
vorgesehenen Bits in den Zellen im Bereich 212 einschließlich der
Zellen in der Spalte 230 liegen, werden auch die mit 238 gekennzeichneten
Bits gelöscht.
In ähnlicher
Weise würde
die Spalte aus den Bits-240 gelöscht werden,
wenn der Bereich 214 gelöscht wird. Daher werden die
Bits in der Spalte der Zellen 232 und 240 einseitig
gelöscht,
während
die Bits in den verbleibenden Spalten zweiseitig gelöscht werden.
Wie im Stand der Technik bekannt ist, ruft die Ungleichförmigkeit
von Eigenschaften zwischen Bits, die einseitig gelöscht sind,
und Bits, die zweiseitig gelöscht
sind, Probleme beim Betrieb der Speichereinrichtung hervor.
-
3 ist
ein Flussdiagramm eines Verfahrens zum Löschen des gesamten Sektors
des Speicherarrays, ohne den Sektor des Speicherarrays in logische
Bereiche zu unterteilen, wie dies in 2b gezeigt
ist, und ohne den maximalen Strom zu überschreiten, der von der Ladungspumpe
des Speichersektors verfügbar ist.
Das Verfahren verwendet eine Vorlöschroutine, in der ein oder
mehrere Sätze
bzw. Gruppen aus in Schritten vorliegenden Vorlöschspannungen an den gesamten
Sektor des Speicherarrays so angelegt werden, dass der Gesamtstrom
während
jedes des einen oder der mehreren Sätze aus Vorlöschspannungen
kleiner als der maximale Betrag an Strom ist, der von der Speichersektorladungspumpe
verfügbar
ist. Es sollte beachtet werden, dass die Sätze aus schrittartigen Vorlöschspannungen
dazu dienen, die Vt der Zellen in Stufen bzw. Schritten zu reduzieren,
was dazu dient, den Band-zu-Band-Strom zu reduzieren, und damit
den von der Ladungspumpe erforderlichen Strom zu verringern. Bekanntlich
kann eine Ladungspumpe bei geringeren Ausgangsspannungen einen höheren Strom
liefern.
-
Tabelle
2 listet einige der gestuften oder schrittartigen Löschspannungen
auf, die an die Zellen während
einer Vorlöschroutine
angelegt werden können.
Die Anzahl an unterschiedlichen Sätzen aus Vorlöschspannungen
und die Reihenfolge des Anlegens der Sätze aus Vorlöschspannungen,
die an eine spezielle Speichereinrichtung anzulegen sind, werden
mittels einer Maske, die während
der Herstellung der Speichereinrichtung angewendet wird, oder durch
programmierte CAM's
vorgegeben. Die Anzahl unterschiedlicher Schritte und die Reihenfolge
des Anlegens der Vorlöschspannungen
sowie die Anzahl der Löschimpulse
pro Satz aus Vorlöschspannungen
wird während
einer der Produktion vorgelagerten Einstufungsroutine festgelegt, was
durch Computermodellrechnung, empirisches Testen oder Testen von
Prototypproben erfolgen kann. Beispielsweise kann das Anlegen lediglich
eines Satzes aus Vorlöschimpulsen
für die
spezielle Einrichtung ausreichend sein. Ein weiteres Beispiel besteht
darin, dass Satz
1 (aus der Tabelle 2 unten) aus Vorlöschimpulsen an
das Bauelement angelegt wird, woran sich entweder der Satz
2 oder
der Satz
3 oder alle drei Sätze anschließen. Ein
weiteres Beispiel wäre,
dass lediglich der Satz
3 angelegt wird. Desweiteren kann
die Anzahl der Vorlöschimpulse
in der in der Maske vorgegebenen Weise variieren. Beispielsweise
kann die Anzahl der Vorlöschimpulse
1 oder
größer als
1 in jedem der Sätze
aus Tabelle 2 sein. Tabelle
2
-
Es
sei wiederum auf 3 verwiesen; die Löschroutine
wird bei 300 begonnen. Bei 302 werden alle Zellen
in dem Sektor, der zu löschen
ist, programmiert. Im Schritt 304 beginnt die Vorlöschroutine
gemäß der vorliegenden
Erfindung und die speziellen Schritte werden nachfolgend in Verbindung
mit 4 beschrieben. Wie bei 306 gezeigt ist,
wird nach dem Anlegen jedes Satzes aus Vorlöschspannungen während der
Vorlöschroutinen
während
des Schritts 304 ein Lösch/Verifizier-Schritt
ausgeführt,
und wenn der Sektor ein positives Ergebnis liefert (alle Zellen
sind gelöscht),
wird die Standardlöschroutine
bei 308 umgangen und der Ablauf geht direkt zur weichen
Programmierung weiter, wie dies bei 310 gezeigt ist. Wenn
ein beliebiger der Lösch/Verifizierschritte
bei 306 ein negatives Ergebnis liefert (und es keine weiteren
disponierten Sätze
aus Vorlöschspannungen
gibt) geht die Routine weiter zu der standardmäßigen Löschroutine bei 308,
da der Band-zu-Band-Strom reduziert ist. Nachdem die Weich-Programmier-Routine
bei 310 abgeschlossen ist, wird das Löschen als beendet betrachtet,
wie dies bei 312 gezeigt ist.
-
4 ist
ein Flussdiagramm des Anwendens der Vorlöschroutine der vorliegenden
Erfindung. Die Vorlöschroutine
beginnt bei 400. Bei 402 wird ein Satz aus Vorlöschspannungen
an den Sektor aus Zellen angelegt. Wie zuvor beschrieben ist, ist
mittels einer Maske während
der Herstellung der Flash-Speichereinrichtung oder durch die Programmierung
der CAM's festgelegt,
welche Vorlöschspannungen
aus der Tabelle 3 zu verwenden sind. Die Anzahl und die Reihenfolge
des Anwendens des Satzes aus Vorlöschspannungen, die Werte der
Spannungen und die Anzahl der Impulse jedes Satzes an Vorlöschimpulsen
werden während
einer Vorspezifizierungsprozedur bestimmt und können empirisch, durch Testen
von Vorproduktionsproben oder durch Computermodellierung unter Anwendung
von Parametern, die aus anderen Flash-Speichereinrichtungen ermittelt
wurden, durchgeführt
werden und dies hängt
von dem Betrag an Verringerung des Band-zu-Band-Stromes ab. Die
angewendeten Vorlöschspannungen
könnten
die Spannungen sein, wie sie als Satz 1 aus Löschimpulsen,
als Satz 2 aus Löschimpulsen,
als Satz 3 aus Löschimpulsen
beschrieben sind. Nach dem Anwenden des anfänglichen Satzes aus Vorlöschspannungen
bei 402 wird eine Verifizierungsroutine für das Löschen bei 404 ausgeführt. Wenn
der Sektor als gelöscht
verifiziert wird, d. h., wenn der Sektor beim Verifizieren ein positives
Resultat ergibt, umgeht die Routine weitere Anwendungen der Vorlöschspannungen
und die Standardlöschroutine
und geht direkt zu der Weich-Programmierroutine bei 406.
Wenn der Sektor im Schritt 404 das Verifizieren des Löschens negativ
abschließt,
wird bei 408 bestimmt, ob die Anzahl an den Sektor angelegter
Löschimpulse
eine vorgegebene Anzahl an Löschimpulsen überschritten
hat, die während
der Herstellung des Speicherbauelements vorgegeben wurde. Wenn die
Anzahl der Löschimpulse
die Anzahl der vorgegebenen Löschimpulse
nicht überstiegen
hat, kehrt der Ablauf zum Schritt 402 zurück, in welchem
weitere Vorlöschimpulse
mit den anfänglichen
Spannungen an den Sektor angelegt werden. Wenn die Anzahl der Löschimpulse
die Anzahl der vorgegebenen Löschimpulse überstiegen
hat, wird bei 410 bestimmt, dass ein weiterer Satz aus
Vorlöschspannungen
an den Sektor anzulegen ist. Wie zuvor beschrieben ist, ist der
nächste Satz
aus Vorlöschimpulsen,
die vorgegeben sind, in der Tabelle 2 aufgeführt, und wenn der anfängliche
Satz aus Vorlöschimpulsen
jener ist, der als Satz 1 aus Löschimpulsen in Tabelle 2 aufgeführt ist, kann
der nächste Satz
aus Vorlöschimpulsen
der Satz sein, der als der Satz 2, der Satz 3 oder
alte anderen Impulse in Tabelle 2 aufgeführt sind. Wenn der anfängliche
Satz aus Vorlöschimpulsen
als der Satz festegelegt war, der als Satz 2 aufgeführt ist,
dann kann der nächste
Satz ausgewählt
werden aus den Sätzen,
die als Satz 3 aus Löschimpulsen
aufgeführt
sind, oder kann aus allen anderen Löschimpulsen in Tabelle 2 ausgewählt werden.
Wenn bei 410 bestimmt wird, dass kein weiterer Satz aus
Vorlöschspannungen
anzulegen ist, geht der Ablauf zur standardmäßigen Löschroutine bei 411 weiter.
Wenn bei 410 bestimmt wird, dass weitere Löschimpulse
anzulegen sind, wird bei 412 der nächste Satz aus Spannungen angelegt.
Bei 414 wird eine Verifizierungsroutine für das Löschen durchgeführt. Wenn
der Sektor die Verifizierroutine für das Löschen 414 erfolgreich
durchläuft,
werden weitere Löschroutinen
umgangen und der Sektor mit einer weichen Programmierung unterzogen,
wie dies bei 416 angegeben ist. Wenn der Sektor die Verifizierungsroutine
zum Löschen
bei 414 nicht erfolgreich durchläuft, wird bei 418 bestimmt,
ob die vorgegebene Anzahl an Löschimpulsen
des nächsten
Satzes an Spannungen überschritten
ist. Wenn die vorgegebene Anzahl an Löschimpulsen bei 418 nicht überschritten
ist, kehrt die Routine zum Schritt 412 zurück. Wenn
die vorgegebene Anzahl an Löschimpulsen
bei 418 überschritten ist,
geht der Ablauf zum Schritt 420 weiter, in welchem bestimmt
wird, ob ein weiterer Satz aus Vorlöschspannungen an den Sektor
anzulegen ist. Wenn ein weiterer Satz aus Vorlöschspannungen an den Sektor
anzulegen ist, kehrt die Routine zum Schritt 412 zurück. Wenn
bei 420 bestimmt wird, dass kein weiterer Satz aus Vorlöschspannungen
anzulegen ist, geht die Routine zum Schritt 411 weiter
und die standardmäßige Löschroutine
wird auf den Sektor angewendet.
-
Zusammengefasst
Isst sich sagen: die beschriebene Erfindung stellt ein Verfahren
zum Löschen
eines gesamten Sektors einer Flash-Speichereinrichtung in gleichförmiger Weise
bereit, ohne dass die Geschwindigkeit des Löschens verringert wird und
ohne dass der verfügbar
Strom aus einer standardmäßigen Ladungspumpe überschritten
wird.
-
Die
vorhergehende Beschreibung der Ausführungsform der Erfindung wurde
zum Zwecke der Darstellung und Beschreibung angeführt. Diese
soll die Erfindung in ihrer Allgemeinheit darstellen und diese nicht
auf die genaue offenbarte Form einschränken. Offensichtliche Modifizierungen
und Variationen sind im Lichte der obigen Lehren möglich. Die
Ausführungsform
wurde ausgewählt
und beschrieben, um die beste Darstellung der Prinzipien der Erfindung
und ihrer praktischen Anwendung bereitzustellen, um damit den Fachmann
in die Lage zu versetzen, die Erfindung in diversen Ausführungsformen
und mit diversen Modifizierungen, wie sie der speziellen beabsichtigten
Anwendung angepasst sind, zu verwenden. Alle derartigen Modifizierungen
und Variationen sind innerhalb des Schutzbereichs der Erfindung,
wie sie durch die angefügten
Patentansprüche
bestimmt ist, wenn diese gemäß der Breite
interpretiert werden, in der sie in vernünftiger, juristischer und üblicherweise
berechtigt ist.
