DE60309806T2 - Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung - Google Patents

Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung Download PDF

Info

Publication number
DE60309806T2
DE60309806T2 DE60309806T DE60309806T DE60309806T2 DE 60309806 T2 DE60309806 T2 DE 60309806T2 DE 60309806 T DE60309806 T DE 60309806T DE 60309806 T DE60309806 T DE 60309806T DE 60309806 T2 DE60309806 T2 DE 60309806T2
Authority
DE
Germany
Prior art keywords
silicon
memory according
memory
layers
quantum dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60309806T
Other languages
English (en)
Other versions
DE60309806D1 (de
Inventor
Soo-Doo Chae
Ju-Hyung Mohyeon-myeon Yongin-city Kim
Chung-woo Bundang-gu Seongnam-city Kim
Hee-soon Cheongju-city Chae
Won-Il Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE60309806D1 publication Critical patent/DE60309806D1/de
Application granted granted Critical
Publication of DE60309806T2 publication Critical patent/DE60309806T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7888—Transistors programmable by two single electrons
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/06—Floating gate cells in which the floating gate consists of multiple isolated silicon islands, e.g. nanocrystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Description

  • Die vorliegende Erfindung betrifft nichtflüchtige Speicher, und insbesondere einen Silicium/Oxid/Nitrid/Silicium/Nitrid/Oxid/Silicium-Speicher (SONSNOS-Speicher) mit erhöhter Kapazität.
  • 1 ist eine Schnittansicht, die einen herkömmlichen elektrisch lösch- und programmierbaren Festwert-Flashspeicher (Flash-EEPROM) darstellt. Hierbei speichert der Flash-EEPROM als nichtflüchtiger Speicher Daten selbst bei abgeschalteter Energie.
  • Mit Bezug zu 1 ist eine Gate-Elektrode 17 auf einem Substrat 11 mit einer Source-Elektrode 13 und einer Drain-Elektrode 15 gelegen und ein Gate-Oxid 21, ein Floating-Gate 23 und eine Isolierschicht 25 sind sequentiell zwischen der Gate-Elektrode 17 und dem Substrat 11 aufgeschichtet.
  • Allgemein wird ein Flash-Speicher unter Verwendung von Thermionen programmiert, die von einem Teil des Substrats 11 injiziert werden, insbesondere dem Kanal von Elektronen, der zwischen der Source-Elektrode 13 und der Drain-Elektrode 15 gebildet ist. Ein Thermioneninjektionsmechanismus beinhaltet Konvertieren der Elektronen, die negative Ladungen zum Floating-Gate 23 transportieren, in Thermionen. Danach werden die Source-Elektrode 13 und ein entsprechender Teil des Substrats 11 mit Masse verbunden und eine relativ hohe positive Spannung wird an die Gate-Elektrode 17 angelegt, um ein elektrisches Feld zu induzieren, das die Elektronen anzieht. Außerdem wird eine geeignete positive Spannung an die Drain-Elektrode 15 angelegt, um Thermionen zu erzeugen. Die Thermionen werden durch das elektrische Feld der Gate-Elektrode 17 in das Floating-Gate 23 injiziert. Wenn eine ausrei chende Menge an negativer Ladung im Floating-Gate 23 akkumuliert ist, wird das negative Potential des Floating-Gate 23 auf die Schwellenspannung eines Feldeffekttransistors (FET) erhöht, so dass die Elektronen daran gehindert werden, durch den Kanal zu fließen. Die Stärke des Lesestroms wird verwendet, um zu bestimmen, ob der Flash-Speicher programmiert ist. Die Entladung des Floating-Gate wird als Löschen bezeichnet. Hierbei wird Löschen durch einen Tunnelmechanismus zwischen dem Floating-Gate und dem Substrat durchgeführt. Ein Datenlöschvorgang von einem Flash-Speicher wird durch Anlegen einer hohen positiven Spannung an eine Source-Elektrode und Masseverbindung einer Gate-Elektrode und eines Substrats durchgeführt, während eine Drain-Elektrode einer Speicherzelle gefloatet wird.
  • Da jedoch ein Flash-Speicher Nachteile hinsichtlich einer geringen Retention aufweist, wird von Chan et al., IEEE Electron Device Letters, Band 8, Nr. 3, S. 93, 1987 ein Silicium/Oxid/Nitrid/Oxid/Silicium(SONOS)-Speicherbauelement vorgeschlagen.
  • 2 ist eine Schnittansicht, die einen herkömmlichen SONOS-Speicher darstellt.
  • Mit Bezug zu 2 ist eine Gate-Elektrode 37 auf einem Substrat 31 mit einer Source-Elektrode 33 und einer Drain-Elektrode 35 gelegen, und es sind Siliciumoxidschichten 41 und 45 als Isolierschichten zwischen dem Substrat 31 und der Gate-Elektrode 37 ausgebildet. Außerdem ist eine nichtleitende dielektrische Schicht 43 zum Einfangen von Elektronen zwischen die Siliciumoxidschichten 41 und 45 eingesetzt.
  • Wenn ein SONOS-Speicher mit zwei Bits pro Zelle betrieben wird, verwenden zwei Bits, ein rechtes Bit und ein linkes Bit, des SONOS-Speichers ein herkömmliches Programmierverfahren unter Verwendung von Thermionen; jedes Bit liest jedoch Daten mit einer relativ geringen Gate- Spannung in verschiedenen Richtungen. Zum Beispiel wird ein rechtes Bit des SONOS-Speichers durch Anlegen einer Programmierspannung auf eine Gate-Elektrode oder eine Drain-Elektrode programmiert, während eine Source-Elektrode mit Masse verbunden wird oder eine niedrige Spannung daran angelegt wird. Dementsprechend werden Thermionen ausreichend beschleunigt und in einen Bereich einer nichtleitenden dielektrischen Schicht nahe der Drain-Elektrode eingeführt. Der SONOS-Speicher wird jedoch durch Anlegen einer Lesespannung an die Gate-Elektrode und die Source-Elektrode in einer entgegengesetzten Richtung gelesen, während die Drain-Elektrode mit Masse verbunden wird oder eine niedrige Spannung daran angelegt wird. Dementsprechend wird ein linkes Bit programmiert und gelesen, indem die Spannungen der Source-Elektrode und der Drain-Elektrode ausgetauscht werden. Wenn ein Bit programmiert wird, wird die Information im anderen Bit erhalten.
  • Der SONOS-Speicher liest Daten in umgekehrter Richtung unter Verwendung einer relativ niedrigen Gate-Spannung, so dass der Abfall des Potentials, das den Kanal kreuzt, signifikant reduziert wird. Dementsprechend werden die Wirkungen von in einem lokalen Einfangbereich eingeschlossenen Ladungen erhöht, um das Programmieren des SONOS-Speichers mit einer hohen Rate zu ermöglichen. Außerdem kann der SONOS-Speicher den Löschmechanismus durch Anlegen einer geeigneten Löschspannung an die Gate-Elektrode und die Drain-Elektrode des rechten Bits und die Source-Elektrode des linken Bits verbessern. Darüber hinaus kann der SONOS-Speicher die Lebensdauer des Bauelements erhöhen, indem verhindert wird, dass der SONOS-Speicher in einem Wechselbetrieb verschlissen wird.
  • Ungeachtet der Vorteile des SONOS-Speichers, ist jedoch ein Speicher erforderlich, der eine höhere Kapazität als der herkömmliche SONOS- Speicher aufweist und mit einer höheren Rate programmiert werden kann als der herkömmliche SONOS-Speicher.
  • WO-A1-01/37347 beschreibt einen nichtflüchtigen Speicher. In einer Ausführungsform ist die Struktur Substrat, Oxidschicht, Nitridschicht, dielektrische Schicht, Nitridschicht, Oxidschicht und Gate-Schicht.
  • US-A-2002/0014655 beschreibt die Verwendung von nanokristallinem Silicium als Ladungsfänger in einem Speicherbauelement.
  • Liu et al. "Metal Nanocrystal Memories – Part II: Electrical Characteristics" in: IEEE Transactions on Electronic Devices Band 49, Nummer 7, 2002, Seiten 1614 bis 1622 beschreiben die Verwendung von Metallnanokristallen.
  • Eine mehrstufige Struktur von Quantenpunkten (Quantendots) ist in US-A-5,937,295 beschrieben.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird ein Silicium/Oxid/Nitrid/Silicium/Nitrid/Oxid/Silicium-Speicher (SONSNOS-Speicher) gemäß Anspruch 1 zur Verfügung gestellt.
  • Hierbei ist es bevorzugt, dass jede der ersten und zweiten Isolierschichten aus einem ausgewählt aus der Gruppe bestehend aus SiO2, Al2O3, TaO2 und TiO2 gebildet ist.
  • Es ist bevorzugt, dass jede der ersten und zweiten dielektrischen Schichten aus Si3N4 oder PZT gebildet ist.
  • Es ist bevorzugt, dass das Halbleitermaterial der Gruppe IV Si oder Ge ist.
  • Es ist bevorzugt, dass das Metall Gold (Au) oder Aluminium (Al) ist.
  • Es ist bevorzugt, dass die Nano-Quantenpunkte nach einem LPCVD-Verfahren oder einem Sputterverfahren gebildet werden.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein SONSNOS-Multispeicher zur Verfügung gestellt mit einem Halbleitersubstrat mit Source- und Drainelektroden, die durch einen vorbestimmten Abstand voneinander getrennt sind, und einem Kanal zum Bewegen von Elektronen zwischen den Source- und Drain-Elektroden, und einer Gate-Elektrode, die auf dem Halbleitersubstrat ausgebildet ist, um den Eingang der Elektronen von dem Kanal zu steuern, umfassend erste und zweite Isolierschichten, die auf dem Kanal des Substrats gestapelt sind; eine Mehrzahl von dielektrischen Schichten, die auf der ersten Isolierschicht und unter der zweiten Isolierschicht gebildet sind; und eine Mehrzahl von Halbleiterschichten der Gruppe IV, die zwischen jede dielektrische Schicht eingesetzt sind.
  • Gemäß noch einem anderen Aspekt der vorliegenden Erfindung wird ein SONSNOS-Multispeicher zur Verfügung gestellt mit einem Halbleitersubstrat mit Source- und Drainelektroden, die durch einen vorbestimmten Abstand voneinander getrennt sind, und einem Kanal zum Bewegen von Elektronen zwischen den Source- und Drain-Elektroden, und einer Gate-Elektrode, die auf dem Halbleitersubstrat ausgebildet ist, um den Eingang der Elektronen von dem Kanal zu steuern, umfassend erste und zweite Isolierschichten, die auf dem Kanal des Substrats gestapelt sind; eine Mehrzahl von dielektrischen Schichten, die auf der ersten Isolierschicht und unter der zweiten Isolierschicht gebildet sind; und Nanoquantenpunkte gebildet aus einem Halbleitermaterial der Gruppe IV, die zwischen jede dielektrische Schicht eingesetzt sind.
  • Hierbei ist es bevorzugt, dass jede der ersten und zweiten Isolierschichten aus einem ausgewählt aus der Gruppe bestehend aus SiO2, Al2O3, TaO2 und TiO2 gebildet ist.
  • Es ist bevorzugt, dass jede der ersten und zweiten dielektrischen Schichten aus Si3N4 oder PZT gebildet ist.
  • Es ist bevorzugt, dass das Halbleitermaterial der Gruppe IV Si oder Ge ist.
  • Es ist bevorzugt, dass das Metall Au oder Al ist.
  • Es ist bevorzugt, dass die Nanoquantenpunkte nach einem LPCVD-Verfahren oder einem Sputterverfahren gebildet werden.
  • Die Halbleiterschicht oder -schichten der Gruppe IV oder die Schicht oder Schichten umfassen Nanoquantenpunkte.
  • Die vorliegende Erfindung stellt einen Speicher mit einer hohen Betriebsrate und einer hohen Kapazität unter Nutzung der Vorteile eines Silicium/Oxid/Nitrid/Oxid/Silicium-(SONOS)-Speichers zur Verfügung.
  • In jeder der Anordnungen bilden eine oder mehrere Zwischenschichten Fangstellen über und oberhalb derjenigen in den dielektrischen Schichten. Die Fangstellen können an der Grenzfläche zwischen der Zwischenschicht oder -schichten und benachbarten Schichten gebildet sein, oder in der Zwischenschicht oder -schichten selbst.
  • Der SONSNOS-Speicher gemäß der vorliegenden Erfindung erhöht die Fangstellen zum Speichern der Elektronen durch Einsetzen von Siliciumschichten, um die Programmierrate und die Kapazität des Speichers zu verbessern.
  • Die obigen Aspekte und Vorteile der vorliegenden Erfindung werden besser ersichtlich durch eine ausführliche Beschreibung bevorzugter Ausführungsformen mit Bezug zu den begleitenden Zeichnungen, in denen:
  • 1 eine Schnittansicht ist, die einen herkömmlichen Flash-Speicher darstellt;
  • 2 eine Schnittansicht ist, die einen herkömmlichen SONOS-Speicher darstellt;
  • 3 eine Perspektivansicht ist, die einen Silicium/Oxid/Nitrid/Silicium/Nitrid/Oxid/Silicium-Speicher (SONSNOS) gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt;
  • 4A eine Perspektivansicht ist, die einen SONSNOS-Speicher gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
  • 4B eine vergrößerte Ansicht ist, die Kreis A von 4A darstellt;
  • 5 eine Schnittansicht ist, die einen Multi-SONSNOS-Speicher gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt;
  • 6 eine Schnittansicht ist, die einen Multi-SONSNOS-Speicher gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt; und
  • 7 ein Schaubild ist, das Veränderungen in Flachbandspannungen im Multi-SONSNOS-Speicher gemäß der ersten Ausführungsform der vorliegenden Erfindung und einem herkömmlichen SONOS-Speicher in Abhängigkeit von Veränderungen in Gate-Spannungen zum Aufzeichnen und Löschen der Speicher darstellt.
  • Die vorliegende Erfindung wird nun ausführlicher mit Bezug zu den begleitenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind.
  • 3 ist eine Perspektivansicht, die einen Silicium/Oxid/Nitrid/Silicium/Nitrid/Oxid/Silicium-Speicher (SONSNOS) gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • Mit Bezug zu 3 ist eine Gate-Elektrode 107 auf einem Substrat 101 mit einer Source-Elektrode 103 und einer Drain-Elektrode 105 gelegen und eine mehrschichtige ONSNO-Schicht ist zwischen das Substrat 101 und die Gate-Elektrode 107 eingesetzt, um Elektronen einzufangen. Es ist ein Elektronenkanal zwischen der Source- und Drain-Elektrode 103 und 105 ausgebildet. Hier kann die Gate-Elektrode 107 unter Verwendung eines Halbleiters wie Silicium (Si) oder Metalls gebildet sein.
  • Die ONSNO-Schicht beinhaltet erste und zweite Oxidschichten 111a und 111b, die jeweils auf dem Substrat 101 und unter der Gate-Elektrode 107 gelegen sind, erste und zweite Nitridschichten 113a und 113b, die jeweils auf der ersten Oxidschicht 111a und unter der zweiten Oxidschicht 111b gelegen sind, und eine Siliciumschicht 115, die zwischen der ersten und zweiten Nitridschicht 113a und 113b gelegen ist.
  • Die erste und zweite Oxidschicht 111a und 111b sind aus einem Isoliermaterial gebildet, wie Siliciumoxid (SiO), Aluminiumoxid (Al2O3), Tantaloxid (TaO2) oder Titanoxid (TiO2), und die erste und zweite Nitridschicht 113a und 113b sind aus einem Material gebildet, das Fangstellen aufweist, wie Siliciumnitrid (Si3N4) oder PZT, in einer Menge von mehr als 1012/cm2. Außerdem kann die Siliciumschicht 115 durch eine Gemaniumschicht ersetzt sein.
  • Zur Herstellung des SONSNOS-Speichers gemäß der ersten Ausführungsform der vorliegenden Erfindung wird der Kanalbereich durch leichtes Implantieren von Ionen in das Substrat 101 ausgebildet und die ONSNO-Schicht wird auf dem Kanalbereich ausgebildet. Danach wird eine Halbleiterschicht zum Ausbilden der Gate-Elektrode 107 auf der ONSNO-Schicht abgeschieden, und die Gate-Elektrode 107 wird durch Strukturieren der Halbleiterschicht unter Verwendung eines Photographieprozesses geätzt. Es werden unter Verwendung der Gate-Elektrode 107 als Maske zum Ausbilden der Source- und Drain-Elektroden 103 und 105 Ionen leicht und stark implantiert, so dass die Gate-Elektrode 107 fertig gestellt wird.
  • Zum Speichern von Informationen im SONSNOS-Speicher wird eine erste positive Spannung an die Drain-Elektrode 105 angelegt, während die Source-Elektrode 103 mit Masse verbunden ist oder eine niedrige Spannung an die Source-Elektrode 103 angelegt und eine zweite positive Spannung, die höher ist als die erste positive Spannung, wird an die Gate-Elektrode 107 angelegt. In diesem Fall wird ein Elektronenkanal von der Source-Elektrode 103 zur Drain-Elektrode 105 gebildet und die Elektronen, die zur Drain-Elektrode 105 wandern, werden in der Grenzfläche zwischen der ersten Nitridschicht 113a und der Siliciumschicht 115, dem Defekt der Siliciumschicht 115 oder der Grenzfläche zwischen der Siliciumschicht 115 und der zweiten Nitridschicht 113b eingefangen, indem die erste Oxidschicht 111a aufgrund des elektrischen Felds, das in der Gate-Elektrode 107 gebildet ist, getunnelt wird. Da der SONSNOS-Speicher gemäß der ersten Ausführungsform der vorliegenden Erfindung die Stelle zum Einfangen der Elektronen im Vergleich zum herkömmlichen SONOS-Speicher vergrößert, kann der SONSNOS-Speicher eine höhere Kapazität sichern.
  • Zum Lesen von Information aus dem Speicher wird eine dritte positive Spannung, die niedriger ist als die erste positive Spannung, an die Drain-Elektrode 105 angelegt und die Spannung der Gate-Elektrode 107 wird als eine vierte Spannung gesetzt, die niedriger ist als die dritte Spannung. Wenn ein Strom über einem Referenzstrom zwischen den Source- und Drain-Elektroden 103 und 105 fließt, werden ausgehend von der Polarität der Schwellenspannung der Speicherzelle Daten mit einem Wert 1 zugeordnet, und wenn ein Strom unter dem Referenzstrom zwischen den Source- und Drain-Elektroden 103 und 105 fließt, werden Daten mit einem Wert 0 zugeordnet, um die aufgezeichnete Information zu lesen.
  • Um die Speicherzelle zu löschen, werden 0 V an der Gate-Elektrode 107 angelegt, eine hohe Spannung an der Source-Region 103 angelegt und die Drain-Elektrode 105 wird geöffnet. Dementsprechend werden Elektronen von der Source-Region 103 abgezogen, so dass die Information in der Speicherzelle gelöscht wird.
  • 4A ist eine Perspektivansicht, die einen SONSNOS-Speicher gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • Bezugszeichen 121 bezeichnet ein Substrat, 123 bezeichnet eine Source-Elektrode, 125 bezeichnet eine Drain-Elektrode, 127 bezeichnet eine Gate-Elektrode, 131a bezeichnet eine erste Oxidschicht, 131b bezeichnet eine zweite Oxidschicht, 133a bezeichnet eine erste Nitridschicht, 133b bezeichnet eine zweite Nitridschicht und 135 bezeichnet Siliciumquantenpunkte. Die Struktur des SONSNOS-Speichers gemäß der zweiten Ausführungsform der vorliegenden Erfindung ist ähnlich der Struktur des SONSNOS-Speichers gemäß der ersten Ausführungsform der vorliegenden Erfindung, mit Ausnahme des Einschlusses von Siliciumquantenpunkten 135 anstelle der Siliciumschicht 115. Hier können Metallquantenpunkte gebildet aus Gold (Au) oder Aluminium (Al) anstelle von Siliciumquantenpunkten 135 ausgebildet sein.
  • 4B ist eine vergrößerte Ansicht, die einen Kreis A von 4A darstellt.
  • Die Siliciumquantenpunkte 135 können durch Metallquantenpunkte ersetzt sein, und die Siliciumquantenpunkte 135 oder die Metallquantenpunkte können nach einem physikalischen oder chemischen Verfahren hergestellt sein.
  • Beispiele des physikalischen Verfahrens zur Herstellung von Siliciumquantenpunkten 135 oder Metallquantenpunkten beinhalten ein Sputterverfahren, ein Vakuumsyntheseverfahren, ein Gasphasensyntheseverfahren, ein Kondensationsphasensyntheseverfahren, ein Abscheideverfahren unter Verwendung eines ionisierten Clusterstrahls, ein Konsolidierungsverfahren, ein Hochgeschwindigkeitsbearbeitungsverfahren, einen Mischlegierungsprozess, ein Abscheideverfahren und ein Sol-Gel-Verfahren. Ein Beispiel des chemischen Verfahrens zur Herstellung der Siliciumquantenpunkte 135 oder Metallquantenpunkte beinhaltet ein chemisches Gasphasenabscheideverfahren bei Niederdruck (LPCVD).
  • Nochmals mit Bezug zu 4A, werden zur Herstellung des SONSNOS-Speichers gemäß der zweiten Ausführungsform der vorliegenden Erfindung Ionen leicht in das Substrat 121 implantiert, um eine Kanalregion auszubilden. Nachdem die erste Oxidschicht 131a und die erste Nitridschicht 133a abgeschieden sind, werden die Siliciumquantenpunkte 135 auf der ersten Nitridschicht 133a unter Verwendung eines physikalischen oder chemischen Verfahrens gebildet. Danach werden die zweite Nitridschicht 133b, die zweite Oxidschicht 131b und eine Halbleiterschicht zum Ausbilden der Gate-Elektrode 127 auf den Siliciumquantenpunkten 135 abgeschieden und die Schichten werden gemustert und geätzt, wie es in 4A gezeigt ist. Unter Verwendung der Halbleiterschicht für die Gate-Elektrode 127 als Maske werden Ionen stark implantiert. Dementsprechend werden die Source- und Drain-Elektroden 123 und 125 ausgebildet und die Gate-Elektrode 127 gebildet.
  • Die Lese-, Aufzeichnungs- und Löschvorgänge des SONSNOS-Speichers gemäß der zweiten Ausführungsform der vorliegenden Erfindung sind gleich wie beim SONSNOS-Speicher gemäß der ersten Ausführungsform der vorliegenden Erfindung. Der SONSNOS-Speicher gemäß der zweiten Ausführungsform der vorliegenden Erfindung erhöht jedoch die Kapazität durch Vergrößern der Fangstelle, die die Elektronen speichert, durch Ausbilden der Siliciumquantenpunkte 135 oder der Metallquantenpunkte.
  • SONSNOS-Speicher gemäß einer dritten Ausführungsform und einer vierten Ausführungsform der vorliegenden Erfindung bilden mehrschichtige Oxid/Nitrid/Silicium/Nitrid/Oxid/Silicium-Schichten (ONSNOS) in den SONSNOS-Speichern gemäß der ersten und zweiten Ausführungsformen der vorliegenden Erfindung, um die Kapazität zu erhöhen.
  • 5 ist eine Schnittansicht, die einen Multi-SONSNOS-Speicher gemäß der dritten Ausführungsform der vorliegenden Erfindung darstellt.
  • Mit Bezug zu 5 ist eine Oxid/Nitrid/Silicium/Nitrid/Silicium/Nitrid/Oxid-Schicht (ONSNSNO-Schicht) zwischen ein Substrat 201 und eine Gate-Elektrode 207 eingesetzt. Eine Source-Elektrode 203 und eine Drain-Elektrode 205 sind im Substrat 201 ausgebildet. Die ONSNSNO-Schicht beinhaltet erste und zweite Oxidschichten 211a und 211b, die jeweils auf dem Substrat 201 und unter der Gate-Elektrode 207 gelegen sind, erste und zweite Nitridschichten 213a und 213b, die jeweils auf der ersten Oxidschicht 211a und unter der zweiten Oxidschicht 211b angeordnet sind, erste und zweite Siliciumschichten 215a und 215b, die jeweils auf der ersten Nitridschicht 213a und unter der zweiten Nitridschicht 213b ausgebildet sind und eine dritte Nitridschicht 213c, die zwischen die erste und zweite Siliciumschicht 215a und 215b eingesetzt ist.
  • 6 ist eine Schnittansicht, die einen Multi-SONSNOS-Speicher gemäß der vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • Mit Bezug zu 6 weist der Multi-SONSNOS-Speicher gemäß der vierten Ausführungsform der vorliegenden Erfindung eine ähnliche Struktur auf wie die des Multi-SONSNOS-Speichers gemäß der dritten Ausführungsform der vorliegenden Erfindung, mit Ausnahme des Einschlusses der ersten und 'zweiten Siliciumquantenpunkte 235a und 235b anstelle der ersten und zweiten Siliciumschichten 215a und 215b. Hier können erste und zweite Metallquantenpunkte anstelle der ersten und zweiten Siliciumquantenpunkte 235a und 235b ausgebildet sein. Die Metallquantenpunkte können aus Au oder Al gebildet sein.
  • Die SONSNOS-Multispeicher gemäß der dritten und vierten Ausführungsform der vorliegenden Erfindung, wie in den 5 und 6 gezeigt, weisen mehrschichtige Fangstellen auf, die Elektronen speichern, um die Kapazität im Vergleich zu den SONSNOS-Multispeichern gemäß der ersten und zweiten Ausführungsform der vorliegenden Erfindung, wie in den 3 und 4A gezeigt, zu erhöhen.
  • 7 ist ein Schaubild, das Veränderungen in Flachbandspannungen des herkömmlichen SONOS-Speichers und des SONSNOS-Speichers gemäß der ersten Ausführungsform der vorliegenden Erfindung in Abhängigkeit von Veränderungen in Gate-Spannungen zum Aufzeichnen und Löschen der Speicher darstellt.
  • Mit Bezug zu 7 stellt die Kennlinie f1 die Veränderungen der Flachbandspannung VFB gemäß der Veränderungen in der Gate-Spannung zum Aufzeichnen im herkömmlichen SONOS-Speicher dar. Die Kennlinie f2 stellt die Veränderungen der Flachbandspannung VFB gemäß der Veränderungen in der Gate-Spannung zum Löschen im herkömmlichen SONOS-Speicher dar. Die Kennlinie g1 stellt die Veränderungen der Flachbandspannung VFB gemäß der Veränderungen in der Gate-Spannung zum Aufzeichnen im SONSNOS-Speicher dar. Die Kennlinie g2 stellt die Veränderungen der Flachbandspannung VFB gemäß der Veränderungen in der Gate-Spannung zum Löschen im SONSNOS-Speicher dar. Bei Gate-Spannungen VG unter 12 V ist die Differenz zwischen der Flachbandspannung VFB der Kennlinie f1 und der Flachbandspannung VFB der Kennlinie f2 kleiner als die Differenz zwischen der Flachbandspannung VFB der Kennlinie g1 und der Flachbandspannung VFB der Kennlinie g2. Dementsprechend ist erkennbar, dass die Leistung des SONSNOS-Speichers gemäß der ersten Ausführungsform der vorliegenden Erfindung besser ist als die des herkömmlichen SONOS-Speichers.
  • Der SONSNOS-Speicher gemäß der vorliegenden Erfindung bildet Multinitridschichten und Multisiliciumschichten und weist eine Struktur unter Verwendung von Siliciumquantenpunkten oder Metallquantenpunkten auf, um die Fangstellen zum Speichern von Elektronen zu erhöhen. Dementsprechend kann der SONSNOS-Speicher mit einer hohen Rate programmiert werden, während er eine erhöhte Informationsaufzeichnungskapazität besitzt.
  • Während diese Erfindung insbesondere mit Bezug zu bevorzugten Ausführungsformen gezeigt und beschrieben wurde, versteht es sich für die Fachleute, dass verschiedene Änderungen in Form und Details hierzu vorgenommen werden können, ohne von der Erfindung abzuweichen, wie sie in den beigefügten Ansprüchen definiert ist.
  • Zum Beispiel können Nanopartikel zum Ausbilden von Quantenpunkten in Nanogröße nach verschiedenen Verfahren ausgebildet werden, so dass sie in einem Einelektronentransistor verwendet werden.
  • Es ist anzumerken, dass der Ausdruck SONSNOS in der vorliegenden Beschreibung so verwendet ist, dass er jegliche Art von SONOS-Speicher bezeichnet, der Ladung an Fangstellen mit mindestens einer Zwischenschicht speichert, und der Ausdruck soll nicht auf Speicher mit nur Oxid-, Nitrid-, Silicium-, Nitrid-, Oxid- und Siliciumschichten beschränkt sein.

Claims (18)

  1. Nichtflüchtiger Speicher mit einem Halbleitersubstrat (101, 201) mit Source- (103, 203) und Drain-Elektroden (105, 205), die durch einen vorbestimmten Abstand voneinander getrennt sind, und einem Kanal zum Bewegen von Elektronen zwischen den Source- und Drain-Elektroden, und einer Gate-Elektrode (107, 207), die auf dem Halbleitersubstrat ausgebildet ist, um den Eingang der Elektronen von dem Kanal zu steuern, wobei der Speicher Folgendes umfasst: erste und zweite Isolierschichten (111, 131, 211, 213), die zwischen der Gate-Elektrode und dem Kanal des Substrats gestapelt sind; erste und zweite dielektrische Schichten (113, 133, 213, 233) zwischen der ersten Isolierschicht und der zweiten Isolierschicht, dadurch gekennzeichnet, dass die erste und die zweite dielektrische Schicht Fangstellen bilden; und ferner gekennzeichnet durch eine Halbleiter- oder Metallzwischenschicht (115, 135, 215, 235) zwischen der ersten und zweiten dielektrischen Schicht zum Bereitstellen weiterer Fangstellen.
  2. Speicher nach Anspruch 1, wobei die Zwischenschicht (113, 213) eine Schicht aus einem Halbleiter der Gruppe IV ist.
  3. Speicher nach Anspruch 1 oder 2, wobei die Zwischenschicht (135, 235) Quantenpunkte in Nanogröße aufweist, die aus einem Halbleitermaterial der Gruppe IV gebildet sind, das sich zwischen der ersten und der zweiten dielektrischen Schicht befindet.
  4. Speicher nach Anspruch 2 oder 3, wobei der Halbleiter der Gruppe IV Silicium (Si) oder Germanium (Ge) ist.
  5. Speicher nach Anspruch 1, wobei die Zwischenschicht (135, 235) Quantenpunkte in Nanogröße aufweist, die aus einem Metall gebildet sind und sich zwischen der ersten und der zweiten dielektrischen Schicht befinden.
  6. Speicher nach Anspruch 5, wobei das Metall Gold (Au) oder Aluminium (Al) ist.
  7. Speicher nach einem der vorherigen Ansprüche, wobei jede der ersten und zweiten Isolierschichten (111, 131, 211, 213) aus einem Material gebildet ist, das aus der Gruppe bestehend aus SiO2, Al2O3, TaO2 und TiO2 ausgewählt ist.
  8. Speicher nach einem der vorherigen Ansprüche, wobei jede der ersten und zweiten dielektrischen Schichten (113, 133, 213, 233) aus Si3N4 oder PZT gebildet ist.
  9. Speicher nach einem der Ansprüche 3 bis 5, wobei die Quantenpunkte in Nanogröße mit einem LPCVD-Verfahren und einem Sputterverfahren gebildet werden.
  10. Speicher nach Anspruch 1, der mehrere dielektrische Schichten (231, 233), die auf der ersten Isolierschicht (211, 231) und unter der zweiten Isolierschicht (213, 233) ausgebildet sind, und mehrere Halbleiter- oder Metallzwischenschichten (215, 235) umfasst, die sich jeweils zwischen den dielektrischen Schichten befinden.
  11. Speicher nach Anspruch 10, wobei die Zwischenschichten (215, 235) aus einem Halbleiter der Gruppe IV bestehen.
  12. Speicher nach Anspruch 10 oder 11, wobei die Zwischenschichten (215, 235) Quantenpunkte in Nanogröße umfassen, die aus einem Halbleitermaterial der Gruppe IV gebildet sind, das sich zwischen den Zwischenschichten befindet.
  13. Speicher nach Anspruch 11 oder 12, wobei der Halbleiter der Gruppe IV Silicium (Si) oder Germanium (Ge) ist.
  14. Speicher nach Anspruch 10, wobei die Zwischenschichten (215, 235) Quantenpunkte in Nanogröße umfassen, die aus einem Metall gebildet sind und sich zwischen der ersten und der zweiten dielektrischen Schicht befinden.
  15. Speicher nach Anspruch 14, wobei das Metall Gold (Au) oder Aluminium (Al) ist.
  16. Speicher nach einem der Ansprüche 10 bis 15, wobei jede der ersten und zweiten Isolierschichten (211, 231) aus einem Material gebildet ist, das aus der Gruppe bestehend aus SiO2, Al2O3, TaO2 und TiO2 ausgewählt ist.
  17. Speicher nach einem der Ansprüche 10 bis 16, wobei jede der ersten und zweiten dielektrischen Schichten (213, 233) aus Si3N4 oder PZT gebildet ist.
  18. Speicher nach einem der Ansprüche 12 und 14, wobei die Quantenpunkte in Nanogröße mit einem LPCVD-Verfahren und einem Sputterverfahren gebildet werden.
DE60309806T 2002-10-14 2003-04-14 Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung Expired - Lifetime DE60309806T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2002-0062482A KR100446632B1 (ko) 2002-10-14 2002-10-14 비휘발성 ｓｏｎｓｎｏｓ 메모리
KR2002062482 2002-10-14

Publications (2)

Publication Number Publication Date
DE60309806D1 DE60309806D1 (de) 2007-01-04
DE60309806T2 true DE60309806T2 (de) 2007-09-13

Family

ID=32041006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60309806T Expired - Lifetime DE60309806T2 (de) 2002-10-14 2003-04-14 Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung

Country Status (6)

Country Link
US (1) US6936884B2 (de)
EP (1) EP1411555B1 (de)
JP (1) JP5038580B2 (de)
KR (1) KR100446632B1 (de)
CN (1) CN1326244C (de)
DE (1) DE60309806T2 (de)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332768B2 (en) 2001-04-27 2008-02-19 Interuniversitair Microelektronica Centrum (Imec) Non-volatile memory devices
US6967241B2 (en) * 2002-09-06 2005-11-22 Genentech, Inc. Process for protein extraction
US7297634B2 (en) * 2003-06-06 2007-11-20 Marvell World Trade Ltd. Method and apparatus for semiconductor device and semiconductor memory device
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
EP1487013A3 (de) * 2003-06-10 2006-07-19 Samsung Electronics Co., Ltd. SONOS-Speicherzelle und Herstellungsverfahren derselben
WO2005089165A2 (en) * 2004-03-10 2005-09-29 Nanosys, Inc. Nano-enabled memory devices and anisotropic charge carrying arrays
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
KR100665186B1 (ko) 2004-08-14 2007-01-09 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7355238B2 (en) * 2004-12-06 2008-04-08 Asahi Glass Company, Limited Nonvolatile semiconductor memory device having nanoparticles for charge retention
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
US7642585B2 (en) 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7473589B2 (en) * 2005-12-09 2009-01-06 Macronix International Co., Ltd. Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same
TWI297928B (en) * 2005-01-20 2008-06-11 Macronix Int Co Ltd Memory cell
KR20060095819A (ko) * 2005-02-28 2006-09-04 삼성전자주식회사 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
US8709892B2 (en) * 2005-05-23 2014-04-29 Darpa Nanoparticles in a flash memory using chaperonin proteins
US7636257B2 (en) 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7411244B2 (en) * 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
US20070007576A1 (en) * 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Multi-bit storageable non-volatile memory device
EP1748472A1 (de) * 2005-07-28 2007-01-31 Interuniversitair Microelektronica Centrum Vzw Nichtflüchtiger Speichertransistor
EP1748473A3 (de) * 2005-07-28 2009-04-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Nichtflüchtiger Speichertransistor mit verteilten Ladungsspeicherstellen
EP1903602A3 (de) * 2005-07-28 2009-04-01 Interuniversitair Microelektronica Centrum Vzw Nichtflüchtiger Speichertransistor
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
US7576386B2 (en) 2005-08-04 2009-08-18 Macronix International Co., Ltd. Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
US20070108502A1 (en) * 2005-11-17 2007-05-17 Sharp Laboratories Of America, Inc. Nanocrystal silicon quantum dot memory device
US7391652B2 (en) 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7907450B2 (en) 2006-05-08 2011-03-15 Macronix International Co., Ltd. Methods and apparatus for implementing bit-by-bit erase of a flash memory device
US7948799B2 (en) 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
US7414889B2 (en) 2006-05-23 2008-08-19 Macronix International Co., Ltd. Structure and method of sub-gate and architectures employing bandgap engineered SONOS devices
TWI300931B (en) 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
US7955935B2 (en) 2006-08-03 2011-06-07 Micron Technology, Inc. Non-volatile memory cell devices and methods
US7560769B2 (en) 2006-08-03 2009-07-14 Micron Technology, Inc. Non-volatile memory cell device and methods
US7772068B2 (en) 2006-08-30 2010-08-10 Macronix International Co., Ltd. Method of manufacturing non-volatile memory
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
US8772858B2 (en) 2006-10-11 2014-07-08 Macronix International Co., Ltd. Vertical channel memory and manufacturing method thereof and operating method using the same
US8022466B2 (en) 2006-10-27 2011-09-20 Macronix International Co., Ltd. Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same
US7851848B2 (en) 2006-11-01 2010-12-14 Macronix International Co., Ltd. Cylindrical channel charge trapping devices with effectively high coupling ratios
US8101989B2 (en) 2006-11-20 2012-01-24 Macronix International Co., Ltd. Charge trapping devices with field distribution layer over tunneling barrier
US7450423B2 (en) * 2007-01-03 2008-11-11 Macronix International Co., Ltd. Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure
KR101312258B1 (ko) * 2007-01-29 2013-09-25 삼성전자주식회사 플라즈몬 전달을 이용한 광메모리 소자
KR100877100B1 (ko) * 2007-04-16 2009-01-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조 방법
CN101308868B (zh) * 2007-05-15 2013-03-06 中国科学院物理研究所 一种可用于存储单元的多层量子点结构浮置栅
US8012830B2 (en) * 2007-08-08 2011-09-06 Spansion Llc ORO and ORPRO with bit line trench to suppress transport program disturb
US20090039414A1 (en) 2007-08-09 2009-02-12 Macronix International Co., Ltd. Charge trapping memory cell with high speed erase
US7838923B2 (en) 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
US20090096009A1 (en) * 2007-10-16 2009-04-16 Promos Technologies Pte. Ltd. Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
US7643349B2 (en) 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
US7848148B2 (en) 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
KR100946120B1 (ko) * 2007-11-29 2010-03-10 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 제조 방법
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
KR101416741B1 (ko) 2007-12-20 2014-08-07 삼성전자주식회사 비휘발성 기억 소자
US7816726B2 (en) * 2007-12-20 2010-10-19 Promos Technologies Pte. Ltd. Nonvolatile memories with laterally recessed charge-trapping dielectric
US7973357B2 (en) * 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
JP5210675B2 (ja) 2008-03-19 2013-06-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US20090251972A1 (en) * 2008-04-03 2009-10-08 Yue-Song He Nonvolatile memory arrays with charge trapping dielectric and with non-dielectric nanodots
US8068370B2 (en) 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US8081516B2 (en) 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
US8861273B2 (en) 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
US9240405B2 (en) 2011-04-19 2016-01-19 Macronix International Co., Ltd. Memory with off-chip controller
JP5878797B2 (ja) * 2012-03-13 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8743599B2 (en) 2012-03-15 2014-06-03 International Business Machines Corporation Approach for phase change memory cells targeting different device specifications
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
JP5787855B2 (ja) * 2012-09-21 2015-09-30 株式会社東芝 半導体記憶装置
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5550394B1 (de) * 1970-10-27 1980-12-17
JPS5532235B1 (de) * 1977-05-18 1980-08-23
JPS55142488A (en) * 1979-04-24 1980-11-07 Nec Corp Semiconductor nonvolatile memory unit
US5739569A (en) * 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JPH0536991A (ja) * 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JPH0575133A (ja) * 1991-09-11 1993-03-26 Rohm Co Ltd 不揮発性記憶装置
JP3392540B2 (ja) * 1993-10-01 2003-03-31 松下電器産業株式会社 半導体メモリ装置及びその製造方法
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
DE19631146A1 (de) * 1996-08-01 1998-02-05 Siemens Ag Nichtflüchtige Speicherzelle
JP4162280B2 (ja) * 1996-11-15 2008-10-08 株式会社日立製作所 メモリデバイスおよびメモリアレイ回路
US5852306A (en) * 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
JPH118325A (ja) * 1997-04-25 1999-01-12 Nippon Steel Corp 不揮発性半導体記憶装置、その製造方法、その書き込み方法、その読み出し方法、記録媒体並びに半導体記憶装置
KR19990030641A (ko) * 1997-10-02 1999-05-06 구본준 비휘발성 메모리 소자
US6319230B1 (en) * 1999-05-07 2001-11-20 Scimed Life Systems, Inc. Lateral needle injection apparatus and method
JP2001313342A (ja) * 1999-06-04 2001-11-09 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
DE19955602A1 (de) * 1999-11-18 2001-05-31 Infineon Technologies Ag Nichtflüchtige Halbleiter- Speicherzelle sowie Verfahren zu deren Herstellung
JP4441993B2 (ja) * 2000-06-23 2010-03-31 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
JP2003068893A (ja) * 2001-08-28 2003-03-07 Hitachi Ltd 不揮発性記憶素子及び半導体集積回路
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法

Also Published As

Publication number Publication date
DE60309806D1 (de) 2007-01-04
CN1326244C (zh) 2007-07-11
US20040079983A1 (en) 2004-04-29
JP5038580B2 (ja) 2012-10-03
EP1411555A3 (de) 2005-02-02
US6936884B2 (en) 2005-08-30
KR20040033406A (ko) 2004-04-28
CN1490876A (zh) 2004-04-21
KR100446632B1 (ko) 2004-09-04
JP2004134796A (ja) 2004-04-30
EP1411555A2 (de) 2004-04-21
EP1411555B1 (de) 2006-11-22

Similar Documents

Publication Publication Date Title
DE60309806T2 (de) Nichtflüchtige Silizium/Oxid/Nitrid/Silizium/Nitrid/Oxid/Silizium Speicheranordnung
DE102004050641B4 (de) Ladungsfangende Speicherzelle
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
DE3121753C2 (de)
DE19929926B4 (de) Verfahren zur Herstellung eines Speichers mit Mehrpegel-Quantenpunktstruktur
DE19612948B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit vertiefter Kanalstruktur
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE19730762B4 (de) Flash-Speicherzelle und Verfahren zu deren Herstellung
DE10245769A1 (de) Nichtflüchtige Speicherzelle mit Ladungseinfangstruktur, Speicherbauelement und Herstellungsverfahren
DE112004000248T5 (de) UV-Abblockschicht zum Reduzieren der UV-Induzierten Aufladung von SONOS-Doppelbit-Flash-Speicher-Einrichtungen in der Beol-Bearbeitung
DE10228768A1 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtungen, die Sperrisolationsschichten mit hohen Dielektrizitätskonstanten enthaltend, und Verfahren
DE3117719A1 (de) Nichtfluechtiger eprom und eeprom mit erhoehtem wirkungsgrad
DE10218990A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zur Herstellung sowie zum Programmieren, Lesen und Löschen von Daten
DE10338984A1 (de) Betriebsverfahren für ein Flash-Speicherbauelement mit SONOS-Zellen
DE2743422A1 (de) Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik
DE3334296T1 (de) Schwebe-Gate-Speicher
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE3029539A1 (de) Nichtfluechtige, programmierbare integrierte halbleiterspeicherzelle
DE112017006252T5 (de) Split-Gate-Flashzelle, die auf ausgeschnittenem Substrat geformt ist
DE102004063581A1 (de) Halbleiterelement
DE19724469C2 (de) Flashspeicher mit I-förmigem potentialungebundenem Gate und Verfahren zu dessen Herstellung
DE10158019C2 (de) Floatinggate-Feldeffekttransistor
DE10262346B4 (de) Nicht-flüchtige Floating-Trap-Halbleiterspeichervorrichtung aufweisend eine Sperrisolationsschicht mit hoher Dielektrizitätskonstante
DE10227551A1 (de) Speicherlöschverfahren
DE4410287C1 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichereinrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition