DE60311678T2 - Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen - Google Patents

Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen Download PDF

Info

Publication number
DE60311678T2
DE60311678T2 DE60311678T DE60311678T DE60311678T2 DE 60311678 T2 DE60311678 T2 DE 60311678T2 DE 60311678 T DE60311678 T DE 60311678T DE 60311678 T DE60311678 T DE 60311678T DE 60311678 T2 DE60311678 T2 DE 60311678T2
Authority
DE
Germany
Prior art keywords
layer
mesa
passivation layer
substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60311678T
Other languages
English (en)
Other versions
DE60311678D1 (de
Inventor
Kevin W. Haberern
Raymond Rosado
Michael J. Bergmann
David T. Emerson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of DE60311678D1 publication Critical patent/DE60311678D1/de
Application granted granted Critical
Publication of DE60311678T2 publication Critical patent/DE60311678T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2206—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on III-V materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching

Description

  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 60/435,213, angemeldet am 20. Dezember 2002 und betitelt „Laser Diode With Self-Aligned Index Guide And Via", der vorläufigen US-Anmeldung Nr. 60/434,914, angemeldet am 20. Dezember 2002 und betitelt „Laser Diode With Surface Depressed Ridge Waveguide", der vorläufigen US-Anmeldung Nr. 60/434,999, angemeldet am 20. Dezember 2002 und betitelt „Laser Diode With Etched Mesa Structure" und der vorläufigen US-Anmeldung Nr. 60/435,211, angemeldet am 20. Dezember 2002 und betitelt „Laser Diode With Metal Current Spreading Layer". Die Offenbarungen jeder dieser vorläufigen Anmeldungen werden hiermit in ihrer Gesamtheit durch Bezugnahme aufgenommen.
  • Die vorliegende Anmeldung ist auch verwandt mit: US-Anmeldung Nr. 10/741,705, betitelt „Methods of Forming Semiconductor Devices Having Self Aligned Semiconductor Mesas and Contact Layers And Related Devices", zeitgleich hierzu angemeldet, US-Anmeldung Nr. 10/741,334, betitelt „Methods Of Forming Semiconductor Mesa Structures Including Self-Aligned Contact Layers And Related Devices", zeitgleich hierzu angemeldet und US-Anmeldung Nr. 10/742,426, betitelt „Methods Of Forming Electronic Devices Including Semiconductor Mesa Structures And Conductivity Junctions And Related Devices", zeitgleich hiermit angemeldet. Die Offenbarungen jeder dieser US-Anmeldungen werden hierin in ihrer Gesamtheit durch Bezugnahme aufgenommen.
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Gebiet der Elektronik und insbesondere Verfahren zum Bilden von Halbleitervorrichtungen und verwandten Strukturen.
  • Hintergrund
  • Ein Laser ist eine Vorrichtung, die einen Strahl kohärenten monochromatischen Lichts als Ergebnis stimulierter Emission von Photonen erzeugt. Die stimulierte Emission von Photonen kann auch eine optische Verstärkung erzeugen, welche bewirken kann, daß Lichtstrahlen, die durch Laser erzeugt werden, eine hohe optische Energie aufweisen können. Zahlreiche Materialien sind in der Lage, den Lasereffekt zu erzeugen und schließt bestimmte hochreine Kristalle (Rubin ist ein weitverbreitetes Beispiel), Halbleiter, bestimmte Typen von Gläsern, bestimmte Gase, einschließlich Kohlendioxid, Helium, Argon und Neon und bestimmte Plasmen ein.
  • Kürzlich wurden Laser in halbleitenden Materialien entwickelt, wodurch ein Vorteil der geringeren Größe, geringeren Kosten und andere verwandte Vorteile gezogen wurden, die typischerweise mit Halbleitervorrichtungen verbunden sind. In der Halbleitertechnik werden Vorrichtungen, in denen Photonen ein große Rolle spielen, als „photonisch" oder „opto-elektronisch" bezeichnet. Photonische Vorrichtungen wiederum umfassen Leuchtdioden (LEDs), Photodetektoren, photovoltaische Vorrichtung und Halbleiterlaser.
  • Halbleiterlaser sind anderen Lasern dahingehend ähnlich, daß die emittierte Strahlung räumliche und zeitliche Kohärenz aufweist. Wie oben erwähnt, ist Laserstrahlung hochgradig monochromatisch (d.h. von geringer Bandbreite) und erzeugt stark gerichtete Lichtstrahlen. Halbleiterlaser können jedoch von anderen Lasern in vielerlei Hinsicht abweichen. Zum Beispiel sind in Halbleiterlasern die Quantenübergänge den Bandeigenschaften der Materialien zugeordnet, Halbleiterlaser können sehr kompakt in der Größe sein, sie können sehr schmale aktive Bereiche aufweisen und eine größere Divergenz des Laserstrahls, wobei die Eigenschaften eines Halbleiterlasers stark durch die Eigenschaften des Übergangsmediums beeinflußt sein können und für P-N-Übergangslaser wird die Lasertätigkeit durch Leiten eines Stroms in Durchlaßrichtung durch die Diode selbst erzeugt. Zusammengefaßt können Halbleiterlaser sehr effiziente Systeme bereitstellen, die durch Modulieren des durch die Vorrichtungen geleiteten Stroms gesteuert werden können. Zusätzlich können Halbleiterlaser, da sie sehr kurze Photonenlebensdauern aufweisen, verwendet werden, um eine Hochfrequenzmodulation zu erzeugen. Die kompakte Größe und die Möglichkeit für eine solche Hochfrequenzmodulation können Halbleiterlaser zu einer wichtigen Lichtquelle für faseroptische Kommunikation machen.
  • Allgemein ausgedrückt sollte die Struktur eines Halbleiterlasers einen optischen Einschluß bereitstellen, um eine resonante Kavität zu bilden, in der Lichtverstärkung auftreten kann und einen elektrischen Einschluß, um hohe Stromdichten zu erzeugen, so daß bewirkt wird, daß stimulierte Emission auftritt. Um den Lasereffekt zu erzeugen (stimulierte Emission von Strahlung), kann der Halbleiter zusätzlich ein direktes Bandlückenmaterial sein statt eines indirekten Bandlückenmaterials. Wie denjenigen bekannt ist, die mit Halbleitereigenschaften vertraut sind, ist ein Material mit direktem Bandübergang eines, bei welchem der Übergang eines Elektrons von dem Valenzband in das Leitungsband keine Änderung des Kristallimpulses für das Elektron erfordert. Galliumarsenid und Galliumnitrid sind Beispiele für Halbleiter mit direkter Bandlücke. In Halbleitern mit indirekter Bandlücke existiert die alternative Situation, d.h. für einen Übergang eines Elektrons zwischen den Valenz- und Leitungsbändern wird eine Änderung des Kristallimpulses benötigt. Silizium und Siliziumkarbid sind Beispiele für solche indirekten Halbleiter.
  • Eine nützliche Erklärung der Theorie, Struktur und des Betriebs von Halbleiterlasern, einschließtich optischem und elektronischem Einschluß und Spiegeln wird von Sze in Physics of Semiconductor Devices, 2. Auflage (1981) auf Seiten 704–742 gegeben und diese Seiten werden hierin durch Bezugnahme vollständig aufgenommen.
  • Wie denjenigen bekannt ist, die mit photonischen Vorrichtung, wie zum Beispiel LEDs und Lasern vertraut sind, kann die Frequenz elektromagnetischer Strahlung (d.h. der Photonen), die mit einem gegebenen Halbleitermaterial erzeugt werden kann, eine Funktion der Bandlücke des Materials sein. Kleinere Bandlücken erzeugen Photonen mit geringerer Energie, längerer Wellenlänge, während Materialien mit breiterer Bandlücke Photonen mit höherer Energie, kürzerer Wellenlänge erzeugen. Zum Beispiel ist Aluminiumindiumgalliumphosphit (AlInGaP) ein für Laser gebräuchlicher Halbleiter. Aufgrund der Bandlücke dieses Materials (tatsächlich ein Bereich von Bandlücken, der von dem Mol- oder Atomverhältnis jedes vorhandenen Elements abhängt), kann das Licht, das AlInGaP erzeugen kann, auf den roten Teil des sichtbaren Spektrums beschränkt sein, d.h. um 600 bis 700 Nanometer (nm). Um Photonen zu erzeugen, die Wellenlängen in den blauen oder ultravioletten Teilen des Spektrums aufweisen, können Halbleitermaterialien verwendet werden, die relativ große Bandlücken aufweisen. Gruppe III-Nitridmaterialien, wie zum Beispiel Galliumnitrid (GaN), die ternären Legierungen Indiumgalliumnitrid (InGaN), Aluminiumgalliumnitrid (AlGaN) und Aluminiumindiumnitrid (AlInN) sowie die quarternäre Legierung Aluminiumgalliumindiumnitrid (AlInGaN) sind attraktive Kandidatenmaterialien für blaue und UV-Laser aufgrund ihrer relativ hohen Bandlücke (3,36 eV bei Raumtemperatur für GaN). Entsprechend wurden Gruppe-III-Nitrid-basierende Laserdioden vorgeführt, die Licht in dem 340–420 nm Bereich emittieren.
  • Eine Anzahl von dem gleichen Anmelder zugeordneten Patenten und gleichzeitig anhängigen Patentanmeldung diskutieren ähnlich das Design und die Herstellung optoelektronischer Vorrichtungen. Zum Beispiel beschreiben die US-Patente Nr. 6,459,100, 6,373,077, 6,201,262, 6,187,606, 5,912,477 und 5,416,342 verschiedene Verfahren und Strukturen für Galliumnitridbasierende optoelektronische Vorrichtungen. US-Patent Nr. 5,838,706 beschreibt Nitridlaserdiodenstrukturen mit geringer Spannung. Die veröffentlichten US-Anmeldungen Nr. 20020093020 und 20020022290 beschreiben epitaktische Strukturen für Nitrid-basierende optoelektronische Vorrichtungen. Verschiedene Metallkontaktstrukturen und Bondverfahren, einschließlich Flip-Chip-Bondverfahren werden in der veröffentlichten US-Anmeldung Nr. 20020123164 sowie in der veröffentlichten US-Anmeldung Nr. 030045015 mit dem Titel „Flip Chip Bonding of Light Emitting Devices and Light Emitting Devices Suitable for Flip-Chip Bonding", der veröffentlichten US-Anmeldung Nr. 20030042507 mit dem Titel „Bonding of Light Emitting Diodes Having Shaped Substrates" und in der veröffentlichten US-Anmeldung Nr. 20030015721 mit dem Titel „Light Emitting Diodes Including Modifications for Submount Bonding and Manufacturing Methods Therefor" beschrieben. Trockenätzverfahren werden in US-Patent Nr. 6,475,889 beschrieben. Passivierungsverfahren für optoelektronische Nitrid-Vorrichtungen werden in der US-Anmeldung mit der Serien Nummer 08/920,409 mit dem Titel „Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications" und in der veröffentlichten US-Anmeldung Nr. 20030025121 mit dem Titel „Robust Group III Light Emitting Diode for High Reliability in Standard Packaging Applications" beschrieben. WO-A-01/95446 offenbart ein ähnliches herkömmliches Verfahren zur Herstellung. Aktive Schichtstrukturen, die zur Verwendung in Nitridlaserdioden geeignet sind, werden in der veröffentlichten US-Anmeldung Nr. 20030006418 mit dem Titel „Group III Nitride Based Light Emitting Diode Structures with a Quantum Well and Superlattice, Group III Nitride Based Quantum Well Structures and Group III Nitride Based Superlattice Structures" und der veröffentlichten US-Anmeldung Nr. 20030020061 mit dem Titel „Ultraviolet Light Emitting Diode" beschrieben. Der Inhalt aller der zuvor genannten Patente, Patentanmeldungen und veröffentlichten Patentanmeldungen wird vollständig hierin durch Bezugnahme aufgenommen, so als ob sie hierin vollständig beschrieben würden.
  • Zug und/oder Druck, der auf eine Oberfläche einer elektronischen Vorrichtung einschließlich eines Halbleiterlasers ausgeübt wird, kann eine Halbleiterstruktur, die den Laser und/oder die elektrischen Verbindungen damit bereitstellt, beschädigen.
  • Zusammenfassung
  • Gemäß Ausführungsformen der vorliegenden Erfindung können Verfahren zum Bilden von Halbleitervorrichtungen aufweisen: Bilden einer Halbleiterstruktur auf einem Substrat, wobei die Halbleiterstruktur eine Mesa definiert, welche eine Mesa-Oberfläche über (d.h. entfernt von) dem Substrat und Mesa-Seitenwände zwischen der Mesa-Oberfläche und dem Substrat aufweist. Eine erste Passivierungsschicht kann zumindest auf Teilen der Mesa-Seitenwände und auf dem Substrat neben den Mesa-Seitenwänden gebildet sein, wobei mindestens ein Teil der Mesa-Oberfläche frei von der ersten Passivierungsschicht ist und wobei die erste Passivierungsschicht ein erstes Material aufweisen kann. Zusätzlich kann eine zweite Passivierungsschicht über der ersten Passivierungsschicht gebildet sein, wobei mindestens ein Teil der Mesa-Oberfläche frei von der zweiten Passivierungsschicht ist und wobei die zweite Passivierungsschicht ein zweites Material, das von dem ersten Material verschieden ist, aufweist.
  • Darüber hinaus kann mindestens ein Teil der ersten Passivierungsschicht neben der Mesa-Oberfläche frei von der zweiten Passivierungsschicht sein und eine kombinierte Dicke der ersten und zweiten Passivierungsschichten kann größer als eine Dicke der Mesa sein. Insbesondere kann eine Dicke der ersten Passivierungsschicht größer sein als eine Dicke der Mesa. Zusätzlich kann eine Kontaktschicht auf einem Teil der Mesa-Oberfläche, die frei von ersten und zweiten Passivierungsschichten ist, gebildet sein und eine Metallschicht kann auf der Kontaktschicht gebildet sein, wobei sich die Metallschicht auf mindestens einen Teil der zweiten Passivierungsschicht gegenüber dem Substrat erstreckt. Darüber hinaus kann die Metallschicht und die Kontaktschicht verschiedene Materialien aufweisen.
  • Ein Teil der ersten Passivierungsschicht kann sich auf einen Teil einer Oberfläche der Kontaktschicht gegenüber dem Substrat erstrecken oder alternativ kann sich ein Teil der Kontaktschicht auf einen Teil von mindestens der ersten und/oder zweiten Passivierungsschicht gegenüber dem Substrat erstrecken. Das erste Material kann Aluminiumoxid aufweisen und das zweite Material kann Siliziumnitrid aufweisen. Darüber hinaus kann die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweisen, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa enthalten ist.
  • Mindestens ein Teil der Mesa-Oberfläche kann frei von der ersten Passivierungsschicht sein bevor die zweite Passivierungsschicht gebildet wird. Insbesondere kann die zweite Passivierungsschicht auf der ersten Passivierungsschicht gebildet sein und auf dem mindestens einen Teil der Mesa-Oberfläche, die frei von der ersten Passivierungsschicht ist. Darüber hinaus kann ein Loch in einem Teil der zweiten Passivierungsschicht gebildet sein, was in zumindest einem Teil der Mesa-Oberfläche, die frei von der ersten Passivierungsschicht ist, freilegt und Teile der ersten Passivierungsschicht neben der Mesa-Oberfläche freilegt.
  • Darüber hinaus kann die erste Passivierungsschicht über der Mesa-Oberfläche gebildet sein und die zweite Passivierungsschicht kann über der Mesa-Oberfläche gebildet sein, so daß die ersten und zweiten Passivierungsschichten beide über der Mesa-Oberfläche gestapelt sind. Ein Loch kann dann in der zweiten Passivierungsschicht gebildet sein, durch das Teile der ersten Passivierungsschicht gegenüber der Mesa-Oberfläche freigelegt werden, und nach dem Bilden des Lochs in der zweiten Passivierungsschicht kann ein weiteres Loch in der ersten Passivierungsschicht gebildet werden, wodurch der mindestens eine Teil der Mesa-Oberfläche freigelegt wird. Vor dem Bilden der Passivierungsschicht kann eine Kontaktschicht auf der Mesa-Oberfläche gebildet werden. In einer Alternative kann eine Kontaktschicht auf mindestens Teilen der Mesa-Oberfläche, die frei von den ersten und zweiten Passivierungsschichten ist, gebildet werden nach dem Bilden der zweiten Passivierungsschicht. Vorzugsweise weist das Bilden des Lochs in dem Teil der zweiten Passivierungsschicht ein Ätzen der zweiten Passivierungsschicht auf, wobei eine Ätzchemie verwendet wird, die das zweite Material der zweiten Passivierungsschicht gegenüber dem ersten Material der ersten Passivierungsschicht bevorzugt ätzt.
  • Alternativ geht dem Bilden der ersten Passivierungsschicht voraus: Bilden einer Kontaktschicht auf der Mesa-Oberfläche oder das Bilden der zweiten Passivierungsschicht wird gefolgt von: Bilden einer Kontaktschicht mindestens auf Teilen der Mesa-Oberfläche, die frei von den ersten und zweiten Passivierungsschichten sind.
  • Gemäß zusätzlichen Ausführungsformen der vorliegenden Erfindung können Verfahren zum Bilden von Halbleitervorrichtungen das Bilden einer Halbleiterstruktur auf einem Substrat aufweisen, wobei die Haltleiterstruktur eine Mesa definiert, die eine Mesa-Oberfläche und Mesa-Seitenwände zwischen der Mesa-Oberfläche und dem Substrat aufweist. Eine Passivierungsschicht kann auf den Mesa-Seitenwänden und auf dem Substrat neben den Mesa-Seitenwänden gebildet sein, und die Passivierungsschicht kann ein Durchgangsloch darin aufweisen, so daß mindestens ein Teil der Mesa-Oberfläche frei von der Passivierungsschicht ist. Insbesondere kann das Durchlaßloch ein Treppenstufenprofil aufweisen, so daß ein erster Teil des Durchgangslochs eine erste Breite aufweist und ein zweiter Teil des Durchgangslochs eine zweite Breite aufweist, die von der ersten Breite verschieden ist.
  • Das Treppenstufenprofil kann einen Plateaubereich zwischen den ersten und zweiten Teilen des Durchgangslochs, das die ersten und zweiten Breiten aufweist, enthalten und der Plateaubereich kann im wesentlichen parallel zu dem Substrat sein. Der erste Teil des Durchgangslochs, der die ersten Breite aufweist, kann zwischen dem zweiten Teil des Durchgangslochs, das die zweite Breite aufweist und der Mesa-Oberfläche liegen, und die zweite Breite kann größer sein als die erste Breite. Die Passivierungsschicht kann eine erste Schicht eines ersten Materials und eine zweite Schicht eines zweiten Materials, das von dem ersten Material verschieden ist, aufweisen und der erste Teil des Durchgangslochs kann durch mindestens einen Teil der ersten Schicht gehen und der zweite Teil des Durchgangslochs kann durch mindestens einen Teil der zweiten Schicht gehen. Insbesondere kann eine Dicke der ersten Passivierungsschicht größer sein als eine Dicke der Mesa. Zusätzlich kann das erste Material Aluminiumoxid aufweisen, und das zweite Material kann Siliziumnitrid aufweisen.
  • Eine Kontaktschicht kann auch auf dem mindestens einen Teil der Mesa-Oberfläche, die frei von der Passivierungsschicht ist, gebildet sein und eine Metallschicht kann auf der Kontaktschicht und mindestens auf Teilen der Passivierungsschicht gebildet sein. Die Kontaktschicht und die Metallschicht können verschiedene Materialien aufweisen und ein Teil der Passivierungsschicht kann sich auf einem Teil der Kontaktschicht gegenüber der Mesa-Oberfläche erstrecken. In einer Alternative kann sich die Kontaktschicht auf mindestens einem Teil der Passivierungsschicht gegenüber dem Substrat erstrecken. Darüber hinaus kann die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweisen, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa enthalten ist.
  • Gemäß noch weiteren Ausführungsformen der vorliegenden Erfindung weist eine Halbleitervorrichtung eine Halbleiterstruktur auf einem Substrat auf, wobei die Halbleiterstruktur eine Mesa definiert, die eine Mesa-Oberfläche und Mesa-Seitenwände zwischen der Mesa-Oberfläche und dem Substrat aufweist. Eine erste Passivierungsschicht liegt zumindest auf Teilen der Mesa-Seitenwände und auf dem Substrat neben den Mesa-Seitenwänden, wobei mindestens ein Teil der Mesa-Oberfläche frei von der ersten Passivierungsschicht ist und wobei die erste Passivierungsschicht ein erstes Material aufweist. Eine zweite Passivierungsschicht liegt auf der ersten Passivierungsschicht, wobei mindestens ein Teil der Mesa-Oberfläche frei von der zweiten Passivierungsschicht ist und wobei die zweite Passivierungsschicht ein zweites Material aufweist, das von dem ersten Material verschieden ist.
  • Mindestens ein Teil der ersten Passivierungsschicht neben der Mesa-Oberfläche kann frei von der zweiten Passivierungsschicht sein, und eine kombinierte Dicke der ersten und zweiten Passivierungsschichten kann größer sein als eine Dicke der Mesa. Darüber hinaus kann eine Dicke der ersten Passivierungsschicht größer sein als eine Dicke der Mesa.
  • Die Halbleitervorrichtung kann auch eine Kontaktschicht auf einem Teil der Mesa-Oberfläche aufweisen, die frei von den ersten und zweiten Passivierungsschichten ist und eine Metallschicht auf der Kontaktschicht, wobei die Metallschicht sich auf mindestens einem Teil der zweiten Passivierungsschicht gegenüber dem Substrat erstreckt. Darüber hinaus können die Metallschicht und die Kontaktschicht verschiedene Materialien aufweisen. Ein Teil der ersten Passivierungsschicht kann sich über einen Teil einer Oberfläche der Kontaktschicht gegenüber dem Substrat erstrecken oder in einer alternativen Ausführungsform kann sich ein Teil der Kontaktschicht über einen Teil mindestens einer der ersten und/oder zweiten Passivierungsschichten gegenüber dem Substrat erstrecken.
  • Das erste Material der ersten Passivierungsschicht kann Aluminiumoxid aufweisen, und das zweite Material der zweiten Passivierungsschicht kann Siliziumnitrid aufweisen. Zusätzlich kann die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweisen, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa ent halten ist. Darüber hinaus können die ersten und zweiten Passivierungsschichten ein Treppenstufenprofil in dem zumindest einen Teil der Mesa-Oberfläche, der frei von den ersten und zweiten Passivierungsschichten ist, bilden.
  • Vorzugsweise weist das zweite Material ein Material auf, das bevorzugt gegenüber dem ersten Material geätzt werden kann, wobei eine vorbestimmte Ätzchemie verwendet wird.
  • Gemäß noch weiteren Ausführungsformen der vorliegenden Erfindung kann eine Halbleitervorichtung eine Halbleiterstruktur auf einem Substrat aufweisen, wobei die Halbleiterstruktur eine Mesa definiert, die eine Mesa-Oberfläche und Mesa-Seitenwände zwischen der Mesa-Oberfläche und dem Substrat aufweist. Die Halbleitervorrichtung kann auch eine Passivierungsschicht auf den Mesa-Seitenwänden und auf dem Substrat neben den Mesa-Seitenwänden aufweisen. Insbesondere kann die Passivierungsschicht ein Durchgangsloch darin aufweisen, so daß zumindest ein Teil der Mesa-Oberfläche frei von der Passivierungsschicht ist, wobei das Durchgangsloch ein Treppenstufenprofil definiert, so daß ein erster Teil des Durchgangslochs eine erste Breite aufweist und ein zweiter Teil des Durchgangsloch eine zweite Breite aufweist, die von der ersten Breite verschieden ist. Das Treppenstufenprofil kann einen Plateaubereich zwischen den ersten und zweiten Teilen des Durchgangslochs aufweisen, das die ersten und zweiten Breiten aufweist und der Plateaubereich kann im wesentlichen parallel zu dem Substrat sein. Darüber hinaus kann der erste Teil des Durchgangslochs, der die erste Breite aufweist, zwischen dem zweiten Teil des Durchgangslochs, das die zweite Breite aufweist, und der Mesa-Oberfläche liegen, und die zweite Breite kann größer sein als die erste Breite.
  • Die Passivierungsschicht kann eine erste Schicht aus einem ersten Material aufweisen und eine zweite Schicht aus einem zweiten Material, das von dem ersten Material verschieden ist, wobei der erste Teil des Durchgangslochs durch mindestens einen Teil der ersten Schicht geht und wobei der zweite Teil des Durchgangslochs durch mindestens einen Teil der zweiten Schicht geht. Eine Dicke der ersten Passivierungsschicht kann größer sein als eine Dicke der Mesa, wobei das erste Material der ersten Passivierungsschicht Aluminiumoxid aufweisen kann, und das zweite Material der zweiten Passivierungsschicht Siliziumnitrid aufweisen kann.
  • Die Halbleitervorrichtung kann auch eine Kontaktschicht auf dem zumindest einen Teil der Mesa-Oberfläche, der frei von der Passivierungsschicht ist, aufweisen und eine Metallschicht auf der Kontaktschicht und auf mindestens Teilen der Passivierungsschicht und die Kontaktschicht und die Metallschicht können verschiedene Materialien aufweisen. Ein Teil der Passivierungsschicht kann sich auf einen Teil der Kontaktschicht gegenüber der Mesa-Oberfläche erstrecken oder alternativ kann sich die Kontaktschicht auf mindestens einen Teil der Passivierungsschicht gegenüber dem Substrat erstrecken. Zusätzlich kann die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweisen, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa enthalten ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht, die Halbleitervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung darstellt.
  • 2A–2D sind Querschnittsansichten, die Schritte beim Herstellen von Halbleitervorrichtungen gemäß Ausführungsformen der vorliegenden Erfindung zeigen.
  • 3 ist eine Photomikrographie eines Rasterelektronenmikroskops (SEM) von einer Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung.
  • 4 ist eine Querschnittsansicht, die Halbleitervorrichtungen gemäß weiteren Ausführungsformen der vorliegenden Erfindung darstellt.
  • 5A–5D sind Gluerschnittsansichten, die Schritte zum Herstellen von Halbleitervorrichtungen gemäß noch weiteren Ausführungsformen der vorliegenden Erfindung darstellen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung wird nun nachfolgend vollständiger gemäß den beiliegenden Zeichnungen beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt sind. Die Erfindung kann jedoch in verschiedenen Formen ausgeführt sein und sollte nicht als beschränkt auf die Ausführungsformen, die hierin dargelegt werden, verstanden werden. Statt dessen sind diese Ausführungsformen vorgesehen, so daß diese Offenbarung sorgfältig und vollständig ist und der Schutzbereich der Erfindung für Fachleute vollständig vermittelt wird. In den Zeichnungen sind die Dicken von Schichten und Bereichen zur Klarheit übertrieben. Es ist auch offensichtlich, daß wenn eine Schicht beschrieben ist als „auf" einer weiteren Schicht oder einem Substrat, sie direkt auf der Schicht oder dem Substrat liegen kann oder dazwischenliegende Schichten können ebenfalls vorhanden sein. Es ist auch offensichtlich, daß wenn ein Element als „verbunden" oder „gekoppelt" mit einem weiteren Element bezeichnet ist, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder es können auch dazwischenliegende Elemente vorhanden sein. Gleiche Bezugszeichen bezeichnen durchweg gleiche Elemente. Darüber hinaus können relative Ausdrücke, wie „vertikal" und „horizontal" hierin verwendet werden, um ein Verhältnis in Bezug auf ein Substrat oder eine Basisschicht, wie in den Figuren gezeigt, zu beschreiben. Es ist offensichtlich, daß diese Ausdrücke so beabsichtigt sind, daß sie verschiedene Orientierungen der Vorrichtung zusätzlich zu den in den Figuren gezeigten Orientierungen umfassen.
  • Gruppe III–V Materialien, wie zum Beispiel Gruppe III-Nitridmaterialien, können als P-Typ hergestellt werden durch Dotieren davon mit Störstellen vom P-Typ, wie zum Beispiel Magnesium. Jedoch können Nitridhalbleiter vom P-Typ relativ geringe Trägeraktivierungsraten und relativ geringe Trägermobilitäten aufweisen. Entsprechend können Nitridhalbleitermaterialien vom P-Typ relativ hohe spezifische Widerstände aufweisen. Da Laserdioden relativ hohe Stromniveaus erfordern, um Bedingungen zum Lasen bereitzustellen, kann es für einen ohmschen Kontakt auf einem Nitridmaterial vom P-Typ vorteilhaft sein, so viel Fläche wie möglich abzudecken.
  • Die Bildung von Laserdioden kann das Ätzen eines Mesa-Streifens in eine epitaktische Schicht eines Halbleitermaterials umfassen. Da der Mesa-Streifen relativ schmal ist (in der Größenordnung von ungefähr 2 Mikrometern in der Breite), kann der Mesa-Streifen keinen hohen Grad an mechanischer Stabilität aufweisen und der Mesa-Streifen kann relativ leicht während nachfolgenden Herstellungsschritten, wie zum Beispiel Bar-Beschichtung, Wafer-Befestigung, Wafer-Bonding etc., beschädigt werden. Ein Mesa-Streifen kann in einem Schlitz des Halbleitermaterials und/oder Substrats gebildet werden, wobei der Schlitz eine Tiefe aufweist, die größer als oder gleich der Höhe der Mesa ist, um mechanische Stabilität und/oder Schutz bereitzustellen.
  • Wie in 1 gezeigt, können Strukturen gemäß Ausführungsformen der Erfindung einen mechanischen Schutz für einen Halbleiter-Mesa-Streifen bereitstellen. Darüber hinaus kann die Struktur aus 1 hergestellt werden, wobei Schritte verwendet werden, die relativ wiederholbar und genau sind. Gemäß Ausführungsformen der vorliegenden Erfindung kann eine Halbleitervorrichtung ein Substrat 12, eine epitaktische Halbleiterstruktur 14 einschließlich einer Mesa 20, eine erste Passivierungsschicht 30, eine zweite Passivierungsschicht 40, ohmsche Kontaktschichten 26 und 27 und eine Metallüberschicht 50 aufweisen. Darüber hinaus kann die epitaktische Halbleiterstruktur 14 ein zusammengesetztes Gruppe III-V Halbleitermaterial, wie zum Beispiel ein Gruppe III-Nitrid Halbleitermaterial als Bestandteil aufweisen. Die ohmschen Kontaktschichten 26 und 27 können jeweils eine Schicht aus einem Metall, wie zum Beispiel Nickel, Titan, Platin und/oder Palladium aufweisen. Die Metallüberschicht 50 kann eine Schicht aus einem Metall, wie zum Beispiel Nickel, Gold, Platin, Titan, Wolfram, Molybdän, Tantal und/oder Palladium aufweisen.
  • In einigen Ausführungsformen kann das Substrat 12 Substratmaterialien, wie zum Beispiel Siliziumkarbid vom N-Typ, aufweisen, das einen Polytyp, wie zum Beispiel 2H, 4H, 6H, 8H, 15R und/oder 3C, Saphir, Galliumnitrid und/oder Aluminiumnitrid aufweist. Darüber hinaus kann das Substrat leitfähig sein, um eine „vertikal" Vorrichtung bereitzustellen, die einen „vertikalen" Stromfluß durch die epitaktische Halbleiterstruktur 14 und das Substrat 12 aufweist. In einer Alternative kann das Substrat 12 isolierend oder semi-isolierend sein, wobei beide ohmschen Kontakte auf der gleichen Seite des Substrats vorgesehen sind, um eine „horizontale" Vorrichtung bereitzustellen. Ein leitfähiges Substrat könnte auch in einer „horizontalen" Vorrichtung verwendet werden. Darüber hinaus kann der Ausdruck Substrat so definiert sein, daß er einen nichtstrukturierten Teil des Halbleitermaterials umfaßt, das die Halbleiterstruktur 14 bildet, und/oder es kann keinen Materialübergang zwischen dem Substrat 12 und der Halbleiterstruktur 14 geben.
  • Teile der epitaktischen Halbleiterstruktur 14 können in einen Mesa-Streifen strukturiert sein, zum Beispiel um einen optischen Einschluß und/oder einen Stromeinschluß bereitzustellen. Wie gezeigt, ist nur ein Teil der epitaktischen Halbleiterstruktur in der Mesa 20 enthalten. Gemäß bestimmten Ausführungsformen kann die epitaktische Halbleiterstruktur 14 eine Schicht vom N-Typ neben dem Substrat 12 aufweisen und eine Schicht vom P-Typ auf der Schicht vom N-Typ gegenüber dem Substrat 12. Die Mesa kann Teile der Schicht vom P-Typ und keinen der Schicht vom N-Typ aufweisen, wobei sowohl die Schicht vom P-Typ als auch Teile (aber nicht alle) der Schicht vom N-Typ oder alle der P-Typ und N-Typ Schichten (so daß die Seitenwände der Mesa 20 sich auf das Substrat 12 erstrecken) aufweisen.
  • Wie detaillierter in der US-Anmeldung (Attorney Docket Nr. 5308-281), zeitgleich hiermit eingereicht, beschrieben, kann eine gleichförmig dicke Schicht epitaktischen Halbleitermaterials gebildet werden, und die Mesa 20 kann gebildet werden durch selektives Ätzen des epitaktischen Halbleitermaterials. Darüber hinaus kann eine Dicke der Mesa 20 durch eine Tiefe des Ätzens bestimmt werden, welches verwendet wird, um die Mesa zu bilden. Gemäß Ausführungsformen der vorliegenden Erfindung kann die Mesa Ätztiefe (und die resultierende Mesadicke) in dem Bereich von ungefähr 0,1 bis 5 Mikrometern liegen und gemäß weiteren Ausführungsformen nicht größer sein als ungefähr 2,5 Mikrometer. Darüber hinaus kann eine Breite der Mesa-Oberfläche 20A zwischen den Mesa-Seitenwänden in dem Bereich von ungefähr 1 bis 3 Mikrometern liegen. Wie in 1 gezeigt, kann die ohmsche Kontaktschicht 26 auf einem Teil der Mesa-Oberfläche 20A gebildet sein. Darüber hinaus kann der Oberflächenteil der Mesa ein Halbleitermaterial vom P-Typ sein.
  • Die erste Passivierungsschicht 30 kann die epitaktische Halbleiterstruktur 14 einschließlich der Mesa 20 schützen und isolieren. Die erste Passivierungsschicht 30 kann zum Beispiel eine Schicht aus einem isolierenden Material, wie zum Beispiel Siliziumdioxid, Siliziumnitrid, Aluminiumoxid und/oder Kombinationen davon aufweisen und die erste Passivierungsschicht 30 kann gebildet werden, wobei eine Abscheidetechnik, wie zum Beispiel plasma-unterstützte chemische Dampfabscheidung (plasma enhanced chemical vapor deposition; PECVD), chemische Dampfabscheidung bei niedrigem Druck (low pressure chemical vapor deposition; LPCVD), chemische Dampfabscheidung (chemical vapor deposition; CVD), Sputtern und/oder Elektronenstrahlverdampfung verwendet wird. Darüber hinaus kann die erste Passivierungsschicht, wie zum Beispiel in US-Anmeldung Nr. (Attorney Docket Nr. 5308-280), zeitgleich hiermit angemeldet und/oder in US-Anmeldung Nr. (Attorney Docket Nr. 5308-281), zeitgleich hiermit angemeldet, diskutiert, hergestellt sein. Die Offenbarungen beider dieser Anmeldung werden hierin in ihrer Gesamtheit durch Bezugnahme aufgenommen.
  • Die zweite Passivierungsschicht 40 kann zum Beispiel eine Schicht aus einem isolierenden Material, wie zum Beispiel Siliziumdioxid, Siliziumnitrid, Aluminiumoxid und/oder Kombinationen davon, aufweisen und die zweite Passivierungsschicht kann gebildet werden, wobei eine Abscheidungstechnik, wie zum Beispiel plasma-verstärkte chemische Dampfabscheidung (PECVD), chemische Dampfabscheidung bei niedrigem Druck (LPCVD), chemische Dampfabscheidung (CVD), Sputtern und/oder Elektronenstrahlverdampfung, verwendet wird. Gemäß bestimmten Ausführungsformen der vorliegenden Erfindung kann die erste Passivierungsschicht aus einem ersten Material gebildet werden, und die zweite Passivierungsschicht kann aus einem zweiten Material gebildet werden, das von dem ersten Material verschieden ist. Entsprechend kann die erste Passivierungsschicht eine Ätzselektivität in Bezug auf die zweite Passivierungsschicht für eine oder mehrere Ätzchemien bereitstellen. Mit anderen Worten ausgedrückt, kann die zweite Passivierungsschicht 40 für bestimmte Ätzchemien durchlässiger sein als die erste Passivierungsschicht, so daß ein Durchgangsloch 42 in der zweiten Passivierungsschicht gebildet werden kann, ohne die erste Passivierungsschicht signifikant zu ätzen. Gemäß bestimmten Ausführungsformen kann die zweite Passivierungsschicht 40 eine Schicht aus Siliziumnitrid aufweisen, und die erste Passivierungsschicht 30 kann eine Schicht aus Aluminiumoxid aufweisen.
  • In einigen Ausführungsformen kann die zweite Passivierungsschicht 40 ausreichend dick sein, so daß eine Oberfläche der zweiten Passivierungsschicht gegenüber dem Substrat im wesentlichen höher ist als die obere Oberfläche 20B der Mesa 20 in Bezug auf das Substrat 12. In einer Alternative kann eine kombinierte Dicke der ersten und zweiten Passivierungsschichten 30 und 40 größer als eine Dicke der Mesa 20 sein in einem Maß, das ausreichend ist, um eine mechanische Stabilität und einen Schutz der Mesa 20 bereitzustellen. Gemäß bestimmten Ausführungsformen kann die erste Passivierungsschicht eine Dicke in dem Bereich von ungefähr 0,1 bis 2 Mikrometern aufweisen, und die zweite Passivierungsschicht 40 kann eine Dicke in dem Bereich von ungefähr 0,1 bis 5 Mikrometern aufweisen.
  • Der ohmsche Kontakt 26 kann auf der Mesa-Oberfläche 20B vor oder nach dem Bilden entweder der ersten und/oder zweiten Passivierungsschichten 30 und 40 gebildet werden. Die ohmsche Kontaktschicht 26 kann sich über im wesentlichen die Gesamtheit einer Breite der Mesa-Oberfläche 20B zwischen Mesa-Seitenwänden 20A erstrecken, und/oder Teile der ersten Passivierungsschicht 30 können sich auf Teile der ohmschen Kontaktschicht 26 gegenüber dem Substrat erstrecken. In einer Alternative können sich Teile der ersten Passivierungsschicht 30 direkt auf die Mesa-Oberfläche erstrecken, und/oder Teile der ohmschen Kontaktschicht können sich auf Teile der ersten Passivierungsschicht 30 gegenüber der Mesa-Oberfläche 20B erstrekken.
  • Ein Durchgang 42 durch die zweite Passivierungsschicht 40 kann Teile der ohmschen Kontaktschicht 26 und Teile der ersten Passivierungsschicht 30 neben der ohmschen Kontaktschicht 26 freilegen. Die Metallüberschicht 50 kann sich über die zweite Passivierungsschicht 40 und die freigelegten Teile der ersten Passivierungsschicht 30 und/oder die freigelegten Teile der ohmschen Kontaktschicht 26 erstrecken. Entsprechend kann die Metallüberschicht 50 die ohmsche Kontaktschicht 26 durch den Durchgang 42 kontaktieren. Die Metallüberschicht 50 kann eine Schicht aus einem Metall, wie zum Beispiel Nickel, Gold, Platin, Titan, Wolfram, Molybdän, Tantal, Palladium und/oder Kombinationen davon, aufweisen.
  • Zusätzlich kann der Durchgang 42 eine Breite aufweisen, die größer ist als eine Breite der Mesa-Oberfläche 20B, so daß Seitenwände des Durchgangs 42 von den Mesa-Seitenwänden 20A beabstandet sind. Entsprechend bestimmten Ausführungsformen kann der Durchgang 42 eine Breite in dem Bereich von ungefähr 5 bis 15 Mikrometern aufweisen. Entsprechend kann Zug und/oder Druck, der auf eine Oberfläche der Passivierungsschicht 40 ausgeübt wird, von der Mesa 20 weggeleitet werden. Darüber hinaus können Teile der Passivierungsschicht 30, die durch den Durchgang 42 freigelegt sind und der Mesa 20 durch die umgebende zweite Passivierungsschicht 40 vor externem Druck abgeschirmt sein.
  • Gemäß bestimmten Ausführungsformen der vorliegenden Erfindung kann eine Halbleitervorrichtung eine Halbleiterstruktur, wie zum Beispiel eine epitaktische Halbleiterstruktur 14, aufweisen, die eine Mesa 20 mit einer Mesa-Oberfläche 20B gegenüber dem Substrat 12 und Mesa-Seitenwänden 20A zwischen der Mesa-Oberfläche 20B und dem Substrat 12 aufweist. Eine erste Passivierungsschicht 30 kann auf mindestens Teilen der Mesa-Seitenwände 20A und auf dem Substrat 12 neben den Mesa-Seitenwänden 20A vorgesehen sein, wobei mindestens ein Teil der Mesa-Oberfläche 20B frei von der ersten Passivierungsschicht 30 ist. Eine zweite Passivierungsschicht 40 kann auf der ersten Passivierungsschicht 30 vorgesehen sein, wobei mindestens ein Teil der Mesa-Oberfläche 20B frei von der zweiten Passivierungsschicht 40 ist. Darüber hinaus können die ersten und zweiten Passivierungsschichten verschiedene Materialien aufweisen. Zusätzlich kann eine Metallüberschicht auf der zweiten Passivierungsschicht 40, auf Teilen der ersten Passivierungsschicht 30, die frei von der zweiten Passivierungsschicht 40 sind und auf Teilen der Mesa-Oberfläche 20B, die frei von den ersten und zweiten Passivierungsschichten sind, vorgesehen sein. Eine ohmsche Kontaktschicht 26 kann zwischen der Metallüberschicht 50 und der Mesa-Oberfläche 20B vorgesehen sein, und die ohmsche Kontaktschicht 26 und die Metallüberschicht 50 können verschiedene Materialien aufweisen.
  • Gemäß weiteren Ausführungsformen der vorliegenden Erfindung kann eine Halbleitervorrichtung eine Halbleiterstruktur 14 auf einem Substrat 12 aufweisen, wobei die Halbleiterstruktur 14 eine Mesa-Oberfläche 20B und Mesa-Seitenwände 20A zwischen der Mesa-Oberfläche 20B und dem Substrat 12 definiert. Eine Passivierungsschicht kann auf den Mesa-Seitenwänden 20A und auf dem Substrat 12 neben den Mesa-Seitenwänden vorgesehen sein, wobei die Passivierungsschicht einen Durchgang darin aufweist, so daß mindestens ein Teil der Mesa-Oberfläche frei von der Passivierungsschicht ist. Insbesondere kann der Durchgang in der Passivierungsschicht ein Treppenstufenprofil definieren, so daß ein erster Teil V1 des Durchgangslochs eine erste Breite W1 aufweist und ein zweiter Teil des Durchgangslochs V2 eine zweite Breite W2 aufweist, die von der ersten Breite W1 verschieden ist. Zusätzlich kann das Durchgangsloch einen Plateaubereich P zwischen den ersten und zweiten Teilen des Durchgangslochs aufweisen, und der Plateaubereich P kann im wesentlichen parallel zu dem Substrat 12 sein. Insbesondere kann die zweite Breite W2 größer sein als die erste Breite W1. Zusätzlich kann die zweite Breite W2 größer sein als eine Breite der Mesa-Oberfläche 20B, und die erste Breite W1 kann geringer als eine Breite der Mesa-Oberfläche 20B. Gemäß einigen Ausführungsformen kann die Passivierungsschicht eine Schicht eines einzigen Materials, das so strukturiert ist, daß es das Treppenstufenprofil bereitstellt, aufweisen. In einer alternativen Ausführungsform kann die Passivierungsschicht erste und zweite Passivierungsschichten 30 und 40 aus verschiedenen Materialien aufweisen, so daß die zweite Passivierungsschicht 40 in Bezug auf die erste Passivierungsschicht 30 selektiv geätzt werden kann.
  • Verfahren zur Herstellung von Halbleitervorrichtung gemäß Ausführungsformen der vorliegenden Erfindung sind in den 2A–2D dargestellt. Insbesondere kann eine epitaktische Halbleiterstruktur 14 auf einem Substrat 12 gebildet werden, wobei die epitaktische Halbleiter struktur 14 eine Mesa 20, Mesa-Seitenwände 20A und eine Mesa-Oberfläche 20B aufweist. Die epitaktische Halbleiterstruktur 14 kann durch Bilden einer gleichförmig dicken epitaktischen Halbleiterschicht und dann selektivem Entfernen von Teilen der epitaktischen Halbleiterschicht gebildet werden, um die Mesa 20 zu bilden. Teile der epitaktischen Halbleiterschicht können selektiv entfernt werden, wobei Naß- oder Trockenätzen, wie zum Beispiel reaktives Ionenätzen (RIE), Elektronen-Zyklotron-Resonanz (ECR), Plasma-Ätzen und/oder ein induktionsgekoppeltes Plasma (ICP) Ätzen, verwendet wird. Zum Beispiel kann die Mesa 20 strukturiert werden, wobei ein Trockenätzen in einer Argon (Ar) Umgebung verwendet wird, wobei ein Chlor (Cl2) Ätzmittel verwendet wird. Insbesondere kann das Trockenätzen einen Argon-(Ar)-Fluß in dem Bereich von ungefähr 2 bis 40 sccm und einen Chlor-(Cl2)-Fluß in dem Bereich von ungefähr 5 bis 50 sccm in einem RIE-Reaktor bei einem Druck in dem Bereich von ungefähr 5 bis 50 mTorr aufweisen und bei einer RF-Leistung in dem Bereich von ungefähr 200 bis 1000 W. Während bestimmte Ätzbedingungen in Form eines Beispiels angegeben sind, könnten andere Ätzbedingungen verwendet werden.
  • Wie gezeigt, kann nur ein Teil der epitaktischen Halbleiterstruktur 14 in der Mesa 20 enthalten sein. In einer alternativen Ausführungsform kann die gesamte epitaktische Halbleiterstruktur 14 in der Mesa 20 enthaften sein, so daß Mesa-Seitenwände 20A sich in das Substrat 12 erstrecken. Die epitaktische Halbleiterstruktur 14 kann eine Schicht vom N-Typ auf dem Substrat und eine Schicht vom P-Typ auf der Schicht vom N-Typ gegenüber dem Substrat aufweisen. Die Mesa 20 kann Teile der Schicht vom N-Typ und keinen Teil der Schicht vom P-Typ aufweisen, alle Teile der Schicht vom N-Typ und Teile (aber nicht alle) der Schicht vom P-Typ oder alle Teile der N-Typ und der P-Typ Schichten (so daß sich die Seitenwände der Mesa 20 zu dem Substrat 12 erstrecken).
  • Die epitaktische Halbleiterstruktur 14 kann auch eine aktive Schicht zwischen den N-Typ und P-Typ Schichten aufweisen. Eine aktive Schicht kann eine Anzahl von verschiedenen Strukturen und/oder Schichten und/oder Kombinationen davon aufweisen. Die aktive Schicht zum Beispiel kann eine einzige oder mehrere Qantentöpfe, Doppelheterostrukturen und/oder Supergitter aufweisen. Eine aktive Schicht kann auch Licht- und/oder Strombegrenzungsschichten aufweisen, die eine Lasertätigkeit in der Vorrichtung unterstützen.
  • Eine erste Passivierungsschicht 30 kann auf Seitenwänden 20A der Mesa 20 und auf Teilen des Substrats 12 neben den Mesa-Seitenwänden 20A gebildet sein. Wie gezeigt, können, wenn sich die Mesa-Seitenwände 20A nicht in das Substrat 12 erstrecken, Teile der Halbleiterstruktur 14 zwischen der ersten Passivierungsschicht 30 und dem Substrat neben Mesa-Seitenwänden 2DA verbleiben. Die erste Passivierungsschicht 30 kann eine Schicht oder mehrere Unterschichten eines isolierenden Materials, wie zum Beispiel Siliziumnitrid, Siliziumdioxid, Aluminiumoxid und/oder Kombinationen davon, sein. Darüber hinaus kann die erste Passivierungsschicht 30 gebildet sein, wobei eine Abscheidungstechnik, wie zum Beispiel Plasmaunterstützte chemische Dampfabscheidung, chemische Dampfabscheidung bei niedrigem Druck, chemische Dampfabscheidung, Sputtern, Elektronenstrahlverdampfung und/oder Kombinationen davon verwendet wird. Gemäß bestimmten Ausführungsformen kann die erste Passivierungsschicht 30 eine Schicht aus Aluminiumoxid sein, und die erste Passivierungsschicht 30 kann eine Dicke in dem Bereich von ungefähr 0,1 bis 2 Mikrometern aufweisen.
  • Die erste Passivierungsschicht 30 kann einen Durchgang 32 darin aufweisen, um einen elektrischen Kontakt zu der Mesa-Oberfläche 20B bereitzustellen. Der Durchgang 32 kann zum Beispiel gemäß Schritten, die in der US-Patentanmeldung Seriennummer (Attorney Docket Nr. 5308-280), zeitgleich hiermit angemeldet und in der US-Patentanmeldung Nr. (Attorney Docket Nr. 5308-281), zeitgleich hiermit angemeldet, diskutiert werden. Zum Beispiel kann die Passivierungsschicht 30 auf der Mesa-Oberfläche 20B gebildet und dann strukturiert werden, wobei Photolithographie verwendet wird, um den Durchlaß 32, der Teile der Mesa-Oberfläche freilegt, zu bilden und nach dem Bilden des Durchlasses 32 kann eine ohmsche Kontaktschicht auf dem freigelegten Teil der Mesa-Oberfläche (entweder vor oder nach dem Bilden einer zweiten Passivierungsschicht) gebildet werden. In einer alternativen Ausführungsform kann eine ohmsche Kontaktschicht auf der Mesa-Oberfläche gebildet werden vor dem Bilden der Passivierungsschicht, wobei die Passivierungsschicht über der ohmschen Kontaktschicht gebildet werden kann und Teile der Passivierungsschicht auf der ohmschen Kontaktschicht können entfernt werden. In einer weiteren alternativen Ausführungsform kann eine ohmsche Kontaktschicht auf der Mesa-Oberfläche gebildet werden, und eine Maske, die verwendet wird, um die ohmsche Kontaktschicht zu strukturieren, kann erhalten bleiben, während die erste Passivierungsschicht gebildet wird. Die Maske und Teile der Passivierungsschicht auf der Maske können entfernt werden, wodurch Teile der ohmschen Kontaktschicht freigelegt werden, ohne daß eine separate Maske benötigt wird.
  • Wie in 2B gezeigt, kann eine zweite Passivierungsschicht 40 auf der ersten Passivierungsschicht 30 gebildet werden. Die zweite Passivierungsschicht 40 kann eine Schicht oder mehrere Unterschichten aus einem isolierenden Material, wie zum Beispiel Siliziumnitrid, Siliziumdioxid und/oder Aluminiumoxid, enthalten, und die zweite Passivierungsschicht kann gebildet werden, wobei eine Abscheidungstechnik, wie zum Beispiel Plasma-unterstützte chemische Dampfabscheidung, chemische Dampfabscheidung bei niedrigem Druck, chemische Dampfabscheidung, Sputtern, Elektronenverdampfung und/oder Kombinationen davon, verwendet wird.
  • Die erste Passivierungsschicht 30 kann ein erstes Material aufweisen und die zweite Passivierungsschicht kann ein zweites Material, das von dem ersten Material verschieden ist, aufweisen. Entsprechend kann ein Ätzmittel ausgewählt werden, so daß die zweite Passivierungsschicht 40 geätzt werden kann, ohne die erste Passivierungsschicht 30 signifikant zu ätzen, wenn ein Durchlaß durch die zweite Passivierungsschicht 40 gebildet wird. Gemäß bestimmten Ausführungsformen kann die erste Passivierungsschicht 30 eine Schicht aus Aluminiumoxid aufweisen, und die zweite Passivierungsschicht 40 kann eine Schicht aus Siliziumnitrid aufweisen. Entsprechend kann ein Durchgangsloch durch die zweite Passivierungsschicht 40 geätzt werden, um Teile der ersten Passivierungsschicht freizulegen, ohne die zweite Passivierungsschicht signifikant zu ätzen.
  • Wie in 2C gezeigt, kann ein Durchgang 42 in der zweiten Passivierungsschicht 40 geöffnet werden durch Maskieren von Teilen der zweiten Passivierungsschicht, die erhalten bleiben sollen (durch Mittel, wie zum Beispiel Photolithographie) und Ätzen von belichteten Teilen der zweiten Passivierungsschicht. Wenn der Durchgang durch die erste Passivierungsschicht 20 zuvor gebildet wurde, kann der Durchgang 42 Teile der Mesa-Oberfläche 20B für die weitere Verarbeitung freilegen. In einer Alternative kann ein Durchgang durch die erste Passivierungsschicht 30 nach dem Bilden des Durchgangs 42 durch die zweite Passivierungsschicht 40 gebildet werden.
  • Gemäß bestimmten Ausführungsformen kann der Durchgang 42 in der zweiten Passivierungsschicht durch Maskieren von Teilen der zweiten Passivierungsschicht gebildet werden und Ätzen der freigelegten Teile der zweiten Passivierungsschicht, wobei ein reaktives Ionenätzen (RIE) verwendet wird. Insbesondere kann das RIE-Ätzen ausgeführt werden, wobei eine Fluorbasierende Ätzchemie, wie zum Beispiel NF2 und/oder CHF3 verwendet wird, welche verwendet werden können, um Siliziumnitrid selektiv in Bezug auf Aluminiumoxid zu ätzen. Andere Ätzchemien können verwendet werden, vorausgesetzt, daß die Ätzchemie eine Selektivität des ätzenden Materials der zweiten Passivierungsschicht in Bezug auf das Material der ersten Passivierungsschicht zeigt. Ätzchemien, basierend auf NF2 und/oder CHF3, können zum Beispiel Siliziumnitrid selektiv bei einer viel höheren Rate ätzen als Aluminiumoxid. Entsprechend kann die erste Passivierungsschicht 30 aus Aluminiumoxid wirksam als eine Ätzstoppschicht wirken, wenn der Durchgang 42 durch eine zweite Passivierungsschicht aus Siliziumnitrid geätzt wird.
  • Nachdem Teile der Mesa-Oberfläche 20B und der ersten Passivierungsschicht 30 durch den Durchgang 42 freigelegt wurden, kann ein ohmscher Kontakt 26 auf dem freigelegten Teil der Mesa-Oberfläche 20B, wie in 2D gezeigt, gebildet werden. In alternativen Ausführungsformen kann die ohmsche Kontaktschicht gebildet werden, bevor die erste Passivierungsschicht 20B gebildet wird oder zwischen dem Bilden der ersten und zweiten Passivierungsschichten 30 und 40. Eine Metallüberschicht 50 kann dann auf der zweiten Passivierungsschicht 40, auf freigelegten Teilen der ersten Passivierungsschicht 30 in dem Durchgang und auf der ohmschen Kontaktschicht 26 in dem Durchgang gebildet werden. Gemäß einigen Ausführungsformen kann die ohmsche Kontaktschicht und die Metallüberschicht entsprechende Schichten des gleichen oder verschiedenen Metalls aufweisen. In einer alternativen Ausführungsform kann eine separate ohmsche Kontaktschicht nicht erforderlich sein, so daß die Metallüberschicht direkt auf freigelegten Teilen der Mesa-Oberfläche 20B gebildet wird.
  • Eine zweite ohmsche Kontaktschicht 27 kann auch auf dem Substrat 12 gegenüber der Halbleiterstruktur 14 gebildet werden, um einen „vertikalen" Strompfad in den ohmschen Kontaktschichten 26 und 27 bereitzustellen. Während die ohmsche Kontaktschicht 27 so gezeigt ist, daß sie nach dem Strukturieren der ersten und zweiten Passivierungsschichten 30 und 40 gebildet ist, kann die ohmsche Kontaktschicht 27 zu einem früheren Zeitpunkt der Herstellung gebildet werden. Darüber hinaus kann eine zweite ohmsche Kontaktschicht stattdessen an der gleichen Seite des Substrats 12 wie die erste ohmsche Kontaktschicht 26 gebildet werden, um somit einen „horizontalen" Stromfluß bereitzustellen.
  • Gemäß Ausführungsformen der vorliegenden Erfindung kann eine erste Passivierungsschicht 30 einen Schutz und/oder eine Isolierung für Seitenwände 20A einer Halbleiter-Mesa 20 bereitstellen, und eine Oberfläche 20B der Halbleiter-Mesa kann durch die erste Passivierungsschicht 30 freigelegt werden, um ein relativ präzises Muster bereitzustellen. Mit anderen Worten ausgedrückt, kann ein Muster, das eine Breite von weniger als einer Breite der Mesa-Struktur 20B aufweist, in der ersten Passivierungsschicht 30 gebildet werden, um Teile der Mesa-Oberfläche 20B und/oder die ohmschen Kontaktschicht 26 darauf freizulegen. Eine zweite Passivierungsschicht 40 kann auf der ersten Passivierungsschicht 30 gebildet werden, und die zweite Passivierungsschicht 40 kann mit einem relativ unpräzisen Muster strukturiert werden, um die Mesa-Oberfläche 20B und/oder ohmsche Kontaktschicht 26 darauf freizulegen und um Teile der ersten Passivierungsschicht 30 neben der Mesa-Oberfläche 20B freizulegen. Mit anderen Worten ausgedrückt, kann ein Muster der zweiten Passivierungsschicht 40 eine Breite aufweisen, die signifikant größer ist als eine Breite der Mesa-Oberfläche 20B. Entsprechend kann die zweite Passivierungsschicht 40 einen Schutz für die Mesa 20 bereitstellen, ohne eine präzise Ausrichtung des Strukturierens der zweiten Passivierungsschicht 40 zu erfordern.
  • 3 ist eine Rasterelektronenmikroskop-(SEM)-Photomikrographie einer Struktur gemäß Ausführungsformen der vorliegenden Erfindung. Insbesondere ist 3 eine Photomikrographie einer Laserdiodenstruktur gemäß Ausführungsformen der vorliegenden Erfindung mit einem Siliziumkarbidsubstrat 112 und einer epitaktischen Halbleiterschicht 114, welche zusammengesetzte Gruppe III-Nitridhalbleitermaterialien aufweist. Teile der Halbleiterstruktur 114 wurden in eine Mesa 120 strukturiert und können einen optischen und/oder Stromeinschluß bereitstellen. Eine ohmsche Kontaktschicht 126 ist auf einer Oberfläche der Mesa 120 gegenüber dem Substrat 112 vorgesehen. Eine erste Passivierungsschicht 130 aus Aluminiumoxid kann Oberflächen der epitaktischen Halbleiterstruktur 114 schützen und/oder isolieren, und eine zweite Passivierungsschicht 140 aus Siliziumnitrid ist auf der ersten Passivierungsschicht 130 vorgesehen. Ein Durchgang 142 durch die zweite Passivierungsschicht 140 legt einen Teil des ohmschen Kontakts 126 frei, und eine Metallüberschicht 150 stellt einen elektrischen Kontakt mit der ohmschen Kontaktschicht 126 durch den Durchgang 142 bereit.
  • 4 ist eine Querschnittsansicht, die Strukturen gemäß zusätzlichen Ausführungsformen der vorliegenden Erfindung darstellt. Wie gezeigt, kann die Struktur ein Substrat 212, eine Halbleiterstruktur 214, eine ohmsche Kontaktschicht 226 und eine erste Passivierungsschicht 230 auf der Halbleiterstruktur und auf Teilen der ohmschen Kontaktschicht 226 aufweisen. Insbesondere kann die Halbleiterstruktur 214 eine Mesa 220, die Mesa-Seitenwände 220A und eine Mesa-Oberfläche 220B aufweisen und die ohmsche Kontaktschicht 226 kann Seitenwände 226A und eine Kontaktoberfläche 226B aufweisen. In Ausführungsformen, die in 4 dargestellt sind, kann die ohmsche Kontaktschicht 226 gebildet werden, bevor die Passivierungsschicht 230 gebildet wird, so daß Teile der ersten Passivierungsschicht 230 sich auf Teile der ohmschen Kontaktschicht 226 erstrecken.
  • Eine zweite Passivierungsschicht 240 ist auf der ersten Passivierungsschicht vorgesehen, und ein Durchgang 242 in der zweiten Passivierungsschicht 240 kann die Kontaktoberfläche der ohmschen Kontaktschicht 226 und Teile der ersten Passivierungsschicht 230 neben der ohmschen Kontaktschicht 226 freilegen. Eine Breite des Durchgangs 242 in der zweiten Passivierungsschicht 240 kann signifikant größer sein als eine Breite der Mesa-Oberfläche 220B. Zusätzlich kann eine Metallüberschicht 250 auf der zweiten Passivierungsschicht 240, auf freigelegten Teilen der ersten Passivierungsschicht 230 und auf der Kontaktoberfläche 226B der ohmschen Kontaktschicht 226 vorgesehen sein. Zusätzlich kann eine ohmsche Kontaktschicht 227 auf dem Substrat 212 gegenüber der Mesa 220 vorgesehen sein.
  • Die Halbleiterstruktur 214 kann ein zusammengesetztes Gruppe III-V Halbleitermaterial, wie zum Beispiel ein zusammengesetztes Gruppe III-Nitrid-Halbleitermaterial, aufweisen. Darüber hinaus kann die Halbleiterstruktur 214 eine Schicht vom N-Typ auf dem Substrat und eine Schicht vom P-Typ auf der Schicht vom N-Typ gegenüber dem Substrat 212 aufweisen. Zusätzlich kann die Mesa 220 Teile der Schicht vom P-Typ und keinen Teil der Schicht vom N-Typ, alle Teile der Schicht vom P-Typ und Teile (aber nicht alle) der Schicht vom N-Typ oder alle der P-Typ und N-Typ Schichten aufweisen (so daß sich die Seitenwände 220A in das Substrat 212 erstrecken).
  • In einigen Ausführungsformen kann das Substrat 212 Substratmaterialien, wie zum Beispiel Siliziumkarbid vom N-Typ, aufweisen, das einen Polytyp, wie zum Beispiel 2H, 4H, 6H, 8H 15R und/oder 3C, Saphir, Galliumnitrid und/oder Aluminiumnitrid, aufweist. Darüber hinaus kann das Substrat 212 leitfähig sein, um eine „vertikale" Vorrichtung bereitzustellen, die einen „vertikalen" Stromfluß durch die epitaktische Halbleiterstruktur 214 und das Substrat 212 aufweist. In einer alternativen Ausführungsform kann das Substrat 212 isolierend oder semi-isolierend sein, wobei beide ohmschen Kontakte auf der gleichen Seite des Substrats vorgesehen sind, um eine „horizontale" Vorrichtung bereitzustellen. Ein leitfähiges Substrat könnte auch in einer „horizontalen" Vorrichtung verwendet werden. Darüber hinaus kann der Ausdruck Substrat so definiert sein, daß er einen nicht-strukturierten Teil des Halbleitermaterials umfaßt, das die Halbleiterstruktur 214 bildet und/oder es muß kein Materialübergang zwischen dem Substrat 212 und der Halbleiterstruktur 214 vorhanden sein.
  • Die 5A–D sind Querschnittsansichten, die Schritte der Bildung von Strukturen, die in 4 dargestellt sind, darstellen. Wie in 5A gezeigt, kann eine Halbleiterstruktur 214 einschließlich einer Mesa 220 auf einem Substrat 212 gebildet werden, und eine ohmsche Kontaktschicht 226 kann auf einer Oberfläche 220B der Mesa gebildet werden. Eine Passivierungsschicht 230 kann dann auf Seitenwänden 220A der Mesa 220, auf Teilen des Substrats neben den Mesa-Seitenwänden 220A und auf Teilen der ohmschen Kontaktschicht 226 gebildet werden. Wie in 5A gezeigt, kann sich die Passivierungsschicht 230 auf Teile von schrägen Seitenwänden 226A neben den Mesa-Seitenwänden 220A erstrecken, während die Kontaktober fläche 226B und Teile der schrägen Seitenwände 226A neben der Kontaktoberfläche 226B frei von der Passivierungsschicht 230 gehalten werden. In einer alternativen Ausführungsform können sich Teile der Passivierungsschicht 230 auf Oberflächenteile der ohmschen Kontaktschicht parallel zu dem Substrat erstrecken.
  • Die Mesa 220 und die ohmsche Kontaktschicht 226 können zum Beispiel gebildet werden, wobei ein einziger Strukturierungsschritt verwendet wird, wie zum Beispiel in der US-Anmeldung Nr. (Attorney Docket Nr. 5308-281) diskutiert. Insbesondere kann eine Halbleiterschicht mit gleichförmiger Dicke gebildet werden, eine Metallkontaktschicht kann auf der Halbleiterschicht mit gleichförmiger Dicke gebildet werden, und eine Maske kann auf der Metallkontaktschicht gebildet werden. Die Metallkontaktschicht und die Halbleiterschicht können dann geätzt werden, wobei die einzige Maske verwendet wird, um die ohmsche Kontaktschicht 226 und die Mesa 220 zu bilden. Darüber hinaus kann die Maske erhalten bleiben, während die erste Passivierungsschicht 230 gebildet wird und die Maske und Teile der ersten Passivierungsschicht auf der Maske können entfernt werden, um die Kontaktoberfläche 226B der ohmschen Kontaktschicht freizulegen. Entsprechend kann eine einzige Maske eine Ausrichtung der ohmschen Kontaktschicht mit der Mesa-Oberfläche bereitstellen, und die einzige Maske kann eine Ausrichtung eines „Durchgangs" durch die Passivierungsschicht bereitstellen, wobei die Kontaktoberfläche 226A der ohmschen Kontaktschicht 226 freigelegt wird.
  • In einer alternativen Ausführungsform können die ohmsche Kontaktschicht 226 und/oder die Passivierungsschicht 230 strukturiert werden, wobei ein separater Maskierungsschritt verwendet wird. Zum Beispiel kann die Mesa 220 und die ohmsche Kontaktschicht 226 strukturiert werden, wobei eine erste Maske verwendet wird und ein Durchgang kann in der Passivierungsschicht 230 strukturiert werden, wobei eine zweite Maske verwendet wird. In einer weiteren alternativen Ausführungsform kann die Mesa 220 strukturiert werden, wobei einer erste Maske verwendet wird, die ohmsche Kontaktschicht 226 kann strukturiert werden, wobei eine zweite Maske verwendet wird und ein Durchgang kann in der Passivierungsschicht 230 strukturiert werden, wobei eine dritte Maske verwendet wird.
  • Wie in 5B gezeigt, kann eine zweite Passivierungsschicht 240 auf der ersten Passivierungsschicht 230 und auf freigelegten Teilen der ohmschen Kontaktschicht 226 gebildet werden. Jede der ersten und zweiten Passivierungsschichten 230 und 240 können eine Schicht aus einem isolierenden Material, wie zum Beispiel Siliziumnitrid, Siliziumdioxid und/oder Aluminiumoxid aufweisen. Darüber hinaus können die erste und zweite Passivierungsschicht 230 und 240 jeweils ein anderes Material aufweisen, so daß die zweite Passivierungsschicht 230 geätzt werden kann, wobei eine Ätzchemie verwendet wird, die selektiv in Bezug auf die erste Passivierungsschicht 240 ist. Zum Beispiel kann die erste Passivierungsschicht 230 eine Schicht aus Aluminiumoxid aufweisen, die zweite Passivierungsschicht 240 kann eine Schicht aus Siliziumnitrid aufweisen, und eine Fluor-basierende Ätzchemie kann verwendet werden, um die zweite Passivierungsschicht 240 zu ätzen, ohne die erste Passivierungsschicht 230 zu ätzen.
  • Wie in 5C gezeigt, kann die zweite Passivierungsschicht 240 so strukturiert werden, daß die Kontaktoberfläche 226B der ohmschen Kontaktschicht 226 freigelegt wird und daß Teile der ersten Passivierungsschicht 230 neben der ohmschen Kontaktschicht 226 freigelegt werden. Eine Breite des Durchgangs 242 in der Passivierungsschicht 240 kann signifikant größer sein als eine Breite der Mesa-Oberfläche 220B. Insbesondere kann die Mesa-Oberfläche 220A eine Breite in dem Bereich von ungefähr 1 bis 3 Mikrometern aufweisen, und der Durchgang 242 durch die Passivierungsschicht 240 kann eine Breite in dem Bereich von ungefähr 5 bis 15 Mikrometern aufweisen. Entsprechend ist kein hoher Grad an Präzision erforderlich, wenn der Durchgang 242 in der Passivierungsschicht 240 strukturiert wird. Wie in 5D gezeigt, kann eine Metallüberschicht 250 auf der Passivierungsschicht 240, auf freigelegten Teilen der ersten Passivierungsschicht 230 und auf freigelegten Teilen der ohmschen Kontaktschicht 226 gebildet werden.
  • Gemäß Ausführungsformen der vorliegenden Erfindung kann eine erste Passivierungsschicht ein relativ präzises Freilegen einer ohmschen Kontaktschicht auf einer Halbleiter-Mesa (oder Freilegung einer Oberfläche der Halbleiter-Mesa) ermöglichen und einen Schutz von Seitenwänden der Mesa. Eine zweite Passivierungsschicht aus einem anderen Material kann strukturellen Schutz für die Mesa bereitstellen, ohne einen hohen Grad an Präzision bei ihrer Strukturierung zu erfordern.
  • Halbleitervorrichtungen, die oben diskutiert wurden, können kantenemittierende Halbleiterlaser sein, wobei Licht parallel zu dem Substrat entlang einer Längsrichtung eines Halbleiter Mesa-Streifens emittiert wird. Mit anderen Worten ausgedrückt, kann das Licht entlang einer Richtung senkrecht zu den Querschnitten aus den oben diskutierten Figuren emittiert werden. Während Verfahren und Vorrichtungen gemäß Verfahren zum Bilden von lichtemittierenden Vorrichtungen, wie zum Beispiel Laserdioden, diskutiert wurden, können Verfahren gemäß Ausführungsformen der vorliegenden Erfindung verwendet werden, um andere Halbleitervorrichtungen, wie zum Beispiel konventionelle Dioden, konventionelle Leuchtdioden oder irgendwelche andere Halbleitervorrichtungen mit einer Halbleiter-Mesa zu bilden.
  • Während diese Erfindung insbesondere gemäß bevorzugten Ausführungsformen davon gezeigt und beschrieben wurde, ist es für den Fachmann offensichtlich, daß verschiedene Änderungen in Form und Details daran ausgeführt werden können, ohne von dem Schutzbereich der Erfindung, so wie er in den angefügten Ansprüchen und ihren Äquivalenten definiert ist, abzuweichen.

Claims (32)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bilden einer Halbleiterstruktur (14) auf einem Substrat (12), wobei die Halbleiterstruktur (14) eine Mesa (20) definiert, welche eine Mesa-Oberfläche (20B) und Mesa-Seitenwände (20A) zwischen der Mesa-Oberfläche (20) und dem Substrat (12) aufweist und Bilden einer Passivierungsschicht auf den Mesa-Seitenwänden (20A) und auf dem Substrat (12) neben den Mesa-Seitenwänden (20A), wobei die Passivierungsschicht (40) ein Durchgangsloch (42) darin aufweist, so daß mindestens ein Teil der Mesa-Oberfläche (20B) frei von der Passivierungsschicht ist, dadurch gekennzeichnet, daß das Durchgangsloch (42) ein Treppenstufenprofil definiert, so daß ein erster Teil (V1) des Durchgangslochs (42) eine erste Breite (W1) aufweist und ein zweiter Teil (V2) des Durchgangslochs (42) eine zweite Breite (W2) aufweist, die von der ersten Breite (W1) verschieden ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Treppenstufenprofil einen Plateaubereich (P) zwischen den ersten (V1) und zweiten (V2) Teilen des Durchgangslochs (42), welche die ersten (W1) und zweiten (W2) Breiten aufweisen, aufweist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Plateaubereich (P) im wesentlichen parallel zu dem Substrat (12) ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste Teil (V1) des Durchgangslochs (42), welcher die erste Breite (W1) aufweist, zwischen dem zweiten Teil (V2) des Durchgangslochs (42), das die zweite Breite (W2) aufweist, und der Mesa-Oberfläche (20B) liegt und wobei die zweite Breite (W2) größer ist als die erste Breite (W1).
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Passivierungsschicht eine erste Schicht (30) aus einem ersten Material und eine zweite Schicht (40) aus einem zweiten Material, welches von dem ersten Material verschieden ist, aufweist und wobei der erste Teil (V1) des Durchgangslochs (42) durch mindestens einen Teil der ersten Schicht (30) geht und wobei der zweite Teil (V2) des Durchgangslochs (42) durch mindestens einen Teil der zweiten Schicht (40) geht.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Bilden der Passivierungsschicht ein Ätzen der zweiten Schicht (40) aus dem zweiten Material aufweist, wobei eine Ätz chemie verwendet wird, welche das zweite Material der zweiten Schicht (40) bevorzugt gegenüber dem ersten Material der ersten Schicht (30) ätzt.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der erste Teil (V1) des Durchgangslochs (42) durch mindestens den Teil der ersten Schicht (30) gebildet wird, bevor die zweite Schicht (40) aus dem zweiten Material gebildet wird.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der erste Teil (V1) des Durchgangslochs (42) durch mindestens den Teil der ersten Schicht (30) gebildet wird nach dem Bilden der zweiten Schicht (40) aus dem zweiten Material.
  9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Dicke der ersten Passivierungsschicht (30) größer ist als eine Dicke der Mesa (20).
  10. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das erste Material Aluminiumoxid aufweist.
  11. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das zweite Material Siliciumnitrid aufweist.
  12. Verfahren nach Anspruch 1 darüber hinaus mit: Bilden einer Kontaktschicht (26, 27) auf mindestens einem Teil der von der Passivierungsschicht freien Mesa-Oberfläche (20B).
  13. Verfahren nach Anspruch 12 darüber hinaus mit: Bilden einer Metallschicht (50) auf der Kontaktschicht (26, 27) und mindestens auf Teilen der Passivierungsschicht.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Kontaktschicht (26, 27) und die Metallschicht (50) verschiedene Materialien aufweisen.
  15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß sich ein Teil der Passivierungsschicht auf einen Teil der Kontaktschicht (26, 27) gegenüber der Mesa-Oberfläche (20B) erstreckt.
  16. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß sich die Kontaktschicht (26, 27) auf mindestens einen Teil der Passivierungsschicht gegenüber dem Substrat (12) erstreckt.
  17. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweist, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa enthalten ist.
  18. Halbleitervorrichtung mit: einem Substrat (12), einer Halbleiterstruktur auf dem Substrat (12), wobei die Halbleiterstruktur eine Mesa (20) definiert, welche eine Messoberfläche (20B) und Mesa-Seitenwände (20A) zwischen der Mesa-Oberfläche (20B) und dem Substrat (12) aufweist und einer Passivierungsschicht auf den Mesa-Seitenwänden (20A) und dem Substrat (12) neben den Mesa-Seitenwänden (20A), wobei die Passivierungsschicht ein Durchgangsloch (42) darin aufweist, und wobei mindestens ein Teil der Mesa-Oberfläche (20B) frei von der Passivierungsschicht ist, dadurch gekennzeichnet, daß das Durchgangsloch (42) ein Treppenstufenprofil aufweist, so daß ein erster Teil (V1) des Durchgangslochs (42) eine erste Breite (W1) aufweist und ein zweiter Teil (V2) des Durchgangslochs (42) eine zweite Breite (W2) aufweist, die von der ersten Breite (W1) verschieden ist.
  19. Halbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß das Treppenstufenprofil einen Plateaubereich (P) aufweist zwischen ersten (V1) und zweiten (V2) Teilen des Durchgangslochs (42), welche die ersten und zweiten Breiten aufweisen.
  20. Halbleitervorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß der Plateaubereich (P) im wesentlichen parallel zu dem Substrat (12) ist.
  21. Halbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß der erste Teil (V1) des Durchgangslochs (42), welches die erste Breite (W1) aufweist, zwischen dem zweiten Teil (V2) des Durchgangslochs (42), das die zweite Breite (W2) aufweist, und der Mesa-Oberfläche (20B) liegt und wobei die zweite Breite (W2) größer ist als die erste Breite (W1).
  22. Halbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Passivierungsschicht eine erste Schicht (30) aus einem ersten Material und eine zweite Schicht (40) aus einem zweiten Material, das von dem ersten Material verschieden ist, aufweist und wobei der erste Teil (V1) des Durchgangslochs (42) durch mindestens einen Teil der ersten Schicht (30) geht und wobei der zweite Teil (V2) des Durchgangslochs (42) durch mindestens einen Teil der zweiten Schicht (40) geht.
  23. Halbleitervorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß eine Dicke der ersten Passivierungsschicht größer ist als eine Dicke der Mesa.
  24. Halbleitervorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß das erste Material Aluminiumoxid aufweist.
  25. Halbleitervorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß das zweite Material Siliciumnitrid aufweist.
  26. Halbleitervorrichtung nach Anspruch 22, dadurch gekennzeichnet, daß das zweite Material ein Material aufweist, das gegenüber dem ersten Material bevorzugt geätzt werden kann, wobei eine vorbestimmte Ätzchemie verwendet wird.
  27. Halbleitervorrichtung nach Anspruch 18 darüber hinaus mit: einer Kontaktschicht (26, 27) auf dem mindestens einen von der Passivierungsschicht freien Teil der Mesa-Oberfläche (20B).
  28. Halbleitervorrichtung nach Anspruch 27 darüber hinaus mit einer Metallschicht (50) auf der Kontaktschicht (26, 27) und mindestens auf Teilen der Passivierungsschicht.
  29. Halbleitervorrichtung nach Anspruch 28, dadurch gekennzeichnet, daß die Kontaktschicht (26, 27) und die Metallschicht (50) verschiedene Materialien aufweisen.
  30. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß sich ein Teil der Passivierungsschicht auf einen Teil der Kontaktschicht (26, 27) gegenüber der Mesa-Oberfläche (20B) erstreckt.
  31. Halbleitervorrichtung nach Anspruch 27, dadurch gekennzeichnet, daß sich die Kontaktschicht (26, 27) auf mindestens einen Teil der Passivierungsschicht gegenüber dem Substrat (12) erstreckt.
  32. Halbleitervorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Halbleiterstruktur eine Schicht vom P-Typ und eine Schicht vom N-Typ aufweist, wobei mindestens ein Teil der Schicht vom P-Typ und/oder der Schicht vom N-Typ in der Mesa enthalten ist.
DE60311678T 2002-12-20 2003-12-18 Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen Expired - Lifetime DE60311678T2 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US43491402P 2002-12-20 2002-12-20
US43521302P 2002-12-20 2002-12-20
US43499902P 2002-12-20 2002-12-20
US43521102P 2002-12-20 2002-12-20
US435213P 2002-12-20
US434914P 2002-12-20
US435211P 2002-12-20
US434999P 2002-12-20
PCT/US2003/040682 WO2004059808A2 (en) 2002-12-20 2003-12-18 Methods of forming semiconductor devices including mesa structures and multiple passivation layers and related devices

Publications (2)

Publication Number Publication Date
DE60311678D1 DE60311678D1 (de) 2007-03-22
DE60311678T2 true DE60311678T2 (de) 2007-11-22

Family

ID=32686283

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60311678T Expired - Lifetime DE60311678T2 (de) 2002-12-20 2003-12-18 Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen

Country Status (12)

Country Link
US (6) US7160747B2 (de)
EP (5) EP1573827A2 (de)
JP (4) JP4866550B2 (de)
KR (4) KR101045160B1 (de)
CN (4) CN1729582A (de)
AT (2) ATE512490T1 (de)
AU (4) AU2003301055A1 (de)
CA (4) CA2500647A1 (de)
DE (1) DE60311678T2 (de)
HK (1) HK1076330A1 (de)
TW (4) TW200501199A (de)
WO (4) WO2004059751A2 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800121B2 (en) 2002-08-30 2010-09-21 Lumination Llc Light emitting diode component
US10340424B2 (en) 2002-08-30 2019-07-02 GE Lighting Solutions, LLC Light emitting diode component
KR100622209B1 (ko) 2002-08-30 2006-09-19 젤코어 엘엘씨 개선된 효율을 갖는 코팅된 발광다이오드
KR101045160B1 (ko) * 2002-12-20 2011-06-30 크리 인코포레이티드 자기정렬 반도체 메사와 콘택층을 구비한 반도체 소자형성방법 및 그에 관련된 소자
GB0302580D0 (en) * 2003-02-05 2003-03-12 Univ Strathclyde MICRO LEDs
KR100818522B1 (ko) * 2004-08-31 2008-03-31 삼성전기주식회사 레이저 다이오드의 제조방법
US7345309B2 (en) * 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US20060262243A1 (en) * 2005-05-19 2006-11-23 Lester Steven D Display system and method using a solid state laser
JP2007027164A (ja) * 2005-07-12 2007-02-01 Rohm Co Ltd 半導体発光装置の製造方法及び半導体発光装置
JP2007184426A (ja) * 2006-01-06 2007-07-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US8193591B2 (en) 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
KR100794380B1 (ko) * 2006-05-08 2008-01-15 한국광기술원 메사 측면 활성층이 보호처리된 매몰이종접합구조형 레이저다이오드의 제조방법
US7842960B2 (en) 2006-09-06 2010-11-30 Lumination Llc Light emitting packages and methods of making same
US7598104B2 (en) 2006-11-24 2009-10-06 Agency For Science, Technology And Research Method of forming a metal contact and passivation of a semiconductor feature
US7707455B2 (en) * 2007-03-14 2010-04-27 Microsoft Corporation Self-service recovery of application data
US7833695B2 (en) * 2007-05-31 2010-11-16 Corning Incorporated Methods of fabricating metal contact structures for laser diodes using backside UV exposure
US8237183B2 (en) * 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
KR100892983B1 (ko) * 2007-09-05 2009-04-10 한국광기술원 매립형 레이저 다이오드 형성 방법
JP2009129943A (ja) * 2007-11-20 2009-06-11 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
US7935620B2 (en) 2007-12-05 2011-05-03 Freescale Semiconductor, Inc. Method for forming semiconductor devices with low leakage Schottky contacts
JP2009158745A (ja) * 2007-12-27 2009-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
US8593040B2 (en) 2009-10-02 2013-11-26 Ge Lighting Solutions Llc LED lamp with surface area enhancing fins
JP5742325B2 (ja) * 2010-03-25 2015-07-01 日亜化学工業株式会社 半導体レーザ素子及びその製造方法
KR101731056B1 (ko) * 2010-08-13 2017-04-27 서울바이오시스 주식회사 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
US20120149176A1 (en) * 2010-12-10 2012-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for forming a iii-v family layer
US20130009045A1 (en) * 2011-07-07 2013-01-10 Raytheon Company Self-Aligned Contacts for Photosensitive Detection Devices
US10115764B2 (en) 2011-08-15 2018-10-30 Raytheon Company Multi-band position sensitive imaging arrays
GB2494008A (en) * 2011-08-23 2013-02-27 Oclaro Technology Ltd semiconductor laser device and a method for manufacturing a semiconductor laser device
US8710859B2 (en) * 2011-09-23 2014-04-29 Powertech Technology Inc. Method for testing multi-chip stacked packages
CN103021840B (zh) * 2011-09-23 2015-11-04 中国科学院微电子研究所 防止钝化层过刻蚀的方法
US9500355B2 (en) 2012-05-04 2016-11-22 GE Lighting Solutions, LLC Lamp with light emitting elements surrounding active cooling device
EP4228109A3 (de) * 2012-05-08 2023-10-25 MACOM Technology Solutions Holdings, Inc. Laser mit strahlformmodifikation
JP6205826B2 (ja) * 2013-05-01 2017-10-04 住友電気工業株式会社 半導体光素子の製造方法
RU2617179C2 (ru) * 2014-11-14 2017-04-21 Федеральное государственное бюджетное учреждение науки Физический институт им. П.Н. Лебедева Российской академии наук (ФИАН) Способ усиления мощности радиочастотно-модулированного терагерцового излучения 30-периодной слабосвязанной полупроводниковой сверхрешетки GaAs/AlGaAs
US20170338625A1 (en) * 2016-05-20 2017-11-23 Macom Technology Solutions Holdings, Inc. Semiconductor lasers and processes for the planarization of semiconductor lasers
KR102505559B1 (ko) * 2016-10-06 2023-03-06 스테판 위드함 먼지 결합 장치 및 방법
WO2018204402A1 (en) 2017-05-01 2018-11-08 Ohio State Innovation Foundation Tunnel junction ultraviolet light emitting diodes with enhanced light extraction efficiency
CN108666216B (zh) * 2018-05-15 2021-05-07 西安电子科技大学 基于叠层钝化结构的hemt器件及其制备方法
KR102544296B1 (ko) * 2018-09-13 2023-06-16 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표면발광레이저 소자 및 이를 구비한 표면발광레이저 장치
CN109659810B (zh) * 2018-12-24 2021-10-08 香港中文大学（深圳） 一种降低微腔半导体激光器阈值的方法
CN113228220A (zh) * 2018-12-26 2021-08-06 Asml荷兰有限公司 制造孔径装置的方法
US11366240B2 (en) * 2019-06-28 2022-06-21 Beijing Boe Technology Development Co., Ltd. Radiation detection and method of fabricating radiation detector
WO2021087274A1 (en) * 2019-10-30 2021-05-06 The Regents Of The University Of California Method to improve the performance of gallium-containing light-emitting devices
US11626532B2 (en) 2021-01-06 2023-04-11 Applied Materials, Inc. Methods and apparatus for forming light emitting diodes
TWI748856B (zh) * 2021-01-29 2021-12-01 錼創顯示科技股份有限公司 微型發光二極體及顯示面板

Family Cites Families (150)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US45015A (en) * 1864-11-15 Improvement in flaring metal hoops
US22290A (en) * 1858-12-14 Harness-snap
US592053A (en) * 1897-10-19 Antifriction-bearing
US15721A (en) * 1856-09-09 Improvement in harvesters
US123164A (en) * 1872-01-30 Improvement in fishing-apparatus
US6418A (en) * 1849-05-01 Improvement in the preparation of flour for bread-making
US542995A (en) * 1895-07-23 Mechanism for giving reciprocating motion to canvas
US93020A (en) * 1869-07-27 Improvement in eye-xlasses
US25121A (en) * 1859-08-16 Improvement in mole-plows
US920409A (en) * 1908-11-21 1909-05-04 Rudolf Wild Manicure implement.
GB406665A (en) * 1932-08-30 1934-02-28 Roger Harry Cubitt Improvements relating to the manufacture of photo-electric cells
US3495140A (en) * 1967-10-12 1970-02-10 Rca Corp Light-emitting diodes and method of making same
US4142160A (en) * 1972-03-13 1979-02-27 Hitachi, Ltd. Hetero-structure injection laser
US3865646A (en) * 1972-09-25 1975-02-11 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
US3833435A (en) * 1972-09-25 1974-09-03 Bell Telephone Labor Inc Dielectric optical waveguides and technique for fabricating same
GB1432697A (en) * 1973-05-04 1976-04-22 Standard Telephones Cables Ltd Optically coupled semiconductive switching devices
US4084130A (en) * 1974-01-18 1978-04-11 Texas Instruments Incorporated Laser for integrated optical circuits
GB1478152A (en) * 1974-10-03 1977-06-29 Standard Telephones Cables Ltd Light emissive diode
NL176323C (nl) * 1975-03-11 1985-03-18 Philips Nv Halfgeleiderinrichting voor het opwekken van incoherente straling.
US4099305A (en) * 1977-03-14 1978-07-11 Bell Telephone Laboratories, Incorporated Fabrication of mesa devices by MBE growth over channeled substrates
US4236122A (en) * 1978-04-26 1980-11-25 Bell Telephone Laboratories, Incorporated Mesa devices fabricated on channeled substrates
US4276098A (en) * 1980-03-31 1981-06-30 Bell Telephone Laboratories, Incorporated Batch processing of semiconductor devices
DE3208638A1 (de) 1982-03-10 1983-09-22 Siemens AG, 1000 Berlin und 8000 München Lumineszenzdiode aus siliziumkarbid
JPS61236189A (ja) * 1985-04-11 1986-10-21 Sharp Corp 半導体レ−ザ素子
FR2613547B1 (fr) * 1987-04-01 1989-06-23 Cit Alcatel Laser semiconducteur a heterostructure enterree
US5003548A (en) * 1988-09-21 1991-03-26 Cornell Research Foundation, Inc. High power (1,4 W)AlGaInP graded-index separate confinement heterostructure visible (λ-658 nm) laser
JP2650744B2 (ja) * 1988-12-28 1997-09-03 シャープ株式会社 発光ダイオード
JPH02188983A (ja) * 1989-01-17 1990-07-25 Nec Corp 埋め込み構造半導体レーザ装置
KR900013612A (ko) * 1989-02-17 1990-09-05 프레데릭 얀 스미트 두 물체의 연결 방법 및 장치
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
JPH0396289A (ja) * 1989-09-08 1991-04-22 Nec Corp 半導体レーザ
JP3011729B2 (ja) * 1990-01-16 2000-02-21 沖電気工業株式会社 バイポーラ型半導体集積回路装置の製造方法
DE69010485T2 (de) * 1990-04-06 1995-01-26 Ibm Verfahren zur Erzeugung der Stegstruktur eines selbstausrichtenden Halbleiterlasers.
US5243204A (en) * 1990-05-18 1993-09-07 Sharp Kabushiki Kaisha Silicon carbide light emitting diode and a method for the same
US5208183A (en) * 1990-12-20 1993-05-04 At&T Bell Laboratories Method of making a semiconductor laser
US5088099A (en) * 1990-12-20 1992-02-11 At&T Bell Laboratories Apparatus comprising a laser adapted for emission of single mode radiation having low transverse divergence
US5260230A (en) * 1991-07-12 1993-11-09 Nippon Telegraph And Telephone Corporation Method of manufacturing buried heterostructure semiconductor laser
JPH05235481A (ja) * 1992-02-21 1993-09-10 Nippon Telegr & Teleph Corp <Ntt> 半導体発光装置およびその製造方法
US5388116A (en) * 1992-09-25 1995-02-07 The Furukawa Electric Co., Ltd. Semiconductor laser device
US5276699A (en) * 1992-11-05 1994-01-04 Eastman Kodak Company Depressed-index ridge waveguide laser diode containing a stabilizing region
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
US5416342A (en) * 1993-06-23 1995-05-16 Cree Research, Inc. Blue light-emitting diode with high external quantum efficiency
JP3312146B2 (ja) * 1993-06-25 2002-08-05 株式会社日立製作所 磁気ヘッドおよびその製造方法
JPH0750448A (ja) * 1993-08-04 1995-02-21 Matsushita Electric Ind Co Ltd 半導体レーザおよびその製造方法
US5422901A (en) * 1993-11-15 1995-06-06 Motorola, Inc. Semiconductor device with high heat conductivity
JP2822868B2 (ja) * 1993-12-10 1998-11-11 日本電気株式会社 半導体レーザの製造方法
US5418190A (en) * 1993-12-30 1995-05-23 At&T Corp. Method of fabrication for electro-optical devices
DE69517614T2 (de) 1994-03-22 2001-02-15 Uniphase Opto Holdings Inc Halbleiterdiodenlaser und dessen Herstellungsverfahren
US5559053A (en) * 1994-04-14 1996-09-24 Lucent Technologies Inc. Vertical cavity semiconductor laser
US5838029A (en) * 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5631190A (en) * 1994-10-07 1997-05-20 Cree Research, Inc. Method for producing high efficiency light-emitting diodes and resulting diode structures
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
KR970008386A (ko) * 1995-07-07 1997-02-24 하라 세이지 기판의 할단(割斷)방법 및 그 할단장치
JPH0936484A (ja) * 1995-07-14 1997-02-07 Oki Electric Ind Co Ltd 半導体レーザ及びその製造方法
DE19536438A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Halbleiterbauelement und Herstellverfahren
KR0172797B1 (ko) * 1995-10-16 1999-03-30 김주용 레이저 다이오드 및 그 제조방법
EP0811241A1 (de) * 1995-12-21 1997-12-10 Koninklijke Philips Electronics N.V. Methode zur herstellung einer halbleiter anordnung mit einem durch epitaxie erhaltenen pn übergang
KR970054972A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
KR970054992A (ko) * 1995-12-29 1997-07-31 김주용 레이저 다이오드 제조방법
US5923690A (en) * 1996-01-25 1999-07-13 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device
JPH09270569A (ja) * 1996-01-25 1997-10-14 Matsushita Electric Ind Co Ltd 半導体レーザ装置
US5874747A (en) 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH09270528A (ja) 1996-03-29 1997-10-14 Sanyo Electric Co Ltd 発光ダイオード素子及びその製造方法
JP3708213B2 (ja) * 1996-04-18 2005-10-19 松下電器産業株式会社 半導体発光素子及びその製造方法
JPH1027940A (ja) * 1996-07-12 1998-01-27 Matsushita Electric Ind Co Ltd 半導体レーザー装置
US5668049A (en) * 1996-07-31 1997-09-16 Lucent Technologies Inc. Method of making a GaAs-based laser comprising a facet coating with gas phase sulphur
JPH1075009A (ja) * 1996-08-30 1998-03-17 Nec Corp 光半導体装置とその製造方法
JPH1075011A (ja) * 1996-08-30 1998-03-17 Sony Corp 半導体レーザ
KR100251348B1 (ko) * 1996-12-30 2000-05-01 김영환 Rwg 레이저 다이오드 및 그 제조 방법
JP3954686B2 (ja) 1997-03-24 2007-08-08 平田機工株式会社 基板の搬送装置及び基板の搬送方法
JP3897186B2 (ja) * 1997-03-27 2007-03-22 シャープ株式会社 化合物半導体レーザ
WO1998047170A1 (en) * 1997-04-11 1998-10-22 Nichia Chemical Industries, Ltd. Method of growing nitride semiconductors, nitride semiconductor substrate and nitride semiconductor device
JPH10290025A (ja) * 1997-04-15 1998-10-27 Oki Electric Ind Co Ltd Ｌｅｄアレイ
US5923946A (en) * 1997-04-17 1999-07-13 Cree Research, Inc. Recovery of surface-ready silicon carbide substrates
JP3339369B2 (ja) 1997-05-30 2002-10-28 株式会社デンソー レーザダイオード
AU9295098A (en) * 1997-08-29 1999-03-16 Cree Research, Inc. Robust group iii light emitting diode for high reliability in standard packagingapplications
US6825501B2 (en) * 1997-08-29 2004-11-30 Cree, Inc. Robust Group III light emitting diode for high reliability in standard packaging applications
US5972781A (en) * 1997-09-30 1999-10-26 Siemens Aktiengesellschaft Method for producing semiconductor chips
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3270374B2 (ja) * 1997-11-07 2002-04-02 日本電気株式会社 半導体レーザの製造方法
JPH11150334A (ja) * 1997-11-14 1999-06-02 Sony Corp 半導体発光素子
JP3653169B2 (ja) * 1998-01-26 2005-05-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子
JP3604278B2 (ja) * 1998-02-17 2004-12-22 日亜化学工業株式会社 窒化物半導体レーザー素子
JP4166885B2 (ja) 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP4245691B2 (ja) * 1998-08-04 2009-03-25 シャープ株式会社 窒化ガリウム系半導体レーザ素子及び光ピックアップ装置
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
JP3348024B2 (ja) * 1998-08-17 2002-11-20 松下電器産業株式会社 半導体レーザ装置
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
KR100281692B1 (ko) * 1998-10-17 2001-03-02 윤종용 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
JP3907854B2 (ja) * 1998-12-07 2007-04-18 富士通株式会社 半導体レーザ及びその製造方法
US6744800B1 (en) * 1998-12-30 2004-06-01 Xerox Corporation Method and structure for nitride based laser diode arrays on an insulating substrate
US6201264B1 (en) * 1999-01-14 2001-03-13 Lumileds Lighting, U.S., Llc Advanced semiconductor devices fabricated with passivated high aluminum content III-V materials
JP2000223742A (ja) 1999-01-29 2000-08-11 Toshiba Corp 窒素化合物半導体素子
DE60043536D1 (de) * 1999-03-04 2010-01-28 Nichia Corp Nitridhalbleiterlaserelement
JP3459607B2 (ja) * 1999-03-24 2003-10-20 三洋電機株式会社 半導体レーザ素子およびその製造方法
JP2000299528A (ja) * 1999-04-12 2000-10-24 Nec Corp 半導体レーザおよびその製造方法
JP3735638B2 (ja) * 1999-04-23 2006-01-18 ソニー株式会社 半導体レーザおよびその製造方法
JP2001156398A (ja) * 1999-05-19 2001-06-08 Canon Inc 半導体素子の製造方法、半導体素子、及びジャイロ
US6432788B1 (en) 1999-07-22 2002-08-13 Implant Sciences Corporation Method for fabricating an emitter-base junction for a gallium nitride bipolar transistor
JP2001094197A (ja) * 1999-09-21 2001-04-06 Nec Corp 自励発振型半導体レーザ
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001148532A (ja) * 1999-11-19 2001-05-29 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6835963B2 (en) * 1999-12-22 2004-12-28 Kabushiki Kaisha Toshiba Light-emitting element and method of fabrication thereof
JP4007737B2 (ja) * 1999-12-24 2007-11-14 三洋電機株式会社 半導体素子
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
JP3636976B2 (ja) * 2000-03-17 2005-04-06 日本電気株式会社 窒化物半導体素子およびその製造方法
JP4060511B2 (ja) * 2000-03-28 2008-03-12 パイオニア株式会社 窒化物半導体素子の分離方法
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP3484394B2 (ja) * 2000-04-12 2004-01-06 Ｎｅｃエレクトロニクス株式会社 光半導体装置およびその製造方法
AU5558401A (en) * 2000-04-20 2001-11-07 General Electric Company Method and system for graphically identifying replacement parts for generally complex equipment
US6420252B1 (en) * 2000-05-10 2002-07-16 Emcore Corporation Methods of forming robust metal contacts on compound semiconductors
CA2409063A1 (en) * 2000-05-15 2001-11-22 Mark L. Nelson 7-substituted fused ring tetracycline compounds
KR100763827B1 (ko) * 2000-06-08 2007-10-05 니치아 카가쿠 고교 가부시키가이샤 반도체 레이저 소자 및 그 제조방법
US6432735B1 (en) * 2000-06-23 2002-08-13 Agere Systems Guardian Corp. High power single mode laser and method of fabrication
KR100338803B1 (ko) * 2000-08-12 2002-05-31 이형도 반도체 레이저 다이오드의 제조방법
JP2002094189A (ja) * 2000-09-14 2002-03-29 Sharp Corp 窒化物半導体レーザ素子およびそれを用いた光学装置
JP2002094181A (ja) * 2000-09-14 2002-03-29 Sony Corp 半導体レーザ素子及びその作製方法
US6387804B1 (en) 2000-09-19 2002-05-14 Advanced Micro Devices, Inc. Passivation of sidewall spacers using ozonated water
US6475100B1 (en) * 2000-10-11 2002-11-05 Callaway Golf Company Golf club head with adjustable face angle
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
DE10054966A1 (de) 2000-11-06 2002-05-16 Osram Opto Semiconductors Gmbh Bauelement für die Optoelektronik
KR100346843B1 (ko) * 2000-12-07 2002-08-03 삼성전자 주식회사 층간절연막 형성 방법 및 이를 이용한 반도체 소자의 제조방법
US6800876B2 (en) * 2001-01-16 2004-10-05 Cree, Inc. Group III nitride LED with undoped cladding layer (5000.137)
JP2002222859A (ja) * 2001-01-26 2002-08-09 Sanken Electric Co Ltd 半導体素子のコンタクト電極形成方法
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2002335048A (ja) * 2001-03-06 2002-11-22 Sony Corp 窒化物系半導体レーザ素子及びその製造方法
JP3849758B2 (ja) * 2001-04-12 2006-11-22 ソニー株式会社 半導体レーザ素子
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP4304883B2 (ja) * 2001-05-30 2009-07-29 日亜化学工業株式会社 窒化物半導体レーザダイオード、並びにその製造方法
CN1233077C (zh) * 2001-05-31 2005-12-21 日亚化学工业株式会社 半导体元件
JP3876649B2 (ja) * 2001-06-05 2007-02-07 ソニー株式会社 窒化物半導体レーザ及びその製造方法
EP2034530B1 (de) * 2001-06-15 2015-01-21 Cree, Inc. GaN-basierte Leuchtdiode auf einem SiC-Substrat
US6747298B2 (en) * 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6740906B2 (en) 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6746948B2 (en) * 2001-09-17 2004-06-08 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor light-emitting device
DE10148227B4 (de) 2001-09-28 2015-03-05 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
US6580054B1 (en) 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
US20040075160A1 (en) * 2002-10-18 2004-04-22 Jack Eng Transient voltage suppressor having an epitaxial layer for higher avalanche voltage operation
DE10254190B4 (de) * 2002-11-20 2005-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Infrarothalbleiterlaser
KR101045160B1 (ko) * 2002-12-20 2011-06-30 크리 인코포레이티드 자기정렬 반도체 메사와 콘택층을 구비한 반도체 소자형성방법 및 그에 관련된 소자

Also Published As

Publication number Publication date
HK1076330A1 (en) 2006-01-13
ATE353484T1 (de) 2007-02-15
TWI338320B (en) 2011-03-01
EP1576674A2 (de) 2005-09-21
WO2004059751A2 (en) 2004-07-15
JP4866550B2 (ja) 2012-02-01
CN1729600A (zh) 2006-02-01
TW200423218A (en) 2004-11-01
JP2006511944A (ja) 2006-04-06
AU2003301089A1 (en) 2004-07-22
WO2004059706A3 (en) 2005-01-06
WO2004059751A3 (en) 2004-09-30
KR20050085756A (ko) 2005-08-29
US20040147094A1 (en) 2004-07-29
WO2004059809A3 (en) 2005-04-07
KR101045160B1 (ko) 2011-06-30
DE60311678D1 (de) 2007-03-22
JP2006511948A (ja) 2006-04-06
CN1726624A (zh) 2006-01-25
JP2006511942A (ja) 2006-04-06
EP1573870B1 (de) 2007-02-07
AU2003301057A1 (en) 2004-07-22
US7613219B2 (en) 2009-11-03
US20040152224A1 (en) 2004-08-05
US20040147054A1 (en) 2004-07-29
US20070007544A1 (en) 2007-01-11
TW200418085A (en) 2004-09-16
WO2004059706A2 (en) 2004-07-15
CA2504099A1 (en) 2004-07-15
KR20050084406A (ko) 2005-08-26
CA2504098A1 (en) 2004-07-15
TW200501199A (en) 2005-01-01
US7160747B2 (en) 2007-01-09
AU2003301055A1 (en) 2004-07-22
EP1573871A2 (de) 2005-09-14
WO2004059808A3 (en) 2004-12-09
EP1830416A3 (de) 2007-10-24
AU2003301057A8 (en) 2004-07-22
EP1573827A2 (de) 2005-09-14
TWI334620B (en) 2010-12-11
EP1573871B1 (de) 2018-03-07
EP1573870A2 (de) 2005-09-14
CA2500647A1 (en) 2004-07-15
KR101020387B1 (ko) 2011-03-08
WO2004059808A2 (en) 2004-07-15
US20080135982A1 (en) 2008-06-12
CN1729581A (zh) 2006-02-01
JP5183012B2 (ja) 2013-04-17
EP1830416B1 (de) 2011-06-08
JP2006511943A (ja) 2006-04-06
CA2503854A1 (en) 2004-07-15
US7642626B2 (en) 2010-01-05
AU2003301089A8 (en) 2004-07-22
CN1726624B (zh) 2010-05-26
AU2003301055A8 (en) 2004-07-22
KR20050085757A (ko) 2005-08-29
EP1830416A2 (de) 2007-09-05
KR20050085290A (ko) 2005-08-29
CN1729600B (zh) 2010-05-26
WO2004059809A2 (en) 2004-07-15
TWI337373B (en) 2011-02-11
US7329569B2 (en) 2008-02-12
AU2003299748A1 (en) 2004-07-22
TW200416812A (en) 2004-09-01
ATE512490T1 (de) 2011-06-15
CN1729582A (zh) 2006-02-01
US20040149997A1 (en) 2004-08-05

Similar Documents

Publication Publication Date Title
DE60311678T2 (de) Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen
DE102008049395B4 (de) Verfahren zum Ausbilden eines feinen Musters und Verfahren zum Herstellen einer Halbleiter-LED
DE69925995T2 (de) Oberflächenemittierende optische Vorrichtung
DE4429772C2 (de) Verfahren zum Herstellen einer integrierten Modulator-Halbleiterlaservorrichtung
DE10312214B4 (de) Verfahren zum Herstellen von mindestens einer Mesa- oder Stegstruktur oder von mindestens einem elektrisch gepumpten Bereich in einer Schicht oder Schichtenfolge
DE3112881C2 (de)
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
DE102016014938B4 (de) Lichtemittervorrichtung, basierend auf einem photonischen Kristall mit säulen- oder wandförmigen Halbleiterelementen, und Verfahren zu deren Betrieb und Herstellung
DE19504117A1 (de) Quantenverdrahtung und Verfahren zu deren Herstellung
EP2218153B1 (de) Verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement
DE19637163A1 (de) Halbleiterlaser und Verfahren zur Herstellung des Halbleiterlasers
DE4034187C2 (de) Halbleiterlaser
DE69934075T2 (de) Halbleiterlaservorrichtung und Herstellungsverfahren
DE3714512C2 (de)
DE10223540B4 (de) Optisch gepumpte Halbleiterlaservorrichtung
DE60215131T2 (de) Integriertes Halbleiterlaser-Wellenleiter-Element
DE19515752A1 (de) Halbleiterlaservorrichtung und Herstellungsverfahren dafür
DE602004009531T2 (de) Halbleiterlichtemissionsbauelement und verfahren zu seiner herstellung
DE102017113383B4 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE60204702T2 (de) Verbesserungen für optische vorrichtungen
WO2010048918A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE19650802A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019114169A1 (de) Optoelektronisches halbleiterbauelement mit verbindungsbereichen und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020058082A1 (de) Gewinngeführter halbleiterlaser und herstellungsverfahren hierfür
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement

Legal Events

Date Code Title Description
8381 Inventor (new situation)

Inventor name: HABERERN, KEVIN W., CARY, NC, US

Inventor name: ROSADO, RAYMOND, APEX, NC, US

Inventor name: BERGMANN, MICHAEL J., CHAPEL HILL, NC, US

Inventor name: EMERSON, DAVID T., DURHAM, NC, US

8364 No opposition during term of opposition