DE60319774T2

DE60319774T2 - Verfahren und Schaltungsanordnung zur Erzeugung eines Steuersignals zur Impedanzanpassung

Info

Publication number: DE60319774T2
Application number: DE60319774T
Authority: DE
Inventors: Tsuyoshi Nakahara-ku Kawasaki-shi Ohno
Original assignee: NEC Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2002-05-08
Filing date: 2003-05-08
Publication date: 2009-04-23
Anticipated expiration: 2023-05-09
Also published as: EP1376863A2; DE60319774D1; TW200306705A; TW589794B; US6828820B2; EP1376863B1; US20040021481A1; EP1376863A3

Description

ALLGEMEINER STAND DER TECHNIK
GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zur Erzeugung eines Steuersignals zur Impedanzanpassung gemäß dem Oberbegriff von Anspruch 1 beziehungsweise 5.
BESCHREIBUNG DES STANDS DER TECHNIK
Herkömmlicher Weise wird ein elektronischer Signalübertragungsweg mit einer Einheit bereitgestellt, die Impedanzanpassung an einem Sendeende und an einem Empfangsende eines Signals ausführen kann. Ein Ziel bei der Ausführung einer solchen Impedanzanpassung ist es normalerweise, ein elektrisches Signal vom Sendeende des Signals zum Empfangsende des Signals zu übertragen. Insbesondere werden einige Hochgeschwindigkeits-Eingabe-/Ausgabeschnittstellen, die unter Verwendung von Halbleitereinrichtungen gebaut sind, auf einige 10° minus gekühlt, da sie darin große Wärme erzeugen. Wenn diese Hochgeschwindigkeits-Eingabe-/Ausgabeschnittstellen während langer Zeiträume in Kommunikationsanwendungen verwendet werden, werden ihre Temperaturen auf mehrere 10° plus erhöht. Wenn solch eine große Veränderung der Temperatur oder der Stromversorgungsspannung während der Verwendung der Hochgeschwindigkeits-Eingabe-/Ausgabeschnittstelle auftritt, findet auch eine Veränderung der Impedanz in der Halbleitereinrichtung statt, die die Impedanzanpassung ausführt. Aufgrund dessen tritt ein Zustand ein, in dem die Impedanz in der Hochgeschwindigkeits-Eingabe-/Ausgabeschnittstelle nicht angepasst ist. Daher wird ein Verfahren benötigt, um einen solchen Zustand zu vermeiden und immer eine angepasste Impedanz aufrecht zu erhalten. Als ein solches Verfahren zum Erreichen einer solchen Impedanzanpassung ist in der japanischen Patentauslegeschrift Nr. 2000-59202 (nachfolgend als „erste Anmeldung" bezeichnet) eine Ausgangsimpedanz-Kalibrierschaltungsanordnung offenbart. 30 zeigt ein schematisches Blockdiagramm der offenbarten Ausgangsimpedanz-Kalibrierschaltungsanordnung.
Nachfolgend wird ein Überblick über die offenbarte Ausgangsimpedanz-Kalibrierschaltungsanordnung gegeben. Eine Impedanzveränderungs-Schaltungsanordnung 111, die in 30 gezeigt ist, stellt eine Impedanz gemäß einem Binärcode bereit, der von einem Auf- und Abwärtszähler 114 ausgegeben wird. Ein Anschlusspunkt 111_a ist ein Anschlusspunkt, der zwischen der Impedanzveränderungs-Schaltungsanordnung 111 und einem Widerstand 112 angeordnet ist. Eine zu vergleichende Spannung Va, die am Anschlusspunkt 111_a anliegt, wird einem Eingangsanschluss eines Komparators 113 zugeführt. Die zu vergleichende Spannung Va ist eine Spannung, die auf simulierte Weise eine Impedanz darstellt, die von der Impedanz-Kalibrierschaltungsanordnung in der Hochgeschwindigkeits-/Eingabe-/Ausgabeschnittstelle bereitgestellt wird. Einem anderen Eingangsanschluss des Komparators 113 wird eine Referenzspannung Vref zugeführt, die sich nicht ändert, selbst wenn eine Temperaturänderung stattfindet. Ein Vergleich zwischen der zu vergleichenden Spannung Va und der Referenzspannung Vref erfolgt durch den Komparator 113, und entsprechend einem Ergebnis des Vergleichs wird in dem Auf- und Abwärtszähler 114 eine Zähloperation ausgeführt.
Obgleich eine Impedanz in der Impedanzveränderungs-Schaltungsanordnung 111 gemäß einem Binärcode kalibriert wird, der von dem Auf- und Abwärtszähler 114 ausgegeben wird und eine Feedback-Steuerung so ausgeführt wird, dass die zu vergleichende Spannung Va zur Referenzspannung Vref konvergiert, ändert sich die zu vergleichende Spannung Va, wie in 31A gezeigt, in Pegeln, die höher oder niedriger sind als ein Pegel der Referenzspannung Vref. Das heißt, der Binärcode selbst, der von dem Auf- und Abwärtszähler 114 ausgegeben wird, wird verändert. Da der Binärcode, der von dem Auf- und Abwärtszähler 114 ausgegeben wird, nicht als Daten zur Impedanzanpassung verwendet werden kann, wird daher herkömmlicher Weise eine Mittelwertbildungs-Schaltungsanordnung (später erklärt) eingeführt, um den variablen Binärcode zu stabilisieren, so dass er stabil und ein konstanter Wert ist. 31B zeigt einen Zustand einer Veränderung der zu vergleichenden Spannung Va in dem Fall, in dem eine solche Mittelwertbildungs-Schaltungsanordnung verwendet wird.
Als ein Beispiel zur Mittelwertbildungs-Schaltungsanordnung ist in der japanischen Patentauslegeschrift Nr. Hei 10-190642 (nachfolgend als „zweite Anmeldung" bezeichnet) eine Technologie offenbart, die die Mittelwertbildungs-Schaltungsanordnung umfasst. Die in der zweiten Anmeldung offenbarte Technologie ist eine Bitsynchronisierungstechnologie, die wesentlich ist, wenn ein digitales Signal in digitaler Übertragung an einer Empfangsseite reproduziert wird, in der die Mittelwertbildungs-Schaltungsanordnung verwendet wird. Die Bitsynchronisierungs-Schaltungsanordnung (nicht gezeigt), die in der zweiten Anmeldung verwendet wird, umfasst eine Phasenvergleichseinheit (nicht gezeigt), eine Taktregenerierungseinheit (nicht gezeigt), eine Mittelwertbildungseinheit (nicht gezeigt) und eine Auswahleinheit (nicht gezeigt) als Elemente, die die Merkmale der Bitsynchronisierungstechnologie aufweisen.
Es wird ein Überblick über die Operationen der Bitsynchronisierungs-Schaltungsanordnung (nicht gezeigt) gegeben. In ihrer Phasenvergleichseinheit werden frequenzgeteilte Daten, die durch Teilen einer Frequenz empfangener Daten erhalten werden, mit jedem Taktsignal der mehrphasigen Taktsignale verglichen, und ein spezifiziertes Signal zum Spezifizieren eines Taktsignals wird erzeugt, das in den mehrphasigen Taktsignalen enthalten ist, die eine Phasenbeziehung aufweisen, die in den frequenzgeteilten Daten vorbestimmt ist. Die Taktregenerierungseinheit (nicht gezeigt) führt Taktregenerierungsoperationen an den frequenzgeteilten Daten gemäß einem extrahierten Taktsignal aus, das von der Auswahleinheit (nicht gezeigt) ausgewählt wird. Das spezifizierte Signal, das von der Phasenvergleichseinheit (nicht gezeigt) der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) zugeführt wird, wird in Synchronisierung mit einem Signal gemittelt, das von der Taktregenerierungseinheit (nicht gezeigt) ausgegeben wird, und wird dann ausgegeben. Die Auswahleinheit (nicht gezeigt), die das Signal von der Mittelwertbildungseinheit (nicht gezeigt) empfangt, extrahiert alternativ ein Taktsignal, das in den zuvor genannten mehrphasigen Taktsignalen enthalten ist, gemäß dem Signal, das von der Mittelwertbildungseinheit (nicht gezeigt) ausgegeben wird, und gibt das extrahierte Taktsignal aus. Das extrahierte Taktsignal, das von der Auswahleinheit (nicht gezeigt) ausgegeben wird, wird in der Taktregenerierungseinheit (nicht gezeigt) und zum Ausführen von Taktregenerierungsoperationen an empfangenen Daten verwendet.
Die Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt), die in der zuvor genannten zweiten Anmeldung offenbart ist, besteht genauer aus einem Subtrahierer, einem m-ten Gewichtungsabschnitt, einem Addierer, einem Speicherabschnitt, einem numerischen Operationsabschnitt und einer Flipflop-Schaltung (nicht gezeigt). Die Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) führt, nachdem sie unter Verwendung des Subtrahierers (nicht gezeigt) einen Wert des spezifischen Signals subtrahiert hat, das von der Phasenvergleichseinheit (nicht gezeigt) zugeführt worden ist, von einem Wert, der von dem Speicherabschnitt (nicht gezeigt) zugeführt worden ist, das Teilungsoperationen an dem subtrahierten Wert unter Verwendung des m-ten Gewichtungsabschnitts (nicht gezeigt) aus und speichert einen Durchschnittswert, der unter Verwendung des Addierers (nicht gezeigt) durch Addieren erhalten wird, einen Wert, der sich aus den Teilungsoperationen zu einem Wert ergibt, der vom Speicherabschnitt (nicht gezeigt) zugeführt wird und durch Ausführen einer Korrektur an einem Ergebnis von der Addition in dem Speicherabschnitt (nicht gezeigt). Dann rundet ein numerischer Operationsabschnitt (nicht gezeigt) den Durchschnittswert, der vom Speicherabschnitt (nicht gezeigt) zugeführt wird, auf die nächste ganze Zahl ab, und die Flipflop-Schaltung (nicht gezeigt) führt Taktregenerierungsoperationen an dem Durchschnittswert eines zweiten Vergleichsignals gemäß einem Signal aus, das von der Taktregenerierungseinheit zugeführt wird und gibt den sich ergebenden Wert aus.
Die zuvor beschriebene herkömmliche Technologie weist jedoch ein Problem auf. Das heißt, wie zuvor beschrieben kann durch Anschließen der zuvor erwähnten Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) an einen Ausgangsanschluss der Ausgangsimpedanz-Kalibrierungsschaltungsanordnung (nicht gezeigt) kein variabler Binärcode stabilisiert werden. Die Stabilisierung des Binärcodes in der Ausgangsimpedanz-Kalibrierungsschaltungsanordnung (nicht gezeigt) kann solange erreicht werden, wie eine zu vergleichende Spannung Va auf einem Pegel verändert wird, der ausreichend von einer Offset-Spannung des Komparators 113 von einem Pegel der Referenzspannung Vref entfernt ist. Dies beruht darauf, dass, wie in 31A gezeigt, die zu ver gleichende Spannung Va unter den zuvor beschriebenen Bedingungen an zwei Sannungspegeln verändert wird, die höher und niedriger sind als ein Pegel der Referenzspannung Vref. Darüber hinaus stellt eine Offset-Spannung des Komparators 113 eine Spannung nahe einer Referenzspannung Vref dar, die bei der Beurteilung, ob eine zu vergleichende Spannung Va größer oder kleiner als ein Referenzwert ist, einen Fehler verursacht.
In dem zuvor beschriebenen Komparator 113 ist jedoch, wenn eine zu vergleichende Spannung Va in die Nähe der Referenzspannung Vref kommt, durch einen Wert, der einen Wert übersteigt, der sich aus der Addition einer Offset-Spannung des Komparators 113 mit der zu vergleichenden Spannung Va ergibt oder durch einen Wert, der einen Wert übersteigt, der sich aus der Subtraktion der Offset-Spannung von dem Komparator 113 von der zu vergleichenden Spannung Va ergibt, nicht gewiss, dass die Zählwerte, die von dem Auf- und Abwärtszähler 114 ausgegeben werden, um eine Spannung erhöht werden, die „einem Schritt" entspricht oder um eine Spannung verringert werden, die „einem Schritt" entspricht. Wenn ein Rauschen zur zu vergleichenden Spannung Va addiert wird, tritt in einem solchen Komparator 113, der, wie zuvor beschrieben worden ist, betrieben wird, selbst wenn die zu vergleichende Spannung Va um eine Spannung, die über der Offset-Spannung des Komparators 113 liegt, höher wird als die Referenzspannung Vref oder um eine Spannung, die die Offset-Spannung übersteigt, niedriger wird als die Referenzspannung Vref, das gleiche Phänomen auf, wie im zuvor erwähnten Fall.
Daher wird, wenn ein solcher Zustand wie zuvor beschrieben auftritt, die Operation des Auf- und Abwärtszählers 114 unregelmäßig. Als Reaktion auf den Binärcode, der von dem Auf- und Abwärtszähler 114 ausgegeben wird, der in den zuvor genannten Zustand versetzt wird, wird eine Impedanz in der Impedanzveränderungs-Schaltungsanordnung 111 verändert und eine zu vergleichende Spannung, die an einem Anschlusspunkt 111_a anliegt, wird eine Spannung, die in 32A gezeigt ist. In solch einem Zustand wie zuvor beschrieben, wird, selbst wenn die Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt), die in der zuvor genannten Anmeldung offenbart ist, zur Verwendung an den Ausgangsanschluss des Auf- und Abwärtszählers 114 angeschlossen ist, eine Aus gabe von der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) variiert, wie in 33 gezeigt. Das heißt, in dem niedrigstwertigen Bit tritt eine unregelmäßige Variation auf. Die Einführung der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) wird bedeutungslos. 34 ist ein Diagramm, das durch die grafische Darstellung von Daten erhalten wird, die in 33 gezeigt sind. 32B ist ein Diagramm, das nur Ausgaben von der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) zeigt, die in 34 gezeigt sind. Darüber hinaus zeigt 33 Werte, die durch die Annahme erhalten werden, dass m = 4 in dem einen m-ten Gewichtungsabschnitt (nicht gezeigt) ist, der in der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) eingebunden ist, die in der zweiten Anmeldung offenbart ist.
Selbst wenn die Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) an den Ausgangsanschluss der Ausgangsimpedanz-Kalibrierungsschaltungsanordnung (nicht gezeigt) angeschlossen ist, um eine Stabilisierung des binärcodierten Werts zu erhalten, wenn die zuvor beschriebene unregelmäßige Operation auftritt, tritt eine Variation des niedrigstwertigen Bits auf, das heißt, ein Fehler, der einem Schritt in der Impedanzanpassung entspricht. Wenn eine Anzahl Bits, die im Binärcode eingebunden sind, erhöht wird, um den Fehler zu vermindern, tritt das Problem auf, dass die Schaltung komplizierter wird und die Größe ihrer Schaltungsanordnung zunimmt.
Wie zuvor beschrieben, wird darüber hinaus der Binärcode (der aus N-Bitstücken besteht), der vom Auf- und Abwärtszähler 114 ausgegeben wird, als Daten zur Impedanzanpassung verwendet, die einer Ausgangsimpedanzanpassungs-Schaltungsanordnung (nicht gezeigt) zuzuführen sind, die eine Impedanzanpassung erfordert oder einer Eingangsimpedanzanpassungs-Schaltungsanordnung (siehe 35), die auch eine Impedanzanpassung erfordert. Ein i-tes Steuerbit (eines von mehreren Bits, bestehend aus i = 1, 2, ..., N) für einen P-Kanal und ein i-tes Steuerbit für einen N-Kanal, die beide basierend auf dem Binärbit erzeugt werden, werden separat durch eine NAND-Schaltung 121₁ und eine NAND-Schaltung 123₁ zugeführt, (jedem anderen Eingangsanschluss dieser Schaltungsanordnung wird ein entsprechendes Datenbit zugeführt) und jeweils über separate Drähte jedem der Impedanzanpassungs-Steuereingangsanschlüsse zugeführt, das heißt, einem Gatter eines P-Kanal-MOSFETs (Metal Oxide Semiconductor Field Effect Transistor – Metalloxidhalbleiter-Feldeffekttransistor) 124₁ und einem Gatter eines N-Kanal-MOSFETs 125₁ entsprechend einer Ausgangsimpedanz-Anpassungsschaltung (nicht gezeigt) oder einer Eingangsimpedanz-Anpassungsschaltung (nicht gezeigt), die entweder aus einem P-Kanal-MOSFET oder einem N-Kanal-MOSFET bestehen. Da es bezüglich der Durchflusskapazitäten in jedem der Drähte Veränderungen gibt und da, je größer die Anzahl Drähte wird, desto mehr die Ausgangstaktgebung für jedes Signal verändert wird, das von dem Draht ausgegeben wird, tritt das andere Problem auf, dass Jitter in Signalen auftritt, die von einer Ausgangsimpedanz-Anpassungsschaltung oder einer Eingangsimpedanz-Anpassungsschaltung ausgegeben werden.
T. J. Gabara et al., „Digitally Adjustable Resistors in CMOS for High-Performance Applications", IEEE Journal of Solid-State Circuits, Vol. 27 (1992), Seiten 1176–1185 offenbart ein Verfahren gemäß dem Oberbegriff von Anspruch 1.
Zusammenfassung der Erfindung
In Anbetracht des zuvor Gesagten ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Erzeugen eines stabilen Steuersignals für die Impedanzanpassung und eine Schaltungsanordnung zum Erzeugen des stabilen Steuersignals zur Impedanzanpassung unter Verwendung mindestens eines Offset-Werts eines Komparators bereitzustellen, wenn eine zu vergleichende Spannung regelmäßig gemäß Zählwerten, die von einem Auf- und Abwärtszähler ausgegeben werden, und durch Mittelwertbildung der Zählwerte innerhalb eines vorgegebenen Zeitraums verändert wird.
Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum Erzeugen eines Steuersignals für die Impedanzanpassung mit den Merkmalen von Anspruch 1 bereitgestellt.
Durch Ändern einer Spannung, die in Pegeln zu ändern ist, die höher und niedriger als ein Pegel einer Referenzspannung sind und, selbst wenn die zu vergleichende Spannung der Referenzspannung sehr nahe kommt, durch Einstellen einer Spannung, die verursacht, dass sich die zu vergleichende Spannung für jeden Zählwert ändert, der von einem Auf- und Abwärtszähler ausgegeben wird, bei einer Spannung, bei der die zu vergleichende Spannung an der Referenzspannung um eine Offset-Spannung eines Komparators entfernt ist und durch Ausgeben von Steuerdaten zur Impedanzanpassung basierend auf einer gemittelten Spannung von Zählwerten, die durch eine Operation des Auf- und Abwärtszählers innerhalb eines vorbestimmten Zeitraums erhalten wird, obwohl sich die zu vergleichende Spannung ändert, kann Jitter der Steuersignale für die Impedanzanpassung unterdrückt werden.
Mit einer anderen Konfiguration ist es, indem das Steuersignal zur Impedanzanpassung stabilisiert wird, so dass es konstant ist, möglich geworden, das Auftreten einer Veränderung der Anpassungsimpedanz zu verhindern, wodurch ermöglicht wird, dass die Impedanzanpassung erfolgreich erreicht wird.
Mit noch einer anderen Konfiguration ist es durch die Unterdrückung der Veränderung der Anpassungsimpedanz und durch Vermindern von Fehlern bei der Impedanzanpassung möglich geworden, eine Anzahl Bits herabzusetzen, die für die Impedanzanpassung erforderlich sind. Dies dient dazu, das Auftreten von Jitter zu unterdrücken, das durch eine Erhöhung der Bitsignale für Impedanzanpassungsdaten verursacht wird, insbesondere in einer Hochgeschwindigkeitsschnittstelle einer GHz-Klasse, die in Breitband-Netzeinrichtungen oder Ähnlichem verwendet wird. Wenn in solchen Einrichtungen die gleiche Anzahl Bits Anwendung findet, kann die Menge an Jitter, das in Signalen verursacht wird, die von einer Ausgangsimpedanz-Anpassungsschaltungseinrichtung oder von einer Eingangsimpedanz-Anpassungsschaltungseinrichtung ausgegeben werden, weiter vermindert werden. In einer technologischen Umgebung, die vermindertes Jitter des Ausgangssignals erfordert, ist daher die vorliegende Erfindung sehr effektiv. Da die Anzahl Bits für die Impedanzanpassungsdaten vermindert werden kann, ist es außerdem möglich, eine Anzahl von Schaltungsanordnungen und eine erforderliche Fläche auf einem Chip weiter zu vermindern, was dazu dient, Schaltungsanordnungen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der vorliegenden Erfindung zu vereinfachen.
Mit noch einer anderen Konfiguration kann durch Angleichen einer Veränderung der Veränderungsmenge der Impedanz eines Transistors, die durch ein Steuersignal (Änderungscode) verändert wird, die Menge einer Veränderung der zu vergleichenden Spannung, die sich ändert, umfassend eine Verschiebungsspannung, als Reaktion auf eine Veränderung einer Stufe des Veränderungscodes gleichgemacht werden. Folglich werden die Eigenschaften einer Verschiebungsspannung gleich, die in einem Komparator erforderlich ist, wodurch eine Stabilisierung der Operationen eines Feedback-Steuersystems erreicht wird.
Mit noch einer anderen Konfiguration kann durch Strukturieren eines Teils zum Festlegen, dass eine Impedanz vom Transfergattertyp ist und durch Anschließen eines linearen Widerstands an das Transfergatter ein Bereich einer linearen Eigenschaft einer zu vergleichenden Spannung vergrößert werden.
Mit noch einer anderen Konfiguration kann durch Vergrößern eines Bereichs auf einen gewünschten Bereich die Empfindlichkeit-Anpassungsimpedanz in gewöhnlichen Kalibrierungsschaltungsoperationen erreicht werden.
Mit noch einer anderen Konfiguration kann unter Verwendung eines Widerstands anstelle einer Impedanzveränderungs-Schaltungsanordnung eine Veränderung einer Impedanz, die durch eine Veränderung einer Betriebsspannung verursacht wird, verhindert werden, wodurch die Leistung der Impedanzanpassung verbessert wird.
Mit noch einer anderen Konfiguration kann, indem die Verhältnisse von zwei spannungsgeteilten Impedanzen (Widerstandswerte) einer Schaltungsanordnung zum Verändern einer zu verändernden Spannung gleichgemacht werden und indem eine spannungsgeteilte Impedanz der Schaltungsanordnung zum Erzeugen der zu ändernden Spannung außergewöhnlich größer gemacht wird als eine Impedanz (Widerstand) einer Schaltungsanordnung, die Impedanzanpassung erfordert, der Einfluss eines Störwiderstands fast beseitigt werden. Darüber hinaus können, indem ein Verhältnis einer spannungsgeteilten Impedanz, die einen Störwiderstand der Schaltungsanordnung zum Ver ändern der zu vergleichenden Spannung umfasst, gleich einem Verhältnis eines spannungsgeteilten Widerstands gemacht wird, der eine Referenzspannung erzeugt, die einem Komparator zuzuführen ist, die Einflüsse der Störwiderstände und/oder der Veränderung einer Betriebsspannung verhindert werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die zuvor genannten und andere Aufgaben, Vorteile und Merkmale der vorliegenden Erfindung werden in Verbindung mit den begleitenden Zeichnungen aus der nachfolgenden Beschreibung offensichtlicher, in denen
1 ein schematisches Blockdiagramm ist, das eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
2 ein Diagramm ist, das ein Beispiel einer Hochgeschwindigkeitsschnittstelle, auf die die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 angewandt wird, einer Grundlinie für ein Netzwerk veranschaulicht;
3 ein Diagramm ist, das ein Beispiel veranschaulicht, in dem die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 auf die Hochgeschwindigkeitsschnittstelle der Grundlinie für das Netzwerk angewandt wird.
4 ein Diagramm ist, das teilweise eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 eingebunden ist.
5 ein schematisches Blockdiagramm ist, das eine Mittelwertbildungs-Schaltungsanordnung zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 eingebunden ist;
6 ein Diagramm ist, das die Umwandlung von Codes in einer Code-Umwandlungs-Schaltungsanordnung zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 eingebunden ist;
7 ein Diagramm ist, das eine Veränderung einer Impedanz in einer Impedanzveränderungs-Schaltungsanordnung zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung von 1 eingebunden ist;
8 eine Grafik ist, die in auseinander gezogener Weise eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der ersten Ausführungsform und einer zu vergleichenden Spannung zeigt.
9 eine Grafik ist, die einen tatsächlichen Fall zeigt, auf den eine Beziehung eines Zustands von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der ersten Ausführungsform zu einer zu vergleichenden Spannung angewandt wird;
10 ein Zeitdiagramm ist, das die Operation in einer Mittelwertbildungs-Schaltungsanordnung erklärt, die in der Impedanzanpassungs-Datenausgabe Schaltungsanordnung der ersten Ausführungsform der vorliegenden Erfindung eingebunden ist;
11 ein Diagramm ist, das ein Beispiel von Fehlern erklärt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der ersten Ausführungsform der vorliegenden Erfindung auftreten;
12 ein Diagramm ist, das ein anderes Beispiel von Fehlern erklärt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der ersten Ausführungsform der vorliegenden Erfindung auftreten;
13 ein Diagramm ist, das teilweise eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung verwendet wird;
14 eine Grafik ist, die einen tatsächlichen Fall zeigt, auf den eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der zweiten Ausführungsform und einer zu vergleichenden Spannung angewandt wird;
15 ein Diagramm ist, das eine Beziehung zwischen einer Impedanz, die für Beschreibungen der Impedanzveränderungs-Schaltungsanordnung der zweiten Ausführungsform verwendet wird, und einer Kanalbreite eines MOSFETS, der in der zweiten Ausführungsform verwendet wird, veranschaulicht;
16 ein schematisches Blockdiagramm ist, das eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
17 ein schematisches Blockdiagramm ist, das eine Mittelwertbildungs-Schaltungsanordnung veranschaulicht, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung einer vierten Ausführungsform der vorliegenden Erfindung verwendet wird;
18 ein schematisches Blockdiagramm ist, das eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
19 eine Grafik ist, die Zählwerte zeigt, die von einem Auf- und Abwärtszähler der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der fünften Ausführungsform der vorliegenden Erfindung ausgegeben werden;
20 eine Grafik ist, die zu vergleichende Spannungen zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der fünften Ausführungsform der vorliegenden Erfindung auftreten;
21 ein Diagramm ist, das teilweise eine Impedanzveränderungs-Schaltungsanordnung in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
22 ein Diagramm ist, das eine Veränderung einer Impedanz in der Impedanzveränderungs-Schaltungsanordnung zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung gemäß der sechsten Ausführungsform der vorliegenden Erfindung eingebunden ist;
23 eine vergrößerte Grafik ist, die eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der sechsten Ausführungsform und einer zu vergleichenden Spannung zeigt;
24 ein Diagramm ist, das ein Beispiel eines Fehlers erklärt, der in der Impedanzanpassungs-Datenausgabe der sechsten Ausführungsform der vorliegenden Erfindung auftritt;
25 ein Diagramm ist, das ein weiteres Beispiel eines Fehlers erklärt, der in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung der sechsten Ausführungsform der vorliegenden Erfindung auftritt;
26 ein Diagramm ist, das eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung einer siebten Ausführungsform eingebunden ist;
27 ein Diagramm ist, das eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung einer achten Ausführungsform eingebunden ist;
28 ein Diagramm ist, das eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung einer neunten Ausführungsform eingebunden ist;
29 ein Diagramm ist, das eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung einer 10. Ausführungsform eingebunden ist;
30 ein schematisches Blockdiagramm ist, das eine herkömmliche (erste Anmeldung) Ausgangsimpedanz-Kalibrierungsschaltungsanordnung zeigt;
31A ein Diagramm ist, das eine Veränderung einer zu vergleichenden Spannung in der herkömmlichen Ausgangsimpedanz-Kalibrierungsschaltungsanordnung zeigt und 31B ein Diagramm, das eine Veränderung in einer Ausgabe von einer Mittelwertbildungs-Schaltungsanordnung in der herkömmlichen Ausgangs-Kalibrierungsschaltungsanordnung zeigt;
32A ein Diagramm ist, das eine Veränderung in einer zu vergleichenden Spannung in der herkömmlichen Ausgangsimpedanz-Kalibrierungsschaltungsanordnung zeigt und 32B ein Diagramm, das eine Veränderung in einer Ausgabe von einer Mittelwertbildungs-Schaltungsanordnung zeigt, die an einen Ausgangsanschluss der herkömmlichen Ausgangsimpedanz-Kalibrierungsschaltungsanordnung angeschlossen ist;
33 ein Diagramm ist, das Daten zeigt, die von einer herkömmlichen Mittelwertbildungs-Schaltungsanordnung ausgegeben werden;
34 eine Grafik ist, die Daten zeigt, die von der herkömmlichen Mittelwertbildungs-Schaltungsanordnung von 33 ausgegeben werden; und
35 ein Diagramm ist, das Konfigurationen eines herkömmlichen Ausgangspuffers zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die besten Arten der Ausführung der vorliegenden Erfindung werden ausführlicher unter Verwendung verschiedener Ausführungsformen mit Bezug auf die begleitenden Zeichnungen beschrieben.
Erste Ausführungsform
1 ist ein schematisches Blockdiagramm, das eine Impedanzanpassungs-Steuersignalerzeugungs-Schaltungsanordnung (nachfolgend als Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 bezeichnet) gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. 2 ist ein Diagramm, das ein Beispiel einer Hochgeschwindigkeitsschnittstelle, an die die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 angelegt wird, einer Grundlinie eines Netzwerks veranschaulicht. 3 ist ein Diagramm, das ein Beispiel veranschaulicht, in dem die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 auf die Hochgeschwindigkeitsschnittstelle der Grundlinie für das Netzwerk angewandt wird. 4 ist ein Diagramm, das eine Impedanzveränderungs-Schaltungsanordnung 11 zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 eingebunden ist. 5 ist ein schematisches Blockdiagramm, das eine Mittelwertbildungs-Schaltungsanordnung 16 zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 eingebunden ist. 6 ist ein Diagramm, das die Umwandlung von Codes in einer Code-Umwandlungs-Schaltungsanordnung 17 zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 eingebunden ist. 7 ist ein Diagramm, das eine Veränderung einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 eingebunden ist. 8 ist eine Grafik, die auf auseinander gezogene Weise eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 von 1 und einer zu vergleichenden Spannung Va zeigt. 9 ist eine Grafik, die einen tatsächlichen Fall zeigt, auf den eine Beziehung eines Zustands von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform zu einer zu vergleichenden Spannung Va angewandt wird. 10 ist ein Zeitdiagramm, das Operationen der Mittelwertbildungs-Schaltungsanordnung 16 zeigt, die in die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform eingebunden ist. 11 ist ein Diagramm, das ein Beispiel von Fehlern erklärt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform auftreten. 12 ist ein Diagramm, das ein weiteres Beispiel von Fehlern erklärt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform auftreten.
In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform wird durch regelmäßiges Ändern einer zu vergleichenden Spannung Va auf Pegeln, die höher und niedriger sind als ein Pegel einer Referenzspannung Vref und durch Einstellen einer Spannung, die zum Ändern der zu vergleichenden Spannung Va verwendet wird, in jeder einzelnen Zähloperation eines Auf- und Abwärtszählers einer Spannung, bei der die zu vergleichende Spannung Va um eine Offset-Spannung eines Komparators 13 von der Referenzspannung Vref entfernt ist, und durch Mitteln von Zählwerten innerhalb eines vorbestimmten Zeitraums, selbst wenn die zu vergleichende Spannung Va sehr nah an die Referenzspannung Vref kommt, ein Durchschnittswert in gewöhnlichen Operationen nicht variiert.
Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform umfasst, wie in 1 gezeigt, eine Impedanzveränderungs-Schaltungsanordnung 11, einen Widerstand 12, der als Gleichstrom(DC)-Impedanzbauteil dient, einen Komparator 13, einen Auf- und Abwärtszähler 14, eine Code-Umwandlungs-Schaltungsanordnung 15, eine Mittelwertbildungs-Schaltungsanordnung 16 und eine Code-Umwandlungs-Schaltungsanordnung 17.
Ein Überblick über die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der Ausführungsform wird nachfolgend mit Bezug auf 8 beschrieben. Der „Zustand 4", der in 8 gezeigt ist, ist ein Beispiel eines Falls, in dem eine zu vergleichende Spannung Va einer Referenzspannung Vref nahe kommt, die auf ungefähr 5 V festgelegt ist und folglich in einem Bereich der Offset-Spannung des Komparators 13 fällt. In diesem Fall, in dem herkömmlichen Fall der zu vergleichenden Spannung Va, der keine Verschiebungsspannung zugeführt worden ist, hängt der Spannungsänderungszustand von einer Bedingung zu der Zeit ab, in der, wie durch die gestrichelten Linien gezeigt, ob die zu vergleichende Spannung Va eine Referenzspannung Vref kreuzt oder nicht, von einem leichten Rauschen beeinflusst ist und, selbst nachdem gemittelt worden ist, ein Zustand der Veränderung, wie in 32(B) gezeigt, auftritt.
Wie durch die durchgängigen Linien in 8 gezeigt, besteht, wenn die zu vergleichende Spannung Va, der eine Verschiebungsspannung zugeführt worden ist und die sich innerhalb eines Bereichs der Offset-Spannung befindet, aufgrund eines Spannungsanstiegs durch eine Spannung entsprechend einem Schritt in den „Zustand 5", in dem die zu vergleichende Spannung Va die Referenzspannung Vref kreuzt, die Möglichkeit, dass eine Operation zum Verringern einer Spannung in dem nächsten „Zustand 6" auf gleiche Weise wie im herkömmlichen Fall ausgeführt wird. In der Ausführungsform der vorliegenden Erfindung wird jedoch eine Spannung nicht durch eine Spannung entsprechend einem Schritt herabgesetzt, sondern durch eine Spannung, die kleiner ist als das, was einem Schritt entspricht, so dass die zu vergleichende Spannung Va nicht in den Bereich der Offset-Spannung kommt.
Da die im „Zustand 6" zu vergleichende Spannung Va die Referenzspannung Vref aufgrund eines kleinen Schrittwerts, um den die zu vergleichende Spannung Va verringert wurde, nicht kreuzt, wird folglich eine Operation zum Verringern der zu vergleichenden Spannung Va im nächsten „Zustand 7" ausgeführt. An diesem Punkt wird die zu vergleichende Spannung Va um eine einem Schritt entsprechende Spannung herabgesetzt.
Da die zu vergleichende Spannung Va die Referenzspannung Vref immer kreuzt, wird eine Operation zum Verstärken der zu vergleichenden Spannung Va in „Zustand 8" ausgeführt. In diesem Fall wird jedoch in der Ausführungsform der vorliegenden Erfindung eine Spannung nicht durch eine Spannung entsprechend einem Schritt verstärkt, sondern durch eine Spannung, die kleiner ist als das, was einem Schritt entspricht. Da die zu vergleichende Spannung Va im „Zustand 8" die Referenzspannung Vref auf grund eines kleinen Schrittwerts, um den die zu vergleichende Spannung Va verstärkt worden ist, nicht überschreitet, wird eine Operation zum Verstärken der zu vergleichenden Spannung Va in dem nächsten „Zustand 9" ausgeführt.
Somit wird erfindungsgemäß durch die zuvor beschriebenen wiederholten Operationen die zu vergleichende Spannung Va regelmäßig auf wiederholte Weise verändert, wobei sie auf der Referenzspannung Vref zentriert, wie durch die durchgängigen Linien gezeigt ist. Wenn die zu vergleichenden Spannungen, die durch diese regelmäßige wiederholte Veränderung erhalten werden, gemittelt werden, wird die zu vergleichende Spannung Va natürlich bei einer Spannung konstant, die nahe dem Referenzwert liegt.
Wie zuvor beschrieben, wird erfindungsgemäß, um solch eine regelmäßige Veränderung der zu vergleichenden Spannung Va zu erhalten, ein Potenzial entsprechend einem Schritt, das anzulegen ist, wenn eine Veränderung der zu vergleichenden Spannung Va von ihrem erhöhenden Zustand auf ihren verringernden Zustand und von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, kleiner gemacht als ein Potenzial entsprechend einem Schritt, das anzulegen ist, wenn die zu vergleichende Spannung Va veranlasst wird, sich weiter zu erhöhen oder zu verringern. Dieser Zustand wird als „Zustand, in dem eine Verschiebungsspannung einer zu vergleichenden Spannung Va zugeführt worden ist" bezeichnet. Eine Aufgabe der vorliegenden Erfindung ist es, Jitter in einem Steuersignal zu unterdrücken, das zur Impedanzanpassung verwendet wird.
Um dieses Ziel zu erreichen, wird herkömmlicher Weise eine Maßnahme zum Unterdrücken von Veränderungen einer zu vergleichenden Spannung Va ergriffen. Aufgrund einer Veränderung der Eigenschaften, die durch eine Temperaturänderung einer zu verwendenden Einrichtung, einer Änderung der Herstellungsbedingungen oder Ähnlichem hervorgerufen wird, ist es jedoch sehr schwierig, dass die Veränderung der Spannung Va verglichen wird. Daher nutzt die vorliegende Erfindung ein Verfahren, in dem eine zu vergleichende Spannung Va nicht durch Unterdrücken der Veränderung der zu vergleichenden Spannung Va gleichgemacht wird, sondern durch regelmäßige Veränderung der zu vergleichenden Spannung Va und in dem ein Durchschnittswert der zu ver gleichenden Spannungen genommen wird, die auf wiederholte Weise verändert worden sind. Nachfolgend wird dieses Verfahren der Reihe nach erklärt.
Die Impedanzveränderungs-Schaltungsanordnung 11, wie in 4 gezeigt, besteht aus Impedanzbauteilen 11₁ bis 11₉ , NAND-Schaltungsanordnungen 11₁₁ bis 11₁₈ und Invertern 11₁₉ und 11₂₀ . Jedes der Impedanzbauteile 11₃ bis 11₉ besteht aus einem P-Kanal-MOSFET, der eine Kanalbreite „W" aufweist. Das Impedanzbauteil 11₁ besteht aus einem P-Kanal-MOSFET, der aus einer Kanalbreite von 1/2 (einhalb) (gezeigt als ½ WB) einer Kanalbreite W jedes Impedanzbauteils (P-Kanal-MOSFETs) 11₃ bis 11₉ besteht. Das Impedanzbauteil 11₂ besteht aus einem P-Kanal-MOSFET, der eine Kanalbreite von ¾ (dreiviertel) (gezeigt als 3/4W) der Kanalbreite „W" jedes Impedanzbauteils (P-Kanal-MOSFETs) 11₃ bis 11₉ aufweist.
Die Impedanzbauteile (P-Kanal-MOSFETs) 11₁ bis 11₉ sind parallel zwischen einem Spannungs(Strom)-Quellenanschluss V_DD und einem Anschlusspunkt 11_a geschaltet. Der Anschlusspunkt 11_a ist an einem Anschlusspunkt zwischen der Impedanzveränderungs-Schaltungsanordnung 11 und einem Gleichstrom-Impedanzbauteil 12 vorhanden.
Ein Eingangsanschluss des Inverters 11₁₉ ist an den EN-Anschluss 29 angeschlossen. Ein Eingangsanschluss des Inverters 11₂₀ ist an den AUFWÄRTS-Anschluss 21 angeschlossen. Ein erster Eingangsanschluss von drei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₁ ist an den EN-Anschluss 29 angeschlossen, ihr zweiter Eingangsanschluss ist an einen Ausgangsanschluss des Inverters 11₂₀ angeschlossen und ihr dritter Eingangsanschluss ist an einen T0-Anschluss 22 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₂ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an den T0-Anschluss 22 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₃ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an den T1-Anschluss 23 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₄ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an einen T2-Anschluss 24 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₅ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an einen T3-Anschluss 24 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₆ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an einen T4-Anschluss 26 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₇ ist an den EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an einen T5-Anschluss 27 angeschlossen. Ein erster Eingangsanschluss von zwei Eingangsanschlüssen der NAND-Schaltungsanordnung 11₁₈ ist an die EN-Anschluss 29 angeschlossen und ihr zweiter Eingangsanschluss ist an einen T6-Anschluss 28 angeschlossen.
Wie in 4 gezeigt, ist ein Ausgangsanschluss des Inverters 11₁₉ an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₉ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₁ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₁ angeschlossen. Bin Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₂ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₂ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₃ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₃ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₄ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₄ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₅ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₅ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₆ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₆ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₇ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₇ angeschlossen. Ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₈ ist an ein Gatter des Impedanzbauteils (P-Kanal-MOSFET) 11₈ angeschlossen.
Wie in 1 gezeigt, ist ein Minus(–)-Eingang des Komparators 13 an den Anschlusspunkt 11_a angeschlossen und sein Plus(+)-Eingang ist an den Eingangsanschluss eines Referenzspannung-Eingangsanschlusses (REFV) 18 angeschlossen. Wie in 1 gezeigt, ist ein UpDn-Eingangsanschluss des Auf- und Abwärtszählers 14 an einen Ausgang des Komparators 13 angeschlossen, und sein Taktsignaleingang (CLK) ist an einen Taktsignaleingangsanschluss (CLK) 19 angeschlossen. Die Eingangsanschlüsse B0, B1 und B2 der Code-Umwandlungs-Schaltungsanordnung 15 sind jeweils an die Ausgangsanschlüsse B0, B1 und B2 des Auf- und Abwärtszählers 14 angeschlossen. Wie in 1 gezeigt, sind der T0-Anschluss 22 (siehe 4), der T1-Anschluss 23, ... und T6-Anschluss der Impedanzveränderungsschaltungsanordnung 11 jeweils an die Ausgangsanschlüsse T0, T1, T2, T3, T4, T5 und T6 der Code-Umwandlungs-Schaltungsanordnung 15 angeschlossen.
Wie in 1 gezeigt, sind die Eingangsanschlüsse B0, B1 und B2 der Mittelwertbildungs-Schaltungsanordnung 16 jeweils an die Ausgangsanschlüsse B0, B1 und B2 des Auf- und Abwärtszählers 14 angeschlossen. Darüber hinaus ist ein Taktsignaleingang (CLK) der Mittelwertbildungs-Schaltungsanordnung 16 an den Taktsignaleingangsanschluss (CLK) 19 angeschlossen. Die Mittelwertbildungs-Schaltungsanordnung 16 filtert drei binärcodierte Zählwerte, die austauschbar sind, so dass die drei binärcodierten Werte dem Referenzwert sehr nahe kommen und stabil werden.
Wie in 5 gezeigt, besteht die Mittelwertbildungs-Schaltungsanordnung 16 aus Synchronisierungs-Schaltungsanordnungen 16₁ , 16₂ , 16₃ und 16₄ , Addierschaltungsanordnungen 16₂₁ , 16₂₂ und 16₃₁ und einer Synchronisierungs-Schaltungsanordnung 16₅₁ . Die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₁ sind jeweils an die Ausgangsanschlüsse B0, B1 und B2 des Auf- und Abwärtszählers 14 angeschlossen. Ausgangsanschlüsse OUT0, OUT1 und OUT2 sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16 angeschlossen und jeweils an die Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₁ . Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₂ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₃ und jeweils an die Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₁ angeschlossen.
Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₃ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₄ angeschlossen und jeweils an die Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₂ . Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₄ sind jeweils an die Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₂ angeschlossen. An die Addier-Eingangsanschlüsse A3 der Addierschaltungsanordnung 16₂₁ und an die Addier-Eingangsanschlüsse B3 der Addierschaltungsanordnung 16₂₂ ist jeweils eine Spannung im L-Bereich angeschlossen.
Addier-Ausgangsanschlüsse S0, S1, S2 und S3 der Addierschaltungsanordnung 16₂₁ sind jeweils an die Addier-Eingangsanschlüsse A0, A1, A2 und A3 der Addierschaltungsanordnung 16₃₁ angeschlossen. Die Addier-Ausgangsanschlüsse S0, S1, S2 und S3 der Addierschaltungsanordnung 16₂₂ sind jeweils an die an die Addier-Eingangsanschlüsse B0, B1, B2 und B3 der Addierschaltungsanordnung 16₃₁ angeschlossen. Die Addier-Ausgangsanschlüsse S2, S3 und S4 der Addierschaltungsanordnung 16₃₁ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₅₁ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₅₁ sind jeweils an die Ausgangsanschlüsse FOUT0, FOUT1 und FOUT2 der Mittelwertbildungs-Schaltungsanordnung 16 angeschlossen. An die Taktsignaleingangs(CLK-Eingang)-Anschlüsse der Synchronisierungs-Schaltungsanordnung 16₁ , 16₂ , 16₃ , 16₄ und 16₅₁ ist ein Taktsignalanschluss 19 angeschlossen.
Wie in 1 gezeigt, ist der Eingangsanschluss B0 der Code-Umwandlungs-Schaltungsanordnung 17 an den Ausgangsanschluss FOUT0 der Mittelwertbildungs-Schaltungsanordnung 16 angeschlossen, und der Eingangsanschluss B1 der Code-Umwandlungs-Schaltungsanordnung 17 ist an den Ausgang FOUT1 der Mittelwertbildungs-Schaltungsanordnung 16 angeschlossen, und der Eingangsanschluss B2 der Code-Umwandlungs-Schaltungsanordnung 17 ist an den Ausgangsanschluss FOUT2 der Mittelwertbildungs-Schaltungsanordnung 16 angeschlossen. Die Ausgangsanschlüsse T0, T1, T2, T3, T4, T5 und T6 der Code-Umwandlungs-Schaltungsanordnung 17 sind jeweils an die Ausgangsanschlüsse CP0, CP1, CP2, CP3, CP4, CP5 und CP6 der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 angeschlossen. Die Code-Umwandlungs-Schaltungsanordnung 17 wird verwendet, um ein technologisches Problem zu lösen, das aufgrund von zeitlicher Versetzung auftritt, die zwischen Bits auftritt, die in Impedanzanpassungsdaten eingebunden sind, die von der Code-Umwandlungs-Schaltungsanordnung 17 ausgegeben werden, das heißt, um ein Problem zu vermeiden, dass, wenn Impedanzanpassung an einer Schaltungsanordnung ausgeführt wird, die eine Impedanzanpassung erfordert, eine äußerst unterschiedliche Impedanz der Schaltungsanordnung zugeführt wird, die eine Impedanzanpassung auf flüchtige Weise erfordert.
Wie in 3 gezeigt, wird ein Ausgang der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 verwendet, um eine Kanalbreite eines P-Kanal-MOSFETs eines Ausgangspuffers 30 an einer Seite eines Sendeendes einer Hochgeschwindigkeitsschnittstelle zu steuern. Darüber hinaus ist, da der Puffer 30 einen N-Kanal-MOSFET als Komponente aufweist, eine Schaltungsanordnung erforderlich, die äquivalent zum Impedanzanpassungs-Datenausgabe-Datum 10 für den P-Kanal-MOSFET ist, der in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 für den N-Kanal-MOSFET verwendet werden kann, die jedoch nicht in 3 gezeigt ist. Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 kann verwendet werden, um eine Kanalbreite des P-Kanal-MOSFETs oder des N-Kanal-MOSFETs des Eingangspuffers anstelle des Ausgangspuffers zu steuern. In 3 sind die Bezugszeichen 10A, 10B, 10C und 10D für Impedanzanpassungs-Datenausgabe-Schaltungsanordnungen zusammen mit der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 gezeigt. Diese Bezugszeichen werden in anderen Ausführungsformen verwendet, die später beschrieben werden.
Wie in 2 gezeigt, ist ein Impedanzbauteil 32, das eine Impedanzanpassung erfordert, in dem Ausgangspuffer 30 angeschlossen. Der Ausgangspuffer 30 gibt ein nicht-invertiertes Signal und ein invertiertes Signal als ein elektrisches Signal mit gleicher Zeitgebung und parallel aus. Diese zwei Signale werden durch die Übertragungswege 34 und 36 an einen Komparator 38 übertragen, der an ein Empfangsende der Hochgeschwindigkeitsschnittstelle angeschlossen ist. Die Übertragungswege 34 und 36 werden durch ein beendendes Impedanzbauteil 40 an einem Eingabeende des Komparators 38 beendet.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform mit Bezug auf 1 bis 11 beschrieben. In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 wird eine zu vergleichende Spannung Va (in den Figuren nicht gezeigt), die an einem Anschlusspunkt 11_a gemäß einer Impedanz auftritt, die von der Impedanzveränderungs-Schaltungsanordnung 11 bereitgestellt wird, mit einer Referenzspannung Vref durch den Komparator 13 verglichen.
Wenn die Referenzspannung Vref höher ist als die zu vergleichende Spannung Va, wird vom Komparator 13 ein Aufwärts-Signal ausgegeben, und wenn die zu vergleichende Spannung Va höher ist als die Referenzspannung Vref, wird vom Komparator 13 ein Abwärts-Signal ausgegeben.
Wenn ein Aufwärts-Signal vom Komparator 13 ausgegeben wird, erhöht der Auf- und Abwärtszähler 14 seinen Zählwert (wird inkrementiert) um einen Binärwert „1" für jedes Taktsignal, das in den Taktsignal-Eingangsanschluss (CLK) 19 eingegeben wird. Wenn ein Abwärts-Signal vom Komparator 13 ausgegeben wird, verringert der Aus- und Abwärtszähler 14 seinen Zählwert (wird dekrementiert) um einen Binärwert „1" für jedes Taktsignal, das in den Taktsignal-Eingangsanschluss (CLK) 19 eingegeben wird. Ein binärer Zählwert (nachfolgend als „Binärcode" oder „Binärwert" bezeichnet), der aus einem B0-Bit, einem B1-Bit und einem B2-Bit besteht, die für jedes Taktsignal von dem Auf- und Abwärtszähler 14 ausgegeben werden, wird der Code-Umwandlungs-Schaltungsanordnung 15 und der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt.
Die Code-Umwandlungs-Schaltungsanordnung 15 wandelt den Binärcode um, der aus einem B0-Bit, B1-Bit und B2-Bit besteht, die von dem Auf- und Abwärtszähler 14 einem Thermometercode zugeführt werden, der aus einem T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5-Bit und T6-Bit besteht und gibt ihn aus. Jedes, das T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5-Bit und T6-Bit, aus denen der Thermometercode besteht, wird jeweils einem entsprechenden Anschluss T0, T1, T2, T3, T4, T5 und T6 der Impedanzveränderungs-Schaltungsanordnung 11 zugeführt.
Bei gewöhnlichen Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 wird dem EN-Anschluss 29 der Impedanzveränderungs-Schaltungsanordnung 11 wird ein EN-Signal mit hohem Pegel zugeführt. Das EN-Signal wird verwendet, um Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung zu stoppen, um den Stromverbrauch herabzusetzen oder andere Zwecke zu erreichen, und wird von einer internen Schaltungsanordnung (nicht gezeigt) in einem Chip zugeführt, auf dem die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 angebracht ist. Da ein Spannungssignal im L-Bereich vom Inverter 11₁₉ ausgegeben wird, befindet sich das Impedanzbauteil (P-Kanal-MOSFET) 11₉ in 4 in einem ON-Zustand.
In 4 ist jede der NAND-Schaltungen 11₁₁ bis 11₁₈ , denen ein EN-Signal mit hohem Pegel vom EN-Anschluss 29 zugeführt wird, außerdem so eingestellt, dass ein Spannungssignal im L-Bereich oder H-Bereich gemäß einem Spannungssignal ausgegeben wird, das dem anderen Eingangsanschluss jeder der NAND-Schaltungen 11₁₁ bis 11₁₈ zugeführt wird. In einem Zustand, in dem ein Aufwärts-Signal im H-Bereich einem Aufwärts-Anschluss 21 vom Auf- und Abwärtszähler 14 zugeführt wird, wird ein Spannungssignal im L-Bereich vom Inverter 11₂₀ ausgegeben.
Daher dient in einem Zustand, in dem ein Aufwärts-Signal im H-Bereich dem Aufwärts-Anschluss 21 vom Auf- und Abwärtszähler 14 (im Falle von „UP = 1" in 7) zugeführt worden ist, ein T0-Bit, das dem T0-Anschluss zugeführt wird, nicht dazu, ein Spannungssignal von der NAND-Schaltungsanordnung 11₁₁ effektiv zu steuern, und das Spannungssignal im H-Bereich wird weiter von der NAND-Schaltungsanordnung 11₁₁ ausgegeben. Jede der anderen NAND-Schaltungen 11₁₂ bis 11₁₈ gibt ein Spannungssignal aus, mit einem Pegel entsprechend jedem der Bits T0, T1, T2, T3, T4, T5 und T6, die jeweils den Anschlüssen T0, T1, T2, T3, T4, T5 und T6 zugeführt werden.
Daher wird in der Impedanzveränderungs-Schaltungsanordnung 11 ein Impedanzbauteil (P-Kanal-MOSFET) von den Impedanzbauteilen (P-Kanal-MOSFETs) 11₂ bis 11₈ , was jedem der Bits T0, T1, T2, T3, T4, T5 und T6 entspricht, die jeweils jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 zugeführt werden, ON (EIN) oder OFF (AUS) geschaltet, und eine Impedanz gemäß dieser ON/OFF-Operation wird bereitgestellt. Jedes Mal, wenn ein Binärwert „1" (das heißt, ein Signal in Hochbereich tritt auf) sequenziell für jedes der Bits T0, T1, T2, T3, T4, T5 und T6 auftritt, wird der Impedanzwert schrittweise kleiner (im Falle von „UP" = 1 in 7). Ein Impedanzwert wird um einen Spannungsbetrag kleiner, der durch den Parallelanschluss des Impedanzbauteils (P-Kanal-MOSFET) 11₁ verursacht wird. Folglich ist ein Pegel einer zu vergleichenden Spannung Va, die am Anschlusspunkt 1l_a auftritt, wenn ein Impedanzbauteil (P-Kanal-MOSFET) 11₁ parallel angeschlossen wird, niedriger als der, der auftritt, wenn das Impedanzbauteil (P-Kanal-MOSFET) 11₁ nicht parallel angeschlossen ist. Das heißt, eine Offset-Spannung wird zur zu vergleichenden Spannung Va addiert (nachfolgend wird die Offset-Spannung als „Verschiebungsspannung" bezeichnet).
In einem Zustand, in dem ein Aufwärts-Signal in L-Bereich in dem Aufwärts-Anschluss 21 vom Auf- und Abwärtszähler 14 (im Fall von „UP = 0" in 7) zugeführt wird, dient das T0-Bit, das dem T0-Anschluss zugeführt wird, außerdem dazu, ein Spannungssignal effektiv zu steuern, das von der NAND-Schaltungsanordnung 11₁₁ ausgegeben wird, und ein Spannungssignal im L-Bereich wird weiter von der NAND-Schaltungsanordnung 11₁₁ ausgegeben. Das Impedanzbauteil (P-Kanal-MOSFET) 11₁ ist weiterhin ON. Wie in dem Fall von „UP = 1", gibt jede der NAND-Schaltungsanordnungen 11₁₂ bis 11₁₈ ein Spannungssignal mit einem Pegel aus, der jeweils dem T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5-Bit und T6-Bit entspricht, die jeweils den Anschlüssen T0, T1, T2, T3, T4, T5 und T6 zugeführt werden.
Daher wird in der Impedanzveränderungs-Schaltungsanordnung 11 ein Impedanzbauteil (P-Kanal-MOSFET) von den Impedanzbauteilen (P-Kanal-MOSFET) 11₁ bis 11₈ , was jedem der Bits T0, T1, T2, T3, T4, T5 und T6 entspricht, die jeweils jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 zugeführt werden, ON oder OFF geschaltet, und eine Impedanz gemäß dieser ON/OFF-Operation wird bereitgestellt. Jedes Mal, wenn ein Binärwert „1" (das heißt, ein Signal im H-Bereich tritt auf) sequenziell für jedes der Bits T0, T1, T2, T3, T4, T5 und T6 auftritt, wird der Impedanzwert schrittweise kleiner (im Falle von „UP" = 0, das in einer „Abwärts"-Zeit in 7 auftritt).
Eine Rate, bei der der Impedanzwert bei der „Abwärts"-Zeit schrittweise kleiner wird, ist um einen Spannungsbetrag größer, der durch den Parallelanschluss des Impedanzbauteils (P-Kanal-MOSFET) 11₁ verursacht wird, im Vergleich zu einem Fall, in dem der Impedanzwert bei der „Aufwärts"-Zeit kleiner wird. Die Offset-Spannung wird um einen Spannungsbetrag größer, der durch den Parallelanschluss des Impedanzbauteils (P-Kanal-MOSFET) 11₁ verursacht wird. Daher ist die zu vergleichende Spannung Va, die an dem Anschlusspunkt 11_a auftritt, größer als die, die auftritt, wenn das Impedanzbauteil (P-Kanal-MOSFET) 11₁ nicht parallel angeschlossen ist.
Wie zuvor beschrieben, wird der Binärcode, der aus einem B0-Bit, B1-Bit und B2-Bit besteht, die von dem Auf- und Abwärtszähler 14 ausgegeben werden, der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt und gleichzeitig der Mittelwertbildungs-Schaltungsanordnung 16. Die Mittelwertbildungs-Schaltungsanordnung 16 führt eine Addition von vier Codes, die vor dem Binärcode existieren, für jeden Binärcode aus (jeder Binärcode besteht aus einem B0-Bit, B1-Bit und B2-Bit), das sequenziell vom Auf- und Abwärtszähler 14 ausgegeben wird, und teilt seine Summe durch vier, um einen gemittelten Binärcode auszugeben, der jeweils aus 3 Bits, umfassend ein FOUT0-Bit, FOUT1-Bit und FOUT2-Bit, besteht.
Der gemittelte Binärcode, der aus dem FOUT0-Bit, FOUT1-Bit und FOUT2-Bit besteht, wird der Code-Umwandlungs-Schaltungsanordnung 17 zugeführt, in der der gemittelte Binärcode in einen Thermometercode umgewandelt wird, und die Code-Umwandlungs-Schaltungsanordnung 17 gibt den resultierenden Thermometercode aus, der aus sieben Bits, umfassend ein CP0-Bit, CP1-Bit, CP2-Bit, CP3-Bit, CP4-Bit, CP5-Bit, CP6-Bit besteht, die äquivalent zu Bits sind, die in der Code-Umwandlungs-Schaltungsanordnung 15 zu konvertieren sind. Der Sieben-Bit-Thermometercode (das heißt, die Impedanzanpassungsdaten) wird einer Impedanzanpassungs- Schaltungsanordnung (nicht gekennzeichnet) zugeführt, die eine Impedanzanpassung in der Hochgeschwindigkeitsschnittstelle (nicht gekennzeichnet) von 2 erfordert, und wird für die Impedanzanpassung verwendet.
Nachfolgend wird ein spezifisches Beispiel von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 beschrieben. Zur leichteren Beschreibung sei angenommen, dass eine Referenzspannung Vref binär als „101" dargestellt ist, eine zu vergleichende Spannung Va (siehe 8), die an dem Anschlusspunkt 11_a auftritt, ist binär als „000" dargestellt, ein Zählwert, der existiert, bevor der Auf- und Abwärtszähler 14 seine Zähloperationen als Reaktion auf ein Taktsignal startet, ist binär als „000" dargestellt, und ein Aufwärts-Signal (im Falle von „Up = 1", das heißt dem Aufwärts-Signal ist der Binärwert „1" zugewiesen) wird vom UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben, und ein Binärwert „0" wird von jedem der Ausgangsanschlüsse B0, B1 und B2 ausgegeben. Der Zustand ist als „Zustand 0" in 8 und 10 gezeigt. Darüber hinaus wird „000" für jede der Synchronisierungsschaltungen 16₁ bis 16₄ und 16₅₁ eingestellt.
In 8 sind Intervalle zwischen den Bezugszeichen V1 bis V7, die Spannungen darstellen, die an einer vertikalen Achse gezeigt sind, so zugewiesen, dass sie die gleiche Reihenfolge aufweisen, um Merkmale der ersten Ausführungsform der vorliegenden Erfindung zu verdeutlichen. In tatsächlichen Operationen werden jedoch, wie in 9 gezeigt, die Intervalle zwischen den Bezugszeichen V1 bis V6 kleiner, wenn Positionen auf der vertikalen Achse höher werden.
Die Code-Umwandlungs-Schaltungsanordnung 15, die einen Binärcode empfangt, der aus B0 = 0, B1 = 0 und B2 = 0 besteht (in dem Fall, in dem in 6 eine Codezahl 0 ist), gibt einen Thermometercode aus, der aus T0 = 0, T1 = 0, T2 = 0, T3 = 0, T4 = 0, T5 = 0 beziehungsweise T6 = 0 aus seinen sieben Teilen der Ausgangsanschlüsse T0, T1, T2, T3, T4, T5 und T6 besteht. Daher werden die Impedanzbauteile (P-Kanal-MOSFET) 11₁ bis 11₈ in der Impedanzveränderungs-Schaltungsanordnung 11 OFF geschaltet und nur das Impedanzbauteil (P-Kanal-MOSFET) 11₉ wird ON geschaltet. Ein Impedanzwert der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert, der proportional zu „1/W" ist (im Falle der Codezahl 0 in 7). Nun sei angenommen, dass eine zu vergleichende Spannung V1, die an dem Anschlusspunkt 11_a auftritt, eine Spannung V1 ist, die um Spannungen entsprechend vier Schritten niedriger ist, als eine Referenzspannung Vref (hier wird die Spannung V1 als niedrigste zu vergleichende Spannung Va bezeichnet). In 8 ist eine Spannung entsprechend einem Schritt so gezeigt, dass sie für alle Schritte gleich ist, tatsächlich ist jedoch, wie in 10 gezeigt, die Spannung entsprechend einem Schritt in allen Schritten unterschiedlich.
In einem Zustand, in dem eine Referenzspannung Vref größer als eine zu vergleichende Spannung Va ist und ein Aufwärts-Signal, das binär „1" ist, vom Komparator 13 ausgegeben wird und dem UpDn-Eingangsanschluss des Auf- und Abwärtszählers 14 zugeführt wird, erhöht sich, wenn ein erstes Taktsignal dem Auf- und Abwärtszähler 14 zugeführt wird, ein Zählwert, der vom Auf- und Abwärtszähler 14 ausgegeben wird, um „1" und wird ein Binärcode, der aus B2 = 0, B1 = 0 und B0 = 1 besteht. Ein Signal, das am UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 auftritt, bleibt das Aufwärts-Signal „Up".
Der Binärcode, der aus B2 = 0, B1 = 0 und B0 = 1 besteht, der am Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 und der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt. Der binäre Zählwert, der aus B2 = 0, B1 = 0 und B0 = 1 besteht, wird von der Code-Umwandlungs-Schaltungsanordnung 15 in den Thermometercode umgewandelt, der aus T0 = 1, T1 = 0, T2 = 0, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 in der Code-Umwandlungs-Schaltungsanordnung 15 besteht (in dem Fall der Codezahl 1 in 6). Daher werden nur die Impedanzbauteile (P-Kanal-MOSFET) 11₂ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11 auf ON geschaltet und die Impedanzbauteile (P-Kanal-MOSFET) 11₃ bis 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(W + 3/4W) (in dem Fall der Codezahl 1 in 7).
An diesem Punkt wird eine zu vergleichende Spannung Va, die an dem Anschlusspunkt 11_a auftritt, eine Spannung, die leicht niedriger ist als eine Spannung V2, die um eine Spannung entsprechend einem Schritt höher ist als eine niedrigste zu vergleichende Spannung Va. Die zu vergleichende Spannung Va bleibt noch immer niedriger als die Referenzspannung Vref. Ein Zustand dieser Spannung ist in 8 als „Zustand 1" gezeigt, wo eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Daher wird ein Aufwärts-Signal weiterhin vom Komparator 13 ausgegeben. Darüber hinaus zeigen die kleinen gestrichelten Linien, dass keine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Da ein erstes Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird ein binärer Zählwert, der aus B2 = 0, B1 = 0, B0 = 1 besteht, in der Synchronisierungs-Schaltungsanordnung 16₁ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt. Dieser Zustand ist in 10 als „Zustand 1" gezeigt.
Bevor die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert wird, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ festgelegt worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben wird. Der sich ergebende Wert, der durch Addition in der Addierschaltungsanordnung 16₃₁ erhalten wird, ist binär „000000". Der addierte Wert, der von der Addierschaltungsanordnung 16₃₁ ausgegeben wird, wird in der Synchronisierungs-Schaltungsanordnung 16₅₁ , die als Reaktion auf das erste Taktsignal betrieben wird, durch vier geteilt. Da das Ergebnis der Teilungsoperation keine Bedeutung hat, bis der später beschriebene „Zustand 3" auftritt, werden Beschreibungen der Addition und Division, die vor dem auftreten des „Zustands 3" auszuführen sind, entsprechend weggelassen.
Wenn ein zweites Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird der Binärcode erhöht, der von dem Auf- und Abwärtszähler 14 ausgegeben wird, so dass B2 = 0, B1 = 1, B0 = 0. Der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der von dem Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des binären Zählwerts wird in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden Code-umgewandelten Thermometercode ist das T0-Bit = 1, B1-Bit = 1, T2-Bit = 0, T3-Bit = 0, T4-Bit = 0, T5-Bit = 0 und T6-Bit = 0 (wenn die Codezahl 2 in 6 ist).
Der Thermometercode wird auf die gleiche Weise, wie zuvor beschrieben verwendet, um eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 zu ändern. Das heißt, nur die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ und 11₉ werden auf ON geschaltet, und die Impedanzbauteile (P-Kanal-MOSFETs) 11₄ bis 11₈ in der Impedanzveränderungs-Schaltungsanordnung 11 befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(2W + 3/4W) (wenn die Codezahl in 7 gleich 2 ist). Eine Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Spannung Va ist in 8 als „Zustand 2" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Ebenfalls wird, da das zweite Taktsignal der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 2" in 10).
Wenn ein drittes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird ein Binärcode des Auf- und Abwärtszählers 14 erhöht, so dass die Bits B2 = 0, B1 = 1 und B0 = 1. Der Binärcode, bestehend aus den Bits B2 = 0, B1 = 1 und B0 = 1, die von dem Auf- und Abwärtszähler 14 ausgegeben werden, werden der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des binären Zählwerts wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden Code-umgewandelten Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 (im Falle der Codezahl 3 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben verwendet, um eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 zu andern. Das heißt, nur die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 11₄ und 11₉ in der Impedanz-Umwandlungs-Schaltungsanordnung 11 werden auf ON geschaltet, und die Impedanzbauteile (P-Kanal-MOSFETs) 11₅ bis 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(3W + 3/4W) (im Falle der Codezahl 3 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die zu vergleichende Spannung, die nach der Veränderung auftritt, ist in 8 als „Zustand 3" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Da das dritte Taktsignale ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (in dem Falle eines „Zustands 3" in 10).
Wenn die zuvor genannte Einstellung beendet worden ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnungen 16₂₁ eingestellt worden ist, nachdem ein Binärwert in der Synchronisierungs-Schaltungsanordnung 16₃ zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, wird der addierte Wert, der von der Addierschaltungsanordnungen 16₂₁ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnungen 16₃₁ ausgegeben worden ist. Der sich ergebende Wert, der durch die Addition erhalten wird, ist in 10 dezimal als „6" (binär 00110) im „Zustand 3" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Wenn ein viertes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird, da zu diesem Zeitpunkt eine zu vergleichende Spannung Va noch immer niedriger ist als eine Referenzspannung Vref, wenn das vierte Taktsignal dem Auf- und Abwärtszähler 14 zugeführt wird, der Binärcode des Auf- und Abwärtszählers 14 erhöht, so dass die Bits B2 = 1, B1 = 0 und B0 = 0. Der Binärcode, bestehend aus den Bits B2 = 1, B1 = 1 und B0 = 0, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des Binärcodes wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt und in dem sich ergebenden Code-umgewandelten Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 1, T5 = 0 und T6 = 0 (im Falle der Codezahl 4 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Das heißt, nur die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 11₄ , 11₅ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11 werden auf ON geschaltet, und die Impedanzbauteile (P-Kanal-MOSFETs) 11₆ bis 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(4W + 3/4W) (im Falle der Codezahl 4 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung in einer zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Spannung Va ist in 8 als „Zustand 4" gezeigt. Die zu vergleichende Spannung Va, die zu diesem Zeitpunkt auftritt, wird ein Wert, der sehr nah an einer Referenzspannung Vref liegt, während die zu vergleichende Spannung Va zunimmt.
Da das vierte Taktsignal ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 4" in 10) eingestellt.
Bevor die zuvor genannte Einstellung beendet worden ist, wird, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, der addierte Wert, der von der Addierschaltungsanordnungen 16₂₁ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „10" (binär 01010) im „Zustand 4" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Da das vierte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der Wert 6, der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem Zustand 3 („Zustand 3” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) (das heißt, auf eine Ziffer niedrigerer Ordnung, um zwei Bits verschoben) von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt, und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ dezimal als „1" (oder binär als "1") ausgegeben („Zustand 4” der Ausgabe der Synchronisierungs-Schaltungsanordnung 16₅₁ ). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wird einem Objekt (Impedanzanpassungs-Schaltungsanordnung) zugeführt, das eine Impedanzanpassung erfordert, und wird für die Impedanzanpassung darin verwendet (siehe 3).
Wenn ein fünftes Taktsignal eingegeben wird, wird, da die zu vergleichende Spannung Va noch immer niedriger bleibt als die der Referenzspannung Vref, von dem Komparator 13 weiterhin ein Aufwärts-Signal ausgegeben. Wenn das fünfte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher der Binärcode des Auf- und Abwärtszählers 14 erhöht, so dass die Bits B2 = 1, B1 = 0 und B0 = 1. Der Binärcode, bestehend aus den Bits B2 = 1, B1 = 0 und B0 = 1, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des Binärcodes wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 1, T5 = 0 und T6 = 0 (im Falle der Codezahl 5 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Das heißt, nur die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 11₄ , 11₅ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11 werden auf ON geschaltet, und die Impedanzbauteile (P-Kanal-MOSFETs) 11₇ und 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(5W + 3/4W) (im Falle der Codezahl 5 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung in einer zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Span nung Va ist in 8 als „Zustand 5" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Die zu vergleichende Spannung Va, die zu diesem Zeitpunkt auftritt, wird ein Wert, der sehr nah an einer Referenzspannung Vref liegt, während die zu vergleichende Spannung Va zunimmt.
Da das fünfte Taktsignal ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 5" in 10) eingestellt.
Nachdem die zuvor genannte Einstellung beendet worden ist, wird, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „14" (binär 01110) im „Zustand 5" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Da das fünfte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der Wert, der durch Addition in der Addierschaltungsanordnungen 16₃₁ in dem „Zustand 4" erhalten wird („Zustand 4” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) (das heißt auf eine Ziffer niedrigerer Ordnung, um zwei Bits verschoben) von der Synchronisierungs-Schaltungsanordnung 1651 durch vier geteilt, und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ dezimal als „2" (oder binär als "10") ausgegeben („Zustand 5” der Ausgabe der Synchronisierungs-Schaltungsanordnung 16, die in 8 gezeigt ist, der „Zustand 5" der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ , die in 10 gezeigt ist). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wird einem Objekt (Impedanzanpassungs-Schaltungsanordnung) zugeführt, das eine Impedanzanpassung erfordert und wird für die Impedanzanpassung darin verwendet.
Wenn ein sechstes Taktsignal eingegeben wird, wird, da die zu vergleichende Spannung Va noch immer niedriger bleibt, als die der Referenzspannung Vref, von dem Komparator 13 weiterhin ein Abwärts-Signal ausgegeben. Wenn das sechste Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher der Binärcode des Auf- und Abwärtszählers 14 erhöht, so dass die Bits B2 = 1, B1 = 0 und B0 = 0 sind. Ein Aufwärts-Signal im H-Bereich (binär „1"), das von dem UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben worden ist, wird nicht ausgegeben. Das heißt, ein Aufwärts-Signal im L-Bereich (binär „0") wird ausgegeben. Der Binärcode, bestehend aus den Bits B2 = 1, B1 = 0 und B0 = 0, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des Zählwerts wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden code-umgewandelten Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 0, T5 = 0 und T6 = 0 (im Falle der Codezahl 4 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Das heißt, zu der Zeit, wenn das sechste Taktsignal eingegeben wird, wird, da das Aufwärts-Signal, das von dem Auf- und Abwärtszähler 14 auszugeben ist, ein Aufwärts-Signal in L-Bereich (binär „0") wird, eine Spannung im H-Bereich vom Inverter 11₂₀ in der Impedanzumwandlungs-Schaltungsanordnung 11 ausgegeben. Daher wird eine Spannung L-Bereich von der NAND-Schaltungsanordnung 11₁₁ ausgegeben, die das Impedanzbauteil (P-Kanal-MOSFET) 11₁ veranlasst, auf ON geschaltet zu werden.
Darüber hinaus werden die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 11₄ , 115, 11₆ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11 ebenfalls auf ON geschaltet, und die P-Impedanzbauteile (P-Kanal-MOSFETs) 11₆ , 11₇ und 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(4W + 3/4W + W/2) (im Falle der Codezahl 4 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Spannung, ist in 8 als „Zustand 6" gezeigt, dem die Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Die zu vergleichende Spannung Va, die zu diesem Zeitpunkt auftritt, wird ein Wert, der sehr nahe an einer Referenzspannung Vref liegt, während die zu vergleichende Spannung abnimmt. Eine Impedanz (das heißt eine Impedanz, definiert durch eine Kanalbreite) der Impedanzbauteile (P-Kanal-MOSFETs) 11₁ und 11₂ wird so ausgewählt, dass eine Verschiebungsspannung, die dafür erforderlich ist, dass eine zu vergleichende Spannung Va eine Offset-Spannung des Komparators 14 überschreitet, zu diesem Zeitpunkt zur zu vergleichenden Spannung Va addiert wird.
Da das sechste Taktsignal ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 6" in 10) eingestellt.
Nachdem die zuvor genannte Einstellung beendet worden ist, wird, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, der addierte Wert, der von der Addierschaltungsanordnung 16₅ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₆ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär 10000) im „Zustand 6" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Da das sechste Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der Wert, der durch Addition in der Addierschaltungsanordnungen 16₃₁ in dem „Zustand 5" erhalten wird, das heißt dezimal „14" (binär „01110") („Zustand 5” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) (das heißt auf eine Ziffer niedrigerer Ordnung, um zwei Bits verschoben) von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt, und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ dezimal als „3" (binär als "11") ausgegeben („Zustand 6” der Ausgabe der Synchronisierungs-Schaltungsanordnung 16₅₁ , die in 10 gezeigt ist und der „Zustand 6" der Ausgabe von der Mittelwertbildungsschaltungsanordnung 16, die in 8 gezeigt ist). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wird einem Objekt (Impedanzanpassungs-Schaltungsanordnung) zugeführt, das eine Impedanzanpassung erfordert und wird für die Impedanzanpassung darin verwendet.
Wenn ein siebtes Taktsignal eingegeben wird, wird dann, da die zu vergleichende Spannung Va höher ist als die Referenzspannung Vref, ein Abwärts-Signal von dem Kompa rator 13 ausgegeben. Wenn das siebte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher der Binärcode des Auf- und Abwärtszählers 14 verringert, so dass die Bits B2 = 0, B1 = 1 und B0 = 1 sind. Außerdem wird ein Aufwärts-Signal im L-Bereich (binär „0") von dem UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben. Der Binärcode, bestehend aus den Bits B2 = 0, B1 = 1 und B0 = 1, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Ein Code des Binärcodes wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden code-umgewandelten Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 (im Falle der Codezahl 3 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Das heißt, zu der Zeit, wenn das siebte Taktsignal eingegeben wird, wird, da das Aufwärts-Signal, das von dem Auf- und Abwärtszähler 14 ausgegeben wird, ein Aufwärts-Signal im L-Bereich (binär „0") ist, eine Spannung im H-Bereich vom Inverter 11₂₀ in der Impedanzumwandlungs-Schaltungsanordnung 11 ausgegeben. Daher wird eine Spannung im L-Bereich von der NAND-Schaltungsanordnung 11₁₁ ausgegeben, die das Impedanzbauteil (P-Kanal-MOSFET) 11₁ veranlasst, auf ON geschaltet zu werden.
Darüber hinaus werden die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 11₄ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11 ebenfalls auf ON geschaltet, und die P-Impedanzbauteile (P-Kanal-MOSFETs) 11₅ bis 11₈ befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(3W + 3/4W + W/2) (im Falle der Codezahl 3 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Spannung, ist in 8 als „Zustand 7" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Die zu vergleichende Spannung Va, die zu diesem Zeitpunkt auftritt, wird ein Wert, der sehr nahe an einer Referenzspannung Vref liegt, während die zu vergleichende Spannung abnimmt.
Da das siebte Taktsignal ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 7" in 10) eingestellt.
Nachdem die zuvor genannte Einstellung beendet worden ist, wird, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär 10000) im „Zustand 7" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Da das siebte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der Wert, der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 6" erhalten wird, das heißt dezimal „16" (binär 10000) („Zustand 6” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) (das heißt auf eine Ziffer niedrigerer Ordnung, um zwei Bits verschoben) von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt, und wird von der Synchronisie rungs-Schaltungsanordnung 16₅₁ dezimal als „4" (binär 100) ausgegeben („Zustand 7” der Ausgabe der Synchronisierungs-Schaltungsanordnung 16₅₁ , die in 10 gezeigt ist, der „Zustand 7" der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16 ist in 8 gezeigt). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wird einem Objekt (Impedanzanpassungs-Schaltungsanordnung) zugeführt, das eine Impedanzanpassung erfordert und wird für die Impedanzanpassung darin verwendet (siehe 3).
Wenn ein achtes Taktsignal eingegeben wird, wird dann, da die zu vergleichende Spannung Va niedriger ist, als die Referenzspannung Vref, ein Aufwärts-Signal von dem Komparator 13 ausgegeben. Wenn das achte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher der Binärcode des Auf- und Abwärtszählers 14 erhöht, so dass die Bits B2 = 1, B1 = 0 und B0 = 0 sind. Außerdem wird ein Aufwärts-Signal im H-Bereich (binär „1") von dem UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben. Der Binärcode des Auf- und Abwärtszählers 14, bestehend aus den Bits B2 = 1, B1 = 0 und B0 = 0, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt. Dieser Binärcode wird auf gleiche Weise wie zuvor beschrieben in der Code-Umwandlungs-Schaltungsanordnung 15 umgewandelt, und in dem sich ergebenden code-umgewandelten Thermometercode sind die Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 0, T5 = 0 und T6 = 0 (im Falle der Codezahl 4 in 6).
Der Thermometercode wird auf gleiche Weise wie zuvor beschrieben zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Das heißt, zu der Zeit, wenn das achte Taktsignal eingegeben wird, wird, da das Aufwärts-Signal, das von dem Auf- und Abwärtszähler 14 auszugeben ist, ein Aufwärts-Signal im H-Bereich (binär „1") ist eine Spannung im L-Bereich vom Inverter 11₂₀ in der Impedanzumwandlungs-Schaltungsanordnung 11 ausgegeben. Daher wird eine Spannung H-Bereich von der NAND-Schaltungsanordnung 11₁₁ ausgegeben, die das Impedanzbauteil (P-Kanal-MOSFET) 11₁ veranlasst, auf OFF geschaltet zu werden.
Darüber hinaus werden nur die Impedanzbauteile (P-Kanal-MOSFETs) 11₂ , 11₃ , 114, 11₅ und 11₉ ebenfalls auf ON geschaltet, und die Impedanzbauteile (P-Kanal- MOSFETs) 11₆ bis 11₈ in der Impedanzveränderungs-Schaltungsanordnung 11 befinden sich in einem OFF-Zustand. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 wird ein Wert proportional zu 1/(4W + 3/4W) (im Falle der Codezahl 4 in 7). Eine Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt. Die Veränderung der zu vergleichenden Spannung, ist in 8 als „Zustand 8" gezeigt. Die Inhalte für den „Zustand 8" sind die gleichen für den „Zustand 4". Die zu vergleichende Spannung Va, die zu diesem Zeitpunkt auftritt, wird ein Wert, der sehr nahe an einer Referenzspannung Vref liegt, während die zu vergleichende Spannung Va zunimmt.
Da das achte Taktsignal ebenfalls der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 8" in 10) eingestellt.
Nachdem die zuvor genannte Einstellung beendet worden ist, wird, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, zu einem Binärwert addiert worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, der addierte Wert, der von der Addierschaltungsanordnungen 16₂₁ ausgegeben worden ist, zum addierten Wert addiert, der von der Addierschaltungsanordnung 16₂₂ in der Addier schaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär 10000) im „Zustand 8" für eine Ausgabe von der Addierschaltungsanordnung 16₃₁ gezeigt.
Da das achte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der Wert, der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 7" erhalten wird, das heißt dezimal „16" (binär 10000) („Zustand 7” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) (das heißt auf eine Ziffer niedrigerer Ordnung, um zwei Bits verschoben) von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt, und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ dezimal als „4" (oder binär als "100") ausgegeben („Zustand 8” der Ausgabe der Synchronisierungs-Schaltungsanordnung 16₅₁ , die in 10 gezeigt ist, und der „Zustand 8" der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16, die in 8 gezeigt ist). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wird einem Objekt (Impedanzanpassungs-Schaltungsanordnung) zugeführt, das eine Impedanzanpassung erfordert und wird für die Impedanzanpassung darin verwendet.
Der „Zustand 8", der in 8 gezeigt ist, wird derselbe, wie der „Zustand" 4, der zuvor beschrieben wurde, und danach werden Operationen wiederholt, die vom „Zustand 4" zum „Zustand 7" ausgeführt werden. Das heißt, als normale Operationen werden Operationen von „Zustand 4" zum „Zustand 7" wiederholt.
In der herkömmlichen Technologie wird wie in 8, wenn eine gewöhnliche Operation für die Impedanzanpassung ausgeführt wird, ein Steuercode, der von einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung ausgegeben wird, der als Referenz für die Impedanzanpassung in einer Impedanzanpassungs-Schaltungsanordnung zu verwenden ist, die eine Impedanzanpassung erfordert, unvermeidbar aufgrund einer Eigenschaft eines Auf- und Abwärtszählers variiert, der in einem Feedback-Steuersystem verwendet wird, zwischen einer Spannung, die nahe einer Referenzspannung Vref des Komparators 13 liegt (das heißt, eine Spannung, die außerhalb einer oberen und unteren Grenzspannung einer Offset-Spannung des Komparators 13 auftritt, eine Spannung, die um eine Spannung entsprechend einem Schritt niedriger ist als die vorgenannte Spannung, die der Referenzspannung Vref nahe kommt, und einer Spannung, die um eine Spannung entsprechend einem Schritt größer ist als die zuvor genannte Spannung, die der Referenzspannung Vref nahe kommt. Gemäß der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform der vorliegenden Erfindung wird, selbst, wenn eine zu vergleichende Spannung Va, die dem Komparator 13 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung zuzuführen ist, einer Referenzspannung Vref nahe kommt, da eine Verschiebungsspannung, die groß genug für den Komparator 13 ist, dass er eine genaue Beurteilung ausführt, der zu vergleichenden Spannung Va zugeführt wird, ein Durchschnittswert (Impedanzanpassungsdaten) (ausgegeben von der Mittelwertbildungs-Schaltungsanordnung 16 in 22) von Werten, die innerhalb von vier Perioden der Grundeinheitszeit für einen Feedback-Steuercode auftreten, der sich auf Pegeln ändert, die höher oder niedriger als ein Pegel eines Referenzcodes entsprechend der Referenzspannung Vref sind, in der gewöhnlichen Operation für die Feedback-Steuerung nicht variiert.
In dem Fall, in dem eine zu vergleichende Spannung Va veranlasst wird, weiter zuzunehmen (Änderung von „UP = 1" zu „1"), wird somit, wenn die Codezahl so verändert wird, dass sie sich von ihrer Zahl 1 zu ihrer Zahl 5 ändert, ein Denominator in dem Ausdruck in 7, der angibt, dass eine Änderung proportional zu einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 ist, jedes Mal, wenn die vergleichende Spannung Va um eine Spannung entsprechend einem Schritt erhöht wird, um 1W erhöht. Andererseits wird in dem Fall, in dem die zu vergleichende Spannung Va veranlasst wird, sich weiter zu verringern (Änderung von „UP = 0 zu „1"), wenn die Codezahl so verändert wird, dass sie sich von ihrer Zahl 1 zu ihrer Zahl 5 ändert, der Nenner in dem Ausdruck in 7, der angibt, dass eine Änderung proportional zu einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 ist, jedes Mal, wenn die zu vergleichende Spannung Va um eine Spannung entsprechend einem Schritt verringert wird, um 1 W verringert. Wenn die Änderung in der zu vergleichenden Spannung Va von ihrem zunehmenden Zustand zu ihrem verringernden Zustand geschaltet wird (Änderung von „UP = 1" zu „0") oder wenn die Änderung in der zu vergleichenden Spannung von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, wird der Nenner in dem Ausdruck um W/2 verändert. Durch solche Operationen wird die Änderung in der zu vergleichenden Spannung Va erreicht, die auftritt, wenn eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Als Vorbedingung ist es in diesem Fall außerdem notwendig, dass eine Spannung, die durch Addieren von Spannungen erhalten wird, die sich ändern, wenn eine Änderung in der zu vergleichenden Spannung Va auf ihren erhöhenden Zustand und auf ihren verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, ein Potenzial aufweist, das kleiner ist, als ein Potenzial einer Spannung, die sich einmal ändert, wenn die vergleichende Spannung Va veranlasst wird, sich weiter zu erhöhen und zu verringern. In 8 erhöht sich die zu vergleichende Spannung Va weiterhin um einen Schritt und erreicht einen Pegel, der ein wenig niedriger ist als die Referenzspannung Vref ist und, wenn sie beim nächsten Mal erhöht wird, die Referenzspannung Vref kreuzt. Wenn eine Veränderung in der Spannung als Nächstes auf ihren verringernden Zustand geschaltet wird, wird die zu vergleichende Spannung Va um eine Spannung entsprechend ½ Schritt verringert und wird dann um eine Spannung entsprechend einem Schritt verringert. Wenn die zu vergleichende Spannung Va als Nächstes um ½ Schritt erhöht wird, erreicht sie erneut die Referenzspannung Vref und wird erneut die gleiche Spannung, die auftrat, als die vergleichende Spannung Va zuvor der Referenzspannung Vref sehr nahe kam.
Das herkömmliche Problem besteht jedoch noch immer darin, dass, wenn eine solche Veränderung in der zu vergleichenden Spannung Va auftritt, die zu vergleichende Spannung Va weiterhin in der vorherigen Stufe erhöht wird, es einige Fälle gibt, in denen die zu vergleichende Spannung Va erneut erhöht wird, selbst wenn die zu vergleichende Spannung Va der Referenzspannung Vref nahe kommt, wenn jedoch ein Betrag einer Spannungserhöhung in den Bereich der Offset-Spannung des Komparators 13 fällt, ist nicht gewiss, ob die zu vergleichende Spannung Va die Referenzspannung Vref überschreitet oder darunter liegt. Wenn die zuvor genannten Bedingungen erfüllt sind, ist es jedoch möglich, eine Spannung zu nehmen, die weiter von der Referenzspannung Vref entfernt ist, mit der sie verglichen wird, zumindest in einem Fall, in dem die zu vergleichende Spannung Va der Referenzspannung Vref in der vorherigen Stufe sehr nahe kommt, und, wenn die zu vergleichende Spannung Va der Referenzspannung Vref in einer nachfolgenden Stufe der Referenzspannung Vref nahe kommt, versagt die zu vergleichende Spannung Va nie, sich leicht zu erhöhen.
Um die zu vergleichende Spannung Va regelmäßig und zuverlässig zu verändern, erfolgt die Konstruktion außerdem vorzugsweise so, dass eine Spannung, die in den Bereich der Offset-Spannung des Komparators fällt, nicht genommen wird. In einigen Fällen, wenn die Veränderung der Temperatur wie zuvor beschrieben auftritt, wird jedoch die Spannung, die in den Bereich der Offset-Spannung fällt, unabsichtlich genommen. Selbst in einem solchen Fall fällt gemäß der vorliegenden Erfindung die Spannung nicht in den Bereich der Offset-Spannung, einfach verglichen mit dem Fall des herkömmlichen Verfahrens und folglich kann, selbst wenn die Temperatur und/oder Stromversorgungsspannung verändert wird, die Steuerung einfach ausgeübt werden, so dass eine konstante Impedanz erhalten bleibt.
Außerdem ist die Ausführungsform, in der die Codezahl von Up = 1 von 5 auf 4 verändert wird (das heißt der „Zustand 5" in 8 wird auf den „Zustand 6" verändert) ein Beispiel, in dem der Nenner in dem Ausdruck um W/2 verändert wird. In diesem Fall, in dem eine Veränderung der zu vergleichenden Spannung Va von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird (Änderung von „Up = 0" auf „1") wird außerdem, wenn die Codezahl 3 für Up = 0 auf die Codezahl 4 für Up = 1 verändert wird (Änderung von dem „Zustand 7" in 8 auf den „Zustand 8" in 8) der Nenner in dem Ausdruck um W/2 verringert.
In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform gibt es einige Fälle, in denen ein Fehler in den Impedanzanpassungsoperationen am größten wird. 11 und 12 zeigen solche Fälle. Das heißt, während eines Prozesses, in dem eine zu vergleichende Spannung Va im Verhältnis zu einer Referenzspannung Vref verändert wird, wird in einigen Fällen aufgrund einer Veränderung der Temperatur oder der Betriebsspannung der Fehler in den Impedanzanpassungsoperationen für eine Impedanzanpassungs-Schaltungsanordnung am größten, die eine Impedanzanpassung erfordert. Wie ein Fall zeigt, in dem keine Verschiebungsspannung einer zu vergleichenden Spannung zugeführt worden ist (die zu vergleichende Spannung Va dient zur anzupassenden Impedanz) tritt insbesondere in einigen Fällen ein Fehler auf, der äquivalent zu einer Spannung entsprechend –3/4 Schritt ist (siehe 11) oder entsprechend +1/4 Schritt (siehe 12) in den Impedanzanpassungsoperationen für eine Abschlussimpedanz in einer Impedanzanpassungs-Schaltungsanordnung auf, die erfordert, dass die Impedanzanpassung beispielsweise in einem Ausgangspuffer oder einem Eingangspuffer enthalten ist. Gemäß der ersten Ausführungsform der vorliegenden Erfindung kann dieser Fehler jedoch im Vergleich zu dem Fehler vermindert werden, der äquivalent zu einer Spannung entsprechend einem Schritt ist, der in der herkömmlichen Technologie auftritt.
Gemäß Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der ersten Ausführungsform der vorliegenden Erfindung starten Operationen, selbst wenn eine zu vergleichende Spannung Va von ihrem unteren Pegel auf ihren höheren Pegel einer Referenzspannung Vref nahe kommt, durch Zuführen einer Verschiebungsspannung, die ausreichend ist, dass ein Komparator 13 eine genaue Beurteilung ausführt, das heißt, durch Erzeugen der zu vergleichenden Spannung Va durch Addition der Verschiebungsspannung, immer durch eine zweite Zähloperation von einer oberen Seite zu einer unteren Seite der Referenzspannung Vref oder durch eine zweite Zähloperation von einer unteren Seite zu einer oberen Seite der Referenzspannung Vref, und Impedanzanpassungsdaten werden basierend auf einem Ergebnis erzeugt, das durch Mitteln der Ergebnisse von Vierfach-Zähloperationen erhalten wird und daher können, selbst wenn die zu vergleichende Spannung Va in gewöhnlichen Operationen verändert wird, um das Auftreten der Veränderung in den Daten zu unterdrücken, um einen konstanten Wert zu behalten, Veränderungen der Anpassungsimpedanz verhindert werden, wodurch eine erfolgreiche Impedanzanpassung ermöglicht wird. Gemäß der Ausführungsform der vorliegenden Erfindung kann somit, da ein Fehler gemacht werden kann, der im schlimmsten Fall äquivalent zu 3/4 Schritt ist, eine Anzahl Bits vermindert werden, die für die Impedanzanpassungsdaten benötigt werden. Insbesondere in einer Hochgeschwindigkeitsschnittstelle der GHz-Klasse in Breitband-Netzwerkeinrichtungen oder Ähnlichem dient die vorliegende Erfindung dazu, die Menge Jitter zu reduzieren, die aufgrund einer Erhöhung der Impedanzanpassungsdaten auftritt. Wenn solche Einrichtungen die gleiche Anzahl Bits haben, kann der Jitter der Signale umso mehr vermindert werden.
Daher ist die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der vorliegenden Erfindung sehr nützlich in einer technologischen Umgebung, die eine Reduzierung der Jitter-Menge von Signalen erfordert. Da die Anzahl Bits reduziert werden kann, die in den Impedanzanpassungsdaten benötigt werden, kann ein Bereich für eine Schaltungsanordnung oder ein Chip kleiner gemacht werden, was dazu dient, Hardware zu vereinfachen, die auf der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10 der vorliegenden Erfindung montiert ist.
Zweite Ausführungsform
13 ist ein Diagramm, das teilweise eine Impedanzveränderungs-Schaltungsanordnung 11A zeigt, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A (nicht gezeigt) gemäß einer zweiten Ausführungsform der vorliegenden Erfindung verwendet wird. 14 ist eine Grafik, die einen tatsächlichen Fall zeigt, auf den eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A der zweiten Ausführungsform und eine zu vergleichende Spannung Va angewandt wird. 15 ist ein Diagramm, das eine Beziehung zwischen einer Impedanz veranschaulicht, die für Beschreibungen der Impedanzveränderungs-Schaltungsanordnung 11A der zweiten Ausführungsform und eine Kanalbreite eines MOSFET, der in der zweiten Ausführungsform verwendet wird, zeigt. Die Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A der zweiten Ausführungsform unterscheiden sich in hohem Maße von denen der ersten Ausfhrungsform darin, dass die Genauigkeit einer Impedanz, die als Reaktion auf einen Thermometercode veränderbar ist, der von einem Auf- und Abwärtszähler ausgegeben wird, in einem beliebigen der Thermometercode vereinheitlicht werden kann.
Eine Impedanzveränderungs-Schaltungsanordnung 11A (teilweise in 13 gezeigt) weist als Impedanzbauteile Abschnitte auf, die eine Impedanz festlegen, das heißt, ein Impedanzbauteil (P-Kanal-MOSFET) 11₉ , das äquivalent zu einem P-Kanal-MOSFET 11₉A ist, der in der ersten Ausführungsform verwendet wird, und ein N-Kanal-MOSFET 11₁₀A und Abschnitte, die eine Impedanz zu ändern, das heißt, N-Kanal-MOSFETs 11₁A bis 11₇A und die MOSFETS 11₉A, 11₁₀A, 11₁A bis 11₇A sind so konfiguriert, dass sie von den Invertern 11₁₉A und 11₂₀A und UND-Schaltungsanordnungen 11₁₁A bis 11₁₇A auf ON oder OFF geschaltet werden. Beschreibungen des N-Kanal-MOSFETs (nicht gezeigt), der zum Zuführen einer Verschiebungsspannung zu einer zu vergleichenden Spannung Va in einer Aufwärts-Zähloperation oder in einer Abwärts-Zähloperation des Auf- und Abwärtszählers 14 (nicht gezeigt) verwendet wird, und die Schaltungsanordnung, die verwendet wird, um ON- oder OFF-Operationen dieser N-Kanal-MOSFETs (nicht gezeigt) in den zuvor genannten Abschnitten zu steuern, die eine Impedanz verändern, werden weggelassen, um Merkmale der Ausführungsform weiter zu verdeutlichen.
Die Kanalbreiten des P-Kanal-MOSFET 11₉A und des N-Kanal-MOSFET 11₁₀A sind 90 μm beziehungsweise 20 μm. Die Kanalbreiten der N-Kanal-MOSFETs 11₁A, 11₂A, 11₃A, 11₄A, 11₅A, 11₆A und 11₇A sind 20 μm, 26 μm, 36 μm, 53 μm, 85 μm, 160 μm beziehungsweise 405 μm. Darüber hinaus wird jeder der N-Kanal-MOSFETs, der verwendet wird, um eine Verschiebungsspannung einer zu vergleichenden Spannung Va während Aufwärts-Zähloperationen zuzuführen, parallel an jeden der N-Kanal-MOSFETs 11₁A, 11₂A, 11₃A, 11₄A, 11₅A, 11₆A und 11₇A angeschlossen, und Kanalbreiten dieser N-Kanal-MOSFETs, die verwendet werden, um die Verschiebungsspannung während Aufwärts-Zähloperationen zuzuführen, sind 20 μm × ¾, 26 μm × ¾, 36 μm × ¾, 53 μm × ¾, 85 μm × ¾, 160 μm × ¾ beziehungsweise 405 μm × ¾. Darüber hinaus wird jeder der N-Kanal-MOSFETs, die verwendet werden, um eine Verschiebungsspannung einer zu vergleichenden Spannung Va während Abwärts-Zähloperationen zuzuführen, parallel an jeden der N-Kanal-MOSFETs angeschlossen, der verwendet wird, um eine Verschiebungsspannung beim Aufwärtszählen bereit zu stellen und Kanalbreiten von 20 μm × ¾, 26 μm × ¾, 36 μm × ¾, 53 μm × ¾, 85 μm × ¾, 160 μm × ¾ beziehungsweise 405 μm × ¾ aufweist, und an jeden der N-Kanal-MOSFETs 11₁A, 11₂A, 11₃A, 11₄A, 11₅A, 11₆A und 11₇A und Kanalbreiten der N-Kanal-MOSFETs, die eine Kanalbreite von 20 µm × ½, 26 µm × ½, 36 µm × ½, 53 µm × ½, 85 µm × ½, 160 µm × ½ beziehungsweise 405 µm × ½ aufweisen.
Die Source-Anschlüsse der zuvor genannten P-Kanal-MOSFETs 11₉A, 11₀A und der N-Kanal-MOSFETs 11₁A bis 11₇A werden gemeinsam angeschlossen, und ein Anschlusspunkt für sie ist an einen Spannungs(Strom)-Quellenanschluss V_DD eines linearen Widerstands 13 angeschlossen. Die Drain-Anschlüsse der zuvor genannten P-Kanal-MOSFETs 11₉A, 11₀A und der N-Kanal-MOSFETs 11₁A bis 11₇A werden gemeinsam angeschlossen, und ein Anschlusspunkt für sie bildet ein Anschlusspunkt 11_a , auf gleiche Weise wie in der ersten Ausführungsform.
Ein Eingangsanschluss des Inverters 11₁₉A ist an einen Anschluss EN angeschlossen, und sein Ausgangsanschluss ist an einen Eingangsanschluss des Inverters 11₂₀A angeschlossen. Ein Ausgangsanschluss des Inverters 11₁₉A ist an ein Gatter des P-Kanal-MOSFET 11₀A angeschlossen. Ein Ausgangsanschluss des Inverters 11₂₀A ist an ein Gatter des N-Kanal-MOSFET 11₀A angeschlossen. Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₁A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss TO angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₁A angeschlossen. Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₂A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss TO angeschlossen und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₂A angeschlossen.
Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₃A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss T2 angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₃A angeschlossen. Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₄A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss T3 angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₄A angeschlossen. Darüber hinaus ist ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND- Schaltungsanordnung 11₁₅A an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss T4 angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₅A angeschlossen. Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₆A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss T5 angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₆A angeschlossen. Ein Eingangsanschluss der Zwei-Eingang-Anschlüsse der UND-Schaltungsanordnung 11₁₇A ist an den Anschluss EN angeschlossen und ein anderer Eingangsanschluss ist an einen Anschluss T6 angeschlossen, und sein Ausgangsanschluss ist an ein Gatter des N-Kanal-MOSFET 11₇A angeschlossen. In der zweiten Ausführungsform, die in 13 gezeigt ist, weist die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A (nicht gezeigt) die gleichen Konfigurationen auf, wie die in der ersten Ausführungsform, ausgenommen zuvor beschriebene Unterschiede in der Struktur, gleiche Bezugszeichen sind Teilen zugewiesen, die gleiche Funktionen haben, wie die der ersten Ausführungsform und ihre Beschreibungen werden entsprechend weggelassen.
Die Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A (nicht gezeigt) der zweiten Ausführungsform sind mit Bezug auf 13 bis 15 beschrieben. Da jeder, der lineare Widerstand 13, ein Auf- und Abwärtszähler 14, eine Code-Umwandlungs-Schaltungsanordnung 15, eine Mittelwertbildungs-Schaltungsanordnung 16 und eine Code-Umwandlungs-Schaltungsanordnung 17 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A der zweiten Ausführungsform die gleichen Operationen ausführt, wie jeweils die in der ersten Ausführungsform, werden die Beschreibungen jeder der entsprechenden Komponenten entsprechend weggelassen. Ein Ziel des Einstellens der Kanalbreiten der N-Kanal-MOSFETS 11₁A, 11₂A, 11₃A, 11₄A, 11₅A, 11₆A und 11₇A in der Impedanzveränderungs-Schaltungsanordnung 11A (teilweise gezeigt in 13) beziehungsweise bei 20 µm, 26 µm, 36 µm, 53 µm, 85 µm, 160 µm und 405 µm dient dazu, wie in 13 gezeigt, gleichförmige Schritte jeweils da zu machen, wo eine Impedanz durch einen ON-Zustand des MOSFET verändert wird, der auf ON geschaltet wird, wenn eines der Bits T0, T1, T2, T3, T4, T5 und T6, die in dem Thermometercode enthalten sind, „1" wird, das heißt, um auch eine Im pedanz gleich zu machen, die auftritt, wenn „1" in einem der Thermometercodes auftritt, was veranlasst, dass der MOSFET auf ON geschaltet wird (siehe 15).
Da die Impedanzveränderungs-Schaltungsanordnung 11A so konfiguriert ist, wie zuvor beschrieben, ist eine Offset-Spannung, die einer zu vergleichenden Spannung Va hinzuzufügen ist, die an dem Anschlusspunkt 11_a während Aufwärts-Zähloperationen des Auf- und Abwärtszählers 14 (nicht gezeigt) auftritt, die gleiche, wie in 8 gezeigt, in der gleiche Intervalle zugeordnet sind. In der Beschreibung der ersten Ausführungsform wird außerdem mit Bezugnahme auf 8 zur vereinfachten Erklärung angenommen, dass die Verschiebungsspannung für alle Schritte, die während der Aufwärts-Zähloperationen des Auf- und Abwärtszählers 14 (nicht gezeigt) hinzuzufügen sind, gleich ist. Wie mit Bezug auf 9 erklärt, wird jedoch, wenn eine zu vergleichende Spannung Va sich einer Referenzspannung Vref nähert, eine Rate niedriger, die der Verschiebungsspannung zugeordnet ist, das heißt eine Veränderung der Verschiebungsspannung in der Referenzspannung Vref wird kleiner, die dem Komparator 13 (nicht gezeigt) zuzuführen ist. In der zweiten Ausführungsform ist jedoch eine Verschiebungsspannung für jeden Schritt gleich, wie zuvor beschrieben. 14 zeigt diese Beziehung eindeutig.
Da die Impedanzveränderungs-Schaltungsanordnung 11A so konfiguriert ist, dass solch eine Impedanz auftritt, die die Genauigkeit der zu gewährleistenden Impedanz verbessern kann. Daher kann die Anforderung eines Komparators 13 (nicht gezeigt) erfüllt werden, dass eine Verschiebungsspannung in einem beliebigen Schritt gleich sein muss, das heißt, eine erforderliche Eigenschaft einer Verschiebungsspannung, die einem Komparator (nicht gezeigt) zuzuführen ist, kann erfüllt werden. Folglich werden Operationen eines Feedback-Steuersystems stabil, das in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A (nicht gezeigt) verwendet wird.
Da durch Parallelschluss des P-Kanal-MOSFET 11_9A eine Transfergatter-Konfiguration gebildet wird, wird außerdem ein Spannungsbereich erweitert, der eine lineare Eigenschaft einer zu vergleichenden Spannung Va bildet. Durch Reihenschluss eines linearen Widerstands 13 wird außerdem eine lineare Eigenschaft, die in einer zu vergleichenden Spannung Va erforderlich ist, weiter verbessert.
Als Reaktion auf eine Veränderung einer Impedanz in der Impedanzveränderungs-Schaltungsanordnung 11A wird eine zu vergleichende Spannung Va, die an dem Anschlusspunkt 11_a auftritt, mit einer Referenzspannung Vref durch den Komparator 13 verglichen. Ein Ergebnis von dem Vergleich durch den Komparator 13 veranlasst Zähloperationen entsprechend dem Vergleichsergebnis, das von dem Auf- und Abwärtszähler 14 (nicht gezeigt) auszuführen ist. Die Binärwerte, die von dem Auf- und Abwärtszähler 14 (nicht gezeigt) ausgegeben werden, werden durch eine Mittelwertbildungs-Schaltungsanordnung 16 (nicht gezeigt) gemittelt, und ein Durchschnittswert der Binärwerte wird der Code-Umwandlungs-Schaltungsanordnung 17 (nicht gezeigt) zugeführt. Dann wird ein Thermometercode, der von der Code-Umwandlungs-Schaltungsanordnung 17 (nicht gezeigt) ausgegeben wird, das heißt, die Impedanzanpassungsdaten, einer Impedanzanpassungs-Schaltungsanordnung zugeführt, die eine Impedanzanpassung erfordert und für die Impedanzanpassung der Schaltungsanordnung verwendet wird, wie in der ersten Ausführungsform beschrieben.
Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10A (nicht gekennzeichnet oder gezeigt) der zweiten Ausführungsform kann somit zusätzlich zu den gleichen Effekten, wie bereits in der ersten Ausführungsform erzielt werden, den Effekt erzielen, dass, da eine Veränderung einer Impedanz, die vom Thermometercode verändert wird, gleichmäßig gemacht wird, ein Änderungsbetrag einer zu vergleichenden Spannung Va, die als Reaktion auf eine Spannungsänderung entsprechend einem Schritt im Thermometercode auftritt, einheitlich gemacht werden kann. Folglich wird eine Eigenschaft der Verschiebungsspannung gleich, die in dem Komparator erforderlich ist, wodurch ermöglicht wird, dass Operationen in einem Feedback-Steuersystem stabil sind. Da Abschnitte, die eine Impedanz festlegen, als Transfergatter konfiguriert sind, kann ein Bereich linearer Eigenschaften einer zu vergleichenden Spannung Va erweitert werden, und durch Anschließen eines linearen Widerstands an das Transfergatter kann der Bereich linearer Eigenschaften einer zu vergleichenden Spannung Va weiter erhöht werden.
Dritte Ausführungsform
16 ist ein schematisches Blockdiagramm, das eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung zeigt. 16 zeigt die Schaltungsanordnung 10B gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B der dritten Ausführungsform unterscheiden sich in hohem Maße von denen der ersten oder zweiten Ausführungsform darin, dass, als Reaktion auf Binärcodes, die von einem Auf- und Abwärtszähler ausgegeben werden, eine Impedanz einer Impedanzveränderungs-Schaltungsanordnung 11B direkt verändert wird. Das heißt, in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B der dritten Ausführungsform werden, wie in 16 innerhalb eines Auf- und Abwärtszählers 14 gezeigt, ein Binärcode, bestehend aus B0, B1 und B2, und ein UpDn-Signal den Anschlüssen T0, T1, T2 beziehungsweise einem Up-Anschluss in der Impedanzanpassungs-Veränderungs-Schaltungsanordnung 11B direkt zugeführt und die Anschlüsse FOUT0, FOUT1 und FOUT2 in einer Mittelwertbildungs-Schaltungsanordnung 16 sind jeweils an einem Anschluss CP0, CP1, CP2 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B angeschlossen.
Da die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B der dritten Ausführungsform gleiche Konfigurationen aufweist wie die der ersten oder zweiten Ausführungsform, mit Ausnahme von zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Teilen zugeordnet, die gleiche Funktionen haben, wie die der ersten oder zweiten Ausführungsform, und ihre Beschreibungen werden entsprechend weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B der dritten Ausführungsform mit Bezug auf 16 beschrieben. Die Impedanzveränderungs-Schaltungsanordnung 11B in der dritten Ausführungsform schaltet, wie im Fall der ersten oder zweiten Ausführungsform, als Reaktion auf einen Binärcode (bestehend aus einem B0-Bit, B1-Bit und B2-Bit), der vom Auf- und Abwärtszähler 14 ausgegeben wird, bis zu acht Teile von P-Kanal-MOSFETs (nicht gezeigt) oder bis zu sieben Teile von N-Kanal-MOSFETs (nicht gezeigt) auf ON oder OFF, um eine Impedanz entsprechend dem zuvor genannten Binärcode bereitzustellen. Wie im Fall der ersten oder zweiten Ausführungsform tritt eine zu vergleichende Spannung Va, die einer Impedanz entspricht, die von der Impedanzveränderungs-Schaltungsanordnung 11B bereitgestellt wird, in einem Anschlusspunkt 11_a auf, und die sich ergebende zu vergleichende Spannung Va wird von einem Komparator 13 mit einer Referenzspannung Vref verglichen, und Zähloperationen des Auf- und Abwärtszählers 14 werden entsprechend einem Ergebnis von dem Vergleich ausgeführt.
Der Binärcode, der ein Zählwert ist, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wie zuvor beschrieben, wird der Impedanzveränderungs-Schaltungsanordnung 11B zugeführt, die für eine Veränderung in einer Impedanz verwendet wird, und wird der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt, um eine Mittelwertbildungsoperation an vier Zuständen auszuführen, wie im Fall der ersten oder zweiten Ausführungsform. Ein FOUT0-Bit, FOUT1-Bit und FOUT2-Bit, die von der Mittelwertbildungs-Schaltungsanordnung 16 ausgegeben werden, werden einer Impedanzanpassungs-Schaltungsanordnung (siehe 3) zugeführt, die eine Impedanzanpassung als Impedanzanpassungsdaten erfordert, die aus drei Bits der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B bestehen, das heißt dem CP0-Bit, CP1-Bit und dem CP2-Bit, und werden für die Impedanzanpassung der Impedanzveränderungs-Schaltungsanordnung verwendet, die die Impedanzanpassung erfordert, wie im Fall der ersten oder zweiten Ausführungsform.
Gemäß der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10B der dritten Ausführungsform können somit gleiche Effekte erzielt werden, wie in der ersten oder zweiten Ausführungsform.
Vierte Ausführungsform
17 ist ein schematisches Blockdiagramm, das eine Mittelwertbildungs-Schaltungsanordnung 16C veranschaulicht, die in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C (nicht gezeigt) einer vierten Ausführungsform der vorliegen den Erfindung verwendet wird. Konfigurationen einer Impedanzveränderungs-Schaltungsanordnung der vierten Ausführungsform unterscheiden sich in hohem Maße von denen der ersten oder zweiten Ausführungsform darin, dass ein gemittelter Wert, der von acht Zuständen erhalten wird, das heißt der Durchschnittswert von acht Werten, verwendet wird.
Das heißt, die Mittelwertbildungs-Schaltungsanordnung 16C, die in 17 gezeigt ist in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C (nicht gezeigt), umfasst eine Synchronisierungs-Schaltungsanordnung 16₁ , eine Synchronisierungs-Schaltungsanordnung 16₂ , eine Synchronisierungs-Schaltungsanordnung 16₃ , eine Synchronisierungs-Schaltungsanordnung 16₄ , eine Synchronisierungs-Schaltungsanordnung 16₅ , eine Synchronisierungs-Schaltungsanordnung 16₆ , eine Synchronisierungs-Schaltungsanordnung 16₇ und eine Synchronisierungs-Schaltungsanordnung 16₈ , eine Addierschaltungsanordnung 16₂₁ , eine Addierschaltungsanordnung 16₂₂ , eine Addierschaltungsanordnung 16₂₃ , eine Addierschaltungsanordnung 16₂₄ , eine Addierschaltungsanordnung 16₃₁ , eine Addierschaltungsanordnung 16₃₂ und eine Addierschaltungsanordnung 16₄₁ , und eine Synchronisierungs-Schaltungsanordnung 16₅₁ . In 17 sind die Eingabe- und Ausgabezustände jeder Schaltungsanordnung unter Verwendung einer Linie dargestellt, die Ein- und Ausgaben werden jedoch unter Verwendung einer Anzahl Linien erzielt, wobei einer entsprechenden Linie eine Zahl zugeordnet ist. In der nachfolgenden Beschreibung ist der Anschluss jedoch mit Berücksichtigung auf die Anzahl Linien erklärt, die für den Anschluss zwischen Schaltungsanordnungen verwendet werden.
Die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₁ sind jeweils an Ausgangsanschlüsse B0, B1 und B2 (nicht gezeigt) des Auf- und Abwärtszählers 14 (nicht gezeigt) angeschlossen, und die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₁ sind jeweils an Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₂ und an Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₁ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₂ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₃ und jeweils an Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₁ angeschlossen.
Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₃ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₄ und jeweils an Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₂ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₄ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₅ und jeweils an Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₂ angeschlossen.
Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₅ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₆ und jeweils an Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₃ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₆ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₇ und jeweils an Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₃ angeschlossen.
Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₇ sind jeweils an die Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₈ und jeweils an Addier-Eingangsanschlüsse A0, A1 und A2 der Addierschaltungsanordnung 16₂₄ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₈ sind jeweils an die Addier-Eingangsanschlüsse B0, B1 und B2 der Addierschaltungsanordnung 16₂₄ angeschlossen. An die Addier-Eingangsanschlüsse A3 und an die Addier-Eingangsanschlüsse B3 der Addierschaltungsanordnung 16₂₁ bis 16₂₄ ist eine Spannung im L-Bereich angeschlossen.
Die Addier-Ausgangsanschlüsse S0, S1, S2, S3 und S4 der Addierschaltungsanordnung 16₂₁ sind jeweils an die Addier-Eingangsanschlüsse A0, A1, A2 und A4 der Addierschaltungsanordnung 16₃₁ angeschlossen, und die Addier-Ausgangsanschlüsse S0, S1, S2, S3 und S4 der Addierschaltungsanordnung 16₂₂ sind jeweils an die Addier-Eingangsanschlüsse B0, B1, B2, B3 und B4 der Addierschaltungsanordnung 16₃₁ angeschlossen.
Die Addier-Ausgangsanschlüsse S0, S1, S2, S3 und S4 der Addierschaltungsanordnung 16₂₃ sind jeweils an die Addier-Eingangsanschlüsse A0, A1, A2, A3 und A4 der Addierschaltungsanordnung 16₃₂ angeschlossen, und die Addier-Ausgangsanschlüsse S0, S1, S2, S3 und S4 der Addierschaltungsanordnung 16₂₄ sind jeweils an die Addier-Eingangsanschlüsse B0, B1, B2, B3 und B4 der Addierschaltungsanordnung 16₃₂ angeschlossen.
Die Addier-Ausgangsanschlüsse S0, S1, S2, S3, S4 und S5 der Addierschaltungsanordnung 16₃₁ sind jeweils an die Addier-Eingangsanschlüsse A0, A1, A2, A3, A4 und A5 der Addierschaltungsanordnung 16₄₁ angeschlossen und die Addier-Ausgangsanschlüsse S0, S1, S2, S3, S4 und S5 der Addierschaltungsanordnung 16₃₂ sind jeweils an die Addier-Eingangsanschlüsse B0, B1, B2, B3, B4 und B5 der Addierschaltungsanordnung 16₄₁ angeschlossen.
Die Addier-Ausgangsanschlüsse S4, S5 und S6 der Addierschaltungsanordnung 16₄₁ sind jeweils an Eingangsanschlüsse IN0, IN1 und IN2 der Synchronisierungs-Schaltungsanordnung 16₅₁ angeschlossen. Die Ausgangsanschlüsse OUT0, OUT1 und OUT2 der Synchronisierungs-Schaltungsanordnung 16₅₁ sind jeweils an Ausgangsanschlüsse (nicht gezeigt) FOUT0, FOUT1 und FOUT2 der Mittelwertbildungs-Schaltungsanordnung 16C (nicht gezeigt) angeschlossen. An einen Taktsignal-Eingangsanschluss (CLK-Eingangsanschluss) (nicht gezeigt) der Synchronisierungs-Schaltungsanordnung 16₁ zur Synchronisierungs-Schaltungsanordnung 16₈ und Synchronisierungs-Schaltungsanordnung 16₅₁ ist ein Taktsignalanschluss 19 (nicht gezeigt) angeschlossen. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C (nicht gezeigt) der vierten Ausführungsform gleiche Konfigurationen aufweist, wie jede der Komponenten in der ersten bis dritten Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die die gleichen Funktionen haben wie Komponenten in der ersten bis dritten Ausführungsform und ihre Beschreibungen werden entsprechend weggelassen.
Als Nächstes wird die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C der vierten Ausführungsform mit Bezug auf 17 beschrieben. Jeder, der Komparator 13, der Auf- und Abwärtszähler 14 (nicht gezeigt) die Code-Umwandlungs-Schaltungsanordnung 15 und die Code-Umwandlungs-Schaltungsanordnung 17 der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C (alle nicht gezeigt) der vierten Ausführungsform führt gleiche Operationen aus wie die der ersten bis dritten Ausführungsform.
In der Mittelwertbildungs-Schaltungsanordnung 16C (nicht gezeigt) werden Binärwerte (jeweils bestehend aus den Bits B0, B1 und B2), die sequenziell von dem Auf- und Abwärtszähler 14 (nicht gezeigt) ausgegeben werden, sequenziell auf die Synchronisierungs-Schaltungsanordnungen 16₁ bis 16₈ eingestellt. Wann immer die Einstellung erfolgt, wird ein Binärwert in der Synchronisierungs-Schaltungsanordnung 16₁ einem Binärwert in der Synchronisierungs-Schaltungsanordnung 16₂ durch die Addierschaltungsanordnung 16₂₁ hinzugefügt, und ein Binärwert in der Synchronisierungs-Schaltungsanordnung 16₃ wird einem Binärwert in der Synchronisierungs-Schaltungsanordnung 16₄ durch die Addierschaltungsanordnung 16₂₂ hinzugefügt. Ähnlich wird ein Binärwert in der Synchronisierungs-Schaltungsanordnung 16₅ einem Binärwert in der Synchronisierungs-Schaltungsanordnung 16₆ durch die Addierschaltungsanordnung 16₂₃ hinzugefügt, und ein Binärwert in der Synchronisierungs-Schaltungsanordnung 167 wird einem Binärwert in der Synchronisierungs-Schaltungsanordnung 16₈ durch die Addierschaltungsanordnung 16₂₄ hinzugefügt. Gleichzeitig, wenn diese Addier-Operationen ausgeführt werden, wird der addierte Wert in der Addierschaltungsanordnung 16₂₁ dem addierten Wert in der Addierschaltungsanordnung 16₂₂ durch die Addierschaltungsanordnung 16₃₁ hinzugefügt, und der addierte Wert in der Addierschaltungsanordnung 16₂₃ wird dem addierten Wert in der Addierschaltungsanordnung 16₂₄ hinzugefügt, und der addierte Wert in der Addierschaltungsanordnung 16₃₁ wird dem addierten Wert in der Addierschaltungsanordnungen 16₃₂ durch die Addierschaltungsanordnung 16₄₁ hinzugefügt.
Durch diese Addieroperationen werden Binärwerte in acht Zuständen erzielt, das heißt acht Werte werden erzielt, und als Reaktion auf ein Taktsignal, das den Binärwert auf die Synchronisierungs-Schaltungsanordnungen 16₁ bis 16₈ eingestellt hat, werden drei höherwertige Bits des addierten Werts, das heißt, das S3-Bit, S4-Bit und S5-Bit, in der Synchronisierungs-Schaltungsanordnung 16₅₁ eingestellt und ausgegeben, das heißt, ein Durchschnitt der zuvor genannten acht Werte wird ausgegeben. Dieser Durchschnittswert wird einer Impedanzanpassungs-Schaltungsanordnung (nicht gezeigt) zugeführt, die eine Impedanzanpassung erfordert, und wird für die Impedanzanpassung der Impedanzanpassungs-Schaltungsanordnung (nicht gezeigt) verwendet, die die Impedanzanpassung erfordert.
Dieser Durchschnittswert von acht Werten wird während eines Zeitraums erhalten, der doppelt so groß ist, wie ein Zeitraum, während dessen ein Durchschnittswert von vier Werten in der ersten bis dritten Ausführungsform erhalten wird. Daher wird eine Veränderung in einer Impedanz langsamer, wenn ein Durchschnittswert von acht Werten anstatt eines Durchschnittswerts von vier Werten verwendet wird. Das heißt, eine Funktion des Kalibrierens einer Impedanz arbeitet auf langsamere Weise. Mit anderen Worten wird die Kalibrierung der Empfindlichkeit unter Verwendung eines Durchschnittswerts von acht Werten möglich.
Ein Code der binären Zählwerte, die von der Mittelwertbildungs-Schaltungsanordnung 16C (nicht gezeigt) ausgegeben werden, wird in der Code-Umwandlungs-Schaltungsanordnung 17 (nicht gezeigt) umgewandelt, um zu binären Impedanzanpassungsdaten zu werden, die einer Impedanzanpassungs-Schaltungsanordnung zugeführt werden (siehe 3), die eine Impedanzanpassung erfordert, und werden für die Impedanzanpassung verwendet.
Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10C der vierten Ausführungsform kann daher zusätzlich zu den Effekten, die bereits in der ersten bis dritten Ausführungsform erzielt wurden, den Effekt erzielen, dass unter Verwendung eines Durchschnittswerts von acht Werten, der in der Mittelwertbildungs-Schaltungsanordnung (nicht gezeigt) genommen wird, die Empfindlichkeitskalibrierung in einer gewöhnlichen Anpassung einer Impedanz vorgenommen werden kann.
Fünfte Ausführungsform
18 ist ein schematisches Blockdiagramm, das eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D gemäß einer fünften Ausführungsform zeigt. 19 ist eine Grafik, die einen Zählwert zeigt, der von einem Auf- und Abwärtszähler 14D der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform ausgegeben wird. 20 ist eine Grafik, die die zu vergleichende Spannungen Va zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform auftreten. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform unterscheiden sich in hohem Maße von denen der ersten bis vierten Ausführungsform darin, dass ein Durchschnittswert der Werte, die in sechs Zuständen erzielt werden, das heißt, der Durchschnittswert von sechs Werten, genommen wird.
In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform wird ein Impedanzwert einer Impedanzveränderungs-Schaltungsanordnung 11 um einen Zählwert verändert, der von dem Auf- und Abwärtszähler 14D ausgegeben wird, dessen Zähloperation gemäß einem Ergebnis vom Vergleich in einem Komparator 13 ausgeführt wird, und eine Aufwärts-Zähloperation des Auf- und Abwärtszählers 14D wird als Reaktion auf einen Anstieg oder Abfall jedes anderen Taktsignals gestartet, bis eine zu vergleichende Spannung Va, die an einem Anschlusspunkt 11_a auftritt, einer Referenzspannung Vref sehr nahe kommt, und wenn die zu vergleichende Spannung Va die Referenzspannung Vref gemäß der Aufwärts-Zähloperation kreuzt, wird die Zähloperation nur einmal auf eine Weise ausgeführt, um auf das Ergebnis des Vergleichs zu reagieren, und als Reaktion auf einen Anstieg oder Abfall eines nachfolgenden Taktsignals, das heißt, ein Taktsignal, das zwischen jedem zweiten Takt signal vorhanden ist, und gleiche Operationen werden von einer Zeit des Auftretens eines Taktsignals wiederholt, das auf das Taktsignal folgt, das verwendet wird, um zu veranlassen, dass die einmalige Operation ausgeführt wird.
Eine Mittelwertbildungs-Schaltungsanordnung 16D der fünften Ausführungsform besteht, anders als im Falle einer Mittelwertbildungs-Schaltungsanordnung 16 der ersten Ausführungsform, aus sieben Teilen von Synchronisierungs-Schaltungsanordnungen und fünf Teilen von Addierschaltungsanordnungen. Da jede Komponente der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform gleiche Konfigurationen aufweist wie jede der Komponenten in der ersten bis vierten Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die gleiche Funktionen haben, wie Komponenten in der ersten bis vierten Ausführungsform, und ihre Beschreibungen werden entsprechend weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform mit Bezug auf 18 bis 20 beschrieben. Jede/r, die Impedanzveränderungs-Schaltungsanordnung 11, der Komparator 13, die Code-Umwandlungs-Schaltungsanordnungen 15 und 17, ausgenommen Operationen der Code-Umwandlungs-Schaltungsanordnungen 15 und 17 in der dritten und vierten Ausführungsform, führt die gleiche Operation aus wie die der ersten bis vierten Ausführungsform. Wenn ein Aufwärtssignal als ein Ergebnis eines Vergleichs in dem Komparator 13 ausgegeben wird, wird ein Impedanzwert in der Impedanzveränderungs-Schaltungsanordnung 11 durch einen Zählwert verändert, der von dem Auf- und Abwärtszähler 14D ausgegeben wird, dessen Aufwärts-Zähloperation als Reaktion auf ein Aufwärtssignal ausgeführt wird.
Wenn die Impedanz verändert wird, wird eine Aufwärts-Zähloperation des Auf- und Abwärtszählers 14D als Reaktion auf einen Anstieg oder Abfall jedes anderen Taktsignals ausgeführt, bis die zu vergleichende Spannung Va, die an dem Anschlusspunkt 11_a auftritt, der Referenzspannung Vref sehr nahe kommt. Wenn die zu vergleichende Spannung Va die Referenzspannung Vref durch die Aufwärts-Zähloperationen des Auf- und Abwärtszählers 14D kreuzt, wird die Aufwärts-Zähloperation entsprechend dem Vergleichsergebnis einmal mehr als Reaktion auf einen Anstieg oder Abfall eines Taktsignals ausgeführt, das zwischen jedem zweiten Taktsignal vorhanden ist. Eine Abwärts-Zähloperation wird als Reaktion auf jedes zweite Taktsignal ausgeführt, von der Zeit des Auftretens eines Taktsignals, das auf das Taktsignal folgt, das verwendet wird, um zu veranlassen, dass die einmalige Aufwärts-Zähloperation ausgeführt wird.
Wenn die zu vergleichende Spannung Va entsprechend einem Zählwert, der von dem Auf- und Abwärtszähler 14D gemäß der Abwärts-Zähloperation ausgegeben wird, unter die Referenzspannung Vref fällt, wird die Abwärts-Zähloperation ein weiteres Mal als Reaktion auf einen Anstieg oder Abfall eines nachfolgenden Taktsignals ausgeführt, das heißt, ein Taktsignal, das zwischen jedem zweiten Taktsignal vorhanden ist. Eine Abwärts-Zähloperation wird erneut von einer Zeit des Auftretens eines Taktsignals nachfolgend auf das Signal ausgeführt, das verwendet wird, um zu veranlassen, dass die einmalige Abwärts-Zähloperation als Reaktion auf einen Anstieg oder Abfall jedes anderen Takts ausgeführt wird, den das zuvor genannte nachfolgende Taktsignal umfasst, und die Zähloperationen auf gleiche Weise wie zuvor fortgeführt werden. Solche Zähloperationen werden sequenziell wiederholt. 18 zeigt ein Beispiel der Zählwerte, die von dem Auf- und Abwärtszähler 14D durch die Zähloperationen ausgegeben werden.
Somit wird ein Zählwert (Binärcode oder Binärwert), der von dem Auf- und Abwärtszähler 14D ausgegeben wird, der Code-Umwandlungs-Schaltungsanordnung 15 und der Mittelwertbildungs-Schaltungsanordnung 16D oder der Impedanzveränderungs-Schaltungsanordnung 11 zugeführt. Wenn der Binärcode direkt der Impedanzveränderungs-Schaltungsanordnung 11 zugeführt wird, wird der Binärcode zum Verändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 verwendet. Die Code-Umwandlungs-Schaltungsanordnung 15 führt einen Thermometercode der Impedanzveränderungs-Schaltungsanordnung 11 auf gleiche Weise zu, wie in den zuvor beschriebenen Ausführungsformen. Der Thermometercode wird verwendet, um eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11 zu verändern. 20 zeigt ein Beispiel einer zu vergleichende Spannung Va, die aufgrund einer Veränderung der Impedanz an dem Anschlusspunkt 11_a der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D auftritt.
Binärwerte, die sequenziell von dem Auf- und Abwärtszähler 14D ausgegeben werden, werden sequenziell als Reaktion auf Taktsignale, auf sechs Teile von Synchronisierungs-Schaltungsanordnungen in der Mittelwertbildungs-Schaltungsanordnung 16D eingestellt, und Binärwerte, die von den sechs Teilen der Synchronisierungs-Schaltungsanordnungen ausgegeben werden, werden durch fünf Teile von Addierschaltungsanordnungen hinzugefügt. Hinzugefügte Werte, die in einer Addierschaltungsanordnung auftreten, die an einer letzten Stufe von den fünf Teilen der Addierschaltungsanordnungen vorhanden sind, werden von einer Eins-Sechs-Teilungsschaltungsanordnung geteilt. Der Wert (gemittelter Wert), der durch die Teilungsoperation erhalten wird, wird als Reaktion auf ein Taktsignal eingestellt, das den Binärwert veranlasst hat, auf die zuvor genannten Textteile der Synchronisierungs-Schaltungsanordnungen eingestellt zu werden, auf eine Synchronisierungs-Schaltungsanordnung, die an einer Endstufe in der Mittelwertbildungs-Schaltungsanordnung 16D platziert ist.
Ein Durchschnittswert (Binärcode) von sechs Werten, ausgegeben von der Mittelwertbildungs-Schaltungsanordnung 16D, wird der Code-Umwandlungs-Schaltungsanordnung 17 zugeführt, die den Durchschnittswert entsprechend dem Binärcode in den Thermometercode umwandelt und ihn ausgibt. Der Thermometercode, der von der Code-Umwandlungs-Schaltungsanordnung 17 ausgegeben wird, oder ein Binärcode, der von der Mittelwertbildungs-Schaltungsanordnung 16D ausgegeben wird, wie zuvor beschrieben, wird für die Impedanzanpassung einer Impedanzanpassungs-Schaltungsanordnung verwendet, die Impedanzanpassung erfordert.
Gemäß der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D der fünften Ausführungsform kann daher, wie in der ersten bis vierten Ausführungsform durch Hinzufügen einer Verschiebungsspannung entsprechend einem Schritt für einen Zählwert, der von dem Auf- und Abwärtszähler 14D ausgegeben wird, der erhalten wird, wenn der Komparator 13 eine ideale Operation ausführt, zu einer zu vergleichenden Spannung Va ein Nachteil, der tatsächlich in dem Auf- und Abwärtszähler 14D auftritt, das heißt, ein technologisches Problem vermieden werden, dass, wenn eine zu vergleichende Spannung Va einer Referenzspannung Vref nahe kommt, welche Operation, eine Aufwärts-Zähloperation oder eine Abwärts-Zähloperation, von dem Auf- und Abwärtszähler 14D auszuführen ist, nicht bestimmt wird.
Darüber hinaus kann ein anderes technologisches Problem vermieden werden, dass, wenn sich ein Zählwert, der von dem Auf- und Abwärtszähler 14D ausgegeben wird, zwischen drei Spannungen verändert, umfassend die Referenzspannung Vref oder ihre Nachbarspannung, eine Spannung, die um eine Spannung entsprechend einem Schritt größer ist als die Referenzspannung Vref und eine Spannung, die um eine Spannung entsprechend einem Schritt kleiner ist als die Referenzspannung Vref, die Impedanzanpassungsdaten, die von der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10D ausgegeben werden, ebenfalls veränderbar werden.
Obgleich der in der vierten Ausführungsform erzielte Effekt nur in dem Fall erzielt werden kann, wenn unter Verwendung eines Durchschnittswerts von sechs Werten ein Durchschnittswert von Vielfachen von vier verwendet wird, kann außerdem in der fünften Ausführungsform der gleiche Effekt wie in der vierten Ausführungsform erzielt werden, wodurch somit eine technologische Begrenzung beseitigt werden kann, die in herkömmlichen Impedanzanpassungs-Schaltungsanordnungen vorhanden ist. Das heißt, in einer beliebigen Ausführungsform können Vielfache zur Verwendung gemittelt werden.
Sechste Ausführungsform
21 ist ein Diagramm, das teilweise eine Impedanzveränderungs-Schaltungsanordnung 11E in einer Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E (nicht gezeigt) gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt. 32 ist ein Diagramm, das eine Veränderung einer Impedanz in der Impedanzveränderungs-Schaltungsanordnung 11E zeigt, die in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E gemäß der sechsten Ausführungsform eingebunden ist. 23 ist eine vergrößerte Grafik, die eine Beziehung zwischen einem Zustand von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform und einer zu vergleichenden Spannung Va zeigt. 24 ist ein Diagramm, das ein Beispiel eines Fehlers erklärt, der in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform auftritt. 25 ist ein Diagramm, das ein weiteres Beispiel eines Fehlers erklärt, der in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform auftritt. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform unterscheiden sich in hohem Maße von denen der ersten bis fünften Ausführungsform darin, dass eine Verschiebungsspannung auf unterschiedliche Weise zugeführt wird. Das heißt, nur Konfigurationen der Impedanzveränderungs-Schaltungsanordnung 11E in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E unterscheiden sich von denen in einer Impedanzveränderungs-Schaltungsanordnung 11B, die in 4 gezeigt ist.
In der Impedanzveränderungs-Schaltungsanordnung 1E werden anstelle von Impedanzbauteilen 11₁ und 11₂ , die in der Impedanzveränderungs-Schaltungsanordnung 11B verwendet werden, die in 4 gezeigt ist, die Impedanzbauteile 12₁ und 12₂ verwendet. Daher besteht das Impedanzbauteil 12₁ aus einem P-Kanal-MOSFET, der eine Kanalbreite von ¾ jedes der Impedanzbauteile 11₃ bis 11₉ aufweist. Das Impedanzbauteil 12₂ besteht aus einem P-Kanal-MOSFET, der eine Kanalbreite von ½ jedes der Impedanzbauteile (P-Kanal-MOSFET) 11₃ bis 11₉ aufweist. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausfüh rungsform gleiche Konfigurationen aufweist, wie jede der Komponenten in der ersten bis fünften Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die die gleiche Funktion haben, wie Komponenten in der ersten bis fünften Ausführungsform, ihre Beschreibungen werden entsprechend weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform mit Bezug auf 1, 6, 9 10 und 21 bis 25 beschrieben. In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E wird gemäß einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E eine zu vergleichende Spannung Va mit einer Referenzspannung Vref durch einen Komparator 13 verglichen. Wenn die Referenzspannung Vref höher als die zu vergleichende Spannung Va ist, wird ein Aufwärtssignal vom Komparator 13 ausgegeben. Wenn die zu vergleichende Spannung Va höher ist als die Referenzspannung Vref, wird ein Abwärtssignal vom Komparator 13 ausgegeben.
Wenn ein Aufwärtssignal vom Komparator 13 ausgegeben wird, wird ein Zählwert, der von einem Auf- und Abwärtszähler 14 ausgegeben wird, um einen Binärwert „1" als Reaktion auf jedes Taktsignal, das in einen Takteingang CLK eingegeben wird, erhöht (inkrementiert) und, wenn ein Abwärtssignal vom Komparator 13 ausgegeben wird, wird ein Zählwert, der von dem Auf- und Abwärtszähler 14 ausgegeben wird, um einen Binärwert „1" als Reaktion auf jedes Taktsignal, das in einen Takteingang CLK eingegeben wird, verringert (dekrementiert). Ein Zählwert (Binärcode oder Binärwert), bestehend aus einem B0-Bit, B1-Bit und B2-Bit, der von dem Auf- und Abwärtszähler 14 als Reaktion auf jedes Taktsignal ausgegeben wird, wird einer Code-Umwandlungs-Schaltungsanordnung 15 und einer Mittelwertbildungs-Schaltungsanordnung 16 zugeführt.
Die Code-Umwandlungs-Schaltungsanordnung 15 wandelt den Binärcode, bestehend aus einem B0-Bit, B1-Bit und B2-Bit, die von dem Auf- und Abwärtszähler 14 zugeführt werden, in einen Thermometercode um, bestehend aus einem T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5- und T6-Bit, wie in 6 gezeigt. Jedes der Bits T0, T1, T2, T3, T4, T5 und T6, die im Thermometercode eingebunden sind, der von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben wird, wird jeweils jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 in der Impedanzveränderungs-Schaltungsanordnung 11E zugeführt.
Wie in der ersten Ausführungsform wird, da ein EN-Signal im H-Bereich einem EN-Anschluss der Impedanzveränderungs-Schaltungsanordnung 11E in einer gewöhnlichen Operation der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E zugeführt wird, ein Spannungssignal, das von einem Inverter 11₁₉ ausgegeben wird, auf einem niedrigen Pegel gehalten, und ein P-Kanal-MOSFET wird auf ON geschaltet.
Wie in der ersten Ausführungsform wird außerdem jede der NAND-Schaltungsanordnungen 11₁₁ 11₁₈ , von denen alle ein EN-Signal im H-Bereich durch den EN-Anschluss empfangen, so eingestellt, dass ein Spannungssignal im L-Bereich oder im H-Bereich gemäß einem Spannungssignal ausgegeben wird, das einem anderen Eingangsanschluss dieser NAND-Schaltungsanordnungen 11₁₁ bis 11₁₈ zugeführt wird, und zusätzlich wird in einem Zustand, in dem ein Aufwärtssignal einem Anschluss Up 21 vom Auf- und Abwärtszähler 14 zugeführt wird, ein Spannungssignal im L-Bereich von einem Inverter 11₂₀ ausgegeben.
Daher befindet sich wie in der ersten Ausführungsform, in einem Zustand, in dem ein Aufwärtssignal im H-Bereich (im Falle von „UP = 1" in 22) vom Auf- und Abwärtszähler 14 dem Anschluss Up 21 zugeführt wird, ein Spannungssignal, das von der NAND-Schaltungsanordnung 11₁₁ ausgegeben wird, auf einem hohen Pegel, und jedes der Spannungssignale, die von einer anderen NAND-Schaltungsanordnung 11₁₂ bis 11₁₈ ausgegeben werden, befindet sich auf einem Pegel entsprechend jedem der Bits T0, T2, T3, T4, T5 und T6, von denen jedes jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 zugeführt wird.
Folglich wird in der Impedanzveränderungs-Schaltungsanordnung 11E gemäß den Bits T0, T1, T2, T3, T4, T5 und T6, die jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 zugeführt werden, ein P-Kanal-MOSFET entsprechend jedem der zuvor genannten Bits, von den P-Kanal-MOSFETs 12₁ , 12₂ _, 11₃ bis 11₈ auf OFF oder ON geschaltet, und eine Impedanz entsprechend dem Zustand ON/OFF des P-Kanal-MOSFET tritt auf. Jedes Mal, wenn ein Binärwert „1" sequenziell für jedes der Bits T0, T1, T2, T3, T4, T5 und T6 auftritt (das heißt, ein Spannungssignal im H-Bereich tritt auf), wird der Impedanzwert schrittweise kleiner (im Falle von „UP = 1" in 22). Bin Impedanzwert wird kleiner um einen Spannungsbetrag, der durch Parallelschluss des P-Kanal-MOSFET 12₂ verursacht wird.
Da eine Impedanz (Widerstand), die auftritt, wenn die P-Kanal-MOSFETs 11₃ bis 11₈ sequenziell parallel geschaltet sind, größer ist als die, die auftritt, wenn das Impedanzbauteil (P-Kanal-MOSFET) 11₂ nicht parallel geschaltet ist, wenn das Impedanzbauteil (P-Kanal-MOFET) 11₂ parallel geschaltet ist, ist daher ein Pegel der zu vergleichenden Spannung Va um eine Spannung entsprechend 1/2 Schritt niedriger, als die, die auftritt, wenn das Impedanzbauteil (P-Kanal-MOSFET) 11₂ nicht parallel geschaltet ist. Das heißt, eine Verschiebungsspannung wird einem Spannungspegel der zu vergleichenden Spannung Va hinzugefügt. Hier stellt eine Erhöhung einer Spannung entsprechend „einem Schritt" den Betrag eines Spannungsanstiegs dar, der sich ändert, wenn ein Impedanzbauteil, das einen Spannungswert proportional zu 1/W aufweist, parallel an ein Impedanzbauteil angeschlossen wird, das bereits in der Impedanzveränderungs-Schaltungsanordnung 11E vorhanden gewesen ist.
In einem Zustand, in dem ein Aufwärtssignal im L-Bereich dem Anschluss Up 21 vom Auf- und Abwärtszähler 14 (im Falle von „UP = 0" in 22) zugeführt wird, dient außerdem das T0-Bit, das dem T0-Anschluss zugeführt wird, dazu, ein Spannungssignal effektiv zu steuern, das von der NAND-Schaltungsanordnung 11₁₁ ausgegeben wird, und ein Spannungssignal im L-Bereich wird weiter von der NAND-Schaltungsanordnung 11₁₁ ausgegeben, und das Impedanzbauteil (P-Kanal-MOSFET) 12₁ ist weiterhin auf ON geschaltet. Wie im Fall der ersten Ausführungsform gibt, wie im Fall von „UP = 1" jede der NAND-Schaltungsanordnungen 11₁₂ bis 11₁₈ ein Spannungssignal aus, das sich auf einem Pegel entsprechend jedem der Bits T0, T1, T2, T3, T4, T5 und T6 befindet, von denen jedes jeweils den Anschlüssen T0, T1, T2, T3, T4, T5 und T6 zugeführt wird.
In der Impedanzveränderungs-Schaltungsanordnung 11E wird daher gemäß den Bits T0, T1, T2, T3, T4, T5 und T6, die jedem der Anschlüsse T0, T1, T2, T3, T4, T5 und T6 zugeführt werden, ein P-Kanal-MOSFET entsprechend jedem der zuvor genannten Bits von den Impedanzbauteilen (P-Kanal-MOSFETs) 12₁ , 12₂ , 11₃ bis 11₈ ON oder OFF geschaltet, und eine Impedanz entsprechend dem Zustand ON/OFF des P-Kanal-MOSFET tritt auf. Jedes Mal, wenn ein Binärwert „1" (das heißt ein Spannungssignal im H-Bereich tritt auf) sequenziell für jedes der Bits T0, T1, T2, T3, T4, T5 und T6 auftritt, wird der Impedanzwert schrittweise kleiner (im Falle von „UP = 0" in 22 in einer Abwärtszeit).
Eine Rate, bei der der Impedanzwert in der „Abwärts"-Zeit schrittweise kleiner wird, ist um einen Wert proportional zu ½W kleiner, im Vergleich zu einem Fall, in dem der Impedanzwert in der „Aufwärts"-Zeit kleiner wird. Dies beruht darauf, dass, wenn eines der Impedanzbauteile (P-Kanal-MOSFETs) 11₃ bis 11₈ , die in der Impedanzveränderungs-Schaltungsanordnung 11E parallel angeschlossen sind, entfernt wird, und das Impedanzbauteil (P-Kanal-MOSFET) 12₁ in der Impedanzveränderungs-Schaltungsanordnung 11E parallel angeschlossen ist, eine Impedanz des Impedanzbauteils (P-Kanal-MOSFET) 121, der parallel angeschlossen ist, kleiner ist als das des P-Kanal-MOSFET, der entfernt worden ist. Eine Rate, bei der der Impedanzwert zur „Abwärts"-Zeit in einer Sekundenzeit und danach schrittweise kleiner wird, wird ein Wert proportional zu 1/2W, der auftritt, wenn der Impedanzwert zur „Aufwärts"-Zeit kleiner wird. Daher tritt an dem Anschlusspunkt 11_a eine zu vergleichende Spannung Va, die ein wenig höher ist als eine Spannung, die auftritt, wenn das Impedanzbauteil (P-Kanal-MOSFET) 12₁ in der Impedanzveränderungs-Schaltungsanordnung 11E nicht parallel angeschlossen ist, auf.
Wie zuvor beschrieben, wird ein Binärcode, bestehend aus einem B0-Bit, B1-Bit und B2-Bit, der von dem Auf- und Abwärtszähler 14 ausgegeben wird, der Code-Umwandlungs-Schaltungsanordnung 15 und gleichzeitig der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt. Die Mittelwertbildungs-Schaltungsanordnung 16 führt eine Addition von vier Codes, die vor dem Binärcode vorhanden sind, für jeden Binärcode aus (jeder Binärcode besteht aus einem B0-Bits, B1-Bit und B2-Bit) die sequenziell vom Auf- und Abwärtszähler 14 ausgegeben werden, und teilt ihre Summe durch vier, um gemittelte Binärcodes auszugeben, jeweils bestehend aus drei Bits, umfassend ein FOUT0-Bit, FOUT1-Bit und FOUT2-Bit.
Dann wird der gemittelte Binärcode, bestehend aus den Bits FOUT0, FOUT1 und FOUT2, der Code-Umwandlungs-Schaltungsanordnung 17 zugeführt, in der der gemittelte Binärcode in einen Thermometercode umgewandelt wird, und die den sich ergebenden Thermometercode, bestehend aus sechs Bits ausgibt (äquivalent zu denen in der Code-Umwandlungs-Schaltungsanordnung 15), umfassend ein CP0-Bit, CP1-Bit, CP2-Bit, CP3-Bit, CP4-Bit, CP5-Bit und CP6-Bit. Der 6-Bit-Thermometercode (das heißt Impedanzanpassungsdaten) wird einer Impedanzanpassungs-Schaltungsanordnung zugeführt (Ausgangspuffer oder Eingangspuffer), die eine Impedanzanpassung in der Hochgeschwindigkeitsschnittstelle erfordert, die in 2 gezeigt ist, und für Ihre Impedanzanpassung verwendet wird.
Als Nächstes wird nachfolgend ein konkretes Beispiel von Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform erklärt. Wie in der ersten Ausführungsform sei zur einfachen Erklärung angenommen, dass die Referenzspannung Vref binär als „101" dargestellt ist, eine zu vergleichende Spannung Va (siehe 23), die an dem Anschlusspunkt 11_a auftritt, V1, ist binär als „000" dargestellt, ein Zählwert, der vorhanden ist, bevor der Auf- und Abwärtszähler 14 seine Zähloperationen als Reaktion auf ein Taktsignal startet, ist binär als „000" dargestellt und ein Aufwärtssignal, das im Fall von „Up = 1" auftritt, das heißt dem Signal wird ein Binärwert „1" gegeben, wird vom UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben, und ein Binärwert „0" wird für jedem der Ausgangsanschlüsse B0, B1 und B2 ausgegeben. Der Zustand, in dem ein Binärwert „0" ausgegeben wird, ist in 23 und 10 als „Zustand 0" gezeigt. Darüber hinaus wird „000" für jede der Synchronisierungs-Schaltungsanordnungen 11₁ bis 11₄ und 11₅₁ eingestellt. In 23 sind Intervalle zwischen den Bezugszeichen V1 bis V7, die Spannungen darstellen, die an einer vertikalen Achse gezeigt sind, so zugewiesenen, dass sie eine gleiche Reihenfolge aufweisen, Merkmale der sechsten Ausführungsform der vorlie genden Erfindung zu verdeutlichen. In tatsächlichen Operationen, wie in 9 gezeigt, werden die Intervalle zwischen den Bezugszeichen V1 bis V6 jedoch kleiner, wenn die Positionen auf der vertikalen Achse höher werden.
Die Code-Umwandlungs-Schaltungsanordnung 15, die einen Binärcode, bestehend aus B0 = 0, B1 = 0 und B2 = 0 (im Falle der Codezahl 0 in 6) aufweist, wandelt ihn in einen Thermometercode, bestehend aus T0 = 0, T1 = 0, T2 = 0, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 und gibt jedes der Thermometer-Bits jeweils an die Ausgangsanschlüsse T0, T1, T2, T3, T4, T5 und T6 aus. Daher werden alle Impedanzbauteile (P-Kanal-MOSFETs) 12₁ , 12₂ , 11₃ bis 11₈ in der Impedanzveränderungs-Schaltungsanordnung 11E auf OFF geschaltet und nur das Impedanzbauteil (P-Kanal-MOSFET) 11₉ wird auf ON geschaltet. Eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E wird ein Wert proportional zu 1/W (im Falle der Codezahl in 22). Zu diesem Zeitpunkt wird angenommen, dass eine zu vergleichende Spannung Va (niedrigste zu vergleichende Spannung Va genannt), die an dem Anschlusspunkt 11_a auftritt, V1, um eine Spannung entsprechend vier Schritten niedriger ist als eine Referenzspannung Vref. Hier stellt die Spannung, die „einem Schritt" entspricht einen Betrag einer Spannungsänderung in einem Spannungssignal dar, das auftritt wenn sich ein Impedanzwert proportional zu 1/W um 1 (eins) ändert, und obgleich Spannungen jeweils entsprechend einem Schritt so gezeigt sind, dass sie einander in 8 gleichen, sind die Spannungen tatsächlich für jeden Schritt unterschiedlich zueinander, wie in 9 gezeigt.
In einem Zustand, in dem die Referenzspannung Vref größer ist als eine zu vergleichende Spannung Va und ein Aufwärtssignal, das einen Binärwert „1" aufweist, vom Komparator 13 ausgegeben wird und in den UpDn-Eingangsanschluss des Auf- und Abwärtszählers 14 eingegeben wird, wenn ein erstes Taktsignal dem Auf- und Abwärtszähler 14 zugeführt wird, erhöht sich ein Zählwert, der vom Auf- und Abwärtszähler 14 ausgegeben wird um 1 (eins) und wird ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1. Ein Signal, das vom UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben wird, bleibt ein Aufwärtssignal Up.
Ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 und der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt. Ein Code eines binären Zählwerts, bestehend aus B2 = 0, B1 = 0 und B0 = 1, wird in der Code-Umwandlungs-Schaltungsanordnung 15 in einen Thermometercode, bestehend aus T0 = 1, T1 = 0, T2 = 0, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 umgewandelt (im Falle der Codezahl 1 in 6). Daher ist das Impedanzbauteil (P-Kanal-MOSFET) 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 12₂ auf ON geschaltet und andererseits sind die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ , 11₃ bis 11₈ weiterhin OFF. Folglich wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E ein Wert proportional zu 1/(W + 1/2W) (im Falle der Codezahl 1 in 22).
Zu diesem Zeitpunkt ist eine zu vergleichende Spannung Va, die an dem Anschlusspunkt 11_a auftritt, um eine Spannung entsprechend 1/2 Schritt höher, als die niedrigste zu vergleichende Spannung Va. Die zu vergleichende Spannung Va bleibt noch immer niedriger als die Referenzspannung Vref. Hier stellt eine Erhöhung einer Spannung entsprechend „1/2 Schritt" einen Betrag eines Spannungsanstiegs dar, der auftritt, wenn ein Impedanzbauteil, das einen Wert proportional zu 1/2W aufweist, an ein Impedanzbauteil angeschlossen wird, das bereits in der Impedanzveränderungs-Schaltungsanordnung 11E vorhanden ist. Dieser Zustand der Spannung ist in 23 als „Zustand 1" gezeigt, in dem eine Verschiebungsspannung einer zu vergleichenden Spannung Va zugeführt worden ist. Daher wird ein Aufwärtssignal weiterhin vom Komparator 13 ausgegeben. Darüber hinaus zeigen die kleinen gestrichelten Linien einen Fall, in dem keine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Darüber hinaus wird, da das erste Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, ein binärer Zählwert, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der vom Auf- und Abwärtszähler 14 ausgegeben wird, in der Synchronisierungs-Schaltungsanordnung 16₁ in der Mittelwertbildungs-Schaltungsanordnung 16 ausgegebene. Dieser Zustand ist in 10 als „Zustand 1" gezeigt.
Bevor die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnungen 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in die Addierschaltungsanordnung 16₂₂ eingegeben worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert in der Addierschaltungsanordnung 16₃₁ ist binär „000000". Der addierte Wert, der von der Addierschaltungsanordnung 16₃₁ ausgegeben wird, wird in der Synchronisierungs-Schaltungsanordnung 16₅₁ , die als Reaktion auf das erste Taktsignal betrieben wird, durch vier geteilt. Da das Ergebnis der Teilungsoperation keine Bedeutung hat, bis der später beschriebene „Zustand 3" auftritt, werden Beschreibungen der Addition und Division, die vor dem Auftreten des „Zustands 3" auszuführen sind, entsprechend weggelassen.
Wenn ein zweites Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird ein Zählwert, der vom Auf- und Abwärtszähler 14 auszugeben ist, so erhöht, dass er ein binärer Zählwert, bestehend aus B2 = 0, B1 = 1 und B0 = 0 ist. Der binäre Zählwert, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wobei eine Codeumwandlung erfolgt und ein Code-umgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 0, T3 = 0, T4 = 0, T5 = 0 und T6 = 0, wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 2 in 6).
Der sich ergebende Thermometercode wird für die Impedanzanpassung der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 11₃ erneut auf ON geschaltet und die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ und 11₄ bis 11₈ sind weiterhin OFF. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E ein Wert proportional zu 1/(2W + 1/2W). Die Veränderung einer Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung erhöht die zu vergleichende Spannung Va, die von einer Spannung zu vergleichen ist, entsprechend einem Schritt. Hier stellt eine Erhöhung der Spannung entsprechend „einem Schritt" einen Betrag einer Spannung dar, die auftritt, wenn ein Impedanzbauteil, das einen Wert proportional zu 1/W aufweist, an das Impedanzbauteil angeschlossen wird, das bereits in der Impedanzveränderungs-Schaltungsanordnung 11E (nachfolgend ebenso) vorhanden ist. Die zu vergleichende Spannung Va, die nach der Veränderung auftritt, ist in 23 als „Zustand 2" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist.
Darüber hinaus wird, da das zweite Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 2" in 10) eingestellt.
Wenn ein drittes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird ein Zählwert, der vom Auf- und Abwärtszähler 14 auszugeben ist, erhöht, so dass er ein binärer Zählwert ist, bestehend aus B2 = 0, B1 = 1 und B0 = 0. Der binäre Zählwert, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wobei eine Codeumwandlung erfolgt und ein Code-umgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 0, T4 = 0, T5 = 0 und T6 = 0, wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 3 in 6).
Der sich ergebende Thermometercode wird für die Impedanzanpassung der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 11₄ erneut auf ON geschaltet und die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ und 11₅ bis 11₈ sind weiterhin OFF. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E ein Wert proportional zu 1/(3W + 1/2W) (im Falle der Codezahl 3 in 22). Die Veränderung einer Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung erhöht die zu vergleichende Spannung Va, die von einer Spannung zu vergleichen ist, entsprechend einem Schritt. Die zu vergleichende Spannung Va, die nach der Veränderung auftritt, ist in 23 als „Zustand 3" gezeigt, in dem eine Verschiebungsspannung der vergleichenden Spannung Va zugeführt worden ist.
Darüber hinaus wird, da das dritte Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und ein Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt, und gleichzeitig wird ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in dem Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ (im Falle des „Zustands 3" in 10) eingestellt.
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „6" (binär „00110") im „Zustand 3" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Wenn ein viertes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird dann, da die zu vergleichende Spannung Va zu diesem Zeitpunkt noch immer niedriger ist, als die Referenzspannung Vref, als Reaktion auf das vierte Taktsignal, das dem Auf- und Abwärtszähler 14 zugeführt worden ist, ein Binärwert, so erhöht, dass er ein Binärwert, bestehend aus B2 = 1, B1 = 0 und B0 = 0 ist. Der binäre Zählwert, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wobei eine Codeumwandlung erfolgt und der Code-umgewandelte Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 0, T5 = 0 und T6 = 0, wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 4 in 6).
Der sich ergebende Thermometercode wird für die Impedanzanpassung der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ , 11₄ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 11₅ erneut auf ON geschaltet und die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ und 11₆ bis 11₈ sind weiterhin OFF. Daher wird eine Impedanz der Impedanzveränderungs- Schaltungsanordnung 11E ein Wert proportional zu 1/(4W + 1/2W) (im Falle der Codezahl 4 in 22). Die Veränderung einer Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung erhöht die zu vergleichende Spannung Va, die von einer Spannung zu vergleichen ist, entsprechend einem Schritt. Die zu vergleichende Spannung Va, die nach der Veränderung auftritt, ist in 23 als „Zustand 4" gezeigt. Die zu vergleichende Spannung Va wird ein Wert, der auftritt, wenn die zu vergleichende Spannung Va der Referentspannung Vref nahe kommt, während die zu vergleichende Spannung Va zunimmt.
Darüber hinaus wird, da das vierte Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, der Binärcode, bestehend aus B2 = 0, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt und gleichzeitig wird der Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der im Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 4" in 10).
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 164 in die Addierschaltungsanordnung 16₂₂ eingegeben worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsan ordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „10" (binär „01010") im „Zustand 4" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Da das vierte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem ein addierter Wert sechs, der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 3" („Zustand 3” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10) von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt (das heißt, auf eine Ziffer niedrigerer Ordnung, um 2 Bits verschoben) und von der Synchronisierungs-Schaltungsanordnung 16₅₁ als dezimal „1" ausgegeben (binär „1") („Zustand 4” der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ in 10). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wie zuvor beschrieben, wird einem Objekt zugeführt (Impedanzanpassungs-Schaltungsanordnung), das eine Impedanzanpassung erfordert und für die Impedanzanpassung verwendet wird.
Wenn ein fünftes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird dann, da die zu vergleichende Spannung Va zu diesem Zeitpunkt noch immer niedriger als die Referenzspannung Vref ist, ein Aufwärtssignal weiterhin dem Komparator 13 zugeführt. Daher wird, wenn das fünfte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, ein binärer Zählwert, der von dem Auf- und Abwärtszähler 14 auszugeben ist, so erhöht, dass er ein Binärwert, bestehend aus B2 = 1, B1 = 0 und B0 = 1 ist. Der binäre Zählwert, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wobei eine Codeumwandlung erfolgt und ein Code-umgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 1, T5 = 0 und T6 = 0, wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 5 in 6).
Der sich ergebende Thermometercode wird für die Impedanzanpassung der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ , 11₄ , 11₅ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 11₆ erneut auf ON geschaltet und die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ , 11₇ und 11₈ sind weiterhin OFF. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E ein Wert proportional zu 1/(5W + 1/2W) (im Falle der Codezahl 5 in 22). Die Veränderung einer Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung erhöht die zu vergleichende Spannung Va, die von einer Spannung zu vergleichen ist, entsprechend einem Schritt. Die zu vergleichende Spannung Va, die nach der Veränderung auftritt, ist in 23 als „Zustand 5" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Die zu vergleichende Spannung Va wird ein Wert, der um eine Spannung entsprechend einem Schritt höher ist, als ein Wert, der auftritt, wenn die zu vergleichende Spannung Va der Referentspannung Vref sehr nahe kommt, während die zu vergleichende Spannung Va zunimmt.
Da das fünfte Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnungen 16₄ eingestellt, und ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt, und gleichzeitig wird ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der im Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 5" in 10).
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Bi närwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in die Addierschaltungsanordnung 16₂₂ eingegeben worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „14" (binär „01110") im „Zustand 5" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Da das fünfte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem ein addierter Wert, der dezimal „10" ist („Zustand 4” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10), der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 4" von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt (das heißt, auf eine Ziffer niedrigerer Ordnung, um 2 Bits verschoben) und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ als dezimal „2" ausgegeben (binär „10") („Zustand 5” der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ in 10). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wie zuvor beschrieben, wird einem Objekt zugeführt (Impedanzanpassungs-Schaltungsanordnung), das eine Impedanzanpassung erfordert und für die Impedanzanpassung verwendet wird.
Dann, wenn ein sechstes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird, da die zu vergleichende Spannung Va höher ist als die Referenzspannung Vref, ein Abwärtssignal vom Komparator 13 ausgegeben. Wenn das sechste Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher ein binärer Zählwert verringert, so dass ein binärer Zählwert aus B2 = 1, B1 = 0 und B0 = 0 besteht. Das Ausgeben eines Aufwärtssignals im H-Bereich (binär „1"), das von einem UpDn-Ausgangsanschluss des Auf- und Abwärtszählers 14 ausgegeben wird, wird gestoppt, das heißt, ein Aufwärtssignal (binär „0") im L-Bereich wird ausgegeben. Der binäre Zählwert, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wo die Codeumwandlung erfolgt, und ein Code-umgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 0, T5 = 0 und T6 = 0 wird von der Code- Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 6 in 6).
Der Thermometercode wird zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, jedes Mal, wenn das sechste Taktsignal eingegeben wird, wird, da das Aufwärtssignal, das vom Auf- und Abwärtszähler 14 ausgegeben wird, ein Aufwärtssignal im L-Bereich ist (binär „0"), eine Spannung im H-Bereich von einem Inverter 11₂₀ in der Impedanzveränderungs-Schaltungsanordnung 11E ausgegeben. Daher wird eine Spannung im L-Bereich von einer NAND-Schaltungsanordnung 11₁₁ ausgegeben, und das Impedanzbauteil (P-Kanal-MOSFET) 11₁ wird ON eingeschaltet.
Die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ , 11₄ , 11₅ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und zusätzlich wird das Impedanzbauteil (P-Kanal-MOSFET) 12₁ , das OFF geschaltet gewesen ist, auf ON geschaltet und das Impedanzbauteil (P-Kanal-MOSFETs) 11₆ , das ON geschaltet gewesen ist, wird OFF geschaltet, und andererseits wird das Impedanzbauteil (P-Kanal-MOSFETs) 11₆ , dass ON geschaltet gewesen ist, OFF geschaltet und die Impedanzbauteile (P-Kanal-MOSFETs) 11₇ und 11₈ sind weiterhin OFF. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E zu einem Wert proportional zu 1/(4W + 3/4W + W/2) (im Falle der Codezahl 4 in 22). Die Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung verursacht einen Spannungsabfall an der zu vergleichenden Spannung Va entsprechend 1/4 Schritt. Hier stellt ein Spannungsabfall entsprechend „1/4 Schritt" einen Spannungsabfallbetrag in einer Spannung dar, die auftritt, wenn ein Impedanzbauteil, das einen Wert proportional zu 1/W aufweist, von Impedanzbauteilen entfernt wird, die bereits in der Impedanzveränderungs-Schaltungsanordnung 11E vorhanden sind, und ein Impedanzbauteil, das einen Wert proportional zu ¾W aufweist, parallel angeschlossen wird.
Die zu vergleichende Spannung Va, die nach der Veränderung auftritt, ist in 23 als „Zustand 6" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung Va zugeführt worden ist. Die zu vergleichende Spannung Va wird ein Spannungswert, der auftritt, wenn die zu vergleichende Spannung der Referenzspannung Vref sehr nahe kommt, während sich die zu vergleichende Spannung Va verringert, das heißt, ein Wert, der um eine Spannung entsprechend 1/4 Schritt niedriger ist als ein potentieller Pegel in einem Zustand, der zuvor bei Eins vorhanden ist, und um eine Spannung entsprechend ¼ Schritt höher ist als die Referenzspannung Vref. Eine Impedanz (das heißt, bestimmt durch eine Kanalbreite) der Impedanzbauteile (P-Kanal-MOSFET) 12₁ und 12₂ wird so ausgewählt, dass eine Verschiebungsspannung, die für die zu vergleichende Spannung Va erforderlich ist, um die Referenzspannung Vref um eine Spannung zu kreuzen, die höher ist als die obere Grenze einer Offset-Spannung des Komparators 13, der zu vergleichenden Spannung Va hinzugefügt wird, die zu dieser Zeit auftritt.
Da das sechste Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und gleichzeitig wird ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der im Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 6" in 10).
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in die Addierschaltungsanordnung 16₂₂ eingegeben worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär „10000") im „Zustand 6" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Da das sechste Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem ein addierter Wert, der dezimal „14" ist (binär „01110") („Zustand 5” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10), der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 5" von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt (das heißt, auf eine Ziffer niedrigerer Ordnung, um 2 Bits verschoben) und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ als dezimal „3" ausgegeben (binär „11") („Zustand 6” der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ in 10 und „Zustand 6" der Ausgabe von der Mittelwertbildungs-Schaltungsanordnung 16 in 23). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wie zuvor beschrieben, wird einem Objekt zugeführt (Impedanzanpassungs-Schaltungsanordnung), das eine Impedanzanpassung erfordert und für die Impedanzanpassung verwendet wird.
Dann, wenn ein siebtes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird, da die zu vergleichende Spannung Va höher ist als die Referenzspannung Vref, vom Komparator 13 ein Abwärtssignal ausgegeben. Wenn das siebte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher ein binärer Zählwert verringert, so dass ein binärer Zählwert, bestehend aus B2 = 0, B1 = 1 und B0 = 1 ist. Ein Aufwärtssignal im L-Bereich (binär „0") wird vom UpDn-Ausgang des Auf- und Abwärtszählers 14 ausgegeben. Der binäre Zählwert, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wo die Codeumwandlung erfolgt, und ein Code-umgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 0, T4 = 0, T5 = 0 und T6 = 0 wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 3 in 6).
Der Thermometercode wird zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, jedes Mal, wenn das siebte Taktsignal eingegeben wird, wird, da das Aufwärtssignal, das vom Auf- und Abwärtszähler 14 ausgegeben wird, ein Aufwärtssignal im L-Bereich ist (binär „0"), eine Spannung im H-Bereich von einem Inverter₂₁ in der Impedanzveränderungs-Schaltungsanordnung 11E ausgegeben. Daher wird eine Spannung im L-Bereich von einer NAND-Schaltungsanordnung 11₁₁ ausgegeben, und das Impedanzbauteil (P-Kanal-MOSFET) 11₁ wird auf ON eingeschaltet.
Darüber hinaus sind die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ , 11₄ , 11₅ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E weiterhin auf ON geschaltet und auf der anderen Seite wird das Impedanzbauteil (P-Kanal-MOSFET) 11₅ , das auf ON geschaltet gewesen ist, auf OFF geschaltet und die P-Kanal-MOSFETs 11₆ und 11₈ sind weiterhin auf OFF geschaltet. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E zu einem Wert proportional zu 1/(3W + 3/4W + W/2) (im Falle der Codezahl 3 in 22). Die Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung verursacht einen Spannungsabfall an der zu vergleichenden Spannung Va, entsprechend einem Schritt. Die zu vergleichende Spannung nach der Veränderung ist in 8 als „Zustand 7" gezeigt, in dem eine Verschiebungsspannung der zu vergleichenden Spannung zugeführt worden ist. Die zu vergleichende Spannung Va wird ein Spannungswert, der um eine Spannung entsprechend einem Schritt kleiner ist als ein Spannungswert, der auftritt, wenn die zu vergleichende Spannung Va einer Referenzspannung Vref sehr nahe kommt, während sich die zu vergleichende Spannung Va verringert.
Da das siebte Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt und ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0 wird in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt, und gleichzeitig wird der Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der im Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 7" in 10).
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 164 in die Addierschaltungsanordnung 16₂₂ eingegeben worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär „10000") im „Zustand 7" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Da das siebte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der addierte Wert, der dezimal „16" ist (binär „10000") („Zustand 6” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10), der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 5" erhalten wird, von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt (das heißt, auf eine Ziffer niedrigerer Ordnung, um 2 Bits verschoben) und von der Synchronisierungs-Schaltungsanordnung 16₅₁ als dezimal „4" ausgegeben (binär „100") („Zustand 7” der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ in 10 und „Zustand 7" der Ausgabe von der Mittelwertbildungs-Schaltungsanordnung 16 in 23). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wie zuvor beschrieben, wird einem Objekt zugeführt (Impedanzanpassungs-Schaltungsanordnung), das eine Impedanzanpassung erfordert und für die Impedanzanpassung verwendet wird.
Dann, wenn ein achtes Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird, da die zu vergleichende Spannung Va niedriger ist als die Referenzspannung Vref, ein Aufwärtssignal vom Komparator 13 ausgegeben. Wenn das achte Taktsignal in den Auf- und Abwärtszähler 14 eingegeben wird, wird daher ein binärer Zählwert erhöht, so dass ein binärer Zählwert, bestehend aus B2 = 1, B1 = 0 und B0 = 0 ist. Ein Aufwärtssignal im H-Bereich (binär „1") wird vom UpDn-Ausgang des Auf- und Abwärtszählers 14 ausgegeben. Der binäre Zählwert, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der vom Auf- und Abwärtszähler 14 ausgegeben wird, wird der Code-Umwandlungs-Schaltungsanordnung 15 zugeführt, wo die Codeumwandlung erfolgt, und ein Codeumgewandelter Thermometercode, bestehend aus den Bits T0 = 1, T1 = 1, T2 = 1, T3 = 1, T4 = 0, T5 = 0 und T6 = 0 wird von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben (im Falle der Codezahl 4 in 6).
Der Thermometercode wird zum Ändern einer Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E auf gleiche Weise wie zuvor beschrieben verwendet. Das heißt, jedes Mal, wenn das achte Taktsignal eingegeben wird, wird, da das Aufwärtssignal, das vom Auf- und Abwärtszähler 14 ausgegeben wird, ein Aufwärtssignal im H-Bereich ist (binär „1"), eine Spannung im L-Bereich von einem Inverter 11₂₀ in der Impedanzverändenngs-Schaltungsanordnung 11E ausgegeben. Daher wird eine Spannung im H-Bereich von der NAND-Schaltungsanordnung 11₁₁ ausgegeben, und das Impedanzbauteil (P-Kanal-MOSFET) 12₁ wird auf OFF geschaltet.
Darüber hinaus sind die Impedanzbauteile (P-Kanal-MOSFETs) 12₂ , 11₃ , 11₄ und 11₉ in der Impedanzveränderungs-Schaltungsanordnung 11E sind weiterhin auf ON geschaltet und auf der anderen Seite wird das Impedanzbauteil (P-Kanal-MOSFET) 11₅ , das OFF geschaltet gewesen ist, auf ON geschaltet und die P-Kanal-MOSFETs 11₆ bis 11₈ sind weiterhin auf OFF geschaltet. Daher wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11E zu einem Wert proportional zu 1/(4W + 1/2W) (im Falle der Codezahl 4 in 22).
Die Veränderung der Impedanz verursacht eine Veränderung der zu vergleichenden Spannung Va, die an dem Anschlusspunkt 11_a auftritt, das heißt, die Veränderung verursacht einen Spannungsanstieg an der zu vergleichenden Spannung Va, entsprechend 1/4 Schritt. Hier stellt ein Spannungsanstieg entsprechend „1/4 Schritt" einen Spannungsanstiegsbetrag in einer Spannung dar, die auftritt, wenn ein Impedanzbauteil, das einen Wert proportional zu 3/4W aufweist, von Impedanzbauteilen entfernt wird, die bereits in der Impedanzveränderungs-Schaltungsanordnung 11E vorhanden sind, und ein Impedanzbauteil, das einen Wert proportional zu 1/4W aufweist, parallel angeschlossen wird. Die zu vergleichende Spannung Va nach der Veränderung ist in 23 als „Zustand 8" gezeigt. Der „Zustand 8" ist der gleiche für den „Zustand 4". Die zu vergleichende Spannung Va wird ein Spannungswert, der auftritt, wenn die zu vergleichende Spannung Va einer Referenzspannung Vref sehr nahe kommt, während sich die zu vergleichende Spannung Va erhöht.
Da das achte Taktsignal auch der Mittelwertbildungs-Schaltungsanordnung 16 zugeführt wird, wird außerdem ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₃ in der Mittelwertbildungs-Schaltungsanordnung 16 eingestellt worden ist, in der Synchronisierungs-Schaltungsanordnung 16₄ eingestellt, und ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der in der Synchronisierungs-Schaltungsanordnung 16₂ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt, und ein Binärcode, bestehend aus B2 = 0, B1 = 1 und B0 = 1, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, wird in der Synchronisierungs-Schaltungsanordnungen 16₂ eingestellt, gleichzeitig wird ein Binärcode, bestehend aus B2 = 1, B1 = 0 und B0 = 0, der im Auf- und Abwärtszähler 14 vorhanden ist, in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt (im Falle des „Zustands 8" in 10).
Wenn die zuvor genannte Einstellung beendet ist, nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₁ eingestellt worden ist, einem Binärwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₂ in der Addierschaltungsanordnung 16₂₁ eingestellt worden ist, und nachdem ein Binärwert, der in der Synchronisierungs-Schaltungsanordnung 16₃ eingestellt worden ist, einem Bi närwert hinzugefügt worden ist, der in der Synchronisierungs-Schaltungsanordnung 16₄ in der Addierschaltungsanordnung 16₂₂ eingestellt worden ist, wird der addierte Wert, der von der Addierschaltungsanordnung 16₂₁ ausgegeben wird, dem addierten Wert hinzugefügt, der von der Addierschaltungsanordnung 16₂₂ in der Addierschaltungsanordnung 16₃₁ ausgegeben worden ist. Der sich ergebende addierte Wert ist in 10 dezimal als „16" (binär „10000") im „Zustand 8" für die Ausgabe von der Addier-Schaltungsanordnung 16₃₁ gezeigt.
Da das achte Taktsignal auch in die Synchronisierungs-Schaltungsanordnung 16₅₁ eingegeben wird, wird außerdem der addierte Wert, der dezimal „16" ist (binär „10000") („Zustand 7” der Ausgabe von der Addierschaltungsanordnung 16₃₁ in 10), der durch Addition in der Addierschaltungsanordnung 16₃₁ in dem „Zustand 5" erhalten wird, von der Synchronisierungs-Schaltungsanordnung 16₅₁ durch vier geteilt (das heißt, auf eine Ziffer niedrigerer Ordnung, um 2 Bits verschoben) und wird von der Synchronisierungs-Schaltungsanordnung 16₅₁ als dezimal „4" ausgegeben (binär „100") („Zustand 8” der Ausgabe von der Synchronisierungs-Schaltungsanordnung 16₅₁ in 10 und „Zustand 8" der Ausgabe von der Mittelwertbildungs-Schaltungsanordnung 16 in 23). Der Thermometercode, der von der Synchronisierungs-Schaltungsanordnung 16₅₁ ausgegeben wird, wie zuvor beschrieben, wird einem Objekt zugeführt (Impedanzanpassungs-Schaltungsanordnung), das eine Impedanzanpassung erfordert und für die Impedanzanpassung verwendet wird.
Die Inhalte für den „Zustand 8", der in 23 gezeigt ist, werden die gleichen wie für den zuvor beschriebenen „Zustand 4", und danach werden Operationen wiederholt, die vom „Zustand 4" bis „Zustand 7" auftreten. Das heißt, Operationen vom „Zustand 4" bis zum „Zustand 7" werden als normale Operationen wiederholt.
Wie in 23 offensichtlich ist, wird in der herkömmlichen Technologie, wenn eine gewöhnliche Operation fr die Impedanzanpassung ausgeführt wird, ein Steuerungscode unvermeidbar verändert, der von der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung ausgegeben wird und als Referenz für die Impedanzanpassung in einer Impedanzanpassungs-Schaltungsanordnung zu verwenden ist, die eine Impedanzanpas sung erfordert, aufgrund einer Eigenschaft eines Auf- und Abwärtszählers, der in dem Feedback-Steuersystem verwendet wird, zwischen Spannungen, die einer Referenzspannung Vref des Komparators 13 nahe kommen (das heißt, eine Spannung, die außerhalb einer oberen und unteren Grenzspannung einer Offset-Spannung des Komparators 13 auftritt), eine Spannung, die um eine Spannung entsprechend einem Schritt niedriger ist als die zuvor genannte Spannung, die der Referenzspannung Vref nahe kommt, und eine Spannung, die um eine Spannung entsprechend einem Schritt höher ist, als die vorgenannte Spannung, die der Referenzspannung Vref nahe kommt. Gemäß der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform der vorliegenden Erfindung wird jedoch, selbst wenn eine zu vergleichende Spannung Va, die dem Komparator 13 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E zuzuführen ist, einer Referenzspannung Vref nahe kommt, da eine Verschiebungsspannung, die groß genug für den Komparator 13 ist, um eine exakte Beurteilung auszuführen, der zu vergleichenden Spannung Va zuzuführen ist, ein Durchschnittswert (Impedanzanpassungsdaten) (ausgegeben von der Mittelwertbildungs-Schaltungsanordnung 16 in 23) von vier Werten, die innerhalb von vier Perioden der Grundeinheitszeit für einen Feedback-Steuerungscode auftreten, der sich in Pegeln ändert, die höher und niedriger sind als ein Pegel eines Referenzcodes entsprechend der Referenzspannung Vref, bei den gewöhnlichen Operationen für die Feedback-Steuerung nicht verändert.
In der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform gibt es einige Fälle, in denen ein Fehler in den Impedanzanpassungsoperationen am größten wird. 24 und 25 zeigen solche Fälle. Das heißt, während eines Prozesses, in dem eine zu vergleichende Spannung Va in Bezug auf eine Referenzspannung Vref verändert wird, wird in einigen Fällen, aufgrund einer Veränderung der Temperatur oder der Betriebsspannung der Fehler in den Impedanzanpassungsoperationen für eine Impedanzanpassungs-Schaltungsanordnung, die eine Impedanzanpassung erfordert, am größten. Insbesondere tritt in einigen Fällen, wie in einem Fall gezeigt, in dem eine Verschiebungsspannung einer zu vergleichenden Spannung Va zugeführt worden ist (die zu vergleichende Spannung Va dient als anzupassende Impedanz) ein Fehler, der äquivalent zu einer Spannung entsprechend –1/2 Schritt (siehe 24) oder +½ Schritt ist (siehe 25) in den Impedanzanpassungsoperationen für einen Abschlusswiderstand in einer Impedanzanpassungs-Schaltungsanordnung auf, die eine Impedanzanpassung erfordert, umfassend beispielsweise einen Ausgangspuffer oder einen Eingangspuffer. Dieser Fehler kann jedoch im Vergleich zu dem Fehler, der äquivalent zu einer Spannung entsprechend einem Schritt ist, die in der herkömmlichen Technologie auftritt, auf die Hälfte reduziert werden. Außerdem ist es möglich, die Anzahl Bits, die in den Impedanzanpassungsdaten eingebunden sind, um ein Bit zu reduzieren.
Somit kann die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10E der sechsten Ausführungsform, zusätzlich zu den Effekten, die in der ersten bis fünften Ausführungsform erzielt werden, einen Effekt erzielen, dass ein Fehler in der Impedanzanpassung auf eine Spannung entsprechend –1/2 Schritt bis +1/2 Schritt reduziert werden kann, das heißt, im schlechtesten Fall hinsichtlich eines Absolutwerts auf eine Spannung entsprechend ½ Schritt, verglichen mit den zuvor genannten Ausführungsformen, in denen der Fehler auf eine Spannung entsprechend ¼ Schritt bis ¾ Schritt reduziert werden kann oder im schlechtesten Fall hinsichtlich eines Absolutwerts auf eine Spannung entsprechend ¾ Schritt. Mit anderen Worten können gleichzeitig sowohl eine Stabilisierung von Werten, die in den Impedanzanpassungsdaten enthalten sind, und eine Reduzierung um ein Bit von Bits, die in den Impedanzanpassungsdaten eingebunden sind, erzielt werden.
Siebte Ausführungsform
26 ist ein Diagramm, das eine Impedanzveränderungs-Schaltungsanordnung 11E zeigt, die in eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F (nicht gezeigt) einer siebten Ausführungsform eingebunden ist. Konfigurationen der Impedanzveränderungs-Schaltungsanordnung 11F der siebten Ausführungsform unterscheiden sich in hohem Maße von denen in der ersten bis fünften Ausführungsform darin, dass sie aus Gleichstrom-Impedanzbauteilen (nicht gezeigt) und Schaltern (nicht ge zeigt) besteht, die verwendet werden, um einen Parallelanschluss und eine Trennung der Gleichstrom-Impedanzbauteile herbeizuführen.
In der Impedanzveränderungs-Schaltungsanordnung 11F der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F (nicht gezeigt) der siebten Ausführungsform, wie in 6 gezeigt, weist ein Impedanz-Steuerabschnitt 51, bestehend aus NAND-Schaltungsanordnungen 11₁₁ bis 11₁₈ und Invertern 11₁₉ und 11₂₀ gleiche Konfigurationen auf wie der der ersten Ausführungsform (4), wobei sich ein Impedanzveränderungsabschnitt 53 von denen in der ersten Ausführungsform in den nachfolgend aufgeführten Punkten unterscheidet. Das heißt, der Impedanzveränderungsabschnitt 53 besteht aus Schaltbauteilen (beispielsweise P-Kanal-MOSFETs) 53₁ bis 53₈ und Widerständen 55₁ bis 55₉ .
Das Schaltbauteil 53₁ ist in Reihe mit dem Widerstandsbauteil 55₁ zwischen einem Spannungsquellenanschluss V_DD und einem Anschlusspunkt 11_a angeschlossen. Ähnlich ist jedes der Schaltbauteil 53₂ , 53₃ , 53₄ , 53₅ , 53₆ , 53₇ und 53₈ in Reihe mit den Widerstandsbauteilen 55₂ , 55₃ , 55₄ , 55₅ , 55₆ , 55₇ und 55₈ zwischen dem Spannungsquellenanschluss V_DD und dem Anschlusspunkt 11_a angeschlossen. Ein Widerstand des Widerstandsbauteils 55₁ ist R1 und ein Widerstand der Widerstandbauteile 55₂ bis 55₉ ist R2. Die Widerstände R1 und R2 sind so ausgewählt, dass sie eine Spannungsänderung durch eine Spannung entsprechend den gleichen Schritten (8) erzeugt, die in der ersten Ausführungsform verwendet werden und an dem Anschlusspunkt 11_a auftreten, wenn ein entsprechendes Schaltelement (beispielsweise P-Kanal-MOSFET) auf ON geschaltet wird. Der Widerstand R1 beträgt beispielsweise 60 Ω und der Widerstand R2 beträgt beispielsweise 700 Ω.
An einen Steuereingangsanschluss des Schaltbauteils 53₁ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₁ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₂ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₂ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₃ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₃ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₄ ist ein Ausgangsanschluss der NAND- Schaltungsanordnung 11₁₄ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₅ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₅ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₆ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₆ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₇ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₇ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₈ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₈ angeschlossen. An einen Steuereingangsanschluss des Schaltbauteils 53₉ ist ein Ausgangsanschluss der NAND-Schaltungsanordnung 11₁₉ angeschlossen. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F der siebten Ausführungsform die gleichen Konfigurationen aufweist, wie jede der Komponenten in der ersten bis fünften Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die gleiche Funktionen haben, die Komponenten in der ersten bis fünften Ausführungsform, und ihre Beschreibung wird weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F der siebten Ausführungsform mit Bezug auf 1 bis 3, 6 bis 10 und 26 beschrieben. Jede/r, der Komparator 13, ein Auf- und Abwärtszähler 14, eine Code-Umwandlungs-Schaltungsanordnung 15 und eine Code-Umwandlungs-Schaltungsanordnung 17 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F der siebten Ausführungsform führt gleiche Operationen aus, wie die der ersten bis fünften Ausführungsform.
Ein Thermometercode, bestehend aus einem T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5-Bit und T6-Bit (siehe 6), der sequenziell von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben wird, wird auf gleiche Weise wie in der ersten bis fünften Ausführungsform ausgegeben. Außerdem wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11F durch den Thermometercode auf gleiche Weise verändert, wie in der ersten bis fünften Ausführungsform (siehe 7, 8 und 9).
Wenn sich eine Impedanz wie zuvor verändert, wird die zu vergleichende Spannung Va, die am Anschlusspunkt 11_a auftritt, auf gleiche Weise wie in 8 verändert, wie in der ersten bis fünften Ausführungsform beschrieben. Daher kann ein Thermometercode (Impedanzanpassungsdaten) (10) der von einer Mittelwertbildungs-Schaltungsanordnung 16 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F ausgegeben wird, so stabilisiert werden, dass ein konstanter Wert beibehalten wird und so, dass er sich nicht verändert, selbst wenn die zu vergleichende Spannung Va während gewöhnlicher Operationen verändert wird. Der Thermometercode wird einer Impedanzanpassungs-Schaltungsanordnung zugeführt, die eine Impedanzanpassung erfordert, und wird für die Impedanzanpassung verwendet.
Somit kann die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10F der siebten Ausführungsform zusätzlich zu den Effekten, die in der ersten bis fünften Ausführungsform erzielt werden, den Effekt erzielen, dass durch Verwenden des Gleichstrombauteils (Widerstand) als Impedanzbauteil in der Impedanzveränderungs-Schaltungsanordnung, anstelle des aktiven Elements, wie der P-Kanal-MOSFET, eine Veränderung vermieden werden kann, die durch eine Spannungsänderung in einer Stromquelle verursacht wird, die die Impedanzveränderungs-Schaltungsanordnung aktiviert. Dies dient zur Leistungsverbesserung für die Impedanzanpassung.
Achte Ausführungsform
27 ist ein Diagramm, das eine Impedanzveränderungs-Schaltungsanordnung 11G zeigt, die in eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 100 (nicht gezeigt) einer achten Ausführungsform eingebunden ist. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der achten Ausführungsform unterscheiden sich in hohem Maße von denen der siebten Ausführungsform darin, dass eine Verschiebungsspannung auf unterschiedliche Weise angelegt wird. Das heißt, die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G (nicht gezeigt) der achten Ausführungsform verwendet ein Widerstandsbauteil 57₁ , das einen Widerstand R2 aufweist und ein Widerstandsbauteil 57₁ , das einen Widerstand 2R2 aufweist. Dies er möglicht, dass die Impedanzveränderungs-Schaltungsanordnung 11G Operationen ausführt, die äquivalent zu einer Impedanzveränderungs-Schaltungsanordnung 11E der sechsten Ausführungsform sind. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der achten Ausführungsform gleiche Konfigurationen aufweist, wie die Komponenten in der sechsten Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die die gleichen Funktionen haben, wie Komponenten in der ersten bis fünften Ausführungsform, und ihre Beschreibungen werden weggelassen.
Als Nächstes werden die Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der achten Ausführungsform mit Bezug auf 1, 6, 10, 22, 23 und 27 beschrieben. Jede/r, ein Komparator 13 (nicht gezeigt), ein Auf- und Abwärtszähler 14 (nicht gezeigt), eine Code-Umwandlungs-Schaltungsanordnung 15 (nicht gezeigt) und eine Code-Umwandlungs-Schaltungsanordnung 17 (nicht gezeigt) in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der achten Ausführungsform führt die gleichen Operationen aus, wie die der sechsten Ausführungsform.
Ein Thermometercode, bestehend aus einem T0-Bit, T1-Bit, T2-Bit, T3-Bit, T4-Bit, T5-Bit und T6-Bit (siehe 6), der sequenziell von der Code-Umwandlungs-Schaltungsanordnung 15 ausgegeben wird, wird auf gleiche Weise wie in der sechsten Ausführungsform ausgegeben. Außerdem wird eine Impedanz der Impedanzveränderungs-Schaltungsanordnung 11G durch den Thermometercode auf gleiche Weise verändert, wie in der sechsten Ausführungsform (siehe 22 und 23).
Wenn sich eine Impedanz wie zuvor verändert, wird die zu vergleichende Spannung Va, die am Anschlusspunkt 11_a auftritt, auf gleiche Weise wie in 23 verändert, wie in der sechsten Ausführungsform beschrieben. Daher kann ein Thermometercode (Impedanzanpassungsdaten) (10) der von einer Mittelwertbildungs-Schaltungsanordnung 16 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G ausgegeben wird, so stabilisiert werden, dass ein konstanter Wert beibehalten wird und so, dass er sich nicht verändert, selbst wenn die zu vergleichende Spannung Va während gewöhnlicher Operationen verändert wird. Der Thermometercode wird einer Impedanzanpassungs-Schaltungsanordnung zugeführt, die eine Impedanzanpassung erfordert, und wird für die Impedanzanpassung verwendet.
Somit kann die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der achten Ausführungsform zusätzlich zu den Effekten, die in der sechsten Ausführungsform erzielt werden, den Effekt erzielen, dass durch Verwenden des Gleichstrombauteils (Widerstand) als Impedanzbauteil in der Impedanzveränderungs-Schaltungsanordnung 11G, anstelle des aktiven Elements, wie der P-Kanal-MOSFET, eine Veränderung vermieden werden kann, die durch eine Spannungsänderung in einer Stromquelle verursacht wird, die die Impedanzveränderungs-Schaltungsanordnung 11G aktiviert. Dies dient zur Leistungsverbesserung für die Impedanzanpassung.
Neunte Ausführungsform
28 ist ein Diagramm, das eine Impedanzveränderungs-Schaltungsanordnung 11H zeigt, die in eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H (nicht gezeigt) einer neunten Ausführungsform eingebunden ist. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der achten Ausführungsform unterscheiden sich in hohem Maße von denen der ersten bis achten Ausführungsform darin, dass durch Herstellen von Impedanzwerten der Impedanzveränderungs-Schaltungsanordnung 11H und dadurch, dass ein Gleichstrom-Impedanz-Widerstandsbauteil 12 in Reihe mit der Impedanzveränderungs-Schaltungsanordnung 11H geschaltet ist und übermäßig größer ist als eine Impedanz einer Impedanzanpassungs-Schaltungsanordnung, die eine Impedanzanpassung erfordert, der Einfluss eines Störwiderstands sobald wie möglich beseitigt wird.
Das heißt, 28 zeigt einen Schaltungsanordnungsabschnitt für die Impedanzveränderungs-Schaltungsanordnung 11H und das Widerstandsbauteil 12, die in die Merkmale der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H eingebunden sind. Wie in 28 gezeigt, ist die Impedanzveränderungs-Schaltungsanordnung 11H auf einem Chip 10C platziert, und der Chip 10C ist auf einer Baugruppe 10P montiert. Wie in 28 gezeigt, ist eine Kontaktstelle 11P eines Impedanzveränderungsabschnitts 11VR, angegeben als veränderlicher Widerstand, in der Impedanzveränderungs-Schaltungsanordnung 11H durch einen Verbindungsanschluss 11T an eine Spannungsquelle in Anschluss V_DD angeschlossen, und eine Kontaktstelle 12P (die als Abschnitt äquivalent zu einem Anschlusspunkt 11_a dient) des Impedanzveränderungsabschnitts ist durch einen Störwiderstand 11PR und einen Verbindungsanschluss 12T einer Baugruppe 10P an das Widerstandsbauteil 12 angeschlossen. Das Widerstandsbauteil 12 ist an eine Erde (GND) angeschlossen. Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der neunten Ausführungsform zeichnet sich durch den Impedanzveränderungsabschnitt 11VR und das Widerstandsbauteil 12 aus. Das heißt, die Widerstände dieses Impedanzveränderungsabschnitts 11VR und das Widerstandsbauteil 12 sind so eingestellt, dass sie außergewöhnlich größer sind als das Widerstandsbauteil eines Ausgangspuffers (nicht gezeigt) oder eines Eingangspuffers (nicht gezeigt), die eine Impedanzanpassung erfordern. Beispielsweise sind der Widerstand des Impedanzveränderungsabschnitts 11VR und das Widerstandsbauteil 12 so eingestellt, dass sie hundert Mal größer sind, als der Ausgangspuffer oder der Eingangspuffer, die eine Impedanzanpassung erfordern. Das heißt, dass, wenn der Widerstand des Ausgangspuffers oder des Eingangspuffers, die eine Impedanzanpassung erfordern, 50 Ohm beträgt, der Widerstand des Impedanzveränderungsteils 11VR und des Widerstandsbauteils 12 so eingestellt werden, dass sie 5 kOhm betragen.
Der Impedanzveränderungsabschnitt 11VR von 28 entspricht dem Impedanzveränderungsabschnitt, umfassend die P-Kanal-MOSFETs 11₁ bis 11₉ , die in 4 gezeigt sind und in der ersten bis fünften Ausführungsform verwendet werden, dem Impedanzveränderungsabschnitt, umfassend die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ und 12₂ und 11₃ bis 11₉ , die in 20 gezeigt sind und in der sechsten Ausführungsform verwendet werden, einem Impedanzveränderungsabschnitt, umfassend die Schaltbauteile 53₁ bis 53₉ und die Widerstandsbauteile 54₁ bis 54₉ , die in 26 gezeigt sind und in der siebten Ausführungsform verwendet werden oder einem Impedanzveränderungsabschnitt, umfassend die Schaltbauteile 53₁ bis 53₉ und die Widerstandsbauteile 54₁ bis 54₉ , die in 27 gezeigt sind und in der achten Ausführungsform ver wendet werden. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der neunten Ausführungsform gleiche Konfigurationen aufweist, wie die der Komponenten in der ersten bis sechsten Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die gleiche Funktionen haben, wie Komponenten in der ersten bis achten Ausführungsform, und ihre Beschreibungen werden weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der neunten Ausführungsform mit Bezug auf 28 beschrieben. Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der Ausführungsform führt gleiche Operationen aus, wie die in der ersten bis achten Ausführungsform, ausgenommen die nachfolgend beschriebenen. Das heißt, in der neunten Ausführungsform wird durch Einstellen des Widerstands des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12, so dass sie 100 Mal größer sind als der Widerstand der Widerstandbauteile in dem Ausgangspuffer oder in dem Eingangspuffer, die eine Impedanzanpassung erfordern, beispielsweise wenn der Widerstand des Widerstandsbauteils des Ausgangspuffers oder Eingangspuffers, die eine Impedanzanpassung erfordern, 50 Ohm beträgt, durch Einstellen des Widerstands des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12 auf 5 k Ohm, selbst wenn der Störwiderstand hinzugefügt wird, ein Einfluss des Störwiderstands auf die zu vergleichende Spannung Va verhindert.
Durch Ausführen einer solchen Einstellung ist es möglich, den Einfluss eines Störwiderstands auf ein Hundertstel oder weniger zu reduzieren, verglichen mit einem Fall, in dem der Widerstand des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12 so eingestellt ist, dass er 50 Ohm beträgt, was das Gleiche ist wie die Einstellung des Widerstands des Ausgangspuffers oder Eingangspuffers, die eine Impedanzanpassung erfordern. Wenn beispielsweise der Störwiderstand als 1 (ein) Ohm bekannt ist, und der Widerstand des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12 so eingestellt ist, dass er 50 Ohm beträgt und genauso viel wie für den Ausgangs- oder Eingangspuffer eingestellt ist, die eine Impedanzanpassung erfordern, ist der Einfluss des Störwiderstands 2%. Gemäß der Ausführungsform kann jedoch, wenn ein Widerstands-Sollwert des Ausgangspuffers oder Eingangspuffers, die eine Impedanzanpassung erfordern, 50 Ohm beträgt, durch Einstellen des Widerstands des Impedanzveränderungsabschnitts 11VR und des Widerstandbauteils 12 auf 5 kOhm der Einfluss des Störwiderstands auf 0,02% reduziert werden.
Wenn der Widerstand des Impedanzveränderungsabschnitts 11VR größer gemacht wird, verursacht dies außerdem eine Breite des P-Kanal-MOSFET, die hervorruft, dass der zuvor genannte Widerstand kleiner wird, was eine Gegenmaßnahme gegen elektrostatische Entladung (ESD) erforderlich macht. In diesem Fall kann eine ESD-Schutzschaltung vorgesehen werden.
Somit kann die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10H der neunten Ausführungsform zusätzlich zu den Effekten, die in der ersten bis achten Ausführungsform erzielt werden, den Effekt erzielen, dass durch Einstellen eines Impedanzwerts (Widerstandswerts) der Impedanzveränderungs-Schaltungsanordnung und des Widerstands, so dass sie größer sind als ein Widerstand einer Schaltungsanordnung, die eine Impedanzanpassung erfordert, der Einfluss eines Störwiderstands in der Baugruppe in hohem Maße reduziert werden, und selbst wenn ein Störwiderstand 11PR hinzugefügt wird, der Einfluss des Hinzufügens des Störwiderstands auf eine zu vergleichende Spannung Va vermieden werden kann, was dazu dient, einen Fehler in der Impedanzanpassung zu reduzieren.
Zehnte Ausführungsform
29 ist ein Diagramm, das eine Impedanzveränderungs-Schaltungsanordnung zeigt, die in eine Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I (nicht gezeigt) einer 10. Ausführungsform eingebunden ist. Konfigurationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I der 10. Ausführungsform unterscheiden sich in hohem Maße von denen der ersten bis achten Ausführungsform darin, dass durch Konfigurieren einer Zuführschaltungsanordnung 11V für eine Referenzspannung Vref durch Verwenden eines Störwiderstands, der in einer Schaltungsanordnung enthal ten ist, zum Erzeugen einer zu berücksichtigenden zu vergleichenden Spannung Va der Einfluss des Störwiderstands sobald wie möglich beseitigt wird.
29 zeigt die Zuführschaltungsanordnung 11V für die Referenzspannung Vref zum Zuführen einer Referenzspannung Vref zu einem Komparator 13 in der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I, die die 10. Ausführungsform aufweist. Eine Impedanzveränderungs-Schaltungsanordnung 11I ist auf einem Chip 10C platziert. Der Chip 10C ist auf einer Baugruppe 10P platziert. Wie in 29 gezeigt, ist eine Kontaktstelle 11P im Impedanzveränderungsabschnitt 11VR, angegeben als veränderlicher Widerstand, in der Impedanzveränderungs-Schaltungsanordnung 11I durch einen Verbindungsanschluss 11T an eine Spannungsquelle in Anschluss V_DD angeschlossen, und eine Kontaktstelle 12P (die äquivalent zu einem Anschlusspunkt 11_a ist) ist durch einen Störwiderstand 11PR und einen Verbindungsanschluss 12T einer Baugruppe 10P an das Widerstandsbauteil 12 angeschlossen. Das Widerstandsbauteil 12 ist an eine Erde (GND) angeschlossen.
Die Zuführschaltungsanordnung 11V für eine Referenzspannung Vref, die die 10. Ausführungsform aufweist, besteht aus Widerstandsbauteilen 11R1 und 11R2 (angeschlossen an eine Erde), die angepasst sind, um eine Spannung zu teilen, die von dem Spannungsquellenanschluss V_DD zugeführt wird. Die 10. Ausführungsform der vorliegenden Erfindung ist dadurch gekennzeichnet, dass ein Widerstand des Widerstandsbauteils 11R1 so eingestellt ist, dass er gleich dem des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12 ist, und ein Widerstand des Widerstandsbauteils 11R2 so eingestellt ist, dass er ein Wert ist, der einen Widerstand eines Störwiderstands umfasst. Beispielsweise ist ein Widerstand des Impedanzveränderungsabschnitts 11VR und des Widerstandsbauteils 12 so eingestellt, dass er gleich einem Widerstand eines Ausgangspuffers oder eines Eingangspuffers ist, der eine Impedanzanpassung erfordert, und daher ist ein Widerstand des Widerstandswerts 11R1 so eingestellt, dass er gleich einem Widerstand des Ausgangspuffers oder des Eingangspuffers ist. Der Widerstand des Widerstandsbauteils 11R2 ist so eingestellt, dass ein Wert ist, der durch Addieren eines Widerstands des Störwiderstands 11PR zum Widerstand des Ausgangspuffers oder des Eingangspuffers, die eine Impedanzanpassung erfordern, erhalten wird. Wenn ein Wi derstand eines Widerstandsbauteils eines Ausgangspuffers oder Eingangspuffers, die Impedanzanpassung erfordern, 50 Ohm beträgt, und ein Widerstand eines Störwiderstands 11PR 1 Ohm als bekannter Wert beträgt, ist ein Widerstand des Widerstandsbauteils 11R2 so eingestellt, dass er 51 Ohm beträgt.
Darüber hinaus entspricht der Impedanzveränderungsabschnitt 11VR, der in 29 gezeigt ist, einem Impedanzveränderungsabschnitt, umfassend P Impedanzbauteile (P-Kanal-MOSFET) 11₁ bis 11₉ , die in 4 gezeigt sind und in der ersten bis fünften Ausführungsform verwendet werden, dem Impedanzveränderungsabschnitt, umfassend die Impedanzbauteile (P-Kanal-MOSFETs) 12₁ und 12₂ und 11₃ bis 11₉ , die in 20 gezeigt sind und in der sechsten Ausführungsform verwendet werden, einem Impedanzveränderungsabschnitt, umfassend die Schaltbauteile 53₁ bis 53₉ und die Widerstandsbauteile 54₁ bis 54₉ , die in 26 gezeigt sind und in der siebten Ausführungsform verwendet werden oder einem Impedanzveränderungsabschnitt, umfassend die Schaltbauteile 53₁ bis 53₉ und die Widerstandsbauteile 54₁ bis 54₉ , die in 27 gezeigt sind und in der achten Ausführungsform verwendet werden. Da jede der Komponenten der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I der zehnten Ausführungsform gleiche Konfigurationen aufweist, wie die der Komponenten in der ersten bis achten Ausführungsform, ausgenommen die zuvor beschriebenen Komponenten, sind gleiche Bezugszeichen Komponenten zugeordnet, die gleiche Funktionen haben wie Komponenten in der ersten bis achten Ausführungsform, und ihre Beschreibungen werden weggelassen.
Als Nächstes werden Operationen der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I (nicht gezeigt) der 10. Ausführungsform mit Bezug auf 29 beschrieben. Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10I (nicht gezeigt) der Ausführungsform führt gleiche Operationen aus, wie die in der ersten bis achten Ausführungsform, ausgenommen die nachfolgend beschriebenen. Das heißt, in der 10. Ausführungsform kann, dadurch, dass ein Verhältnis eines Widerstands des Impedanzveränderungsabschnitts 11VR zu einem Widerstand, der durch Addieren eines Widerstands des Störwiderstands 11PR zu einem Widerstand des Widerstandsbauteils 12 erhalten wird, gleich einem Verhältnis des Widerstandsbauteils 11R1 zum Wider standsbauteil 11R2 gemacht wird, selbst wenn der Störwiderstand 11PR hinzugefügt wird, der Einfluss des Hinzufügens des Störwiderstands und/oder der Veränderung einer Stromversorgungsspannung auf die Genauigkeit im Vergleich zum Komparator 13 verhindert werden. Indem die zuvor genannte Beziehung sowohl beim Konstruktionsprozess als auch beim Herstellungsprozess aufrechterhalten wird, wird ein beabsichtigter Zweck erreicht.
Durch Ausführen einer solchen Einstellung kann, selbst wenn eine Spannung entsprechend einer Spannungsänderung, die von dem Spannungsquellenanschluss V_DD zugeführt wird und/oder einem Störwiderstand einer zu vergleichenden Spannung Va hinzugefügt werden, die an der Kontaktstelle 12P auftritt, die äquivalent zu einem Anschlusspunkt 11_a ist, der in 1 gezeigt ist, da eine Spannungsänderung äquivalent zu einem Betrag der Addition der Spannungen auch in einer Referenzspannung Vref auftritt, die an einem Anschlusspunkt zwischen dem Widerstandsbauteil 11R1 und dem Widerstandsbauteil 11R2 bei einer gleichen Rate auftreten, ein Einfluss der Veränderung der Spannung, die von dem Spannungsquellenanschluss V_DD und/oder dem Störwiderstand zugeführt wird, auf die Genauigkeit im Vergleich im Komparator 13 verhindert werden, wodurch ermöglicht wird, dass exakte Impedanzanpassungsdaten auf stabile Weise erzeugt werden. Wenn beispielsweise eine Steuerung so ausgeübt wird, dass ein Widerstand eines Störwiderstands 1 Ohm als bekannter Wert beträgt und ein Widerstand des Widerstandsbauteils 12 so eingestellt ist, dass er 50 Ohm beträgt und gleich einem Widerstand eines Widerstandsbauteils eines Ausgangspuffers oder eines Eingangspuffers ist, die eine Impedanzanpassung erfordern, und ein Widerstand des Impedanzveränderungsabschnitts 11VR so eingestellt ist, dass er 50 Ohm beträgt und gleich einem Widerstand eines Widerstand Bauelemente des Ausgangspuffers oder Eingangspuffers ist, die eine Impedanzanpassung erfordern, wenn ein Widerstand des Widerstandsbauteils 11R1 so eingestellt ist, dass es 51 Ohm in einem Konstruktionsprozess beträgt, und wenn ein Widerstand des Widerstandsbauteils 11R1 55 Ohm beträgt und ein Widerstand des Widerstandsbauteils 11R2 56,1 Ohm in einem Herstellungsprozess beträgt, wird eine Rate eines Widerstands Rref1 des Widerstandsbauteils 11R1 zu einem Widerstand Rref2 des Widerstandsbauteils 11R2 sowohl im Konstruktionsprozess als auch im Herstellungsprozess 1,02, und daher kann ein beabsichtigter Zweck erzielt werden.
Die Impedanzanpassungs-Datenausgabe-Schaltungsanordnung 10G der neunten Ausführungsform kann somit zusätzlich zu Effekten, die in der ersten bis achten Ausführungsform erzielt werden, den Effekt erzielen, dass, indem ein Verhältnis eines Widerstands des Impedanzveränderungsabschnitts 11R zu einem Wert, der durch einen Widerstand des Störwiderstands 11PR zu einem Widerstand des Widerstandsbauteils 12 erhalten wird, gleich einem Verhältnis eines Widerstands des Widerstandsbauteils 11R1 zu einem Widerstand des Widerstandsbauteils 11R2 ist, selbst wenn der Störwiderstand 11PR hinzugefügt wird, der Einfluss der Addition des Störwiderstands und/oder der Veränderung einer Spannung, die von dem Spannungsquellenanschluss V_DD zugeführt worden ist, auf die Genauigkeit im Vergleich zum Komparator 13 verhindert werden kann, wodurch ermöglicht wird, dass exakte Impedanzanpassungsdaten auf stabile Weise erzeugt werden können.
Es ist offensichtlich, dass die vorliegende Erfindung nicht auf die zuvor genannten Ausführungsformen beschränkt ist, sondern verändert und modifiziert werden kann, ohne vom Umfang und Geist der Erfindung abzuweichen. In der zuvor genannten ersten Ausführungsform ist beispielsweise ein Beispiel gezeigt, in dem der P-Kanal-MOSFET verwendet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt, das heißt, anstelle des P-Kanal-MOSFET kann ein N-Kanal-MOSFET verwendet werden. Dies kann auf andere Ausführungsformen angewandt werden. In der ersten Ausführungsform kann außerdem das Impedanzbauteil (P-Kanal-MOSFET) 11₉ unter Verwendung eines Transfergatters konfiguriert werden, so dass eine lineare Kennlinie einer Impedanz verbessert wird, um die Leistung der Impedanzanpassungs-Datenausgabe-Schaltungsanordnung zu verbessern.
In der sechsten Ausführungsform kann außerdem eine Spannung, die verwendet wird, um eine zu vergleichende Spannung Va zu verändern, die auftritt, wenn ein Abwärtssignal vom Komparator ausgegeben wird, auf eine andere Spannung eingestellt werden als eine Spannung entsprechend +1/4, das heißt, auf eine Spannung entsprechend einem Schritt mehr als +¼ und einem Schritt weniger als +½.
Außerdem können in der ersten und zweiten Ausführungsform andere Kanalbreiten verwendet werden als in der ersten und zweiten Ausführungsform, indem sie kombiniert werden und ermöglicht wird, dass eine Verschiebungsspannung an eine zu vergleichende Spannung Va angelegt wird.
Die Anzahl der Synchronisierungs-Schaltungsanordnungen, die als Verschiebungsregister dienen, die in der Mittelwertbildungs-Schaltungsanordnung in der ersten Ausführungsform eingebunden sind, können außerdem ungerade Vielfache von 2, 3 oder Ähnlichem sein.
In der ersten und vierten Ausführungsform können außerdem Vielfache von vier verwendet werden. In der fünften Ausführungsform werden sechs Werte verwendet, es können jedoch auch beispielsweise drei Werte, fünf Werte, sieben Werte oder Ähnliches verwendet werden.
Anstelle der Widerstandsbauteile 12 und 13, die in den zuvor aufgeführten Ausführungsformen verwendet werden, können auch andere Gleichstrom-Impedanzbauteile, wie eine Diode oder Ähnliches, verwendet werden. Ein beliebiges Impedanzbauteil kann verwendet werden, solange das Element eine zu vergleichende Spannung Va ausgeben kann.
In jeder der Ausführungsformen ist außerdem ein Beispiel gezeigt, in dem ein MOSFET verwendet wird, anstelle des MOSFET können jedoch auch bipolare Transistoren verwendet werden.

Claims

Verfahren zur Erzeugung eines Steuersignals zur Impedanzanpassung zum Einstellen einer Ausgangsimpedanz eines Ausgangspuffers oder einer Eingangsimpedanz eines Eingangspuffers durch Vergleichen einer Ausgangsspannung, die von einer Impedanzveränderungs-Schaltungsanordnung (11) ausgegeben wird, mit einer Bezugsspannung, durch Erhöhen der Ausgangsspannung in regelmäßigen vorbestimmten Zeitabständen um eine erste oder vierte vorbestimmte Spannung, wenn die Ausgangsspannung kleiner ist als die Bezugsspannung, durch Verringern der Ausgangsspannung in den regelmäßigen vorbestimmten Zeitabständen um eine zweite oder dritte vorbestimmte Spannung, wenn die Ausgangsspannung größer ist als die Bezugsspannung, durch Erzeugen des Steuersignals basierend auf einem Ergebnis aus dem Vergleich, und durch Verwenden des erzeugten Steuersignals zum Erhöhen oder Verringern der Ausgangsspannung, wobei das Verfahren gekennzeichnet ist durch: einen Schritt des Einstellens eines Verhältnisses zwischen den ersten bis vierten vorbestimmten Spannungen, derart, dass die dritte vorbestimmte Spannung, die zu verwenden ist, wenn eine Änderung in der Ausgangsspannung von ihrem erhöhenden Zustand auf ihren verringernden Zustand geschaltet wird, und die vierte vorbestimmte Spannung, die zu verwenden ist, wenn eine Änderung in der Ausgangsspannung von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, jeweils einen Wert aufweisen, der kleiner ist als die erste vorbestimmte Spannung, die zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung weiterhin erhöht wird, und die zweite vorbestimmte Spannung, die zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung weiterhin vermindert wird, und derart, dass eine Spannung, die durch Addieren der dritten und der vierten vorbestimmten Spannung erhalten wird, einen Wert aufweist, der kleiner als die erste vorbestimmte Spannung und die zweite vorbestimmte Spannung ist.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste vorbestimmte Spannung und die zweite vorbestimmte Spannung jeweils konstant gemacht werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ausgangsspannung in jedem angegebenen Zeitraum geändert wird, und Werte, die durch die Steuersignale gegeben werden, die basierend auf einem Ergebnis aus dem Vergleich erzeugt werden, der in jedem angegebenen Zeitraum vorgenommen wird, in einer vorbestimmten Zeit gemittelt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beim Ändern der Ausgangsspannung ein Erhöhungswert, der zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung erhöht wird, und ein Verringerungswert, der zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung verringert wird, unterschiedlich voneinander gemacht werden.
Schaltungsanordnung zum Erzeugen eines Steuersignals zur Impedanzanpassung, die Folgendes umfasst: – einen Komparator (13) zum Vergleichen einer Ausgangsspannung, die von einer Impedanzveränderungs-Schaltungsanordnung (11) ausgegeben wird, mit einer Bezugsspannung; – einen Auf- und Abwärtszähler (14) zum inkrementellen Erhöhen eines Zählwerts in regelmäßigen vorbestimmten Zeitabständen, wenn die Ausgangsspannung kleiner ist als die Bezugsspannung, und zum Erniedrigen eines Zählwerts um Eins in den regelmäßigen vorbestimmten Zeitabständen, wenn die Ausgangsspannung größer ist als die Bezugsspannung; – die Impedanzveränderungs-Schaltungsanordnung (11) zum Ändern eines Wertes der Ausgangsspannung basierend auf dem Zählwert; und – eine Steuersignalerzeugungs-Schaltungsanordnung (16) zum Erzeugen und Ausgeben des Steuersignals zur Impedanzanpassung; dadurch gekennzeichnet, dass: – die Impedanzveränderungs-Schaltungsanordnung (11) – derart eingestellt ist, dass ein Erhöhungswert, um den der Wert der Ausgangsspannung erhöht wird, und ein Verringerungswert, um den der Wert der Ausgangsspannung verringert wird, unterschiedlich voneinander gemacht werden, wenn ein Wert der Ausgangsspannung geändert wird, und – einen Wert der Ausgangsspannung ändert, derart, dass ein Wert, der als Erhöhungs-/Verringerungswert zu verwenden ist, wenn eine Änderung in der Ausgangsspannung von ihrem erhöhenden Zustand auf ihren verringernden Zustand geschaltet wird, oder wenn eine Änderung in der Ausgangsspannung von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, kleiner ist als ein Wert, der als Verringerungs-/Erhöhungswert in jeder Zählung zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung weiterhin erhöht oder verringert wird, und – derart, dass ein Wert, der durch Addieren eines Wertes, der als der Verringerungswert zu verwenden ist, wenn eine Änderung in der Ausgangsspannung von ihrem erhöhenden Zustand auf ihren verringernden Zustand geschaltet wird, und eines Wertes, der als der Erhöhungswert zu verwenden ist, wenn eine Änderung in der Ausgangsspannung von ihrem verringernden Zustand auf ihren erhöhenden Zustand geschaltet wird, kleiner ist als ein Wert, der als der Verringerungs-/Erhöhungswert in jeder Zählung zu verwenden ist, wenn bewirkt wird, dass die Ausgangsspannung weiterhin erhöht oder verringert wird, und – wobei die Steuersignalerzeugungs-Schaltungsanordnung (16) das Steuersignal zur Impedanzanpassung basierend auf einem Durchschnittswert der während einer vorbestimmten Anzahl der Zeitabstände gemessenen Zählwerte erzeugt und ausgibt.
Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass die Impedanzveränderungs-Schaltungsanordnung (11F, 11G) zwei Impedanzbauteile (53₁ bis 53₉ , 55₁ bis 55₉ , 57₁ ) umfasst, die in Reihe zwischen einer Stromquelle und einer Masse geschaltet sind, und dadurch, dass die Ausgangsspannung von einem Anschlusspunkt beider Impedanzbauteile (53₁ bis 53₉ , 55₁ bis 55₉ , 57₁ ) ausgegeben wird, und dadurch, dass die Impedanzbauteile (53₁ bis 53₉ , 55₁ bis 55₉ , 57₁ ), die mit der Stromquelle verbunden sind, Transistoren sind, die parallel geschaltet sind und deren Impedanzwerte gemäß dem Zählwert geändert werden, und ein auf dem Zählwert basierendes Signal in ein Gatter von jedem der Transistoren eingegeben wird.
Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Impedanzbauteile (53₁ bis 53₉ , 55₁ bis 55₉ , 57₁ ), die mit der Stromquelle verbunden sind, anstatt aus den Transistoren aus einem Schaltbauteil (53₁ bis 53₉ ) und einem in Reihe geschalteten Widerstand (55₁ bis 55₉ , 57₁ ) bestehen, und dadurch, dass das Schaltbauteil (53₁ bis 53₉ ) abhängig von einem auf dem Zählwert basierenden Signal geschlossen oder geöffnet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Wert der Ausgangsspannung, wenn der Wert der Ausgangsspannung um die erste oder die vierte vorbestimmte Spannung erhöht wird, sich von dem Wert der Ausgangsspannung unterscheidet, wenn der Wert der Ausgangsspannung um die zweite oder die dritte vorbestimmte Spannung verringert wird.
Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass sich der Wert der Ausgangsspannung, wenn der Wert der Ausgangsspannung um den Erhöhungswert erhöht wird, von dem Wert der Ausgangsspannung unterscheidet, wenn der Wert der Ausgangsspannung um den Verminderungswert verringert wird.
Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Auf- und Abwärtszähler (14) den Zählerwert und ein UpDn-Signal ausgibt, das angibt, ob die Ausgangsspannung basierend auf einem Ausgang von dem Komparator (13) erhöht oder verringert werden sollte; und die Impedanzveränderungs-Schaltungsanordnung (11) zum Ändern eines Wertes der Ausgangsspannung basierend auf dem Zählwert und dem UpDn-Signal bestimmt ist, wobei die zu ändernde Ausgangsspannung derart eingestellt wird, dass sie einen Wert aufweist, der sich von einer anderen zu ändernden Ausgangsspannung unterscheidet, wenn Werte des UpDn-Signals sich, sogar wenn sie in dem Zählwert gleich sind, voneinander unterscheiden.