-
HINTERGRUND
DER ERFINDUNG Gebiet der Erfindung
-
Die Erfindung betrifft ein Mobilkommunikationssystem,
spezieller eine Mobilstation für
ein CDMA(Codemultiplex-Vielfachzugriff)-Mobilkommunikationssystem,
das in eine Vorwärtsübertragungsstrecke
zur Datendemodulation eingesetzte Pilotsignale verwendet, und ein
in der Mobilstation zu verwendendes Detektionsverfahren.
-
Beschreibung
der einschlägigen
Technik
-
Ein Kohärenz-Detektionsverfahren unter Verwendung
eines PLL (Phase Locked Loop)-Kreises und ein Differenz-Detektionsverfahren
sind als herkömmliche
Detektions(Demodulations)verfahren bekannt.
-
Beim Kohärenz-Detektionsverfahren werden Verschiebungen
einer Trägerfrequenz
und der Phase in einem Trägerband
zwischen Sendeempfängern durch
einen PLL-Kreis auf der Empfängerseite
kompensiert. In einem Mobilkommunikationssystem mit einem Kohärenz-Detektionsverfahren
kann ein PLL-Kreis dem Zustand (Dynamikcharakteristik) nicht folgen,
wenn wegen einer sich bewegenden Mobilstation Signalschwund oder
dergleichen auftritt, und es besteht ein Problem einer beträchtlich
verringerten Fehlerratefunktion.
-
Beim Differenz-Detektionsverfahren
werden Daten andererseits durch Differenzcodierung in Phasendifferenzen
eines Sende- Signals
gewandelt und von einem Sender gesendet. Im Empfänger werden Daten durch Differenzcodierung
demoduliert, ohne die Absolutphase der Daten zu erhalten. Durch
dieses Verfahren wird, obwohl es nicht erforderlich ist, dafür zu sorgen,
dass die Frequenz und die absolute Phase beim Empfänger und
beim Sender übereinstimmen,
die Fehlerratefunktion selbst dann beeinträchtigt (statische Charakteristik),
wenn die Mobilstation steht.
-
Als eines von Detektionsverfahren,
die gewährleisten,
dass die Fehlerratefunktion sowohl bei dynamischer als auch bei
statischer Charakteristik nicht beeinträchtigt ist, wurde ein Datendemodulationsverfahren
vorgeschlagen, das in eine Vorwärtsübertragungsstrecke
(Kanal) eingesetzte Pilotsignale verwendet, wie z. B. in "A study
on Demodulation Method for CDMA Mobile Phone" von Hideshi MURAI
et al. in Spring Symposium of 1994 of the Institute of Electronics,
Information and Communication Engineers, A-5 Spread Spectrum, A-268,
S. 1 – 270 (1994)
vorgeschlagen.
-
Ein anderes Direktsequenz-CDMA-System für ISDN-
und Drahtlos-TV-Telefon-Anwendungen, das Vollduplexkommunikation
durch Unterteilen eines Bereichs von Frequenzen in ein Vorwärtsübertragungsstrecke-
und ein Rückwärtsübertragungsstrecke-Band
handhabt, ist in "DS/CDMA prototype System transmitting low bit-rate
voice and high bit-rate ISDN Signals" von Nobukazu DOI, Takashi
YANO und Naoya KOBAYASHI in Proceedings of IEEE VTC 1994, Vol. 1,
B. – 10.
Juni, 1994, New York, USA, S. 51 bis 55 beschrieben.
-
Die 2 veranschaulicht
die Prozedur einer Signal-Modulation/Demodulation in einer Basisstation 51 und
einer Mobilstation 52 in einem herkömmlichen CDMA-Mobilkommunikationssystem
unter Verwendung von in eine Vorwärtsübertragungsstrecke eingesetzten
Pilotsignalen.
-
Die Basisstation 21 wandelt
ein Sendesignal (Datensignal) für
jede Mobilstation 52 durch einen Seriell-Parallel-Wandler
oder eine Codierschaltung in zwei Serien von Datensignalen (I, Q)
50 um und liefert diese Datensignale I und Q an jeweilige Multiplizierer 501A und 501B,
um sie unter Verwendung von Spreizcodes (PN_ID,
PN_QD) 54 für Datensymbole zu spreizen.
-
Z. B. werden als Spreizcodes Codes
mit 128-Chip-Länge
mit einer Symbolrate verwendet, die 128 mal schneller als die der
Datensignale ist. Jeder Code (Bit "1" oder "0") der Sendedaten wird
in ein Codemuster aus 128 Chips und in ein phaseninvertiertes Codemuster
gewandelt.
-
Die durch die Spreizcodes 54 gespreizten Datensignale
I und Q werden in den Multiplizierern 502A und 502B
z. B. durch QPSK (Quadrature Phase Shift Keying) einem Quadratur-Multiplexvorgang unterzogen,
und danach werden sie in einem Addierer 503 zueinander
addiert und dann von einer Antenne in Form von Funkwellen in einem
Funkfrequenzband 55 gesendet. Die 10A zeigt
eine Beziehung zwischen den Kombinationen der Werte ("1" und "0") der
Signale I und Q und der Signalkonstellation durch QPSK.
-
Um mit mehreren Mobilstationen zu
kommunizieren, weist die Basisstation einen für jede Mobilstation spezifischen
Datensymbol-Spreizcode zu, um mehrere Signalkanäle zu erzeugen. Z. B. werden
im Kanal X die Datensignale I(X) und Q(X) durch Spreizcodes PN_ID(X) und PN_QD(X)
gespreizt, die für
den Kanal (X) spezifisch sind, wohingegen in einem Kanal Y die Datensignale
I(Y) und Q(Y) durch Spreizcodes PN_ID(Y)
und PN_QD(Y) gespreizt werden, die für den Kanal
(Y) spezifisch sind.
-
Zusätzlich zu Datensignalen für mehrere
Kanäle
sendet die Basisstation 51 Pilotsignale, die in jeder Mobilstation 52 als
Referenzsignal für
die Demodulation von Datensignalen verwendet werden. Als Pilotsignale
werden zwei Serien von Signalen I(P) und Q(P) mit festem Bitmuster
(kontinuierliches Muster von Bits "1") durch Spreizcodes PN_IP und PN_QP gespreizt,
wie sie für
jeden Pilotsignalkanal spezifisch sind, mit einem Chipmuster, das
von dem der Datensymbol-Spreizcodes 54 verschieden
ist, es erfolgt ein Quadratur-Multiplexvorgang
auf ähnliche Weise
wie für
die Datensignale, und sie werden als Funkwellen im selben Funkfrequenzband 55 wie
dem der Datensignale gesendet.
-
Die 2 zeigt
eine Quadraturmultiplexschaltung, und zwar der Einfachheit der Zeichnung halber
nur für
einen einzelnen Kanal. In einer tatsächlichen CDMA-Sendeschaltung
werden Signale mehrerer Kanäle
(Datensignalkanäle
und Pilotsignalkanäle),
die durch spezielle Spreizcodes einer Bandspreizung unterzogen wurden,
für jede
der Signalkomponenten I und Q gemultiplext und für einen Quadratur-Multiplexvorgang
an die Multiplizierer 502A und 502B geliefert.
-
In jeder Mobilstation 52 werden
durch die Antenne empfangene Signale an Multiplizierer 504A und 504B geliefert,
um sie mit Signalen mit einer durch einen Oszillator 520 erzeugten
Ortsoszillatorfrequenz einer Quadraturdemodulation zu unterziehen.
Ausgangssignale dieser Detektorschaltung werden an TPFs (Tiefpassfilter) 56A und 56B geliefert, um
hochfrequente Komponenten zu beseitigen und Empfangssignale (I',
Q') 1 zu erhalten.
-
Da ein Oszillator 510 für einen
Quadratur-Multiplexvorgang in der Basisstation und der Quadratur-Detektions(Demodulations)Oszillator 520 in
jeder Mobilstation synchron arbeiten, enthalten die demodulierten
Empfangssignale (I', Q') 1 Signalwertfehler, die durch eine Phasenverschiebung
(oder Frequenzverschiebung) gegenüber der Phase (Frequenz) auf
der Modulationsseite verursacht sind. Die Quadraturdemodulation
durch den Oszillator 520 ist vorläufig, so dass die Empfangssignale
(I', P') 1 einer Signalverarbeitung unterzogen werden müssen, um Phasenfehler
zu beseitigen (nachfolgend als Phasenkorrektur bezeichnet).
-
Die 3 zeigt
den Aufbau einer herkömmlichen
Mobilstations-Demodulatorschaltung zum Entfernen von durch Phasenverschiebung
hervorgerufenen Signalwertfehlern aus den Empfangssignalen (I', P')
1 und zum Regenerieren der Datensignale (I, Q), die gleich wie die
von der Basisstation gesendeten sind.
-
Eine Pilotsignal-Rückspreizschaltung 21 führt eine
Rückspreizung
der Empfangssignale 1 unter Verwendung von Spreizcodes 26 für das Pilotsymbol
aus, und sie erzeugt Phasenabweichungssignale (ΔcosΦ, ΔsinΦ) 22, die sich abhängig vom Phasenverschiebungswinkel ändern. Eine
Mittelungsschaltung 23 mittelt die von der Rückspreizschaltung 21 ausgegebenen
Phasenabweichungssignale (ΔcosΦ, ΔsinΦ) 22 für eine Periode
mehrerer Chips und erzeugt Korrektursignale (ΔCOSΦ, ΔSINΦ) 24, die an eine Phasenkorrekturschaltung 30 geliefert
werden. Eine Spreizcode-Erzeugungsschaltung 25 erzeugt
Pilotsymbol-Spreizcodes (PN_ID, PN_QD), die an die Pilotsignal-Rückspreizschaltung 21 zu
liefern sind, sowie Datensymbol-Spreizcodes (PN_ID, PN_QD), die an
eine Datensignal-Rückspreizschaltung 32 zu
liefern sind, die später
beschrieben wird. Die Datensymbol-Spreizcodes (PN_ID,
PN_QD) verfügen über ein für jeden Signalkanal spezifisches Codemuster.
-
Eine Verzögerungsschaltung 28 verzögert die
Empfangssignale 1 entsprechend einer Zeitdauer, die der
Zeit entspricht, die die Mittelungsschaltung 23 dazu benötigt, einen
Mittelungs prozess für
die Phasenabweichungssignale (ΔcosΦ, ΔsinΦ) auszuführen. Die
Phasenkorrekturschaltung 30 korrigiert die Phasen der von
der Verzögerungsschaltung 28 ausgegebenen
Signale 29. Eine Datensignal-Rückspreizschaltung 32 führt eine
Rückspreizung
der phasenkorrigierten Signale 21 mittels der Datensymbol-Spreizcodes 27 aus.
Akkumulatoren 34 wandeln die von der Rückspreizschaltung 32 ausgegebenen Datensignale 33 mit
der Chiprate in demodulierte Daten (I, Q) mit der Symbolrate des
Sendesignals um.
-
Unter Bezugnahme auf die 10B wird eine Beziehung zwischen einem
Sendesignal von der Basisstation und einem Empfangssignal 1 in
einer Mobilstation beschrieben, während einem Pilotsignal Aufmerksamkeit
geschenkt wird, dessen Signale (I, Q) immer als Werte (1, 1) gesendet
werden.
-
Ein Pilotsignal P1, das von der Basisstation im
ersten Sektor der I-Q-Signalkonstellation mit dem Wert (I = 1, Q
= 1) gesendet wird, ändert
sich in der Mobilstation in eine I'-Q'-Signalkonstellation mit dem Wert
(I = i', Q = q'), wenn angenommen wird, dass der Phasenverschiebungswinkel Φ ist. Wenn
der Phasenverschiebungswinkel Φ größer als π/2 ist, wird das
Pilotsignal P1 in der Mobilstation als Signal in einem anderen Sektor
(zweiter bis vierter Sektor) in der I'-Q'-Signalkonstellation empfangen, und
es nimmt einen Wert ein, der vom Sendesignal in der Basisstation
ziemlich verschieden ist.
-
Unter der Annahme, dass das Pilotsignal
P1 in der I'-Q'-Signalkonstellation im Wesentlichen den Wert i =
q aufweist, wie es durch einen Punkt P2 gekennzeichnet ist, wird
der Phasenverschiebungswert (Winkel Φ) zwischen der I'-Q'-Signalkonstellation
und der I-Q-Signalkonstellation aus den Werten der Komponenten I
und Q des empfangenen Pilotsignals erfasst.
-
Es wird erneut auf die 3 Bezug genommen, gemäß der die
Pilotsignal-Rückspreizschaltung 21 eine
Rückspreizung
der empfangenen Signale (I', Q') 1 unter Verwendung der Pilotsymbol-Spreizcodes 26 ausführt. Von
den Empfangssignalen 1 werden die Signalkomponenten I'
in Multiplizierer 210A und 211A eingegeben, wohingegen
die Signalkomponenten Q' in Multiplizierer 210B und 211B eingegeben werden.
Der Wert PN_IP des Pilotsymbol-Spreizcodes
26 für
die Komponenten I wird an die Multiplizierer 210A und 210B geliefert,
wohingegen der Wert PN_QP des Pilotsymbol-Spreizcodes
26 für
die Komponenten P an die Multiplizierer 211A und 211B geliefert
wird. Die Ausgangssignale der Multiplizierer 210A und 211B werden
durch einen Addierer 212A zueinander addiert, wohingegen
die Ausgangssignale der Multiplizierer 210B und 211A durch
einen Subtrahierer 212B voneinander subtrahiert werden.
-
Wegen der oben beschriebenen Phasenverschiebung
enthalten beide Empfangssignale I' und Q' die Komponenten I und
Q der gesendeten Pilotsignale. In der Pilotsignal-Rückspreizschaltung 21 wird das
Empfangssignal I' einer Rückspreizung
durch die Spreizcodes PN_IP und PN_QP unterzogen, um die Komponenten Ii und
Iq des Pilotsignals zu erhalten, wohingegen das Empfangssignal Q'
durch die Spreizcodes PN_IP und PN_QP einer Entspreizung unterzogen wird, um
die Komponenten Qi und Qq des Pilotsignals zu erhalten. Ferner werden
die Komponenten Ii und Qq durch den Addierer 212A zueinander
addiert, um das Phasenabweichungssignal ΔcosΦ zu erhalten, das proportional
zu COSΦ ist, wohingegen
die Komponenten Qi durch den Subtrahierer 212B von den
Komponenten Iq subtrahiert werden, um das Phasenabweichungssignal ΔsinΦ proportional
zu SINΦ zu
erhalten.
-
Die Mittelungsschaltung 23 mittelt
die von der Rückspreizschaltung 21 ausgegebenen
Phasenabweichungssignale (ΔcosΦ, ΔsinΦ) 22 für eine Periode
mehrerer Chips, und sie erzeugt Phasenkorrektursignale (ΔCOSΦ, ΔSINΦ) 24, aus
denen Rauschsignale entfernt sind.
-
Die Mittelungsschaltung 23 besteht
z. B., wie es in der 4 dargestellt
ist, aus zwei Analogwert-Schieberegistern (Seriell-Parallel-Wandlern) und
zwei Addierern 235 und 236. Die zwei Schieberegistern
bestehen aus mehreren 1-Chip-Verzögerungsgattern (Dc) 230, die
in Reihe geschaltet sind, um die Phasenabweichungssignale ΔcosΦ und ΔsinΦ zu verschieben.
Die Addierer 235 und 236 addieren die Ausgangssignale
der jeweiligen Verzögerungsgatter 230.
-
Ein einem Symbol entsprechendes Verzögerungsgatter
Ds wird durch serielles Verbinden von 128 1-Chip-Verzögerungsgattern
(Dc) 230 gebildet. Bei diesem Beispiel besteht jedes Schieberegister aus
drei seriell verbundenen Symbolverzögerungsgattern 231, 232 und 233,
und die Werte der Phasenabweichungssignale ΔcosΦ und ΔsinΦ, die den auf einer Zeitachse
kontinuierlichen 128 × 3
Chips entsprechen, werden durch die Addierer 335 und 336 addiert,
um dadurch die Phasenkorrektursignale ΔcosΦ und ΔsinΦ zu erhalten, wobei Rauschsignale durch
Mittelungsbildung beseitigt sind.
-
Die Verzögerungsschaltung 28 besteht
z. B., wie es in der 5 dargestellt
ist, aus zwei Analogwert-Schieberegistern (Verzögerungsschaltung), von denen
jedes aus mehreren in Reihe geschalteten 1-Chip-Verzögerungsgattern
Dc 280 besteht. Die Anzahl N der für die Mittelungsschaltung 23 benötigten Verzögerungschips
(bei diesem Beispiel N = 128 × 3) und
die Anzahl M der für
die Verzögerungsschaltung 28 benötigten Verzögerungschips
genügen
der Bedingung M = (N – 1)/2.
-
Diese Bedingung wird erstellt, da
die Phasenabweichungen der empfangenen Datensignale durch die Phasenkorrekturwerte
kor rigiert werden, wie sie durch eine Gruppe von Pilotsignalen erhalten werden,
die sich über
eine vorbestimmte Anzahl von Chips vor und hinter den empfangenen
Datensignalen erstrecken.
-
Bei diesem Beispiel gilt M = 191,5.
Daher wird die Anzahl M der Verzögerungschips
auf "191" oder "192" eingestellt. Ds 281 ist eine Verzögerungsgattereinheit
entsprechend einem Symbol mit 128 1-Chip-Verzögerungsgattern Dc 280. Um die
Gesamtanzahl der Verzögerungschips
auf "191" oder "192" einzustellen, wird die Verzögerungsgattereinheit 281 mit
einer Halbsymbol-Verzögerungseinheit Ds'
282 verbunden, die aus 63 oder 64 1-Chip-Verzögerungsgattern Dc 280 besteht.
-
In der Phasenkorrekturschaltung 30,
wie sie z. B. in der 6 dargestellt
ist, werden die Komponenten I' und Q' der von der Verzögerungsschaltung 28 ausgegebenen
verzögerten
Daten 29 durch Multiplizierer 301A, 301B, 302A und 302B jeweils
mit den Korrektursignalen 24 für COSΦ und SINΦ multipliziert, und durch einen
Addierer 303A und einen Subtrahierer 303B werden
eine Addition und eine Subtraktion ausgeführt, um die durch die Phasenverschiebung
hervorgerufenen Fehler der empfangenen Datensignalwerte zu korrigieren.
Auf diese Weise kann die Datenrückspreizschaltung 32 die
empfangenen Datensignale (I, Q) 35 demodulieren.
-
Wie oben beschrieben, werden in der
Demodulationsschaltung eines herkömmlichen CDMA-Mobilkommunikationssystems
ein Mittelungsprozess für aus
Pilotsignalen erfassten Phasenabweichungen sowie ein Verzögerungs-
und Phasenkorrekturprozess für
empfangene Datensignale mit der Chiprate von Spreizcodes ausgeführt. Daher
müssen
die Schaltungsabschnitte zum Ausführen dieser Prozesse synchron
mit Taktsignalen hoher Geschwindigkeit betrieben werden, so dass
die Aufbaukomponenten der Demodulationsschaltung teuer werden und
der Energie verbrauch hoch wird.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Es ist eine Aufgabe der Erfindung,
eine Mobilstation eines CDMA-Mobilkommunikationssystems und ein
in der Mobilstation verwendetes Detektionsverfahren zu schaffen,
die einen Phasenkorrekturprozess unter Verwendung von Taktsignalen
niedriger Geschwindigkeit ausführen
können
und den Energieverbrauch senken können.
-
Um die obige Aufgabe zu lösen, werden
in einer erfindungsgemäßen Mobilstation
ein von einer Pilotsignal-Rückspreizschaltung
mit einer Chiprate eines Rückspreizcodes
ausgegebenes Phasenabweichungssignal und ein von einer Datensignal-Rückspreizschaltung mit der Chiprate
des Rückspreizcodes
ausgegebenes Datensignal in Signale mit der Symbolrate der Sendedaten
gewandelt und die Phase des Datensignals wird durch ein durch das Phasenabweichungssignal
erzeugtes Korrektursignal korrigiert.
-
In diesem Fall werden Phasenkorrektursignale
(COSΦ,
SINΦ) durch
Seriell-Parallel-Wandeln in Phasenabweichungssignale (ΔcosΦ, ΔsinΦ) gewandelt,
um eine Symbolrate aufzuweisen, wobei mit der Symbolrate arbeitende
Schieberegister relativ niedriger Geschwindigkeit verwendet werden,
und durch Mitteln der Phasenabweichungssignale für mehrere Symbole, wozu Addierer
verwendet werden.
-
Bei einer herkömmlichen Mobilstation werden,
nachdem die Phasen der empfangenen Signale korrigiert wurden, dieselben
unter Verwendung von Datensymbol-Rückspreizcodes rückgespreizt,
um die Komponenten I und Q der empfangenen Datensignale zu entnehmen.
Gemäß der Erfindung
wird, nachdem die Komponenten I und Q der empfangenen Signale, wie
durch Quad raturdemodulation erhalten, durch die Datensignal-Rückspreizschaltung rückgespreizt
wurden, die Senderate der von der Datensignal-Rückspreizschaltung ausgegebenen
Datensignalgruppe auf die Symbolrate geändert, und die Datensignalgruppe
wird über
eine Verzögerungsschaltung
in eine Phasenkorrekturschaltung eingegeben.
-
Durch die obige Struktur der Erfindung
können
den Prozess des Mittelns von Phasenabweichungssignalen, der Datensignal-Verzögerungsprozess
und der Datensignal-Phasenkorrekturprozess mit der Symbolrate ausgeführt werden.
Daher können
die Schaltungsabschnitte für
diese Prozesse mit Taktsignalen niedriger Geschwindigkeit ausgeführt werden
und es kann der Energieverbrauch gesenkt werden.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
1 ist
ein Blockdiagramm einer Demodulationsschaltung einer Mobilstation
eines CDMA-MObilkommunikationssystems gemäß einer Ausführungsform
der Erfindung.
-
2 ist
ein Diagramm, das eine Quadratur-Multiplexschaltung einer Basisstation
sowie eine Quadratur-Demodulationsschaltung einer Mobilstation zeigt.
-
3 ist
ein Blockdiagramm, das ein Beispiel einer herkömmlichen Demodulationsschaltung einer
Mobilstation eines CDMA-Mobilkommunikationssystems zeigt.
-
4 zeigt
den Aufbau einer herkömmlichen Mittelungsschaltung 23 für Phasenabweichungssignale.
-
5 zeigt
den Aufbau einer herkömmlichen Verzögerungsschaltung 28.
-
G zeigt
den Aufbau einer herkömmlichen
Phasenkorrekturschaltung 30.
-
7 zeigt
den Aufbau einer Mittelungsschaltung 43 für Phasenabweichungssignale
gemäß der Erfindung.
-
8 ist
ein Diagramm, das ein Beispiel des Aufbaus einer Verzögerungsschaltung 48 gemäß der Erfindung
zeigt.
-
9 ist
ein Diagramm, das ein Beispiel des Aufbaus einer Phasenkorrekturschaltung
gemäß der Erfindung
zeigt.
-
10A ist
ein Diagramm, das eine QPSK-Signalkonstellation zeigt.
-
10B ist
ein Diagramm zum Veranschaulichen von Phasenabweichungen.
-
BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
-
Die 1 ist
ein Blockdiagramm, das den Aufbau einer Demodulationsschaltung für ein CDMA-Mobilkommunikationssystems
gemäß der Erfindung
zeigt. Um den Vergleich mit dem in der 3 dargestellten herkömmlichen System zu vereinfachen,
sind Schaltungselemente, die solchen ähnlich sind, wie sie in der 3 dargestellt sind, und
in der 1 unter Verwendung
derselben Bezugszahlen repräsentiert.
-
In der 1 führt eine
Pilotsignal-Rückspreizschaltung 21 eine
Rückspreizung
der einem Quadratur-Multiplexvorgang unterzogenen Empfangssignale 1 unter
Verwendung von Pilotsymbol-Spreizcodes aus, und sie erzeugt Phasenabweichungssignale
(ΔcosΦ, ΔsinΦ) 22, die
sich abhängig von
einem Phasenverschiebungswinkel ändern.
Akkumulatoren 41 wandeln die von der Pilotsignal-Rückspreizschaltung 21 mit
der Chiprate aus gegebenen Phasenabweichungssignale in Signale (ΔCOSΦ', ΔsinΦ') 22' mit
einer Symbolrate um. Eine Mittelungsschaltung 43 mittelt
die Phasenabweichungssignale (ΔCOSΦ', ΔsinΦ') für eine Periode mehrerer
Chips und sie erzeugt Phasenkorrektursignale. Eine Spreizcode-Erzeugungsschaltung 25 erzeugt
Pilotsymbol-Spreizcodes 26 (PN_IP,
PN_QP) und Datensymbol-Spreizcodes 27 (PN_ID, PN_QD). Eine
Datensignal-Rückspreizschaltung 42 führt eine Rückspreizung
der empfangenen Signale unter Verwendung der Datensymbol-Spreizcodes 27 aus.
Akkumulatoren 44 wandeln die Senderate der durch die Datensignal-Rückspreizschaltung 42 einer
Rückspreizung
unterzogenen Datensignale 12 von der Chiprate in die Symbolrate
um. Eine Datenverzögerungsschaltung 48 verzögert die
Empfangssignale 14 mit der Symbolrate um eine Zeitdauer,
die der Zeit entspricht, die die Mittelungsschaltung 43 dazu
benötigt,
einen Mittelungsprozess für
die Phasenabweichungssignale auszuführen. Eine Phasenkorrekturschaltung 49 korrigiert
die Phasen der von der Datenverzögerungsschaltung 48 ausgegebenen
Empfangssignale. Eine Datensignal-Rückspreizschaltung 32 führt eine
Rückspreizung
der Signale 31 aus, wobei ihre Phasen durch die Phasenkorrektursignale 24 korrigiert
werden. Die Bezugszahl 35 repräsentiert Daten (I, Q), die
hinsichtlich der Phase korrigiert und demoduliert sind.
-
Die Pilotsignal-Rückspreizschaltung 21 führt eine
Rückspreizung
der Empfangssignale (I', Q') 1 unter Verwendung der Pilotsymbol-Spreizcode
26 (PN_IP, PN_QP)
aus. In diesem Fall werden beide Empfangssignale I' und Q' in den
Multiplizierern 210A bis 211B unter Verwendung
der Komponenten I und Q (PN_IP, PN_QP) der Pilotsymbol-Spreizcode 27 einer
Rückspreizung
unterzogen, und danach werden, wie es in der 1 dargestellt ist, durch einen Addierer 212A und
einen Subtrahierer 212B eine Addition und eine Subtraktion
ausgeführt,
um dadurch die Werte (Phasenabweichungen) ΔcosΦ und ΔsinΦ proportional zum Phasenabweichungswinkel Φ zu erhal ten.
Die von der Pilotsignal-Rückspreizschaltung 21 mit
der Chiprate ausgegebenen Phasenabweichungssignale 22 werden
durch die Akkumulatoren 41 für
jede Symbolperiode (128-Chip-Periode)
integriert, um sie dadurch in die Phasenabweichungssignale (ΔcosΦ' und ΔsinΦ') 22' umzuwandeln,
die dann an die Mittelungsschaltung 43 geliefert werden.
-
Die Mittelungsschaltung 43 mittelt
die während
einer Periode mehrerer Symbole eingegebenen Phasenabweichungssignale
(ΔcosΦ', ΔsinΦ') 22', und
sie erzeugt Phasenkorrektursignale (ΔCOSΦ, ΔSINΦ) 24 für die Empfangsdaten. Ein Beispiel
für den
Aufbau der Mittelungsschaltung 43 ist in der 7 dargestellt.
-
Ds 430 repräsentiert ein analoges Gatter
mit 1-Symbol-Verzögerungszeit.
Bei diesem Beispiel werden, um aus den Phasenabweichungssignale ΔcosΦ' und ΔsinΦ' Rauschsignale
zu entfernen, die Phasenabweichungssignale ΔCOSΦ', ΔsinΦ' mit der Symbolrate in Schieberegister
SR-A und SR-B eingegeben, die jeweils aus zweistufigen Symbolverzögerungsgattern 430 bestehen.
Zwei Sätze
der Phasenabweichungssignale von drei Symbolen einschließlich eines
Eingangssignals für
das Schieberegister und der Ausgangssignale der Verzögerungsgatter
werden durch Addierer 431 und 432 zueinander addiert.
Die Addierer 431 und 432 multiplizieren die Additionsergebnisse
mit geeigneten Koeffizienten, um die Phasenabweichungssignale ΔcosΦ' und ΔsinΦ' zu mitteln
und um die Ergebnisse als Phasenkorrektursignale ΔCOSΦ' und ΔSINΦ' auszugeben. Die
Schieberegister SR-A und SR-B müssen
nicht notwendigerweise durch eine Anzahl von Chipverzögerungsgattern
gebildet sein, die mit einer Chiprate hoher Geschwindigkeit arbeiten,
wie bei der in der 4 veranschaulichten
herkömmlichen
Technik, sondern sie bestehen aus Verzögerungsgattern, die mit der
Symbolrate niedriger Geschwindigkeit arbeiten.
-
In der Datensignal-Rückspreizschaltung 42 wird
das Empfangs signal I' an Multiplizierer 420A und 421A geliefert,
wohingegen das Empfangssignal Q' an Multiplizierer 4208 und 4218 geliefert
wird. Es werden vier Serien rückgespreizter
Datensignale 12 dadurch erhalten, dass der Spreizcode PN_ID an die Multiplizierer 420A und 4208 geliefert
wird und der Spreizcode PN_QD an die Multiplizierer 421A und 4218 geliefert
wird. Die Senderate dieser rückgespreizten
Datensignale 12 wird durch vier Akkumulatoren 44 (44A
bis 448'), die entsprechend den vier Multiplizierern 420A bis 4218 vorhanden
sind, von der Chiprate in die Symbolrate gewandelt. Datensignale 14 mit
der Symbolrate werden durch die Datenverzögerungsschaltung 48 um
eine vorbestimmte Zeit verzögert,
die durch die Zeit bestimmt ist, die die Mittelungsschaltung 43 dazu
benötigt,
eine Mittelungsoperation auszuführen.
-
In der 8 ist
ein Beispiel der Datenverzögerungsschaltung 48 dargestellt.
Die Anzahl N der Symbole, die zum Mitteln der Phasenabweichungssignale
erforderlich sind, und die Anzahl M der Verzögerungschips, die für die Datenverzögerungsschaltung 48 erforderlich
sind, genügen
der Bedingung M = (N – 1)/2.
Wie es in der 7 dargestellt
ist, verwendet die Mittelungsschaltung 43 2-Symbol-Schieberegister
(N = 2), so dass die Anzahl M von für die Datenverzögerungsschaltung 48 erforderlichen
Verzögerungssymbolen 1 ist.
In diesem Fall verzögert, wie
es in der 8 dargestellt
ist, die Datenverzögerungsschaltung 48 die
Ausgangssignale der Akkumulatoren durch einstufige Symbolverzögerungsgatter
Ds 480 (480A bis 4808'), die jeweils mit der Symbolrate arbeiten.
-
Die Phasenkorrekturschaltung 49 korrigiert die
Werte der von der Datenverzögerungsschaltung 48 mit
der Symbolrate ausgegebenen Datensignale 16 unter Verwendung der
Phasenkorrektursignale 24, um dadurch die Datensignale
I und Q zu erhalten, wobei der Einfluss von Phasenabweichungen beseitigt
ist.
-
In der 9 ist
ein Beispiel für
den Aufbau der Phasenkorrekturschaltung 49 dargestellt.
Von den verzögerten
Datensignalen wird das Signal der Komponente I in den Multiplizierern 490A und 490A' mit
dem Phasenkorrektursignal COSΦ multipliziert, wohingegen
die Signalkomponente Q in Multiplizierern 490B und 490B' mit
dem Phasenkorrektursignal SINΦ multipliziert
wird. Die Multiplikationsergebnisse werden durch einen Addierer 190A und
einen Subtrahierer 491B, wie sie in der 9 dargestellt sind, einer Addition und
einer Subtraktion unterzogen, um dadurch phasenkorrigierte Datensignale
(I, Q) 35 zu erhalten. Durch Verarbeiten dieser Datensignale 35 durch
eine Decodierschaltung (nicht dargestellt) ist es möglich, von
der Basisstation gesendete Datensignale zu demodulieren.
-
Bei der obigen Ausführungsform
werden die durch Rückspreizen
der Empfangssignale unter Verwendung der Pilotsymbol- und der Datensymbol-Spreizcodes
erhaltenen Impulszüge 12 und 22 in Impulszüge mit der
Symbolrate gewandelt, die dann einer Phasenkorrektur unterzogen
werden. Daher ist es möglich,
die Taktsignalrate der Schaltung zum Korrigieren der Phasenabweichungen
zu senken.
-
Bei der obigen Ausführungsform
werden die Phasenabweichungssignale durch drei Symbole Bemittelt.
Wenn die Anzahl der zu mittelnden Symbol 5, 7 oder 9 ist,
wird die Anzahl der Verzögerungsgatter der
Datenverzögerungsschaltung
auf 2, 3 oder 4 eingestellt. Bei der in der 1 dargestellten Schaltungsanordnung können die
Funktionen der Mittelungsschaltung 33, der Datenverzögerungsschaltung 48 und
der Phasenkorrekturschaltung 49 durch Software unter Verwendung
eines digitalen Signalprozessors realisiert werden. In diesem Fall
verarbeitet der digitale Signalprozessor die Eingangssignale mit der
Symbolrate, so dass die Anzahl der Programmausführungen zur Phasenkorrektur
beträchtlich verringert
werden kann.
-
Übersetzung von nach Bezugszeichen
geordnetem Beschriftungstext
- 21
- Pilotsignal-Rückspreizschaltung
- 23
- Mittelungsschaltung
- 25
- Spreizcode-Erzeugungsschaltung
- 28
- Phasenverzögerungsschaltung
- 28
(Fig. 5)
- Verzögerungsschaltung
- 30
- Phasenkorrekturschaltung
- 32
- Datensignal=Rückspreizschaltung
- 42
- Datensignal-Rückspreizschaltung
- 43
- Mittelungsschaltung
- 48
- Datenverzögerungsschaltung
- 48
(Fig. 8)
- Verzögerungsschaltung
- 49
- Phasenkorrekturschaltung