-
Die vorliegende Erfindung bezieht
sich auf Analog/Digital-Wandler, die eine ΔΣ-Modulation verwenden.
-
Gewöhnlicherweise sind Ein-Bit-Analog/Digital-Wandler
vorgesehen, die ein ΔΣ-Modulationssystem
verwenden. Ein solcher herkömmlicher ΔΣ-Analog/Digital-Wandler
wird offenbart in US-A-5,187,482. 1 zeigt
ein weiteres Beispiel eines herkömmlich bekannten ΔΣ-Analog/Digital-Wandlers.
In 1 wandelt der ΔΣ-Modulator 31 eine
analoge Eingangsgröße in serielle
Bit-Strings bzw. Bit-Zeichenketten um. Dieser ΔΣ-Modulator 31 besteht
aus einem Integrator 32 mit geschaltetem Kondensator, aus
einem Ein-Bit-Quantisierer 33 und
einer Rückkoppelungsschaltung 34.
Hierbei ist der Ein-Bit-Quantisierer 33,
der unter Verwendung eines getakteten Komparators verwendet wird,
vorgesehen, um eine Ausgangsgröße des Integrators 32 mit geschaltetem
Kondensator zu quantisieren; und eine Ausgangsgröße des Ein-Bit-Quantisierers 33 wird der
Verzögerung
um eine Aufnahme bzw. ein Sampling in der Rückkoppelungsschaltung 34 basierend auf
der Referenzspannung unterworfen, wobei entweder eine positive Referenzspannung
VREF+ oder negative Referenzspannung VREF– als
die Referenzspannung ansprechend auf die Polarität der Ausgangsgröße des Ein-Bit-Quantisierers 33 ausgewählt wird.
Die seriellen Bit-Zeichenketten, die von dem ΔΣ-Modulator 31 erzeugt
werden, werden in ein Digitalfilter 35 eingegeben. Das
Digitalfilter 35 extrahiert niederfrequente Komponenten
entsprechend der analogen Eingangsgröße aus den seriellen Bit-Zeichenketten,
so daß die
extrahierten niederfrequenten Komponenten in digitale Daten von
einer gewissen Anzahl von Bits umgewandelt werden.
-
Der oben erwähnte Analog/Digital-Wandler setzt
ein sogenanntes "Skalierungssystem" ein (welches vom
US-Patent 4,851,841 offenbart wird), um Rauschen in einer digitalen
Ausgangsgröße zu reduzieren.
Entsprechend dem Skalierungssystem wird die Verstärkung (gain)
des ΔΣ-Modulators 31 bei "1/A" fixiert, während die
Skalierungsverstärkung "A" für
die Digitalfilter 35 durch Verwendung von Impulsantwortkoeffizienten
vorgesehen wird. Ein solches System wird unter der Betrachtung einer
Tatsache aufgebaut, daß der
Analog/Digital-Wandler der 1 eine
gewisse Rauschcharakteristik hat, wie in 2 gezeigt ist, und zwar mit Bezug auf
den analogen Eingangspegel.
-
Bei dem Analog/Digital-Wandler der 1 wird, wie in 2 gezeigt ist, der Rauschpegel
in der digitalen Ausgangsgröße größer, wenn
die digitale Eingangsgröße näher an die
volle Skala bzw. den vollen Wert in dem analogen Eingangspegel kommt, d.
h. der "Clip- oder
Abschneidpegel" des ΔΣ-Modulators 31,
wobei der Clip-Pegel des ΔΣ-Modulators entweder
auf UREF+ oder auf VREF– eingestellt
wird. Daher wird die Verstärkung
des ΔΣ-Modulators 31 derart
unterdrückt,
daß ein
maximaler Wert in der analogen Eingangsgröße mit der Referenzspannung
multipliziert mit "1/A" (beispielsweise "0,8") zusammenfällt. Im
Gegensatz zu einer Unterdrückung
der Verstärkung
des ΔΣ-Modulators 31 wird
eine Skalierungsverstärkung "A" auf das dem ΔΣ-Modulator 31 nachgeschaltete
Digitalfilter 35 angewandt. Durch Einsatz eines solchen
Skalierungssystems ist es möglich,
effektiv das Rauschen zu verringern.
-
Wenn darüber hinaus die analoge Eingangsgröße eine
Gleichstromausgleichskomponente bzw. DC-Offset-Komponente enthält, ist
eine "Kalibrierung" erforderlich, um
die Gleichstromausgleichskomponente zum Schluß zu entfernen. Dazu folgt dem
Digitalfilter 35 beispielsweise ein Hochpaßfilter. Wenn
jedoch das Hochpaßfilter
vorgesehen wird, der dem Digitalfilter 35 in einem Zustand
folgt, wo eine gewisse Verstärkung
auf das Digitalfilter angewandt wird, und zwar durch Einsatz des
zuvor erwähnten Skalierungssystems,
treten einige Probleme aufgrund des Clippens oder Abschneidens für Signale mit
hohem Pegel auf.
-
Es wird nun das zuvor erwähnte Problem
mit Bezugnahme auf die 3A und 3B erklärt. Dazu sei angenommen, daß ein analoges
Eingangssignals verwendet wird, dessen Amplitude relativ groß ist und welches
einen Gleichstromausgleich bzw. DC-Offset "ΔV" enthält, wie
beispielsweise in 3A gezeigt ist.
Hierbei zeigt "± V1" die Clip-Pegel des
digitalen Filters 35 an; und "±V2" zeigt die Clip-Pegel
des ΔΣ-Modulators 31 an.
Die zuvor erwähnten
Clip-Pegel ±V1
und ±V2
sind relativ mit Bezug auf den sich verändernden Pegel des analogen
Eingangssignals gezeigt, so daß die
Beziehung zwischen den Clip-Pegeln, die tatsächlich für den Analog/Digital-Wandler der 1 eingestellt sind, nicht
notwendigerweise mit der Beziehung zwischen ±V1 und ±V2 zusammenfallen, die von 3A gezeigt wird. Dank des
zuvor erwähnten
Skalierungssystems kann die maximale Amplitude des analogen Eingangssignals
auf weniger als den Clip-Pegel des ΔΣ-Modulators 31 unterdrückt werden.
Andererseits wird die Skalierungsverstärkung A auf den Digitalfilter 35 angewandt,
so daß der
Clip-Pegel geringer wird. Wenn die Gleichstromausgleich ΔV an einer
positiven Seite des analogen Eingangssignals existiert, wie von 3A gezeigt, kann dort eine
Situation auftreten, wo die Wellenform auf der positiven Seite des
analogen Eingangssignals (d. h. bei einem positiven Teil des Ausgangs
des Hochpaßfilters)
auf einen gewissen Pegel geclippt wird, wie in 3B gezeigt ist. In dieser Situation kann
der Gleichstromausgleich entfernt werden, jedoch kann ein geclippter.
Zustand auf der positiven Seite der Wellenform in einer Ausgangsgröße des Hochpaßfilters übrigbleiben.
Ein solcher geclippter Zustand kann bewirken, daß eine Deformation entsprechend
einem Datenüberlauf
auftritt.
-
Wie oben beschrieben wird das Skalierungssystem
zur Reduzierung des Rauschens auf den Analog/Digital-Wandler angewandt,
und zwar basierend auf der ΔΣ-Modulation,
so daß die
Verstärkung des
Modulators begrenzt wird, während
eine gewisse Verstärkung
auf das dem Modulator nachgeschaltete Digitalfilter angewandt wird.
Wenn in diesem Fall der Gleichstromausgleich von dem analogen Eingangssignal
enthalten bzw. umfaßt
ist, kann ein geclippter Zustand bei einer großen Amplitude des analogen Eingangssignals
auftreten. Somit gibt es ein Problem, daß ein unerwünschter Effekt aufgrund eines solchen
geclippten Zustandes nicht eliminiert werden kann, auch wenn ein
Hochpaßfilter
zum Entfernen des Gleichstromausgleichs vorgesehen ist.
-
Es ist ein Ziel der vorliegenden
Erfindung, einen Analog/Digital-Wandler vorzusehen, der ein ΔΣ-Modulationssystem
verwendet, welches effektiv Rauschen reduzieren kann, während der
Effekt aufgrund des Auftretens eines geclippten Zustandes in einem
analogen Eingangssignal eliminiert wird.
-
Es ist ein weiteres Ziel der vorliegenden
Erfindung, einen ΔΣ-Modulator
vorzusehen, der auf den Digital/Analog-Wandler anwendbar ist und
der einen CMOS-Differentialverstärker
verwendet, und dessen Betrieb stabilisiert wird durch eine effektiv
unterdrückende
Variation des Betriebspunktes des CMOS-Differentialverstärkers.
-
Gemäß der grundliegenden Konfiguration der
vorliegenden Erfindung weist ein Analog/Digital-Wandler einen ΔΣ-Modulator,
ein Digitalfilter, ein Hochpaßfilter
und einen Multiplizierer auf, die in Reihe verbunden sind. Eine
analoge Eingangsgröße wird
durch den ΔΣ-Modulator
in serielle Bit-Zeichenketten bzw. Bit-Strings umgewandelt, für den eine Verstärkung "1/A" eingestellt ist.
Hier wird "A" auf 1 oder mehr
eingestellt; vorzugsweise wird "A" zwischen 1,3 und
2 eingestellt; weiterhin kann "A" auf ein Mehrfaches
von 2 eingestellt werden, um die Konstruktion zu vereinfachen. Der
Digitalfilter extrahiert die niederfrequenten Komponenten entsprechend der
analogen Eingangsgröße aus den
seriellen Bit-Zeichenketten, so daß die niederfrequenten Komponenten
in Parallel-Bit-Digitaldaten umgewandelt werden. Das Hochpaßfilter
entfernt die Gleichstromausgleichskomponente aus der Ausgangsgröße des Digitalfilters;
und dann wird dessen Ausgangsgröße mit der
Skalierungsverstärkung "A" durch den Multiplizierer multipliziert,
so daß eine
digitale Ausgangsgröße erzeugt
wird. Da die Skalierung durch den Multiplizierer nach dem zum Entfernen
der Gleichstromausgleichskomponente vorgesehenen Hochpaßfilter ausgeführt wird,
kann der Analog/Digital-Wandler effektiv eine Entfernung der Gleichstromausgleichskomponente
sowie eine Reduzierung des Rauschens erreichen.
-
Weiterhin weist der ΔΣ-Modulator
mindestens drei Integratoren mit geschaltetem Kondensator, einen
Ein-Bit-Quantisierer und eine Ein-Sample- Verzögerungsschaltung
auf. Hierbei wird die ursprüngliche
Eingangsgröße an einen
ersten Integrator mit geschaltetem Kondensator angelegt, während die
Ausgangsgröße von einem
letzten Integrator mit geschaltetem Kondensator einer Quantisierung
durch den Ein-Bit-Quantisierer unterworfen wird, so daß eine Ein-Bit-Ausgangsgröße erzeugt
wird. Die Ein-Bit-Ausgangsgröße wird
durch die Ein-Sample-Verzögerungsschaltung
verzögert,
deren Ausgangsgröße zu jedem
Integrator mit geschaltetem Kondensator geliefert wird. Jeder Integrator
mit geschaltetem Kondensator wird unter Verwendung eines CMOS-Differentialverstärkers konfiguriert,
der durch einen CMOS-Operationsverstärker und
mindestens eine Amplitudenbegrenzungsschaltung konfiguriert wird,
die parallel verbunden sind. Die Amplitudenbegrenzungsschaltung
wird durch zwei PMOS-Transistoren und zwei NMOS-Transistoren konfiguriert, die parallel
in einer Diodenschaltung verbunden sind; und sie ist vorgesehen,
um die Amplitude bezüglich
der Ausgangsgröße des CMOS-Differentialverstärkers durch
Stabilisierung eines Betriebspunktes zu begrenzen.
-
Diese und andere Ziele der vorliegenden
Erfindung werden besser verständlich
beim Lesen der folgenden Beschreibung im Lichte der beigefügten Zeichnungen,
in denen:
-
1 ein
Blockdiagramm ist, welches ein Beispiel eines herkömmlichen
Analog/Digital-Wandlers zeigt;
-
2 eine
Kennlinie ist, die die Rauschcharakteristik eines ΔΣ-Modulators zeigt;
-
3A und 3B Wellenformen zeigen, die verwendet
werden, um ein Problem zu erklären,
welches bei dem herkömmlichen
Analog/Digital-Wandler auftritt;
-
4 ein
Blockdiagramm ist, welches einen Analog/Digital-Wandler gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung zeigt;
-
5A bis 5C Wellenformen zeigen, die
verwendet werden, um einen Effekt der Rauschreduzierung des Ausführungsbeispiels
zu erklären;
-
6 ein
Blockdiagramm ist, welches ein Ausführungsbeispiel eines ΔΣ-Modulators zeigt;
-
7 ein
Schaltungsdiagramm ist, welches eine Konfiguration eines Integrators
zeigt, der von dem Δ Σ-Modulator
der 6 verwendet wird;
-
8 ein
Schaltungsdiagramm ist, welches eine Konfiguration eines CMOS-Differentialverstärkers zeigt,
der ein wesentlicher Teil des Integrators der 7 ist;
-
9 eine
Kurvendarstellung ist, die Eingangs/Ausgangs-Spannungscharakteristiken
des CMOS-Differentialverstärkers
gemäß des vorliegenden
Ausführungsbeispiels
der 8 zeigt;
-
10 eine
Kennlinie ist, die die Eingangs/Ausgangs-Spannungscharakteristiken
eines CMOS-Differentialverstärkers
gemäß einem
Vergleichsbeispiel 1 zeigt;
-
11 eine
Kennlinie ist, die die Eingangs/Ausgangs-Spannungscharakteristiken
eines CMOS-Differentialverstärkers
gemäß einem
Vergleichsbeispiel 2 zeigt;
-
12 eine
Kennlinie ist, die die Eingangs/Ausgangs-Spannungscharakteristiken
eines CMOS-Differentialverstärkers
gemäß einem
Vergleichsbeispiel 3 zeigt;
-
13 eine
Kennlinie ist, die die Eingangs/Ausgangs-Spannungscharakteristiken
eines CMOS-Differentialverstärkers
gemäß einem
Vergleichsbeispiel 4 zeigt;
-
14 eine
Kennlinie ist, die die Eingangs/Ausgangs-Spannungscharakteristiken
eines CMOS-Differentialverstärkers
gemäß einem
Vergleichsbeispiel 5 zeigt; und
-
15 ein
Schaltungsdiagramm ist, welches ein weiteres Ausführungsbeispiel
eines CMOS-Differentialverstärkers
zeigt.
-
[A] Analog/Digital-Wandler
-
Nun wird ein Analog/Digital-Wandler
gemäß einem
Ausführungsbeispiel
der vorliegenden Erfindung mit Bezugnahme auf 4 und auf die 5A bis 5C beschrieben.
-
4 zeigt
eine Konfiguration des Analog/Digital-Wandlers. Hierbei ist ein ΔΣ-Modulator 11 konfiguriert
durch einen Integrator 12 mit geschaltetem Kondensator,
einen Ein-Bit-Quantisierer 13 und eine Rückkoppelungsschaltung 14.
Der Integrator 12 mit geschaltetem Kondensator empfängt eine
analoge Eingangsgröße; der
Ein-Bit-Quantisierer 13, der unter Verwendung eines getakteten
Komparators oder ähnlichem
aufgebaut ist, ist vorgesehen, um eine Ausgangsgröße des Integrators 12 mit
geschaltetem Kondensator zu quantisieren; und die Rückkoppelungsschaltung 14 versieht
eine Ausgangsgröße des Ein-Bit-Quantisierers 13 mit
einer Ein-Sample-Verzögerung,
so daß eine
Ausgangsgröße der Rückkoppelungsschaltung 14 zu
dem Integrator 12 mit geschaltetem Kondensator geliefert
wird. Eine grundlegende Konfiguration des ΔΣ-Modulators 11 in 4 ist ähnlich jener des zuvor erwähnten ΔΣ-Modulators 31 in 1. Jedoch kann der Modulator 11 zu
einem Modulator hoher Ordnung modifiziert werden, wie beispielsweise
ein Modulator zweiter Ordnung und ein Modulator dritter Ordnung.
-
Übrigens
wird die Verstärkung "1/A" auf den ΔΣ-Modulator 11 angewandt.
Insbesondere wird die Verstärkung
1/A beispielsweise auf "0,5" eingestellt.
-
Serielle Bit-Zeichenketten, die aus
dem ΔΣ-Modulator 11 ausgegeben
werden, werden zu einem Digitalfilter 15 mit der Funktion
eines Tiefpaßfilters
geliefert. Die seriellen Bit-Zeichenketten werden in Digitaldaten
von einer vorbestimmten Anzahl von Bits durch den Digitalfilter 15 umgewandelt.
Eine Ausgangsgröße des Digitalfilters 15 wird
zu einem Hochpaßfilter 16 geliefert,
der zur Kalibrierung vorgesehen ist. Diesem Hochpaßfilter 16 folgt
ein Multiplizierer 17, der eine Skalierungsverstärkung "A" für
die Skalierung hat. Ins besondere wird die Skalierungsverstärkung A
beispielsweise auf "2" eingestellt.
-
Eine solche Konfiguration, bei der
die Verstärkung
des Modulators 11 auf "1/A" unterdrückt wird,
während
eine Ausgangsgröße des Hochpaßfilters 16 mit
der Skalierung "A" zum Schluß multipliziert
wird, kann das Modulationsrauschen verringern. Im Gegensatz zu dem
zuvor erwähnten
Skalierungssystem wird im vorliegenden Ausführungsbeispiel eine Skalierung
weder auf das Digitalfilter 15 noch auf das Hochpaßfilter 16 angewandt.
Somit ist das vorliegende Ausführungsbeispiel
dahingehend vorteilhaft, daß auch
wenn eine Gleichstromausgleichskomponente in dem analogen Eingangssignal
existiert, nicht verursacht wird, daß ein geclippter Zustand auftritt.
Ein solcher Vorteil des vorliegenden Ausführungsbeispiels wird mit Bezugnahme
auf die 5A bis 5C gegenüber den 3A und 3B beschrieben.
-
Wie oben beschrieben, ist die vorliegende Erfindung
derart ausgelegt, daß keine
Verstärkung auf
das Digitalfilter 15 und das Hochpaßfilter 16 angewandt
wird, so daß die
Clip-Pegel "± V2" des Modulators 11 selbst
direkt als Clip-Pegel des Digitalfilters 15 wirken, wie
in 5A gezeigt ist. Auch
im Fall einer analogen Eingangsgröße mit einer großen Amplitude,
die einen Gleichstromausgleich bzw. DC-Offset ΔV besitzt, gibt es somit keine
Möglichkeit,
daß ein
geclippter Zustand in dem Digitalfilter 15 auftritt. Auch
wenn weiterhin der Gleichstromausgleich durch das Hochpaßfilter 16 entfernt
wird, tritt kein geclippter Zustand in der Ausgangsgröße des Hochpaßfilters 16 auf,
wie in 5B gezeigt ist.
-
Weiterhin ist der Multiplizierer 17 vorgesehen,
um die Skalierungsverstärkung
A auf die Ausgangsgröße des Hochpaßfilters 16 zum
Schluß aufzubringen.
Auch wenn ein geclippter Zustand auftritt, können somit nur kleine Teile
der Wellenform der Ausgangsgröße des Hochpaßfilters 16 geringfügig bei
den Clip-Pegeln "± V3" geclippt werden,
weil der Gleichstromausgleich schon entfernt worden ist. Darüber hinaus
werden die Clip-Pegel ± V3
symmetrisch an den positiven/negativen Seiten der Wellenform ausgebildet,
so daß es
keine Möglichkeit
gibt, daß ein einziger
Clip-Pegel nur auf der positiven Seite oder auf der negativen Seite
der Wellenform gebildet wird. Somit kann im Gegensatz zu der herkömmlichen Technologie,
bei der ein Clippen bzw. Abschneiden in einem Zustand auftritt,
wo der Gleichstromausgleich übrig
bleibt, der Grad der Verzerrung in einer Wellenform aufgrund des
Clippens merklich verringert werden.
-
[B] ΔΣ-Modulator
-
Herkömmlichenweise sind ΔΣ-Modulatoren als Δ-Modulatoren
bekannt, die vorgesehen sind, um Rauschformungseffekte durch Konzentration
von Quantisierungsrauschen in Hochfrequenzbereichen zu erhalten.
Diese ΔΣ-Modulatoren werden
sowohl für
Ein-Bit-Digital/Analog-Wandler eingesetzt, die eine Re-Quantisierung
bei digitalen Signalen ausführen,
um diese in Ein-Bit-Digitalsignale
umzuwandeln, als auch für
Analog/Digital-Wandler, die analoge Signale in digitale Signale
umwandeln.
-
Der ΔΣ-Modulator ist konfiguriert
bzw. aufgebaut durch einen Integrator mit geschaltetem Kondensator,
durch einen Ein-Bit-Quantisierer und Beispielsweise eine Verzögerungsschaltung.
Hierbei ist der Integrator mit geschaltetem Kondensator mit einem
Signaleingangsanschluß verbunden;
die Ausgangsgröße des Integrators
wird durch den Quantisierer quantisiert, so daß die Ausgangsgröße des Quantisierers
zu einem Signalausgangsanschluß und
der Verzögerungsschaltung
geliefert wird. Die Ausgangsgröße des Quantisierers
wird einer Verzögerung
um ein Sample bzw. eine Tastweite durch die Verzögerungsschaltung unterworfen;
und wird dann zu dem Signaleingangsanschluß zurückgekoppelt bzw. zurückgeleitet.
Der Integrator mit geschaltetem Kondensator wird durch einen CMOS-Differentialverstärker unter
Verwendung eines CMOS-Operationsverstärkers konfiguriert, und zwar
beispielsweise in Kombination mit Schaltungskomponenten und Kondensatoren.
Grundsätzlich
verwendet der ΔΣ-Modulator
nur einen Integrator mit geschaltetem Kondensator. Ein ΔΣ-Modulator,
der zwei Integratoren mit geschaltetem Kondensator vorsieht, wird ΔΣ-Modulator zweiter
Ordnung ge nannt; und ein ΔΣ-Modulator,
der drei Integratoren mit geschaltetem Kondensator aufweist, wird ΔΣ-Modulator
dritter Ordnung genannt.
-
Ein ΔΣ-Modulator höherer Ordnung, dessen Ordnungszahl
drei oder größer ist,
leidet unter folgendem Problem:
-
Wenn die Ausgangsgröße aus dem CMOS-Differentialverstärker in
dem Integrator mit geschaltetem Kondensator auf den Leistungsversorgungspegel
ansteigt, tritt ein Eingangs-Überereignis bzw
Eingangs-Überlaufereignis
auf, so daß eine Phasenverzögerung einer
Rückkoppelungsschleife im ΔΣ-Modulator 180° überschreitet.
In einem solchen Fall tritt in dem ΔΣ-Modulator ein Oszillationszustand
auf.
-
So wird verlangt, einen CMOS-Differentialverstärker vorzusehen,
der effektiv eine Veränderung des
Betriebspunktes unterdrücken
kann. Zusätzlich wird
verlangt, einen Δ Σ-Modulator
vorzusehen, dessen Betrieb stabilisiert wird durch effektive Begrenzung
der Amplituden in der Ausgangsgröße des CMOS-Differentialverstärkers.
-
Um eine Veränderung des Betriebspunktes des
CMOS-Differentialverstärkers
zu vermeiden, ist eine Begrenzung der Ausgangsamplitude des CMOS-Differentialverstärkers erforderlich.
Eine solche Begrenzung kann alleine durch Vorsehen von Dioden in
Rückkoppelungsschaltungen
des CMOS-Differentialverstärkers
erreicht werden. Jedoch zeigen Ergebnisse bei den Experimenten,
die die Erfinder ausgeführt
haben, daß das
Vorsehen von Dioden nicht perfekt die Veränderung des Betriebspunktes des
CMOS-Differentialverstärkers unterdrückt. Daher
ist eine spezielle Schaltungsauslegung für den CMOS-Differentialverstärker erforderlich,
um eine perfekte Begrenzung der Veränderung des Betriebspunktes
zu erreichen.
-
Als nächstes wird ein Beispiel eines ΔΣ-Modulators
im Detail beschrieben, der zur Anwendung bei der vorliegenden Erfindung
geeignet ist.
-
6 zeigt
ein Beispiel einer Konfiguration eines ΔΣ-Modulators dritter Ordnung.
Hierbei werden Eingangsdaten zu einer Additionsvorrichtung 111 geliefert,
die von einer Ein-Sample-Verzögerungsschaltung 118 vorgesehenen
Rückkoppelungsdaten
von den Eingangsdaten subtrahiert. Somit sieht die Additionsvorrichtung 111 eine
Differenz zwischen diesen vor, die dann zu einem Integrator 112 der
ersten Stufe geliefert wird. Der Integrator 112 führt eine
Integration daran aus. In ähnlicher
Weise liefert eine Additionsvorrichtung 113 eine Differenz
zwischen der Ausgangsgröße des Integrators 112 und
den Rückkoppelungsdaten,
so daß ein
Integrator 114 der zweiten Stufe eine Integration daran
ausführt.
Weiterhin liefert eine Additionsvorrichtung 115 eine Differenz
zwischen der Ausgangsgröße des Integrators 114 und den
Rückkoppelungsdaten,
so daß ein
Integrator der dritten Stufe eine Integration daran ausführt. Die
Ausgangsgröße des Integrators 116 wird
durch einen Ein-Bit-Quantisierer 117, welcher einen (nicht
gezeigten) getakteten Komparator enthält, in serielle Bit-Zeichenketten
umgewandelt.
-
7 zeigt
eine Schaltungskonfiguration eines Integrators mit geschaltetem
Kondensator, der als der Integrator 116 der dritten Stufe
in 6 vorgesehen ist.
Hierbei ist ein CMOS-Differentialverstärker unter Verwendung eines
CMOS-Operationsverstärkers 120 mit
einem invertierenden Eingang (-) und einem nicht-invertierenden
Eingang (+) aufgebaut. Es sind Schaltkomponenten S11, S12, S13, S14
und Kondensatoren C11, C12 an einer Seite des nicht-invertierenden
Eingangs vorgesehen; und es sind Schaltungskomponenten S21, S22,
S23, S24 und Kondensatoren C21, C22 an einer Seite des invertierenden
Eingangs vorgesehen.
-
Eine Amplitudenbegrenzungsschaltung 121 ist
in einer Rückkoppelungsschaltung
für den nicht-invertierenden
Eingang des Operationsverstärkers 120 vorgesehen,
wobei sie parallel zu dem Kondensator C12 angeschlossen ist. In ähnlicher
Weise ist eine Amplitudenbegrenzungsschaltung 122 in einer
Rückkoppelungsschaltung
für den
invertierenden Eingang des Operationsverstärkers 120 vorgesehen, wobei
sie parallel mit dem Kondensator C22 verbunden ist.
-
8 zeigt
ein Beispiel einer konkreten Konfiguration für den CMOS-Difterentialverstärker in dem Integrator der 7.
-
Die Amplitudenbegrenzungsschaltung 121 wird
durch ein Paar von PMOS-Transistoren
QP11 und QP14 und durch ein Paar von NMOS-Transistoren QM12 und
QM13 aufgebaut, wobei "PMOS" eine Abkürzung für "P-Kanal-MOS" ist, und wobei "NMOS" eine Abkürzung für "N-Kanal-MOS" ist. Die PMOS-Transistoren
QP11 und QP14 sind diodengeschaltet, wobei ihre Polaritäten zueinander
umgekehrt sind, und die NMOS-Transistoren QN12 und QN13 sind diodengeschaltet,
wobei ihre Polaritäten zueinander
umgekehrt sind. In ähnlicher
Weise wie bei der Amplitudenbegrenzungsschaltung 121 ist
die Amplitudenbegrenzungsschaltung 122 durch ein Paar von
PMOS-Transistoren
QP21 und QP24 und durch ein Paar von NMOS-Transistoren QN22 und QN23
konfiguriert, wobei jedes Paar von Transistoren diodengeschaltet
ist. Weiterhin sind Eingangswiderstände R11, R21 und Rückkoppelungswiderstände R12
und R22 vorgesehen, um die Verstärkung (gain)
des Differentialverstärkers
zu bestimmen.
-
Ein gewisses "WL"-Verhältnis, welches
ein Verhältnis
zwischen der Gate-Breite "W" und der Gate-Länge "L" darstellt,
wird für
jeden der Transistoren eingestellt, die die Amplitudenbegrenzungsschaltungen 121 und 122 konfigurieren,
wie von Tabelle 1 unten gezeigt ist.
-
-
Als nächstes werden die Ergebnisse
der Messung hinsichtlich der Eingangs/Ausgangs-Spannungscharakteristiken
des CMOS-Differentialverstärkers,
der die Amplitudenbegrenzungsschaltungen 121 und 122 enthält, mit
Bezugnahme auf eine Kennlinie von 9 beschrieben,
und zwar durch Vergleich mit den Vergleichsbeispielen, die in den
Kennlinien der 10 bis 14 gezeigt sind.
-
14 zeigt
Eingangs/Ausgangs-Spannungscharakteristiken bezüglich des "Vergleichsbeispiels 5", bei dem die
Amplitudenbegrenzungsschaltungen 121 und 122 aus
dem CMOS-Differentialverstärker
der 8 entfernt werden.
Wenn die Ausgangsspannung nahe an der maximalen Amplitude liegt,
entfernt sich in 14 das
Potential 'V1" des nicht-invertierenden
Eingangs von dem Potential 'V2" des invertierenden
Eingangs, so daß der
Betriebspunkt instabil wird.
-
9 zeigt
Eingangs/Ausgangs-Spannungscharakteristiken bezüglich des "vorliegenden Ausführungsbeispiels" des CMOS-Differentialverstärkers der 8. In 9 werden
die Eingangspotentiale V1 und V2 einander gleichgesetzt; und eine solche "gleiche" Beziehung zwischen
den Eingangspotentialen V1 und V2 wird beibehalten, und zwar unabhängig von
der Variation der Eingangsspannung sowie von der Variation der Ausgangsspannung.
-
10 zeigt
Eingangs/Ausgangs-Spannungscharakteris-tiken bezüglich des"Vergleichsbeispiels 1", bei dem ein
Paar des NMOS-Transistors QN13 und des PMOS-Transistors QP14 aus
der Amplitudenbegrenzungsschaltung 121 in 8 entfernt wird und ein Paar des NMOS-Transistors
QN23 und des PMOS-Transistors QP24 aus der Amplitudenbegrenzungsschaltung 122 in 8 entfernt wird. In 10 wird die gleiche Beziehung
zwischen den Eingangspotentialen V1 und V2 genauso beibehalten. Im
Vergleich zum vorliegenden Ausführungsbeispiel der 9 wird jedoch eine gestrichelte
Linie, die "V1 =
V2" darstellt, geringfügig in einem
gewissen Bereich angehoben, der um die Schwellenwerte liegt. Dies
bedeutet, daß im
Vergleich zum vorliegenden Ausführungsbeispiel
das Vergleichsbeispiel 1 bezüglich
des Betriebspunktes geringfügig
instabil ist.
-
11 zeigt
Eingangs/Ausgangs-Spannungscharakteristiken bezüglich des "Vergleichsbeispiels 2", bei dem ein Paar
des PMOS-Transistors QP11 und des NMOS-Transistors QN12 aus der
Amplitudenbegrenzungsschaltung 121 entfernt wird und ein
Paar des PMOS-Transistors QP21 und des NMOS-Transistors QN22 aus der Amplitudenbegrenzungsschaltung 122 entfernt
wird. Im Vergleich zum vorliegenden Ausführungsbeispiel der 9 ist das Vergleichsbeispiel
2 der 11 im Betriebspunkt
geringfügig
instabil.
-
12 zeigt
die Eingangs/Ausgangs-Spannungscharakteristiken bezüglich eines "Vergleichsbeispiels 3", bei dem alle
NMOS-Transistoren QN12, QN13, QN22 und QN23 aus dem Differentialverstärker der 8 entfernt wurden, so daß die Amplitudenbegrenzungsschaltungen 121 und 122 nur
unter Verwendung der PMOS-Transistoren konfiguriert werden.
-
13 zeigt
die Eingangs/Ausgangs-Spannungscharakteristiken bezüglich des "Vergleichsbeispiels 4", bei dem alle
PMOS-Transistoren QP11, QP14, QP21 und QP24 aus dem Differentialverstärker der 8 entfernt wurden, so daß die Amplitudenbegrenzungsschaltungen 121 und 122 nur
unter Verwendung der NMOS-Transistoren konfiguriert werden.
-
In jedem der obigen Vergleichsbeispiele
der 12 und 13 wird der Betriebspunkt
instabil.
-
Die oben erwähnten Tatsachen, die durch Vergleich
des vorliegenden Ausführungsbeispiels
der 9 mit den Vergleichsbeispielen
der 10 bis 14 erkannt werden können, zeigen
an, daß der CMOS-Differentialverstärker des
vorliegenden Ausführungsbeispiels,
bei dem jede der Amplitudenbegrenzungsschaltungen 121 und 122 durch
die Kombination von zwei PMOS-Transistoren mit zwei NMOS-Transistoren
konfiguriert ist, extrem stabil gegenüber Veränderungen des Betriebspunktes
ist. Hierbei werden die optimalen Messungen für die Transistoren eingestellt,
die die Amplitudenbegrenzungsschaltungen 121 und 122 konfigurieren.
-
Wenn man den CMOS-Differentialverstärker für mindestens
den Integrator 116 mit geschaltetem Kondensator der dritten
Stufe verwendet, ist es möglich,
sicher das Auftreten einer Oszillation zu vermeiden, bei der der
Betriebspunkt des herkömmlichen ΔΣ-Modulator
verschoben ist und die Verschiebung des Betriebspunktes gesteigert
wird.
-
Bezüglich des ΔΣ-Modulators dritter Ordnung
ist es wirkungsvoll, den CMOS-Differentialverstärker der 8 zumindest für den Integrator
der dritten Stufe zu verwenden. Natürlich ist die Anwendung des
CMOS-Differentialverstärkers
nicht auf den Integrator 116 der dritten Stufe eingeschränkt. So
ist es möglich,
den CMOS-Differentialverstärker
für entweder
den Integrator 112 der ersten Stufe oder den Integrator 114 der
zweiten Stufe oder für
beide zu verwenden.
-
Der Effekt des vorliegenden Ausführungsbeispiels
kann bemerkenswert sein, wenn man den CMOS-Differentialverstärker der 8 für den ΔΣ-Modulator dritter Ordnung oder
für jenen
von höherer
Ordnung anwendet, weil bei dem ΔΣ-Modulator höherer Ordnung
nur eine kleine Verschiebung des Betriebspunktes zum Auftreten einer
Oszillation führen
kann. Somit kann bei dem ΔΣ-Modulator
höherer Ordnung
der Effekt des vorliegenden Ausführungsbeispiels
durch Anwendung des CMOS-Differentialverstärkers auf den Integrator der
dritten Stufe oder auf einen von höherer Stufe erhalten werden.
-
Die vorliegende Erfindung sieht den CMOS-Differentialverstärker als
einen Teil des Integrators in dem ΔΣ-Modulator vor. Insbesondere
sieht das vorliegende Ausführungsbeispiel
zwei Amplitudenbegrenzungsschaltungen für den Differentialverstärker vor.
Anstatt daß jedoch
der obige Differentialverstärker
einen Differentialausgang vorsieht, ist es möglich, einen CMOS-Differentialverstärker mit
einem einzigen Ende (Single-End-CMOS-Diffe rentialverstärker) zu
verwenden. In diesem Fall kann das vorliegende Ausführungsbeispiel
auf den CMOS-Differentialverstärker
mit einem Ende ebenfalls angewandt werden, wie in 15 gezeigt ist.
