DE69533887T2

DE69533887T2 - Spreizspektrumempfangsgerät

Info

Publication number: DE69533887T2
Application number: DE1995633887
Authority: DE
Inventors: Norihiro Ohta-ku Mochizuki; Katsuo Ohta-ku Saito; Akira Ohta-ku Torisawa; Toshihiko Ohta-ku Myojo; Ichiro Ohta-ku Kato; Tetsuo Ohta-ku Kanda; Atsushi Ohta-ku Takasaki; Kazuo Ohta-ku Moritomo; Rie Ohta-ku Suzuki
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1994-10-21
Filing date: 1995-10-20
Publication date: 2005-12-15
Anticipated expiration: 2015-10-21
Also published as: EP0708534A3; US5856997A; JP3581448B2; DE69533887D1; JPH08172417A; EP0708534A2; EP0708534B1; US6459721B1

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Empfangsgerät zum Empfangen eines Spreizspektrumsignals, insbesondere eines Mehrfachcode-Spreizspektrumsignals.
Verwandter Stand der Technik
Ein Spreizspektrum-Kommunikationssystem, das ein Direktsequenz-Spreizverfahren verwendet, ist ein Verfahren zum Erzeugen, von einem Basisbandsignal eines digitalen Signals, das zu übertragen ist, eines Basisbandsignals, das eine signifikant breite Bandbreite in Bezug auf ursprüngliche Daten aufweist. Dies wird durch Verwenden einer Spreizcodesequenz, wie bspw. eines Pseudorauschcodes (eines PN-Codes) erreicht. Des Weiteren wird eine Modulation, wie bspw. PSK (Phase Shift Keying bzw. Phasenumtastung) oder FSK (Frequency Shift Keying bzw. Frequenzumtastung), ausgeführt, um das Basisbandsignal in ein HF- bzw. RF-Signal (Hochfrequenz- bzw. Radiofrequenz-Signal) umzuwandeln, um das HF-Signal zu übertragen. Eine Empfangseinheit verwendet den gleichen Spreizcode wie denjenigen, der in einer Übertragungseinheit verwendet wird, um eine Entspreizoperation auszuführen, um eine Korrelation mit dem empfangenen Signal auszuführen, damit das empfangene Signal in ein Schmalbandsignal umgewandelt wird, das eine Bandbreite aufweist, die den ursprünglichen Daten entspricht. Dann wird eine übliche Datendemodulation ausgeführt, so dass die ursprünglichen Daten reproduziert bzw. wiedergegeben werden.
Da das Spreizspektrum-Kommunikationssystem eine signifikant breite Übertragungsbandbreite in Bezug auf die Informationsbandbreite verwendet, wie es vorstehend beschrieben ist, kann das bisherige System im Vergleich mit einem typischen Schmalbandbreiten-Modulationssystem eine nicht zufriedenstellende niedrige Übertragungsgeschwindigkeit nicht realisieren, wenn die Übertragungsbandbreite eine bestimmte Bedingung aufweist. Um die vorstehend genannte Schwierigkeit zu überwinden, ist ein Mehrfachcode-Verfahren eingesetzt worden. Das bisherige Verfahren umfasst Schritte zum Umwandeln eines Hochgeschwindigkeitsinformationssignals in parallele Niedriggeschwindigkeitsdaten, zum Spreizmodulieren der parallelen Daten in unterschiedliche Spreizcodesequenzen, um Daten hinzuzufügen, und zum Umwandeln der Daten in ein HF-Signal, das dann übertragen wird, so dass eine Hochgeschwindigkeitsdatenübertragung unter einer vorbestimmten Bedingung der Übertragungsbandbreite ohne eine Verschlechterung in der Spreizrate bei der Spreizmodulation verwirklicht wird.
In 24 ist der Aufbau eines Übertragungsmechanismus gezeigt, der bei dem vorstehend beschriebenen Verfahren angewendet wird. Zugeführte Daten werden in n parallele Dateneinheiten durch eine Seriell-Parallel-Umwandlungseinrichtung 301 umgewandelt. Die jeweiligen umgewandelten Daten werden durch eine Multiplizierergruppe, die n Multipliziereinrichtungen bzw. Multiplizierer 302-1 bis 302-n umfasst, mit n unterschiedlichen Spreizcodeausgangssignalen von einer Spreizcodeerzeugungseinrichtung multipliziert, um in Breitbandspreizsignale über n Kanäle umgewandelt zu werden. Dann werden die Ausgangssignale von den jeweiligen Multiplizierern durch eine Addiereinrichtung 304 addiert, um einer Hochfrequenz-Übertragungsstufe 305 bereitgestellt zu werden. Die addierten breiten Spreiz-Basisbandsignale werden durch die Hochfrequenz-Übertragungsstufe 305 in ein Übertragungsfrequenzsignal umgewandelt, das eine geeignete Mittelfrequenz aufweist, um durch eine Übertragungsantenne 306 übertragen zu werden.
In 25 ist der Aufbau einer Empfangseinrichtung gezeigt. Das Signal, das durch eine Antenne 401 empfangen wird, wird auf geeignete Weise gefiltert und durch einen Hochfrequenzsignalprozessor 402 verstärkt, um in ein Signal umgewandelt zu werden, das eine Zwischenfrequenz aufweist. Das Zwischenfrequenzsignal wird auf n Kanäle verteilt, die parallel angeschlossen sind, um den Spreizcodes zu entsprechen. In jedem Kanal wird die Korrelation des Eingangssignals mit Ausgangssignalen von einer Spreizcodeerzeugungseinrichtungsgruppe 404-1 bis 404-n in einer Korrelationseinrichtungsgruppe 403-1 bis 403-n erfasst, um entspreizt zu werden, wobei die Spreizcodeerzeugungseinrichtungsgruppe 404-1 bis 404-n den Kanälen der Korrelationseinrichtungsgruppe 403-1 bis 403-n entspricht. Eine Synchronisation der Entspreizsignale wird bei jedem Kanal in einer Synchronisierschaltungsgruppe 405-1 bis 405-n gebildet, so dass die Codephasen und Takte der Spreizcodeerzeugungseinrichtungen in Übereinstimmung miteinander gebracht werden. Die Entspreizsignale werden ebenso in einer Demodulatorgruppe 406-1 bis 406-n demoduliert, so dass Daten reproduziert werden. Dann werden die reproduzierten Daten in einer Seriell-Umwandlungseinrichtung 407 in serielle Daten umgewandelt, so dass die ursprünglichen Informationen reproduziert werden.
Da jedoch die Korrelationseinrichtung bei jedem Demodulationskanal als die Zwischenfrequenzstufe agiert, weist der herkömmliche Aufbau eine Schwierigkeit dahingehend auf, dass die Größe der Schaltung nicht verringert werden kann.
KURZZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung ist es, die Größe eines Aufbaus zu verringern, der zum Empfangen eines Mehrfachcode-Spreizspektrumsignals erforderlich ist.
Weiterhin ist eine Aufgabe der vorliegenden Erfindung, ein Mehrfachcode-Spreizspektrumsignal genau zu empfangen.
Weiterhin ist eine Aufgabe der vorliegenden Erfindung, ein Mehrfachcode-Spreizspektrumsignal genau zu synchronisieren.
Weiterhin ist eine Aufgabe der vorliegenden Erfindung, eine Hochgeschwindigkeitskommunikation zu verwirklichen.
Weiterhin ist eine Aufgabe der vorliegenden Erfindung, ein Empfangsgerät zum Empfangen eines Spreizspektrumsignals sowie ein Verfahren zum Umwandeln eines empfangenen Signals in ein Basisbandsignal, zum Erfassen eines Spreizcodes aus dem Basisbandsignal und zum Demodulieren des Basisbandsignals auf der Grundlage einer Vielzahl von Spreizcodes synchron mit der Erfassung des Spreizcodes bereitzustellen.
Die Erfindung schlägt ein Empfangsgerät zum Empfangen eines Mehrfachcode-Spreizspektrumsignals vor, wobei das Empfangsgerät eine erste Umwandlungseinrichtung zur Umwandlung eines ersten empfangenen Signals in ein zweites empfangenes Signal bei einer Basisbandfrequenz, eine Erfassungseinrichtung zur Erfassung eines Spreizcodes, der in dem zweiten empfangenen Signal bei der Basisbandfrequenz beinhaltet ist, und eine Demodulationseinrichtung zur Demodulation des zweiten empfangenen Signals, das durch eine Vielzahl von Spreizcodes moduliert ist, umfasst, gekennzeichnet durch eine zweite Umwandlungseinrichtung zur Umwandlung des zweiten empfangenen Signals in ein erstes digitales Signal bei einer ersten Abtastfrequenz und eine dritte Umwandlungseinrichtung zur Umwandlung des ersten digitalen Signals in ein zweites digitales Signal entsprechend einer zweiten Abtastfrequenz, die kleiner als die erste Abtastfrequenz ist, wobei die erste Umwandlungseinrichtung betreibbar ist, den Spreizcode von dem ersten digitalen Signal, das bei der ersten Abtastfrequenz abgetastet wird, zu erfassen, und die Demodulationseinrichtung betreibbar ist, das zweite digitale Signal, das bei der zweiten Abtastfrequenz abgetastet wird, zu demodulieren.
Die Erfassungseinrichtung kann eine Steuerungseinrichtung zur Steuerung eines Abtasttaktes, der die erste Abtastfrequenz aufweist, umfassen, wobei die zweite Umwandlungseinrichtung betreibbar sein kann, das zweite empfangene Signal in das erste digitale Signal mittels des Abtasttaktes umzuwandeln.
Gemäß einem möglichen Ausführungsbeispiel ist die erste Umwandlungseinrichtung betreibbar, das erste empfangene Signal in das zweite empfangene Signal und ein drittes empfangenes Signal, das unterschiedliche Phasen aufweist, bei der Basisbandfrequenz umzuwandeln, ist die zweite Umwandlungseinrichtung betreibbar, das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in ein drittes digitales Signal bei der ersten Abtastfrequenz umzuwandeln, umfasst die Erfassungseinrichtung eine erste Korrelationseinrichtung zum Korrelieren des ersten digitalen Signals und des Spreizcodes, eine zweite Korrelationseinrichtung zum Korrelieren des dritten digitalen Signals und des Spreizcodes, eine Zusammenfügeeinrichtung zum Zusammenfügen eines ersten Ausgangssignals von der ersten Korrelationseinrichtung und eines zweiten Ausgangssignals von der zweiten Korrelationseinrichtung sowie eine Steuerungseinrichtung, die ein Ausgangssignal von der Zusammenfügeeinrichtung als ein Eingangssignal eingibt, zur Steuerung eines Abtasttaktes, der die erste Abtastfrequenz aufweist, und ist die zweite Umwandlungseinrichtung betreibbar, das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in das dritte digitale Signal mittels des Abtasttaktes umzuwandeln.
Die erste Umwandlungseinrichtung kann eine Reproduktionseinrichtung zur Reproduktion eines Trägers des ersten empfangenen Signals umfassen.
In entsprechender Weise ist in der Erfindung ein Verfahren zum Empfangen eines Mehrfachcode-Spreizspektrumsignals vorgeschlagen, wobei das Verfahren umfasst:
einen ersten Umwandlungsschritt zum Umwandeln eines ersten empfangenen Signals in ein zweites empfangenes Signal bei einer Basisbandfrequenz,
einen Erfassungsschritt zum Erfassen eines Spreizcodes, der in dem zweiten empfangenen Signal bei der Basisbandfrequenz beinhaltet ist, und
einen Demodulationsschritt zum Demodulieren des zweiten empfangenen Signals, das durch eine Vielzahl von Spreizcodes moduliert ist,
gekennzeichnet durch einen zweiten Umwandlungsschritt zum Umwandeln des zweiten empfangen Signals in ein erstes digitales Signal bei einer ersten Abtastfrequenz und
einen dritten Umwandlungsschritt zum Umwandeln des ersten digitalen Signals in ein zweites digitales Signal entsprechend einer zweiten Abtastfrequenz, die kleiner ist als die erste Abtastfrequenz, wobei
der Erfassungsschritt den Spreizcode von dem ersten digitalen Signal, das bei der ersten Abtastfrequenz abgetastet wird, erfasst und
der Demodulationsschritt das zweite digitale Signal, das bei der zweiten Abtastfrequenz abgetastet wird, demoduliert.
Der Erfassungsschritt kann einen Steuerungsschritt zum Steuern eines Abtasttaktes, der die erste Abtastfrequenz aufweist, umfassen, wobei der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal mittels des Abtasttaktes umwandeln kann.
Gemäß einem möglichen Ausführungsbeispiel wandelt der erste Umwandlungsschritt das erste empfangene Signal in das zweite empfangene Signal und ein drittes empfangenes Signal, das unterschiedliche Phasen aufweist, bei der Basisbandfrequenz um, wandelt der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in ein drittes digitales Signal bei der ersten Abtastfrequenz um, umfasst der Erfassungsschritt einen ersten Korrelationsschritt zum Korrelieren des ersten digitalen Signals und des Spreizcodes, einen zweiten Korrelationsschritt zum Korrelieren des dritten digitalen Signals und des Spreizcodes, einen Zusammenfügeschritt zum Zusammenfügen eines ersten Ausgangssignals von dem ersten Korrelationsschritt und eines zweiten Ausgangssignals von dem zweiten Korrelationsschritt sowie einen Steuerungsschritt, der ein Ausgangssignal von der Zusammenfügeeinrichtung eingibt, zum Steuern eines Abtasttaktes, der die erste Abtastfrequenz aufweist, und wandelt der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in das dritte digitale Signal mittels des Abtasttaktes um.
Der erste Umwandlungsschritt kann einen Reproduktionsschritt zum Reproduzieren eines Trägers des ersten empfangenen Signals umfassen.
Andere und weitere Gegenstände, Merkmale und Vorteile der Erfindung werden aus der nachstehenden ausführlichen Beschreibung der bevorzugten Ausführungsbeispiele in Verbindung mit der beigefügten Zeichnung ersichtlich.
KURZBESCHREIBUNG DER ZEICHNUNG
Es zeigen:
1 ein Diagramm zur Beschreibung der Erfindung, das den Aufbau eines Empfangsgeräts zeigt, in dem eine Synchronisation mit einem Scheinbasisbandsignal gebildet wird,
2 ein Schaltungsdiagramm einer Scheinbasisband-Umwandlungsschaltung 6A gemäß 1.
3A und 3B Schaltungsdiagramme von Synchronisierschaltungen, die eine gleitende Korrelationseinrichtung (sliding correlator) und eine Verzögerungsregelungsschleifenschaltung (delay locked loop) umfassen,
4 ein Schaltungsdiagramm eines Demodulators 7A gemäß 1, der durch eine analoge Schaltung gebildet wird,
5 ein weiteres Schaltungsdiagramm des Demodulators 7A gemäß 1, der durch eine digitale Schaltung gebildet wird,
6 ein Schaltungsdiagramm einer Korrelationseinrichtung 713-1 bis 713-n gemäß 5,
7 ein weiteres Schaltungsdiagramm des Demodulators 7A gemäß 1, der an einen Fall angepasst ist, bei dem ein Entspreizen nach einer Phasenkorrektur ausgeführt wird,
8A und 8B, wenn sie wie in 8 gezeigt zusammengefügt werden, einen Aufbau eines ersten Ausführungsbeispiels der vorliegenden Erfindung, bei dem eine Synchronisation mit einem Scheinbasisbandsignal gebildet wird,
9A–9D jeweilige Schaltungsdiagramme von Schaltungen, die als Synthetisierschaltung 17 gemäß 8B verwendet werden können,
10A–10C Signalverlaufsgraphen, die die Ausgangssignale aus der Synchronisierschaltung 17, der Verzögerungsschaltung 18 und der Subtraktionsschaltung 19, die in 8B gezeigt sind, zeigen,
11A und 11B Schaltungsdiagramme von Schaltungen, die als eine Taktsteuerungsschaltung 20 gemäß 8B verwendet werden können,
12 ein Schaltungsdiagramm der Korrelationseinrichtungen 15 und 16 gemäß 8B,
13 ein Schaltungsdiagramm einer Korrelationseinrichtung, die als die Korrelationseinrichtungen 23-1 bis 23-n gemäß 8B verwendet werden kann,
14 ein Schaltungsdiagramm, das eine Modifikation der Taktausgabeschaltung 200 gemäß 8B zeigt,
15 einen Signalverlaufsgraphen, der das Ausgangssignal aus der Synthetisierschaltung 17, die in 14 gezeigt ist, zeigt,
16 ein Schaltungsdiagramm einer Phasenverschiebungsschaltung 20H gemäß 14,
17 ein Diagramm zur Beschreibung der Erfindung, das den Aufbau eines Empfangsgeräts zeigt, bei dem eine Synchronisation mit einem Basisbandsignal gebildet wird,
18 ein Schaltungsdiagramm einer Trägerreproduktionsschaltung 5 gemäß 17,
19 ein Diagramm zur Verdeutlichung der Erfindung, das den Aufbau eines Empfangsgeräts zeigt, das eine Costas-Schleife umfasst,
20 ein Schaltungsdiagramm der Costas-Schleife 51 gemäß 19,
21 ein Diagramm zur Verdeutlichung der Erfindung, das den Aufbau eines Empfangsgeräts zeigt, das für eine orthogonale Modulation angepasst ist,
22 ein Diagramm, das den Aufbau einer Basisbandumwandlungsschaltung 6B gemäß 21 zeigt,
23A und 23B, wenn sie wie in 23 gezeigt zusammengefügt werden, Diagramme, die den Aufbau eines zweiten Ausführungsbeispiels der vorliegenden Erfindung zeigen, bei dem eine Synchronisation mit einem Basisbandsignal gebildet wird,
24 ein Diagramm, das den Aufbau eines Übertragungssystems gemäß dem Stand der Technik zeigt, und
25 ein Diagramm, das den Aufbau eines Übertragungssystems gemäß dem Stand der Technik zeigt.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
In 1 ist ein Diagramm gezeigt, das den Aufbau eines Empfangsgeräts zeigt, das das Verständnis der vorliegenden Erfindung vereinfacht. Unter Bezugnahme auf 1 stellt Bezugszeichen 1 eine Antenne dar, Bezugszeichen 2 stellt einen Hochfrequenzsignalprozessor bzw. eine Hochfrequenzsignalverarbeitungseinrichtung zur Verarbeitung des Signals, das durch die Antenne 1 empfangen wird, bei einer zugehörigen Hochfrequenzstufe dar, Bezugszeichen 4B stellt eine Synchronisierschaltung zum Fassen und Beibehalten einer Synchronisation mit dem Code und einem Takt für die Übertragungseinheit sowie eine Codeerzeugungseinrichtung zur Erzeugung von n Spreizcodes zur Demodulierung von Daten und Spreizcodes zur Synchronisation von einem Codesynchronisiersignal und einem Taktsignal dar, Bezugszeichen 6A stellt eine Scheinbasisbandumwandlungsschaltung bzw. Quasibasisbandumwandlungsschaltung zur Umwandlung des empfangenen Signals in ein Scheinbasisbandsignal bzw. ein Quasibasisbandsignal dar, Bezugszeichen 7A stellt eine Demodulationseinrichtung bzw. einen Demodulator dar, der das Scheinbasisbandsignal, das von der Scheinbasisbandumwandlungsschaltung 9A übertragen wird, und n Spreizcodes, die von der Codeerzeugungseinrichtung 4B übertragen werden, verwendet, um Daten zu demodulieren, und Bezugszeichen 8 stellt eine Parallel/Seriell-Umwandlungsschaltung zur Umwandlung von n parallelen Datenelementen in serielle Daten dar.
Unter Bezugnahme auf 1 wird das Signal, das durch die Antenne 1 empfangen wird, dem Hochfrequenzsignalprozessor 2 zugeführt. Der Hochfrequenzsignalprozessor 2 umfasst bspw. einen Verstärker, ein Filter und eine Frequenzumwandlungsschaltung. Somit wird das empfangene Signal in dem Hochfrequenzsignalprozessor 2 in geeigneter Weise verstärkt und gefiltert, so dass die Hochfrequenzkomponente des empfangenen Signals beibehalten wird, wie sie ist, oder dieselbe wird in eine Zwischenfrequenz umgewandelt. Das Ausgangssignal von dem Hochfrequenzsignalprozessor 2 wird in ein Scheinbasisbandsignal durch die Scheinbasisbandumwandlungsschaltung 6A umgewandelt.
In 2 ist ein Beispiel der Scheinbasisbandumwandlungsschaltung 6A gezeigt. Das Signal, das von dem Hochfrequenzsignalprozessor 2 zugeführt wird, wird in zwei Abschnitte verzweigt, die dann durch Multiplizierer bzw. Multiplikationseinrichtungen 202 und 203 empfangen werden. Dem Multiplizierer 202 wird ebenso das Ausgangssignal von einer lokalen Oszillationseinrichtung bzw. einem lokalen Oszillator 201 zugeführt, die ein Signal mit einer Frequenz erzeugt, die im Wesentlichen die gleiche ist wie die Mittelfrequenz des Signals, das von dem Hochfrequenzsignalprozessor 2 übertragen wird, so dass die In-Phase-Komponente (Ich) durch ein Tiefpassfilter 205 extrahiert wird. Dem Multiplizierer 203 wird ebenso das Ausgangssignal von dem lokalen Oszillator 201 zugeführt, wobei die Phase des Ausgangssignals durch eine Phasenumwandlungseinrichtung 204 um einen Winkelgrad von 90° umgewandelt wird, bevor das Ausgangssignal dem Multiplizierer 203 zugeführt wird, so dass die orthogonale Komponente (Qch) durch ein Tiefpassfilter 206 extrahiert wird.
Das Scheinbasisbandsignal, das von der Scheinbasisbandumwandlungsschaltung 6A übertragen wird, wird der Synchronisierschaltung/Codeerzeugungseinrichtung 4B und dem Demodulator 2A zugeführt. Die Synchronisierschaltung/Codeerzeugungseinrichtung 4B verwendet einen Spreizcode PNr zur Synchronisierung, um die Synchronisation des Codes und des Taktes in Bezug auf diejenigen des übertragenen Signals zu bilden, um ein Codesynchronisiersignal und ein Taktsignal zu übertragen. Als der Spreizcode PNr zur Synchronisation ist es zu bevorzugen, dass ein Code, der einem aus einer Vielzahl von Multiplexcodes PN₁ bis PNn entspricht, verwendet wird. Es kann ein Code allein zur Synchronisation verwendet werden. Die Synchronisierschaltung/Codeerzeugungseinrichtung 4B kann unter Verwendung einer gleitenden Korrelationseinrichtung (sliding correlator) und einer Verzögerungsregelungsschleifenschaltung (delay locked loop circuit) gebildet werden, wie es in den 3A und 3B gezeigt ist.
Unter Bezugnahme auf 3A multiplizieren Multiplizierer 2431I und 2431Q einen Synchronisier-Spreizcode PNr, der von einer Codeerzeugungseinrichtung 2436 zugeführt wird, mit Daten in den Kanälen Ich und Qch. Die Codeerzeugungseinrichtung 2436 erzeugt einen Spreizcode PNr entsprechend dem Takt, der im Wesentlichen die gleiche Frequenz aufweist wie der des Übertragungsseiten-Spreizcodes. Integriereinrichtungen 2432I und 2432Q integrieren die Ausgangssignale von den Multiplizierern 2431I und 2431Q für eine Periode des Spreizcodes PNr. Eine Zusammenfügeschaltung bzw. Synthetisierschaltung 2433 synthetisiert die Ausgangssignale von den Integriereinrichtungen 2432I und 2432Q bzw. fügt sie zusammen. Die Synthetisierschaltung 2433 quadriert die Ausgangssignale von den Integriereinrichtungen 2432I und 2432Q, um die vorangegangenen Ausgangssignale zu addieren oder um die Quadratwurzel des Ergebnisses der Addition zu erhalten. Als eine Alternative hierzu können die Absolutwerte der Ausgangssignale von den Integriereinrichtungen 2432I und 2432Q addiert werden oder eines der Ausgangssignale von den Integriereinrichtungen 2432I oder 2432Q kann ausgewählt werden. Eine Spitzenerfassungsschaltung 2434 erfasst den Spitzenwert des Ausgangssignals aus der Synthetisierschaltung 2433. Eine Unterscheidungseinrichtung 2435 weist die Codeerzeugungseinrichtung 2436 an, den Code zu verschieben, wenn durch die Spitzenerfassungsschaltung 2434 kein Spitzenwert erfasst worden ist.
Unter Bezugnahme auf 3B stellt Bezugszeichen 2455 eine Codeerzeugungseinrichtung eines Schieberegistertyps dar. Wenn ein Takt von einem VCO 2454 zugeführt wird, werden Daten in einem führenden Bit (das m-te Bit) zu einer Verzögerungsschaltung 2456 und Multiplizierern 2449I und 2449Q übertragen und werden ebenso zu einem letzten Bit (dem ersten Bit) des Schieberegisters überführt. Daten in dem (m – 1)-ten Bit des Schieberegisters werden zu Multiplizierern 2448I und 2448Q übertragen und werden ebenso zu dem m-ten Bit des Schieberegisters verschoben. Daten in dem m – 2-ten Bit, die in dem m – 3-ten Bit, ..., Daten in dem ersten Bit des Schieberegisters werden jeweils nach links um eins verschoben.
Die Multiplizierer 2448I und 2448Q multiplizieren Daten in dem m – 1-ten Bit und Daten in den Kanälen Ich und Qch, während die Multiplizierer 2449I und 2449Q Daten in dem m-ten Bit und Daten in den Kanälen Ich und Qch multiplizieren. Integriereinrichtungen 2450I, 2450Q, 2451I und 2451Q integrieren die Ausgangssignale von den Multiplizieren 2448I, 2448Q, 2449I und 2449Q für eine Periode des Spreizcodes PNr. Eine Zusammenfügeschaltung bzw. Synthetisierschaltung 2452A synthetisiert die Ausgangssignale von den Integriereinrichtungen 2450I und 2450Q, während eine Synthetisierschaltung 2452B die Ausgangssignale von den Integriereinrichtungen 2451I und 2451Q synthetisiert. Eine Subtrahiereinrichtung/ein Verstärker 2453 überträgt ein Signal, das der Differenz zwischen dem Ausgangssignal von der Synthetisierschaltung 2452A und dem von der Synthetisierschaltung 2452B entspricht. Eine Spannungssteuerungsoszillationseinrichtung bzw. ein Spannungssteuerungsoszillator (VCO) 2454 oszilliert bzw. schwingt mit einer Frequenz, die dem Ausgangssignal von der Subtrahiereinrichtung/dem Verstärker 2453 entspricht. Die Verzögerungsschaltung 2456 verzögert das Ausgangssignal von dem m-ten Bit von der Codeerzeugungseinrichtung 2455 um einen halben Takt für eine Übertragung.
Die Codeerzeugungseinrichtung 4B überträgt zu dem Demodulator 7A n Spreizcodes PN₁ bis PN_n für eine Demodulation synchron mit dem Ausgangssignal von der Verzögerungsschaltung 2456.
Scheinbasisbandsignale in den Kanälen Ich und Qch, die von der Scheinbasisbandumwandlungsschaltung 6A übertragen werden, werden zusammen mit den n Spreizcodes PN1, ..., PNn für ein Demodulieren von Daten, die von der Codeerzeugungseinrichtung 4B übertragen werden, dem Demodulator 7A zugeführt, um mit jedem Spreizcode für ein Demodulieren von Daten korreliert zu werden, so dass n Datenelemente demoduliert werden.
In 4 ist ein erstes Beispiel des Demodulators 7A gezeigt. Signale in den Kanälen Ich und Qch werden jeweils in n Teile verzweigt, um Multiplizierern 701-1 bis 701-n und Multiplizierern 702-1 bis 702-n zugeführt zu werden. Den Multiplizierern 701-1 bis 701-n und den Multiplizierern 702-1 bis 702-n werden jeweils die Spreizcodes PN1, ..., PNn zugeführt, so dass die Signale in den jeweiligen Kanälen und die Spreizcodes multipliziert werden. Die Ausgangssignale von den Multiplizieren 701-1 bis 701-n werden jeweils durch Tiefpassfilter 703-1 bis 703-n gefiltert, so dass die Korrelation durch die jeweiligen Spreizcodes erfasst wird, um entspreizt zu werden. Auf ähnliche Weise werden die Ausgangssignale von den Multiplizierern 702-1 bis 702-n jeweils durch Tiefpassfilter 704-1 bis 704-n gefiltert, so dass die Korrelation durch die jeweiligen Spreizcodes erfasst wird, um entspreizt zu werden.
Beide Signale in den Kanälen Ich und Qch, die durch den gleichen Spreizcode entspreizt werden, werden Unterscheidungseinrichtungen 705-1 bis 705-n zugeführt, so dass Daten unterschieden werden und somit parallele demodulierte Daten erhalten werden. Als die Unterscheidungseinrichtungen können Verzögerungswellenerfassungseinrichtungen oder dergleichen eingesetzt werden, die die Unterscheidung ausführen, indem ein Vergleich der Phase eines vorgegebenen Signals mit der Phase des unmittelbar vorangegangenen Signals ausgeführt wird.
N parallele Ausgangssignale von dem Demodulator 7A werden durch die Parallel/Seriell-Umwandlungsschaltung 8 in serielle Daten für eine Übertragung umgewandelt.
In 5 ist ein zweites Beispiel der Demodulationseinrichtung bzw. des Demodulators 7A gezeigt. Die in 5 gezeigte Vorrichtung weist einen derartigen Aufbau auf, dass ein Reproduktionstakt und ein Codephasensynchronisiersignal dem Demodulator 7A von der Synchronisierschaltung/Codeerzeugungseinrichtung 4B zugeführt werden. Der Reproduktionstakt liegt in einer Form vor, die um einen halben Takt zu dem Ausgangssignal des VCO 2454, der in 3B gezeigt ist, verzögert ist. Das Codephasensynchronisiersignal ist ein Signal, das jede Periode nach einem Halbtakt von dem Codestart in der Codererzeugungseinrichtung 2455 übertragen wird.
Unter Bezugnahme auf 5 werden die zugeführten Signale in den Kanälen Ich und Qch in digitale Signale, von denen jedes eine Auflösungsleistung eines einzelnen Bits oder einer Vielzahl von Bits aufweist, durch A/D-Wandler 711 und 712 umgewandelt, deren Grundperiode die gleiche ist wie der Reproduktionstakt. Das digitale Signal wird in n Verzweigungen verteilt, um zusammen mit einer Vielzahl von Spreizcodes, die durch die Codeerzeugungseinrichtung 4B übertragen werden, den Korrelationseinrichtungen 713-1 bis 713-n und den Korrelationseinrichtungen 714-1 bis 714-n zugeführt zu werden, so dass zugehörige Korrelationen berechnet werden. In 6 ist ein Beispiel des Aufbaus der Korrelationseinrichtungen 713 und 714 gezeigt.
Unter Bezugnahme auf 6 wird das höchstwertige Bit MSB (Codebit) eines Einzelbit- oder Mehrfachbit-Digitalsignals, das durch den A/D-Wandler 711 oder 712 übertragen wird, in einer Exklusiv-ODER-Schaltung 901 einer Berechnung zum Erhalten eines Exklusiv-ODER mit einer Vielzahl von Spreizcodes, die von der Codeerzeugungseinrichtung 4B übertragen werden, unterzogen und wird einer Addiereinrichtung 902 zusammen mit den anderen Bits zugeführt. In der Addiereinrichtung 902 werden das zugeführte Signal und das Ausgangssignal von einem Register 903 bei jedem Reproduktionstakt addiert, um jeweils zu dem Register 903 übertragen zu werden. Das Register 903 wird gleichzeitig mit der Eingabe eines jeweiligen Spreizsignals zurückgesetzt, wobei die Ergebnisse der Addition der empfangenen Signale und der Spreizcodes für eine Periode des Spreizcodes gespeichert werden. Folglich werden, wenn das letzte Bit in einer Periode des Spreizcodes zugeführt worden ist, der Korrelationswert des Spreizcodes für eine Periode und das empfangene Signal gespeichert.
Daten des vorangegangenen Korrelationswerts werden durch nachfolgende Unterscheidungsschaltungen 715-1 bis 715-n (7) unterschieden, so dass n demodulierte Datenelemente erhalten werden. N demodulierte parallele Datenelemente werden eine Seriell-Umwandlungseinrichtung 8 in serielle Daten durch umgewandelt.
In 7 ist ein drittes Beispiel der Demodulationseinrichtung bzw. des Demodulators 7A gezeigt.
Unter Bezugnahme auf 7 werden die zugeführten Signale in den Kanälen Ich und Qch in den A/D-Wandlern 711 und 712, deren Grundperiode der Reproduktionstakt ist, in digitale Signale umgewandelt, die jeweils eine Auflösungsleistung eines einzelnen Bits oder von mehreren Bits aufweisen. Die Größe der Phasenverschiebung der digitalen Signale zu der Phase von null Grad wird durch eine Phasenerfassungsschaltung 717 erfasst und wird dann einer Phasenkorrekturschaltung 716 zugeführt. Entsprechend der Größe der Phasenverschiebung werden Daten in den Kanälen Ich und Qch in Daten umgewandelt, die um null Grad bis 180 Grad moduliert sind. Das Ausgangssignal von der Phasenkorrekturschaltung 716 wird in n Verzweigungen verteilt, um den Korrelationseinrichtungen 713-1 bis 713-n zusammen mit einer Vielzahl von Spreizcodes, die von der Codeerzeugungseinrichtung 4B übertragen werden, zugeführt zu werden, so dass zugehörige Korrelationen berechnet werden. Daten der Korrelationswerte werden in den folgenden Unterscheidungsschaltungen 715-1 bis 715-n unterschieden, so dass n demodulierte Datenelemente erhalten werden.
In dem vorstehend beschriebenen ersten Beispiel wird das Ausgangssignal von der Demodulationsschaltung in serielle Daten durch die Parallel/Seriell-Umwandlungsschaltung umgewandelt. Die Parallel/Seriell-Umwandlungsschaltung kann jedoch weggelassen werden und das Ausgangssignal kann folglich als eine Vielzahl von parallelen Datenelementen übertragen werden.
Gemäß dem ersten Beispiel werden Signale in den Kanälen Ich und Qch, die orthogonal umgewandelt worden sind, zusammengefügt bzw. synthetisiert, um ein empfangenes Datenelement zu unterscheiden. Folglich können empfangene Daten genau unterschieden werden, auch wenn die Umwandlung in das Scheinbasisbandsignal nicht genau ausgeführt worden ist. Die vorstehend beschriebene Wirkung ist ähnlich zu den nachstehend beschriebenen Ausführungsbeispielen.
In 8A und 8B ist der Aufbau eines ersten Ausführungsbeispiels des Empfangsgeräts gemäß der vorliegenden Erfindung gezeigt. Unter Bezugnahme auf die 8A und 8B stellt Bezugszeichen 1 eine Antenne dar und Bezugszeichen 2 stellt einen Hochfrequenzsignalprozessor dar. Bezugszeichen 6A stellt eine Umwandlungsschaltung zur Umwandlung des empfangenen Signals in ein Scheinbasisbandsignal dar, wobei die Umwandlungsschaltung 6A den gleichen Aufbau wie den, der in 2 gezeigt ist, aufweist. Bezugszeichen 7B stellt eine Demodulationseinrichtung bzw. einen Demodulator dar. Bezugszeichen 13 und 14 stellen A/D-Wandler dar, Bezugszeichen 200 stellt eine Taktausgabeschaltung dar, Bezugszeichen 15 und 16 stellen Korrelationseinrichtungen zur Bildung der Korrelationen mit einem gewünschten Spreizcode PNr dar, Bezugszeichen 17 stellt eine Zusammenfügeschaltung bzw. Synthetisierschaltung zum Zusammenfügen bzw. Synthetisieren der korrelierten Ausgangssignale von den zwei Korrelationseinrichtungen 15 und 16 dar, Bezugszeichen 18 stellt eine Verzögerungsschaltung zur Verzögerung des Ausgangssignals von der Synthetisierschaltung 17 um eine vorbestimmte Zeit (die Zeit, die etwa ein bis zwei Chips bzw. Teilen (Bits) des Spreizcodes entspricht) dar, Bezugszeichen 19 stellt eine Subtraktionsschaltung zum Subtrahieren des Ausgangssignals von der Synthetisierschaltung 17 und desjenigen von der Verzögerungsschaltung 18 dar und Bezugszeichen 20 stellt eine Taktsteuerungsschaltung dar, die das Ausgangssignal von der Subtraktionsschaltung 19 empfängt, um die Phasen von Abtasttakten, die den A/D-Wandlern 13 und 14 zuzuführen sind, zu steuern. Bezugszeichen 23-1 bis 23-n stellen Korrelationseinrichtungen zur Bildung der Korrelation zwischen dem Eingangssignal und den Spreizcodes PN1 bis PNn dar. Bezugszeichen 24-1 bis 24-n stellen Datenunterscheidungsschaltungen dar und Bezugszeichen 25 stellt eine Spitzenerfassungsschaltung zur Erfassung des Spitzenwerts des Ausgangssignals von der Synthetisierschaltung 17 dar.
Unter Bezugnahme auf die 8A und 8B ist nachstehend der Betrieb des Geräts gemäß diesem Ausführungsbeispiel beschrieben. Ein empfangenes Signal r(t)·exp(iωt) wird einer Verstärkung und Filterung in dem Hochfrequenzsignalprozessor 2 unterzogen und weist folglich die Eingangsfrequenz auf, die in eine Zwischenfrequenz umgewandelt wird, die in zwei Teile verzweigt wird, um jeweils einem ersten Frequenzwandler 202 und einem zweiten Frequenzwandler 203 zugeführt zu werden, so dass Signale r₁(t) und r_Q(t) in dem Basisbandbereich übertragen werden, die orthogonal zueinander sind. Unter der Annahme, dass die Phasendifferenz zwischen dem empfangenen Signal und dem Ausgangssignal von des Oszillators 201 α ist, werden die zwei Signale wie nachstehend angegeben ausgedrückt: r1(t) = r(t)cosα rQ(t) = r(t)sinα
Dann werden die Signale r₁(t) und r_Q(t) in dem Basisbandbereich mit einer Frequenz, die zwei mal oder mehr die Chipgeschwindigkeit des Spreizcodes ist, durch die A/D-Wandler 13 und 14 abgetastet, um den Korrelationseinrichtungen 15 und 16 zugeführt zu werden, in denen Korrelationsberechnungen mit einem gewünschten Spreizcode PNr ausgeführt werden. Der gewünschte Spreizcode PNr ist üblicherweise der gleiche wie der Spreizcode für eine Verwendung in der Spreizmodulation in der Übertragungseinheit, d. h. der gleiche wie einer von PN1 bis PNn oder der Code nur für die Synchronisation. Unter der Annahme, dass die Ausgangssignale von den Korrelationseinrichtungen 15 und 16 jeweils c₁(t) und c_Q(t) sind, werden die Ausgangssignale wie nachstehend angegeben ausgedrückt: c1(t) = c(t)cosα cQ(t) = c(t)sinαwobei c(t) das Ausgangssignal ist, wenn ein Signal r(t) den Korrelationseinrichtungen 15 und 16 zugeführt wird.
Die Ausgangssignale c₁(t) und c_Q(t) von den zwei Korrelationseinrichtungen 15 und 16 werden in der Synthetisierschaltung 17 synthetisiert. Ein Beispiel der Synthetisierschaltung 17 ist in 9A gezeigt. Unter Bezugnahme auf 9A werden die Ausgangssignale c₁(t) und c_Q(t) von den zwei Korrelationseinrichtungen 15 und 16 jeweils quadriert, addiert und die Quadratwurzel wird gezogen. Als Ergebnis der Berechnung zum Erhalten der Quadratwurzel kann der absolute Wert von c(t) erhalten werden. Andere Beispiele der Synthetisierschaltung 17 sind in 9B, 9C und 9D gezeigt. In 9B wird die Berechnung zum Erhalten der Quadratwurzel, die in der 9A gezeigt ist, weggelassen, um die Anzahl von Berechnungen zu verringern. In 9C werden Berechnungen zum Erhalten des absoluten Werts an Stelle der Berechnungen zum Erhalten der Quadratwurzel ausgeführt, so dass die Anzahl von Berechnungen im Vergleich mit dem Aufbau, der in der 9B gezeigt ist, weiter verringert wird. In 9D wird eine Auswahleinrichtung zum Auswählen eines der zwei Signale an Stelle einer Ausführung der Addition bereitgestellt, so dass die Anzahl von Berechnungen im Vergleich mit dem Aufbau, der in der 9C gezeigt ist, noch weiter verringert wird.
Das Ausgangssignal von der Synthetisierschaltung 17 wird in zwei Teile verzweigt, so dass eine Subtraktion des Signals, das durch die Verzögerungsschaltung 18 hindurchgehen darf, von dem Signal, das durch die Verzögerungsschaltung 18 nicht hindurchgehen darf, in der Subtraktionsschaltung 19 ausgeführt wird. Unter Bezugnahme auf 10A bis 10C wird der Betrieb nachstehend ausführlich beschrieben. In den 10A–10C ist ein Beispiel gezeigt, bei dem zwei Abtastungen pro Chip (Bit) ausgeführt werden und die Verzögerungsgröße der Verzögerungsschaltung 18 ein Chip ist, d. h. zwei Abtastungen, wobei schwarze Punkte die Abtastpunkte zeigen. Gestrichelte Linien zeigen die analogen Größen, d. h. den Fall an, bei dem die Abtastfrequenz unendlich ist. In einem Fall, bei dem die Phase des Abtasttaktes verzögert ist, wie es in 10A gezeigt ist, ist die Verzögerungsgröße von einem Punkt t₀, bei dem das Ausgangssignal von der Synthetisierschaltung 17 in einer Periode bei der Hälfte der Verzögerungsschaltung 18 maximal gemacht wird, d. h. das Ausgangssignal von der Subtraktionsschaltung 19 bei einem Punkt t₁ nach 1/2 Bit (einer Abtastung) negativ. In einem Fall, bei dem die Phase des Abtasttaktes voraus ist, wie es in 10B gezeigt ist, ist das Ausgangssignal von der Subtraktionsschaltung 19 bei einem Punkt t₁ positiv. Des Weiteren wird, da der Pegel des Ausgangssignals den Grad der Verschiebung angibt, eine Steuerung ausgeführt, so dass das Ausgangssignal von der Subtraktionsschaltung 19 bei einem Punkt t₁ an Null angenähert wird, was es ermöglicht, dass die Taktphase synchronisiert wird.
Dementsprechend wird das Ausgangssignal von der Subtraktionsschaltung 19 bei dem Punkt t₁ (d. h. der Zeit (die durch eine Spitzenerfassungsschaltung 25 erfasst wird), bei der der maximale Wert in einer Periode des Ausgangssignals von der Synthetisierschaltung 19 der Zeit nach der Hälfte der Verzögerungsgröße der Verzögerungsschaltung 18 gegeben wird) empfangen, wobei die Phase des Abtasttaktes durch die Taktsteuerungsschaltung 20 derart gesteuert wird, dass die Takte synchronisiert sind.
Die Taktsteuerungsschaltung 20, wie sie in 11A gezeigt ist, umfasst bspw. eine Verzögerungsschaltung 20A, eine Signalspeicherschaltung bzw. Latch-Schaltung 20B, ein Filter 20C, einen Digital/Analog-(D/A-)Wandler 20D und eine Spannungssteuerungsoszillationseinrichtung bzw. einen Spannungssteuerungsoszillator (VCO) 20E. Die Reihenfolge des Filters 20C und des Digital/Analog-(D/A-)Wandlers 20D kann geändert werden. Ein anderes Beispiel der Taktsteuerungsschaltung 20, wie es in 11B gezeigt ist, kann verwendet werden, bei dem die Phase des Signals, das von einer Referenzsignalerzeugungsschaltung 20F übertragen wird, durch das Ausgangssignal von der Subtraktionsschaltung 19 verschoben wird, um es als Takte zu übertragen.
Die Verzögerungszeit, die durch die Verzögerungsschaltung 20A verwirklicht wird, ist halb so groß wie die Verzögerungszeit, die durch die Verzögerungsschaltung 18 verwirklicht wird. Die Signalspeicherschaltung 20B rastet das Ausgangssignal von der Subtraktionsschaltung 19 ein, wenn die Verzögerungszeit, die durch die Verzögerungsschaltung 20A verwirklicht wird, von dem Spitzenwert des Ausgangssignals von der Synthetisierschaltung 17 vergangen ist. Die Taktsteuerungsschaltung 20 steuert die Takte, um das Ausgangssignal von der Signalspeicherschaltung 20B zu verkleinern.
Gemäß diesem Ausführungsbeispiel werden, wenn eine Synchronisation gebildet ist, die Ausgangssignale von den zwei A/D-Wandlern 13 und 14 (8A) durch eine Ausdünnungs-/Synthetisierschaltung 22 auf 1 Abtastung pro Chip (Bit) ausgedünnt (d. h. dezimiert), so dass die Phasendifferenz α zwischen dem empfangenen Signal und dem Ausgangssignal von dem Oszillator korrigiert wird. Die Synthese wird auf ähnliche Weise wie die ausgeführt, die durch die Phasenkorrekturschaltung 716, die in 7 gezeigt ist, ausgeführt wird, so dass eine Berechnung r1(t)cosα + r_Q(t)sinα ausgeführt wird. Das Ausgangssignal von der Ausdünnungs-/Synthetisierschaltung 22 wird in n Teile verzweigt, so dass eine Korrelation mit n unterschiedlichen Spreizcodes PN1 bis PNn, die bei der Spreizdemodulation in der Übertragungseinheit verwendet werden, in n Korrelationseinrichtungen 23-1 bis 23-n gebildet wird, worauf eine jeweilige Demodulation durch Datenunterscheidungsschaltungen 24-1 bis 24-n folgt, so dass n demodulierte Datenelemente erhalten werden. Die Datenunterscheidungsschaltungen 21-1 bis 21-n unterscheiden Daten für jede Periode des Spreizcodes synchron mit dem Spitzenwert, der durch die Spitzenerfassungsschaltung 25 erfasst wird.
Als Ergebnis des Aufbaus gemäß diesem Ausführungsbeispiel kann die Verschiebung des Abtasttaktes durch einen Aufbau kleiner Größe korrigiert werden. Des Weiteren kann, da die Ausdünnung-/Synthetisierschaltung 22 Daten auf 1 Abtastung pro Chip (Bit) ausdünnt (d. h. dezimiert), die Größe jeder der nachfolgenden n Korrelationseinrichtungen 23-1 bis 23-n verringert werden.
Gemäß diesem Ausführungsbeispiel wird die Seriell-Parallel-Umwandlungseinrichtung zur Umwandlung von Hochgeschwindigkeitsdaten in eine Vielzahl von parallelen Datenelementen der Übertragungseinheit hinzugefügt, wobei die Seriell-Umwandlungseinrichtung zur Umwandlung einer Vielzahl der demodulierten parallelen Datenelemente in serielle Daten der Empfangseinheit hinzugefügt wird. Somit können die Daten mit hoher Geschwindigkeit übertragen werden.
Gemäß diesem Ausführungsbeispiel können Informationen durch eine orthogonale Modulation übertragen werden. Wenn eine orthogonale Modulation ausgeführt wird, werden Informationen in ein orthogonales Signal umgewandelt, dessen Phasendifferenz α durch die Ausdünnungs-/ Synthetisierschaltung 22 korrigiert worden ist, um die Korrelation in den n Korrelationseinrichtungen zu bilden, so dass die Daten unterschieden werden.
In 12 ist der Aufbau der Korrelationseinrichtungen 15 und 16 für eine Verwendung in dem Fall von 2 Abtastungen pro Chip (Bit) gezeigt. Wenn der Spreizcode m Bits lang ist, ist ein Schieberegister 15A ein 2 × m Bits langes Schieberegister, das die Ausgangssignale von den A/D-Wandlern 13 und 14 synchron mit dem Takt CLK, der von der Taktsteuerungsschaltung 20 zugeführt wird, um jedes Bit verschiebt. Die Korrelationseinrichtungen 15 und 16 umfassen ferner 2 × m Multiplizierer 15B zum Multiplizieren der Daten, die in dem Schieberegister 15A gespeichert sind, und jedes Bits des Spreizcodes (a₁, a₁, a₃, ... a_m) sowie eine Addiereinrichtung 15C zum Addieren der Ausgangssignale von den Multiplizierern 15B, um die addierten Ausgangssignale als korrelierte Werte zu übertragen.
In 13 ist der Aufbau der Korrelationseinrichtungen 23-1 bis 23-n (8B) gezeigt. Bezugszeichen 23A stellt ein m-Bit-Schieberegister dar, Bezugszeichen 23B stellt m Multiplizierer zum Multiplizieren von Daten, die in dem Schieberegister 23A gespeichert sind, und jedes Bits der Spreizcodes (a₁, a₂, a₃, ..., a_m) dar und Bezugszeichen 23C stellt eine Addiereinrichtung zum Addieren der Ausgangssignale von den Multiplizierern 23B dar, um das Ergebnis als einen korrelierten Wert zu übertragen. Die Addiereinrichtung 23C überträgt bei jeder Periode des Spreizcodes das Ergebnis der Addition entsprechend der Spitzenwerterfassung, die durch die Spitzenerfassungsschaltung 25 ausgeführt wird. Die Korrelationseinrichtungen 23-1 bis 23-n empfangen jeweils unterschiedliche Spreizcodes, wohingegen die Korrelationseinrichtungen 15 und 16 denselben Spreizcode empfangen.
Der Aufbau der Korrelationseinrichtungen 23-1 bis 23-n kann wie in 6 gezeigt aufgebaut sein.
Es ist anzumerken, dass die Korrelationseinrichtungen 15 und 16 den Ausgangstakt CLK verwenden, der von der Taktsteuerungsschaltung 20 zugeführt wird, um Berechnungen zur Bildung der Korrelation auszuführen. Das heißt, unter der Annahme, dass die Frequenz des Ausgangstaktes von der Taktsteuerungsschaltung 20 f_c ist, führen die Korrelationseinrichtungen 15 und 16 die Berechnungen zur Bildung der Korrelationen synchron mit dem Takt CLK aus, der die Frequenz f_c aufweist.
Die Korrelationseinrichtungen 23-1 bis 23-n verwenden Takte, die durch Halbieren der Frequenz des Ausgangstaktes CLK von der Taktsteuerungsschaltung 20 erhalten werden, um die Berechnungen zur Bildung der Korrelationen auszuführen. Das heißt, die Korrelationseinrichtungen 23-1 bis 23-n führen die Berechnungen zur Bildungen der Korrelationen synchron mit dem Takt aus, dessen Frequenz halb so groß (wenn l Abtastungen pro Chip (Bit) verwendet werden, 1/l) wie die Frequenz f_c ist.
Es ist anzumerken, dass die Takte, die den Korrelationseinrichtungen 23-1 bis 23-n zuzuführen sind, durch Teilen der Ausgangstaktfrequenzen von der Taktsteuerungsschaltung 20 erzeugt werden, so dass die Korrelationsberechnung ausgeführt wird, wenn der Spitzenwert in dem Ausgangssignal von der Synthetisierschaltung 17 (bei einer Zeit t₀, die in 10C gezeigt ist) erzeugt wird.
Die Ausdünnungs-/Synthetisierschaltung 22 dünnt aus (d. h. dezimiert) und synthetisiert die Ausgangssignale von den A/D-Wandlern 13 und 14 auf 1 Abtastung/Taktperiode, um zu veranlassen, dass die Ausgangssignale von den A/D-Wandlern 13 und 14 übertragen werden, während sie synthetisiert werden, wenn der Spitzenwert in dem Ausgangssignal von der Synthetisierschaltung 17 erzeugt wird.
Wie es vorstehend beschrieben ist, kann, da die Taktfrequenzen der entspreizenden Korrelationseinrichtungen 23-1 bis 23-n für eine korrekte Abtastung des empfangenen Signals kleiner gemacht werden als die Taktfrequenzen der Korrelationseinrichtungen 15 und 16, eine Abtastung genau ausgeführt werden und ein Entspreizen kann durch einen Aufbau kleiner Größe verwirklicht werden.
Es ist zu bevorzugen, dass die Verzögerungsgröße, die durch die Verzögerungsschaltung 18 verwirklicht wird, die Zeit ist, die etwa 1 bis 2 Chips des Spreizcodes entspricht, wie es vorstehend beschrieben ist. Obwohl die Verzögerungsgröße ein Chip in einem Zustand sein kann, bei dem ein Aufbau mit zwei Abtastungen/Chip (Bit) eingesetzt wird, ist es zu bevorzugen, dass die Verzögerungsgröße 2 Chips ist, wenn die Abtastfrequenz hoch ist.
In 14 ist ein weiteres Beispiel der Taktausgabeschaltung 200 (siehe 8B) gezeigt. Unter Bezugnahme auf 14 werden den gleichen Elementen wie denjenigen, die in 8B gezeigt sind, die gleichen Bezugszeichen gegeben.
Bezugszeichen 20I stellt eine Spitzenverschiebungserfassungsschaltung zur Erfassung der Spitzenwertverschiebungsgröße von dem Ausgangssignal von der Synthetisierschaltung 17 dar, Bezugszeichen 20F stellt eine Referenzsignalerzeugungsschaltung dar und Bezugszeichen 20H stellt eine Phasenverschiebungsschaltung dar, die das Ausgangssignal von der Spitzenverschiebungserfassungsschaltung 20I empfängt, um einen Abtasttakt zu erzeugen, der die Phase des Ausgangssignals von der Referenzsignalerzeugungsschaltung 20F verschiebt, um den phasenverschobenen Takt den A/D-Wandlern 13 und 14 (8A) zuzuführen.
Das Ausgangssignal von der Synthetisierschaltung 17 wird der Spitzenverschiebungserfassungsschaltung 20I zugeführt, so dass die Spitzenwertverschiebungsgröße übertragen wird. Die Operation ist nachstehend ausführlich unter Bezugnahme auf 15 beschrieben. In 15 ist ein Beispiel gezeigt, bei dem ein Verfahren mit zwei Abtastungen/Chip (Bit) eingesetzt wird, wobei Abtastpunkte nahe dem Spitzenwertausgangssignal durch schwarze Punkte angegeben sind. Gestrichelte Linien zeigen den Fall eines kontinuierlichen Zeitsignals. Bei dem kontinuierlichen Zeitsignal liegt der Korrelationsspitzenwert in der Form eines gleichschenkligen Dreiecks vor, wie es durch eine gestrichelte Linie angegeben ist. Da eine diskrete Zeitabtastung aufgrund einer A/D-Umwandlung stattfindet, wird ein diskreter Wert mit einer Abtastperiode T_s, wie es durch die schwarzen Punkte angegeben ist, verwirklicht. Dementsprechend wird ein maximaler Wert α₀ in einer Periode des Ausgangssignals von der Synthetisierschaltung 17 erfasst und eine Verschiebung ΔT zwischen der Zeit, bei der der maximale Wert α₀ entnommen wird, und der wahren Spitzenwertposition wird von Werten α_– und α₊ bei den Abtastpunkten vor und nach der Zeit, bei der der maximale Wert α₀ entnommen wird, unter Verwendung der nachstehenden Gleichung erhalten: ΔT/Ts = (α– – α+)/(2·Δα),wobei Δα der größere Wert von (α₀ – α_–) oder (α₀ – α₊) ist.
Die Phasenverschiebungsschaltung 20H (14) verschiebt die Phase des Ausgangssignals von der Referenzsignalerzeugungseinrichtung 20F entsprechend der Größe der Verschiebung, die durch die Spitzenverschiebungserfassungsschaltung 20I übertragen wird, um den Abtasttakt, der synchronisiert worden ist, zu den A/D-Wandlern 13 und 14 zu übertragen.
Ein Beispiel der Phasenverschiebungsschaltung 20H ist in 16 gezeigt. In 16 sind die Verzögerungsschaltungen kontinuierlich verbunden, um eine Vielzahl von Signalen mit unterschiedlichen Verzögerungsgrößen zu erzeugen, die durch eine Auswahleinrichtung ausgewählt werden.
Wenn ein hochstabiler Oszillator, wie bspw. ein TCXO (Temperature Compensation Crystal Oscillator bzw. Temperaturkompensations-Kristalloszillator) als die Referenzsignalerzeugungseinrichtung 20F verwendet wird und ein Takt aus 8 bis 16 Signalen mit unterschiedlichen Verzögerungsgrößen ausgewählt wird, kann eine Synchronisation genau gebildet werden. Insbesondere kann eine wesentliche Wirkung bei der Übertragung, wie bspw. einer Paketübertragung, erhalten werden, bei der die Datenlänge begrenzt ist.
Wenn die Taktsynchronisation gebildet worden ist, extrahiert die Synthetisierschaltung 17 das Ausgangssignal von den zwei Korrelationseinrichtungen 15 und 16 bei einem Punkt t1, um die Amplitude und/oder Phase von den zwei Signalen zu erhalten, so dass eine Demodulation von Daten ausgeführt wird.
Durch mehrmaliges Erfassen der Verschiebung des Spitzenwerts durch die Spitzenverschiebungserfassungsschaltung 20I, um den Durchschnittswert, einen zentralen Wert oder die wahrscheinlichste Frequenz zu erfassen, kann ein Einfluss von Rauschen bestimmt werden.
In 17 ist der Aufbau eines Empfangsgeräts gezeigt, das zum Verständnis der vorliegenden Erfindung nützlich ist. Unter Bezugnahme auf 17 stellt Bezugszeichen 1 eine Antenne dar, Bezugszeichen 2 stellt einen Hochfrequenzsignalprozessor zur Verarbeitung bei einer zugehörigen Hochfrequenzstufe des Signals, das durch die Antenne 1 empfangen wird, dar, Bezugszeichen 4 stellt eine Synchronisierschaltung zum Fassen und Aufrechterhalten der Synchronisation mit dem Code und dem Takt bei der Übertragungsseite sowie eine Codeerzeugungseinrichtung zur Erzeugung von n Spreizcodes zur Demodulierung von Daten und Spreizcodes zur Synchronisation von einem Codesynchronisiersignal und einem Taktsignal dar, Bezugszeichen 5 stellt eine Trägerreproduktionsschaltung zum Extrahieren eines Trägers aus dem empfangenen Signal dar, Bezugszeichen 6 stellt eine Basisbandumwandlungsschaltung zur Umwandlung des empfangenen Signals in ein Basisbandsignals unter Verwendung des Reproduktionsträgers dar, Bezugszeichen 7 stellt eine Demodulationseinrichtung bzw. einen Demodulator dar, der das Basisbandsignal, das von der Basisbandumwandlungsschaltung 6 übertragen wird, und n Spreizcodes, die von der Codeerzeugungseinrichtung 4 übertragen werden, verwendet, um Daten zu demodulieren, und Bezugszeichen 8 stellt eine Parallel/Seriell-Umwandlungsschaltung zur Umwandlung von n parallelen Datenelementen in serielle Daten dar.
Unter Bezugnahme auf 17 wird das Signal, das durch die Antenne 1 empfangen wird, dem Hochfrequenzsignalprozessor 2 zugeführt. Das empfangene Signal wird dann in eine Zwischenfrequenz durch den Hochfrequenzsignalprozessor 2 umgewandelt. Das Ausgangssignal von dem Hochfrequenzsignalprozessor 2 wird der Trägerreproduktionsschaltung 5 und der Basisbandumwandlungsschaltung 6 zugeführt.
Die Trägerreproduktionsschaltung 5 extrahiert den Träger aus dem Ausgangssignal von dem Hochfrequenzsignalprozessor 2. In 18 ist ein Aufbau der Trägerreproduktionsschaltung 5 gezeigt. Das Eingangssignal wird durch eine Quadrierschaltung 261 quadriert, ein Filter 262 extrahiert den Träger, der die doppelte Frequenz aufweist, und eine PLL 263 halbiert dieselbe, so dass der Träger reproduziert wird. Der reproduzierte Träger wird der Basisbandumwandlungsschaltung 6 zugeführt, so dass das Ausgangssignal von dem Hochfrequenzsignalprozessor 2 in ein Basisbandsignal umgewandelt wird. Die Basisbandumwandlungsschaltung 6 umfasst bspw. eine Mischeinrichtung zum Multiplizieren des Ausgangssignals von dem Hochfrequenzsignalprozessor 2 und des Ausgangssignals von der Trägerreproduktionsschaltung 5 sowie ein Tiefpassfilter zum Entfernen von unnötigen Komponenten aus dem Ausgangssignal von der Mischeinrichtung. Die Trägerreproduktionsschaltung 5 ist nachstehend unter Bezugnahme auf 18 beschrieben.
Das Basisbandsignal, das von der Basisbandumwandlungsschaltung 6 übertragen wird, wird einer Synchronisierschaltung/Codeerzeugungseinrichtung 4 und einem Demodulator 7 zugeführt. Die Synchronisierschaltung/Codeerzeugungseinrichtung 4 verwendet den Spreizcode PNr zur Synchronisierung, um die Synchronisation des Codes und des Taktes in Bezug auf diejenigen des übertragenen Signals zu bilden. Es ist zu bevorzugen, dass ein Spreizcode PNr zur Synchronisation ein ausgewählter Code ist, der einem aus einer Vielzahl von gemultiplexten Codes entspricht. Die Synchronisierschaltung/Codeerzeugungseinrichtung 4 weist einen ähnlichen Aufbau wie die gemäß dem ersten Ausführungsbeispiel, das in 3 gezeigt ist, auf. Da keine orthogonale Komponente vorhanden ist, sind die Schaltung, die Qch entspricht, und die Synthetisierschaltungen 2433, 2452A und 2452B nicht erforderlich. Nachdem die Synchronisation gebildet worden ist, erzeugt die Codeerzeugungseinrichtung 4 n Spreizcodes PN1, ..., PNn zur Demodulierung von Daten, deren Takt und Codephase mit denen des empfangenen Signals übereinstimmen.
Die n Spreizcodes PN1, ..., PNn zur Demodulierung von Daten, die durch die Codeerzeugungseinrichtung 4 übertragen werden, werden zusammen mit dem Basisbandsignal, das durch die Basisbandumwandlungsschaltung 6 übertragen wird, dem Demodulator 7 zugeführt, so dass die Korrelationen mit den Basisbandsignalen berechnet werden. Somit werden n Datenelemente demoduliert.
Der Demodulator 7 kann einen Aufbau aufweisen, der ähnlich zu dem ist, der in 4 gezeigt ist. Da keine orthogonale Komponente vorhanden ist, sind die Schaltungen 702-1 bis 702-n und 704-1 bis 704-n, die Qch entsprechen, nicht erforderlich.
Der Demodulator 7 kann einen Aufbau aufweisen, der ähnlich zu dem ist, der in den 5 und 6 gezeigt ist. Da keine orthogonale Komponente vorhanden ist, sind die Schaltungen 712 und 714-1 bis 714-n, die Qch entsprechen, nicht erforderlich.
In 19 ist der Aufbau eines weiteren Beispiels gezeigt, das zum Verständnis der Erfindung nützlich ist, bei dem eine Costas-Schleife 51 an Stelle der Trägerreproduktionsschaltung 5 und der Basisbandumwandlungsschaltung 6 bereitgestellt ist. Unter Bezugnahme auf 19 sind den gleichen Elementen wie denjenigen gemäß dem Gerät, das in der 17 gezeigt ist, die gleichen Bezugszeichen zugeordnet.
In 20 ist der Aufbau der Costas-Schleife gezeigt. Unter Bezugnahme auf die 20 wird das Eingangssignal in zwei Teile verzweigt, um jeweils zu Mischeinrichtungen 461 und 462 übertragen zu werden. Der Mischeinrichtung 461 wird ebenso das Ausgangssignal von einem Spannungssteuerungsoszillator 465 zugeführt, während der Mischeinrichtung 462 das Ausgangssignal von dem Spannungssteuerungsoszillator 465 zugeführt wird, nachdem es dem Ausgangssignal gestattet worden ist, durch eine Phasenverschiebungseinrichtung 464 hindurchzugehen. Die Mischeinrichtung 461 überträgt die gleiche Phasenkomponente (Ich) wie die des Eingangssignals, während die Mischeinrichtung 462 die orthogonale Komponente (Qch) überträgt. Die vorstehend genannten Ausgangssignale werden jeweils Tiefpassfiltern 463 und 464 zugeführt, denen eine Mischeinrichtung 468 nachfolgt. Dem Ausgangssignal von der Mischeinrichtung 468 wird es gestattet, durch ein Schleifenfilter 467 hindurchzugehen, um zu dem Spannungssteuerungsoszillator 465 rückgekoppelt zu werden. Als Ergebnis des vorstehend beschriebenen Aufbaus wird der Träger des Eingangssignals durch den Spannungssteuerungsoszillator 465 reproduziert, während das Basisbandsignal von dem Tiefpassfilter 463 übertragen wird. Das vorstehend beschriebene Basisbandsignal wird dem Demodulator 7 zugeführt.
In 21 ist der Aufbau eines weiteren Beispiels eines Empfangsgeräts gezeigt, das zum Verständnis der vorliegenden Erfindung nützlich ist. In diesem Beispiel werden den gleichen Elementen wie denjenigen gemäß dem Beispiel der 17 die gleichen Bezugszeichen zugeordnet. Das vorliegende Beispiel ist an einem Fall angepasst, bei dem das Übertragungssignal ein orthogonales Modulationssignal ist. Das orthogonale Modulationssignal kann durch Modulieren der Signale in den zwei Kanälen, d. h. den Kanälen Ich und Qch, durch Trägerwellen, die zueinander orthogonal sind, und durch Synthetisieren der modulierten Signale erhalten werden.
Unter Bezugnahme auf 21 werden, da die Antenne 1, der Hochfrequenzsignalprozessor 2 und die Synchronisierschaltung/Codeerzeugungseinrichtung 4 die gleichen wie die gemäß dem Beispiel aus der 17 sind, zugehörige Beschreibungen weggelassen. Eine Trägerreproduktionsschaltung 5A weist einen Aufbau auf, bei dem sie das Eingangssignal bspw. vierfach multiplext, was von einem Veranlassen desselben gefolgt wird, durch das Filter hindurchzugehen, wobei dann dasselbe durch vier geteilt wird. Der Reproduktionsträger, der von der Trägerreproduktionsschaltung 5A übertragen wird, wird der Basisbandumwandlungsschaltung 6B zugeführt, so dass das Eingangssignal von dem Hochfrequenzsignalprozessor 2 in Basisbandsignale in den zwei Kanälen, d. h. den Kanälen Ich und Qch umgewandelt wird.
In 22 ist ein Beispiel des Aufbaus der Basisbandumwandlungsschaltung 6B gezeigt. Das Eingangssignal wird in zwei Teile verzweigt, um jeweils zu Mischeinrichtungen 361 und 362 übertragen zu werden. In der Mischeinrichtung 361 wird der Reproduktionsträger von der Trägerreproduktionsschaltung 5A mit dem Eingangssignal multipliziert und das Ergebnis wird durch ein Tiefpassfilter 361 gesendet. Somit wird das Signal, das die gleiche Phase (Ich) wie das Eingangssignal aufweist, extrahiert. Der Mischeinrichtung 362 wird der Reproduktionsträger über eine 90°-Phasenumwandlungseinrichtung 363 zugeführt, um mit dem Eingangssignal multipliziert zu werden, was von einem Senden durch ein Tiefpassfilter 365 gefolgt wird. Somit wird die orthogonale Komponente (Qch) des Eingangssignals extrahiert.
Die Basisbandsignale in den Kanälen Ich und Qch werden zusammen mit n Spreizcodes PN1, ..., PNn zum Demodulieren von Daten, die durch die Codeerzeugungseinrichtung 4 übertragen werden, Demodulationseinrichtungen bzw. Demodulatoren 7I und 7Q zugeführt, um mit den jeweiligen Spreizcodes zum Demodulieren von Daten korreliert zu werden. Somit werden n Datenelemente demoduliert.
Die Demodulatoren 7I und 7Q weisen die gleichen Aufbauten wie diejenigen gemäß dem Beispiel auf, das in der 17 gezeigt ist.
N Parallele Datenelemente, die durch die Demodulatoren 7I und 7Q demoduliert werden, werden der Seriell-Umwandlungseinrichtung 8 zugeführt, um in serielle Daten umgewandelt zu werden, die dann übertragen werden.
Gemäß diesem Beispiel werden Informationen auf den zwei Kanälen, d. h. den Kanälen Ich und Qch getragen. Folglich kann eine Informationsübertragungskapazität, die doppelt so groß ist wie die, die in dem Beispiel gemäß 17 verwirklicht ist, erhalten werden. Der Kanal Qch kann für die Bildung einer Synchronisation an Stelle einer Übertragung von Dateninformationen verwendet werden. In dem vorstehend beschriebenen Fall ist der Demodulator 7Q nicht erforderlich. Der vorstehend beschriebene Aufbau beseitigt den Einfluss von Dateninformationen auf die Synchronisierinformationen und eine stabile Synchronisation kann verwirklicht werden.
In 23A und 23B ist der Aufbau eines zweiten Ausführungsbeispiels des Empfangsgeräts gemäß der vorliegenden Erfindung gezeigt. Gemäß diesem Ausführungsbeispiel werden den gleichen Elementen wie denjenigen gemäß dem ersten Ausführungsbeispiel, das in 8 gezeigt ist, die gleichen Bezugszeichen zugeordnet. In diesem Ausführungsbeispiel sind eine Basisbandumwandlungsschaltung 6 und eine Trägerreproduktionsschaltung 5 an Stelle der Scheinbasisbandumwandlungsschaltung 6A bereitgestellt. Gemäß diesem Ausführungsbeispiel erfasst die Spitzenerfassungsschaltung 25 den Spitzenwert der Korrelationseinrichtung 15. Die Verzögerungsschaltung 18 verzögert das Ausgangssignal von der Korrelationseinrichtung 15, während die Subtraktionsschaltung 19 das Ausgangssignal von der Verzögerungsschaltung 18 von dem Ausgangssignal von der Korrelationseinrichtung 15 subtrahiert.
Eine Ausdünnungs-Schaltung (d. h. Dezimierungs-Schaltung) 228 halbiert das Ausgangssignal von dem A/D-Wandler 13. Die Ausdünnungsschaltung 22A dünnt aus (d. h. dezimiert) das Ausgangssignal von dem A/D-Wandler, so dass das Ausgangssignal von dem A/D-Wandler 13 zu den Korrelationseinrichtungen 23-1 bis 23-n übertragen wird, wenn das Ausgangssignal von der Korrelationseinrichtung 15 einen Spitzenwert erzeugt.
Der Aufbau der Trägerreproduktionsschaltung 5 ist der gleiche wie derjenige, der in 18 gezeigt ist. Die Operationen des A/D-Wandlers 13, der Taktsteuerungsschaltung 20, der Korrelationseinrichtungen 23-1 bis 23-n und der Datenunterscheidungsschaltungen 24-1 bis 24-n sind die gleichen wie diejenigen gemäß dem ersten Ausführungsbeispiel, das in 8 gezeigt ist.
In den 23A und 23B kann eine Taktausgabeschaltung 200A einen Aufbau aufweisen, der ähnlich zu dem ist, der in 14 gezeigt ist. In dem vorstehend angegebenen Fall sind, da Qch weggelassen wird, die Korrelationseinrichtung 16 und die Synthetisierschaltung 17 nicht erforderlich.
Gemäß diesem Ausführungsbeispiel erhält die Spitzenverschiebungserfassungsschaltung 20I eine Verschiebung ΔT zwischen dem maximalen Wert α0 (siehe 15) des Ausgangssignals von der Korrelationseinrichtung 15 und dem wahren Spitzenwert. Die Phasenverschiebungsschaltung 20H verschiebt den Ausgangstakt von der Referenzsignalerzeugungseinrichtung 20F entsprechend der Verschiebung ΔT.

Claims

Empfangsgerät zum Empfangen eines Mehrfachcode-Spreizspektrumsignals, wobei das Empfangsgerät umfasst: eine erste Umwandlungseinrichtung (6A, 6) zur Umwandlung eines ersten empfangenen Signals in ein zweites empfangenes Signal bei einer Basisbandfrequenz, eine Erfassungseinrichtung (200, 200A) zur Erfassung eines Spreizcodes, der in dem zweiten empfangenen Signal bei der Basisbandfrequenz beinhaltet ist, und eine Demodulationseinrichtung (7B) zur Demodulation des zweiten empfangenen Signals, das durch eine Vielzahl von Spreizcodes moduliert ist, dadurch gekennzeichnet, dass es eine zweite Umwandlungseinrichtung (13, 14) zur Umwandlung des zweiten empfangenen Signals in ein erstes digitales Signal bei einer ersten Abtastfrequenz und eine dritte Umwandlungseinrichtung (22, 22A) zur Umwandlung des ersten digitalen Signals in ein zweites digitales Signal entsprechend einer zweiten Abtastfrequenz, die kleiner als die erste Abtastfrequenz ist, umfasst und dass die erste Umwandlungseinrichtung betreibbar ist, den Spreizcode von dem ersten digitalen Signal, das bei der ersten Abtastfrequenz abgetastet wird, zu erfassen, und die Demodulationseinrichtung betreibbar ist, das zweite digitale Signal, das bei der zweiten Abtastfrequenz abgetastet wird, zu demodulieren.
Empfangsgerät nach Anspruch 1, wobei die Erfassungseinrichtung eine Steuerungseinrichtung (20) zur Steuerung eines Abtasttaktes, der die erste Abtastfrequenz aufweist, umfasst und wobei die zweite Umwandlungseinrichtung betreibbar ist, das zweite empfangene Signal in das erste digitale Signal mittels des Abtasttaktes umzuwandeln.
Empfangsgerät nach Anspruch 1, wobei die erste Umwandlungseinrichtung betreibbar ist, das erste empfangene Signal in das zweite empfangene Signal und ein drittes empfangenes Signal, das unterschiedliche Phasen aufweist, bei der Basisbandfrequenz umzuwandeln, die zweite Umwandlungseinrichtung betreibbar ist, das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in ein drittes digitales Signal bei der ersten Abtastfrequenz umzuwandeln, die Erfassungseinrichtung eine erste Korrelationseinrichtung (15) zum Korrelieren des ersten digitalen Signals und des Spreizcodes, eine zweite Korrelationseinrichtung (16) zum Korrelieren des dritten digitalen Signals und des Spreizcodes, eine Zusammenfügeeinrichtung (17) zum Zusammenfügen eines ersten Ausgangssignals von der ersten Korrelationseinrichtung und eines zweiten Ausgangssignals von der zweiten Korrelationseinrichtung sowie eine Steuerungseinrichtung (20, 20I, 20H), die betreibbar ist, ein Ausgangssignal von der Zusammenfügeeinrichtung als ein Eingangssignal zu empfangen, zur Steuerung eines Abtasttaktes, der die erste Abtastfrequenz aufweist, umfasst und die zweite Umwandlungseinrichtung betreibbar ist, das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in das dritte digitale Signal mittels des Abtasttaktes umzuwandeln.
Empfangsgerät nach Anspruch 1, wobei die erste Umwandlungseinrichtung eine Reproduktionseinrichtung (5) zur Reproduktion eines Trägers des ersten empfangenen Signals umfasst.
Verfahren zum Empfangen eines Mehrfachcode-Spreizspektrumsignals, wobei das Verfahren umfasst: einen ersten Umwandlungsschritt zum Umwandeln eines ersten empfangenen Signals in ein zweites empfangenes Signal bei einer Basisbandfrequenz, einen Erfassungsschritt zum Erfassen eines Spreizcodes, der in dem zweiten empfangenen Signal bei der Basisbandfrequenz beinhaltet ist, und einen Demodulationsschritt zum Demodulieren des zweiten empfangenen Signals, das durch eine Vielzahl von Spreizcodes moduliert ist, dadurch gekennzeichnet, dass es einen zweiten Umwandlungsschritt zum Umwandeln des zweiten empfangen Signals in ein erstes digitales Signal bei einer ersten Abtastfrequenz und einen dritten Umwandlungsschritt zum Umwandeln des ersten digitalen Signals in ein zweites digitales Signal entsprechend einer zweiten Abtastfrequenz umfasst, die kleiner ist als die erste Abtastfrequenz, und dass der Erfassungsschritt den Spreizcode von dem ersten digitalen Signal, das bei der ersten Abtastfrequenz abgetastet wird, erfasst und der Demodulationsschritt das zweite digitale Signal, das bei der zweiten Abtastfrequenz abgetastet wird, demoduliert.
Empfangsverfahren nach Anspruch 5, wobei der Erfassungsschritt einen Steuerungsschritt zum Steuern eines Abtasttaktes, der die erste Abtastfrequenz aufweist, umfasst und wobei der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal mittels des Abtasttaktes umwandelt.
Empfangsverfahren nach Anspruch 5, wobei der erste Umwandlungsschritt das erste empfangene Signal in das zweite empfangene Signal und ein drittes empfangenes Signal, das unterschiedliche Phasen aufweist, bei der Basisbandfrequenz umwandelt, der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in ein drittes digitales Signal bei der ersten Abtastfrequenz umwandelt, der Erfassungsschritt einen ersten Korrelationsschritt zum Korrelieren des ersten digitalen Signals und des Spreizcodes, einen zweiten Korrelationsschritt zum Korrelieren des dritten digitalen Signals und des Spreizcodes, einen Zusammenfügeschritt zum Zusammenfügen eines ersten Ausgangssignals von dem ersten Korrelationsschritt und eines zweiten Ausgangssignals von dem zweiten Korrelationsschritt sowie einen Steuerungsschritt zum Steuern eines Abtasttaktes, der die erste Abtastfrequenz aufweist, unter Verwendung eines Ausgangssignals von dem Zusammenfügeschritt umfasst und der zweite Umwandlungsschritt das zweite empfangene Signal in das erste digitale Signal und das dritte empfangene Signal in das dritte digitale Signal mittels des Abtasttaktes umwandelt.
Empfangsverfahren nach Anspruch 5, wobei der erste Umwandlungsschritt einen Reproduktionsschritt zum Reproduzieren eines Trägers des ersten empfangenen Signals umfasst.