DE69625278T3 - Anzeigeeinrichtung mit Erkennung der Trennung eines Anschlusskabels und Verfahren dafür - Google Patents

Anzeigeeinrichtung mit Erkennung der Trennung eines Anschlusskabels und Verfahren dafür Download PDF

Info

Publication number
DE69625278T3
DE69625278T3 DE69625278T DE69625278T DE69625278T3 DE 69625278 T3 DE69625278 T3 DE 69625278T3 DE 69625278 T DE69625278 T DE 69625278T DE 69625278 T DE69625278 T DE 69625278T DE 69625278 T3 DE69625278 T3 DE 69625278T3
Authority
DE
Germany
Prior art keywords
flcd
display
data
processing
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69625278T
Other languages
English (en)
Other versions
DE69625278D1 (de
DE69625278T2 (de
Inventor
Takashi Yamamoto
Atsushi Mizutome
Akio Yoshida
Hideo Mori
Kazuhiko Murayama
Tomoyuki Ohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15180318&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69625278(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69625278D1 publication Critical patent/DE69625278D1/de
Publication of DE69625278T2 publication Critical patent/DE69625278T2/de
Application granted granted Critical
Publication of DE69625278T3 publication Critical patent/DE69625278T3/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629—Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3681—Details of drivers for scan electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3692—Details of drivers for data electrodes suitable for passive matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/22—Detection of presence or absence of input display information or of connection or disconnection of a corresponding information source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source

Description

  • HINTERGRUND DER ERFINDUNG
  • Die Erfindung betrifft eine Anzeigevorrichtung und ein Anzeigeverfahren.
  • Ein Informationsverarbeitungssystem (oder eine solche Vorrichtung) verwendet normalerweise eine Anzeigevorrichtung als eine Einrichtung zum Realisieren einer visuellen Ausdrucksfunktion von Informationen. Wie gut bekannt ist, wird gemeinhin eine Kathodenstrahlröhren-Anzeigevorrichtung als eine solche Anzeigevorrichtung verwendet.
  • Da eine Kathodenstrahlröhren-Anzeigevorrichtung selbst keine Anzeigespeicherfunktion besitzt, müssender Vorrichtung zu allen Zeiten Anzeigedaten zugeführt werden, und wenn die Zufuhr von Anzeigedaten angehalten wird, wird der Anzeigevorgang auf dem Anzeigebildschirm sofort unterbrochen.
  • Aus diesem Grund muss die Anzeigesteuerung für die Kathodenstrahlröhren-Anzeigevorrichtung ständig einen Bildschreibevorgang und einen Anzeigebild-Auslesevorgang in und aus einem (nachstehend als VRAM bezeichneten) Videospeicher ausführen, der in der Informationsverarbeitungsvorrichtung angeordnet ist.
  • In dem Fall der vorstehend erwähnten Kathodenstrahlröhren-Anzeigesteuerung kann, da der Betriebsablauf zum Schreiben von Anzeigedaten in den VRAM zum Aktualisieren von Anzeigeinformationen und der Betriebsablauf zum Auslesen von Daten aus dem VRAM zum Erreichen eines Anzeigevorgangs unabhängig durchgeführt werden, ein Programm auf der Seite des Informationsverarbeitungssystems gewünschte Anzeigedaten unabhängig von dem Anzeigezeitverhalten zu einem beliebigen Zeitpunkt schreiben.
  • Da jedoch im allgemeinen eine Kathodenstrahlröhren-Anzeigevorrichtung im Verhältnis zu ihrem Anzeigebereich eine größere Tiefe hat, nimmt das Volumen der gesamten Kathodenstrahlröhren-Anzeigevorrichtung zu. Das heißt, die Kathodenstrahlröhren-Anzeigevorrichtung unterliegt einem beschränkten Aufstellungsraum, einer schlechten Tragbarkeit und dergleichen, so dass eine Größenreduktion nicht erzielt werden kann.
  • In Anbetracht dieser Probleme ist eine (nachstehend als eine LCD bezeichnete) Flüssigkristallanzeige bekannt. Die LCD kann im Vergleich zu dem der Kathodenstrahlröhren-Anzeigevorrichtung in bezug auf ihren Anzeigebereich ein extrem flaches Profil aufweisen. Von solchen LCDs ist eine (nachstehend als FLCD bezeichnete) Anzeige bekannt, die eine ferroelektrische Flüssigkristallzelle verwendet.
  • Eine Eigenschaft der FLCD besteht darin, dass ihre Flüssigkristallzelle Beibehaltungscharakteristiken des Anzeigezustands in bezug auf das angelegte elektrische Feld hat. Das heißt, die FLCD hat eine Flüssigkristallzelle mit einem sehr flachen Profil, und ein FLC-Element in der Zelle kann einen Ausrichtungszustand beibehalten, nachdem das angelegte elektrische Feld entfernt ist. Infolgedessen weist ein solches FLC-Element Bistabilität auf, und hat die FLCD, die die Bistabilität des FLC-Elements nutzt, Eigenschaften des Speicherns der angezeigten Inhalte. Das FLC und die FLCD sind in z.B. der japanischen Patentanmeldung Nr. 62-76357, welche dem US-Patent Nr. 4,964,699 entspricht, im einzelnen beschrieben.
  • Bei der Ansteuerung der FLCD haben anders als bei einer Kathodenstrahlröhre oder anderen Flüssigkristallanzeigen, da die FLCD ein Bild speichern und kontinuierlich anzeigen kann, aufeinanderfolgende Auffrischperioden eine Zeitreserve. Infolgedessen kann zusätzlich zu den aufeinanderfolgenden Auffrisch-Ansteuervorgängen ein sogenannter teilweiser Neuschreib-Ansteuervorgang zum Aktualisieren des Anzeigezustands nur eines geänderten Abschnitts auf dem Anzeigebildschirm realisiert werden.
  • Unterdessen behält die FLCD die Anzeige früherer Informationen bei, bis Anzeigedaten aktualisiert werden. Zum Beispiel wird dann, wenn sich ein Host-Computer oder dergleichen aufhängt, der frühere Anzeigezustand beibehalten. Daher kann die konventionelle Anzeigesteuerung für eine Anzeigevorrichtung solche Probleme nicht lösen. Andere konventionelle Anzeigesteuerungen (z.B. gemäß der DE-A-4 233 789, der EP-A-0 487 742 oder der EP-A-0 404 182) offenbaren das Ausschalten der Leistungsversorgung der Anzeige.
  • Andererseits führt die FLCD eine binäre Halbtonverarbeitung zum künstlichen Erhöhen der Anzahl von Anzeigefarben durch. Als typische binäre Halbtonverarbeitung ist ein Fehlerverteilungsverfahren (Error Difussion; ED) bekannt, welches eine hohe Qualität von sowohl natürlichen als auch Zeichenbildern erreichen kann. Die ED-Verarbeitung erfordert es, dass ein Bild Kontinuität aufweist, da ein in einem gegebenen Pixel erzeugter Fehler sich reihum auf benachbarte Pixel ausbreitet (verteilt wird).
  • Wenn das ED-Verfahren verwendet wird, wird unvermeidlich ein Fehler ausgehend von einem Originalbild erzeugt. Daher kann eine Änderung in der Bildqualität bei der Erzeugung von Fehlern, die durch eine Erhöhung der Anzahl von Anzeigefarben verursacht werden, ein Problem darstellen.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Die Erfindung erfolgte unter Berücksichtigung der vorstehend erwähnten Probleme, hat als Ziel, zu verhindern, dass der Anzeigezustand auf einem Bildschirm durch Anzeigeinformationen, die selbst bei einer Anzeige mit Speicherhaltecharakteristiken eines angezeigten Bilds unbeabsichtigt verbleiben, gestört wird, und hat ein weiteres Ziel dahingehend, eine Anzeigevorrichtung und ein Anzeigeverfahren bereitzustellen, welche schnell eine Abnormalität der Vorrichtung wie beispielsweise einer Trennung eines Verbindungskabels erkennen und Gegenmaßnahmen ergreifen können.
  • Weitere Merkmale und Vorteile der Erfindung sind der folgenden Beschreibung in Verbindung mit den beigefügten Zeichnungen, in welchen in allen Figuren gleiche Bezugszeichen dieselben oder ähnliche Teile bezeichnen, entnehmbar.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 ein Blockdiagramm, das ein Informationsverarbeitungssystem gemäß einem Ausführungsbeispiel der Erfindung zeigt;
  • 2 ein vereinfachtes Diagramm, das den Fluss von Daten zeigt, die einem Datenanzeigevorgang in dem System des in 1 gezeigten Ausführungsbeispiels zugeordnet sind;
  • 3 ein detailliertes Blockdiagramm, das die Anordnung einer FLCD-Schnittstelle in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 4 ein Blockdiagramm, das die Anordnung einer FLCD in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 5 eine perspektivische Ansicht, die die äußere Erscheinung einer Anzeigevorrichtung des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 6 eine perspektivische Ansicht, die den Verbindungsabschnitt der Anzeigevorrichtung des in 1 gezeigten Ausführungsbeispiels in bezug auf die Host-Seite zeigt;
  • 7 ein detailliertes Blockdiagramm, das die Anordnung einer n 4 gezeigten NFX-Steuereinrichtung zeigt;
  • 8 ein detailliertes Blockdiagramm, das die Anordnung eines Abschnitts zeigt, der Eingabe-/Ausgabe-Vorgängen von Bilddaten in 7 zugeordnet ist;
  • 9 ein detailliertes Blockdiagramm, das die Anordnung einer in 2 gezeigten Schaltleistungsversorgung 120 zeigt;
  • 10 ein Blockdiagramm, das die Anordnung eines Abschnitts zeigt, der einer Temperaturkompensation in der Anzeigevorrichtung des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 11 eine Tabelle, die den Flag-Übergangszustand während des Betriebs einer CPU in der FLCD-Schnittstelle des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 12 ein Flussdiagramm, das die Hauptverarbeitungsroutine der CPU in der FLCD-Schnittstelle des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 13 ein Flussdiagramm, das die Unterbrechungsroutinen zeigt, die bei Empfang eines Datenübertragungs-Anforderungssignals von einer Rahmenspeicher-Steuerschaltung in der FLCD-Schnittstelle des in 1 gezeigten Ausführungsbeispiels aktiviert wird;
  • 14 ein Flussdiagramm, das die Verarbeitung zeigt, die bei Empfang einer Quantisierungs-Abschlussnachricht von der Rahmenspeicher-Steuerschaltung in dem in 1 gezeigten Ausführungsbeispiel aktiviert wird;
  • 15 ein Flussdiagramm, das die Verarbeitung zeigt, die bei Empfang einer FLCD-Übertragungsabschlussnachricht von der Rahmenspeicher-Steuerschaltung in dem in 1 gezeigten Ausführungsbeispiel aktiviert wird;
  • 16 eine Tabelle, die eine Liste von Befehlen zeigt, die von der FLCD-Schnittstelle zu der FLCD in dem in 1 gezeigten Ausführungsbeispiel zu senden sind;
  • 17 ein Diagramm, das ein Beispiel der Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 18 ein Diagramm, das ein Beispiel der Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 19 ein Diagramm, das ein Beispiel der Kommunikationssequenz zwischen der FLCD-Schnittstelle und der FLCD in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 20 ein Flussdiagramm, das die grundlegende Verarbeitung zu Beginn des Betriebs, unmittelbar nachdem die Einschalttaste der FLCD eingeschaltet wird, oder wenn die FLCD in dem in 1 gezeigten Ausführungsbeispiel zurückgesetzt wird, zeigt;
  • 21 ein Flussdiagramm, das im einzelnen die Selbstdiagnoseroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 22 ein Flussdiagramm, das im einzelnen die ACF-Signal-Prüfroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 23 ein Flussdiagramm, das im einzelnen die in 21 gezeigte ROM-Prüfverarbeitung zeigt;
  • 24 ein Flussdiagramm, das im einzelnen die in 21 gezeigte RAM-Prüfverarbeitung zeigt;
  • 25 ein Flussdiagramm, das im einzelnen die in 21 gezeigte RAM-Prüfverarbeitung zeigt;
  • 26 ein Flussdiagramm, das im einzelnen die in 20 gezeigte Einschaltwarteverarbeitung zeigt;
  • 27 ein Flussdiagramm, das im einzelnen die in 26 gezeigte Einschaltsequenzverarbeitung zeigt;
  • 28 ein Zeitverlaufsdiagramm von Signalen in einer Reihe von Betriebsabläufen der Einschaltverarbeitung einer FLCD 3 in dem in 1 gezeigten Ausführungsbeispiel;
  • 29 ein Flussdiagramm, das im einzelnen die in 20 gezeigte Betriebsablauf-Auswahlverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 30 ein Flussdiagramm, das im einzelnen die in 20 gezeigte Betriebsablauf-Auswahlverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 31 ein Flussdiagramm, das im einzelnen die in 20 gezeigte Betriebsablauf-Auswahlverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 32 eine Tabelle, die den Bildschirmanzeigezustand, den Hintergrundbeleuchtungszustand und einen LED-Ansteuerzustand in den jeweiligen Betriebsarten der FLCD in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 33 eine Ansicht zum Erklären der Bilddaten-Anzeigeposition auf einem FLCD-Feld in dem in 1 gezeigten Ausführungsbeispiel;
  • 34 ein Zeitverlaufsdiagramm und eine Tabelle zum Erklären der Übertragungszeiten des Anzeigezustands in dem in 1 gezeigten Ausführungsbeispiel;
  • 35 eine Ansicht, die die Formate von tatsächlichen Daten zeigen, die von der FLCD-Schnittstelle in Übereinstimmung mit dem in 34 gezeigten Zeitverlaufsdiagramm gesendet werden;
  • 36 eine Ansicht zum Erklären der Abtastadressen- und Abtastcode-Übertragungszeitpunkte in dem in 1 gezeigten Ausführungsbeispiel;
  • 37 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 38 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 39 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 40 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 41 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 42 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 43 ein Flussdiagramm, das im einzelnen die in 30 gezeigte normale Zeichenverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 44 ein Diagramm, das den Zustandsübergang zeigt, wenn der Betriebsablauf durch einen Neuversuch bei Erzeugung eines AHDL-Zeitablaufs in dem in 1 gezeigten Ausführungsbeispiel in den normalen Zustand wiederhergestellt wird;
  • 45 ein Diagramm, das den Zustandsübergang zeigt, wenn die Anzahl von Neuversuchen einen vorbestimmten Wert (40) erreicht hat, nachdem ein beseitigbares Fehleraufmerksamkeitssignal bei Erzeugung eines AHDL-Zeitablaufs in dem in 1 gezeigten Ausführungsbeispiel ausgegeben wird;
  • 46 ein Diagramm, das den Zustandsübergang zeigt, wenn ein AHDL-Signal auch dann nicht empfangen werden kann, nachdem das Aufmerksamkeitssignal bei Erzeugung eines AHDL-Zeitablaufs in dem in 1 gezeigten Ausführungsbeispiel gelöscht wird;
  • 47 ein Diagramm, das ein Beispiel der FLCD-Feld-Ansteuersignalverläufe in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 48 ein Diagramm, das ein Beispiel einer Temperaturkompensationstabelle in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 49 eine Tabelle, die ein Beispiel der Anfangsrahmenfrequenzen und der Rahmenfrequenzen dann zeigt, wenn die interne Temperatur ausreichend gesättigt ist;
  • 50 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 51 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 52 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 53 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 54 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 55 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 56 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 57 ein Flussdiagramm, das im einzelnen die Temperaturkompensationsroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 58 ein Flussdiagramm, das im einzelnen die Feldanhalteverarbeitung in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 59 ein Flussdiagramm, das die Farbumschaltroutine in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 60 ein detailliertes Blockdiagramm, das einen Farbeinstellschalter (7) und einen Abschnitt, der dem Farbeinstellschalter entspricht, einer Trimmerschnittstelle in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 61 eine Tabelle, die die Beziehung zwischen dem Einstellzustand des Farbeinstellschalters und dem Graucode in dem in 1 gezeigten Ausführungsbeispiel zeigt;
  • 62 ein Flussdiagramm, das im einzelnen die AUS-Schaltsequenz des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 63 ein Zeitverlaufsdiagramm der AUS-Schaltsequenz des in 1 gezeigten Ausführungsbeispiels;
  • 64 eine Ansicht, die den internen Verarbeitungszustand dann zeigt, wenn die FLCD des in 1 gezeigten Ausführungsbeispiels einen Befehl über eine serielle Kommunikation empfängt;
  • 65 eine Ansicht, die den internen Verarbeitungszustand dann zeigt, wenn die FLCD des in 1 gezeigten Ausführungsbeispiels eine serielle Kommunikation in Antwort auf die Ausgabe eines Aufmerksamkeitssignals durchführt;
  • 66 eine Ansicht, die den internen Verarbeitungszustand dann zeigt, wenn die FLCD des in 1 gezeigten Ausführungsbeispiels einen Befehl während eines Aufmerksamkeitszustands bei Ausführung einer seriellen Kommunikation in Antwort auf die Ausgabe eines Aufmerksamkeitssignals empfängt;
  • 67 eine Ansicht, die ein Beispiel eines Übertragungsbilds zeigt, das in der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels verwendet wird;
  • 68 eine Tabelle, die ein Einstellbeispiel der Prioritätsreihenfolge der Übertragung unter Verwendung eines in der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels verwendeten Übertragungsdatenpuffers zeigt;
  • 69 eine Ansicht zum Erklären des Adressraums dann, wenn die FLCD des in 1 gezeigten Ausführungsbeispiels einen Speicherzugriff durchführt;
  • 70 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 71 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 72 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 73 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 74 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 75 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 76 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 77 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 70 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 78 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 79 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 80 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 81 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 82 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 83 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 84 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 85 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 86 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 87 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 88 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 89 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 90 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 91 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 92 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 93 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 94 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 95 ein Flussdiagramm, das die SC-Empfangsverarbeitung in der Verarbeitung der seriellen Kommunikation des in 1 gezeigten Ausführungsbeispiels zeigt;
  • 96 ein Flussdiagramm, das die Übertragungsverarbeitung an die FLCD-Schnittstelle in dem in 1 gezeigten Ausführungsbeispiel zeigt; und
  • 97 ein Flussdiagramm, das im einzelnen die Haltezustand-Aktualisierungsverarbeitung des in 1 gezeigten Ausführungsbeispiels zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachstehend wird ein Ausführungsbeispiel gemäß der Erfindung im einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • 1 ist ein Blockdiagramm, das die Anordnung eines Anzeigesystems einschließlich einer Vorrichtung (FLCD) dieses Ausführungsbeispiels zeigt. Bezugnehmend auf 1 bezeichnet das Bezugszeichen 1 einen Host zum Steuern einer Anzeigevorrichtung (FLCD) 3 dieses Ausführungsbeispiels über eine FLCD-Schnittstelle 2 und Zuführen von Anzeigedaten zu der FLCD 3; und bezeichnet 3 eine FLCD-Schnittstelle, die eine Verbindung zwischen der FLCD 3 dieses Ausführungsbeispiels und der Seite des Hosts 1 bereitstellt. In der Praxis ist die FLCD-Schnittstelle 2 als eine einzelne Schnittstellenkarte in dem Host 1 angebracht. Die FLCD 3 beinhaltet eine Feldsteuereinrichtung zum Durchführen verschiedener Arten von Anzeigesteuerungen eines FLCD-Felds bzw. einer FLCD-Tafel 150 und Anzeigen von Anzeigedaten auf dem FLCD-Feld 150.
  • Es wird angemerkt, dass die FLCD-Schnittstelle 2 permanent mit dem System oder als eine Karte (oder Platine) in einem als Erweiterungssteckplatz bezeichneten Abschnitt verbunden sein kann, der in einer Informationsverarbeitungsvorrichtung angeordnet ist, die durch eine Arbeitsstation und einen Personalcomputer repräsentiert wird. Der Host 1 und die FLCD-Schnittstelle 2 können über ISA, VL oder PCI-Schnittstellenspezifikationen verbunden sein, und die FLCD 3 und die FLCD-Schnittstelle 2 sind über ein Kabel 7 miteinander verbunden.
  • In diesem System lädt der Host 1 ein Betriebssystem (OS bzw. BS) und ein Anwendungsprogramm und führt diese aus. Bildschirminformationen, die die sich im Fortgang befindende Arbeit angeben, werden in einem in der FLCD-Schnittstelle 2 angeordneten VRAM gespeichert und auf der FLCD 3 angezeigt. Es wird angemerkt, dass das Betriebssystem und das Anwendungsprogramm, die auszuführen sind, nicht auf bestimmte beschränkt sind. Zum Beispiel kann als das Betriebssystem das von der Microsoft Corporation erhältliche MS-WINDOWS verwendet werden, und können Anwendungsprogramme, die auf diesem Betriebssystem laufen können, verwendet werden.
  • 2 zeigt den vereinfachten Fluss von Daten, der einem Bildanzeigvorgang in dem System dieses in 1 gezeigten Ausführungsbeispiels zugeordnet ist.
  • Wenn das Anwendungsprogramm oder Betriebssystem Daten in den VRAM in der FLCD-Schnittstelle 2 schreibt, führt die FLCD-Schnittstelle 2 eine binäre Halbtonverarbeitung (ED (Fehlerverteilungs) Verteilung in diesem Ausführungsbeispiel) der geschriebenen Daten durch, und schreibt die verarbeiteten Daten in einen Halbbild- bzw. Rahmenspeicher (4 Bits pro Pixel = Bits für R, G, B und I) mit einer Kapazität für einen Rahmen bzw. ein Halbbild der FLCD 3. Die Schnittstelle 2 überträgt die Inhalte des Rahmenspeichers an die FLCD 3, um diese anzuzeigen.
  • Im einzelnen werden bei einer konventionellen Anzeigevorrichtung die Inhalte des VRAM direkt an die Anzeigevorrichtung übertragen, während bei der FLCD-Schnittstelle 2 dieses Aus führungsbeispiels ein neuer Speicher, d.h. der Rahmenspeicher, zwischen den VRAM und die FLCD 3 eingefügt ist.
  • 3 ist ein detailliertes Blockdiagramm, das die Anordnung der FLCD-Schnittstelle 2 dieses Ausführungsbeispiels zeigt.
  • Bezugnehmend auf 3 bezeichnet das Bezugszeichen 300 eine CPU, welche in der FLCD-Schnittstelle 2 angeordnet ist und die gesamte Schnittstelle steuert. Die CPU 300 arbeitet in Übereinstimmung mit in einem ROM 308 gespeicherten Programmen.
  • Das Bezugszeichen 301 bezeichnet einen VRAM, in welchem 1 Byte (8 Bits) jedem von R-, G- und B-Daten pro Pixel (insgesamt 3 Bytes = 24 Bits = etwa 16 Millionen Farben) zugeordnet ist. Im allgemeinen wird dann, wenn 8 Bits jedem von R-, G- und B-Farbelementen zugewiesen sind, ein durch diese Daten reproduziertes Farbbild als ein Vollfarbenbild bezeichnet. Es wird angemerkt, dass der VRAM eine Kapazität aufweist, die das Speichern eines Bilds mit einer Größe von 1280 Punkten × 1024 Punkten (1280 × 1024 × 3 = 4 Megabytes) aufweist.
  • Das Bezugszeichen 302 bezeichnet einen SVGA-Chip (Beschleuniger) zum Steuern von Zugriffen auf den VRAM 301. Der SVGA-Chip 302 kann Datenzeichen (Schreib-) und Lesezugriffe auf den VRAM 301 auf der Grundlage von Befehlen von dem Host 1 durchführen. Darüber hinaus weist der SVGA-Chip 302 eine Funktion zum Zeichnen von z.B. Figuren und dergleichen auf der Grundlage von Befehlen von der CPU 300 sowie noch zu beschreibende Funktionen auf. Es wird angemerkt, dass ein LSI zum Zeichnen verschiedener Arten von Figuren in dem VRAM 301 gemeinhin als ein Anzeigesteuerchip verwendet wird, und das LSI selbst dem Fachmann bekannt ist.
  • Das Bezugszeichen 303 bezeichnet eine Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung. Wenn der SVGA-Chip 302 einen Schreibzugriff (Zeichenverarbeitung) auf den VRAM 301 durchführt, erfasst die Schaltung 303 die Schreibadresse in Antwort auf ein Schreibfreigabesignal (welches in der Praxis auch ein Chipauswahlsignal beinhaltet) als ein Triggersignal, um aktualisierte Zeilendaten zu erfassen und zu halten.
  • Im einzelnen nutzt die Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 das Schreibfreigabesignal, welches erzeugt wird, wenn der SVGA-Chip 302 einen Schreibzugriff auf den VAM 301 durchführt, und speichert die zu dieser Zeit ausgegebene Adresse in einem (nicht gezeigten) Register zwischen. Die Schaltung 303 berechnet eine geschriebene Zeile (welche durch eine Schaltung zum Teilen der Schreibadresse durch die Anzahl von Bytes pro Zeile berechnet werden kann) auf dem Anzeigebildschirm auf der Grundlage der zwischengespeicherten Adressdaten und setzt "1" in einem der geschriebenen Zeile entsprechenden Bereichflag.
  • Da die Anzahl von Zeilen auf dem Gesamtbildschirm der FLCD 3 in diesem Ausführungsbeispiel 1024 beträgt (0te bis 1023te Zeilen) und jeder Bereich in Einheiten von 32 Zeilen definiert ist, erfordert das Bereichflag insgesamt 32 (= 1024/32) Bits. Das heißt, die jeweiligen Bits des 32-Bit breiten Flags halten, ab Daten in die den 0ten bis 31ten Zeilen, 32ten bis 63ten Zeilen, ..., 992ten bis 1023ten Zeilen entsprechende Daten geschrieben werden oder nicht.
  • Der Grund, warum Neuschreibinformationen nicht für jede Zeile, sondern für eine vorbestimmte Anzahl von Zeilen gehalten werden, besteht darin, dass ein angezeigtes Bild häufig nicht in einer Zeile, sondern über eine Vielzahl von Zeilen hinweg geändert wird. Es wird angemerkt, dass die Anzahl von Zeilen, die jedem Bereich zugewiesen sind, nicht auf 32 beschränkt ist, sondern auf zum Beispiel 64 oder 128 geändert werden kann. In diesem Fall erfordert dann, wenn die Anzahl von Zeile, die jedem Bereich zuzuweisen sind, zu klein ist, das Bereichflag eine größere Anzahl von Bits. Darüber hinaus wird die Häufigkeit von Anweisungen in der teilweisen Neuschreibverarbeitung (die noch zu beschreiben ist) dementsprechend höher, und wird die Überhangerzeugungsrate hoch. Demgegenüber nimmt dann, wenn die Anzahl von Zeilen, die jedem Bereich zuzuweisen sind, zu groß ist, ein unnötiger Abschnitt in der teilweisen Neuschreibverarbeitung unerwünschter Weise zu.
  • Wie später beschrieben werden wird, beträgt die maximale Anzeigegröße der FLCD 3 1280 Punkte × 1024 Punkte. Um jedoch Anzeigeoperationen in anderen Anzeigepunktgrößen (z.B. 1024 × 768, 600 × 480 und dergleichen) zu ermöglichen, ist die Informationsmenge pro Zeile, die zum Berechnen der geschriebenen Zeile verwendet wird, programmierbar. Die Anzeigepunktgröße kann in Übereinstimmung mit einer Anweisung geändert werden, die von dem Host an die CPU 300 gesendet wird.
  • Wenn die vorstehend erwähnte Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 erfasst, dass einer der 32-zeiligen Bereiche, die in den VRAM geschrieben sind, neu geschrieben wird, informiert sie die CPU über die Inhalte des Bereichflags. Wie später beschrieben werden wird, löscht die Schaltung 303 das Bereichflag in Übereinstimmung mit einer Anforderung von der CPU 300 auf Null.
  • Das Bezugszeichen 304 bezeichnet eine Zeilenadress-Erzeugungsschaltung, welche die Adresse der angegebenen Zeile und die Anzahl von Offset- bzw. Versatzzeilen ausgehend von der angegebenen Zeile von der CPU 300 empfängt und eine Datenübertragungsadresse und ihr Steuersignal an den SVGA-Chip 302 ausgibt. Bei Empfang der Adressdaten und des Signals gibt der SVGA-Chip 302 Bilddaten (8-Bit breite R-, G- und B-Daten) der angegebenen Anzahl von Zeilen ausgehend von der entsprechenden Zeile an eine Degamma-Schaltung 309 aus.
  • Die Degamma-Schaltung 309 umfasst eine Nachschlagetabelle, deren Inhalte auf der Grundlage einer Anweisung von der CPU 300 frei geändert werden. Die Degamma-Schaltung 309 ändert den Kontrast eines angezeigten Bilds in Übereinstimmung mit den durch einen Farbeinstellschalter 108, der auf der FLCD 3 angeordnet ist, eingestellten Inhalte, und ihre Rolle wird im einzelnen später beschrieben. Durch die Degamma-Schaltung 309 korrigierte Bilddaten werden an eine binäre Halbtonverarbeitungsschaltung 305 ausgegeben.
  • Die binäre Halbtonverarbeitungsschaltung 305 quantisiert Bilddaten (8-Bit breite R-, G- und B-Daten pro Pixel), die von dem SVGA-Chip 302 über die Degamma-Schaltung 309 zugeführt werden, in R-, G- und B-Signale und ein Luminanzsignal I (1 Bit für jedes Datum; insgesamt vier Bits) auf der Grundlage des Fehlerverteilungsverfahrens. Es wird angemerkt, dass die Technik zum Binärwandeln von 8-Bit breiten R-, G- und B-Daten in 1-Bit breite R-, G- und B-Daten sowie das Erzeugen eines binären Signals I, welches den Luminanzpegel angibt, bereits durch den vorliegenden Anmelder vorgeschlagen wurde (z.B. in der japanischen Patentanmeldung Nr. 4-126148). Die binäre Halbtonverarbeitungsschaltung 305 integriert einen Pufferspeicher, der bei der Fehlerverteilungsverarbeitung benötigt wird, um ihre Verarbeitung zu erreichen.
  • Es wird angemerkt, dass die binäre Halbtonverarbeitungsschaltung 305 Daten auf der Grundlage einer Anweisung von der CPU 300, d.h. einer Fehlerverteilungstabelle (Parameter), die als Parameter bei der Binärumwandlung dienen, sowie den Zeilenpositionen und der Anzahl von auszugebenden Zeilen ausgibt. Der Grund, weswegen die Fehlerverteilungstabelle nicht permanent ist, sondern durch die CPU 300 frei festgelegt werden kann, besteht in der Änderung der Farbanordnung oder dergleichen auf der Grundlage von einer Anweisung von einer CPU 101 auf der Seite der Informationsverarbeitungsvorrichtung.
  • Das Bezugszeichen 306 bezeichnet einen Rahmenspeicher zum Speichern eines Bilds (1-Bit breite R-, G- und B-Daten pro Pixel), die auf der FLCD 3 anzuzeigen sind. Wie vorstehend beschrieben wurde, hat, da die maximale Anzeigegröße der FLCD 3 dieses Ausführungsbeispiels 1280 Punkte × 1024 Punkte beträgt und jeder Punkt durch 4 Bits ausgedrückt wird, der Rahmenspeicher 306 eine Kapazität von 1 Megabyte (640 Kilobytes für Berechnungen).
  • Das Bezugszeichen 307 bezeichnet eine Rahmenspeicher-Steuerschaltung zum Steuern von Lese- und Schreib-Zugriffen auf den Rahmenspeicher sowie der Datenübertragung an die FLCD 3. Im einzelnen speichert die Steuerschaltung 307 von der binären Halbtonverarbeitungsschaltung 305 ausgegebene R-, G-, B- und I-Daten in dem Rahmenspeicher und gibt Daten eines Bereichs, der durch die CPU 300 angegeben wird, über einen Datenbus 310 an die FLCD 3 aus (diesen Bus betreffend hat ein Datenbus eine Breite von 16 Bits und kann gleichzeitig Daten für vier Pixel übertragen). Mit Ausnahme eines Falls, in dem Bilddaten für eine relativ große Anzahl von Zeilen an die FLCD 3 über tragen werden (d.h., wenn die Übertragung von Bilddaten, die durch die CPU 300 angegeben werden, abgeschlossen ist und die nächste Übertragungsanweisung noch nicht zugeführt ist), führt bei Empfang einer Datenübertragungsanforderung von der FLCD 3 die Steuerschaltung 307 eine dies anzeigende Nachricht der CPU 300 als ein Unterbrechungssignal zu. Es wird angemerkt, dass das bei der Übertragung von Daten an die FLCD verwendete Datenformat in Einheiten von Sätzen von Daten definiert ist, von denen jeder insgesamt vier Bits (R-, G-, B- und I-Daten) beinhaltet, und dass Daten in diesem Format in dem Rahmenspeicher 306 gespeichert werden.
  • Ferner gibt nach Abschluss der Speicherung von Bilddaten aus der binären Halbtonverarbeitungsschaltung 305 in dem Rahmenspeicher die Rahmenspeicher-Steuerschaltung 307 darüber hinaus eine Nachricht, die dieses der CPU 300 anzeigt, als ein Unterbrechungssignal aus. Nach Abschluss der Übertragung von Bilddaten der durch die CPU 300 angegebenen Zeile (oder nach Abschluss der Übertragung von Bilddaten der angegebenen Anzahl von Zeilen, wenn die Übertragung von Daten für eine Vielzahl von Zeilen vorgegeben wird), gibt die Steuerschaltung 307 darüber hinaus eine Nachricht, die dieses der CPU 300 anzeigt, als ein Unterbrechungssignal aus.
  • Es wird angemerkt, dass ein Unterbrechungssignal darüber hinaus der CPU 300 in anderen als den vorstehend erwähnten Fällen zugeführt wird. Zum Beispiel wird bei Empfang von Daten von einer seriellen Kommunikationsleitung (z.B. einer RS-232C-Standardkommunikationsleitung) 311, die exklusiv für Kommunikationen mit dem FLCD 3 angeordnet ist, ausgegeben. Dieser Betriebsablauf wird im einzelnen später beschrieben. Der Datenübertragungsbus 310 und die serielle Kommunikationsleitung 311 sind in dem Kabel 7 enthalten.
  • Bei der vorstehend erwähnten Anordnung gibt unter der Annahme, dass der Host 1 eine Zeichenanforderung eines Zeichens bzw. Buchstabens, einer Figur oder dergleichen von einem Ausführungsprogramm, beispielsweise des Betriebssystems, eines Anwendungsprogramms oder dergleichen empfängt, einen der Anforderung entsprechenden Befehl oder Bilddaten an den SVGA- Chip 302 in der FLCD-Schnittstelle 2 aus. Bei Empfang der Bilddaten schreibt der SVGA-Chip 302 die empfangenen Bilddaten an die angegebene Position des VRAM 301. Bei Empfang eines Zeichenbefehls von beispielsweise Figurendaten zeichnet der SVGA-Chip 302 ein Figurenbild an der entsprechenden Position des VRAM 301. Das heißt, der SVGA-Chip 302 führt eine Schreibverarbeitung in bezug auf den VRAM 301 durch.
  • Die Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 überwacht einen Schreibzugriff des SVGA-Chips 302, wie vorstehend beschrieben wurde. Infolgedessen setzt die Schaltung 303 ein dem geschriebenen Bereich entsprechendes Flag und informiert die CPU 300 darüber.
  • Die CPU 300 liest das in der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 gespeicherte Bereichflag und setzt die Flags in der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 zurück, um den nächsten Neuschreibzugriff vorzubereiten. Es wird angemerkt, dass dieser Rücksetzvorgang unter Verwendung einer Hardwareeinrichtung realisiert werden kann, um gleichzeitig mit dem Lesevorgang ausgeführt zu werden.
  • Die CPU 300 erfasst das gesetzte Bit aus dem LeseBereichflag, d.h. einem neugeschriebenen Bereich. Um Daten des erfassten neugeschriebenen Bereichs aus dem VRAM 301 zu der binären Halbtonverarbeitungsschaltung 305 zu übertragen, gibt die CPU 300 die Anfangsadresse (normalerweise die Adresse der linken Ecke des Bildschirms) der Übertragungsanfangszeile und Daten, die die Anzahl von Zeile von Bilddaten angeben, die ausgehend von der Anfangsadressposition zu übertragen sind, an die Zeilenadress-Erzeugungsschaltung 304 aus.
  • In diesem Fall steuert die CPU 300 dann, wenn sie erfasst, dass Daten in beispielsweise den 10ten Bereich des VRAM 301, d.h. in einem der 320ten bis zu der 351ten Zeile entsprechenden Bereich geschrieben werden, die Zeilenadress-Erzeugungsschaltung 304 so, dass Daten von der Anfangspixeladresse einer Zeile fünf Zeilen vor der 320ten Zeile übertragen werden, anstelle des Ausgebens der Adresse des Anfangspixels der 320ten Zeile und einer Anweisung zum Übertragen von Daten für 32 Zeilen ausgehend von der Ausgangsadressposition. Das heißt, die CPU 300 steuert die Schaltung 304 so, dass eine Übertragungsanweisung für Daten von der 315ten bis zu 351ten Zeile ausgegeben werden.
  • Der Grund für diese Verarbeitung ist wie folgt. Im allgemeinen wird dann, wenn eine Fehlerverteilungsverarbeitung durchgeführt wird, eine zweidimensionale Matrix mit gewichteten Elementwerten (Werte, von denen jeder das Verteilungsverhältnis angibt) verwendet, um einen erzeugten Fehler auf nicht verarbeitete Pixel zu verteilen. Der erzeugte Fehler breitet sich reihum auf Pixel aus. In diesem Fall werden zwei Pixel A und B angenommen, und wird nachstehend der Einfluss eines bei Ausführung der binären Verarbeitung an der Position des Pixels A auf die Position des Pixels B (des nicht verarbeiteten Pixels) erzeugte Fehler untersucht.
  • In diesem Fall wird der Einfluss des an dem Pixel A erzeugten Fehlers auf den Pixel B kleiner, je größer der Abstand zwischen den Pixeln A und B ist. Mit anderen Worten ist dann, wenn die beiden Pixel durch einen relativ großen Abstand voneinander getrennt sind, der Einfluss des an dem Pixel A erzeugte Fehler auf die Position des Pixels B vernachlässigbar klein. Die vorstehend erwähnten fünf Zeilen werden auf dieser Grundlage festgelegt.
  • Der Abstand, an welchem der Einfluss eines Fehlers ignoriert werden kann, wird in Abhängigkeit von der Größe und gewichteten Elementwerten der Fehlerverteilungsmatrix bestimmt. Die Fehlerverteilungsverarbeitung in der binären Halbtonverarbeitungsschaltung 305 wird von der oberen linken Ecke zu der unteren rechten Ecke eines Bilds unter Berücksichtigung der vorstehend erwähnten Tatsache durchgeführt.
  • Die CPU 300 führt eine Anweisung, die einen auszugebenden Abschnitt von Zeilendaten als das Ergebnis der binären Halbtonverarbeitung angibt, an die binäre Halbtonverarbeitungsschaltung 305 aus.
  • Im einzelnen, wie vorstehend beschrieben wurde, werden dann, wenn Daten in den der 320ten bis zu der 351ten Zeile des VRAM 301 entsprechenden Bereich geschrieben werden, Daten von der 315ten bis zu der 351ten Zeile an die binäre Halbtonverarbeitungsschaltung 305 übertragen. In diesem Fall weist die CPU die binäre Halbtonverarbeitungsschaltung 305 an, Daten von der 320ten bis zu der 351ten Zeile auszugeben.
  • Infolgedessen gibt die binäre Halbtonverarbeitungsschaltung 305 Daten von der 320ten bis zu der 351ten Zeile, welche durch ein Bild eines nicht veränderten Abschnitts vor der 319ten Zeile beeinflusst werden, an die Rahmenspeicher-Steuerschaltung 207 aus.
  • Die Rahmenspeicher-Steuerschaltung 307 schreibt die Daten in Einheiten von Zeilen (4 Bits pro Pixel), welche von der binären Halbtonverarbeitungsschaltung 305 ausgegeben werden, auf der Grundlage einer Anweisung von der CPU 300 in den entsprechenden Bereich des Rahmenspeichers 306. Im einzelnen erkennt die CPU 300 die Anzahl von von der binären Halbtonverarbeitungsschaltung ausgegebenen Zeilen und welcher Zeile eines Bilds die erste Zeile entspricht, und legt die Adresse von zugeführten Zeilen, d.h. die Schreibanfangsadresse für den Rahmenspeicher 306 und die Anzahl von Zeilen von Daten, die kontinuierlich in die Rahmenspeicher-Steuerschaltung 307 zu schreiben sind, fest.
  • Auf diese Art und Weise wird ein Bild nur eines neugeschriebenen Abschnitts (aktualisiertes Bild), welches einen natürlichen Grenzabschnitt mit einem nicht neu geschriebenen Bild aufweist, in den Rahmenspeicher 306 geschrieben. Es wird angemerkt, dass die Rahmenspeicher-Steuerschaltung 307 das vorstehend erwähnte Unterbrechungssignal nach Abschluss der Speicherung von von der binären Halbtonverarbeitungsschaltung 305 in dem Rahmenspeicher 306 für einen durch die CPU 300 angegebenen Bereich erzeugt.
  • Die Verarbeitungsgeschwindigkeit der binären Halbtonverarbeitungsschaltung 305 gemäß diesem Ausführungsbeispiel beträgt derzeit etwa 1/30 Sekunden pro Rahmen bzw. Halbbild. Diese Geschwindigkeit ist etwa die Hälfte des vertikalen Synchronisationssignals (etwa 60 Hz) einer Kathodenstrahlröhre. Es ist jedoch selten, dass Daten für den gesamten Rahmen neu ge schrieben werden, solange ein normales Anwendungsprogramm verwendet wird. Mit anderen Worten ist in der Praxis die Anzahl von durch die binäre Halbtonverarbeitungsschaltung 305 zu verarbeitenden Zeilen nicht so groß, und da die zu verarbeitende Datenmenge klein ist, ist die Zeitdauer, die erforderlich ist, bis die Verarbeitung für den gesamten Rahmen abgeschlossen ist, in etwa gleich der Anzeigeaktualisierungsperiode der Kathodenstrahlröhre oder kann sogar kürzer als die der Kathodenstrahlröhre sein, falls ein zu verarbeitender Bereich ein halber Rahmen oder weniger ist.
  • Die Rahmenspeicher-Steuerschaltung 307 empfängt auch eine Ausgabeanweisung an die FLCD 3 von der CPU 300 (die später im einzelnen beschrieben wird). Die Ausgabeanweisung gibt eine Zeile vor, von welcher ausgehend die Übertragung zu beginnen ist (die Anfangsadresse von Zeilen), und die Anzahl von zu übertragenden Zeilen (die Anzahl von kontinuierlichen Zeilen). Nach Abschluss dieser Übertragung gibt die Rahmenspeicher-Steuerschaltung 307 ein Unterbrechungssignal aus, welches die CPU 300 darüber informiert, wie vorstehend erwähnt wurde.
  • Das Format von von der Rahmenspeicher-Steuerschaltung 307 an die FLCD 3 zu übertragenden Daten ist: Schreibzeilenadresse + RGBI + RGBI + ... RGBI.
  • Nach Empfang der Daten verwendet die FLCD 3 die nachfolgenden Daten zum Ansteuern der FLCD 3 in Übereinstimmung mit der Anfangsadresse.
  • Andererseits gibt die binäre Halbtonverarbeitungsschaltung 305 häufig die Verarbeitungsergebnisse einer Vielzahl von diskontinuierlichen Bereichen aus, und wird eine Übertragungsanweisung an die FLCD 3 an die Rahmenspeicher-Steuerschaltung 307 ausgegeben, nachdem eine Abschlussnachricht einer vorangehenden Datenübertragung an die FLCD empfangen wird. Aus diesem Grund sind in den Rahmenspeicher 306 geschriebene Bilddaten nicht immer diejenigen, die an die FLCD 3 auszugeben sind. Das heißt, dass wie vorstehend beschrieben wurde, da Bilddaten über den Rahmenspeicher 306 verarbeitet werden, der Schreibvorgang in dem VRAM 301 und der Ausgabevorgang an die FLCD 3 asynchron verarbeitet werden.
  • Nachstehend wird die detaillierte Anordnung der in 1 gezeigten FLCD 3 unter Bezugnahme auf 4 bis 6 beschrieben. 4 ist ein vereinfachtes Blockdiagramm, das die Anordnung der FLCD 3 dieses Ausführungsbeispiels zeigt, 5 ist eine perspektivische Ansicht, die die äußere Erscheinung der FLCD 3 dieses Ausführungsbeispiels zeigt, und 6 ist eine perspektivische Ansicht, die den Verbindungsabschnitt der FLCD 3 mit der Host-Seite (der Seite der FLCD-Schnittstelle) zeigt.
  • Bezugnehmend auf 4 bezeichnet das Bezugszeichen 101 eine NFX-Steuereinrichtung zum Durchführen verschiedener Arten von Hauptsteuerungen; bezeichnet 102 einen U-SEG-Treiber zum Ansteuern von Signalleitungen von U-Segment-Anzeigeelementen auf dem FLC-Feld 150; und bezeichnet 103 einen L-SEG-Treiber zum Ansteuern von Signalleitungen von L-Segment-Anzeigeelementen. Diese beiden Treiber 102 und 103 steuern abwechselnd jedes zweite Segment der Anzeigeelemente an. Das Bezugszeichen 104 bezeichnet einen COM-Treiber, der als ein Treiber von gemeinsamen Signalleitungen der Anzeigeelemente auf dem FLC-Feld 150 liegt.
  • Jedes Anzeigepixel auf dem FLC-Feld 150 dieses Ausführungsbeispiels wird aktiviert, wenn ein Segmentansteuersignal als eine Ansteuersignalleitung in der Spaltenrichtung einer Anzeigeelementmatrix und ein gemeinsames Ansteuersignal als eine Ansteuersignalleitung in der Reihenrichtung der Matrix gleichzeitig angesteuert werden. Wie vorstehend beschrieben wurde, wird das Segmentansteuersignal durch die beiden Treiber 102 und 103 betrieben. Das heißt, dass die U-SEG- und die L-SEG-Treiber 102 und 103 abwechselnd jede zweite Segmentsignalleitung des FLC-Felds 105 ansteuern, um eine gestreute Anbringung von Schaltungen zu erreichen, wodurch die Menge erzeugter Wärme und dergleichen gemittelt wird.
  • Das Bezugszeichen 105 bezeichnet einen Temperatursensor, welcher so angeordnet ist, dass er in direktem Kontakt mit der Oberfläche des FLCD-Felds steht, und die Temperatur des FLC-Felds 150 ist. 106 bezeichnet einen Luminanz-Einstelltrimmer, der zum Einstellen der Luminanz verwendet wird. 107 bezeichnet einen Bildqualitätseinstelltrimmer, der zum Einstellen der Bildqualität verwendet wird; 108 bezeichnet einen Farbeinstellschalter, der zum Einstellen von Farben verwendet wird; und 108 bezeichnet eine LED, die als eine Zustandsinformationseinrichtung zum Informieren über den Zustand (welches im einzelnen noch beschrieben wird) des FLC-Felds 150 informiert. In diesem Ausführungsbeispiel ist die LED 109 an dem unteren rechten Abschnitt der FLCD 3 angeordnet, wie in 5 gezeigt ist.
  • Das Bezugszeichen 120 bezeichnet eine Schaltleistungsversorgung zum Erzeugen verschiedener Ansteuerleistungsversorgungsspannungen für die FLC 3 dieses Ausführungsbeispiels. Die Schaltleistungsversorgung 120 kann eine elektrische Leistung von einer handelsüblichen Leistungsversorgung 121 über einen Leistungsschalter 122, der die Leistungsversorgung steuert, empfangen. Es wird angemerkt, dass dieser Leistungsschalter 122 ebenfalls an dem unteren rechten Abschnitt der FLCD 3 angeordnet ist, wie in 5 gezeigt ist. In diesem Ausführungsbeispiel kann die FLCD 3 unter Verwendung von Wechselsignal-Leistungsversorgungen verschiedener Spannungen, die zwischen 85 V bis 264 V (48 Hz bis 62 Hz) liegen können, arbeiten, so dass sie in verschiedenen Ländern verwendet werden kann.
  • Das Bezugszeichen 130 bezeichnet einen Inverter zum Ansteuern von Leuchtstoffröhren (Heißkathoden-Leuchtstoffröhren) 131 bis 133 zum Beleuchten des FLC-Felds 150 dieses Ausführungsbeispiels mit Licht.
  • Die FLCD 3 dieses Ausführungsbeispiels mit der vorstehenden Anordnung kann eine Anzeigevorrichtung mit einer sehr geringen Tiefe realisieren, da sie das FLC-Feld 150 verwendet. In diesem Ausführungsbeispiel wird die Verbindung (zu dem Host 1 und) der FLCD-Schnittstelle 2 über das Schnittstellenkabel 7 erreicht, und wird die Verbindung zu der FLCD 3 durch Fixieren eines Verbindungssteckers 12 des Kabels an einem Aufnahmestecker 15, der auf der rückseitigen Oberfläche der Anzeigevorrichtung angeordnet ist, unter Verwendung von Befesti gungsschrauben 13, erreicht, wie es durch das Bezugszeichen 11 in 6 angegeben ist. Das heißt, dass in diesem Ausführungsbeispiel die Anzeigevorrichtung und die Schnittstelleneinheit durch ledigliches Verbinden des einzigen Kabels 7 miteinander verbunden werden können.
  • 7 zeigt die detaillierte Anordnung der in 4 gezeigten NFX-Steuereinrichtung 101.
  • Bezugnehmend auf 7 bezeichnet das Bezugszeichen 160 eine Systemsteuereinrichtung, welche durch einen Mikrocomputer oder dergleichen gebildet werden kann. Die Systemsteuereinrichtung 160 führt verschiedene Arten von (noch zu beschreibenden) Anzeigesteuerungen der FLCD 3 dieses Ausführungsbeispiels durch, und zeigt Anzeigedaten, die von der FLC-Schnittstelle 2 empfangen wurden, über eine Treibersteuereinrichtung 190 auf dem FLC-Feld 150 an. Es wird angemerkt, dass die Systemsteuereinrichtung 160 ein ROM 161 und ein RAM 162 enthält und verschiedene Arten von Steuerungen in Übereinstimmung mit (noch zu beschreibenden) Steuersequenzen durchführt, die in dem ROM 161 gespeichert sind.
  • Verschiedene Zustandsdaten der Systemsteuereinrichtung 160 und die Speicherinhalte des RAM 162 dieses Ausführungsbeispiels können durch die Host-Seite über die FLC-Schnittstelle 2 ausgelesen werden, und einige derselben können direkt geschrieben werden. Diese Daten werden im einzelnen später beschrieben.
  • Das Bezugszeichen 171 bezeichnet eine Temperaturschnittstelle zum Umwandeln der durch den Temperatursensor 105 erfassten Temperatur in ein analoges Signal und Zuführen des analogen Signals zu der Systemsteuereinrichtung. 172 bezeichnet eine Hintergrundbeleuchtungs-Steuereinrichtung zum Steuern des Inverters 130 derart, dass die Lichtmengen der Heißkathoden-Leuchtstoffröhren 131 bis 134 (Hintergrundbeleuchtungen) gesteuert werden; 173 bezeichnet eine VOP-Steuereinrichtung zum Steuern eines Flüssigkristall-Ansteuerspannungsreglers 183 zum Steuern der Bildqualität des FLC-Felds 150; und 174 bezeichnet eine Trimmerschnittstelle zum Zuführen der Einstellwerte des Luminanzeinstelltrimmers 106 und des Bildqualitä teinstelltrimmers 107 zu der Systemsteuereinrichtung 160 und Zuführen des Einstellzustands des Farbeinstellschalters (SESW) 108 der Systemsteuereinrichtung.
  • Das Bezugszeichen 181 bezeichnet eine Leistungsschalter-Steuereinrichtung zum Steuern der Ansteuer-Leistungsversorgungsspannung eines Flüssigkristall-Ansteuerleistungsschalters 182; 182 bezeichnet einen Flüssigkristall-Ansteuerleistungsschalter zum Steuern der Zufuhr der Ansteuer-Leistungsversorgungsspannung zu dem FLCD-Feld 150; und 183 bezeichnet einen Flüssigkristall-Ansteuerspannungsregler.
  • Nachstehend werden Eingangs-/Ausgangs-Signale zu/von der FLC-Schnittstelle 2 erklärt.
  • Das Bezugszeichen 200 bezeichnet einen Schnittstellenchip zum Durchführen von Informationskommunikationen mit der FLC-Schnittstelle 2. Der Schnittstellenchip 200 ist mit dem Verbindungsstecker 15 verbunden. Das heißt, dass der Schnittstellenchip 200 Daten auf den Datentransferbus 310 und die serielle Kommunikationsleitung 311 ausgibt bzw. von diesen übernimmt.
  • Ein Bezugssymbol BUSY bzw. Belegt bezeichnet ein Bilddaten-Anforderungssignal für die Host-Seite; und AHDL bezeichnet ein Abtastadressen-/Bilddaten-Identifikationssignal, das von der Host-Seite (in der Praxis der FLC-Schnittstelle 2) zugeführt wird. Wenn das Signal AHDL "H" ist, gibt es eine Abtastadresse an; wenn das Signal AHDL "L" ist, gibt es Bilddaten an. Bezugssymbole PD0 bis PD15 bezeichnen 16-Bit breite Bilddaten mit einer Adresse; FCLK bezeichnet einen von der Host-Seite zugeführten Datenübertragungstakt; SIN bezeichnet von der Host-Seite zugeführte serielle Kommunikationsdaten; SOUT bezeichnet von der FLCD 3 zu der Host-Seite zugeführte serielle Kommunikationsdaten; EINSCHALTEN bzw. POWERON bezeichnet ein EIN-Schaltsignal, welches angibt, dass der FLCD-Schnittstelle 2 eine Leistungsversorgungsspannung zugeführt wird; RÜCKSETZEN bezeichnet ein von der Host-Seite zugeführtes FLCD-Rücksetzsignal; und FREIGABE bezeichnet ein diesem Ausführungsbeispiel eigenes Signal, d.h. ein Verbindungsstecker-Verbindungssignal, welches eine Verbindung mit der FLCD- Schnittstelle 2 anzeigt und ein negatives logisches Format hat. Wenn das in 6 gezeigte Kabel 7 getrennt wird, wechselt das Signal FREIGABE nicht auf den niedrigen Pegel, und kann die Trennung des Kabels auf der Seite der FLCD 3 leicht erkannt werden. Wenn die Trennung des Kabels erkannt wird, werden die nachfolgenden Daten nicht empfangen, und wird der Anzeigebildschirm nicht aktualisiert. In einem solchen Fall kann dann, wenn die Anzeigebetriebsart der Anzeigevorrichtung lediglich in einen Schlafmodus als einer (noch zu beschreibenden) leistungssparenden Betriebsart wechselt, welche festgelegt wird, wenn keine neuen Anzeigedaten zugeführt werden, der Benutzer die Trennung nicht präzise erkennen und kann für eine lange Zeitdauer keinerlei Gegenmaßnahmen hiergegen ergreifen.
  • In diesem Ausführungsbeispiel jedoch kann, da der Benutzer präzise und schnell die Trennung des Kabels erkennen kann und die Anzeigebetriebsart der vorstehend erwähnten LED 109 so festgelegt ist, dass sie sich von der leistungseinsparenden Betriebsart unterscheidet, der Benutzer leicht den gegenwärtigen Zustand wie beispielsweise die Trennung des Kabels erkennen, und kann schnell eine Gegenmaßnahme hiergegen ergreifen.
  • 8 zeigt die detaillierte Anordnung des mit den Eingabe-/Ausgabe-Operationen von Bilddaten in 7 zugeordneten Abschnitts.
  • Bilddaten werden hauptsächlich durch die Treibersteuereinrichtung 190 und die Treiber 102 bis 104 für das FLC-Feld 150 dem FLC-Feld zugeführt und angezeigt.
  • Die Treibersteuereinrichtung 190 umfasst zumindest die folgende Anordnung: Zwei Puffer 521 und 522, von welchen jeder Bilddaten (PD0 bis PD15) für zumindest eine von der Systemsteuereinrichtung 160 zugeführte Zeile speichern kann, und eingangsseitige und ausgangsseitige Schalter 523 und 524 zum Steuern des Umschaltvorgangs dieser Puffer 521 und 522. Die Steuereinrichtung 190 schaltet diese Schalter 523 und 524, um Anzeigebilddaten ID0U/L bis ID7U/L an die Segmenttreiber 102 bis 103 auszugeben, um Daten anzuzeigen.
  • Darüber hinaus umfasst die Steuereinrichtung 190 eine Zeitsteuereinrichtung 525 zum Erzeugen verschiedener Ansteuerzeitsignale des FLC-Felds 150, einschließlich von Steuersignalen für diese Schalter, und ein Empfangsadressregister 526 zum Halten der Zeilenadresse, welche von der FLCD-Schnittstelle 2 zugeführt wird, und an welcher Anzeigedaten anzuzeigen sind, und zum Ermöglichen, dass die Systemsteuereinrichtung 160 seine Inhalte auslesen kann.
  • Ferner umfasst die Steuereinrichtung 190 ein Abtastregister 527, dessen Inhalte durch die Systemsteuereinrichtung 160 geschrieben werden können, und welches Adressdaten entsprechend zu Anzeigedaten hält, und ein DST-Register 528, in welchem Anzeigeanfangsdaten (DST-Daten) zum Anweisen des Beginns der Ausführung der Anzeigesteuerung durch die Systemsteuereinrichtung 160 geschrieben werden. Wenn die DST-Daten in das DST-Register 528 geschrieben sind, wird ein Schreibvorgang einer Abtastzeile auf dem FLC-Feld begonnen.
  • Der U-SEG-Treiber 102 umfasst eine U-SEG-Zwischenspeicherschaltung 531 zum Zwischenspeichern jedes zweiten Datums, welches U-SEG von Anzeigedaten entspricht, die von dem Puffer (521 oder 522) zugeführt werden, und einen U-SEG-Speicher 532 zum Speichern von Anzeigedaten, die durch die U-SEG-Zwischenspeicherschaltung 531 in Übereinstimmung mit einem von der Zeitsteuereinrichtung 525 zugeführten Ansteuerzeitpunktsignal zwischengespeichert werden, und eine Treiberschaltung 533 zum Treiben eines U-SEG-Signals in Übereinstimmung mit den in dem Speicher 532 gespeicherten Anzeigedaten.
  • Der L-SEG-Treiber 103 umfasst eine L-SEG-Zwischenspeicherschaltung 538 zum Zwischenspeichern jedes zweiten Datums, das L-SEG von Anzeigedaten entspricht, die von dem Puffer (521 oder 522) zugeführt werden, einen L-SEG-Speicher 537 zum Speichern von Anzeigedaten, die durch die L-SEG-Zwischenspeicherschaltung 538 zwischengespeichert werden, in Übereinstimmung mit einem Ansteuerzeitsignal, das von der Zeitsteuereinrichtung 525 zugeführt wird, und eine Treiberschaltung 536 zum Treiben eines L-SEG-Signals in Übereinstimmung mit den in dem Speicher 537 gespeicherten Anzeigedaten.
  • Der COM-Treiber 104 umfasst einen Adressspeicher 541 zum Speichern von Adressinformationen, die von dem Abtastadressregister 527 in Übereinstimmung mit einem von der Zeitsteuereinrichtung 525 zugeführten Zeitsteuersignal geliefert werden, einen Adressspeicher 542 zum Speichern der Inhalte des Adressspeichers 541 in Übereinstimmung mit einem Zeitsteuersignal von der Zeitsteuereinrichtung 525, und einen Schalttreiber 543 zum Ausgeben der ersten Hälfte von Abtastauswahlsignalen auf ausgewählte gemeinsame Signalleitungen in Übereinstimmung mit den in dem Adressspeicher 541 gespeicherten Adressinformationen, und Ausgeben der letzten Hälfte des Abtastauswahlsignals auf die ausgewählten gemeinsamen Signalleitungen in Übereinstimmung mit dem in dem Adressspeicher 542 gespeicherten Adressinformationen.
  • Im einzelnen werden, um das FLC-Feld 150 so anzusteuern, dass ein Bild einer Zeile angezeigt wird, die Daten der Zeile vorübergehend gelöscht, und wird danach die Zeile in Übereinstimmung mit den empfangenen Daten angesteuert. Daher speichern die Adressspeicher 541 und 542 die Adresse der zu löschenden Zeile und die Adresse der gelöschten Zeile, die anzusteuern ist, um Daten anzuzeigen.
  • 9 zeigt die detaillierte Anordnung der detaillierten Anordnung der in 4 gezeigten Schaltleistungsversorgung 120.
  • Die Schaltleistungsversorgung 120 entfernt Rauschkomponenten, die mit elektrischer Leistung vermischt sind, welche über den Leistungsschalter 122 empfangen wird, unter Verwendung eines Rauschfilters 123, erzeugt dann ein vorbestimmtes hochfrequentes Signal unter Verwendung einer Umschaltschaltung 124, die eine Schaltregler-Steuerschaltung 126 und einen Transformator 125 enthält, und führt das erzeugte Signal einer +5 V-Leistungsversorgungsschaltung 128 für einen Regler 127 mit fünf Anschlüssen und logische Schaltungen zu, und einer Hintergrundbeleuchtungs-Leistungsversorgungsschaltung 129, die aus den Heißkathoden-Leuchtstoffröhren 131 bis 134 besteht. Es wird angemerkt, dass der Regler 127 mit fünf Anschlüssen aus vier Schaltungen 127a bis 127d zum Erzeugen von Gleichsi gnal-Leistungsversorgungsspannungen von +35 V, +26 V, +17 V und +9 V bezogen auf das Potential an dem Masseanschluss (GND-Anschluss) besteht. Das Bezugszeichen 165 in 9 bezeichnet eine ACF-Erfassungsschaltung, welche eine Unterbrechung der der Schaltleistungsversorgung 120 zugeführten elektrischen Leistung erfasst. Das Ausgangssignal (ACF-Signal) aus der ACF-Erfassungssschaltung 165 dient als ein Notunterbrechungssignal für die Systemsteuereinrichtung 160.
  • In der Anzeigevorrichtung dieses Ausführungsbeispiels ist der Temperatursensor 105 für das FLC-Feld 150 bereitgestellt, um unabhängig von Schwankungen der Umgebungstemperatur eine gute Anzeigequalität zu erhalten, wobei die Zeilenansteuerzeit (1H) und der Ansteuersignalverlauf auf der Grundlage der erfassten Temperatur so ausgewählt werden, dass sie optimale Werte sind, wodurch die Ansteuersteuerung des FLC-Felds durchgeführt wird. 10 zeigt die Anordnung des der Temperaturkompensation zugeordneten Abschnitts.
  • In diesem Ausführungsbeispiel wird ein der durch den Temperatursensor 105 erfassten Temperatur entsprechendes und über die Temperatursensor-Schnittstelle 171 zugeführtes analoges Signal durch einen Analog/Digital-Wandler (A/D-Wandler) 904 in digitale Temperaturinformationen umgewandelt. Ein von dem Bildqualitäts-Einstelltrimmer über die Trimmerschnittstelle 174 zugeführtes analoges Signal wird durch einen A/D-Wandler 905 in ein digitales Signal umgewandelt, und das digitale Signal wird der digitalen Temperaturinformation hinzugefügt, um die Temperaturinformation fein einzustellen. Eine Temperaturkompensationstabelle 901 wird unter Verwendung der eingestellten Temperaturinformation durchsucht, um einen Vop-Code zum Ermitteln der Ansteuerspannung und einen 1H-Code zum Ermitteln der 1H-Zeit zu erhalten.
  • Der VOP-Code wird einem Digital/Analog-Wandler (D/A-Wandler), der die VOP-Steuereinrichtung 173 bildet, zugeführt und in ein analoges Signal DAOUT umgewandelt. Der Flüssigkristall-Ansteuerspannungsregler 183 erzeugt Flüssigkristall-Ansteuerspannungen V1, V5, V3, V4 und V2 auf der Grundlage des analogen Signals DAOUT.
  • Der 1H-Code wird in einer Zeitgebereinheit in der Systemsteuereinrichtung gesetzt, um grundlegende Takte für den Flüssigkristall-Ansteuervorgang zu erzeugen. Die grundlegenden Takte werden der Treiber-Steuereinrichtung 190 zugeführt, und werden darüber hinaus den U-SEG, L-SEG- und COM-Treibern als Takte CSCLK zugeführt.
  • Der Ansteuersignalverlauf wird durch eine Signalverlauf-Festlegeeinheit 903 auf der Grundlage der von dem A/D-Wandler 904 ausgegebenen Temperaturinformation festgelegt, bevor er durch den Bildqualitätstrimmer eingestellt wird. Das heißt, dass der Ansteuersignalverlauf nicht von der Betätigung des Bildqualitäts-Einstelltrimmers durch den Benutzer abhängt. Die Signalverlauf-Festlegeeinheit 903 wählt einen optimalen Signalverlauf aus vorbestimmten Signalverläufen auf der Grundlage der Temperaturinformation aus und legt den ausgelegten Signalverlauf als Signalverlaufsdaten in der Treiber-Steuereinrichtung 190 fest. Synchron mit den Takten CSCLK werden die Signalverlaufsdaten dem U-SEG- und dem L-SEG-Treiber als Daten SWFD0 bis SWFD3 zugeführt, und werden darüber hinaus dem COM-Treiber als Daten CWFD0 bis CWFD3 zugeführt. Wie später beschrieben werden wird, definiert der Ansteuersignalverlauf dieses Ausführungsbeispiels die 1H-Zeit über fünf Takte CSCLK, und wird die 1H-Zeit durch Variieren der Impulsbreite der Takte CSCLK auf einen optimalen Wert für die Temperatur des FLC-Felds eingestellt.
  • Es wird angemerkt, dass der Betriebsablauf der Treiber-Steuereinrichtung 190 später beschrieben werden wird.
  • Nachstehend werden im einzelnen der Austausch von Anzeigedaten, verschiedener Steuerbefehle und dergleichen zwischen der FLCD-Schnittstelle 2 und der FLCD 3 in diesem Ausführungsbeispiel mit der vorstehenden Anordnung erklärt.
  • Daten (die Schreibzeilenadresse + RGBI + RGBI ...) aus der vorstehend erwähnten FLCD-Schnittstelle 2 werden über den Datenübertragungsbus 310 übertragen, die Schreibstartadresse am Anfang der Daten wird in dem Empfangsadressregister 526 gespeichert, und die nachfolgenden Pixeldaten RGBI, RGBI, ... werden in einem der Puffer 521 und 522 gespeichert. Die Sy stemsteuereinrichtung 160 liest die in dem Empfangsadressregister 526 gespeicherte Adresse und schreibt diese in das Abtastadressregister 527. Danach weist die Systemsteuereinrichtung 160 das DST-Register 528 an, einen Ansteuervorgang einer Abtastzeile zu beginnen. Die Systemsteuereinrichtung 160 erzeugt Datenübertragungs-Anforderungssignale für die FLCD-Schnittstelle 2 in Zeitintervallen, die von der durch den Temperatursensor 105 erfassten Temperatur abhängen.
  • Andererseits gibt bei Empfang von z.B. einer Übertragungsanforderung für 32 Zeilen von der CPU 200 die Rahmenspeicher-Steuerschaltung 307 der FLCD-Schnittstelle 2 Daten in Einheiten von Zeilen in Übereinstimmung mit dem vorstehend erwähnten Format jedes Mal dann aus, wenn es eine Datenübertragungsanforderung von der FLC 3 empfängt. Auf diese Art und Weise wird dann, wenn die Rahmenspeicher-Steuerschaltung 307 die Übertragung aller vorgegebenen Zeilen beendet hat, keine nächste Übertragungsanforderungsanweisung empfängt und eine weitere Datenübertragungsanforderung von der FLCD 3 empfängt, eine Nachricht als ein Unterbrechungssignal, welches dieses anzeigt, an die CPU 300 ausgegeben.
  • Bei Empfang der Nachricht prüft die CPU 300, ob noch nicht übertragene Daten des teilweise neugeschriebenen Bildes verbleiben. Falls keine Daten verbleiben, weist die CPU 300 an, Bilddaten für den gesamten in dem Rahmenspeicher 306 gespeicherten Rahmen in einer Zwischenzeilen-Betriebsart an die FLCD 3 zu übertragen. Im einzelnen gibt jedes Mal dann, wenn die CPU 300 dieses Unterbrechungssignal empfängt, diese eine Anweisung an die Rahmenspeicher-Steuerschaltung 307 aus, um Daten in Einheit von Zeilen in der Reihenfolge von z.B. der ersten Zeile, der dritten Zeile, ..., der 1023ten Zeile, der zweiten Zeile, ..., der 1024ten Zeile zu übertragen. In der Praxis gibt bei Empfang eines Übertragungsanforderungssignals von der FLCD 3 die CPU 300 eine bei Empfang des nächsten Übertragungsanforderungssignals zu übertragenden Zeile vor. Die Steuerung auf der Seite der FLCD 3 wird später beschrieben.
  • Der Grund, weshalb Daten in der Zwischenzeilen-Betriebsart übertragen werden, wenn sich das Bild nicht ändert, ist wie folgt.
  • Da die in diesem Ausführungsbeispiel verwendete FLCD 3 eine Funktion zum Speichern und Halten eines angezeigten Bilds aufweist, braucht im Prinzip ein Bild entsprechend nur einem geänderten Abschnitt übertragen zu werden. Die Erfinder haben jedoch festgestellt, dass ein Bildabschnitt, welcher sich nicht ändert und nicht wiederaufgefrischt wird, und ein Bildabschnitt, welcher sich geändert hat und neu angesteuert und angezeigt (teilweise neu geschrieben) wird, einen geringfügigen Luminanzunterschied aufweisen.
  • Im einzelnen wird dann, wenn ein auf der FLCD 3 dieses Ausführungsbeispiels angezeigtes Bild teilweise zu aktualisieren ist, nur der aktualisierte Abschnitt des auf der FLCD angezeigten Bilds aktualisiert, jedoch dann, wenn sich das angezeigte Bild nicht ändert, die Verarbeitung zum Übertragen des gesamten Bilds in dem Rahmenspeicher 306 an die FLCD 3 nach dem Zwischenzeilenprinzip durchgeführt wird. Der Grund, weshalb das Bild nach dem Zwischenzeilenbetrieb übertragen wird, anstelle sequentiell die jeweiligen Zeilen zu übertragen, besteht darin, dass scheinbar der Aktualisierungsvorgang des angezeigten Bilds beschleunigt wird, da eine Flüssigkristallanzeige normalerweise eine geringe Ansprechgeschwindigkeit hat.
  • Die Betriebsverarbeitungssequenz der CPU 300 in der FLCD-Schnittstelle 2 wird nachstehend unter Bezugnahme auf 11 in Übereinstimmung mit den vorstehend erwähnten Verarbeitungsinhalten beschrieben. In 11 sind "Flag" Flaginformationen, die von der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 (vgl. 3) erhalten werden.
  • Die in der folgenden Beschreibung jeweils verwendeten Flags haben die folgenden Bedeutungen.
  • A) Quantisierungsabschluss-Flag:
  • Dieses Flag hält Informationen, die anzeigen, ob die Rahmenspeicher-Steuerschaltung 307 den Speichervorgang von Bilddaten, die von der binären Halbtonverarbeitungsschaltung 305 ausgegeben wurden, in den Rahmenspeicher 306 abgeschlossen hat oder nicht.
  • B) Übertragungsabschluss-Flag:
  • Dieses Flag hält Informationen, die anzeigen, ob die Rahmenspeicher-Steuerschaltung 307 den Übertragungsvorgang eines Bilds an der durch die CPU 300 für die FLCD 3 vorgegebene Position abgeschlossen hat oder nicht.
  • C) Übertragungsanforderungs-Flag:
  • Dieses Flag hält Informationen, die anzeigen, ob die FLCD 3 die nächste Datenanforderung ausgegeben hat oder nicht. Es wird angemerkt, dass dieses Übertragungsanforderungs-Flag nicht gesetzt wird, solange nicht die Rahmenspeicher-Steuerschaltung 307 den Übertragungsvorgang von Daten für durch die CPU 300 angegebene Zeilen beendet hat (weil das Übertragungsanforderungssignal während dieses Intervalls zum Ermitteln der Übertragungszeiten der Rahmenspeicher-Steuerschaltung 307 verwendet wird und ein Unterbrechungssignal für dieses Übertragungsanforderungssignal nicht erzeugt wird).
  • Es sei angenommen, dass das Bereichflag (32 Bits), das aus der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 gelesen wurde, wie in 11 gezeigt ist (Zeitpunkt T1).
  • In diesem Fall kann die CPU 300 die Bereichposition (die nachstehend als eine "Bereichnummer" bezeichnet wird) "2" erfassen, wobei "1" zunächst durch Prüfen des Bereichflags am Anfang gesetzt wird. Dann berechnet die CPU 300 die Adresse und die Anzahl von Zeilen, die jeweils in der Rahmenspeicher-Steuerschaltung 347, der binären Halbtonverarbeitungsschaltung 305 und der Zeilenadress-Erzeugungsschaltung 304 festzulegen sind, und legt die berechneten Daten in den jeweiligen Schaltungen in der vorstehend erwähnten Reihenfolge fest.
  • Der Grund, weshalb die Daten zuerst in der Rahmenspeicher-Steuerschaltung 307 festgelegt werden ist der, dass die je weiligen Schaltungen ihre Betriebsabläufe durchführen, wenn ihre Freigabesignale (vgl. 3) freigegeben sind, und ein Problem auftritt, wenn eine Schaltung Daten ausgeben kann, obwohl eine nachfolgende Schaltung nicht bereit ist, falls die Daten in der entgegengesetzten Reihenfolge festgelegt werden.
  • Wenn die Adresse und die Anzahl von Zeilen in der letzten Zeilenadress-Erzeugungsschaltung 304 festgelegt sind, setzt der SVGA-Chip 302 das Freigabesignal der niedrigpegeligen binären Halbtonverarbeitungsschaltung 305 in Antwort auf die Einstelldaten als ein Triggersignal und beginnt, Daten zu übertragen.
  • Die binäre Halbtonverarbeitungsschaltung 305 erzeugt 4-Bit breite R, G, B- und I-Bilddaten durch die Fehlerverteilungsverarbeitung auf der Grundlage von 8-Bit breiten R-, G- und B-Daten. In diesem Fall setzt dann, wenn die Verarbeitung der Schaltung 305 die durch die CPU 300 festgelegte Zeile (fünfte Zeile) erreicht hat, die Schaltung 305 das Freigabesignal für die nachfolgende Rahmenspeicher-Steuerschaltung 307 und gibt das Verarbeitungsergebnis aus.
  • Die Rahmenspeicher-Steuerschaltung 307 speichert die von der binären Halbtonverarbeitungsschaltung 305 empfangenen verarbeiteten Bilddaten sequentiell ausgehend von der durch die CPU 300 angegebenen Adressposition des Rahmenspeichers 306. Nach Abschluss der Speicherverarbeitung gibt die Rahmenspeicher-Steuerschaltung 307 ein Unterbrechungssignal aus, welches den Abschluss der Speicherung für die CPU 300 anzeigt. Bei Empfang dieses Unterbrechungssignals setzt die CPU 300 das Quantisierungsabschluss-Flag (Zeitpunkt T2) und gibt eine Übertragungsanweisung (legt die Adresse und die Anzahl von Zeilen fest) an die FLCD 3 in bezug auf den Rahmenspeicher 307 aus.
  • Die CPU 300 sucht das Bereichflag für eine festgelegte Bereichnummer zusätzlich zu der Bereichnummer "2". Falls die CPU 300 die festgelegte Bereichnummer zusätzlich zu der Bereichnummer "2" findet, führt sie dieselbe vorstehend beschriebene Verarbeitung für den gefundenen Bereich durch. In 11 führt, da die CPU 300 erkennt, dass Daten in den dem Bereich Nummer "4" entsprechenden Bereich geschrieben wurden, diese die Verarbeitung bis zu dem Speichervorgang in den Rahmenspeicher 306 in Verbindung mit dem Bereich Nummer "4" durch. Nach Abschluss dieser Speicherverarbeitung (Zeitpunkt T3) wiederholt die CPU 300 dieselbe Verarbeitung wie vorstehend beschrieben für die festgelegten Bereichnummern in dem Bereichflag.
  • In diesem Zustand setzt die CPU 300 dann, wenn sie von der Rahmenspeicher-Steuerschaltung 307 ein Unterbrechungssignal empfängt, welches anzeigt, dass der Übertragungsvorgang, welchem vorangehend der Bereich Nummer "2" zugeordnet war, abgeschlossen ist, diese "1" in dem Übertragungsabschluss-Flag für den Bereich Nummer "2" (Zeitpunkt T4) und prüft, ob es eine weitere Bereichnummer gibt, bei der das Quantisierungsabschlussflag = "1" ist. Falls die CPU 300 eine weitere Bereichnummer mit einem Quantisierungsabschlussflag = "1" findet, weist sie einen Übertragungsvorgang für die FLCD 3 an.
  • Es wird angemerkt, dass die Zeitpunkte T4 und T3 in Abhängigkeit von der zu verarbeitenden Datenmenge festgelegt werden und undefiniert sind.
  • Wenn die CPU 300 eine Übertragungsabschluss-Nachricht empfängt, und zu diesem Zeitpunkt keine zu übertragenen Daten vorhanden sind, gibt die Rahmenspeicher-Steuerschaltung 307 ein Unterbrechungssignal auf der Grundlage des Datenübertragungs-Anforderungssignals von der FLCD 3 aus (Zeitpunkt T5). Bei Empfang dieses Unterbrechungssignals liest die CPU 300 das Bereichflag der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303.
  • Falls das gelesene Bereichflag keine "1"-Bits enthält, legt die CPU 300 die Adresse einer zu übertragenden Zeile so fest, dass ein Zwischenzeilen-Übertragungsvorgang des Rahmenspeichers 306 (Zwischenzeilenübertragung jeder zweiten Zeile) durchgeführt wird, wie vorstehend beschrieben wurde. Bei Abschluss dieses Übertragungsvorgangs empfängt die Rahmenspeicher-Steuerschaltung 307 ein Datenübertragungs-Anforderungssignal von der FLCD 3. Zu dieser Zeit gibt, da der Datenüber tragungsvorgang für eine Zeile abgeschlossen worden ist, die Schaltung 307 ein Unterbrechungssignal an die CPU 300 aus.
  • Jedes Mal dann, wenn die CPU 300 dieses Unterbrechungssignal empfängt, liest sie das Bereichflag aus der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303. Solange alle Bits "0" sind, setzt die CPU 300 den vorstehend erwähnten Zwischenzeilen-Übertragungsvorgang fort.
  • Wie vorstehend beschrieben wurde, führt gemäß diesem Ausführungsbeispiel die CPU 300 dann, wenn sie das in 11 gezeigte Bereichflag liest und zumindest eine mit "1" belegte Bereichnummer aus dem gelesenen Flag findet, die Verarbeitung so durch, als wäre das Bereichflag entlang der in 11 gezeigten Flagtabelle nach rechts verschoben.
  • Ein Beispiel der Verarbeitung der CPU 300 zum Realisieren der Verarbeitung der FLCD-Schnittstelle 2 in diesem Ausführungsbeispiel wird nachstehend unter Bezugnahme auf die Flussdiagramme der 12 bis 15 beschrieben. Die nachfolgenden Steuersequenzen sind in z.B. dem ROM 308 gespeichert.
  • 12 ist ein Flussdiagramm, dass die Hauptverarbeitungsroutine der CPU 300 in der FLCD-Schnittstelle 2 dieses Ausführungsbeispiels zeigt.
  • Wenn die FLCD-Schnittstelle 2 mit Leistung versorgt wird, wird die in 12 gezeigte Verarbeitung begonnen. In Schritt S1 werden eine Reihe von Initialisierungsverarbeitungsvorgängen, wie beispielsweise die Initialisierung der jeweiligen Schaltungen in der FLCD-Schnittstelle 2, ausgeführt. In diesem Fall werden Befehle wie Einheitstart und dergleichen an die FLCD 3 ausgegeben, und werden entsprechende Zustandsdaten von der FLCD 3 empfangen.
  • In Schritt S2 wird über einen Bus 102 (Bezugszeichen 6 in 1) des Hosts 1 geprüft, ob eine Zustandsanweisung, die dem Anzeigevorgang zugeordnet ist, wie beispielsweise eine Änderung der Anzahl von Anzeigepunkten oder dergleichen empfangen wird. Falls JA in Schritt S2, schreitet der Ablauf zu Schritt S3 fort, und werden Umgebungsinformationen in den je weiligen Schaltungen 305 bis 307 (z.B. der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303) festgelegt, um die angewiesene Verarbeitung zu realisieren, beispielsweise um die angegebene Anzahl von Anzeigepunkten zu erreichen.
  • Andererseits schreitet bei NEIN in Schritt S2 der Ablauf zu Schritt S4 fort, um den gegenwärtigen Zustand festzustellen. Nachfolgend wird in Schritt S5 eine Verarbeitung gemäß dem gegenwärtigen Zustand durchgeführt. Zum Beispiel kann die Anzeigeleistung der FLCD 3 geändert werden.
  • Die FLCD 3 dieses Ausführungsbeispiels hat eine Anzeigeleistung von 1280 × 1024 Punkten. Zum Beispiel wird bei Empfang einer Anweisung zum Ändern der Anzahl von Anzeigepunkten auf 1024 × 768 Punkte von dem Host 1 ein Bild bevorzugt in der Mitte des Anzeigebildschirms angezeigt, so dass ein Bediener dieses naturgetreu betrachten kann. In diesem Ausführungsbeispiel wird in der Verarbeitung in Schritt S3 eine Anzeigebildschirm-Änderungsverarbeitung oder dergleichen zum Realisieren derselben durchgeführt. Zum Beispiel führt die Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 die vorstehend erwähnte Verarbeitung durch Teilen der neugeschriebenen Adresse durch die Anzahl von Bytes für eine Zeile durch, um die neugeschriebene Zeilenposition zu spezifizieren. In diesem Fall wird die Anzahl von Bytes für eine Zeile durch die Anzahl von Anzeigepunkten festgelegt.
  • Gleichzeitig muss die Seite der FLCD 3 die entsprechende Verarbeitung durchführen. Zu diesem Zweck wird ein Befehl zum Realisieren der Verarbeitung von der FLCD-Schnittstelle 2 über die serielle Kommunikationsleitung 311 an die FLCD 3 ausgegeben, um eine Übereinstimmung zwischen den Betriebsabläufen zu erreichen.
  • In der folgenden Beschreibung wird beispielhaft die Verarbeitung beschrieben, die bei Empfang einer Anzeigeanweisung von 1280 × 1024 Punkten ausgeführt wird.
  • Wenn die Rahmenspeicher-Steuerschaltung 307 eine Übertragungsanweisung eines Bilds für die Anzahl von durch die CPU 300 vorgegebenen Zeilen für die FLCD 3 empfängt, wie vorste hend beschrieben wurde, führt sie einen Übertragungsvorgang synchron mit einem von der FLCD 3 zugeführten Datenübertragungs-Anforderungssignal durch. Falls die Schaltung 307 ein Datenübertragungs-Anforderungssignal von der FLCD 3 empfängt, wenn sie von der CPU 300 keinerlei Übertragungsanweisung für die FLCD 3 empfängt oder wenn sie den angewiesenen Übertragungsvorgang abgeschlossen hat, gibt die Schaltung 307 das Datenübertragungs-Anforderungssignal als ein Unterbrechungssignal an die CPU 300 aus. Andererseits gibt die Rahmenspeicher-Steuerschaltung 307 dann, wenn sie eine Reihe von Übertragungsanforderungen empfängt und während des Übertragungsvorgangs ein Datenübertragungs-Anforderungssignal von der FLCD 3 empfängt, diese das Unterbrechungssignal an die CPU 300 nicht aus.
  • Nachstehend wird die Verarbeitung der CPU 300 bei Empfang des Unterbrechungssignals, d.h. die Unterbrechungsverarbeitung bei Abschluss des Übertragungsvorgangs von zu sendenden Daten, unter Bezugnahme auf 13 beschrieben. 13 ist ein Flussdiagramm, welches die Unterbrechungsroutine der CPU 300 zeigt, welche bei Empfang des Datenübertragungs-Anforderungssignals von der Rahmenspeicher-Steuerschaltung 307 begonnen wird.
  • Bei Empfang des Datenübertragungs-Anforderungssignals von der Rahmenspeicher-Steuerschaltung 307 liest die CPU 300 das Bereichflag (32 Bits) aus der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 in Schritt S11, und löscht das interne Bereichflag, welches in der Neuschreib-Erfassungs-/Flag-Erzeugungsschaltung 303 zurückzusetzen ist, auf Null.
  • In Schritt S12 prüft die CPU 300, ob das gelesene Bereichflag gesetzte Bits enthält, d.h. ob es neugeschriebene Abschnitte gibt. Falls die CPU 300 in Schritt S12 ermittelt, dass das Flag keine gesetzten Bits enthält, d.h., dass alle Bits "0" sind, schreitet der Ablauf zu Schritt S13 fort, um die Zwischenzeilen-Übertragungsverarbeitung durchzuführen. Im einzelnen wird dann, wenn kein Schreibzugriff auf den VRAM 301 erfasst wird, der Zwischenzeilen-Übertragungsvorgang (zum Anweisen des Zwischenzeilenübertragens von Daten einer Zeile aus dem Rahmenspeicher 306) jedes Mal ausgeführt, wenn ein Datenübertragungs-Anforderungssignal von der FLCD 3 empfangen wird. Bei Abschluss dieser Verarbeitung kehrt der Ablauf zu der Hauptroutine zurück.
  • Andererseits schreitet dann, wenn die CPU 300 in Schritt S12 ermittelt, dass das gelesene Bereichflag gesetzte Bits enthält, der Ablauf zu Schritt S14 fort, und berechnet die CPU 300 die Adresse und die Anzahl von Zeilen, die in den jeweiligen Schaltungen festzulegen sind. In diesem Fall berechnet dann, wenn Bits entsprechend kontinuierlichen Bereichnummern "10" bis "12" (Bereiche von der 289ten bis zu 284ten Zeile) gesetzt sind, die CPU 300 die Adresse und die Anzahl von Zeilen, während sie diese Bereiche als einen Bereich annimmt.
  • Nach Abschluss der Berechnung in Schritt S14 schreitet der Ablauf zu Schritten S15 bis S17 fort, und legt die CPU 300 die entsprechenden Informationen in der Rahmenspeicher-Steuerschaltung 307, der binären Halbtonverarbeitungsschaltung 305 und der Zeilenadress-Erzeugungsschaltung 304 fest, um die binäre Halbtonverarbeitung (Quantisierungsverarbeitung) zu beginnen. Wie vorstehend beschrieben wurde, wird in der Zeilenadress-Erzeugungsschaltung 304 eine Adresse fünf Zeilen vor der Anfangszeile des neugeschriebenen Bereichs festgelegt. Falls der dem Bereich Nummer "1" entsprechende Bereich neu geschrieben wird, ist eine Adresse fünf Zeilen vor der Anfangszeile dieses Bereiches nicht vorhanden. In diesem Fall wird die auf der Grundlage der Bereichnummer ermittelte Adresse direkt verwendet. Nach Abschluss dieser Verarbeitung kehrt der Ablauf zu der Hauptroutine zurück.
  • Als ein Ergebnis der vorstehend erwähnten Verarbeitung wird die erste Quantisierungsverarbeitung begonnen, wenn das gelesene Bereichflag gesetzte Bits enthält.
  • 14 ist ein Flussdiagramm, das die Verarbeitung für das von der Rahmenspeicher-Steuerschaltung 307 ausgegebene Unterbrechungssignal zeigt, wenn die Schaltung 307 den Speichervorgang von von der binären Halbtonverarbeitungsschaltung 305 empfangenen quantisierten Bilddaten in den Rahmenspeicher 306 beendet hat.
  • In Schritt S21 wird geprüft, ob die Rahmenspeicher-Steuerschaltung 307 die Übertragungsverarbeitung eines teilweise neu geschriebenen Bilds an die FLCD 3 durchführt. Falls JA in Schritt S21, schreitet der Ablauf zu Schritt S23 fort.
  • Andererseits schreitet bei NEIN in Schritt S21, d.h., falls der Zwischenzeilen-Übertragungsvorgang zu dieser Zeit durchgeführt wird und der Speichervorgang des ersten teilweise neu geschriebenen Bilds in den Rahmenspeicher 306 abgeschlossen worden ist, der Ablauf zu Schritt S22 fort, und legt die CPU 300 die Adresse und die Anzahl von Zeilen in der Rahmenspeicher-Steuerschaltung 307 fest, um die quantisierten und gespeicherten Bilddaten zu übertragen, wodurch das teilweise neu geschriebene Bild übertragen wird. Danach schreitet der Ablauf zu Schritt S23 fort.
  • In Schritt S23 prüft die CPU 300 das bereits gelesene Bereichflag, um zu ermitteln, ob ein nächster zu quantisierender Bereich vorhanden ist. Falls NEIN in Schritt S23, endet diese Verarbeitung.
  • Falls andererseits die CPU 300 in Schritt S23 ermittelt, dass ein nichtquantisierter Bereich vorhanden ist, schreitet der Ablauf zu Schritt S24 fort, und berechnet die CPU 300 die Adresse und die Anzahl von Zeilen des nichtquantisierten Bereichs. Dann legt die CPU 300 die berechneten Informationen in den jeweiligen Schaltungen in den Schritten S25 bis S27 fest, um die nächste Quantisierungsverarbeitung zu beginnen. Da die Verarbeitungsvorgänge in den Schritten S24 bis S27 dieselben sind wie diejenigen in den Schritten S14 bis S17, die vorstehend beschrieben wurden, wird eine detaillierte Beschreibung derselben weggelassen. Danach endet diese Verarbeitung.
  • Nachstehend wird die von der Rahmenspeicher-Steuerschaltung 307 nach Abschluss des Übertragungsvorgangs mitgeteilte Unterbrechungsverarbeitung, angewiesen durch die CPU 300, des teilweise neu geschriebenen Bilds für die FLCD 3 unter Bezugnahme auf das Flussdiagramm von 15 beschrieben.
  • In Schritt S31 wird geprüft, ob die nächsten zu übertragenden Daten vorhanden sind. In zwei Fällen sind keine zu übertragenden Daten vorhanden, d.h. einem Fall, in dem Bilder aller teilweise neu geschriebenen Bereiche an die FLCD 3 übertragen worden sind, und ein Fall, in dem die vorstehend erwähnte Quantisierungsverarbeitung noch nicht abgeschlossen worden ist, so dass die CPU 300 auf das Ende der Verarbeitung wartet. In jedem Fall endet diese Verarbeitung, nachdem NEIN in Schritt S31 ermittelt wird.
  • Falls in Schritt S31 ermittelt wird, dass zu übertragende Daten vorhanden sind, schreitet der Ablauf zu Schritt S32 fort, und legt die CPU 300 die Übertragungsanfangszeilenadresse und die Anzahl von Zeilen in der Rahmenspeicher-Steuerschaltung 307 fest, um die Daten des Bereichs an die FLCD 3 zu übertragen und dadurch die Übertragungsverarbeitung zu beginnen. Danach endet diese Verarbeitung.
  • Wie vorstehend beschrieben wurde, aktualisiert mit der vorstehend erwähnten Verarbeitung die CPU 300 den Anzeigezustand des teilweise neu geschriebenen Abschnitts und des Zwischenzeilen-Anzeigebetriebsablaufs, wenn sich das Bild nicht ändert. Diese Verarbeitungsvorgänge werden natürlich in der Hauptsache durch die CPU 300 erreicht, und können realisiert werden, da ein von der Rahmenspeicher-Steuerschaltung 307 abhängiger Abschnitt, d.h. der Rahmenspeicher 306, angeordnet ist.
  • Wie vorstehend beschrieben wurde, kann in Übereinstimmung mit diesem Ausführungsbeispiel, da der Schreibvorgang des VRAM 301 und der Anzeigeaktualisierungsvorgang der FLCD 3 asynchron durchgeführt werden können, der Anzeigevorgang die Eigenschaften der FLCD 3 vollständig nutzen.
  • In dem vorstehenden Ausführungsbeispiel gibt dann, wenn die Rahmenspeicher-Steuerschaltung 307 eine Übertragungsanweisung eines teilweise neu geschriebenen Bilds von der CPU 300 empfängt und das teilweise neu geschriebene Bild überträgt, diese kein Unterbrechungssignal basierend auf dem Datenübertragungs-Anforderungssignal von der FLCD 3 an die CPU 300 aus.
  • Die Schaltung 307 kann jedoch ein Unterbrechungssignal unabhängig von ihrem Betriebszustand ausgeben.
  • In diesem Fall kann, da die CPU 300 bereits die zu übertragende Anzahl von Zeilen erkannt hat, wenn sie eine Anweisung zum teilweisen Neuschreiben ausgegeben hat, die CPU 300 die Anzahl von Zeilen dekrementieren und den Wert jedes Mal dann prüfen, wenn sie ein Unterbrechungssignal empfängt. Auf diese Art und Weise kann die CPU 300 ermitteln, ob das Unterbrechungssignal nach Abschluss eines Übertragungsvorgangs oder während eines Zwischenzeilen-Übertragungsvorgangs ausgegeben wird.
  • Die Verarbeitungssequenzen der CPU 300 in dem vorstehenden Ausführungsbeispiel sind lediglich Beispiele, so dass die vorliegende Erfindung nicht auf diese Sequenzen beschränkt ist. Wie vorstehend beschrieben wurde, wird ein teilweise neu geschriebenes Bild über den Rahmenspeicher 306 an die FLCD 3 übertragen, um einen asynchronen Übertragungsvorgang zu erreichen.
  • Nachstehend werden Kommunikationen zwischen der FLCD-Schnittstelle 2 und der FLCD 3 über die serielle Kommunikationsleitung 311 in diesem Ausführungsbeispiel beschrieben.
  • In 3 ist die serielle Kommunikationsleitung 311 als eine einzelne Leitung dargestellt. In der Praxis wird jedoch eine Standard-RS-232C-Leitung verwendet, die zur Durchführung von Vollduplex-Kommunikationen in der Lage ist, und erfüllt die Anzahl von Leitungen den Standard für die serielle Schnittstelle (Kreuzschnittstelle). Der Datenübertragungsbus 310 beinhaltet den vorstehenden Datenbus und eine Datenübertragungs-Anforderungsleitung. Zusätzlich zu diesen Leitungen beinhaltet der Bus 310 eine Signalleitung zum Ausgeben eines Logikpegelsignals zum Informieren der FLCD 3 darüber, dass die Leistungsversorgung der FLCD-Schnittstelle 2 (der Leistungsversorgung der Seite der Informationsverarbeitungsvorrichtung) eingeschaltet ist. Natürlich sind zusätzlich zu diesen Leitungen vorbestimmte Signalleitungen wie diejenigen zur Übertragung von Takten enthalten.
  • Die Kommunikationsbedingungen der seriellen Kommunikationsleitung 311 beinhalten ein Start-Stopp-Synchronisationsverfahren, 9600 bps (Bit pro Sekunde), eine Datenbitlänge von 8 Bits und gerade Parität. Solche Bedingungen sind in seriellen Kommunikationen üblich und der vorliegenden Erfindung nicht eigen. Daher wird eine detaillierte Beschreibung derselben weggelassen.
  • Mit den nachstehend zu beschreibenden Kommunikationen kann das FLCD 3 beinhaltende System in einem optimalen Zustand verwendet werden. Zum Beispiel kann auch dann, wenn der Leistungsschalter der FLCD 3 eingeschaltet wird, nachdem der Leistungsschalter der Seite des Hosts 1 eingeschaltet wird, beispielsweise ein Problem dahingehend, dass nur ein teilweise neu geschriebenes Bild übertragen wird und der Vollbild-Anzeigevorgang gestört wird, verhindert werden.
  • Die Kommunikationen gemäß diesem Ausführungsbeispiel werden im Prinzip unter Verwendung von Daten in Einheiten von Bytes durchgeführt. Dies ist deshalb so, weil sowohl die Steuereinheiten (die CPU 300 und die Systemsteuereinrichtung 160) ihre Datenübertragungs- und Datenempfangsmengen verringern und ihre Steuerbetriebsabläufe erleichtern können.
  • Serielle Kommunikationsprotokolle beinhalten Codes, die von der Seite der FLCD-Schnittstelle 2 (CPU 300) der FLCD 3 zuzuführen sind, und Codes, die von der FLCD 3 (Systemsteuereinrichtung 160) der FLCD-Schnittstelle 2 zuzuführen sind. Um Verwirrungen zu vermeiden, werden die erstgenannten Codes (FLCD-Schnittstelle 2 FLCD 3) nachstehend als "Befehle" oder "Befehlscodes" bezeichnet, und werden die letztgenannten Codes (FLCD 3 FLCD-Schnittstelle 2) als "Aufmerksamkeitssignale", "Zustände" oder "Aufmerksamkeitscodes" bezeichnet.
  • Es wird angemerkt, dass manche bestimmten Befehle/Zustände in Antwort auf einen Zustand übertragen werden, der von der FLCD 3 in Entsprechung zu einem von der FLCD-Schnittstelle 2 der FLCD 3 zugeführten Befehl und einem von der FLCD 3 an die FLCD-Schnittstelle als ein Triggersignal ausgegebenes Aufmerksamkeitssignal übertragen werden.
  • 16 zeigt im einzelnen die Befehle dieses Ausführungsbeispiels, und von der FLCD 3 in Antwort auf diese Befehle zurückgegebenen Zustandsdaten. In 16 bezeichnet "H" in der Code-Spalte in dem Hauptelement "Befehl" einen hexadezimalen Wert, und bezeichnet "x" variable 4 Bits. Darüber hinaus zeigt "B" in dem Hauptelement "Zustand" einen binären Wert an, und zeigt "x" ein (sich von "x" in "Befehl" unterscheidendes variables Bit) an.
  • Die jeweiligen Befehle und entsprechenden Zustandsdaten werden nachstehend der Reihe nach erklärt.
  • Einheits-ID anfordern: 00H
  • Dieser Befehl fordert die Art der angeschlossenen FLCD 3 an.
  • Zustand:
  • Bei Empfang dieses Befehls fügt die FLCD 3 in einem (nicht gezeigten) internen ROM der Systemsteuereinrichtung 160 gespeicherter Identifikations- bzw. ID-Informationen zu Zustandsdaten hinzu und gibt die Zustandsdaten in dem Format 00xxxxxxB für einen normalen Zustand oder 01xxxxxxB für einen abnormalen Zustand an die FLCD-Schnittstelle 2 aus.
  • Das höchstwertige Bit der unteren 6 Bits gibt an, ob die FLCD 3 eine Farbanzeige (:0) oder eine monochrome Anzeige (:1) ist, und die nächsten höherwertigeren zwei Bits geben an, ob die Bildschirmgröße (die maximale Anzahl von Anzeigepunkten) z.B. 15 Zoll (:00) oder 21 Zoll (:01) entspricht. Das heißt, dass die FLCD-Schnittstelle 2 die Art der FLCD 3 unter Verwendung dieses Befehls "00H" erfassen kann. In diesem Ausführungsbeispiel ist die FLCD 3 eine Farbanzeige. Da jedoch auch eine monochrome Anzeigevorrichtung mit der FLCD-Schnittstelle 2 verbunden sein kann, ist ein solcher Befehl vorgesehen.
  • Der Grund, weshalb Bits zum Bestimmen eines abnormalen Zustands (Fehlerzustands) enthalten sind, besteht darin, mit einem Fall zurechtzukommen, in dem ein von der FLCD-Schnittstelle 2 an die FLCD 3 ausgegebener Befehl durch die FLCD 3 unter dem Einfluss von z.B. Rauschen nicht normal empfangen werden kann. In einem solchen Fall gibt die FLCD 3 8-Bit breite Zustandsdaten zurück, deren obere 2 Bits mit "01" beginnen. Es wird angemerkt, dass Zustandsdaten bei Auftreten eines Fehlers den jeweiligen Befehlen gemeinsam sind, so dass nachstehend Aufmerksamkeitssignaldaten bei Auftreten eines Fehlers für den empfangenen Befehl erklärt werden.
  • Die unteren 6 Bits von Zustandsdaten bei Auftreten eines Fehlers beinhalten eine Kombination aus 4-Bit breiten Typdaten, die die Fehlerart angeben, und 2-Bit breiten Inhaltsdaten, die die Inhalte des Fehlers angeben. Die Typdaten und die Inhaltsdaten sind wie folgt.
  • Typdaten: Sendefehlerdiagnose
  • Inhaltsdaten:
  • Dieser Fehler entspricht "Diagnose senden (Selbstdiagnose-Ergebnis)" und beinhaltet einen Prüfsummenfehler des ROM 161 in der Systemsteuereinrichtung 160, einen Fehler (Überprüfungsfehler zwischen Lese- und Schreibzugriffen) des als Arbeitsspeicher verwendeten RAM 162, einen Wechselsignal-Ausfallfehler, und andere Fehler während des Anzeigevorgangs. Es wird angemerkt, dass die FLCD 3 auch einem Kabeltrennfehler unterliegen kann. In diesem Zustand können jedoch Kommunikationen nicht durchgeführt werden.
  • Typdaten: Empfangszeitpunktfehler
  • Dieser Fehler tritt zur Zeit des Empfangs auf und beinhaltet einen Paritätsfehler, einen Überlauf, einen undefinierten Befehl und dergleichen.
  • Typdaten: Sende Host-ID-Fehler
  • Inhaltsdaten:
  • Dieser Fehler gibt eine undefinierte Kennung bzw. ID des Hosts (FLCD-Schnittstelle 2) bei Empfang eines "Sende Host-ID" Befehls an.
  • Typdaten: Moduseinstellfehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Moduseinstellung"-Befehl und gibt einen unmöglichen Übergang (es kann nicht in den angegebenen Modus übergegangen werden) an, oder dass ein undefinierter Betriebsmodus vorgegeben ist.
  • Typdaten: Lese-/Schreib-Fehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Lese-/Schreib"-Befehl und gibt einen Schreibzugriff auf einen Nur-Lesbaren-Bereich, einen Zugriff auf einen verborgenen Bereich oder eine undefinierte Adresse an.
  • Typdaten: Adressfestlegefehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Adresse festlegen"-Befehl und gibt an, dass eine aus dem Bereich herausfallende Adresse festgelegt ist.
  • Typdaten: Einheitsstartfehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Einheitsstart"-Befehl und gibt einen Zustand des Nicht-Startbereit-Sein, einen Fehlerzustand oder einen bereits gestarteten Zustand an.
  • Typdaten: Aufmerksamkeitssignal-Anforderungsfehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Aufmerksamkeitssignal Anfordern"-Fehler und gibt an, dass kein zu übertragendes Aufmerksamkeitssignal vorhanden ist.
  • Typdaten: Zustandanforderungsfehler
  • Inhaltsdaten:
  • Dieser Fehler entspricht einem "Zustand Anfordern"-Befehl und gibt an, dass kein zu übertragender Zustand vorhanden ist.
  • Es wird angemerkt, dass die vorstehend erwähnten Fehler Beispiele sind, und da die Typdaten aus 4 Bits bestehen, im Prinzip 16 verschiedene Typdaten definieren können. Wie vorstehend beschrieben wurde, wird, da von der FLCD 3 bei Auftreten eines Fehlers für den empfangenen Befehl ausgegebene Zustandsdaten den jeweiligen Befehlen gemeinsam ist, eine Beschreibung von Aufmerksamkeitssignaldaten in dem Fehlerzustand der nachstehend zu beschreibenden Befehle weggelassen werden.
  • Anforderung 1H: 01H
  • Wie im einzelnen später beschrieben werden wird, ändert die FLCD 3 ihre Betriebsgeschwindigkeit (Bildanzeigperiode für eine Abtastung) in Abhängigkeit von der durch den Temperatursensor 105 erfassten FLC-Feld-Temperatur. Mit diesem Befehl erfragt die FLCD-Schnittstelle 2 bei der FLCD 3 die gegenwärtige Ansteuergeschwindigkeit für eine Abtastung (1H-Information des FLC-Felds). Zustandsdaten als ein Antwort von der FLCD 3 geben eine 1H-Information zurück, die unter Verwendung ihrer niedrigerwertigeren 6-Bits die gegenwärtige Ansteuerperiode für eine Abtastung angeben, wie in 16 gezeigt ist.
  • Bei Empfang des durch Ausgeben des Befehls erhaltenen Antwortzustands ändert die FLCD-Schnittstelle 2 das Zwischenzeilenintervall oder ändert das Verhältnis zwischen dem teilweisen Schreibvorgang und dem Vollbild-Aktualisierungsvorgang.
  • Wie vorstehend beschrieben wurde, führt die FLCD-Schnittstelle 2 einen Zwischenzeilen-Anzeigevorgang durch, wenn keine an die FLCD 3 zu übertragenden Daten vorhanden sind. Zum Beispiel wird dann, wenn ein dynamisches Bild oder dergleichen in dem vorbestimmten Bereich auf der FLCD 3 angezeigt wird, ein dem aktualisierten Abschnitt der Anzeige entsprechendes Bild aktualisiert. Daher wird dann, wenn die Anzeigezeit dieses dynamischen Bilds lang ist, eine Luminanzdiffe renz zwischen Bildern eines nicht geänderten Abschnitts und eines geänderten Abschnitts erzeugt, und wird die Differenz langsam größer.
  • Daher muss auch dann, wenn der teilweise Neuschreibvorgang fortgesetzt wird, das Vollbild in gegebenen Intervallen angezeigt werden. Unter Berücksichtigung der vorstehenden Situation wird in diesem Ausführungsbeispiel ein Bild auf dem gesamten Schirm zumindest in im wesentlichen 1-Hz-Perioden aktualisiert (alle Bilddaten in dem Rahmenspeicher 306 werden übertragen). Da die Anzahl von Rahmen, die während der 1-Hz-Periode (d.h. für 1 Sekunde), das heißt der Ansteuerperiode für eine Abtastzeile der FLCD 3 angezeigt werden kann, sich in Abhängigkeit von der Temperatur ändert, muss ein solcher Befehl verwendet werden.
  • Dieser Befehl hat Einfluss auf das Sprungintervall des Zwischenzeilen-Anzeigevorgangs, wenn sich ein Bild auf dem Bildschirm nicht ändert. Das heißt, dass dann, wenn die Temperatur nicht zu hoch ist, da sich die Anzeigegeschwindigkeit der FLCD 3 verringert, in einem solchen Fall in dem Zwischenzeilen-Anzeigevorgang ein relativ großes Sprungintervall festgelegt wird, um scheinbar die Aktualisierungszeiten des gesamten Bildes zu beschleunigen. Demgegenüber kann dann, wenn die Temperatur hoch genug ist, um ein ausreichend hohe Anzeigegeschwindigkeit zu gewährleisten, das Sprungintervall verringert werden.
  • Einheitsstart: 02H
  • Dieser Befehl wird zum Aktivieren des Zeichenvorgangs (Anweisung zum Beginnen des Ansteuervorgangs) der angeschlossenen FLCD 3 verwendet. Bei Empfang dieses Befehls kann die FLCD 3 einen Bildanzeigevorgang beginnen. In diesem Fall beinhalten, da die FLCD 3 lediglich ein Beschäftigt-Signal auszugeben braucht, um nur eine Antwort zurückzugeben, die anzeigt, ob der Vorgang normal begonnen wird, Zustandsdaten in einem normalen Zustand keinen Operanden, wie in 16 gezeigt ist.
  • Anforderung von Aufmerksamkeitsinformationen: 03H
  • Dieser Befehl fordert die Übertragung der detaillierten Inhalte von von der FLCD 3 empfangenen Aufmerksamkeitsdaten an. Bei Empfang dieses Befehls fügt die FLCD 3 einen Code, der die Inhalte des Aufmerksamkeitssignals angibt, zu den niedrigerwertigeren 6 Bits der Zustandsdaten hinzu und gibt die Zustandsdaten aus.
  • Aufmerksamkeitsbit Anfordern: 04H
  • Dieser Befehl fordert die Übertragung von Aufmerksamkeitszustandsbits der FLCD 3 an. Die Aufmerksamkeitszustandsbits der FLCD geben z.B. dann, wenn die FLCD bereit ist, die 1H-Information geändert wird, der Kontrast geändert wird, ein Fehler aufgetreten ist und so weiter an, und die FLCD 3 gibt Zustandsdaten aus, in welchen Daten, die diese Inhalte angeben, in den niedrigerwertigeren 6 Bits festgelegt sind.
  • Modus Holen: 05H
  • Dieser Befehl fordert die Übertragung des gegenwärtigen Anzeigemodus der FLCD 3 an. Die Anzeigemoden der FLCD 3 beinhalten einen normalen Betriebsmodus (einen normalen Zeichenzustand-Anzeigemodus), in welchem die LED und die Hintergrundbeleuchtungen eingeschaltet sind und der Abtastvorgang durchgeführt wird) entsprechend einer Betriebsmodusnummer 0, einen statischen Modus (einen Modus, in welchem der Empfang von Bilddaten angehalten ist, die LED und die Hintergrundbeleuchtungen eingeschaltet sind, und das angezeigte Bild in einem angehaltenen Abtastzustand eingefroren ist: geeignet zum Betrachten eines Standbilds) entsprechend einer Operationsmodusnummer 1, und einen Schlafmodus (ein Modus, in welchem weder ein Bildanzeigevorgang noch ein Hintergrundbeleuchtungs-Ansteuervorgang durchgeführt werden: eine Energieeinsparwirkung und eine Wirkung bezüglich einer Verlängerung der Lebensdauer der Hintergrundbeleuchtungen und der FLCD) entsprechend einer Betriebsmodusnummer 2, wie später im einzelnen beschrieben werden wird. Die FLCD 3 gibt die eine dieser Anzeigemoden angebenden Betriebsmodusnummer als den gegenwärtigen Anzeigemodus als Zustandsdaten zurück.
  • Zustand Anfordern: 06H
  • Dieser Befehl fordert das Neusenden von Zustandsdaten an, wenn ein Paritätsfehler oder dergleichen in von der FLCD 3 gesendeten Aufmerksamkeitsdaten aufgetreten ist. Bei Empfang dieses Befehls gibt die FLCD Aufmerksamkeitsdaten aus, die dieselben Inhalte wie diejenigen von früher ausgegebenen solcher Daten angeben.
  • Aufmerksamkeitssignal Löschen: 0AH
  • Dieser Befehl löscht Aufmerksamkeitsdaten der FLCD 3. Da die FLCD 3 nur darüber informieren muss, ob das Aufmerksamkeitssignal normal gelöscht ist oder nicht, gibt sie in einem normalen Zustand Zustandsdaten aus, bei welchen alle Bits = "0" sind.
  • Kontrastverstärkung Holen: 0BH
  • Dieser Befehl beschafft einen Kontrastverstärkungswert, der durch die Einstellwerte der Luminanz- und Bildqualität-Einstelltrimmer 106 und 107 festgelegt ist, und die Inhalte der Degamma-Tabelle der vorstehend erwähnten Degamma-Schaltung 309 werden in Übereinstimmung mit einer Antwort (6 Bits in Zustandsdaten) auf diesen Befehl aktualisiert. Wenn die Degamma-Tabelle aktualisiert wird, wird der Kontrast nur eines teilweise neu geschriebenen Bilds geändert. Aus diesem Grund wird unter der Annahme, dass alle Bilddaten in dem VRAM 301 neu geschrieben werden, die binäre Umwandlungsverarbeitung des gesamten Bilds durchgeführt, und wird das gesamte Bild an die FLCD 3 übertragen.
  • Multi Holen: 03H
  • Die FLCD 3 dieses Ausführungsbeispiels besitzt drei Abtastmoden, und kann auf der Grundlage von in dem Kopfabschnitt von Bilddaten von der FLCD-Schnittstelle 2 festgelegten Abtastmodus Informationen sowie in drei durch einen "Multi Festlegen"-Befehl (der noch zu beschreiben ist) vorgegebenen Abtastmoden arbeiten. In diesem Fall hat die Vorgabe des "Multi Festlegen"-Befehls Priorität über die Angabe in dem früher genannten Mehrfachabtastmodus.
  • Diese drei Abtastmodi sind diejenigen zum Anzeigen zugeführter Bilddaten einer Zeile als ein n-zeiliges Bild (n = 1, 2 oder 4 derzeit), und beinhalten einen Modus zur gleichzeitigen Auswahl einer Zeile (01H), einen Modus zur gleichzeitigen Auswahl von zwei Zeilen (02H), und einen Modus zur gleichzeitigen Auswahl von vier Zeilen (03H). In neueren Multimedia-Fortentwicklungen ist die Standardgröße eines anzuzeigenden dynamischen Bilds nur etwa 300 × 200 Punkte klein, und sind manche Anwendungsprogramme auf diese Größe festgelegt. In diesem Zustand wird, da das angezeigte Bild zu klein wird, dasselbe Bild für zwei oder vier Zeilen in bezug auf das empfangene Originalbild für jede Zeile angezeigt.
  • Auf diese Weise kann auch dann, wenn das Originalbild klein ist, ein visuell natürlich vergrößertes Bild angezeigt werden. Da die FLCD-Schnittstelle 2 dieselben Zeilendaten nicht mehrmals übertragen muss, wird die Last auf der FLCD-Schnittstelle 2 verringert. In diesem Fall weist die FLCD-Schnittstelle 2 die Rahmenspeicher-Steuerschaltung 307 an, dieselben Pixel n Mal in der Hauptabtastrichtung aufeinanderfolgend zu übertragen. Es wird angemerkt, dass die Wiederholungshäufigkeit in der Hauptabtastrichtung natürlich auch unabhängig angewiesen werden kann.
  • Der "Multi Holen"-Befehl fordert die Übertragung von Informationen an, die den gegenwärtigen Zustand der FLCD angeben (der gegenwärtige Zustand wird in 6 Bits der Zustandsdaten zurückgegeben). Der Grund, weswegen dieser Befehl vorhanden ist, besteht darin, eine Nichtübereinstimmung zwischen den Sender- und Empfänger-Bilddaten zu verhindern, wenn der Leistungsschalter des Informationsverarbeitungssystems (z.B. ein Personalcomputer) aus- und ein-geschaltet wird, nachdem n unter Verwendung eines (noch zu beschreibenden) "Multi Festlegen"-Befehls in der FLCD 3 auf "2" festgelegt ist.
  • Diagnose Senden: 1xH
  • Dieser Befehl fordert die FLCD 3 auf, eine Selbstdiagnose durchzuführen und das Diagnoseergebnis zurückzugeben. Vier durch "x" gekennzeichnete Bits geben einen Diagnosemodus an. Es gibt mehrere Diagnosemoden, und die FLCD 3 gibt das Dia gnoseergebnis entsprechend dem angegebenen Modus als Zustandinformationen zurück.
  • Host-ID Senden: 2xH
  • Dieser Befehl informiert die FLCD 3 über die Identifikation bzw. Kennung bzw. ID (Typ) der FLCD-Schnittstelle 2. Zwei von vier durch "x" gekennzeichnete Bits repräsentieren die Version der FLCD-Schnittstelle 2, und die verbleibenden zwei Bits repräsentieren die ID der Karte der FLCD-Schnittstelle 2 (das heißt auch die Art der Informationsverarbeitungsvorrichtung). Wenn die FLCD 3 ermittelt, dass die empfangene ID erlaubt ist, gibt sie Zustandsdaten zurück, in welchen alle Bits = "0" sind.
  • Modus Festlegen: 3xH
  • Dieser Befehl entspricht dem "Modus Holen"-Befehl, und vier durch "x" gekennzeichnete Bits senden die vorstehend erwähnte Betriebsmodusnummer zum Anweisen des normalen Modus, des statischen Modus oder des Schlafmodus. Wenn die FLCD 3 auf normale Art und Weise ihren Betriebsmodus auf den angegebenen Modus umschalten kann, gibt sie Zustandsdaten zurück, bei welchen alle Bits = "0" sind. Dieser Befehl wird beispielsweise dann ausgegeben, wenn ein Benutzer einer Anweisung zum Festlegen des Modus eingibt und die Anweisung der FLCD-Schnittstelle 2 zugeführt wird. Andererseits kann dann, wenn sich das Bild nach dem Verstreichen einer vorbestimmten Zeitdauer (diese Zeitdauer ist durch den Benutzer programmierbar) nicht geändert hat, der Operationsmodus in den statischen Modus umschalten.
  • Multi Festlegen: 4xH
  • Dieser Befehl entspricht dem vorstehend erwähnten "Multi Holen"-Befehl und weist die FLCD 3 an, ein einzeiliges Bild als ein 1-, 2- oder 4-zeiliges Bild anzuzeigen. Wenn vier durch "x" gekennzeichnete Bits auf "0" gesetzt sind, weist der Befehl an, dass der Abtastmodus in Abhängigkeit von den in dem Kopfabschnitt der von der FLCD-Schnittstelle 2 zugeführten Bilddaten festgelegten Abtastmodusinformationen be stimmt wird. Wenn die vier Bits auf "01H" gesetzt sind, weist der Befehl den Modus zur gleichzeitigen Auswahl einer Zeile an; wenn die vier Bits auf "02H" gesetzt sind, den Modus zur gleichzeitigen Auswahl von 2-Zeilen; und wenn die vier Bits auf "03H" gesetzt sind, den Modus zur gleichzeitigen Auswahl von 4-Zeilen.
  • Im normalen Zustand werden Zustanddaten zurückgegeben, bei welchen alle Bits = "0" sind. In diesem Ausführungsbeispiel wird zum Beispiel dann, wenn ein sogenannter VGA-Modus (640 Punkte in der horizontalen Richtung × 480 Punkte in der vertikalen Richtung) ausgewählt und erfasst wird, ein Ansteuervorgang für zwei Zeilen gleichzeitig in Entsprechung zu der Anzeigegröße von 1280 × 960 Punkten der FLCD 3 durchgeführt. In diesem Fall kann, da manche Benutzer eine solche Anzeigegröße gemäß ihren Vorlieben ändern wollen können, ein Umgebungseinstellungs-Hilfsprogramm der FLCD-Schnittstelle in der Informationsverarbeitungsvorrichtung verwendet werden, um es den Benutzern zu ermöglichen, verschiedene Einstellungsvorgänge durchzuführen.
  • "Oberen/Unteren Speicher-Schreib"-Befehle (8xH, 9xH) und "Oberen/Unteren Speicher-Lesen"-Befehle (08H, 09H) werden zum Schreiben von Daten an eine wahlfreie Adresse der Systemsteuereinrichtung 160 (Adressraum = 64 Kilobytes) in der FLCD 3 und Zuführen einer Leseanweisung zu derselben verwendet. Zwei Sätze der unteren 4 Bits der "Oberen/Unteren Speicher-Schreib"-Befehle geben ein Byte von zu schreibenden Daten an. Was "Oberen/Unteren Speicher-Lesen" betrifft, haben Befehle natürlich keine Operanden (variable 4 Bits).
  • In jedem Fall muss eine Schreib- oder Leseadresse angegeben werden. Die Adresse wird durch vier Sätze der unteren 4 Bits (insgesamt 16 Bits) von "HH/MH/ML/LL-Adresse"-Befehlen (Ax, Bx, Cx, DxH), die in 16 gezeigt sind, festgelegt. Die Adresse gibt eine Lese- oder Schreibadresse an. Nachdem die Adresse festgelegt ist, wird unter Verwendung der "Lese"- oder "Schreib"-Befehle ein Lese- oder Schreibzugriff durchgeführt.
  • Was die "Lese"-Befehle anbelangt, werden die oberen oder unteren 4 Bits der Inhalte des Bytes an der angegebenen Adresse als Zustandsdaten zurückgegeben. Was andere Befehle anbelangt, werden im normalen Zustand Aufmerksamkeitsdaten zurückgegeben, bei welchen alle Bits = "0" sind.
  • Diese Lese/Schreib-Befehle für den internen Speicher der FLCD 3 werden hauptsächlich zur Fehlerbeseitigung verwendet. Natürlich ist die vorliegende Erfindung nicht auf diesen bestimmten Zweck beschränkt, sondern können diese Befehle durch Ändern des Arbeitsbereichs in der FLCD 3 einen anderen Zweck haben. Das Betriebsablauf-Verarbeitungsprogramm der Systemsteuereinrichtung 160 in der FLCD 3 kann als ein residentes Programm in ein RAM geladen und ausgeführt werden, so dass der Host 1 Programme mit verbesserten Funktionen in dem RAM speichern kann.
  • Die von der FLCD-Schnittstelle 2 an die FLCD 3 ausgegebenen Befehle (Befehlscodes) und die entsprechenden Antwortzustandsdaten wurden beschrieben.
  • Nachstehend wird ein Fall beschrieben, in dem die FLCD 3 spontan Aufmerksamkeitsdaten an die FLCD-Schnittstelle 2 ausgibt.
  • Von der FLCD 3 ausgegebene Aufmerksamkeitsdaten haben das Format: 10xxxxxxB. Das heißt, dass das höchstwertige Bit (MSB) auf "1" gesetzt ist. Dies ist deshalb so, weil dann, wenn die FLCD-Schnittstelle 2 einen gewissen Befehl an die FLCD 3 ausgibt und zur gleichen Zeit die FLCD 3 spontan Aufmerksamkeitsdaten an die FLCD-Schnittstelle 2 ausgibt, die FLCD-Schnittstelle 2 in der Lage sein muss zu ermitteln, ob die empfangenen Aufmerksamkeitsdaten nicht eine Antwort in bezug auf den ausgegebenen Befehl, sondern auf einen spontanen solchen sind. Das heißt, dass, wie vorstehend beschrieben wurde, da alle Antwortaufmerksamkeitsdaten für die ausgegebenen Befehle MSBs = "0" haben, die FLCD-Schnittstelle 2 leicht die spontanten Aufmerksamkeitsdaten unterscheiden kann.
  • Die unteren 6 Bits von Aufmerksamkeitsdaten von der FLCD 3 sind wie folgt:
    • Bit 0: gesetzt, wenn die FLCD bereit ist
    • Bit 1: gesetzt, wenn 1H-Informationen geändert worden sind
    • Bit 2: gesetzt, wenn der Kontrastverstärkungswert geändert worden ist
    • Bit 3: nicht definiert
    • Bit 4: gesetzt, wenn in der FLCD ein beseitigbarer Fehler aufgetreten ist
    • Bit 5: gesetzt, wenn in der FLCD ein nichtbeseitigbarer Fehler aufgetreten ist.
  • Der beseitigbare Fehler beinhaltet einen Fall, in dem der Aufmerksamkeitszustand nicht festgelegt ist, einen Fall, in dem Bilddaten nach Verstreichen einer vorbestimmten Zeitdauer nicht zugeführt werden, einen Fall, in dem ein undefinierter Anzeigemodus festgelegt ist, und dergleichen. Der nichtbeseitigbare Fehler beinhaltet einen Erfassungsfehler aufgrund einer Verbindungstrennung des Temperatursensors 105, einen Erfassungsfehler aufgrund eines Kurzschlusses des Sensors 105, einen durch einen A/D-Wandler verursachten Abtastzeitablauffehler, einen Umwandlungsende-Zeitablauffehler, einen Datenfestlege-Zeitablauffehler, ROM- und RAM-Prüffehler als ein Ergebnis einer Selbstdiagnose und dergleichen.
  • Es wird angemerkt, dass der ROM-Prüfvorgang und dergleichen auch in dem Selbstdiagnosemadus durchgeführt werden, der in Übereinstimmung mit einer Anweisung von der FLCD-Schnittstelle ausgeführt wird. Jedoch bedeuten die Fehler hierin solche, welche in einem anfänglichen Prüfbetriebsablauf aufgetreten sind, wenn die FLCD 3 mit Leistung versorgt wird, wie nachstehend beschrieben wird.
  • Wenn die FLCD-Schnittstelle 2 einen Befehl ausgibt und die FLCD 3 spontane Aufmerksamkeitsdaten ausgibt, d.h. wenn sie die ersten Codes ausgeben, werden bevorzugt die Aufmerksamkeitsdaten von der FLCD 3 verarbeitet. Dies ist deshalb so, weil die Anforderung von der FLCD diejenige ist, die von einer dem Benutzer nächstliegenden Anzeigeschnittstelle ist.
  • Nachstehend werden Beispiele der Kommunikationsprotokolle auf der Grundlage der vorstehend erwähnten Befehle und Aufmerksamkeitssignale gesehen von der Seite der FLCD-Schnittstelle 2 unter Bezugnahme auf die 17 bis 19 beschrieben. Was die FLCD 3 anbelangt, wird eine Erklärung später gegeben.
  • 17 zeigt die Sequenz dann, wenn die FLCD-Schnittstelle 2 die ID der FLCD 3 holt.
  • Die FLCD-Schnittstelle 2 (CPU 300) gibt einen "Einheits-ID Anfordern (00H)"-Befehl über die serielle Kommunikationsleitung 311 an die FLCD 3 aus. Bei Empfang dieses Befehls liest die FLCD 3 (Systemsteuereinrichtung 160) FLCD-inhärente Informationen, die in ihrem eigenen ROM 161 oder dergleichen geschrieben sind, und gibt die gelesenen Informationen als Zustandsdaten an die FLCD-Schnittstelle 2 zurück.
  • In der vorstehend erwähnten Sequenz gibt dann, wenn ein Kommunikationsfehler (z.B. ein Paritätsfehler) in dem von der FLCD-Schnittstelle 2 ausgegebenen Befehl aufgetreten ist, die FLCD 3 Fehlerzustandsdaten zurück, um anzuzeigen, dass sie den Befehl nicht normal empfangen kann. Bei Empfang dieses Zustands erzeugt die FLCD-Schnittstelle 2 denselben Befehl erneut. Andererseits gibt dann, wenn ein Kommunikationsfehler in von der FLCD 3 zugeführten Aufmerksamkeitsdaten aufgetreten ist, die FLCD-Schnittstelle 2 einen "Zustand Anfordern"-Befehl aus, um das erneute Senden von Zustandsdaten anzufordern.
  • 18 zeigt die Sequenz dann, wenn die FLCD 3 spontane Aufmerksamkeitsdaten (in diesem Fall Aufmerksamkeitsdaten), die erzeugt werden, wenn der Kontrastverstärkungswert geändert wird) erzeugt.
  • Die FLCD 3 überträgt spontane Aufmerksamkeitsdaten "10000100B", die anzeigen, dass der Kontrastverstärkungswert geändert worden ist, über die serielle Kommunikationsleitung 311 an die FLCD-Schnittstelle 2 in der Verarbeitung in dem in 59 gezeigten (noch zu beschreibenden) Schritt S415.
  • Bei Empfang dieser Aufmerksamkeitsdaten gibt, da die FLCD-Schnittstelle 2 erkennen kann, dass der Kontrastverstärkungswert geändert worden ist, diese einen "Aufmerksamkeitsinformationen Anfordern"-Befehl (03H) aus, um hinsichtlich der Änderung des Kontrastverstärkungswerts anzufragen. Bei Empfang dieses Befehls gibt die FLCD 3 binäre Daten, die den in Schritt S413 erhaltenen Kontrastverstärkungswert angeben, an die FLCD-Schnittstelle 2 aus.
  • Bei Empfang des Kontrastverstärkungswerts schlägt die FLCD-Schnittstelle 2 in den Inhalten des ROM 308 nach, um die Inhalte der Degamma-Tabelle in der Degamma-Schaltung 309 neu zu schreiben. Um die Verarbeitung für die Aufmerksamkeitsdaten abzuschließen, gibt die FLCD-Schnittstelle 2 einen "Aufmerksamkeitssignal Löschen"-Befehl aus. Da die FLCD 3 auf der Grundlage dieses Befehls erkennen kann, dass die Degamma-Umwandlung unter Verwendung des neuen Kontrastwerts beendet worden ist oder die Änderung des Kontrastes bevorsteht, gibt sie Bestätigungsaufmerksamkeitsdaten "0000000B" aus, wodurch diese Verarbeitung beendet wird. In diesem Fall wird auch in dem Fall eines teilweisen Neuschreibvorgangs, da der Kontrast geändert ist, das Bild des gesamten Rahmens an die FLCD 3 übertragen.
  • 19 zeigt die Sequenz dann, wenn sich ein durch die FLCD-Schnittstelle 2 ausgegebener Befehl (in diesem Fall der "Multi Festlegen"-Befehl) und spontane Aufmerksamkeitsdaten (in diesem Fall Aufmerksamkeitsdaten, die angeben, dass die 1H-Informationen auf der Grundlage des Erfassungsergebnisses des Temperatursensors 105 geändert sind), einander begegnen.
  • Wenn die FLCD-Schnittstelle 2 erfasst, dass das MSB der empfangenen 8-Bit breiten Daten "1" ist, ermittelt sie, dass die empfangenen Daten durch die FLCD 3 ausgegebene spontane Aufmerksamkeitsdaten sind und verschiebt die Verarbeitung für den vorangehend ausgegebenen "Multi Festlegen"-Befehl auf später. Dann gibt die FLCD-Schnittstelle 2 einen "Aufmerksamkeitsinformationen Anfordern"-Befehl aus, um die FLCD 3 anzuweisen, einen Wert für eine Ansteuerperiode einer Abtastung zu übertragen. Bei Empfang dieses Befehls legt die FLC 3 1H- Daten auf der Grundlage des durch den Temperatursensor 105 erfassten gegenwärtigen Temperaturwerts in den unteren 6 Bits von Zustanddaten durch Nachschlagen in einer in 10 gezeigten Temperaturkompensationstabelle 901 fest und überträgt die Zustandsdaten an die FLCD-Schnittstelle 2.
  • Bei Empfang des Zustands ändert die FLCD-Schnittstelle 2 ihre eigenen Betriebsinhalte, wie vorstehend beschrieben wurde, und gibt einen "Aufmerksamkeitssignal Löschen"-Befehl an die FLCD 3 aus. Bei Empfang von Daten "00000000B" von der FLCD 3 beendet die FLCD-Schnittstelle 2 die Verarbeitung für die Aufmerksamkeitsdaten von der FLCD 3.
  • Danach führt die FLCD 3 eine Verarbeitung für den vorangehend empfangenen "Multi Festlegen"-Befehl durch und gibt Zustandsdaten zurück. Falls die Zustandsdaten "00000000B" sind, die ein normales Ende anzeigen, beendet die FLCD-Schnittstelle 2 die Verarbeitung für den "Multi Festlegen"-Befehl.
  • In der vorstehenden Beschreibung wurden die Protokolle für einige Befehle und Aufmerksamkeitssignale erklärt. Wie der vorstehenden Beschreibung leicht entnehmbar ist, gelten im wesentlichen dieselben Sequenzen für Protokolle anderer Befehle oder Aufmerksamkeitssignale. Daher wird eine Beschreibung anderer Protokolle weggelassen.
  • Nachstehend werden die Betriebsabläufe bei dem EIN-Schalten der FLCD 3 und der FLCD-Schnittstelle 2 (d.h. auch dem Einschalten der Informationsverarbeitungsvorrichung) dieses Ausführungsbeispiels erklärt.
  • Im allgemeinen stellt es keinerlei ernsthaftes Problem dar, ob eine Host-seitige Vorrichtung wie beispielsweise ein Personalcomputer und eine Anzeigevorrichtung getrennt oder unabhängig aufgebaut sind. Dies ist deshalb so, weil eine normale Anzeigevorrichtung lediglich Bilddaten anzeigt, die aus einer Host-Vorrichtung austreten, und ihr Anzeigevorgang endet, wenn Informationen von der Host-Vorrichtung enden, das heißt die Anzeigevorrichtung und die Host-Vorrichtung nicht miteinander kommunizieren können.
  • Da jedoch das FLC-Feld 150 der FLCD 3 dieses Ausführungsbeispiels eine Selbstspeicherfunktion hat und die Anzeigevorrichtung zu einem gewissen Grad Intelligenz besitzt, muss eine Verarbeitung durchgeführt werden, während sowohl die Host-Vorrichtung als auch die Anzeigevorrichtung ihre Zustände erkennen. In diesem Ausführungsbeispiel wird dieses Problem wie folgt gelöst.
  • Der Datenübertragungsbus 310 beinhaltet eine einzelne Signalleitung, die angibt, ob die Leistungsversorgung der FLCD-Schnittstelle 2 eingeschaltet ist oder nicht. Unter Verwendung dieser Signalleitung können die folgenden Steuerungsbetriebsabläufe erreicht werden.
  • Fall 1. Wenn die Leistungsversorgung der FLCD-Schnittstelle 2 zuerst eingeschaltet wird und danach die Leistungsversorgung der FLCD 3 eingeschaltet wird:
    In diesem Fall kann die FLCD 3 in ihrer EIN-Schalt-Initialisierungsverarbeitung erfassen, dass die Leistungsversorgung der FLCD-Schnittstelle 2 bereits eingeschaltet worden ist, da das Signal Leistung-EIN auf dem Datentransferbus 310 "L" ist. Demzufolge gibt dann, wenn die FLCD 3 diese Information erfasst und ihre eigene Initialisierungsverarbeitung abgeschlossen ist, Aufmerksamkeitsdaten (1000001B: gibt an, dass die FLCD bereit ist) an die FLCD-Schnittstelle 2 aus.
  • Bei Empfang dieses Aufmerksamkeitssignals erkennt die FLCD-Schnittstelle 2, dass die FLCD 3 bereit ist, und gibt einen "Aufmerksamkeitssignal löschen"-Befehl aus. Dann wartet die FLCD-Schnittstelle 2 auf den Empfang von Aufmerksamkeitsdaten "00000000B" von der FLCD 3. Danach gibt die FLCD-Schnittstelle 2 einen "Einheit Start"-Befehl aus, um die FLCD 3 aufzufordern, ein NICHT BELEGT (= BEREIT)-Signal auszugeben, wodurch ein Bildanzeigevorgang begonnen wird.
  • In der Praxis gibt dann, wenn die Leistungsversorgung der FLCD 3 eingeschaltet wird, die FLCD-Schnittstelle 2 Ausgabeanforderungsbefehle für den Kontrastwert und 1H aus, um die Werte für den Kontrastwert und 1H (noch zu beschreiben) bei dem Einschalten zu erhalten, und beschafft die angeforderten Informationen.
  • Fall 2. Wenn die Leistungsversorgung der FLCD 3 zuerst eingeschaltet wird und danach die Leistungsversorgung der FLCD-Schnittstelle 2 eingeschaltet wird (zum Beispiel, wenn der Benutzer vergisst, die Leistungsversorgung der FLCD 3 auszuschalten, obwohl er oder sie den Host 1 ausschaltet):
    In diesem Fall wartet nach Abschluss der Initialisierungsverarbeitung die FLCD-Schnittstelle 2 auf ein durch die FLCD-Schnittstelle festgelegtes "L"-LEISTUNG EIN-Signal und gibt dann einen "Einheit Start"-Befehl aus. Bei Empfang dieses Befehls kann die FLCD 3 ihren eigenen Betriebsablauf neu beginnen. Als nächstes wird nachstehend die Betriebsablaufverarbeitung der Systemsteuereinrichtung 160 in der FLCD 3 erklärt. Die nachfolgende Beschreibung wird einen Fall erklären, in dem ein Chip-Computer (MPU) als die Haupteinrichtung der Systemsteuereinrichtung 160 verwendet wird.
  • 20 ist ein Flussdiagramm, das die grundlegende Verarbeitung zu Beginn des Betriebsablaufs nach dem Einschalten oder in dem Rücksetzzustand der FLCD 3 in diesem Fall zeigt.
  • Wenn der Leistungsschalter 122 eingeschaltet wird und die Vorrichtung mit Leistung versorgt wird, wird die in 20 gezeigte Verarbeitung begonnen. In Schritt S41 wird die erste Initialisierungsverarbeitung der Systemsteuereinrichtung 160 ausgeführt, und wird ein Unterbrechungsfestelegevorgang durchgeführt. Nachfolgend führt in Schritt S42 die Systemsteuereinrichtung 160 eine Selbstdiagnoseroutine aus, um zu prüfen, ob ihr eigener Betriebsablauf normal ist. In Schritt S43 wird auf der Grundlage der Diagnoseergebnisse der Signale ACF und FREIGABE in der Selbstdiagnoseroutine in Schritt S42 geprüft, ob die ACF-Erfassungsschaltung 165 keinerlei ACF-Signal ausgegeben hat, und ob das Kabel 11 getrennt ist und das Signal FREIGABE nicht auf dem niedrigen ("L")-Pegel liegt. Falls das Kabel nicht normal angeschlossen ist, oder falls sich die Zufuhr von der Schaltleistungsversorgung 120 aus irgendeinem Grund erneut verringert, kehrt der Ablauf zu Schritt S41 zurück, um die nachfolgende Anzeigesteuerung des FLC-Felds 150 zu unterbinden. Auf diese Art und Weise kann eine unbeabsichtigte Anzeigesteuerung, d.h. ein Anzeigevorgang eines unerwünschten Bilds, wirkungsvoll verhindert werden.
  • Falls andererseits in Schritt S43 ermittelt wird, dass das Kabel 11 normal angeschlossen ist, d.h. dass das Signal FREIGABE niedrigpegelig ist, und die Schaltleistungsversorgung 120 normal arbeitet, d.h. ein ACF-Signal ausgegeben wird, schreitet der Ablauf zu Schritt S44 fort, um eine Initialisierungsverarbeitung 2 der Systemsteuereinrichtung 160 auszuführen, um einen Ressourcen-Festlegevorgang und dergleichen durchzuführen. Nachfolgend wird in Schritt S45 eine Initialisierungsverarbeitung der Treibersteuereinrichtung 190 durchgeführt. In Schritt S46 wird eine EIN-Schalt-Warteverarbeitung ausgeführt, und dann schreitet der Ablauf zu Schritt S47 fort, um eine Betriebsablauf-Auswahlverarbeitung auszuführen.
  • In der Vorrichtung dieses Ausführungsbeispiels wird die in 20 gezeigte Verarbeitung nicht nur bei dem EIN-Schalten ausgeführt, sondern auch dann, wenn eine Unterbrechung erzeugt wird, nachdem ein Unterbrechungsfestlegevorgang durchgeführt ist. Im einzelnen wird die Initialisierungsverarbeitung auch dann ausgeführt, wenn die ACF-Erfassungsschaltung 165 erfasst, dass die Leistungsversorgung für die Schaltleistungsversorgung aus irgendeinem Grund angehalten ist, und gibt ein ACF-Signal aus, wenn ein Rücksetzsignal von der FLCD-Schnittstelle 2 empfangen wird, und wenn das Signal FREIGABE in den AUS-Zustand gesetzt ist.
  • Wenn die ACF-Erfassungsschaltung 165 einen Ausfall der Leistungsversorgung erfasst und ein ACF-Signal ausgibt, wird eine in Schritt S50 durch "ACF-Erfassung" angegebene ACF-Erfassungs-Unterbrechungsverarbeitung ausgeführt. Wenn diese Unterbrechungsverarbeitung begonnen wird, werden in Schritt S51 alle anderen Unterbrechungen unterbunden. In Schritt S52 wird eine Ausschaltroutine ausgeführt. Danach wird in Schritt S53 ein 15VSW ausgeschaltet, um der LED 109 die Energie zu ent ziehen. Dann wird die mit Schritt S41 beginnende Initialisierungsverarbeitung ausgeführt.
  • Andererseits wird dann, wenn die Vorrichtung dieses Ausführungsbeispiels zurückgesetzt wird, eine Rücksetzunterbrechungsverarbeitung in Schritt S55 ausgeführt. Wenn diese Unterbrechungsverarbeitung begonnen wird, werden in Schritt S56 alle anderen Unterbrechungen unterbunden. Nachfolgend wird eine AUS-Schaltroutine in Schritt S57 ausgeführt. Danach wird der 15VSW ausgeschaltet, um der LED 109 die Energie zu entziehen. Dann wird die mit Schritt S41 beginnende Initialisierungsverarbeitung ausgeführt.
  • Ferner wird dann, wenn das Kabel 7 zwischen der FLCD 3 und der FLCD-Schnittstelle 2 dieses Ausführungsbeispiels, gezeigt in 6, aus irgendeinem Grund von dem Verbindungsstecker 15 getrennt wird, oder wenn das Kabel 7 in seinem Verlauf unterbrochen wird, das Signal FREIGABE zurückgesetzt und ändert sich nicht auf den niedrigen Pegel. In diesem Fall wird die in Schritt S58 durch "FREIGABE-Signal AUS" angegebene Kabelunterbrechungs-Unterbrechungsverarbeitung ausgeführt. Wenn diese Unterbrechungsverarbeitung begonnen wird, werden in Schritt S59 alle anderen Unterbrechungen unterbunden. Der Ablauf schreitet dann zu Schritt S57 fort, um die AUS-Schaltroutine auszuführen. Danach wird in Schritt S53 der 15VSW ausgeschaltet, um der LED 109 die Energie zu entziehen. Dann wird die mit Schritt S41 beginnende Initialisierungsverarbeitung ausgeführt.
  • Nachfolgend wird die in 20 gezeigte Selbstdiagnoseroutine in Schritt S42 im einzelnen unter Bezugnahme auf 21 beschrieben.
  • In Schritt S61 wird eine Signalprüfverarbeitung zum Prüfen des Signals FREIGABE des Signals ACF aus der ACF-Erfassungsschaltung 165 ausgeführt. Nachfolgend wird in Schritt S62 eine Prüfverarbeitung des ROM 161 durchgeführt. Danach wird eine Prüfverarbeitung des RAM 162 in Schritt S63 ausgeführt. Der Ablauf kehrt dann zu der vorangehenden Routine zurück.
  • 22 zeigt im einzelnen die Signalprüfverarbeitung in Schritt S61.
  • In Schritt S65 wird geprüft, ob das ACF-Signal hochpegelig ist, d.h. ein ACF-Signal nicht ausgegeben wird (die Leistungsversorgung normal ist). Falls ein ACF-Signal nicht ausgegeben wird, schreitet der Ablauf zu Schritt S66 fort, und wird ein Spannungsausfallbit eines Fehlerzustands, das durch die FLCD-Schnittstelle 2 ausgelesen werden kann, gesetzt. Danach kehrt der Ablauf zu der vorangehenden Routine zurück. Falls andererseits ein ACF-Signal ausgegeben wird, schreitet der Ablauf von Schritt S65 zu Schritt S67 fort, um zu prüfen, ob das Signal FREIGABE niedrigpegel ist, d.h. das Kabel normal angeschlossen ist. Falls das Signal FREIGABE niedrigpegelig ist, d.h. das Kabel normal angeschlossen ist, endet diese Verarbeitung und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Andererseits schreitet dann, wenn das Signal FREIGABE nicht niedrigpegelig ist, d.h. das Kabel nicht normal angeschlossen ist, der Ablauf von Schritt S67 zu Schritt S68 fort, und wird ein Kabelunterbrechungsbit in einem Fehlerzustand, der durch die FLCD-Schnittstelle 2 ausgelesen werden kann, gesetzt. Danach kehrt der Ablauf zu der vorangehenden Routine zurück.
  • 23 zeigt im einzelnen die Prüfverarbeitung des ROM 161 in Schritt S62 in 21. Bei der ROM-Prüfverarbeitung werden alle Daten in dem ROM-Bereich in Einheiten von Wörtern addiert, um einen 16-Bit breiten Ganzzahlwert ohne Vorzeichen zu erhalten, während ein Überlauf ignoriert wird, und wird der erhaltene Wert mit einem im Voraus berechneten Wert (Prüfsumme = xxxxh) verglichen, um zu prüfen, ob die beiden Werte miteinander übereinstimmen.
  • In Schritt S71 wird eine Registersumme zum Speichern des Additionsergebnisses gelöscht. Nachfolgend wird in Schritt S72 die Anfangsadresse des ROM in einem Adressregister zum Halten der ROM-Prüfverarbeitung zu unterziehenden Adresswerts gespeichert. In Schritt S73 werden die geschriebenen Inhalte aus der durch das Adressregister spezifizierten Adresse des ROM ausgelesen und zu den Inhalten der Registersumme addiert.
  • Zu dieser Zeit ist das Additionsergebnis ein 16-Bit breiter Ganzzahlwert ohne Vorzeichen, der durch Ignorieren eines Überlaufs erhalten wurde.
  • In Schritt S74 wird der Wert des Adressregisters aktualisiert, um die nächste Adresse des ROM anzugeben. In Schritt S75 wird geprüft, ob der aktualisierte Adresswert die Endadresse des ROM überschritten hat, d.h. die Verarbeitung für den gesamten Bereich des ROM beendet ist. Falls NEIN in Schritt S75 kehrt der Ablauf zu Schritt S73 zurück und werden die Ausleseverarbeitung der Inhalte des in Schritt S74 aktualisierten nächsten Worts und die Additionsverarbeitung zu den Inhalten der Registersumme durchgeführt.
  • Andererseits schreitet bei JA in Schritt S75 der Ablauf von Schritt S75 zu Schritt S76 fort und wird das Additionsergebnis in der Registersumme mit einem im Voraus berechneten Wert (Prüfsumme = xxxxh) verglichen. Falls das Additionsergebnis in der Registersumme mit dem im Voraus berechneten Wert (Prüfsumme = xxxxh) übereinstimmt, wird ermittelt, dass das ROM normal ist, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits das Additionsergebnis in der Registersumme nicht mit dem im Voraus berechneten Wert (Prüfsumme = xxxxh) übereinstimmt, da ein ROM-Fehler aufgetreten ist, wird in Schritt S77 ein einen nichtbeseitigbaren Fehler anzeigendes Fehlerbit gesetzt. Der Ablauf kehrt zu der vorangehenden Routine zurück. Danach werden unbeseitigbare Fehler-Aufmerksamkeitsdaten an die FLCD-Schnittstelle 2 ausgegeben und wird eine Verarbeitung zum Umschalten auf einen Abtastanhaltmodus als einen Betriebsmodus durchgeführt.
  • Die 24 und 25 zeigen im einzelnen die Prüfverarbeitung des RAM 162 in Schritt S62 in 21. Bei der RAM-Prüfverarbeitung werden, nachdem Daten in Einheiten von Wörtern in den RAM-Bereich geschrieben sind, die geschriebenen Daten ausgelesen, um zu prüfen, ob die ausgelesenen Daten mit den geschriebenen Daten übereinstimmen. In diesem Falls sind zu schreibende Daten zum Beispiel (00h) und (FFh). Bei dem Schreiben werden bereits an einer gegebenen Schreibadresse gespeicherte Daten vorübergehend in einem Register gesichert und nach Abschluss der Prüfverarbeitung an diese Adresse in dem RAM wiederhergestellt.
  • In diesem Ausführungsbeispiel sind eine Vielzahl von Registergruppen in dem RAM zugeordnet. Diese Registergruppen werden als Registerbank 0, Registerbank 1, ... bezeichnet. Zunächst werden, um einen Bereich beginnend mit der Startadresse des RAM bis zur Registerbank 1 in Schritt S81 Register so festgelegt, dass sie die Registerbank 1 bilden. Nachfolgend werden in Schritt S82 (00h) als zu schreibende Musterdaten in einem Register patn0 als Muster 0 registriert, und wird (FFh) als ein weiteres zu schreibendes Muster in einem Register patn1 als Muster 1 registriert. In Schritt S83 wird die RAM-Anfangsadresse als die erste Adresse des RAM in einem Adressregister festgelegt.
  • Auf diese Art und Weise werden, da die Vorbereitung für die RAM-Prüfverarbeitung abgeschlossen ist, die Inhalte an der durch das Adressregister angegebenen RAM-Adresse ausgelesen und in Schritt S84 in einem Sicherungsregister gespeichert. Nachfolgend werden in Schritt S85 die Inhalte des Registers patn0 an die durch das Adressregister angegebene RAM-Adresse geschrieben, werden die geschriebenen Inhalte ausgelesen, und werden die ausgelesenen Inhalte in einem Register patn gespeichert. In Schritt S86 werden die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers pat0 verglichen.
  • In diesem Fall springt dann, wenn ein RAM-Fehler aufgetreten ist, d.h. sich die Inhalte der beiden Register voneinander unterscheiden, der Ablauf zu Schritt S101 in 25, und werden die in dem Sicherungsregister gesicherten Inhalte an die durch das Adressregister angegebene RAM-Adresse geschrieben. In Schritt S102 wird ein RAM-Fehlerbit in Fehlerzustandsdaten gesetzt, und kehrt der Ablauf zu der vorangehenden Routine zurück. Danach werden unbeseitigbare Fehler-Aufmerksamkeitsdaten an die FLCD-Schnittstelle 2 ausgegeben, und wird eine Verarbeitung zum Umschalten auf den Abtastanhaltemodus als einen Betriebsmodus durchgeführt.
  • Falls andererseits in Schritt S86 ermittelt wird, dass die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers patn0 übereinstimmen, schreitet der Ablauf zu Schritt S87 fort. In Schritt S87 werden die Inhalte des Registers patn1 an die durch das Adressregister angegebene RAM-Adresse geschrieben, werden die geschriebenen Inhalte ausgelesen, und werden die ausgelesenen Inhalte in dem Register patn gespeichert. Nachfolgend werden in Schritt S88 die ausgelesenen Inhalte in dem Register patn mit den geschriebenen Inhalten des Registers patn1 verglichen. Falls ein RAM-Fehler aufgetreten ist, d.h. sich die Inhalte der beiden Register voneinander unterscheiden, springt der Ablauf zu Schritt S101.
  • Falls andererseits in Schritt S88 ermittelt wird, dass die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers patn1 übereinstimmen, schreitet der Ablauf zu Schritt S89 fort, und werden die Inhalte an der durch das Adressregister angegebenen RAM-Adresse, welche in Schritt S84 in dem Sicherungsregister gesichert wurden, wiederhergestellt. In Schritt S90 werden die Inhalte des Adressregisters inkrementiert, um die nächste zu prüfende RAM-Adresse festzulegen. Es wird dann in Schritt S91 geprüft, ob die Prüfverarbeitung des Bereichs bis zu der Registerbank 1 abgeschlossen ist, und die Inhalte des Adressregisters die Adresse der Registerbank 1 überschritten haben. Falls NEIN in Schritt S91, kehrt der Ablauf zu Schritt S84 zurück, um die Prüfverarbeitung für die nächste Adresse fortzusetzen.
  • Andererseits schreitet bei JA in Schritt S91 der Ablauf zu dem in 25 gezeigten Schritt S92 fort.
  • In Schritt S92 werden Register so festgelegt, dass sie die Registerbank 0 bilden, um die RAM-Prüfverarbeitung von der Anfangsadresse des Bereichs der Registerbank 1 bis zu der Endadresse des RAM durchzuführen, und werden Schreibmuster 0 und 1 erneut in den Registern festgelegt. In Schritt S93 werden die Inhalte an der durch das Adressregister angegebenen RAM-Adresse ausgelesen und in dem Sicherungsregister gespeichert. Nachfolgend werden in Schritt S94 die Inhalte des Re gisters patn0 in die durch das Adressregister angegebene RAM-Adresse geschrieben, werden die geschriebenen Inhalte ausgelesen, und werden die ausgelesenen Inhalte in dem Register patn gespeichert. In Schritt S95 werden die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers patn0 verglichen. In diesem Fall springt dann, wenn ein RAM-Fehler aufgetreten ist, d.h. sich die Inhalte der beiden Register voneinander unterscheiden, der Ablauf zu Schritt S101.
  • Falls andererseits in Schritt S95 ermittelt wird, dass die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers patn0 übereinstimmen, schreitet der Ablauf zu Schritt S96 fort. In Schritt S96 werden die Inhalte des Registers patn1 in die durch das Adressregister angegebene RAM-Adresse geschrieben, werden die geschriebenen Inhalte ausgelesen, und werden die ausgelesenen Inhalte in dem Register patn gespeichert. Nachfolgend werden in Schritt S97 die ausgelesenen Inhalte in dem Register patn mit den geschriebenen Inhalten des Registers patn1 verglichen. Falls ein RAM-Fehler aufgetreten ist, d.h. sich die Inhalte der beiden Register voneinander unterscheiden, springt der Ablauf zu Schritt S101. Falls andererseits in Schritt S97 ermittelt wird, dass die ausgelesenen Inhalte des Registers patn mit den geschriebenen Inhalten des Registers patn1 übereinstimmen, schreitet der Ablauf zu Schritt S98 fort, und werden die Inhalte an der durch das Adressregister angegebenen RAM-Adresse, welche in Schritt S93 in dem Sicherungsregister gesichert wurden, wiederhergestellt. In Schritt S99 werden die Inhalte des Adressregisters inkrementiert, um die nächste zu prüfende RAM-Adresse festzulegen. Es wird dann in Schritt S100 geprüft, ob die Prüfverarbeitung des gesamten RAM-Bereichs abgeschlossen ist, und die Inhalte des Adressregisters die Endadresse des RAM überschritten haben. Falls NEIN in Schritt S100, kehrt der Ablauf zu Schritt S93 zurück, um die Prüfverarbeitung für die nächste Adresse fortzusetzen.
  • Andererseits endet bei JA in Schritt S100 die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Nachstehend wird die Einschalt-Warteverarbeitung in Schritt S46 in 20 unter Bezugnahme auf 26 beschrieben.
  • In Schritt S111 wird die Leistungsschaltung-Steuereinrichtung 181 so gesteuert, dass eine 15-V-Leistungsversorgung, die als eine Leistungsversorgung für die LED dient, eingeschaltet wird. Nachdem die Steuerung das Verstreichen von 16 ms abgewartet hat, wird in Schritt S112 die LED 109 eingeschaltet. Nachdem die Steuerung das Verstreichen weiterer 16 ms abgewartet hat, wird in Schritt S113 eine ACF-Unterbrechung für die Systemsteuereinrichtung 160 zugelassen. In Schritt S114 wartet dann, wenn das Signal RÜCKSETZEN von der Seite der FLCD-Schnittstelle 2 sich zu dieser Zeit in dem Rücksetzzustand befindet, d.h. nicht auf dem H (hohen) Pegel liegt, die Steuerung, bis das Signal RÜCKSETZEN auf den H-Pegel wechselt.
  • Nachfolgend wird in Schritt S115 darüber hinaus überprüft, ob das Signal EINSCHALTEN, welches anzeigt, dass die Leistungsversorgung der Seite der FLCD-Schnittstelle 2 eingeschaltet ist, gesetzt ist. In diesem Fall wartet dann, wenn das Signal EINSCHALTEN nicht gesetzt ist, die Steuerung, bis die Leistungsversorgung der Seite der FLCD-Schnittstelle eingeschaltet wird. Falls die Leistungsversorgung der Host-Seite eingeschaltet wird, d.h. das Signal EINSCHALTEN gesetzt wird, schreitet der Ablauf zu Schritt S116 fort, um den in 9 gezeigten FLC-Steuerabschnitt der Systemsteuereinrichtung zu initialisieren (in den Haltezustand zu versetzen).
  • Ferner werden in Schritt S117 interne Variablen initialisiert. Im einzelnen wird die folgende Initialisierungsverarbeitung durchgeführt. Das heißt, Zustandsdaten (errstat), die einen Fehlerzustand anzeigen, werden auf 0 gelöscht, und daraufhin werden Anzeigemodus-Steuerdaten (dispmode) so festgelegt, dass sie nicht als ein Modus gestartet werden, in welchem kein Anzeigevorgang durchgeführt wird. Darüber hinaus wird der Abtastmodus (scanmode) so festgelegt, dass er ein x1-Abtastmodus (x1mode) ist, wird eine Platzhalteradresse in einer vorangehenden Abtastadresse (preadd) festgelegt, wird das EIN/AUS-Flag (Zeitgeber) einer Zeitgebereinheit 902 auf AUS gesetzt, und wird der FLC-Steuerabschnitt in den AUS-Zustand versetzt, um den Anzeigevorgang des FLCD-Felds 150 nicht durchzuführen.
  • Es wird dann in Schritt S118 geprüft, ob ein Fehlerzustand als ein Ergebnis z.B. der vorstehend erwähnten Selbstdiagnoseroutine gesetzt ist. Falls NEIN in Schritt S118, schreitet der Ablauf zu Schritt S119 fort, um eine EIN-Schaltsequenz auszuführen. Nachfolgend wird in Schritt S120 der Betrieb des in Schritt S116 in den Haltzustand versetzten FLC-Steuerabschnitts freigegeben, und wird der SCSW eingeschaltet, um die Trimmerschnittstelle 164 zu aktivieren, wodurch das Ansteuersignal auf der Grundlage des Einstellwerts des Bildqualität-Einstelltrimmers 107 und des Erfassungswerts des Temperatursensors 105 gesteuert wird. In Schritt S121 wird ein "Einheit Bereit"-Aufmerksamkeitssignal an die Seite der FLCD-Schnittstelle 2 über die serielle Schnittstelle 311 ausgegeben, und kehrt der Ablauf dann zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S118 ermittelt wird, dass der Fehlerzustand gesetzt ist, schreitet der Ablauf zu Schritt S122 fort, und wird ein Selbstdiagnose-Fehleraufmerksamkeitssignal an die Seite der FLCD-Schnittstelle 2 über die serielle Schnittstelle 311 ausgegeben. Nachfolgend wird in Schritt S123 der Zustand errstat, der den Fehlerzustand anzeigt, auf "Fehler" gesetzt. In Schritt S124 wird die LED 109 in einen Blinkmodus versetzt, in welchem die LED 109 in dem Fall einer noch zu beschreibenden nicht wiederherstellbaren Betriebsart in kurzen Zeitabständen ein- und ausgeschaltet wird, wodurch die LED 109 in kurzen Zeitabständen blinkt. Mit dieser Steuerung kann der Benutzer leicht und visuell überprüfen, dass ein Fehler in der FLCD 3 aufgetreten ist. Der Ablauf schreitet dann zu Schritt S119 fort, um die EIN-Schaltsequenz auszuführen.
  • Nachstehend wird die EIN-Schaltsequenz in Schritt S119 in 26 unter Bezugnahme auf 27 beschrieben.
  • In Schritt S130 wird die Vop-Steuereinrichtung 173 zurückgesetzt. Nachfolgend wird eine Farbumschaltroutine in Schritt S131 ausgeführt, und wird in Schritt S132 (S/CCR) auf den H- Pegel gesetzt. In Schritt S133 wird eine Temperaturkompensationsroutine ausgeführt. Es wird dann in Schritt S134 geprüft, ob ein Rückgabecode (Endecode) als ein Ergebnis der Verarbeitung der Temperaturkompensationsroutine 0 ist. Falls NEIN in Schritt S134, schreitet der Ablauf zu Schritt S139 fort, und wird (ffff)H als Rückgabecode festgelegt. Danach kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Andererseits schreitet bei JA in Schritt S134 der Ablauf zu Schritt S135 fort und wird ein Signal VEESW in den EIN-Zustand versetzt, um eine Ausgangskanal-Leistungsversorgung (VEE) der jeweiligen Treiberschaltungen mit Energie zu versorgen. Die Vop-Steuereinrichtung 173 wird so gesteuert, dass sie die Ausgangskanal-Leistungsversorgung der jeweiligen Treiberschaltungen einschaltet. Die Steuerung wartet, bis 16 ms verstrichen sind, und in Schritt S136 wird ein Signal DRVSW in den EIN-Zustand versetzt, um die Ausgabe von dem Flüssigkristall-Ansteuerungsspannungsregler zuzuführen. Danach wird nach dem Abwarten des Verstreichens von 64 ms in Schritt S137 ein Signal BLSW in den EIN-Zustand versetzt, um die Hintergrundbeleuchtungs-Steuereinrichtung 172 anzuweisen, die Hintergrundbeleuchtungs-Leistungsversorgung einzuschalten. Dann wird 0 in einem Rückgabecode festgelegt, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • 28 ist ein Zeitverlaufsdiagramm der Signale als ein Ergebnis einer Reihe von Betriebsabläufen bei dem EIN-Schalten der FLCD 3. In den in 28 gezeigten seriellen Kommunikationen gibt die FLCD ein in 26 gezeigtes "Einheit Bereit"-Aufmerksamkeitssignal zu einem Zeitpunkt ➀ aus, und wird ein "Aufmerksamkeitssignal Löschen"-Befehl zu einem Zeitpunkt ➁ zurückgegeben. Danach werden zu einem Zeitpunkt ➂ die Hintergrundbeleuchtungen eingeschaltet, schaltet der Betriebsmodus auf den normalen Anzeigemodus um, und überträgt die FLCD-Schnittstelle 2 einen "Einheit Start"-Befehl. Dann werden zu einem Zeitpunkt ➃ Zustandsdaten für diesen Befehl übertragen.
  • Nachstehend wird die Betriebsart-Auswahlverarbeitung in Schritt S47 und den nachfolgenden Schritten in 20 nach der EIN-Schaltverarbeitung unter Bezugnahme auf die 29 bis 31 beschrieben.
  • In der folgenden Beschreibung bedeutet ein Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert "linc" das Zeitintervall zum Überwachen des Benutzer-Trimmerzustands. Das heißt, dass in diesem Ausführungsbeispiel der Benutzer-Trimmer jedes Mal dann geprüft wird, wenn eine vorbestimmte Anzahl von Zeilenanzeigen angesteuert werden, und dass die vorbestimmte Anzahl von Zeilen "linc" entspricht.
  • Die FLCD 3 hat den normalen Anzeigemodus, den statischen Modus (geeignet zum Betrachten eines Standbilds), in welchem der Anzeigeansteuervorgang angehalten ist, bis dies nicht aufgehoben wird, und den Schlafmodus, in welchem die Hintergrundbeleuchtungen ausgeschaltet sind, um den Anzeigevorgang anzuhalten und den Leistungsverbrauch zu unterdrücken. Die Daten dispmode halten einen dieser Moden. Darüber hinaus werden diese Daten zum Speichern eines Fehlerzustands verwendet.
  • In der Betriebsartauswahlverarbeitung wird in Schritt S140 eine Initialisierungsverarbeitung von Arbeitsregistern ausgeführt. Ein Arbeitsregister 0 (rw0) wird mit dem Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert (linc) belegt, ein Arbeitsregister 1 (rw1) wird mit dem durch dispmode festgelegten Anzeigebetriebsmodus belegt, und ein Fehlerzustand wird als errstat festgelegt. Darüber hinaus wird ein Arbeitsregister 2 (rw2) mit einem Abtastmodus (scanmode) belegt, der in den Kopfabschnitt von Bilddaten hinzugefügt ist, wird ein Arbeitsregister 3 (rw3) mit einer vorangehenden Abtastadresse (preadd) belegt, und wird ein Arbeitsregister 4 (rw4) mit einem Pufferzeiger (buffpointer) eines Übertragungsdatenpuffers zum Puffern eines Übertragungsbilds und dergleichen belegt, da die Übertragungsprioritätsreihenfolge und Haltevorgangsinformationen nach der Übertragung sowie das Übertragungsbild einschließlich von Aufmerksamkeitsinformationen in dem Fall eines Aufmerksamkeitssignals zusätzlich zu Übertragungsdaten bei der Übertragung des Zustands und des Aufmerksamkeitssignals festgelegt werden müssen. Ferner wird ein Arbeitsregister 5 mit einem EIN/AUS-Flag (Zeitgeber) der Zeitgebereinheit 902 belegt. Auf diese Art und Weise werden diese Arbeitsregister initialisiert.
  • In der vorstehenden Beschreibung wird die vorangehende Abtastadresse aus dem folgenden Grund in das Arbeitsregister rw3 beschrieben.
  • Bei der Anzeigeansteuerung einer Zeile des FLC-Felds 150 werden Daten einer zu schreibenden Zeile vorübergehend gelöscht, und werden danach im Prinzip die Daten in die Zeile geschrieben. Daten müssen kontinuierlich in dieselbe Zeile geschrieben werden, nachdem der unmittelbar vorangehende Schreibzugriff abgeschlossen ist. Demzufolge muss geprüft werden, ob die Adresse der gegenwärtig zu schreibenden Zeile dieselbe ist wie die vorangehende Zeile. Aus diesem Grund hält das Arbeitsregister rw3 die vorangehende Adresse. Da Informationen mit der FLCD-Schnittstelle 2 über die serielle Kommunikationsleitung 311 mit einer relativ langsamen Geschwindigkeit ausgetauscht werden, wie vorstehend beschrieben wurde, kann ein Aufmerksamkeitssignal oder Zustand nicht unmittelbar übertragen werden. Demzufolge werden die Aufmerksamkeits- und Zustandsdaten vorübergehend in einem Pufferspeicher gespeichert und sequentiell aus dem Pufferspeicher übertragen. Das Arbeitsregister rw4 speichert die Adressen von zu übertragenden Daten.
  • Das EIN/AUS-Flag der Zeitgebereinheit 902, das in dem Arbeitsregister rw5 zu setzen ist, hat die folgende Bedeutung.
  • Wenn das FLC-Feld 150 dieses Ausführungsbeispiels angesteuert wird, wird der Anzeigeansteuervorgang der nächsten Zeile nach dem Verstreichen der Anzeigeansteuerperiode 1H der gegenwärtigen einen Abtastzeile durchgeführt. Die Zeitdauer 1H wird durch die Zeitgebereinheit 902 gemessen. Demzufolge kann dann, wenn die Zeitdauer 1H während der Verarbeitung zum Durchführen der Anzeigeansteuervorgänge für die Anzahl von Zeilen, die durch den Benutzerzeitgeber-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert (linc) angegeben werden und Prüfens des Benutzer-Trimmerzustands, der Anzeigeansteuervorgang der nächsten Zeile nicht rechtzeitig durchgeführt werden. Das heißt, dass während dieses Intervalls die Zeitge bereinheit 902 angehalten werden muss. Es ist jedoch störend, wenn nicht unterschieden werden kann, ob sich die Zeitgebereinheit 902 in Betrieb befindet oder nicht. Daher wird, da Informationen, die anzeigen, ob die Zeitgebereinheit 902 in Betrieb ist oder nicht, gehalten werden müssen, das Arbeitsregister rw5 zugeordnet.
  • Nachfolgend wird in Schritt S141 geprüft, ob die Leistungsversorgung der FLCD-Schnittstelle 2 eingeschaltet ist, d.h. das Signal EINSCHALTEN der FLCD-Schnittstelle 2 hochpegelig ist. Falls JA in Schritt S141, schreitet der Ablauf zu Schritt S142 fort, um anhand der Inhalte des Registers rw1 zu prüfen, ob die Betriebsart die normale Betriebsart (NORMAL) ist. Falls NEIN in Schritt S141, schreitet der Ablauf zu Schritt S176 fort.
  • Falls andererseits die Inhalte des Registers rw1 NORMAL sind, d.h. die Betriebsart die normale Betriebsart ist, schreitet der Ablauf zu Schritt S143 fort, um die Inhalte des Registers rw5 zu prüfen. Da das Register rw5 Informationen hält, die anzeigen, ob die Zeitgebereinheit 902 in Betrieb ist oder nicht, zeigt dann, wenn rw5 = EIN ist, dies an, dass die Zeitgebereinheit 902 in Betrieb ist. Falls die Zeitgebereinheit 902 nicht in Betrieb ist, schreitet der Ablauf zu Schritt S144 fort. In Schritt S144 wird die Zeitgebereinheit neu gestartet, und wird rw5 = EIN festgelegt. Danach schreitet der Ablauf zu Schritt S145 in 30 fort.
  • Falls in Schritt S143 ermittelt wird, dass rw5 = EIN ist, d.h. die Zeitgebereinheit 902 in Betrieb ist, schreitet der Ablauf direkt zu Schritt S145 in 30 fort. In Schritt S145 wird geprüft, ob rw0 (der Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählwert (linc)) = 0 ist. Falls NEIN in Schritt S145, wird in Schritt S146 eine normale Zeichenverarbeitung ausgeführt. Nachfolgend wird in Schritt S147 rw0 (der Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert (linc)) um 1 dekrementiert, und wird 0 in einem Zeitablauf-Neuversuchzähler (ahdlretry) gespeichert. Es wird dann in Schritt S148 geprüft, ob ein "Aufmerksamkeitssignal-Zeitablauf"-Zustand aufgetreten ist. Falls NEIN in Schritt S148, schreitet der Ablauf zu Schritt S149 fort, um zu prüfen, ob von der FLCD-Schnittstelle 2 zu empfangende Daten vorhanden sind. Falls NEIN in Schritt S149, schreitet der Ablauf zu Schritt S150 fort, um zu prüfen, ob an die FLCD-Schnittstelle 2 zu übertragende Daten vorhanden sind. Falls NEIN in Schritt S150, kehrt der Ablauf zu Schritt S141 zurück, und wird die normale Zeichenverarbeitung durchgeführt.
  • In dem vorstehend erwähnten Zustand schreitet dann, wenn Übertragungsdaten in Schritt S150 erzeugt sind, der Ablauf von Schritt S150 zu der Verarbeitung in Schritt S151 und den nachfolgenden Schritten fort, wodurch die Übertragungsmodusverarbeitung ausgeführt wird. In Schritt S151 wird eine "Phasenüberlagerte Ansteuerung"-Nachverarbeitung durchgeführt, um den Ansteuervorgang des FLC-Felds 150 anzuhalten. Nachfolgend wird in Schritt S152 die Übertragungsverarbeitung von Daten in dem Übertragungspuffer durchgeführt. Danach wird in Schritt S153 der Wert dieses Pufferadresszeigers in rw4 gesetzt, so dass die Inhalte des Puffers erneut ausgelesen werden können, und wird rw5 auf AUS gesetzt, um das EIN/AUS-Flag der Zeitgebereinheit 902 zurückzusetzen. Danach kehrt der Ablauf zu Schritt S141 zurück.
  • Falls andererseits in Schritt S149 Empfangsdaten erfasst werden, schreitet der Ablauf zu Schritt S149 zu Schritt S155 fort, und wird die "Phasenüberlagerte Ansteuerung"-Nachverarbeitung durchgeführt, um den Ansteuervorgang des FLC-Felds 150 anzuhalten. Darauffolgend wird in Schritt S156 eine SC-Empfangsverarbeitungsroutine ausgeführt, um Daten von der FLCD-Schnittstelle 2 zu empfangen.
  • Danach werden in Schritt S157 zu dem Kopfabschnitt von in der SC-Empfangsverarbeitungsroutine empfangenen Daten hinzugefügte Daten in dem Arbeitsregisterbereich des RAM 162 festgelegt. Das heißt, dass die Anzeigebetriebsart (dispmode) und der Fehlerzustand (errstat) in rw1 gesetzt werden, der Pufferzeiger (buffpointer) des Übertragungsdatenpuffers in rw4 aktualisiert wird, das EIN/AUS-Flag der Zeitgebereinheit 902 in rw5 auf AUS gesetzt wird, und eine Maske 1 (scmodemsk1) zum Extrahieren des angegebenen Abtastmodus aus dem Kopfab schnitt von Bilddaten in rw6 festgelegt wird. Falls die Maskendaten c0000H sind, wird der Abtastmodus in Übereinstimmung mit Daten in dem Kopfabschnitt von Bilddaten festgelegt. Falls die Maskendaten 0000H sind, wird der Abtastmodus über eine Kommunikation vorgegeben. Darüber hinaus wird eine Maske 2 (scmodemsk2) zum Extrahieren des vorgegebenen Abtastmodus aus dem Kopfabschnitt von Bilddaten festgelegt. Falls die Maskendaten 00000H sind, wird der Abtastmodus in Übereinstimmung mit den Daten in dem Kopfabschnitt von Bilddaten festgelegt, oder wird so festgelegt, dass er der x1-Modus ist; falls die Maskendaten 40000H sind, wird der Abtastmodus so festgelegt, dass er der x2-Modus ist; und falls die Maskendaten 80000H sind, wird der Abtastmodus so festgelegt, dass er der x4-Modus ist. Danach kehrt der Ablauf zu Schritt S141 zurück.
  • Ferner schreitet dann, wenn in Schritt S148 ermittelt wird, dass ein "Aufmerksamkeitssignal-Zeitablauf"-Zustand aufgetreten ist, der Ablauf von Schritt S148 zu Schritt S160 fort, und wird die "Phasenüberlagerte Ansteuerung"-Nachverarbeitung durchgeführt, um den Ansteuervorgang des FLC-Felds 150 anzuhalten. Darauffolgend wird in Schritt S161 ein Flag (attntmoutflg), welches den Aufmerksamkeitssignal-Zeitablauf-Zustand anzeigt, gesetzt (EIN). In Schritt S162 wird die LED 109 in den Blinkmodus versetzt, in welchem die LED 109 in kurzen Zeitdauern ein- und ausgeschaltet wird, um den nicht-wiederherstellbaren Modus anzuzeigen. Der Bediener kann leicht und visuell mit einem Blick auf die LED-Anzeige überprüfen, dass ein Fehler in der Vorrichtung aufgetreten ist.
  • Danach wird in Schritt S163 "Fehler" in errstat, welches den Fehlerzustand anzeigt, gesetzt, werden die Anzeigebetriebsart (dispmode) und der Fehlerzustand (errstat) in rw1 gesetzt, und wird das EIN/AUS-Flag (Zeitgeber) der Zeitgebereinheit 902 in rw5 auf AUS gesetzt. Der Ablauf kehrt dann zu Schritt S141 zurück.
  • Falls andererseits in Schritt S145 ermittelt wird, dass rw0 (der Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert (linc)) = 0 ist, schreitet der Ablauf zu Schritt S165 fort, und wird die "Phasenüberlagerte Ansteuerung"-Nachverarbeitung durchgeführt, um den Ansteuervorgang des FLC-Felds 150 anzuhalten. Darauffolgend wird in Schritt S166 eine Temperaturkompensationsroutine ausgeführt, und wird in Schritt S167 eine Farbeinstell-Umschaltroutine ausgeführt.
  • Danach wird in Schritt S168 der Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilenanzahl-Zählerwert (linc) in dem Arbeitsregister 0 (rw0) gesetzt, werden die durch dispmode festgelegte Anzeigebetriebsart und der durch errstat angegebene Fehlerzustand in dem Arbeitsregister 1 (rw1) gesetzt, wird der Pufferzeiger (buffpointer) des Übertragungsdatenpuffers in dem Arbeitsregister 4 (rw4) gesetzt, und wird "AUS" als das EIN/AUS-Flag (Zeitgeber) der Zeitgebereinheit 902 in dem Arbeitsregister 5 (rw5) gesetzt. Dann kehrt der Ablauf zu Schritt S141 zurück.
  • Falls in Schritt S141 in 29 ermittelt wird, dass das Signal EINSCHALTEN nicht hochpegelig ist, da die Leistungsversorgung der FLCD-Schnittstelle 2 nicht eingeschaltet ist, schreitet schreitet der Ablauf zu Schritt S170 fort und wartet die Steuerung 64 ms. Danach wird in Schritt S171 erneut geprüft, ob das Signal EINSCHALTEN hochpegelig ist. Falls NEIN in Schritt S171, wird in Schritt S172 eine AUS-Schaltsequenz ausgeführt, und kehrt der Ablauf dann zu der mit Schritt S41 in 20 beginnenden EIN-Schaltverarbeitung zurück.
  • Falls andererseits JA in Schritt S171, schreitet der Ablauf von Schritt S171 zu Schritt S173 fort, um zu prüfen, ob rw5 = EIN (die Zeitgebereinheit 902 in Betrieb) ist. Falls NEIN in Schritt S173, kehrt der Ablauf zu Schritt S141 zurück.
  • Falls andererseits JA in Schritt S173, schreitet der Ablauf zu Schritt S174 fort, um eine Feldansteuerungs-Haltverarbeitung durchzuführen, wodurch der Ansteuervorgang des FLC-Felds 150 angehalten wird. In Schritt S175 wird der Pufferzeiger (buffpointer) des Übertragungsdatenpuffers in dem Arbeitsregister 4 (rw4) gesetzt, und wird "AUS" in dem EIN/AUS-Flag (Zeitgeber) der Zeitgebereinheit 902 in dem Arbeitsregister 5 (rw5) gesetzt. Danach kehrt der Ablauf zu Schritt S141 zurück.
  • Ferner schreitet dann, falls in Schritt S142 ermittelt wird, dass die Anzeigebetriebsart nicht die normale Betriebsart ist, der Ablauf von Schritt S142 zu Schritt S176 fort, um zu prüfen, ob die festgelegten Inhalte des Arbeitsregisters 1 (rw1) eine der beiden Anzeigebetriebsarten angibt, welche als die normalen Betriebsarten der Anzeigevorrichtung dieses Ausführungsbeispiels wählbar sind, d.h. den statischen Betriebsmodus (static) oder den Schlafbetriebsmodus (sleep) als den Leistungseinsparmodus. Falls NEIN in Schritt S176, schreitet der Ablauf zu Schritt S180 fort.
  • Falls andererseits JA in Schritt S176, schreitet der Ablauf von Schritt S176 zu Schritt S177 fort, um den Luminanzeinstelltrimmer 106 und den Bildqualitätseinstelltrimmer 107 als die Benutzertrimmer zu prüfen. Dann wird in Schritt S178 die Farbumschaltroutine gemäß dem Einstellzustand des Farbeinstellschalters 108 ausgeführt.
  • Danach wird in Schritt S179 die durch dispmode festgelegte Anzeigebetriebsart und der durch errstat angegebene Fehlerzustand in rw1 gesetzt, und wird der Pufferzeiger (buffpointer) des Übertragungsdatenpuffers in dem Arbeitsregister 4 (rw4) gesetzt. Der Ablauf schreitet dann zu Schritt S180 fort.
  • In Schritt S180 wird wie in Schritt S176 geprüft, ob die festgelegten Inhalte des Arbeitsregisters 1 (rw1) eine der beiden als die normalen Betriebsarten der Anzeigevorrichtung dieses Ausführungsbeispiels wählbaren Anzeigebetriebsarten, d.h. den statischen Betriebsmodus (static) oder den Schlafbetriebsmodus (sleep) als den Leistungseinsparmodus angeben. Falls NEIN in Schritt S180, springt der Ablauf zu Schritt S182.
  • Falls andererseits JA in Schritt S180 schreitet der Ablauf von Schritt S180 zu Schritt S181 fort, und wird die LED 109 in den Blinkmodus versetzt, in welchem die LED 109 in kurzen Zeitabständen ein- und ausgeschaltet wird. Der Ablauf schreitet dann zu Schritt S182 fort.
  • In Schritt S182 wartet die Steuerung etwa eine 1H-Zeitdauer ab, und dann schreitet der Ablauf zu Schritt S183 fort. In Schritt S183 wird geprüft, ob ein "Aufmerksamkeitssignal-Zeitablauf"-Zustand aufgetreten ist. Falls NEIN in Schritt S183, schreitet der Ablauf zu Schritt S184 fort, um zu prüfen, ob von der FLCD-Schnittstelle 2 zu empfangende Daten vorhanden sind. Falls NEIN in Schritt S184 schreitet der Ablauf zu Schritt S185 fort, ob an die FLCD-Schnittstelle 2 zu übertragende Daten vorhanden sind. Falls NEIN in Schritt S185, kehrt der Ablauf zu Schritt S141 zurück, um die vorstehend erwähnte normale Zeichenverarbeitung durchzuführen.
  • In dem vorstehend erwähnten Zustand schreitet dann, wenn in Schritt S185 ermittelt wird, dass keine zu übertragenden Daten erzeugt sind, der Ablauf von Schritt S185 zu Schritt S186 fort, und werden Daten in dem Übertragungspuffer an die FLCD-Schnittstelle 2 über die serielle Kommunikationsleitung übertragen. Danach wird in Schritt S187 der Wert des Pufferadresszeigers in rw4 gesetzt, so dass die nächsten in dem Puffer gespeicherten Daten ausgelesen werden können. Dann kehrt der Ablauf zu Schritt S141 zurück.
  • Falls andererseits in Schritt S184 ermittelt wird, dass Daten zu empfangen sind, schreitet der Ablauf zu Schritt S184 zu Schritt S190 fort, um die SC-Empfangsverarbeitungsroutine auszuführen, und folglich Daten von der FLCD-Schnittstelle 2 zu empfangen. Danach werden in Schritt S191 Daten, die zu dem Kopfabschnitt von in der SC-Empfangsverarbeitungsroutine empfangenen Daten hinzugefügt sind, in dem Arbeitsregisterbereich des RAM 162 festgelegt. Das heißt, die Anzeigebetriebsart (dispmode) und der Fehlerzustand (errstat) werden in rw1 gesetzt, der Pufferzeiger (buffpointer) des Übertragungsdatenpuffers in rw4 wird aktualisiert, und die Maske 1 (scmodemsk1) zum Extrahieren des angegebenen Abtastmodus aus dem Kopfabschnitt von Bilddaten wird in rw6 festgelegt. Falls die Maskendaten c0000H sind, wird der Abtastmodus in Übereinstimmung mit Daten in dem Kopfabschnitt von Bilddaten festgelegt; falls die Maskendaten 00000H sind, wird der Abtastmodus über eine Kommunikation vorgegeben. Darüber hinaus wird die Maske 2 (scmodemsk2) zum Extrahieren des vorgegebenen Abtastmodus aus dem Kopfabschnitt von Bilddaten festgelegt. Falls die Maskendaten 00000H sind, wird der Abtastmodus in Übereinstimmung mit den Daten in dem Kopfabschnitt von Bilddaten festgelegt, oder wird so festgelegt, dass er der x1-Modus ist; falls die Maskendaten 40000H sind, wird der Abtastmodus so festgelegt, dass er der x2-Modus ist; und falls die Maskendaten 8000H sind, wird der Abtastmodus so festgelegt, dass er der x4-Modus ist. Danach kehrt der Ablauf zu Schritt S141 zurück.
  • Ferner schreitet dann, wenn in Schritt S183 ermittelt wird, dass ein "Aufmerksamkeitssignal-Zeitablauf"-Zustand aufgetreten ist, der Ablauf von Schritt S183 zu Schritt S195 fort, und wird ein Flag (attntmoutfllg), welches den Aufmerksamkeitssignal-Zeitablauf-Zustand anzeigt, gesetzt (EIN). In Schritt S196 wird die LED 109 in den Blinkmodus versetzt, in welchem die LED 109 in kurzen Zeitabständen ein- und ausgeschaltet wird, um den nicht wiederherstellbaren Modus anzuzeigen. Der Benutzer kann leicht und visuell mit einem Blick anhand der LED-Anzeige überprüfen, dass ein Fehler in der Vorrichtung aufgetreten ist.
  • Danach wird in Schritt S197 "Fehler" in errstat, das den Fehlerzustand anzeigt, gesetzt, werden die Anzeigebetriebsart (dispmode) und der Fehlerzustand (errstat) in rw1 gesetzt, und wird das EIN/AUS-Flag (Zeitgeber) der Zeitgebereinheit 902 in rw5 auf AUS gesetzt. Der Ablauf kehrt dann zu Schritt S141 zurück.
  • Nachstehend wird der Anzeigemodus in der vorstehenden Beschreibung erklärt. Die FLCD 3 dieses Ausführungsbeispiels hat drei Anzeigemoden in einem normalen Betriebszustand, d.h. den normalen Betriebsanzeigemodus (normal), den statischen Anzeigemodus (static), der zum Anzeigen eines Standbilds geeignet ist, und den Schlafmodus (sleep), in welchem der gesamte Anzeigebildschirm der FLCD 3 schwarz gefüllt wird und die Hintergrundbeleuchtungen abgeschaltet werden, um einen Leistungseinsparzustand zu erreichen, wie in 32 gezeigt ist. Darüber hinaus hat die FLCD 3 einen Anzeigemodus bei Auftreten eines nichtbeseitigbaren Fehlers. In diesem Fall behält der Bildschirmanzeigevorgang einen Zustand bei, unmittelbar bevor ein nichtbeseitigbarer Fehler aufgetreten ist. Um die jeweiligen Betriebsmoduszustände zu unterscheiden, wird die EIN/AUS-Steuerung der LED 109 zusammen durchgeführt. Wie vorstehend beschrieben wurde, wird in dem Schlafmodus die LED in 1-Sekunden-Intervallen ein- und ausgeschaltet, und bei einem nichtbeseitigbaren Fehler wird die LED in 0,5-Sekunden-Intervalle als kürzere Blinkintervalle als in dem Schlafmodus ein- und ausgeschaltet.
  • In diesem Ausführungsbeispiel kann, da die LED in Entsprechung zu den jeweiligen Betriebszuständen in verschieden EIN-Zustände versetzt wird auch dann, wenn der Bediener die Anzeigevorrichtung für eine Weile verlässt, er oder sie den gegenwärtigen Zustand der Anzeigevorrichtung durch Beobachten des EIN-Zustands der LED erkennen. Infolgedessen kann verhindert werden, das der Bediener den Betriebszustand in dem Schlafmodus irrtümlich als den Leistungsausschaltzustand beurteilt, und kann der Bediener leicht erkennen, ob ein nichtbeseitigbarer Fehler aufgetreten ist oder nicht. Daher kann ein Bedienerfehler verhindert werden, und kann eine geeignete Maßnahme ergriffen werden.
  • Nachstehend wird die in 30 gezeigte normale Zeichenverarbeitung im einzelnen beschrieben. Vor der Beschreibung dieser Verarbeitung wird die Bilddaten-Anzeigeposition des FLC-Felds 150 dieses Ausführungsbeispiels nachstehend beschrieben. Die Bilddaten-Anzeigeposition des FLC-Felds 150 bildet ein Pixel unter Verwendung von vier Farben R, G, B und W, und Pixeldaten werden durch vier Farbdaten D0 bis D3 ausgedrückt. Zum Beispiel bestehen, wie in 33 gezeigt ist, dann, wenn das Anzeigefeld dieses Ausführungsbeispiels 1280 Pixel × 1024 Zeilen anzeigen kann, Segmentdaten für eine gemeinsame Abtastzeilenadresse (A0 bis A11) aus insgesamt 5120 (= 1280 × 4) Daten (D0 bis D5119).
  • Die FLCD 3 setzt das Signal BELEGT auf den niedrigen Pegel, um "nicht beschäftigt" bzw. "nicht belegt" anzuzeigen. Bei Empfang dieses Signals setzt die FLCD-Schnittstelle 2 ein AHDL-Signal auf den hohen Pegel und gibt eine 12-Bit Abtast adresse für einen Takt auf Bilddatenbusse PD0 bis PD15 synchron mit FLCK aus. Demzufolge empfängt die NFX-Steuereinrichtung 101 der FLCD 3 die Adresse in Entsprechung zu einer 1-Zeilen-Schreibperiode (1H) der FLCD 3 und setzt das Signal BELEGT auf den hohen Pegel.
  • 34 ist ein Zeitverlaufsdiagramm, das die Signale während dieses Intervalls zeigt.
  • Ferner zeigt 35 die tatsächlichen Formate von von der FLCD-Schnittstelle 2 in Übereinstimmung mit dem in 34 gezeigten Zeitverlaufsdiagramm zuzuführenden Daten. Wie in 35 gezeigt ist, werden Anzeigedaten von D0 bis D15 bis D5104 bis D5119 sequentiell unter Verwendung von PD0 bis PD15 synchron mit dem Signal FLCK zugeführt.
  • Wie vorstehend beschrieben wurde, wird auch der Anzeigemodus gleichzeitig mit der Adresse zugeführt, wenn das Signal AHDL hochpegelig ist. 36 zeigt die Übertragungssequenz in diesem Fall. Wie in 36 gezeigt ist, besteht die Abtastadresse aus 12-Bitbreiten Daten und hat einen Freiraum in den oberen 4 Bits. Demzufolge kann unter Nutzung dieses Freiraums der Abtastmodus unter Verwendung der obersten zwei Bits vorgegeben werden. Das heißt, dass dann, wenn die obersten zwei Bits (00) sind, ein x1-Abtastmodus vorgegeben wird; falls sie (01) sind, ein x2-Abtastmodus vorgegeben wird; und falls sie (10) sind, ein x4-Abtastmodus vorgegeben wird. In dem "x1"-Abtastmodus werden einzeilige Daten als einzeilige Anzeigedaten angezeigt. In dem "x2"-Abtastmodus werden einzeilige Empfangsdaten für zwei Zeilen angezeigt. In dem "x4" Abtastmodus werden einzeilige Empfangsdaten für vier Zeilen angezeigt.
  • Der Abtastmodus ist immer in dem Kopfabschnitt festgelegt, der vor Bilddaten gesendet wird. Wenn ein von den vorangehend ausgegebenen Abtastmodusdaten unterschiedlicher Abtastmodus empfangen wird, wird der insoweit festgelegte Abtastmodus durch den empfangenen Abtastmodus ersetzt. Wenn der Abtastmodus durch den "Multi Festlegen"-Befehl in der seriellen Kommunikation vorgegeben wird, wird der durch den Befehl vorgegebene Abtastmodus vor dem durch Daten in dem Kopfabschnitt vorgegebenen Abtastmodus festgelegt.
  • Nachstehend wird die Empfangsverarbeitung von von der FLCD-Schnittstelle 2 wie vorstehend beschrieben gesendeten Anzeigedaten und die Zeichenverarbeitung der Anzeigedaten auf dem FLC-Feld 150 (der normalen Zeichenverarbeitung, die in 30 gezeigt ist) im einzelnen unter Bezugnahme auf die 37 bis 43 beschrieben.
  • In der normalen Zeichenverarbeitung in Schritt S146 in 30 wird in Schritt S201 SDI ausgegeben, um die Puffer 521 und 522 (8) der Treiber-Steuereinrichtung 190 so zu ändern, dass Daten in einen Puffer geschrieben werden und Daten aus dem anderen Puffer ausgelesen werden. In Schritt S202 wird ein Unterbrechungsauslösungsregister gelöscht. Danach wird in Schritt S203 das Signal BELEGT als ein Bilddaten-Anforderungssignal an die FLCD-Schnittstelle 2 auf den niedrigen Pegel gesetzt, um "nicht belegt" anzuzeigen.
  • Wenn die FLCD 3 das Signal BELEGT auf den niedrigen Pegel setzt, um "nicht belegt" anzuzeigen, setzt die FLCD-Schnittstelle 2 das Signal AHDL auf den hohen Pegel, wie vorstehend beschrieben wurde, und sendet gleichzeitig sequentiell Bilddaten mit der Abtastadresse auf die Bilddatenbusse PD0 bis PD15 synchron mit FCLK. Wenn die Treiber-Steuereinrichtung 190 der Systemsteuereinrichtung 160 die in den Bilddaten enthaltene Abtastadresse empfängt, speichert sie die Adresse in dem CSLA (Empfangsadress)-Register 526 und gibt ein Signal IREQ aus. Daher wird in Schritt S204 geprüft, ob dieses Signal empfangen wird, wodurch ermittelt wird, ob der Abtastadressenempfang abgeschlossen ist. Falls noch kein Signal IRFQ empfangen wird, wird in Schritt S205 geprüft, ob der Zeitablauf-Zustand des Signals AHDL aufgetreten ist, da kein Signal AHDL empfangen wird. Falls NEIN in Schritt S205, kehrt der Ablauf zu den vorstehend beschriebenen Schritten S204 und S205 zurück.
  • Falls die Treiber-Steuereinrichtung 190 die Abtastadresse empfängt, schreitet der Ablauf von Schritt S204 zu Schritt S206 fort, und wird das Signal BELEGT in Entsprechung zu einer 1-Zeilen-Schreibperiode (1H) der FLCD 3 auf den hohen Pegel gesetzt. Nachfolgend wird in Schritt S207 eine Maskenver arbeitung eines Abtastcodes durchgeführt, um nur den Abtastcode in den oberen beiden Bits der empfangenen Abtastadresse zu extrahieren, und wird der Abtastmodencode in den nachfolgenden Schritten unterschieden.
  • In Schritt S208 wird geprüft, ob eine Änderungsanweisung (MODE), die eine von dem vorangehenden Modus verschiedenen Modus angibt, zugeführt wird. Falls NEIN in Schritt S208, schreitet der Ablauf zu Schritt S209 fort, um zu prüfen, ob die Abtastadresse in einen ausgewählten Adressbereich fällt. Falls JA in Schritt S209, schreitet der Ablauf zu Schritt S210 fort, um zu prüfen, ob dieselbe Adresse wie die vorangehende Adresse angegeben ist. Falls NEIN in Schritt S210, schreitet der Ablauf zu dem in 38 gezeigten Schritt S211 fort.
  • In Schritt S211 und den nachfolgenden Schritten wird eine normale Adresszeichenverarbeitung durchgeführt. In Schritt S211 wird die empfangene Abtastadresse aus dem Register CSLA 526 der Treiber-Steuereinrichtung 190 ausgelesen und in dem Register CSADS (Abtastadresse) 527 gespeichert. Nachfolgend wird in Schritt S212 der ausgelesene Adresswert in rw3 als der vorangehende Abtastadresswert (preadd) gespeichert. In Schritt S213 wartet die Steuerung auf ein Vergleichsunterbrechungsbit (den Ansteuerstartzeitpunkt der neuen Abtastadresse) der Zeitgebereinheit 902. Die übertragenen Bilddaten werden in einem der beiden Puffer 521 und 522 gespeichert.
  • Danach wird in Schritt S214 ein 1H-Zeitgeber gestartet, und werden die Ansteuersteuerung und die Anzeigedaten-Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG (Segment)-Treiber 102 und 103 in der in 10 gezeigten Anordnung durchgeführt.
  • In Schritt S215 wird die Zeitgebereinheit 902 gelöscht. Darauf folgend wartet in Schritt S216 die Steuerung, bis ein Signal LATHD, welches von der Treiber-Steuereinrichtung 190 zugeführt wird, nachdem der 1H-Betriebsart der Seite der Treiber-Steuereinrichtung 190 durchgeführt ist, auf den hohen Pegel wechselt. Danach kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Steuersignale werden von der Treiber-Steuereinrichtung 190 den jeweiligen Treibern auf der Grundlage von Informationen, die in dem Register CSADS 527 festgelegt sind, zugeführt, und dieser Zufuhrvorgang wird in Antwort auf einen Schreibzugriff auf das Register DST 528 durch die Systemsteuereinrichtung 160 begonnen. Wenn ein Schreibzugriff auf das Register DST 528 erfolgt, beginnt die Treiber-Steuereinrichtung 190, Treibersteuersignale auszugeben, während eine neue 1H-Periode synchron mit einem Signal TOUT0, das von der Zeitgebereinheit 902 ausgegeben wird, begonnen wird, und werden gleichzeitig in dem Puffer 521 oder 522, die als ein 1H-Verzögerungspuffer dienen, gespeicherte Bilddaten anteilig an die U- und L-SEG-Treiber 102 und 103 übertragen. Es wird angemerkt, dass die 1H-Steuerung im einzelnen später beschrieben wird.
  • Mit dieser Steuerung wird die normale Adresszeichenverarbeitung durchgeführt, und wird die Anzeigeaktualisierungssteuerung der Zufuhrleitung auf der Seite der FLCD zugeführt.
  • Falls andererseits in Schritt S210 ermittelt wird, dass der Adressbereich dieselbe Adresse wie die vorangehende Adresse angibt, schreitet der Ablauf von Schritt S210 zu Schritt S220 fort, und wird der empfangene Adresswert in rw3 als ein vorangehender Abtastadresswert (preadd) gespeichert. In Schritt S221 wird eine Platzhalteradresse in dem Register CSADS 527 festgelegt. Darauffolgend wartet in Schritt S222 die Steuerung auf das Vergleichsunterbrechungsbit der Zeitgebereinheit 902 (d.h. bis zu dem Ansteuerungsstartzeitpunkt der Platzhalteradresse).
  • Danach werden Daten in das Register DST 528 geschrieben, um den 1H-Zeitgeber in Schritt S223 zu starten, wodurch die Ansteuerungssteuerung und die Anzeigedaten Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG-Treiber 102 und 103 in der in 10 gezeigten Anordnung ausgeführt wird. In Schritt S224 wird die Zeitgebereinheit 902 gelöscht. Darauffolgend wartet in Schritt S225 die Steuerung, bis das Signal LATHD auf den hohen Pegel wechselt, wird in Schritt S226 der vorangehende Abtastadresswert (preadd) der in rw3 gesetzt ist, in dem Register CSADS 527 gesetzt. In Schritt S227 wartet die Steuerung auf das Vergleichsunterbrechungsbit der Zeitgebereinheit 902 (d.h. bis zu dem Ansteuerstartzeitpunkt der nächsten Abtastadresse). Danach wird in Schritt S228 der 1H-Zeitgeber gestartet. Die Zeitgebereinheit 901 wird in Schritt S229 gelöscht, und die Steuerung wartet, bis das Signal LATHD auf den hohen Pegel wechselt, nachdem der 1H-Betriebsart der Seite der Treiber-Steuereinrichtung 190 durchgeführt ist, in Schritt S230.
  • Wenn das Signal LATHD auf den hohen Pegel wechselt, wird SDI ausgegeben, um die Übertragung von Segmentdaten zu beginnen, und das FLC-Feld 150 beginnt den Abtastvorgang mit der nächsten Zeile in Schritt S231. In den nachfolgenden Schritten S232 bis S236 wird dieselbe Verarbeitung wie in den Schritten S221 bis S225, die vorstehend beschrieben wurden, durchgeführt. Danach wird in Schritt S237 eine Platzhalteradresse in rw3 als der vorangehende Abtastadresswert (preadd) gesetzt. Der Ablauf kehrt dann zu der vorangehenden Routine zurück.
  • Mit dieser Steuerung kann die wiederholte Anzeigesteuerung derselben Adresse realisiert werden.
  • Ferner schreitet dann, wenn in Schritt S208 ermittelt wird, dass eine Abtastmodus-Änderungsanweisung empfangen wird, der Ablauf von Schritt S208 zu Schritt S240 fort, und wird der empfangene Abtastmodenwert in rw2 gespeichert. In Schritt S241 wird eine Platzhalteradresse in dem Register CSADS 527 gesetzt. Darauffolgend wartet in Schritt S242 die Steuerung auf das Vergleichunterbrechungsbit (den Ansteuerstartzeitpunkt der Platzhalteradresse) der Zeitgebereinheit 902.
  • Danach werden in Schritt S243 Daten in das Register DST 528 geschrieben und wird der 1H-Zeitgeber gestartet, wodurch die Ansteuerungssteuerung und die Anzeigedaten-Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG-Treiber 102 und 103 in der in 10 gezeigten Anordnung ausgeführt wird. In Schritt S244 wartet die Steuerung, bis ein Signal DACT auf den niedrigen Pegel wechselt. Danach schreitet der Ablauf zu Schritt S235 fort, und wird "AUS" in rw5 gesetzt, um den Zeitgeber anzuhalten.
  • Darauf folgend werden in Schritt S246 vier Bits der maskierten empfangenen Daten mit Ausnahme der gemeinsamen Abtastadresse, gezeigt in 36, geprüft, um zu unterscheiden, ob die unteren beiden Bits des Abtastcodeabschnitts "0" sind. Falls JA in Schritt S246 schreitet der Ablauf zu Schritt S247 fort, und wird der angegebene Abtastcode in Scanmode gesetzt, um den Abtastmodus auf den angegebenen Abtastmodus zu ändern. Danach werden in Schritt S248 das Register CSADS 527 oder dergleichen der Treiber-Steuereinrichtung 190 aktualisiert und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Andererseits schreitet dann, wenn in Schritt S246 ermittelt wird, dass die unteren beiden Bits des Scancode-Abschnitts (die oberen 4 Bits des 16-Bit breiten Kopfabschnitts für eine Abtastung) nicht "0" sind, der Ablauf zu Schritt S249 fort. In diesem Fall wird, da der Abtastmodus fehlerhafter Weise angegeben sein kann, ein beseitigbares Fehler-Aufmerksamkeitssignal (Abtastfehler-Aufmerksamkeitssignal) ausgewählt und in Schritt S250 an die FLCD-Schnittstelle 2 übertragen. Darauf folgend wird der gegenwärtige Abtastmodus in rw2 gesetzt, und wird der aktualisierte Pufferzeiger in rw4 in Schritt S251 gespeichert. Dann kehrt der Ablauf zu der vorangehenden Routine zurück. Danach schaltet die Steuerung auf die normale Zeichenverarbeitung in dem normalen Anzeigemodus um.
  • Ferner schreitet dann, wenn in Schritt S209 ermittelt wird, dass die Abtastadresse aus dem Adressbereich herausfällt, der Ablauf zu Schritt S260 fort und wird eine Platzhalteradresse in dem Register CSADS 527 gesetzt. Darauf folgend wartet in Schritt S261 die Steuerung auf das Vergleichsunterbrechungsbit der Zeitgebereinheit 902 (d.h. bis zu dem Ansteuerstartzeitpunkt der Platzhalteradresse). Danach werden in Schritt S262 Daten in das Register DST 528 geschrieben, um den 1H-Zeitgeber zu starten, wodurch die Ansteuersteuerung und die Anzeigedaten-Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG-Treiber 102 und 103 in der in 10 gezeigten Anordnung ausgeführt wird. In Schritt S263 wartet die Steuerung, bis das Signal DACT auf den niedrigen Pegel wechselt. Danach schreitet der Ablauf zu Schritt S264 fort und wird "AUS" in rw5 gesetzt, um den Zeitgeber anzuhalten.
  • In Schritt S265 wird ein Aufmerksamkeitssignal außerhalb des Adressbereichs ausgewählt. In Schritt S266 wird das Vorhandensein/Fehlen eines identischen Aufmerksamkeitssignals geprüft. Es wird dann in Schritt S257 geprüft, ob das identische Aufmerksamkeitssignal vorhanden ist. Falls JA in Schritt S267, kehrt der Ablauf direkt zu der vorangehenden Routine zurück, um einen normalen Abtastanhaltemodus zu starten.
  • Andererseits schreitet bei NEIN in Schritt S267 der Ablauf zu Schritt S268 fort, und wird das aus dem ausgewählten Adressbereich fallende Aufmerksamkeitssignal übertragen. In Schritt S269 wird der Pufferzeiger in rw4 aktualisiert. Danach kehrt der Ablauf zu der vorangehenden Routine wie in dem vorstehenden Fall zurück.
  • Falls ein Zeitablauf-Zustand erreicht wird, ohne dass sich das Signal AHDL von der FLCD-Schnittstelle 2 auf den hohen Pegel in der vorstehend erwähnten Schleifenverarbeitung in den Schritten S204 und S205 ändert, schreitet der Ablauf von Schritt S205 zu Schritt S270 in 42 fort, und wird das Signal BELEGT auf den niedrigen Pegel gesetzt. Darauf folgend wird in Schritt S271 eine Platzhalteradresse in dem Register CSADS 527 gesetzt. In Schritt S272 wartet die Steuerung auf das Vergleich-Unterbrechungsbit der Zeitgebereinheit 902 (d.h. bis zu dem Ansteuerstartzeitpunkt der Platzhalteradresse).
  • Danach werden in Schritt S273 Daten in das Register DST 528 zum Starten des 1H-Zeitgebers geschrieben, wodurch die Ansteuersteuerung und die Anzeigedaten-Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG-Treiber 102 und 103 in der in 10 gezeigten Anordnung ausgeführt wird. In Schritt S274 wartet die Steuerung, bis das DRCT-Signal auf den niedrigen Pegel wechselt. Danach schreitet der Ablauf zu Schritt S275 fort, und wird "AUS" in rw5 gesetzt, um den Zeitgeber anzuhalten.
  • Darauffolgend wird in Schritt S276 geprüft, ob der AHDL-Zeitablauf-Neuversuchzähler (ahdlretry) 0 ist. Falls JA in Schritt S276 schreitet der Ablauf zu Schritt S277 fort und wird ein beseitigbares Fehler-Aufmerksamkeitssignal (AHDL-Zeitablauf-Aufmerksamkeitssignal) ausgewählt. In Schritt S278 wird das ausgewählte Aufmerksamkeitssignal an die FLCD-Schnittstelle 2 übertragen. Der Ablauf springt dann zu Schritt S280.
  • In Schritt S280 werden die Inhalte des AHDL-Zeitablauf-Neuversuchzählers (ahdlretry) um 1 inkrementiert, werden die durch dispmode festgelegte Anzeigebetriebsart und der durch errstat angegebene Fehlerzustand in dem Arbeitsregister 1 (rw1) gespeichert, wird die Platzhalteradresse in dem Arbeitsregister 3 (rw3) gespeichert, und wird der aktualisierte Pufferzeiger in dem Arbeitsregister 4 (rw4) gespeichert. Der Ablauf kehrt dann zu dem normalen Abtastanhaltemodus zurück.
  • Falls andererseits in Schritt S276 ermittelt wird, dass der AHDL-Zeitablauf-Neuversuchzähler (ahdlretry) nicht 0 ist, schreitet der Ablauf zu Schritt S279 fort, um zu prüfen, ob der AHDL-Zeitablauf-Neuvrsuchzähler (ahdlretry) gleich oder kleiner als 40 ist. Falls JA in Schritt S279 schreitet der Ablauf zu Schritt S288 fort.
  • Andererseits schreitet bei NEIN in Schritt S279 der Ablauf zu Schritt S281 fort, um ein beseitigbares Aufmerksamkeitssignal auszuwählen. In Schritt S282 wird geprüft, ob ein identisches Aufmerksamkeitssignal vorhanden ist. Falls NEIN in Schritt S282, schreitet der Ablauf zu Schritt S283 fort, und wird ein nichtbeseitigbares Aufmerksamkeitssignal ausgewählt. In Schritt S284 wird das ausgewählte Aufmerksamkeitssignal übertragen.
  • In Schritt S287 wird ein AHDL-Fehler in errstat gesetzt. Nachdem die LED 109 in Schritt S288 veranlasst ist, in kurzen Intervallen (0,5 Sekunden-Intervallen) zu blinken, schreitet der Ablauf zu Schritt S280 fort.
  • Andererseits schreitet bei JA in Schritt S282 der Ablauf zu Schritt S285 fort, um ein nichtbeseitigbares Aufmerksamkeits signal auszuwählen. In Schritt S286 werden die Übertragungspuffer umgeschaltet, ohne das ausgewählte Aufmerksamkeitssignal zu übertragen. Der Ablauf schreitet dann zu Schritt S287 fort.
  • In der vorstehenden Beschreibung beträgt die AHDL-Zeitablauf-Zeit 25 ms, nachdem das Signal BELEGT auf den niedrigen Pegel wechselt. Nach dem Verstreichen dieser Zeit wird ein Signal BELEGT ausgegeben, und wird ein beseitigbares Fehler-Aufmerksamkeitssignal ausgegeben. Danach wird das Signal BELEGT auf den hohen Pegel zurückgesetzt, und wird der Empfang eines Signals AHDL erneut überwacht. Bei Empfang eines Signals AHDL wird ein "Aufmerksamkeitssignal Löschen"-Befehl ausgegeben, um den normalen Betriebsablauf zu beginnen. 44 zeigt diesen Zustandsübergang.
  • Andererseits schaltet dann, nachdem ein AHDL-Zeitablauf-Fehler aufgetreten ist und ein beseitigbares Aufmerksamkeitssignal ausgegeben ist, wenn die Anzahl von Neuversuchen einen vorbestimmten Wert (40) erreicht hat, die Steuerung auf den statischen Modus, in welchem das FLC-Feld 150 nicht abgetastet wird. Dann wird ein "Aufmerksamkeitssignal Löschen"-Befehl ausgegeben, und dann wird ein nichtbeseitigbares Aufmerksamkeitssignal ausgegeben. 45 zeigt diesen Zustandsübergang.
  • Ferner wird auch dann, wenn das Aufmerksamkeitssignal gelöscht ist, das Signal BELEGT auf dem niedrigen Pegel gehalten, bis ein Signal AHDL empfangen wird, und es wird nach dem Verstreichen von 25 ms ermittelt, dass ein neuer AHDL-Zeitablauf-Fehler aufgetreten ist. 46 zeigt den Zustandsübergang in diesem Fall.
  • Wie vorstehend beschrieben wurde, hat die Seite der FLCD 3 die Steuerung über den Austausch von Anzeigedaten und wird das Abtastzeitverhalten in Abhängigkeit von der Temperatur des FLC-Felds korrigiert, wodurch eine hohe Qualität eines angezeigten Bilds erreicht wird, wie nachstehend beschrieben wird.
  • Nachstehend wird die Korrektursteuerung des Abtastzeitverhaltens in Übereinstimmung mit der Erfassungstemperatur des FLC-Felds 150 in diesem Ausführungsbeispiel beschrieben. 47 zeigt die Ansteuersignalverläufe, die durch die U- und L-SEG-Treiber 102 und 103 sowie den COM-Treiber 104 dieses Ausführungsbeispiels definiert werden. Diese Signalverläufe werden durch die Daten CWFD0 bis CWFD3 und SWFD0 bis SWFD3 definiert, die von der in 10 gezeigten Treiber-Steuereinrichtung 190 ausgegeben werden, wobei eine Periode jedes Signalverlaufs durch den aus der Temperaturkompensationstabelle ausgegebenen 1H-Code und das durch die Zeitgebereinheit 902 erzeugte Taktzeitverhalten bestimmt wird, und die Spitzenwerte der Signalverläufe durch die Ausgangsspannungen V1, V5, V2, V3, V4 und VC des Flüssigkristall-Ansteuerspannungsreglers 183 bestimmt werden.
  • 47 zeigt ein Beispiel der FLC-Feld-Ansteuersignalverläufe dieses Ausführungsbeispiels. Ein Abtastauswahlsignal in 47 repräsentiert den Ansteuersignal-Signalverlauf des COM-Treibers 104, und ein Informationssignal repräsentiert den Ansteuersignalverlauf der SEG-Treiber 102 und 103. Die Beziehung zwischen Vop-Code und den FLC-Feld-Anzeigespannungen ist wie folgt. DAOUT = VopCode × 5,0/256 V1 – VC = VC = 3,49 × DAOUT = 0,0681 × VopCode [V] V5 – VC = 1,58 × DAOUT = 0, 0309 × VopCode [V] V3 – VC = VC – V4 = 1,44 × DAOUT = 0,0282 × VopCode [V]
  • Die Beziehung zwischen 1HCode und 1H ist: 1H = (CSCLK Periode) × 5 × (1HCode + 1) × 0,4 × 5 [μs]
  • Die Temperaturcharakteristiken in bezug auf die Ansteuerbedingungen des FLC-Felds, das die vorstehend erwähnten Ansteuersignalverläufe erzeugt, werden unter Verwendung der Ansteuerspannung (Vop), die an das Feld angelegt wird, und die Ansteuerperiode (1H) auf der Grundlage eines Signals korrigiert, das de Temperatur in der Nähe des FLC-Felds 150 anzeigt und durch den Temperatursensor 105 erfasst wird. Um alle Schwankungen des elektrischen Systems und der Charakteristiken des FLC-Felds zu absorbieren, wird das Temperatursignal durch den Bildqualität-Einstelltrimmer 107 fein eingestellt.
  • Es wird angemerkt, dass die Ansteuersignalverlaufspannung so definiert ist, dass sich die Spannung so ändert, dass sie vertikal symmetrisch in bezug auf VC in Übereinstimmung mit einer Änderung der Temperatur ist. Diese Kompensation wird durch die in 10 gezeigte Anordnung erreicht.
  • Die 48 und 49 zeigen Beispiele einer in 10 gezeigten Temperaturkompensationstabelle 901. 48 zeigt die Ausgabe-1H-Zeit und den Vop-Ansteuerspannungs-Ausgabewert als eine Funktion des zugeführten AD-Werts aus den A/D-Wandlern 904 und 905 zu der Temperaturkompensationstabelle 901. Wenn der AD-Wert kleiner wird, wird die Temperatur höher. Zum Beispiel beträgt dann, wenn der AD-Wert 0 ist, die Temperatur etwa 60°C, und wenn der AD-Wert etwa 175 ist, beträgt die Temperatur etwa 5°C. In diesem Ausführungsbeispiel ist die Vorrichtung so ausgestaltet, dass vermieden wird, dass die Temperatur 60°C übersteigt, dass die Tabelle Kompensationsdaten bis zu 60°C speichert.
  • 49 zeigt Beispiele der Rahmenfrequenz bei den jeweiligen Umgebungstemperaturen zum Startzeitpunkt und zu einem Zeitpunkt, nachdem eine ausreichende Zeit ab dem Startzeitpunkt verstrichen und die interne Temperatur gesättigt ist.
  • Es wird angemerkt, dass die Rahmenfrequenz der Kehrwert der Neuschreibzeit von 1024 Abtastzeilen in diesem Ausführungsbeispiel ist. Das heißt, dass in diesem Ausführungsbeispiel der gesamte Rahmen drei Mal in einer Sekunde bei einer Temperatur von 5°C aktualisiert werden kann, und 13 Mal in einer Sekunde bei einer Temperatur von 35°C aktualisiert werden kann.
  • Die konkrete Steuerung der Temperaturkompensation, deren Umriss vorstehend beschrieben wurde, wird nachstehend unter Bezugnahme auf die 50 bis 57 beschrieben.
  • In diesem Ausführungsbeispiel beträgt das Benutzertrimmer-Überwachungsintervall unabhängig von 1H 100 ms, und wenn der Benutzertrimmerwert derselbe Wert bleibt wie der vorangehende Wert, endet die Verarbeitung ohne Temperaturkompensation; wenn sich der Benutzertrimmerwert ändert, wird die Temperaturkompensation durchgeführt. Auch dann, wenn der Benutzertrimmerwert derselbe bleibt, wird die Temperatursteuerung in 30-Sekunden-Intervallen durchgeführt.
  • In der vorstehenden Beschreibung ist "linc" in dem Arbeitsregister rw0 festgelegt, und wird der Benutzertrimmerwert in Abhängigkeit von der Anzahl von Zeichenzeilen überwacht. In diesem Fall ist, da sich der Wert "linc" in Abhängigkeit von der Temperatur ändert, das 100 ms-Benutzertrimmer-Überwachungsintervall konstant, wie vorstehend beschrieben wurde.
  • Diese Temperaturkompensationsroutine ist die Verarbeitung in Schritt S133 oder S166, wie vorstehend beschrieben wurde. In diesem Ausführungsbeispiel muss ein analoges Einstellsignal Vu, welches von dem Bildqualität-Einstelltrimmer 107 über die Trimmerschnittstelle 174 der Systemsteuereinrichtung zugeführt werden muss, durch den A/D-Wandler 905 in ein entsprechendes digitales Signal (UVR) umgewandelt und dann der Systemsteuereinrichtung zugeführt werden. Aus diesem Grund ist in Schritt S301 der A/D-Wandler 905 als ein Zufuhrziel angegeben.
  • In Schritt S302 wird der A/D-Wandler 905 aktiviert. Darauf folgend wird in Schritt S303 geprüft, ob der Rückgabecode 0 ist. Wenn der A/D-Wandler 905 in Schritt S302 aktiviert st, wird die A/D-Umwandlung innerhalb einer vorbestimmten Zeitspanne durchgeführt, wird ein Unterbrechungssignal, das den Abschluss der Umwandlung anzeigt, ausgegeben, und wird der Rückgabecode auf 0 festgelegt, wenn die A/D-Umwandlung zu dieser Zeit abgeschlossen worden ist. Falls der Rückgabecode nicht 0 ist, ist ein A/D-Umwandlungs-Zeitablauffehler aufgetreten. Aus diesem Grund schreitet dann, wenn in Schritt S303 ermittelt wird, dass der Rückgabecode nicht 0 ist, die Steuerung zu einer A/D-Umwandlungs-Zeitablaufverarbeitung (die noch zu beschreiben ist) in Schritt S345 und den nachfolgenden Schritten, die in 55 gezeigt sind, fort.
  • Andererseits schreitet dann, wenn in Schritt S303 ermittelt wird, dass der Rückgabecode 0 ist, der Ablauf zu Schritt S304 fort, und wird das Umwandlungsergebnis des A/D-Umwandlers 905 in einem Register uvr zum Halten des Benutzertrimmer-AD-Werts festgelegt. Darauffolgend wird in Schritt S305 der Wert eines Temperaturkompensations-Zeitzählers (compc) um 1 dekrementiert. Es wird dann in Schritt S306 geprüft, ob der Wert des Temperaturkompensations-Zeitzählers (compc) 0 ist. Falls NEIN in Schritt S306, schreitet der Ablauf zu Schritt S307 fort, und wird der gelesene in Schritt S304 festgelegte Benutzertrimmer-AD-Wert mit einem vorangehenden Benutzertrimmerwert verglichen, der in einem Register uvrprev gespeichert ist, um zu prüfen, ob die beiden Werte gleich sind. Falls JA in Schritt S307 schreitet, da ermittelt wird, dass der Benutzer keinerlei Einstellung durchgeführt hat, der Ablauf zu dem in 51 gezeigten Schritt S310 fort.
  • In Schritt S310 werden 100 ms als das Benutzertrimmer-Überwachungsintervall durch 1H geteilt, und wird der Quotient in dem Benutzertrimmer-Überwachungszeitpunkt-Zeichenzeilen-Anzahlzählers (linc) gespeichert. Dann schreitet der Ablauf zu Schritt S311 fort. Mit dieser Steuerung kann der Benutzertrimmerwert in 100 ms-Perioden überwacht werden. Der AHDL-Zeitablauf-Zählerwert wird in Schritt S311 festgelegt, und 0 wird in Schritt S312 in dem Rückgabecode festgelegt, wodurch diese Verarbeitung beendet wird.
  • Falls andererseits in Schritt S306 ermittelt wird, dass der Wert des Temperaturkompensations-Zeitzählers (compc) 0 ist, oder falls in Schritt S307 ermittelt wird, dass der gelesene Benutzertrimmer-AD-Wert sich von dem vorangehenden Benutzertrimmer-AD-Wert unterscheidet, schreitet der Ablauf zu Schritt S315 fort. In Schritt S315 wird der Wert des Registers uvr, welches den Benutzertrimmer-AD-Wert hält, in uvrprev gespeichert. Darauf folgend wird in Schritt S316 der A/D-Wandler 904 als ein Zufuhrziel bestimmt, um die durch den Temperatursensor 105 erfasste Temperatur zu lesen.
  • In Schritt S317 wird der A/D-Wandler 904 aktiviert. Es wird dann in Schritt S320 geprüft, ob der Rückgabecode 0 ist. Falls NEIN in Schritt S320, schreitet die Steuerung zu der A/D-Umwandlungs-Zeitablaufverarbeitung (die noch zu beschreiben ist) in Schritt S345 und den nachfolgenden Schritten, die in 55 gezeigt sind, fort.
  • Falls andererseits JA in Schritt S320, schreitet der Ablauf über Schritt S321 zu Schritt S322 fort, um zu prüfen, ob die erfasste Temperatur in der Nähe des Felds höher ist als eine vorbestimmte obere Grenztemperatur. Falls JA in Schritt S322, schreitet die Steuerung zu einer Temperatur-obere-Grenze-Routine (comp htmperr), die in 56 gezeigt ist, fort.
  • Falls andererseits NEIN in Schritt S322, schreitet der Ablauf zu Schritt S323 fort, um zu prüfen, ob die erfasste Temperatur in der Nähe des Felds niedriger ist als eine vorbestimmte untere Grenztemperatur. Falls JA in Schritt S323, schreitet die Steuerung zu einer Temperatur-untere-Grenze-Routine (comp ltmperr), die in 57 gezeigt ist, fort.
  • Ferner schreitet der Ablauf bei NEIN in Schritt S323 zu dem in 53 gezeigten Schritt S325 fort. In Schritt S325 wird geprüft, ob die erfasste Temperatur in der Nähe des Felds höher ist als eine vorbestimmte Grenztemperatur. Falls NEIN in Schritt S325, schreitet der Ablauf zu Schritt S326 fort, um zu prüfen, ob der erfasste Temperaturbereich einem Hochtemperaturbereich entspricht. Falls JA in Schritt S326, springt der Ablauf zu Schritt S230.
  • Falls andererseits NEIN in Schritt S326, schreitet der Ablauf von Schritt S326 zu Schritt S327 fort, um eine Signalverlauf-Änderungsroutine auszuführen. Darauf folgend wird in Schritt S328 ein Grenztemperatur für den Hochtemperaturbereich als ein neue Grenztemperatur festgelegt. In Schritt S329 wird ei ne Temperaturkompensationstabelle für den Hochtemperaturbereich ausgewählt. Der Ablauf schreitet dann zu Schritt S330 fort. Im Schritt S330 wird der Wert des Registers uvr, das den Benutzertrimmer-AD-Wert hält, als eine neue gemessene Temperatur registriert, und wird die Summe des AD-Werts des Temperatursensors 105 und der Bildqualität-Einstelltrimmerwert in advalue gespeichert. Dann schreitet der Ablauf zu Schritt S335 in 54 fort.
  • Falls andererseits in Schritt S325 ermittelt wird, dass die erfasste Temperatur in der Nähe des Felds höher ist als die Grenztemperatur, schreitet der Ablauf zu Schritt S331 fort, um zu prüfen, ob der erfasste Temperaturbereich einem Niedrigtemperaturbereich entspricht. Falls JA in Schritt S331, springt der Ablauf zu Schritt S330.
  • Falls andererseits NEIN in Schritt S331, schreitet der Ablauf von Schritt S331 zu Schritt S332 fort, um die Signalverlauf-Änderungsroutine auszuführen. In dieser Routine werden die Ansteuerbedingungen durch Nachschlagen in einer Signalverlauf-Datentabelle in der Temperaturkompensationstabelle entsprechend der erfassten Temperatur festgelegt, um einen Signalverlauf zu bestimmen, so dass der Signalverlauf in Entsprechung zu der Temperatur geändert werden kann und wird der Rückgabecode auf 0 festgelegt. Darauf folgend wird in Schritt S333 eine Grenztemperatur für den Niedrigtemperaturbereich als eine neue Grenztemperatur festgelegt. In Schritt S334 wird eine Temperaturkompensationstabelle für den Niedrigtemperaturbereich ausgewählt. Der Ablauf schreitet dann zu Schritt S330 fort.
  • Wenn der Ablauf von Schritt S330 zu Schritt S335 fortschreitet, wird eine 1HCode-Tabelle für die Zeitgebereinheit 902 in der Temperaturkompensationstabelle in Übereinstimmung mit dem Wert des Registers advalue, das die Summe des AD-Werts des Temperatursensors 105 und des Bildqualitäts-Einstelltrimmerwerts speichert, ausgelesen, und wird die ausgelesene Tabelle in einem Register clk in der Systemsteuereinheit 160 festgelegt. Darauffolgend wird in Schritt S336 der Wert des Registers clk in einem nicht gezeigten 16-Bit-Zeitgeber gesetzt.
  • In Schritt S337 wird der Wert des Registers clk inkrementiert, und wird der inkrementierte Wert als der 1HCode (hcode) ausgegeben, um in der Zeitgebereinheit 902 festgelegt zu werden.
  • In Schritt S338 wird eine VopCode-Tabelle für die Treiber-Steuereinrichtung 190 in der Temperaturkompensationstabelle in Übereinstimmung mit dem Wert des Registers advalue, das die Summe des AD-Werts des Temperatursensors 105 und des Bildqualität-Einstelltrimmerwerts speichert, ausgelesen. Darauf folgend wird in Schritt S339 der ausgelesene VopCode in dem D/A-Wandler der Vop-Steuereinrichtung 173 gesetzt.
  • In Schritt S339-2 wird ein Wert "300" in dem Temperaturkompensations-Zeitzähler (compc) gesetzt. Der Ablauf schreitet zu Schritt S340 fort.
  • In Schritt S340 wird der Wert des Registers advalue, das die Summe des AD-Werts des Temperatursensors 105 und des Bildqualität-Einstelltrimmerwerts speichert, als eine Code-Tabelle in hcode (einem Code zum Informieren des Hosts über das Verstreichen von 1H) festgelegt. Darauf folgend wird in Schritt S341 geprüft, ob die festgelegten Daten gleich dem vorangehenden Wert sind. Falls JA in Schritt S341, schreitet der Ablauf zu Schritt S310 fort.
  • Falls andererseits hcode nicht gleich dem vorangehenden Wert ist, schreitet der Ablauf zu Schritt S343 fort, und wird ein 1H-Code-Änderungsaufmerksamkeitssignal ausgewählt. IN Schritt S343 wird das ausgewählte Aufmerksamkeitssignal an die FLCD-Schnittstelle 2 übertragen. Der Ablauf schreitet dann zu Schritt S310 fort.
  • Falls in Schritt S322 in 52 ermittelt wird, dass die durch den Temperatursensor 105 erfasste Temperatur höher ist als die vorbestimmte obere Grenztemperatur, schreitet der Ablauf zu dem in 56 gezeigten Schritt S360 fort, und wird der A/D-Wandler 904 als ein Zufuhrziel bestimmt, um die durch den Temperatursensor 105 erfasste Temperatur zu lesen. In Schritt S361 wird der A/D-Wandler 904 aktiviert. Darauf folgend wird in Schritt S362 geprüft, ob der Rückgabecode 0 ist.
  • Falls NEIN in Schritt S362, schreitet die Steuerung zu der noch zu beschreibenden A/D-Umwandlungs-Zeitablaufverarbeitung in Schritt S345 und den nachfolgenden Schritten fort. Andererseits schreitet bei JA in Schritt S362 der Ablauf zu Schritt S363 fort, um zu prüfen, ob die durch den Temperatursensor 105 erfasste neu gelesene Temperatur höher ist als die vorbestimmte obere Grenztemperatur. Falls NEIN in Schritt S363, schreitet der Ablauf zu Schritt S321 in 52 fort.
  • Andererseits wird bei JA in Schritt S363 ermittelt, dass ein als der Temperatursensor dienender Thermistor abgetrennt ist, und schreitet der Ablauf zu Schritt S364 fort. In Schritt S364 wird der Fehlerzustand in errstat festgelegt, welches den Fehlerzustand angibt. Darauf folgend wird in Schritt S365 ein Thermistortrennungs-Fehlerbit in einem Selbstdiagnose-Ergebniscode "Diagnose" gesetzt. In Schritt S366 wird ein Thermistortrennungs-Aufmerksamkeitssignal ausgewählt. In Schritt S377 wird das ausgewählte Aufmerksamkeitssignal an die FLCD-Schnittstelle 2 übertragen. In Schritt S388 wird die LED 109 in den blinkenden Zustand versetzt, in welchem die LED 109 in kurzen Intervallen ein- und ausgeschaltet wird, um den Fehlerzustand anzuzeigen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S323 in 52 ermittelt wird, dass die durch den Temperatursensor 105 erfasste Temperatur niedriger als die vorbestimmte untere Grenztemperatur ist, schreitet der Ablauf zu dem in 57 gezeigten Schritt S390 fort, und wird der A/D-Wandler 904 als ein Zufuhrziel bestimmt, um die durch den Temperatursensor 105 erfasste Temperatur zu lesen. In Schritt S391 wird der A/D-Wandler 904 aktiviert. Darauf folgend wird in Schritt S392 geprüft, ob der Rückgabecode 0 ist. Falls NEIN in Schritt S392, schreitet die Steuerung zu der (noch zu beschreibenden) A/D-Umwandlungs-Zeitablaufverarbeitung in Schritt S345 und den nachfolgenden Schritten fort.
  • Andererseits schreitet bei JA in Schritt S392 der Ablauf zu Schritt S393 fort, um zu prüfen, ob die durch den Temperatursensor erfasste neu gelesene Temperatur niedriger als die vorbestimmte untere Grenztemperatur ist. Falls NEIN in Schritt S393, schreitet der Ablauf zu Schritt S321 in 52 fort.
  • Andererseits wird bei JA in Schritt S393 ermittelt, dass der als der Temperatursensor dienende Thermistor kurzgeschlossen ist, und schreitet der Ablauf zu Schritt S394 fort. In Schritt S394 wird der Fehlerzustand in errstat, das den Fehlerzustand angibt, festgelegt. Darauf folgend wird in Schritt S395 ein Thermistorkurzschluss-Fehlerbit in dem Selbstdiagnose-Ergebniscode "diagnose" gesetzt. In Schritt S396 wird ein Thermistorkurzschluss-Aufmerksamkeitssignal ausgewählt. In Schritt S397 wird das ausgewählte Aufmerksamkeitssignal an die FLCD-Schnittstelle 2 übertragen. In Schritt S398 wird die LED 109 in den blinkenden Zustand versetzt, in welchem die LED 109 in kurzen Intervallen ein- und ausgeschaltet wird, um den Fehlerzustand anzuzeigen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Ferner wird dann, wenn in dem entsprechenden vorstehend beschriebenen Schritt ermittelt wird, dass der Rückgabecode nicht 0 ist, ermittelt, dass ein A/D-Umwandlungs-Zeitablauf-Fehler aufgetreten ist, und schreitet der Ablauf zu Schritt S345 in 55 fort. In Schritt S345 wird der Fehlerzustand in errstat, das den Fehlerzustand anzeigt, festgelegt. Darauf folgend wird in Schritt S346 ein A/D-Umwandlung-Fehlerbit in dem Selbstdiagnose-Ergebniscode "diagnose" gesetzt. In Schritt S347 wird ein A/D-Umwandlungsfehler-Aufmerksamkeitssignal ausgewählt.
  • Darauffolgend wird in Schritt S348 das ausgewählte Aufmerksamkeitssignal an die FLCD-Schnittstelle 2 übertragen. In Schritt S349 wird die LED 109 in den blinkenden Zustand versetzt, in welchem die LED 109 in kurzen Intervallen ein- und ausgeschaltet wird, um den Fehlerzustand anzuzeigen. In Schritt S350 wird "ffH" in dem Rückgabecode festgelegt, wodurch diese Verarbeitung beendet wird. Der Ablauf kehrt dann zu der vorangehenden Routine zurück.
  • Wie vorstehend beschrieben wurde, beträgt in diesem Ausführungsbeispiel das Benutzertrimmer-Überwachungsintervall unabhängig von 1H 100 ms, und wenn der Benutzertrimmerwert der selbe bleibt wie der vorangehende Wert, endet die Verarbeitung ohne Temperaturkompensation; wenn der Benutzertrimmerwert sich ändert, wird die Temperaturkompensation durchgeführt. Auch wenn der Benutzertrimmerwert derselbe bleibt, wird die Temperatursteuerung in 30-Sekunden-Sntervallen durchgeführt.
  • Nachstehend wird die in 29 gezeigte Feldhaltverarbeitung unter Bezugnahme auf 58 beschrieben. In dieser Verarbeitung wird die Nachverarbeitung der Treiber-Steuereinrichtung 190 und des COM-Treibers 104 durchgeführt, um den Ansteuervorgang des FLC-Felds 150 anzuhalten.
  • In Schritt S401 wird SDI ausgegeben, um die Übertragung von Segmentdaten zu beginnen, und das FLC-Feld 150 beginnt den Abtastvorgang der nächsten Zeile. Dann werden die Zeilenpuffer geändert. In Schritt S402 wird eine Platzhalteradresse in dem Register CSADS 527 festgelegt. In Schritt S403 wartet die Steuerung auf das Vergleich-Unterbrechungsbit der Zeitgebereinheit 902 (d.h. bis zu dem Ansteuerstartzeitpunkt der Abtastadresse).
  • Danach werden in Schritt S404 Daten in das Register DST 528 geschrieben, um den 1H-Zeitgeber zu starten, wodurch die Ansteuersteuerung und die Anzeigedaten-Neuschreibsteuerung des FLC-Felds 150 durch den COM-Treiber 104 und die U- und L-SEG-Treiber 102 und 103 in der in 10 gezeigten Anordnung ausgeführt wird. In Schritt S405 wartet die Steuerung, bis das Signal DACT auf den niedrigen Pegel wechselt. Wenn das Signal DACT auf den niedrigen Pegel wechselt, wird die Zeitgebereinheit 902 in Schritt S406 gelöscht, und kehrt der Ablauf dann zu der vorangehenden Routine zurück. Nachstehend wird die Farbumschaltroutine in Schritt S131 in 27 und dergleichen im einzelnen unter Bezugnahme auf 59 beschrieben.
  • In Schritt S410 wird die Trimmerschnittstelle 174 aktiviert, um einen Graucode (GrayCode) als den Einstellwert des Farbeinstellschalters (Kontrastverstärkungsschalter) 108 zu lesen, welcher zur Farbeinstellung verwendet wird, d.h. den Wert (cevalue) des Kontrastverstärkungsschalters. In Schritt S411 wird geprüft, ob der gelesene Wert gleich dem vorangehenden Wert (ceold) des Kontrastverstärkungsschalters ist. Falls JA in Schritt S411, endet die Verarbeitung und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Andererseits schreitet bei NEIN in Schritt S411 der Ablauf von Schritt S411 über Schritt S412 zu Schritt S413 fort. In Schritt S413 wird eine grau-binäre Umwandlungsverarbeitung für den gelesenen Wert durchgeführt, um den Graucode in einen entsprechenden Binärcode umzuwandeln, und wird der umgewandelte Code in einem neuen Kontrastverstärkungswert (cecode) festgelegt. Ein CEcode-Änderungs-Aufmerksamkeitssignal wird in Schritt S414 ausgewählt und in Schritt S415 an die FLCD-Schnittstelle 2 übertragen. Dann kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Wie vorstehend beschrieben wurde, kann die FLCD 3 den Einstellwert des Farbeinstellschalters 108 (den Wert des Kontrastverstärkungsschalters) der FLCD-Schnittstelle 2 zuführen. 60 zeigt die detaillierte Anordnung des Farbeinstellschalters 108 der FLCD 3, und 61 zeigt die Beziehung zu dem Wert des Kontrastverstärkungsschalters.
  • Wie in 60 gezeigt ist, ist in diesem Ausführungsbeispiel der Farbeinstellschalter 108 eine Schaltung mit drei Umschaltern, und erzeugt einen Graucode mit acht Positionen in Entsprechung zu den EIN/AUS-Zuständen der Schalter, um eine hochpegelige Ausgabe entsprechend einem Umschaltschaltung-AUS-Zustand und eine niedrigpegelige Ausgabe entsprechend einem Umschaltschaltung-EIN-Zustand aufgrund des Vorhandenseins eines Pull-Up-Widerstands Rp der Trimmerschnittstelle 174 zu erhalten. Die Zustände der jeweiligen Signale sind wie in 61 gezeigt. In 61 weist eine Position 0 16 Gradationspegel, d.h. die kleinste Anzahl von Gradationspegeln als die grundlegende Spezifikation des FLC-Felds 150 an, und weist eine Position 7 etwa 32.000 Gradationspegel an.
  • Bei Empfang des durch Signale CESW definierten Graucodes wandelt die Systemsteuereinrichtung 160 en in 61 gezeigten Graucode in der Verarbeitung in Schritt S413 in einen binären Code um und sendet den umgewandelten binären Code in Schritt S415 an die FLCD-Schnittstelle 2. Die Übertragungsverarbeitung wurde vorstehend unter Bezugnahme auf 18 im einzelnen beschrieben.
  • Bei Empfang des Schalterwerts schreibt die FLCD-Schnittstelle 2 die Degamma-Tabelle in der Degamma-Schaltung 309 durch Nachschlagen in dem ROM 308 neu. Infolgedessen wird der Kontrast eines auf dem FLC-Feld 150 angezeigten Bilds geändert. Durch die Degamma-Schaltung 309 korrigierte und von dem Host 1 ausgegebene Bilddaten werden an die binäre Halbtonverarbeitungsschaltung 305 ausgegeben. Die binäre Halbtonverarbeitungsschaltung 305 wandelt 8-Bit breite R-, G- und B-Daten binär in 1-Bit breite R-, G- und B-Daten um und gibt darüber hinaus ein den Luminanzpegel angebendes binäres Signal aus.
  • Die Leistung-AUS-Sequenz in Schritt S57 in 20 wird nachstehend im einzelnen unter Bezugnahme auf 62 beschreiben. In diesem Ausführungsbeispiel ist die Leistung-AUS-Sequenz in den folgenden drei Fällen ausgeführt:
    • 1. Wenn die SW-Leistungsversorgung 120 ausgeschaltet wird, und das ACF-Signal aus der SW-Leistungsversorgung 120 freigegeben wird (nach dem Ende der Verarbeitung in 62 kehrt die Steuerung an den Eintrittspunkt einer Hardware-Rücksetzverarbeitung zurück);
    • 2. Wenn das Rücksetzsignal aus der FLCD-Schnittstelle 2 gesperrt ist (die Steuerung wartet, bis das Signal ZURÜCKSETZEN nach dem Ende der Verarbeitung in 62 gesperrt wird und kehrt dann an den Eintrittspunkt der Hardware-Rücksetzverarbeitung zurück); und
    • 3. Wenn das Signal EINSCHALTEN von der FLCD-Schnittstelle 2 gesperrt ist (in diesem Fall wartet die Steuerung, bis das Signal EINSCHALTEN nach dem Ende der Verarbeitung in 62 freigegeben wird und kehrt an den Eintrittspunkt der Hardware-Rücksetzverarbeitung zurück, nachdem das Signal EINSCHALTEN freigegeben ist).
  • In der Leistung-AUS-Sequenz wartet die Steuerung auf das Ende der 1H-Peridoe als der Abtastzeit der Treiber-Steuereinrich tung 190, d.h. wartet auf das Signal DACT, das das Ende von 1H angibt, in Schritt S420. Nachfolgend wird in Schritt S421 die Hintergrundbeleuchtungs-Steuereinrichtung 172 angewiesen, die BLSW auszuschalten, wodurch die Hintergrundbeleuchtungen ausgeschaltet werden. In den Schritten S422 bis S424 wird eine Schwarzlöschverarbeitung zum Schreiben von schwarzen Daten in alle Segmente des FLC-Felds 150 ausgeführt. Da das FLC-Felds 150 Anzeigedaten speichern kann, bleiben die vorangehenden Anzeigedaten auf dem Anzeigebildschirm angezeigt, bis diese Verarbeitung ausgeführt wird.
  • Im einzelnen werden in Schritt S422 der COM-Treiber 104 und die beiden Segmenttreiber 102 und 103 mit Energie versorgt, so dass alle Ausgänge VC auswählen. In Schritt S423 werden die Informationssignale für die Segmenttreiber 102 und 013 auf V4 als ein Informationssignalniveau zum Anzeigen dunkler Daten für (1H × 30) fixiert. In Schritt S424 wird VC für (1H × 30) fixiert. Mit der vorstehenden Steuerung werden alle Anzeigesegmente des FLC-Felds 150 durch Schwarz gelöscht.
  • Darauf folgend wird in Schritt S425 ein Signal DRVSW in den AUS-Zustand versetzt, um die Ausgabe der Flüssigkristall-Ansteuerspannung zu sperren. Nach dem Verstreichen von 2 ms schreitet der Ablauf zu Schritt S426 fort, und das Signal VEESW zum Versorgen der Ausgangskanal-Leistungsversorgung (VEE) der jeweiligen Treiberschaltung mit Energie wird in den AUS-Zustand versetzt. Danach endet dieser Verarbeitung, und der Ablauf kehrt zu der vorangehenden Routine zurück.
  • 63 ist ein Zeitverlaufsdiagramm, das die Leistung-AUS-Sequenz der Anzeigevorrichtung dieses Ausführungsbeispiels zeigt. In einem in 63 gezeigten Beispiel wird die Leistung-AUS-Sequenz aufgrund einer ACF-Erfassung, wenn das ACF-Signal gesperrt ist, aufgerufen.
  • In diesem Ausführungsbeispiel tauschen die FLCD-Schnittstelle 2 und die FLCD 3 verschiedene Arten von Steuerdaten über serielle Kommunikationen aus, und zu diesem Zweck führt die Systemsteuereinrichtung 160 der FLCD 3 die folgende Kommunikationssteuerung durch.
  • In der normalen Betriebsart, in welcher die normale Zeichenverarbeitung durchgeführt wird, wird eine Abfrage der Empfangs- und Sendepuffer des internen RAM 162 in 1H-Intervallen durchgeführt. In der statischen Betriebsart als den statischen Zustand der Schlafbetriebsart, in welcher alle Segmente durch Schwarz ausgelöscht sind, und der Wartebetriebsart wie beispielsweise einem nichtbeseitigbaren Fehlerzustand wird die Abfrage der Empfangs- und Sendepuffer jedes Mal dann durchgeführt, wenn die Übertragungs-/Empfangs-Verarbeitung der seriellen Kommunikation und die Übertragung aus dem Puffer abgeschlossen sind.
  • Zunächst wird der Empfangspuffer geprüft, und falls neue Empfangsdaten erfasst werden, wird die nachstehend zu beschreibende Empfangsverarbeitung durchgeführt. Wenn Übertragungsdaten in dem Übertragungsdatenpuffer gespeichert sind, wird eine Übertragungsverarbeitung durchgeführt.
  • In der vorstehend erwähnten Verarbeitung wird in dem Fall der normalen Zeichenverarbeitung die Verarbeitung bis hin zur Abfrage gleichzeitig mit dem Ansteuervorgang des FLC-Felds 150 durchgeführt. Wenn jedoch die Empfangsverarbeitung oder die Übertragungsverarbeitung aus dem Übertragungspuffer durchgeführt wird, wird die entsprechende Verarbeitung durchgeführt, nachdem der Ansteuervorgang angehalten ist. Es wird angemerkt, dass die Verarbeitung für den Übertragungs-/Empfangs-Befehl und den empfangenen Befehl nicht während eines Intervalls zwischen dem Einschalten bis zu der Ausgabe eines "Einheit Bereit"-Aufmerksamkeitssignals und während der Ausführung der Selbstdiagnose nicht durchgeführt wird, aber nach dem Ende einer solchen Verarbeitung durchgeführt wird.
  • Da die Kommunikationssteuersequenz wie vorstehend beschrieben ist, wird eine wiederholte Beschreibung derselben vermieden. In der internen Verarbeitung der FLCD 3 wird der folgende Betriebsablauf durchgeführt.
  • Das heißt, dass bei Empfang eines Befehls der Ansteuervorgang des FLC-Felds 150 angehalten wird, und die Verarbeitung des empfangenen Befehls und die Übertragung eines Zustands durchgeführt wird. In diesem Fall wird der übertragene Zustand gehalten, bis der nächste Befehl empfangen wird, da ein Zeiger nicht betätigt wird, bis der nächste Befehl empfangen ist, wie in den vorstehenden Flussdiagrammen erklärt wurde. Daher kann der Zustand bei Bedarf schnell neu gesendet werden, ohne irgendeinen speziellen Betriebsablauf zu erfordern. 64 zeigt den internen Verarbeitungszustand der FLCD 3 während diesem Intervall.
  • Darüber hinaus wird dann, wenn eine serielle Kommunikation in Antwort auf die Ausgabe eines Aufmerksamkeitssignals durchgeführt wird, der Aufmerksamkeitszustand ab dem Zeitpunkt festgelegt, wenn das Aufmerksamkeitssignal ausgegeben wird, bis ein Befehl (Aufmerksamkeitssignal Löschen) zum Löschen des Aufmerksamkeitszustands empfangen wird, und spricht die Steuerung während dieses Intervalls nur auf einen bestimmten Befehl an. Detaillierte Informationen (Aufmerksamkeitsinformationen) eines Aufmerksamkeitsereignisses werden während des Aufmerksamkeitszustands gehalten. 64 zeigt den internen Verarbeitungszustand der FLCD 3 während diesem Intervall.
  • Wenn ein Befehl in dem Aufmerksamkeitszustand empfangen wird, wird ein Zustand für den empfangenen Befehl übertragen, nachdem de Aufmerksamkeitszustand gelöscht ist. Andererseits wird GesendeterZustand für einen bestimmten Befehl nicht gehalten, so dass ein vorangehender Zustand gehalten wird, ohne aktualisiert zu werden. 66 zeigt den internen Verarbeitungszustand der FLCD 3 während diesem Intervall.
  • Die Puffersteuerung eines Übertragungsbilds, der Zustand und dergleichen in dem Übertragungsdatenpuffer wird nachstehend erklärt. Die FLCD 3 dieses Ausführungsbeispiels legt ein Übertragungsbild einschließlich der Übertragungsprioritätsreihenfolge, Haltevorganginformationen nach der Übertragung und der detaillierten Informationen (Aufmerksamkeitsinformationen) eines Aufmerksamkeitsereignisses zusätzlich zu den Übertragungsdaten bei der Übertragung eines Zustands und eines Aufmerksamkeitssignals fest. Wenn die vorangehende Übertragung nicht abgeschlossen oder ein Aufmerksamkeitssignal nicht gelöscht ist, wird die Pufferung in Übereinstimmung mit der Prioritätsreihenfolge durchgeführt, und werden die Über tragungs- und Haltevorgänge durchgeführt, wenn die Übertragung bereit ist.
  • 67 zeigt ein Beispiel des Übertragungsbilds in der vorstehend erwähnten Verarbeitung, und 68 zeigt ein Festlegungsbeispiel der Prioritätsreihenfolge in dem Übertragungsbild.
  • In diesem Ausführungsbeispiel kann unter Verwendung von Befehlen über serielle Kommunikationen ein Zugriff auf den Speicherraum der FLCD 3 erfolgen, und können ein Lesezugriff auf den Speicherraum des ROM 161/a ein Schreibzugriff auf den Speicherraum des RAM 162 erfolgen. In diesem Fall sind dann, wenn der Speicherraum, auf den über eine Kommunikation zugegriffen werden kann, als ein Zugriffsraum definiert ist, und die tatsächlichen Adressräume in dem ROM 161 und dem RAM 162 als ein realer Adressraum definiert sind, Speicherzugriffe abgebildet, um die Übertragungsmenge in seriellen Kommunikationen in diesem Ausführungsbeispiel zu reduzieren, so dass daher der reale Adressraum durch Zugriffe über serielle Kommunikationen nicht erkannt werden kann. Der 64-Kilobyte große Zugriffsraum wird auf wahlfreie Adressen in dem 16-Megabyte großen Adressraum in Einheiten von 4 Kilobytes abgebildet.
  • Nachstehend wird die Abbildung von Speicherzugriffen der FLCD 3 in diesem Ausführungsbeispiel unter Bezugnahme auf 69 beschrieben.
  • Ein durch einen Befehl über eine serielle Kommunikation angegebener Adressraum besteht aus 16 Bits, wie durch 1001 in 69 angegeben ist. Die unteren 12 Bits dieses Raums werden als die unteren 12 Bits des realen Adressraums verwendet, und die verbleibenden oberen 4 Bits werden als ein Zeiger auf eine Attributtabelle 1002 verwendet. In diesem Ausführungsbeispiel besteht die Attributtabelle 1002 aus insgesamt 16 Wörtern und kann durch 4 Bits angesprochen werden.
  • Die Attributtabelle 1002 wird durch einen 12 Bit breiten realen Adressabschnitt zum Ansprechen jedes von Blöcken, die in Einheiten von 4 Kilobyte unterteilt sind, in dem realen Adressraum und einen 4 Bit breiten Abschnitt zum Bestimmen eines Lese-/Schreib-Attributs jedes Blocks.
  • Wie vorstehend beschrieben wurde kann, da eine Abbildung unter Verwendung der Attributtabelle durchgeführt wird, der reale Adressraum mit einer größeren Kapazität durch eine kleinere Kommunikationsmenge im Zugriff stehen, wodurch die Kommunikationseffizienz verbessert wird.
  • Die vorstehend erwähnte serielle Kommunikationsverarbeitung dieses Ausführungsbeispiels mit der vorstehend erwähnten Steuerung wird nachstehend unter Bezugnahme auf die 70 bis 97 beschrieben. Zunächst wird die SC-Empfangsroutine in Schritt S190 in 31 nachstehend unter Bezugnahme auf die 70 bis 95 beschrieben.
  • In der SC-Empfangsverarbeitung wird in Schritt S430 in 70 geprüft, ob Empfangsdaten vorhanden sind. Falls NEIN in Schritt 430 kehrt der Ablauf direkt zurück. Andererseits schreitet bei JA in Schritt S430 der Ablauf von Schritt S430 zu Schritt S431 fort, um zu prüfen, ob der Empfang normal erfolgte. Falls NEIN in Schritt S431 schreitet der Ablauf zu Schritt S432 fort und wird ein Fehlerzustand in Übereinstimmung mit den Fehlerinhalten ausgewählt. Darauffolgend wird in Schritt S433 die Übertragungsverarbeitung des ausgewählten Fehlerzustands an die FLCD-Schnittstelle 2 ausgeführt.
  • Andererseits schreitet, falls in Schritt S431 ermittelt wird, dass der Empfang normal erfolgte, der Ablauf zu Schritt S434 fort, und werden die oberen 4 Bits eines empfangenen Befehls geprüft, um den Befehlstyp zu unterscheiden. In Schritt S436 wird eine der in den 71 bis 82 gezeigten Verarbeitungsbetriebsabläufen in Übereinstimmung mit der Anforderung des Befehls ausgeführt. Danach endet die Verarbeitung, und der Ablauf kehrt zu der vorangehenden Routine zurück.
  • Nachstehend werden die Verarbeitungsbetriebsabläufe entsprechend den empfangenen Befehlen in Schritt S435 erklärt.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (0x)h sind, wird die in 71 gezeigte Verarbeitung ausge führt. In Schritt S440 werden die verbleibenden unteren 4 Bits geprüft, um den Befehlstyp zu unterscheiden, und wird eine Verarbeitung entsprechend der Anforderung des Befehls in der SC-Empfangsverarbeitungsroutine 3 ausgeführt. Dann kehrt der Ablauf zu der vorangehenden Routine zurück. Die SC-Empfangsverarbeitungsroutine 3 wird später beschrieben.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (1x)h sind, wird die in 72 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da der Befehl der Selbstdiagnoseanweisung der FLCD 3 entspricht, die vorstehend erwähnte in 21 gezeigte Selbstdiagnoseroutine in Schritt S445 ausgeführt. Darauf folgend wird ein Zustand in Entsprechung zu dem Selbstdiagnoseergebnis in Schritt S446 ausgewählt, und wird in Schritt S447 der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (2x)h sind, wird die in 73 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da der Befehl die Host-ID mitteilt, in Schritt S450 geprüft, ob die empfangene Host-ID autorisiert ist. Falls die von der Host-Seite (der Seite der FLCD-Schnittstelle 2) gesendete Host-ID autorisiert ist, d.h. der Host ein solcher ist, für welchen eine Verbindung zugelassen ist, schreitet der Ablauf zu Schritt S451 fort und wird die empfangene Host-ID in einem vorbestimmten Speicherbereich gespeichert. Ein Normales-Ende-Zustand wird in Schritt S452 ausgewählt und erzeugt, und wird in Schritt S453 übertragen. Danach endet die Verarbeitung.
  • Falls andererseits in Schritt S456 ermittelt wird, dass die Host-ID nicht autorisiert ist, schreitet der Ablauf von Schritt S450 zu Schritt S454 fort, und wird ein Abnormales-Ende-Zustand (undefinierte Host-ID) ausgewählt und erzeugt. Der Ablauf schreitet dann zu Schritt S453 fort, um den Zustand an die FLCD-Schnittstelle 2 zu übertragen.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (3x)h sind, wird die in 74 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da der Befehl einer Anzeigemodus- Umschaltanweisung der FLCD 3 entspricht, ein Aufrufziel auf der Grundlage eines Übergangscodes in Schritt S455 unterschieden, und wird in Schritt S456 die vorstehend erwähnte Betriebsmodusroutine ausgeführt. Dann wird der Anzeigemodus so festgelegt, dass er einer von den drei unterscheidbaren ist, d.h. dem normalen, dem statischen und dem Schlafmodus. Die Verarbeitung endet, und der Ablauf kehrt zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (4x)h sind, wird die in 75 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da er Befehl die FLCD 3 in einen Mehrfachansteuermodus versetzt, der zusammen mit dem Befehl gesendet Mehrfachwert gelesen und in Schritt S460 gespeichert. In Schritt S461 wird ein Maskenmuster 1 durch Nachschlagen in einer Tabelle erhalten, und wird das erhaltene Maskenmuster gespeichert. Darauf folgend wird in Schritt S462 ein Maskenmuster 2 durch Nachschlagen in einer Tabelle erhalten, und wird das erhaltene Maskenmuster gespeichert. In Schritt S463 wird ein Normales-Ende-Zustand ausgewählt und erzeugt, und in Schritt S464 übertragen. Dann endet die Verarbeitung.
  • Auf der anderen Seite wird in einem Verwendungszustand durch einen normalen Benutzer dann, wenn in Schritt S434 ermittelt wird, dass die oberen 4 Bits größer als (4x)h sind, die in 76 gezeigte Verarbeitung durchgeführt. In Schritt S465 wird ein einen undefinierten Befehl anzeigender Fehler-Ende-Zustand ausgegeben, und kehrt der Ablauf dann zu der vorangehenden Routine zurück. Befehle größer als (8x)h sind solche zur Fehlerentfernung und werden in einem Verwendungszustand basierend auf einem Anwendungsprogramm für einen normalen Benutzer nicht verwendet.
  • Jedoch müssen bei der Einstellung eines Wartungsmodus (Fehlerbefreiungsmodus) (nicht gezeigt) Befehle größer als (8x)h zur Fehlerbefreiung verwendet werden, und in diesem Fall wird die in 76 gezeigte Verarbeitung nicht durchgeführt, sondern es können die in den 77 bis 82 gezeigten Verarbeitungsbetriebsabläufe ausgeführt werden. Die SC-Empfangs- Empfangsverarbeitung in dem Wartungsmodus wird nachstehend beschrieben. In diesem Fall werden zusätzlich zu den in den 71 bis 75 gezeigten Verarbeitungsbetriebsabläufen die folgenden Befehle empfangen und entsprechende Verarbeitungsbetriebsabläufe ausgeführt.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (8x)h sind, wird die in 77 gezeigte Verarbeitung ausgeführt. In diesem Fall ist der empfangene Befehl der "Hohen Speicher Beschreiben"-Befehl zum Anweisen, das obere Daten in dem Speicher (RAM 162) in der FLCD 3 geschrieben werden. Aus diesem Grund wird in Schritt S470 geprüft, ob der reale Adressraum des angegebenen Speichers sich in einem Schreibfreigabezustand befindet. Da dieser Befehl ausgeführt werden muss, nachdem die Datenschreibadresse durch die HH/MH/ML/LL-Adressfestlege-Befehle (die noch zu beschreiben sind) ausgeführt werden muss, wird der Prüfbetriebsablauf in Schritt S470 durch Prüfen des Zustandbits, das den Schreibfreigabe oder Schreibsperrzustand anzeigt, in der Attributtabelle, die durch Attributtabellen-Angabeinformationen in dem in 69 gezeigten Adressraum 1001 angegeben sind, welcher bei der Festlegung der Adresse erhalten wurde, erreicht.
  • Falls sich der angegebene reale Adressraum in dem Schreibfreigabezustand befindet, schreitet der Ablauf zu Schritt S471 fort, und werden Daten in dem festgelegten realen Adressraum vorübergehend geladen.
  • Die empfangenen Daten werden in Schritt S472 in den oberen 4 Bits festgelegt, und die geladenen Daten werden in Schritt S473 in dem festgelegten realen Adressraum gespeichert. Danach wird ein Normales-Ende-Zustand in Schritt S474 ausgewählt, und schreitet der Ablauf zu Schritt S475 fort. Der ausgewählte Zustand wird in Schritt S475 an die FLCD-Schnittstelle 2 übertragen. Diese Verarbeitung endet, und der Ablauf kehrt zu der vorangehenden Routine zurück.
  • Andererseits schreitet dann, wenn in Schritt S470 als das Prüfergebnis des Attributs ermittelt wird, dass der angegebene reale Adressraum sich nicht in dem Schreibfreigabezustand befindet, der Ablauf zu Schritt S476 fort, und wird ein Schreibsperrzustand ausgewählt. Der Ablauf schreitet dann zu Schritt S475 fort. Der ausgewählte Zustand wird in Schritt S475 an die FLCD-Schnittstelle 2 übertragen. Diese Verarbeitung endet, und der Ablauf kehrt zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (9x)h sind, wird die in 78 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da der Befehl der "Unteren Speicher Festlegen"-Befehl zum Anweisen, dass untere Daten in den Speicher (RAM 162) der FLCD 3 geschrieben werden, ist, in Schritt S480 geprüft, ob der angegebene reale Adressraum sich in einem Schreibfreigabezustand befindet, wie in Schritt S470.
  • Falls der angegebene reale Adressraum sich in dem Schreibfreigabezustand befindet, schreitet der Ablauf zu Schritt S481 fort, und werden Daten in dem festgelegten realen Adressraum vorübergehend geladen. Die empfangenen Daten werden in den unteren 4 Bits in Schritt S482 festgelegt, und die geladenen Daten werden in Schritt S483 erneut an der festgelegten Position des realen Adressraums gespeichert. Danach wird ein Normales-Ende-Zustand in Schritt S484 ausgewählt, und schreitet der Ablauf zu Schritt S485 fort. In Schritt S485 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Diese Verarbeitung endet, und der Ablauf kehrt zu der vorangehenden Routine zurück. Falls andererseits in Schritt S480 als ein Ergebnis des Prüfens des Attributs ermittelt wird, dass der angegebene reale Adressraum sich nicht in dem Schreibfreigabezustand befindet, der Ablauf zu Schritt S486 fort, um einen Schreibsperrzustand auszuwählen, und schreitet der Ablauf zu Schritt S485 fort. In Schritt S485 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (ax)h sind, wird die in 79 gezeigte Verarbeitung ausgeführt. In diesem Fall werden, da der Befehl die oberen 4 Bits (A15 bis A12) der Adressbits der Speicheradresse der FLCD 3 einschließlich des vorstehend erwähnten Datenschreibvorgangs festlegt, empfangene 4-Bit breite Daten, die in einem OP-Code des empfangenen Befehls enthalten sind, festgelegt und in Bits 15 bis 12 der Zugriffsraumadresse in Schritt S490 gespeichert.
  • In diesem Fall wird, da der Befehl einer Attributtabellenanweisung entspricht, der reale Adressraum in dem Schritt S491 geladen und werden die Bits 23 bis 12 des realen Adressraums in Schritt S492 gelöscht. Darauf folgend wird in Schritt S493 die Attributtabelle auf der Grundlage der empfangenen Daten nachgeschlagen. In Schritt S494 werden die Bits 15 bis 4 der Attributdaten in den Bits 23 bis 12 des realen Adressraums gespeichert. Dann wird das Lese-/Schreib-Attribut der Attributdaten gespeichert.
  • Danach wird ein Normales-Ende-Zustand in Schritt S497 ausgewählt, und schreitet der Ablauf zu Schritt S498 fort. In Schritt S498 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet dieser Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (bx)h sind, wird die in 80 gezeigte Verarbeitung ausgeführt. In diesem Fall werden, da der Befehl die oberen mittleren 4 Bits (A11 bis A8) der Adressbits der Speicheradresse der FLCD 3 einschließlich des vorstehend erwähnten Datenschreibvorgangs festlegt, empfangene 4-Bit breite Daten, die in einem OP-Code des empfangenen Befehls enthalten sind, festgelegt und in den Bits 11 bis 8 der Zugriffsraumadresse in Schritt S500 gespeichert.
  • In Schritt S501 werden die empfangenen Daten in den Bits 11 bis 8 des realen Adressraums festgelegt und gespeichert. Darauf folgend wird in Schritt S502 ein Normales-Ende-Zustand ausgewählt, und schreitet der Ablauf zu Schritt S503 fort. In Schritt S503 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (cx)h sind, wird die in 81 gezeigte Verarbeitung ausgeführt. In diesem Fall wird, da der Befehl die unteren mittleren 4 Bits (A7 bis A4) der Adressbits der Speicheradresse der FLCD 3 einschließlich des vorstehend erwähnten Datenschreibvorgangs festlegt, empfangene 4-Bit breite Daten, die in einem OP-Code des empfangenen Befehls enthalten sind, in Schritt S505 festgelegt und in den Bits 7 bis 4 der Zugriffsraumadresse in Schritt S505 gespeichert.
  • In Schritt S506 werden die empfangenen Daten festgelegt und in den Bits 7 bis 4 des realen Adressraums gespeichert. Darauf folgend wird in Schritt S507 ein Normales-Ende-Zustand ausgewählt, und schreitet der Ablauf zu Schritt S508 fort. In Schritt S508 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück. Falls in Schritt S434 ermittelt wird, dass die oberen 4 Bits (dx)h sind, wird die in 82 gezeigte Verarbeitung ausgeführt. In diesem Fall werden, da der Befehl die unteren 4 Bits (A3 bis A0) der Adressbits der Speicheradresse der FLCD 3 einschließlich des vorstehend erwähnten Datenschreibvorgangs festlegt, empfangene 4-Bit breite Daten, die in einem OP-Code des empfangenen Befehls enthalten sind, in Schritt S510 festgelegt und in den Bits 3 bis 0 der Zugriffsraumadresse in Schritt S510 gespeichert.
  • In Schritt S511 werden die empfangenen Daten festgelegt und werden die Bits 3 bis 0 des realen Adressraums gespeichert. Darauf folgend wird in Schritt S512 ein Normales-Ende-Zustand ausgewählt, und schreitet der Ablauf zu Schritt S513 fort. In Schritt S513 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Mit den vorstehend erwähnten Adressfestlegebefehlen wird eine Angabe des realen Adressraums mittels der in 69 gezeigten Adressabbildung realisiert, und können die vorstehend erwähnten Datenfestlegebefehle frei auf die Inhalte des Speichers der FLCD 3 von der Seite der FLCD-Schnittstelle 2 aus frei zugreifen. Beispielsweise kann unter Nutzung dieser Befehle das Steuerprogramm der FLCD leicht geschrieben und sehr leicht auf ein Programm einer höheren Version aktualisiert werden.
  • Die Leseverarbeitung der Speicherinhalte in dem vorstehend erwähnten Wartungsmodus wird später erklärt.
  • Die Verarbeitung bei Ausführung der SC-Empfangsverarbeitungsroutine 3 in Schritt S441 dann, wenn in Schritt S434 ermittelt wird, dass die oberen 4 Bits (0x)h sind, wird nachstehend im einzelnen beschrieben. In diesem Fall werden die in den 83 bis 95 gezeigten Betriebsabläufe in Abhängigkeit von dem Wert der unteren 4 Bits ausgeführt. Die folgende Erklärung wird in Übereinstimmung mit dem Wert der unteren 4 Bits gegeben.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 0 sind und dass insgesamt 8 Bits (00)h sind, wird, da der empfangene Befehl eine Einheits-ID-Anforderungsbefehl der FLCD 3 ist, die in 83 gezeigte Verarbeitung ausgeführt. In Schritt S520 wird die Einheits-ID der FLCD 3 in einem Zustand versetzt. In Schritt S521 wird der Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 1 sind und insgesamt 8 Bits (01)h sind, wird, da der empfangene Befehl ein Einheit-1H-Anforderungsbefehl der FLCD 3 ist, die in 84 gezeigte Verarbeitung ausgeführt. In Schritt S525 wird der gegenwärtige 1H-Code der FLCD 3 in einem Zustand versetzt. In Schritt S526 wird der Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 2 und insgesamt 8 Bits (02)h sind, wird, da der empfangene Befehl ein Befehl ist, der die FLCD 3 auffordert, ihre Einheit in Gang zu setzen und ein Signal BELEGT auszugeben, die in 85 gezeigte Verarbeitung ausgeführt. Es wird in Schritt S530 geprüft, ob die gegenwärtige Betriebsart der FLCD 3 der Wartezustand ist. Falls NEIN in Schritt S530, schreitet der Ablauf zu Schritt S531 fort, um den Betriebsmodus festzulegen. Daraufhin wird in Schritt S532 ein Normales-Ende-Zustand ausgewählt, und schreitet der Ablauf zu Schritt S533 fort. In Schritt S533 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S530 ermittelt wird, dass der gegenwärtige Betriebsmodus der Wartezustand ist, schreitet der Ablauf zu Schritt S534 fort, und wird ein Fehlerende-Zustand, der den bereits gestarteten Zustand anzeigt, festgelegt. Der Ablauf schreitet dann zu Schritt S533 fort, und der festgelegte Zustand wird an die FLCD-Schnittstelle 2 übertragen. Der Ablauf kehrt dann zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 3 und insgesamt 8 Bits (03)h sind, wird, da der empfangene Befehl ein Aufmerksamkeitsinformationen anfordernder Befehl ist, die in 86 gezeigte Verarbeitung ausgeführt. In Schritt S535 wird geprüft, ob die FLCD 3 in dem Aufmerksamkeitszustand ist. Falls JA in Schritt S535, schreitet der Ablauf zu Schritt S535 fort, um Aufmerksamkeitsinformationen festzulegen. Daraufhin werden in Schritt S535 die festgelegten Aufmerksamkeitsinformationen an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S535 ermittelt wird, dass ich die FLCD 3 nicht in dem Aufmerksamkeitszustand befindet, schreitet der Ablauf zu Schritt S538 fort, um einen Fehlerende-Zustand festzulegen, der anzeigt, dass die FLCD 3 nicht in dem Aufmerksamkeitszustand ist, und wird der festgelegte Zustand an die FLCD-Schnittstelle 2 in Schritt S537 übertragen. Danach kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 4 sind und insgesamt 8 Bits (04)h sind, wird, da der empfangene Befehl ein ein Aufmerksamkeitszustands-Bit anfordernder Befehl ist, die in 87 gezeigte Verarbeitung ausgeführt. In Schritt S540 wird geprüft, ob sich die FLCD 3 in dem Aufmerksamkeitszustand befindet. Falls JA in Schritt S540, schreitet der Ablauf zu Schritt S541 fort, um ein Aufmerksamkeitszustands-Bit zu setzen. Darauf folgend wird in Schritt S542 das das gesetzte Aufmerksamkeitszustands-Bit an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S540 ermittelt wird, dass sich die FLCD 3 nicht in dem Aufmerksamkeitszustand befindet, schreitet der Ablauf zu Schritt S543 fort, um einen Fehlerende-Zustand festzulegen, der anzeigt, dass sich die FLCD 3 nicht in dem Aufmerksamkeitszustand befindet, und wird der festgelegte Zustand an die FLCD-Schnittstelle 2 in Schritt S542 übertragen. Danach kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 5 sind und insgesamt 8 Bits (05)h sind, wird, da der empfangene Befehl ein den Anzeigemodus (normalen Anzeigemodus, statischen Modus oder Schlafmodus) der FLCD 3 anfordernder Befehl ist, die in 88 gezeigte Verarbeitung ausgeführt. In Schritt S545 wird der gegenwärtige Anzeigemodus der FLCD 3 in einen Zustand versetzt. In Schritt S546 wird der Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 6 sind und insgesamt 8 Bits (06)h sind, wird, da der empfangene Befehl ein ein Befehlen zugehöriger Zustand ist, die in 89 gezeigte Verarbeitung ausgeführt. Es wird in Schritt S550 geprüft, ob die FLCD 3 sich in dem Befehlshaltezustand befindet. Falls JA in Schritt S550, schreitet der Ablauf zu Schritt S551 fort, um den gehaltenen Befehl in einen Zustand festzulegen. Darauffolgend wird in Schritt S552 der festgelegte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Andererseits schreitet bei NEIN in Schritt S550 der Ablauf zu Schritt S553 fort, um einen Fehlerzustand festzulegen, und schreitet der Ablauf zu Schritt S552 fort. In Schritt S552 wird der festgelegte Fehlerzustand an die FLCD-Schnittstelle 2 übertragen, und kehrt der Ablauf dann zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 8 sind und insgesamt 8 Bits (08)h sind, und falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 8 sind und insgesamt 8 Bits (09)h sind, sind die empfangenen Befehle Befehle zum Auslesen der Inhalte der oberen und unteren 4 Bits des Speichers der FLCD 3 durch die Seite der FLCD-Schnittstelle 2. Dieser Befehl ist einer zum Fehlerbeseitigen, wie in dem vorstehend erwähnten Fall, in dem die oberen 4 Bits 8 bis d sind.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 8 sind und insgesamt 8 Bits (08)h sind, wird, da der empfangene Befehl ein Befehl zum Lesen der Inhalte der oberen 4 Bits des Speichers der FLCD 3 ist, die in 90 gezeigte Verarbeitung ausgeführt. Es wird in Schritt S555 geprüft, ob der angegebene reale Adressraum des Speichers in den Lesefreigabezustand versetzt ist. Da dieser Befehl ausgeführt werden muss, nachdem die Datenschreibadresse durch die HH/MH/ML/LL-Adressfestlege-Befehle (die noch zu beschreiben sind) ausgeführt werden muss, wird der Prüfvorgang in Schritt S555 durch Prüfen des Zustands-Bits erreicht, welches den Schreibfreigabe oder Schreibsperrzustand anzeigt, in der Attributtabelle, die durch Attributtabellen-Angabeinformationen in dem in 69 gezeigten Adressraum 1001, welcher bei dem Fetlegen der Adresse empfangen wurde.
  • Falls sich der angegebene reale Adressraum in dem Lesefreigabezustand befindet, schreitet der Ablauf zu Schritt S556 fort, und werden Daten auf dem festgelegten realen Adressraum geladen. In Schritt S557 werden die oberen 4 Bits in einen Zustand festgelegt. Darauf folgend wird in Schritt S558 der festgelegte Zustand an die FLCD-Schnittstelle 2 übertragen.
  • Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S555 als ein Ergebnis der Prüfung des Attributs ermittelt wird, dass sich der angegebene reale Adressraum nicht in dem Lesefreigabezustand befindet, schreitet der Ablauf zu Schritt S559 fort, um einen Lesesperrzustand auszuwählen. In Schritt S558 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits 8 sind und insgesamt 8 Bits (09)h sind, wird, da der empfangene Befehl ein Befehl zum Lesen der Inhalte der unteren 4 Bits des Speichers der FLCD 3 ist, die in 91 gezeigte Verarbeitung ausgeführt. Es wird in Schritt S560 geprüft, ob sich der angegebene reale Adressraum des Speichers in dem Lesefreigabezustand befindet. Da dieser Befehl ausgeführt werden muss, nachdem die Datenschreibadresse durch die HH/MH/ML/LL-Adressfestlege-Befehle (die noch zu beschreiben sind) ausgeführt werden muss, wird der Prüfvorgang in Schritt S560 durch Prüfen des Zustand-Bits erreicht, dass den Schreibfreigabe oder Schreibsperrzustand anzeigt, in der Attributtabelle, die durch Attributtabellen-Angabeinformationen in dem in 69 gezeigten Adressraum 1001, welcher bei der Festlegung der Adresse empfangen wurde.
  • Falls sich der angegebene reale Adressraum in dem Lesefreigabezustand befindet, schreitet der Ablauf zu Schritt S561 fort, und werden Daten auf dem festgelegten realen Adressraum geladen. In Schritt S562 werden die unteren 4 Bits auf einen Zustand festgelegt. Darauf folgend wird in Schritt S563 der festgelegte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S560 als ein Ergebnis des Prüfens des Attributs ermittelt wird, dass der angegebene reale Adressraum sich nicht in dem Lesefreigabezustand befindet, schreitet der Ablauf zu Schritt S564 fort, um einen Lese sperrzustand zu wählen. In Schritt S563 wird der ausgewählte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits a sind und insgesamt 8 Bits (0a)h sind, wird, da der empfangene Befehl ein Befehl zum Löschen des Aufmerksamkeitszustands ist, die in 92 gezeigte Verarbeitung ausgeführt. Es wird in Schritt S565 geprüft, ob sich die FLCD 3 in dem Aufmerksamkeitszustand befindet. Falls JA in Schritt S565, schreitet der Ablauf zu Schritt S565 fort. In Schritt S566 wird der Aufmerksamkeitszustand gelöscht, und wird ein Aufmerksamkeitsende-Zustand festgelegt. Darauffolgend wird in Schritt S567 der festgelegte Aufmerksamkeitsende-Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits in Schritt S565 ermittelt wird, dass sich die FLCD 3 nicht in dem Aufmerksamkeitszustand befindet, schreitet der Ablauf zu Schritt S568 fort, um einen Fehlerende-Zustand festzulegen, der anzeigt, dass sich die FLCD 3 nicht in dem Aufmerksamkeitszustand befindet, und wird der festgelegte Zustand in Schritt S567 an die FLCD-Schnittstelle 2 übertragen. Dann kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits b sind und insgesamt 8 Bits (0b)h sind, wird, da der empfangene Befehl ein FLCD-Kontrastverstärkungs-Übertragungsanforderungsbefehl ist, die in 93 gezeigte Verarbeitung ausgeführt. In Schritt S570 wird der CE (GrayCode) der FLCD 3 in einen binären Code umgewandelt. Diese Umwandlung wurde im einzelnen vorstehend beschrieben. Im Schritt S571 wird der in binäre Informationen umgewandelte Kontrastverstärkungswert als ein Zustand festgelegt. Darauf folgend wird in Schritt S572 der festgelegte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits c sind und insgesamt 8 Bits (0c)h sind, wird, da der empfangene Befehl ein Beschaffungsanforderungsbefehl des Mehrfachansteuermodus (Abtastmodus) der FLCD ist, die in 94 gezeigte Verarbeitung ausgeführt. In Schritt S575 wird MehrfachWert, welches den Abtastmodus der FLCD 3 anzeigt, als ein Zustand festgelegt. Darauf folgend wird in Schritt S576 der festgelegte Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls in Schritt S440 ermittelt wird, dass die unteren 4 Bits andere als die vorstehend erwähnten Codes sind (z.B. 7h, 0dh, 0e, 0fh), wird die in 95 gezeigte Verarbeitung ausgeführt. In Schritt S580 wird ein Fehlerende-Zustand, der einen undefinierten Befehl anzeigt, festgelegt. Darauf folgend wird in Schritt S581 der festgelegte Fehlerende-Zustand an die FLCD-Schnittstelle 2 übertragen. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Nachstehend wird die Übertragungsverarbeitung zu der FLCD-Schnittstelle 2 in der vorstehenden Beschreibung im einzelnen unter Bezugnahme auf 96 erklärt.
  • In Schritt S651 wird geprüft, ob ein SCI-Puffer, der als ein Hardwarepuffer zur Übertragung dient, leer ist. Falls NEIN in Schritt S651, schreitet der Ablauf zu Schritt S660 fort, um den Übertragungspuffer nach der nächsten Position von denjenigen mit höheren Prioritätspegeln, die in 68 gezeigt sind, zu durchsuchen. In Schritt S661 werden Daten an der Einfügeposition festgelegt. In Schritt S662 wird der Pufferzeiger (buffpointer) des SCI-Puffers aktualisiert, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls andererseits der SCI-Puffer leer ist, schreitet der Ablauf zu Schritt S652 fort, um zu prüfen, ob Übertragungsinformationen eine Priorität gleich oder kleiner als Ebene 3 der in 68 gezeigten Prioritätsreihenfolge haben. Falls NEIN in Schritt S652, schreitet der Ablauf zu Schritt S653 fort, um zu prüfen, ob sich die FLCD in dem Aufmerksamkeitszustand befindet. Falls JA in Schritt S653, schreitet der Ab lauf zu Schritt S660 fort; andernfalls schreitet der Ablauf zu Schritt S654 fort.
  • Falls andererseits Übertragungsinformationen eine Priorität gleich oder kleiner als Ebene 3 haben, schreitet der Ablauf zu Schritt S654 fort. In Schritt S654 wird geprüft, ob der SCI-Puffer leer ist. Falls NEIN in Schritt S654, schreitet der Ablauf zu Schritt S660 fort.
  • Falls andererseits JA in Schritt S654, schreitet der Ablauf zu Schritt S655 fort, und überträgt die Systemsteuereinrichtung 160 Daten, deren Übertragung durch den Pufferzeiger (buffpointer) des SCI-Puffers angegeben sind, an die FLCD-Schnittstelle 2. Daraufhin wird in Schritt S656 die Verarbeitung zum Aktualisieren des gegenwärtigen Haltzustands (d.h. der Verarbeitung zum Löschen des Haltzustands) ausgeführt, und wird der Übertragungspuffer in Schritt S657 aktualisiert. In Schritt S658 wird der Pufferzeiger (buffpointer) des SCI-Puffers aktualisiert, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Nachstehend wird die Haltzustand-Aktualisierungsverabeitung in Schritt S656 in der vorstehend erwähnten Verarbeitung im einzelnen unter Bezugnahme auf das Flussdiagramm in 97 beschrieben.
  • In Schritt S600 wird eine der folgenden Routinen in Übereinstimmung mit dem Gelöschthaltecode ausgewählt, um die Verarbeitung der ausgewählten Routine auszuführen. Das heißt, dass wenn der Löschcode 0 ist, da in Schritt S601 ermittelt wird, dass keine Verarbeitung erforderlich ist, der Ablauf direkt zu der vorangehenden Routine zurückkehrt.
  • Falls andererseits der Löschcode 3 ist, schreitet, da dies das Löschen des Aufmerksamkeitsbits anzeigt, der Ablauf von Schritt S605 zu Schritt S606 fort, und wird das Aufmerksamkeitsbit von holdstat, welches den Haltezustand der bzw. des übertragenen Zustands/Aufmerksamkeitssignals anzeigt, gelöscht. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls der Löschcode 3 ist, schreitet, da dies das Halten eines Aufmerksamkeitssignals anzeigt, der Ablauf von Schritt S610 zu Schritt S611 fort, und wird das übertragene Aufmerksamkeitsbild in Sendedaten, welches das übertragene Aufmerksamkeitsbild anzeigt, festgelegt. Darauf folgend wird in Schritt S612 das Aufmerksamkeitsbit von holdstat, welches den Haltezustand der bzw. des übertragenen Zustands/Aufmerksamkeitssignals anzeigt, festgelegt. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Ferner schreitet dann, wenn der Löschcode 4 ist, da dies das Löschen eines Zustands anzeigt, der Ablauf von Schritt S615 zu Schritt S616 fort, und wird das Zustandsbit von holdstat, das den Haltezustand der bzw. des übertragenen Zustands/Aufmerksamkeitssignals anzeigt, gelöscht. Dann endet diese Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Falls der Löschcode 5 ist, schreitet, da dies das Halten eines Zustands anzeigt, der Ablauf von Schritt S620 zu Schritt S621 fort, und wird das übertragene Zustandsbild in sendedstatus, das das übertragene Statusbild anzeigt, festgelegt. Darauf folgend wird in Schritt S622 das Zustandsbit von holdstat, welches den Haltezustand des übertragenen Zustands/Aufmerksamkeitssignals anzeigt, festgelegt. Dann endet die Verarbeitung, und kehrt der Ablauf zu der vorangehenden Routine zurück.
  • Ferner schreitet dann, wenn der Löschcode einen anderen Wert als die vorstehend erwähnten Werte hat, da es sich um einen Fehler handelt, der Ablauf von Schritt S625 zu Schritt S626 fort, und kehrt der Ablauf zu der vorangehenden Routine ohne jegliche Verarbeitung als ein Fehler zurück.
  • Wie vorstehend beschrieben wurde, hat in Übereinstimmung mit diesem Ausführungsbeispiel in dem Informationsverarbeitungssystem (oder Vorrichtung), da eine Anzeige (FLCD), die eine ferroelektrische Flüssigkristallzelle verwendet, welche ein sehr schmales Profil im Vergleich zu einer Kathodenstrahlröhre haben kann, als eine Einrichtung zum Realisieren einer vi suellen Ausdrucksfunktion von Informationen verwendet wird, Eigenschaften zum Speichern der angezeigten Inhalte aufweist, hat die FLCD eine Intelligenzfunktion des z.B. Kommunizierens mit der Host-Seite, um die gegenseitigen Zustände zu bestätigen, und kann sich automatisch selbst auf einen optimalen Zustand unabhängig von dem Zustand der Host-Seite einstellen, um die angezeigten Inhalte bei einem EIN-Schalten und AUS-Schalten des Systems nicht zu stören. Darüber hinaus kann die FLCD natürlich im Vergleich zu einer konventionellen Anzeigevorrichtung verwendet werden, und kann der Benutzer leicht den Zustand der Seite der Anzeigevorrichtung erkennen, da der Anzeigemodus der LED in Entsprechung zu dem Zustand der Anzeigevorrichtung geändert wird. Aus diesem Grund kann der Benutzer eine geeignete Maßnahme ergreifen.
  • Da die Anzeigegeschwindigkeit der FLCD sich in Abhängigkeit von ihrer Temperatur empfindlich ändert (die Geschwindigkeit wird höher, wenn die Temperatur höher wird), wird die Datenübertragungsperiode dementsprechend geändert, wodurch die Bildqualität verbessert wird.
  • Ferner kann, da anderer Kommunikationen als die Übertragung von Anzeigebilddaten an die FLCD unter Verwendung serieller Kommunikationen erreicht werden, eine hohe Datenübertragungsgeschwindigkeit von Anzeigebilddaten an die FLCD gewährleistet werden, und kann verhindert werden, dass sich die angezeigte Bildqualität verschlechtert.
  • In diesem Ausführungsbeispiel sind zwei Schnittstellen, d.h. der Bus 310, der exklusiv zur Übertragung von Bilddaten verwendet wird, und die serielle Kommunikationsleitung 311, die zum Austauschen von Befehlen und Aufmerksamkeitssignalen verwendet wird, zwischen der FLCD-Schnittstelle 2 und der FLCD 3 angeordnet. In der Praxis empfindet jedoch der Benutzer, da diese Schnittstellen in einem einzelnen Kabel untergebracht sind, und die FLCD-Schnittstelle 2 und die FLCD 3 über das einzelne Kabel verbunden sind, der Benutzer dies, als ob Daten über eine einzelne Schnittstelle übertragen würden, wodurch Verwirrungen bei der Verbindung von Verdrahtungsleitungen vermieden werden. Auch dann, wenn dieses Kabel abgetrennt wird, kann der Benutzer diesen Zustand leicht erkennen. Darüber hinaus kann auch dann, wenn die Zufuhr von Anzeigedaten von der Host-Seite zu der Seite der Anzeigevorrichtung angehalten wird, verhindert werden, dass die angezeigten Inhalte gestört werden.
  • Gemäß diesem Ausführungsbeispiel kann, da auf die Inhalte des ROM 161 und des RAM 162 der FLCD 3 in der Praxis von der Seite der FLCD-Schnittstelle 2 aus zugegriffen werden kann, mit jeder Situation zurechtgekommen werden. Ferner wird in diesem Fall anstelle des Sendens der gesamten Adresse eines im Zugriff befindlichen Speichers die Attributtabelle verwendet, um die Adressübertragungsmenge stark zu reduzieren, ohne die Übertragung von Bildanzeigeinformationen zu beeinflussen. Aus diesem Grund können solche Adressdaten hinreichend über die serielle Kommunikation gesendet werden.
  • Darüber hinaus können die Lese- und Schreib-Freigabebereiche leicht und verlässlich durch die Attributtabelle angegeben werden, und kann der Speicherplatz leicht festgelegt werden.
  • Ferner hat dieser zugängliche Speicherplatz keine Begrenzung, und kann die Seite der FLCD-Schnittstelle 2 (die Seite des Host 1) die Steuersequenz der Anzeigevorrichtung im einzelnen erkennen. Zum Beispiel dann, wenn diese Speicherzugrifffunktion während des Herstellungsprozesses verwendet wird, kann der Steuerzustand der Anzeigevorrichtung präzise analysiert werden, und können alle Zustände abgegriffen werden.
  • Ferner kann, da zumindest ein Wort in der Attributtabelle durch die Host-Seite neu geschrieben werden kann, auf den gesamten Speicher frei zugegriffen werden, und kann eine Fehlerbefreiung der Anzeigevorrichtung wirkungsvoll durchgeführt werden. Ferner kann, da Informationen, die angeben, ob die Adresse normal festgelegt ist oder nicht, von der FLCD 3 zu der FLCD-Schnittstelle 2 vor einem Zugriff zugeführt wird, verhindert werden, dass die FLCD-Schnittstelle 2 Daten an einer falschen Adressposition aufgrund eines Adressfestlegefehlers ausliest.
  • Es wird angemerkt, dass die Erfindung auf entweder ein durch eine Vielzahl von Geräten gebildetes System oder eine aus einem einzelnen Gerät bestehende Vorrichtung angewandt werden kann. Darüber hinaus kann die Erfindung natürlich auf einen Fall angewandt werden, in dem die Erfindung durch Bereitstellen eines Programms für das System oder die Vorrichtung erreicht wird.
  • Die Ziele der vorliegenden Erfindung werden auch durch Bereitstellen eines Speichermediums, welches einen Programmcode eines Softwareprogramms aufzeichnet, das die Funktionen der vorstehenden Ausführungsbeispiele realisieren kann, für das System oder die Vorrichtung und Auslesen und Ausführen des in dem Speichermedium durch einen Computer (oder eine CPU, MPU oder dergleichen) des Systems oder der Vorrichtung erreicht.
  • In diesem Fall realisiert der aus dem Speichermedium ausgelesene Programmcode selbst die Funktionen der vorstehenden Ausführungsbeispiele, und bildet das Speichermedium, welches den Programmcode speichert, die vorliegende Erfindung.
  • Als Speichermedium zum Bereitstellen des Programmcodes kann zum Beispiel eine Diskette, eine Festplatte, eine optische Platte, eine magneto-optische Platte, eine CD-ROM, eine CD-R, ein Magnetband, eine Karte mit nichtflüchtigem Speicher, ein ROM und dergleichen verwendet werden.
  • Die Funktionen des vorstehend erwähnten Ausführungsbeispiels können nicht nur durch Ausführen des ausgelesenen Programmcodes durch den Computer realisiert werden, sondern auch dadurch, dass einige oder alle tatsächlichen Verarbeitungsbetriebsabläufe durch ein auf dem Computer laufendes Betriebssystem auf der Grundlage einer Anweisung des Programmcodes ausgeführt werden.
  • Ferner können die Funktionen des vorstehend erwähnten Ausführungsbeispiels dadurch realisiert werden, dass einige oder alle von tatsächlichen Verarbeitungsbetriebsabläufen durch eine CPU oder dergleichen ausgeführt werden, die in einer Funktionserweiterungskarte oder einer Funktionserweiterungseinheit angeordnet sind, welche in den Computer eingesetzt oder mit diesem verbunden ist und den von dem Speichermedium ausgelesenen Programmcode empfängt.
  • <Vorteil der vorliegenden Erfindung>
  • Wie vorstehend beschrieben wurde, kann gemäß der vorliegenden Erfindung der Verbindungs-/Trennungs-Zustand des Verbindungskabels leicht erkannt werden, und kann eine geeignete Maßnahme ergriffen werden.
  • Ferner kann auch dann, wenn die Anzeige eine Speicherfunktion der angezeigten Inhalte hat, verhindert werden, dass der Anzeigezustand auf dem Anzeigebildschirm durch die verbleibenden angezeigten Inhalte gestört wird. Wenn das Verbindungskabel nicht normal angeschlossen ist, wird die Anzeigesteuerung angehalten, um zu verhindern, dass unnötige Informationen auf dem Anzeigebildschirm verbleiben. Ferner wird dann, wenn das Verbindungskabel abgetrennt wird, eine Initialisierungsverarbeitung ausgeführt, um einen Betriebsfehler in einem Fall, in dem andere Abnormalitäten aufgetreten sind, zu verhindern.
  • Da offensichtlich viele sich stark unterscheidende Ausführungsbeispiele der Erfindung gemacht werden können, ohne den Sinn und den Schutzumfang derselben zu verlassen, ist ohne weiteres verständlich, dass die Erfindung nicht auf die bestimmten Ausführungsbeispiele derselben beschränkt ist, außer wie in den beigefügten Patentansprüchen definiert.
  • In einer Anzeigevorrichtung zum Empfangen und Anzeigen von Anzeigebilddaten wird erfasst, ob ein Kabel von einem Schnittstellenstecker zum Empfangen von Anzeigedaten abgetrennt ist, erfasst. Falls der Abtrennungszustand erfasst wird, wird ein vorbestimmter Anzeigeabschnitt angesteuert, um über diesen Zustand zu informieren.

Claims (11)

  1. Anzeigevorrichtung, welche eine Kommunikationseinrichtung (4) zum Ausführen einer Kommunikation mit einer externen Vorrichtung (1, 2) über ein Schnittstellenkabel (7) umfasst und von der externen Vorrichtung übertragene Anzeigebilddaten auf einem Anzeigeschirm (150) einer Anzeige (3) anzeigen kann, umfassend: einen Verbinder (15), welcher das Schnittstellenkabel verbinden kann, das die Kommunikation mit der externen Vorrichtung durchführt; eine Erfassungseinrichtung (160; S67) zum Erfassen, ob das Schnittstellenkabel mit dem Verbinder verbunden ist oder nicht; eine Erkennungseinrichtung (160; S58) zum Erkennen eines Verbindungs-/Trennungszustands des Schnittstellenkabels auf der Grundlage eines Erfassungsergebnisses der Erfassungseinrichtung; und eine Informationseinrichtung (109) zum Mitteilen eines Erkennungsergebnisses der Erkennungseinrichtung; gekennzeichnet durch eine Initialisierungseinrichtung (160; S41, S57) zum Durchführen einer Initialisierungsverarbeitung der Vorrichtung, wenn die Erkennungseinrichtung die Trennung des Schnittstellenkabels erfasst, wobei die Initialisierungseinrichtung eine Löschungsverarbeitung (S422–S424) zum Schreiben der gleichen Daten in allen Segmenten des Anzeigeschirms (150) aufweist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Informationseinrichtung das Erkennungsergebnis des Verbindungs-/Trennungszustands des Schnittstellenkabels durch Ändern eines Anzeigemodus einer zusätzlich zu dem Anzeigeschirm angeordneten Anzeigeeinrichtung (109) mitteilt.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Anzeigeeinrichtung eine Leuchtdiode umfasst und die Informationseinrichtung das Erkennungsergebnis des Verbindungs-/Trennungszustands des Schnittstellenkabels durch Ausschalten der Leuchtdiode bei Erfassung der Trennung des Schnittstellenkabels mitteilt.
  4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Anzeige eine Funktion zum Halten eines Anzeigezustands eines Bilds aufweist.
  5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Anzeige eine ferroelektrische Flüssigkristallanzeige umfasst.
  6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Anzeige eine Hintergrundbeleuchtung (131–134) umfasst, Informationen unter Verwendung von durch die Hintergrundbeleuchtung emittiertem und durch die ferroelektrische Flüssigkristallanzeige übertragenem Licht anzeigt, und zumindest in einem Anzeigebetriebsmodus, in welchem Informationen durch Einschalten der Hintergrundbeleuchtung angezeigt werden, und einem Leistungseinsparbetriebsmodus, in welchem die Hintergrundbeleuchtung ausgeschaltet ist, arbeiten kann, und die Anzeigeeinrichtung so gesteuert wird, dass sie blinkt.
  7. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Anzeigeanhalteeinrichtung (160; S53) zum Anhalten der Anzeigesteuerung der Anzeige, wenn die Erkennungseinrichtung die Trennung des Schnittstellenkabels erfasst.
  8. Anzeigeverfahren für eine Anzeigevorrichtung, welche eine Kommunikationseinrichtung (4) zum Ausführen einer Kommunikation mit einer externen Vorrichtung (1, 2) über ein Schnittstellenkabel (7) umfasst und von der externen Vorrichtung übertragene Anzeigebilddaten auf einem Anzeigeschirm (150) einer Anzeige (3) anzeigen kann, wobei die Anzeigevorrichtung die folgenden Schritte durchführt: einen Erkennungsschritt (S67) zum Erkennen eines Verbindungs-/Trennungszustands des Schnittstellenkabels zu/von einem Verbinder (15), welcher das Schnittstellenkabel verbinden kann, das die Kommunikation mit der externen Vorrichtung durchführt; und einen Informationsschritt (S68) zum Mitteilen eines Erkennungsergebnisses; gekennzeichnet durch einen Initialisierungsschritt (S41, S57) zum Durchführen einer Initialisierungsverarbeitung der Vorrichtung, wenn der Erkennungsschritt die Trennung des Schnittstellenkabels erfasst, wobei der Initialisierungsschritt einen Löschungsschritt (S422–S424) zum Schreiben der gleichen Daten in allen Segmenten des Anzeigeschirms (150) aufweist.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Informationsschritt den Schritt des Mitteilens des Erkennungsergebnisses des Verbindungs-/Trennungszustands des Schnittstellenkabels durch Ändern eines Anzeigemodus einer zusätzlich zu dem Anzeigeschirm angeordneten Anzeigeeinrichtung (109) beinhaltet.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Anzeigeeinrichtung eine Leuchtdiode (109) umfasst und der Informationsschritt den Schritt des Mitteilens des Erkennungsergebnisses des Verbindungs-/Trennungszustands des Schnittstellenkabels durch Ausschalten der Leuchtdiode beinhaltet.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Anzeige eine ferroelektrische Flüssigkristallanzeige umfasst, welche eine Hintergrundbeleuchtung (131–134) umfasst, und eine Funktion zum Halten eines Anzeigezustands eines Bilds aufweist, und zumindest in einem Anzeigebetriebsmodus, in welchem Informationen durch Einschalten der Hintergrundbeleuchtung angezeigt werden, und einem Leistungseinsparbetriebsmodus, in welchem die Hintergrundbeleuchtung ausgeschaltet ist, arbeiten kann, und die Anzeigeeinrichtung so gesteuert wird, dass sie blinkt.
DE69625278T 1995-06-02 1996-05-31 Anzeigeeinrichtung mit Erkennung der Trennung eines Anschlusskabels und Verfahren dafür Expired - Lifetime DE69625278T3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7136651A JPH08328516A (ja) 1995-06-02 1995-06-02 表示装置及び方法
JP13665195 1995-06-02

Publications (3)

Publication Number Publication Date
DE69625278D1 DE69625278D1 (de) 2003-01-23
DE69625278T2 DE69625278T2 (de) 2003-09-04
DE69625278T3 true DE69625278T3 (de) 2007-07-12

Family

ID=15180318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69625278T Expired - Lifetime DE69625278T3 (de) 1995-06-02 1996-05-31 Anzeigeeinrichtung mit Erkennung der Trennung eines Anschlusskabels und Verfahren dafür

Country Status (5)

Country Link
US (1) US6067645A (de)
EP (1) EP0745930B2 (de)
JP (1) JPH08328516A (de)
KR (1) KR100258422B1 (de)
DE (1) DE69625278T3 (de)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478757B2 (ja) 1999-02-26 2003-12-15 キヤノン株式会社 画像表示制御方法及び装置
US6496563B1 (en) * 1999-09-27 2002-12-17 Christopher M Bacon X-ray tube driver
JP2002051195A (ja) * 2000-08-02 2002-02-15 Canon Inc 画像読み取り装置、その制御方法、画像処理システム、及び記憶媒体
US7064740B2 (en) 2001-11-09 2006-06-20 Sharp Laboratories Of America, Inc. Backlit display with improved dynamic range
WO2004086348A1 (en) * 2003-03-25 2004-10-07 Canon Kabushiki Kaisha Driving method of display apparatus in which a handwriting can be overweitten on the displayed image
US7623105B2 (en) * 2003-11-21 2009-11-24 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive color
US20050248553A1 (en) * 2004-05-04 2005-11-10 Sharp Laboratories Of America, Inc. Adaptive flicker and motion blur control
US7872631B2 (en) 2004-05-04 2011-01-18 Sharp Laboratories Of America, Inc. Liquid crystal display with temporal black point
US7602369B2 (en) * 2004-05-04 2009-10-13 Sharp Laboratories Of America, Inc. Liquid crystal display with colored backlight
US8395577B2 (en) 2004-05-04 2013-03-12 Sharp Laboratories Of America, Inc. Liquid crystal display with illumination control
US7505018B2 (en) * 2004-05-04 2009-03-17 Sharp Laboratories Of America, Inc. Liquid crystal display with reduced black level insertion
US7777714B2 (en) 2004-05-04 2010-08-17 Sharp Laboratories Of America, Inc. Liquid crystal display with adaptive width
US7898519B2 (en) 2005-02-17 2011-03-01 Sharp Laboratories Of America, Inc. Method for overdriving a backlit display
US8050511B2 (en) 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
US8050512B2 (en) * 2004-11-16 2011-11-01 Sharp Laboratories Of America, Inc. High dynamic range images from low dynamic range images
US7525528B2 (en) * 2004-11-16 2009-04-28 Sharp Laboratories Of America, Inc. Technique that preserves specular highlights
CN101142612A (zh) * 2005-03-29 2008-03-12 富士通株式会社 液晶显示装置
US7473745B2 (en) * 2005-09-02 2009-01-06 Equistar Chemicals, Lp Preparation of multimodal polyethylene
US20070076006A1 (en) * 2005-09-30 2007-04-05 Knepper Lawrence E Detection of displays for information handling system
US9143657B2 (en) 2006-01-24 2015-09-22 Sharp Laboratories Of America, Inc. Color enhancement technique using skin color detection
US8121401B2 (en) 2006-01-24 2012-02-21 Sharp Labortories of America, Inc. Method for reducing enhancement of artifacts and noise in image color enhancement
US8941580B2 (en) * 2006-11-30 2015-01-27 Sharp Laboratories Of America, Inc. Liquid crystal display with area adaptive backlight
JP2009145874A (ja) * 2007-12-11 2009-07-02 Lg Display Co Ltd 液晶表示装置
KR101307552B1 (ko) * 2008-08-12 2013-09-12 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4941502B2 (ja) * 2009-04-27 2012-05-30 ブラザー工業株式会社 画像形成装置、及び、画像形成方法
KR101560412B1 (ko) 2009-07-03 2015-10-14 엘지디스플레이 주식회사 액정표시장치
KR20110053744A (ko) * 2009-11-16 2011-05-24 삼성전자주식회사 디스플레이장치 및 그 화질조정방법
KR20120053380A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 Ｌｃｄ 장치 및 이에 적용되는 온도 보상 방법
JP5919624B2 (ja) * 2011-02-04 2016-05-18 セイコーエプソン株式会社 頭部装着型表示装置および頭部装着型表示装置の制御方法
US10083639B2 (en) 2011-02-04 2018-09-25 Seiko Epson Corporation Control device for controlling image display device, head-mounted display device, image display system, control method for the image display device, and control method for the head-mounted display device
WO2013190628A1 (ja) * 2012-06-18 2013-12-27 Ｎｅｃディスプレイソリューションズ株式会社 ディスプレイ装置、ディスプレイ装置の調整方法
JP6186781B2 (ja) * 2013-03-19 2017-08-30 セイコーエプソン株式会社 制御装置、電気光学装置、電子機器および制御方法
US9959826B2 (en) 2013-06-27 2018-05-01 Sharp Kabushiki Kaisha Liquid crystal display device
US20170032746A1 (en) * 2015-07-31 2017-02-02 Shenzhen China Star Optpelectronics Technology Co. Ltd. Driving circuit communication method, communication device and system of tft-lcd
WO2018073706A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device and operating method thereof
CN108599671A (zh) * 2018-06-29 2018-09-28 常州机电职业技术学院 伺服驱动器逆变电路检测仪
KR20210111385A (ko) 2020-03-02 2021-09-13 삼성디스플레이 주식회사 표시 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527250A (en) * 1980-09-11 1985-07-02 Allen-Bradley Company Video computer terminal with detachable intelligent keyboard module
JPS6276357A (ja) * 1985-09-27 1987-04-08 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2579933B2 (ja) * 1987-03-31 1997-02-12 キヤノン株式会社 表示制御装置
DE69026428T2 (de) * 1989-06-23 1996-09-12 Toshiba Kawasaki Kk Personalcomputer zum Einstellen von normaler oder inverser Anzeige, externer Geräte und automatischer Bildschirmabschaltung beim Einstellvorgang
WO1991020075A1 (en) * 1990-06-18 1991-12-26 Seiko Epson Corporation Flat displaying device and device for driving displaying elements
JPH04137944A (ja) * 1990-09-28 1992-05-12 Nec Corp プロトコル解析装置
JP2578251B2 (ja) * 1990-11-09 1997-02-05 シャープ株式会社 画像表示装置
JPH04242790A (ja) * 1991-01-08 1992-08-31 Toshiba Corp 電子機器
DE69221341T2 (de) * 1991-02-04 1998-02-12 Ibm Multimedienerweiterungseinheit
EP0520454B1 (de) * 1991-06-26 1998-10-14 Kabushiki Kaisha Toshiba Anzeigesteuersystem zur Bestimmung des Anschlusses eines wahlweisen Anzeigegerätes mittels einer Farbtafel
JP2868650B2 (ja) * 1991-07-24 1999-03-10 キヤノン株式会社 表示装置
JP3082372B2 (ja) * 1991-12-04 2000-08-28 松下電器産業株式会社 機器接続状況検証装置
JP3084114B2 (ja) * 1992-01-06 2000-09-04 パイオニア株式会社 カーステレオ
KR960001045B1 (ko) * 1992-03-25 1996-01-17 삼성전자주식회사 통제기의 접속유무 검출방법 및 회로
US5483634A (en) * 1992-05-19 1996-01-09 Canon Kabushiki Kaisha Display control apparatus and method utilizing first and second image planes
US5613103A (en) * 1992-05-19 1997-03-18 Canon Kabushiki Kaisha Display control system and method for controlling data based on supply of data
JP3184613B2 (ja) * 1992-06-22 2001-07-09 キヤノン株式会社 表示制御装置及び方法
DE4229566C2 (de) * 1992-09-04 1996-08-29 Rosenberger Hochfrequenztech Verfahren und Vorrichtung zur automatischen Erkennung eines über eine Stecker-Buchsenverbindung an ein Versorgungsgerät angeschlossenen Anschlußgerätes

Also Published As

Publication number Publication date
EP0745930A1 (de) 1996-12-04
KR970002829A (ko) 1997-01-28
EP0745930B2 (de) 2006-12-20
DE69625278D1 (de) 2003-01-23
DE69625278T2 (de) 2003-09-04
JPH08328516A (ja) 1996-12-13
KR100258422B1 (ko) 2000-06-01
EP0745930B1 (de) 2002-12-11
US6067645A (en) 2000-05-23

Similar Documents

Publication Publication Date Title
DE69625278T3 (de) Anzeigeeinrichtung mit Erkennung der Trennung eines Anschlusskabels und Verfahren dafür
KR100229379B1 (ko) 디스플레이 장치, 디스플레이 시스템 및 디스플레이 제어방법
KR100256190B1 (ko) 디스플레이 장치, 디스플레이 시스템, 및 디스플레이 시스템을 위한 디스플레이 제어 방법
JP2868650B2 (ja) 表示装置
EP0519717A2 (de) Anzeigegerät
KR940002293B1 (ko) 구동장치와 디스플레이 시스템
US5880702A (en) Display control apparatus and method
EP0525786B1 (de) Anzeigesteuergerät
KR100770543B1 (ko) 액정표시장치와 그 구동방법
EP0358486A2 (de) Methode zum Betrieb einer Flüssigkristallanzeige
EP0579359A1 (de) Verfahren und Einrichtung zur Steuerung einer Anzeige
US5894297A (en) Display apparatus
EP0579498B1 (de) Anzeigesteuerungsvorrichtung
JPH05210085A (ja) 表示制御装置
EP0592801B1 (de) Verfahren und Einrichtung zur Steuerung einer Anzeige
JP3618824B2 (ja) 表示装置及び表示装置の表示制御方法
JP3793214B2 (ja) 表示装置及びその制御方法
JP3673555B2 (ja) 表示装置、表示システム及び表示システムの表示制御方法
JPH08331488A (ja) 表示システム及び表示システムにおける表示制御方法
JP3372306B2 (ja) マトリックス型液晶表示装置
JP2008122688A (ja) 情報表示装置および駆動方法
JPH09198016A (ja) 画像表示方法とその装置
JPH07160230A (ja) 表示装置

Legal Events

Date Code Title Description
8363 Opposition against the patent
8366 Restricted maintained after opposition proceedings