DE69628161T2 - Eine löthöckerstruktur für ein mikroelektronisches substrat - Google Patents

Eine löthöckerstruktur für ein mikroelektronisches substrat Download PDF

Info

Publication number
DE69628161T2
DE69628161T2 DE69628161T DE69628161T DE69628161T2 DE 69628161 T2 DE69628161 T2 DE 69628161T2 DE 69628161 T DE69628161 T DE 69628161T DE 69628161 T DE69628161 T DE 69628161T DE 69628161 T2 DE69628161 T2 DE 69628161T2
Authority
DE
Germany
Prior art keywords
solder
section
metallurgical
bump
solder structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69628161T
Other languages
English (en)
Other versions
DE69628161D1 (de
Inventor
A. Glenn RINNE
Daniel Joseph MIS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unitive International Ltd
Original Assignee
Unitive International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unitive International Ltd filed Critical Unitive International Ltd
Publication of DE69628161D1 publication Critical patent/DE69628161D1/de
Application granted granted Critical
Publication of DE69628161T2 publication Critical patent/DE69628161T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

  • BEREICH DER ERFINDUNG
  • Die vorliegende Erfindung betrifft den Bereich mikroelektronischer Bauelemente und insbesondere Lötkontakthügel für mikroelektronische Bauelemente.
  • HINTERGRUND DER ERFINDUNG
  • In mikroelektronischen Hochleistungsbauelementen kommen häufig Lotperlen oder Lötkontakthügel zur Herstellung von elektrischen und mechanischen Verbindungen mit anderen mikroelektronischen Bauelementen zum Einsatz. So kann zum Beispiel ein Größtintegrationschip (VLSI) unter Verwendung von Lotperlen oder Lötkontakthügeln mit einer Leiterplatte oder einem anderen Packungssubstrat der nächsten Ebene verbunden werden. Diese Verbindungstechnik wird auch als „Controlled Collapse Chip Connection-C4" oder „Flip-Chip"-Technik bezeichnet und wird hierin nachfolgend als „Lötkontakthügel" bezeichnet.
  • Ein erheblicher Fortschritt in dieser Technologie ist im US-Patent Nr. 5.162.257 von Yung mit dem Titel „Solder Bump Fabrication Method" offenbart, das der Zessionarin der vorliegenden Erfindung übertragen wurde. In diesem Patent wird eine metallurgische Kontakthügel-Unterschicht auf dem mikroelektronischen Substrat mit Kontaktinseln ausgebildet, und Lötkontakthügel werden auf der metallurgischen Kontakthügel-Unterschicht gegenüber den Kontaktinseln ausgebildet. Die metallurgische Kontakthügel-Unterschicht zwischen den Lötkontakthügeln und den Kontaktinseln wird in eine intermetallische Schicht umgewandelt, die gegenüber Ätzmitteln beständig ist, die zum Ätzen der metallurgischen Kontakthügel-Unterschicht zwischen Lötkontakthügeln verwendet werden. Demgemäß bleibt die Basis der Lötkontakthügel erhalten.
  • In vielen Fällen ist es möglicherweise wünschenswert, einen Lötkontakthügel auf dem Substrat an einer Stelle entfernt von der Kontaktinsel bereitzustellen und auch eine elektrische Verbindung zwischen der Kontaktinsel und dem Lötkontakthügel zu bilden. So kann zum Beispiel ein mikroelektronisches Substrat zunächst zum Drahtbonden mir den Kontaktinseln ausgelegt werden, die um den äußeren Rand des Substrats angeordnet sind. Zu einem späteren Zeitpunkt soll das mikroelektronische Substrat möglicherweise in einer Anwendung eingesetzt werden, die es erfordert, dass Lötkontakthügel im Innern des Substrats platziert werden. Um einen Lötkontakthügel im Innern des Substrats entfernt von der jeweiligen Kontaktinsel Platzierung platzieren zu können, wird möglicherweise ein Verbindungs- oder Rückverteilungsleitwegleiter benötigt.
  • Das US-Patent Nr. 5.327.013 sowie die internationale Publikation WO93/22475 von Moore et al. mit dem Titel „Solder Bumping of Integrated Circuit Die" offenbaren ein Verfahren zum Bilden eines Rückverteilungsleitwegleiters und eines Lötkontakthügels auf einem integrierten Schaltungschip. Dieses Verfahren beinhaltet das Ausbilden einer Anschlussklemme aus einem elektrisch leitenden, mir Lot benetzbaren Verbundmaterial. Die Anschlussklemme weist eine Bondinsel auf, die über der Passivierungsschicht entfernt von einem Metallkontakt liegt, und eine Spur, die von der Insel zum Metallkontakt verläuft. Ein Volumen Lot wird auf die Bondinsel aufgeschmolzen, um einen auf die Insel gebondeten Hügel zu bilden, der durch die Spur elektrisch gekoppelt ist.
  • In diesem Verfahren wird der Lötkontakthügel jedoch dadurch gebildet, dass eine Mikrosphäre einer Lotlegierung auf die Bondinsel aufgedrückt wird. Darüber hinaus ist die Verteilung von Lot entlang der Spur während des Aufschmelzens begrenzt. In der illustrierten Ausgestaltung wird ein Lötstopp, der aus einem polymeren Lotresistmaterial gebildet ist, auf die Spur aufgebracht, um das Lot auf die Bondinsel zu begrenzen.
  • Trotz der oben erwähnten Literaturquellen besteht in der Technik weiterhin Bedarf an Methoden für eine effiziente und kostenärmere Herstellung von Rückverteilungsleitwegleitern und Lötkontakthügeln.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Bilden eines Rückverteilungsleitwegleiters bereitzustellen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ausbilden eines Rückverteilungsleitwegleiters bereitzustellen, der aus einem Stück zusammen mir einem zugehörigen Lötkontakthügel ausgebildet werden kann.
  • Diese und andere Aufgaben werden gemäß der vorliegenden Endung dadurch gelöst, dass eine Lötkontakthügel-Struktur gemäß Anspruch 1 und ein Herstellungsverfahren gemäß Anspruch 4 bereitgestellt werden.
  • Die Lot-Struktur kann durch Elektroplattieren auf den gewünschten Abschnitten einer metallurgischen Kontakthügel-Unterschicht ausgebildet werden, die von einer Maske definiert werden. Die überschüssigen Teile einer metallurgischen Kontakthügel-Unterschicht, die nicht mit Lot bedeckt sind, können dann selektiv mit der Lot-Struktur als Maske entfernt werden. Demgemäß kann ein einziger Maskierungsschritt verwendet werden, um sowohl die Lot-Struktur als auch die metallurgische Kontakthügel-Unterschicht zu definieren.
  • Das Lot kann dann zum Fließen gebracht werden. Die Oberflächenspannung im Lot bewirkt dann unerwarteterweise das Fließen des Lots zum Ausbilden einer dünnen Lotschicht auf dem länglichen Abschnitt der metallurgischen Kontakthügel-Unterschicht und eines erhabenen Lötkontakthügels auf dem Abschnitt mit vergrößerter Breite der metallurgischen Kontakthügel-Unterschicht. Demgemäß kann mittels eines einzigen Lötmittelauftragsschrittes, gefolgt von einem Lotschmelzschritt (gewöhnlich durch Hitze induziert) eine Lot-Struktur sowohl mit einem dünnen länglichen Abschnitt als auch mir einem erhabenen Abschnitt mir vergrößerter Breite gebildet werden.
  • Die Lot-Struktur kann erste (freiliegende) und zweite (nicht freiliegende) Abschnitte der metallurgischen Kontakthügel-Unterschicht definieren, und auf den Schritt des Bildens einer Lot-Struktur kann der Schritt des selektiven Entfernens des ersten (freiliegenden) Abschnitts der metallurgischen Kontakthügel-Unterschicht folgen, der nicht von der Lot-Struktur bedeckt ist. Demgemäß kann die Lot-Struktur als Maskierungsschicht verwendet werden, um den ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht selektiv zu entfernen, die nach dem Bilden der Lot-Struktur nicht mir Lot bedeckt ist, wodurch die Notwendigkeit für separate fotolithografische Schritte wegfällt, um die Lot-Struktur und die metallurgische Kontakthügel-Unterschicht zu strukturieren.
  • Der längliche Lot-Abschnitt hat ein Ende, das sich auf der metallurgischen Kontakthügel-Unterschicht gegenüber der Kontaktinsel befindet, und ein zweites Ende, das mit dem Abschnitt mit vergrößerter Breite verbunden ist. Demgemäß definiert die Lot-Struktur jeweilige längliche Abschnitte und Abschnitte mit vergrößerter Breite der metallurgischen Kontakthügel-Unterschichten, und ein Ende des länglichen Abschnittes der metallurgischen Kontakthügel-Unterschicht erhält mir der Kontaktinsel elektrischen Kontakt. Es ist klar, dass weitere längliche Lot-Abschnitte über die metallurgische Kontakthügel-Unterschicht in anderen Richtungen vom Punkt gegenüber der Kontaktinsel verlaufen können, und es ist auch klar, dass der längliche Abschnitt geringfügig über den Punkt gegenüber der Kontaktinsel hinaus verlaufen kann.
  • Das Verfahren kann auch den Schritt beinhalten zu bewirken, dass das Lot in der Lot-Struktur vom länglichen Abschnitt zum Abschnitt mit vergrößerter Breite fließt. Demgemäß kann ein erhabener Lötkontakthügel im Abschnitt mit vergrößerter Breite der Lot-Struktur ausgebildet werden, und eine dünne Lot-Schicht kann im länglichen Abschnitt der Lot-Struktur ausgebildet werden. Dieser Schritt wird vorzugsweise so durchgeführt, das das Lot über seine Liquidustemperatur hinaus erhitzt und auf die länglichen Abschnitte und die Abschnitte mit vergrößerter Breite der metallurgischen Kontakthügel-Unterschicht begrenzt wird, so dass die durch Oberflächenspannung induzierten Innendrücke bewirken, dass das Lot zu den Abschnitten mit vergrößerter Breite fließt. Das fließende Lot kann durch Bilden einer Lot-Dammschicht auf dem ersten (freiliegenden) Abschnitt der metallurgischen Kontakthügel-Unterschicht beschränkt werden, die nicht durch die Lot-Struktur bedeckt ist.
  • Der Schritt, die Lot-Struktur zum Fließen zu bringen, kann dazu führen, dass sich ein intermetallischer Bereich zwischen der metallurgischen Kontakthügel-Unterschicht und der Lot-Struktur bildet. Dieser intermetallische Bereich beinhaltet einen Bestandteil der metallurgischen Schicht und einen Bestandteil der Lot-Struktur. Dieser intermetallische Bereich ist gegenüber Ätzmitteln beständig, die zum Entfernen des ersten (freiliegenden) Abschnitts der metallurgischen Kontakthügel-Unterschicht verwendet wird, um Unterätzen der Lot-Struktur zu reduzieren.
  • Der Schritt des Bildens der metallurgischen Kontakthügel-Unterschicht beinhaltet vorzugsweise die Schritte des Formens einer Chromschicht auf dem mikroelektronischen Substrat, des Bildens einer gestuften Schicht aus Chrom und Kupfer auf der Chromschicht und des Bildens einer Kupferschicht auf der gestuften Schicht gegenüber der Chromschicht. Diese Struktur ergibt eine elektrisch leitende Basis, die an dem mikroelektronischen Substrat und der Kontaktinsel sowie an der Lot-Struktur haftet. Der Schritt des Bildens der metallurgischen Kontakthügel-Unterschicht kann auch den Schritt des Bildens einer Titanschicht zwischen dem mikroelektronischen Substrat und der Chromschicht beinhalten.
  • Der Schritt des Bildens der Lot-Struktur kann die Schritte des Bildens einer strukturierten Maskenschicht auf der metallurgischen Kontakthügel-Unterschicht, das Bilden der Lot-Struktur auf dem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht und das selektive Entfernen der strukturierten Maskenschicht beinhalten. Die strukturierte Maskenschicht bedeckt vorzugsweise den ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht und definiert den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht, auf der die Lot-Struktur ausgebildet ist.
  • Ferner beinhaltet der Schritt des Bildens der Lot-Struktur den Schritt des Elektroplattierens von Lot auf dem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht. Durch Bilden der metallurgischen Kontakthügel-Unterschicht, die über das mikroelektronische Substrat verläuft, kann die metallurgische Kontakthügel-Unterschicht als Elektroplattierelektrode für eine Mehrzahl von Lot- Strukturen verwendet werden. Demgemäß kann eine Mehrzahl von Lot-Strukturen in einem einzigen Elektroplattierungsschritt gebildet werden, wobei jede Lot-Struktur eine gemeinsame gleichförmige Höhe besitzt.
  • Der längliche Abschnitt der Lot-Struktur kann eine erste vorbestimmte Dicke haben, und der Abschnitt mir vergrößerter Breite der Lot-Struktur kann eine zweite vorbestimmte Dicke haben. Die erste vorbestimmte Dicke ist in Bezug auf die zweite vorbestimmte Dicke vorzugsweise dünn. Demgemäß bildet der Abschnitt mit vergrößerter Breite der Lötkontakthügel-Struktur vorzugsweise einen erhabenen Lötkontakthügel, der verwendet werden kann, um das mikroelektronische Substrat elektrisch und mechanisch mit einer Leiterplatte oder einem anderen Packungssubstrat der nächsten Ebene zu verbinden. Alternativ können der längliche Abschnitt der Lot-Struktur und der Abschnitt mir vergrößerter Breite der Lot-Struktur eine gemeinsame vorbestimmte Dicke haben.
  • Die Lötkontakthügel-Struktur kann auch einen intermetallischen Bereich zwischen der metallurgischen Kontakthügel-Unterschichtstruktur und der Lot-Struktur beinhalten, und dieser intermetallische Bereich beinhaltet einen Bestandteil der metallurgischen Struktur und einen Bestandteil der Lot-Struktur.
  • Alternativ kann eine Lötkontakthügel-Struktur eine metallurgische Kontakthügel-Unterschicht auf dem mikroelektronischen Substrat beinhalten und den freiliegenden Abschnitt des elektrischen Kontakts elektrisch kontaktieren. Diese Lötkontakthügel-Struktur beinhaltet auch eine Lot-Struktur auf der metallurgischen Kontakthügel-Unterschicht gegenüber dem mikroelektronischen Substrat. Die Lot-Struktur beinhaltet einen länglichen Abschnitt mit einem ersten Ende gegenüber dem freiliegenden Abschnitt des elektrischen Kontakts und einen Abschnitt mit vergrößerter Breite, der mit einem zweiten Ende des länglichen Abschnitts verbunden ist. Diese metallurgische Kontakthügel-Unterschicht kann über das mikroelektronische Substrat verlaufen, wobei die Lot-Struktur einen ersten (freiliegenden) und zweiten (nicht freiliegenden) Abschnitt der metallurgischen Kontakthügel-Unterschicht definiert. Diese kontinuierliche metallurgische Kontakthügel-Unterschicht kann als Elektrode zum Elektroplattieren verwendet werden.
  • Ferner kann die Struktur eine Lot-Damm auf den ersten (freiliegenden) Abschnitten der metallurgischen Kontakthügel-Unterschicht aufweisen. Dieser Lot-Damm kann zur Aufnahme des Lots während eines Lot-Aufschmelzschrittes wie oben erörtert verwendet werden.
  • Demgemäß kann eine metallurgische Kontakthügel-Unterschicht auf einem mikroelektronischen Substrat ausgebildet und als Elektrode zum Elektroplattieren einer Lot-Struktur mit einem länglichen Abschnitt und einem Abschnitt mit vergrößerter Breite verwendet werden. Diese Lot-Struktur dient dann als Maske, um die Abschnitte der metallurgischen Kontakthügel-Unterschicht selektiv zu entfernen, die nicht von der Lot-Struktur bedeckt werden. Somit kann das Strukturieren der Lot-Struktur und der metallurgischen Kontakthügel-Unterschicht mit einem einzigen fotolithografischen Schritt durchgeführt werden. Darüber hinaus kann bewirkt werden, dass das Lot vom länglichen Abschnitt der Lot-Struktur zum Abschnitt mir vergrößerter Breite fließt, um dadurch einen erhabenen Lötkontakthügel zu bilden. Dies wird vorzugsweise durch Erhitzen des Lots über seine Liquidustemperatur hinaus erzielt, um es zuzulassen, dass durch Oberflächenspannung induzierte Innendrücke den Fluss beeinflussen. Demgemäß entsteht eine stabile Lot-Struktur mit mehreren Ebenen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1–5 sind Querschnittseitenansichten eines mikroelektronischen Substrats in verschiedenen Stufen während der Herstellung eines Rückverteilungsleitwegleiters gemäß der vorliegenden Erfindung.
  • 6–10 sind Draufsichten auf ein mikroelektronisches Substrat in verschiedenen Stufen während der Herstellung eines Rückverteilungsleitwegleiters, jeweils entsprechend den 1–5.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSGESTALTUNGEN
  • Die vorliegende Erfindung wird nachfolgend ausführlicher mit Bezug auf die Begleitzeichnungen beschrieben, in denen bevorzugte Ausgestaltungen der Erfindung dargestellt sind. Die vorliegende Erfindung kann jedoch in vielen verschiedenen Formen ausgestaltet werden und darf nicht als auf die hierin dargelegten Ausgestaltungen begrenzt angesehen werden; diese Ausgestaltungen wurden vielmehr zu dem Zweck erläutert, die vorliegende Offenbarung umfassend und komplett zu machen, und sie vermitteln der Fachperson den vollständigen Umfang der Erfindung. In den Zeichnungen wurden die Dicken der Schichten und Bereiche der Übersichtlichkeit halber übertrieben dargestellt. Gleiche Bezugsziffern beziehen sich überall auf gleiche Elemente.
  • Die Erfindung betrifft eine mikroelektronische Struktur 11 mit einem Rückverteilungsleitwegleiter und einem erhabenen Lötkontakthügel, wie in der Seitenansicht von 5 sowie in der Draufsicht in der entsprechenden 10 dargestellt ist. Die mikroelektronische Struktur beinhaltet eine Kontaktinsel 14 und eine Passivierungsschicht 12 auf einem Substrat 15. Der Rückverteilungsleitwegleiter 17 und der Lötkontakthügel 21 beinhalten jeweils Abschnitte der metallurgischen Kontakthügel-Unterschicht 16A–B und der Lot-Schicht 22A–B.
  • Der Rückverteilungsleitwegleiter 17 beinhaltet einen relativ länglichen Lot-Abschnitt 22B auf einem jeweiligen länglichen metallurgischen Kontakthügel-Unterabschnitt 16B. Der Lötkontakthügel 21 beinhaltet einen Lot-Abschnitt 22A mit vergrößerter Breite auf einem jeweiligen metallurgischen Kontakthügel-Unterabschnitt 16A mit vergrößerter Breite. Der längliche Lot-Abschnitt 22B ist vorzugsweise dünn, während der Lot-Abschnitt 22A mit vergrößerter Breite erhaben ist, wie in 5 dargestellt ist.
  • Demgemäß kann sich der Lötkontakthügel 21 an einer Stelle auf dem Substrat befinden, die von der Kontaktinsel 14 relativ entfernt ist, wobei der Rückverteilungsleitwegleiter 17 eine elektrische Verbindung dazwischen bildet. Diese Anordnung bietet den Vorteil, dass ein Substrat, das ein Layout mit einer Kontaktinsel 14 an einem vorbestimmten Ort hat, einen assoziierten Lötkontakthügel an einem zweiten Ort haben kann. Dies kann zum Beispiel dann besonders nützlich sein, wenn ein Substrat ein Layout mit Kontaktinseln hat, die zum Drahtbonden angeordnet sind, und das Substrat in einer Flip-Chip-Anwendung eingesetzt werden soll. Dieser Lötkontakthügel und der Rückverteilungsleitwegleiter können gleichzeitig hergestellt werden, wie nachfolgend mit Bezug auf die 1–10 beschrieben wird.
  • Der Rückverteilungsleitwegleiter 17 kann zwar wie gezeigt gerade sein, aber er kann auch Biegungen und Kurven aufweisen. Der Lötkontakthügel 21 kann ferner wie gezeigt kreisförmig sein, oder er kann andere Gestalten haben, wie z. B. rechteckig.
  • Der Lötkontakthüge121 und der Rückverteilungsleitwegleiter 17 werden vorzugsweise gleichzeitig ausgebildet. Die 1–5 sind Querschnittsseitenansichten mikroelektronischer Strukturen in verschiedenen Stufen der Herstellung, während die 6–10 entsprechende Draufsichten auf dieselben mikroelektronischen Strukturen sind. Die mikroelektronische Struktur 11 beinhaltet zunächst eine Passivierungsschicht 12 und eine freiliegende Kontaktinsel 14 auf einem Substat 15, wie in den 1 und 6 dargestellt ist.
  • Das Substrat 15 kann eine Schicht aus einem Halbleitermaterial wie Silicium, Galliumarsenid, Siliciumcarbid, Diamant oder anderen Substratmaterialien beinhalten, die der Fachperson bekannt sind. Diese Schicht aus Halbleitermaterial kann wiederum ein oder mehrere elektronische Bauelemente wie Transistoren, Widerstände, Kondensatoren und/oder Induktoren beinhalten. Die Kontaktinsel 14 kann Aluminium, Kupfer, Titan, eine intermetallische Verbindung einschließlich Kombinationen der oben erwähnten Metalle wie AlCu und AlTi3 oder andere Materialien umfassen, die der Fachperson bekannt sind. Dieser Kontakt wird vorzugsweise mir einem elektronischen Bauelement in dem Substrat verbunden.
  • Die Passivierungsschicht 12 kann Polyimid, Siliciumdioxid, Siliciumnitrid oder andere Passivierungsmaterialien beinhalten, die der Fachperson bekannt sind. Wie gezeigt, kann die Passivierungsschicht 12 obere Randabschnitte der Kontaktinsel 14 gegenüber dem Substrat 15 bedecken und den mittleren Abschnitt der Kontaktinsel 14 freiliegend lassen. Wie die Fachperson verstehen wird, kann der Begriff Substrat so definiert werden, dass er die Passivierungsschicht 12 und die Kontaktinsel 14 der 1 und 6 beinhaltet.
  • Eine metallurgische Kontakthügel-Unterschicht 16 wird auf der Passivierungsschicht ausgebildet, um eine Verbindung zwischen dem Lötkontakthügel und der Kontaktinsel 14 herzustellen und um eine Plattierungselektrode herzustellen, wie in den 2 und 7 dargestellt ist. Die metallurgische Kontakthügel-Unterschicht 16 schützt auch die Kontaktinsel 14 und die Passivierungsschicht 12 während der nachfolgenden Verarbeitungsschritte und bildet eine Oberfläche, an der das Lot haftet. Die metallurgische Kontakthügel-Unterschicht beinhaltet vorzugsweise eine Chromschicht auf der Passivierungsschicht 12 und der Kontaktinsel 14; eine gestufte Chrom/Kupfer-Schicht auf der Chromschicht; und eine Kupferschicht auf der gestuften Schicht. Diese Struktur haftet an der Passivierungsschicht 12 und der Kontaktinsel 14 und schützt sie und bildet auch eine Basis für das nachfolgende plattierte Lot.
  • Die metallurgische Kontakthügel-Unterschicht kann auch eine Titanspenschicht zwischen dem Substrat und der Chromschicht beinhalten, wie in der US-Patentanmeldung mit dem Titel „Solder Bump Fabrication Methods and Structures Including a Titanium Barrier Layer" offenbart ist, die am 20. März 1995 eingereicht und der Zessionarin der vorliegenden Erfindung übertragen wurde. Diese Titanspenschicht schützt die Passivierungsschicht vor Ätzmitteln, die zum Entfernen der übrigen Komponenten der metallurgischen Kontakthügel-Spenschicht verwendet werden, und verhindert auch die Bildung von Rückständen auf der Passivierungsschicht, die zu Kurzschlüssen zwischen Lötkontakthügeln und Rückverteilungsleitwegleitern führen können. Die Titanschicht lässt sich leicht von der Passivierungsschicht entfernen, ohne signifikante Rückstände zu hinterlassen.
  • Verschiedene metallurgische Kontakthügel-Unterschichten sind zum Beispiel im US-Patent Nr. 4.950.623 von Dishon mit dem Titel „Method of Building Solder Bumps", im US-Patent Nr. 5.162.257 von Yung mir dem Titel „Solder Bump Fabrication Method" sowie in der US-Patentanmeldung von Mis et al. mit dem Titel „Solder Bump Fabrication Methods and Structures Including a Titanium Barrier Layer" offenbart, die am 20. März 1995 eingereicht wurde. Alle diese Patentveröffentlichungen wurden der Zessionarin der vorliegenden Erfindung übertragen, und ihre jeweiligen Offenbarungen sind hiermit in ihrer Gesamtheit durch Bezugnahme eingeschlossen.
  • Eine Lot-Dammschicht 18 kann auf der metallurgischen Kontakthügel-Unterschicht 16 ausgebildet werden. Dieser Lot-Damm 18 beinhaltet vorzugsweise eine Schicht aus einem mit Lot nicht benetzbaren Material wie Titan oder Chrom auf der metallurgischen Kontakthügel-Unterschicht 16. Dieser Lot-Damm 18 dient zur Aufnahme des Lots, wenn ein Aufschmelzschritt durchgeführt wird, bevor der erste (freiliegende) Abschnitt der metallurgischen Kontakthügel-Unterschicht 16, der nicht von Lot bedeckt ist, entfernt wird, wie nachfolgend erörtert wird. Dann wird eine Maskenschicht 20 auf dem Lot-Damm 18 ausgebildet. Die Maskenschicht kann eine Fotoresist-Maske oder eine andere Maske umfassen, die der Fachperson bekannt ist.
  • Die Maskenschicht 20 wird so strukturiert, dass sie den Lot-Damm über dem ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht bedeckt und Bereiche des Lot-Damms 18 über einem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 freilegt, auf denen der Lötkontakthügel und der Rückverteilungsleitwegleiter ausgebildet werden. Der unbedeckte Abschnitt des Lot-Damms wird dann entfernt, um dadurch den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 freizulegen, wie in den 3 und 8 dargestellt ist. Spezieller ausgedrückt, der zweite Abschnitt der metallurgischen Kontakthügel-Unterschicht 16, der nicht von dem Lot-Damm und der strukturierten Maskenschicht bedeckt ist, beinhaltet einen Abschnitt mit vergrößerter Breite 16A und einen länglichen Abschnitt 16B.
  • Eine Lot-Schicht 22 wird vorzugsweise auf dem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 elektroplattiert, wie in den 4 und 9 dargestellt ist. Das Lot kann durch Anlegen einer elektrischen Vorspannung an die kontinuierliche metallurgische Kontakthügel-Unterschicht 16 und Eintauchen der mikroelektronischen Struktur in eine Blei und Zinn enthaltende Lösung elektroplattiert werden, wie die Fachperson verstehen wird. Dieser Elektroplattierungsvorgang ermöglicht eine gleichzeitige Ausbildung von Lot-Schichten auf einer Mehrzahl von Zweiten Abschnitten der metallurgischen Kontakthügel-Unterschicht 16. Das Lot wird nicht auf der Maskenschicht 20 haften. Alternativ kann das Lot durch Siebdrucken als Paste, durch Evaporation, durch Elektronenstrahlauftrag, durch elektrodenloses Auftragen oder mit anderen Methoden aufgebracht werden, die in der Fachwelt bekannt sind. Ferner können, obwohl in der gesamten Beschreibung zu Illustrationszwecken Blei-Zinn-Lot verwendet wird, auch andere Lote verwendet werden, wie z. B. Goldlot, Blei-Indium-Lot oder Zinnlot, wie von der Fachwelt verstanden wird.
  • Die Lot-Schicht 22 beinhaltet einen länglichen Abschnitt 22B und einen Abschnitt mit vergrößerter Breite 22A. Nach dem Entfernen der Maskenschicht 20 kann die mikroelektronische Struktur 11 erhitzt werden, was zur Folge hat, dass das Lot vom länglichen Lot-Abschnitt 22B zum Lot-Abschnitt 22A mit vergrößerter Breite fließt und dabei einen erhabenen Lötkontakthügel auf dem Lot-Abschnitt 22A mit vergrößerter Breite bildet. Der Lot-Damm 18 verhindert ein Ausbreiten des Lots über den länglichen Abschnitt 16B und den Abschnitt mit vergrößerter Breite 16A der metallurgischen Kontakthügel-Lotschicht 16 hinaus, wie in den 5 und 10 dargestellt ist.
  • Das Lot fließt, wenn es über seine Liquidustemperatur (etwa 299°C für Lot mit einem Gehalt von 90% Blei und 10% Zinn) hinaus erhitzt wird, und dieser Vorgang wird gewöhnlich als Lotaufschmelzen bezeichnet. Während des Aufschmelzens erzeugt die Oberflächenspannung des Lots einen relativ niedrigen Innendruck im Lot-Abschnitt 22A mit vergrößerter Breite über die relativ breite Geometrie, die für den Lötkontakthügel bereitgestellt wird, und einen relativ hohen Innendruck im länglichen Lot-Abschnitt 22B über die relativ schmale Geometrie, die für den Rückverteilungsleitwegleiter bereitgestellt wird.
  • Um dieses Innendruckdifferential auszugleichen, fließt Lot vom länglichen Lot-Abschnitt 22B zum Lot-Abschnitt 22A mit vergrößerter Breite. Demgemäß bildet das Lot einen erhabenen Lötkontakthügel an dem Lot-Abschnitt 22A mit vergrößerter Breite und eine relativ dünne Lot-Schicht am länglichen Lot-Abschnitt 22B über den Rückverteilungsleitwegleiter. Wenn das Lot unter seine Liquidustemperatur abgekühlt ist, dann erhärtet es und behält seine Form bei, einschließlich des erhabenen Lötkontakthügels und der dünnen Lot-Schicht über dem Rückverteilungsleitwegleiter.
  • Es ist in der Technik der Herstellung von gedruckten Leiterplatten bekannt, Lot mit einer gleichförmigen Höhe durch Siebdruck auf Leiterplattenstege aufzubringen und diese Lot-Höhe örtlich dadurch zu verbreitern, dass ein Teil des Stegs vergrößert wird. Es wird auf Swanson „PCB Assembly: Assembly Technology in China", Electronic Packaging & Production, S. 40, 42, Januar 1995, verwiesen. Ihres Wissens nach sind die Anmelder jedoch die ersten, die erkannt haben, dass Lot auf einem mikroelektronischen Substrat mit einer gleichförmigen Höhe elektroplattiert und dann erhitzt werden kann, um einen erhabenen Lötkontakthügel zusammen mit einem Rückverteilungsleitwegleiter auf dem Substrat zu erzeugen.
  • Ferner gibt das US-Patent Nr. 5.327.013 von Moore et al. an, dass eine Mikrosphäre einer Lot-Legierung auf eine Insel gedrückt werden kann, und dass ein Stopp aus einem polymeren Lot-Resistmaterial auf die Spur aufgebracht werden kann, um das Lot auf die Bondinsel zu begrenzen. Dieses Patent sagt zwar aus, dass die Verteilung von Lot über die Spur während des Aufschmelzens durch Beschränken der Breite des Spurquerschnitts relativ zur Bondinsel begrenzt werden kann, aber es gibt keinen Hinweis darauf, dass die relativen Abmessungen des Spurquerschnitts und der Bondinsel verwendet werden können, um zu bewirken, dass das Lot von der Spur zur Bondinsel fließt, um dadurch eine Lot-Struktur mit mehreren Ebenen zu bilden. Darüber hinaus schlägt keines dieser Patentdokumente vor, eine Lot-Struktur mit einem länglichen Abschnitt und einem Abschnitt mit vergrößerter Breite zu verwenden, um eine metallurgische Kontakthügel-Unterschicht zu maskieren, um einen Rückverteilungsleitwegleiter zusammen mit einem erhabenen Lötkontakthügel mit nur einem einzigen Maskierungsschritt zu bilden.
  • Das Verfahren der vorliegenden Erfindung beruht auf Differenzen in dem durch Oberflächenspannung induzierten Innendruck des geschmolzenen (flüssigen) Lots, um eine dünne Lot-Schicht auf dem länglichen Lot-Abschnitt 22B und einen erhabenen Lötkontakthügel auf dem Lot- Abschnitt 22A mit vergrößerter Breite zu bilden. Der Innendruck P eines flüssigen Tropfens Lot kann mit der folgenden Formel ermittelt werden: P = 2T/r, wobei T die Oberflächenspannung des flüssigen Lots und r der Radius des Tropfens ist.
  • Wo flüssiges Lot auf einer flachen, benetzbaren Oberfläche wie zum Beispiel der metallurgischen Kontakthügel-Unterschicht liegt, da ändert sich die Formel wie folgt: P = 2T/r'.
  • In dieser Formel ist r' der Scheinradius des flüssigen Lots, und der Scheinradius ist der Radius des Bogens (Krümmungsradius), der von der freiliegenden Oberfläche des Lots gebildet wird. Der Scheinradius ist von der Breite der darunter liegenden lotbenetzbaren Schicht wie zum Beispiel dem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht abhängig, die mit dem Lot in Kontakt ist. Demgemäß ist der Innendruck einer aufgeschmolzenen Lot-Struktur umgekehrt proportional zur Breite des zweiten Abschnitts der metallurgischen Kontakthügel-Unterschicht in Kontakt mit dem Lot. Mit anderen Worten ausgedrückt, ein Lot-Abschnitt mit einem relativ breiten metallurgischen Kontakthügel-Unterabschnitt hat einen relativ niedrigen Innendruck, während ein Lot-Abschnitt auf einem länglichen (relativ schmalen) metallurgischen Kontakthügel-Unterabschnitt einen relativ hohen Innendruck haben wird. Die Innendrücke gleichen sich aus, wenn die Scheinradien des länglichen Lot-Abschnitts 22B und des verbreiterten Lot-Abschnitts 22A etwa gleich sind.
  • Demgemäß fließt, wenn die Lot-Schicht 22 mit einer gleichförmigen Höhe, wie in den 4 und 9 illustriert, über ihre Liquidustemperatur hinaus erhitzt wird, Lot vom länglichen Lot-Abschnitt 22B zum Lot-Abschnitt 22A mit vergrößerter Breite, bis jeder Abschnitt etwa denselben Scheinradius hat, so dass ein erhabener Lötkontakthügel entsteht. Wenn der Lot-Aufschmelzschritt vor dem Entfernen des ersten Abschnitts der metallurgischen Kontakthügel-Unterschicht 16, die nicht von der Lot-Struktur bedeckt ist, durchgeführt wird, dann kann eine intermetallische Schicht zwischen den Lot-Abschnitten 22A–B und den metallurgischen Kontakthügel-Unterabschnitten 16A–B neben dem Lot entstehen, wobei die intermetallische Schicht gegenüber Ätzmitteln resistent ist, die gewöhnlich , zum Entfernen der metallurgischen Kontakthügel-Unterschicht verwendet werden. Demgemäß reduziert diese intermetallische Schicht Unterätzen des Lots während des nachfolgenden Schrittes des Entfernens des ersten Abschnitts der nicht von Lot bedeckten metallurgischen Kontakthügel-Unterschicht, wie im US-Patent Nr. 5.162.257 von Yung mit dem Titel „Solder Bump Fabrication Method" erörtert ist, die der Zessionarin der vorliegenden Erfindung übertragen wurde.
  • Die metallurgische Kontakthügel-Unterschicht 16 beinhaltet vorzugsweise eine Kupferschicht neben der Lot-Struktur, und das Lot ist ein Blei-Zinn-Lot. Demgemäß hat der Schritt, das Lot zum Fließen zu bringen, zur Folge, dass das Lot mit dem Kupfer reagiert und einen intermetallischen Bereich neben der Lot-Struktur bildet, und dieser intermetallische Bereich umfasst Cu3Sn. Dieser intermetallische Bereich reagiert nicht leicht mit Ätzmitteln, die gewöhnlich zum Entfernen von metallurgischen Kontakthügel-Unterschichten verwendet werden, wodurch ein Unterätzen der Lot-Struktur reduziert wird.
  • Die Lot-Schicht 22 wird dann vorzugsweise als Maske verwendet, um die ersten Abschnitte des Lot-Damms 18 und die nicht von Lot bedeckte metallurgische Kontakthügel-Unterschicht 16 selektiv zu ätzen. Es kann ein chemisches Ätzmittel verwendet werden, das die metallurgische Kontakthügel-Unterschicht 16 vorzugsweise mit Bezug auf die Lot-Abschnitte 22A–B ätzt. Demgemäß ist kein weiterer Maskierungsschritt zum Strukturieren der metallurgischen Kontakthügel-Unterschicht erforderlich. Mit anderen Worten ausgedrückt, die Bildung der Maskenschicht 20 ist der einzige Maskierungsschritt, der zum Strukturieren des Lot-Damms 18 (3 und 8), zum selektiven Freilegen des zweiten Abschnitts der metallurgischen Kontakthügel-Unterschicht 16 während des Plattierungsschrittes (3 und 8) und zum Entfernen der ersten Abschnitte der metallurgischen Kontakthügel-Unterschicht erforderlich ist, die nach dem Plattierungsschritt nicht von Lot bedeckt ist (5 und 10).
  • Alternativ können die ersten Abschnitte der metallurgischen Kontakthügel-Unterschicht 16, die nicht von Lot-Abschnitten 22A und 22B bedeckt sind, selektiv entfernt werden, bevor das Lot zum Fließen gebracht wird. In diesem Fall liegen der längliche Lot-Abschnitt 22B und der Lot-Abschnitt 22A mit vergrößerter Breite jeweils nur auf dem länglichen metallurgischen Kontakthügel-Unterabschnitt 16B und dem metallurgischen Kontakthügel-Unterabschnitt 16A mit vergrößerter Breite auf, und das flüssige Lot ist zwar bis zur metallurgischen Kontakthügel-Unterschicht benetzbar, aber es ist nicht bis zur Passivierungsschicht 12 benetzbar. Demgemäß kann die Passivierungsschicht das Lot während des Lot-Aufschmelzschrittes enthalten, und der Lot-Damm 18 kann wegfallen.
  • In einer weiteren Alternative kann der Lot-Damm eine mit Lot nicht benetzbare Schicht auf der metallurgischen Kontakthügel-Unterschicht 16 und eine mit Lot benetzbare Schicht, wie zum Beispiel Kupfer, auf der mit Lot nicht benetzbaren Schicht gegenüber der metallurgischen Kontakthügel-Unterschicht beinhalten, wie in der US-Patentanmeldung von Mis et al. mit dem Titel „Solder Bump Fabrication Methods and Structures Including a Titanium Barrier Layer" offenbart ist, die am 20. März 1995 eingereicht und der Zessionarin der vorliegenden Erfindung übertragen wurde. Die mit Lot benetzbare Schicht erlaubt auch das Plattieren von Lot auf Abschnitte des Lot-Damms sowie auf den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht, die nicht von dem Lot-Damm oder der Maske bedeckt ist.
  • Demgemäß kann die Maskenschicht 20 Abschnitte des Lot-Damms sowie Abschnitte der metallurgischen Kontakthügel-Unterschicht 16 freilegen, so dass ein größeres Lot-Volumen aufplattiert werden kann. Die Maskenschicht 20 und die darunter liegenden Abschnitte der mit Lot benetzbaren Schicht werden dann entfernt. Wenn das Lot durch Erhitzen zum Fließen gebracht wird, dann löst sich der übrige Abschnitt der mit Lot benetzbaren Schicht unter dem Lot in das Lot auf und legt das Lot gegenüber der mit Lot nicht benetzbaren Schicht frei. Demgemäß zieht sich das Lot auf den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht zurück, die benetzbar ist.
  • Zum Beispiel, ein erster Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 wird von einem Lot-Damm 18 und einer Maskenschicht 20 bedeckt. Ein zweiter Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 wird freigelegt und hat einen länglichen Abschnitt 16B mit einer Breite von 150 μm und einer Länge von 500 μm sowie einen kreisförmigen Abschnitt 16A mit vergrößerter Breite mit einem Durchmesser (oder einer Breite) von 500 μm, wie in den 3 und 8 dargestellt ist. Eine Lot-Schicht 22 mit einer gleichf6rmigen Höhe von 35 μm wird dann auf den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht 16 einschließlich des länglichen Abschnitts 16A und des Abschnitts 16B mit vergrößerter Breite elektroplattiert, wie in 4 dargestellt ist. Dieses Lot besteht zu 90% aus Blei und zu 10% aus Zinn. Nach dem Entfernen der Maskenschicht 20 wird das Lot auf eine Temperatur über seiner Liquidustemperatur (etwa 299°C) erhitzt, so dass es fließt.
  • Das flüssige Lot wird auf dem zweiten Abschnitt 16A–B der mit Lot netzbaren metallurgischen Kontakthügel-Unterschicht durch den Lot-Damm 18 eingedämmt, auf dem das Lot nicht benetzt. Da die Lot-Struktur veränderliche Breiten hat, ist der Innendruck der Lot-Struktur nicht einheitlich, wenn die Höhe gleichförmig ist. So ist insbesondere der Innendruck des länglichen Lot-Abschnitts 22B relativ hoch (etwa 1,283 × 104 Pa oder 1,86 psi), und der Innendruck des Lot-Abschnitts 22A mit vergrößerter Breite ist an der ursprünglichen Lot-Höhe relativ niedrig (etwa 3,848 × 103 Pa oder 0,558 psi).
  • Demgemäß fließt Lot vom länglichen Lot-Abschnitt 22B zum Lot-Abschnitt 22A mit vergrößerter Breite, bis sich die Innendrücke ausgeglichen haben, so dass ein erhabener Lötkontakthügel am Lot-Abschnitt 22A mit vergrößerter Breite entsteht, wie in den 5 und 10 dargestellt ist. In den 5 und 10 wurden auch der Lot-Damm 18 und der erste Abschnitt der metallurgischen Kontakthügel-Unterschicht 16, der nicht von der Lot-Struktur bedeckt ist, entfernt.
  • In diesem Beispiel wird ein Äquilibrium bei einem Innendruck von etwa 3,4 × 103 Pa (0,493 psi) erreicht. Am Äquilibrium hat der längliche Lot-Abschnitt 22B eine Höhe von etwa 10 μm, und der Lot-Abschnitt mit vergrößerter Breite hat eine Höhe von etwa 130 μm, und beide Abschnitte haben einen Krümmungsradius von etwa 281 μm. Demgemäß kann eine Lot-Struktur mit zwei Ebenen mit einem einzigen Maskierungsschritt erzielt werden. Nach dem Abkühlen erhärtet diese Struktur und behält ihre Form dabei bei. Darüber hinaus reicht der längliche Lot-Abschnitt 22B mit einer Lot-Höhe von 10 μm zum Maskieren des jeweiligen länglichen metallurgischen Kontakthügel-Unterabschnitts 16B aus, wenn der nicht mit Lot bedeckte erste Abschnitt der metallurgischen Kontakthügel-Unterschicht entfernt wird. Der Abschnitt mir vergrößerter Breite der Lot-Struktur kann eine Breite (oder einen Durchmesser, wenn der Abschnitt mit vergrößerter Breite kreisförmig ist) von wenigstens dem Zweifachen einer Breite des länglichen Abschnitts der Lot-Struktur haben, um zu gewährleisten, dass der mit dem oben beschriebenen Verfahren gebildete Lötkontakthügel relativ zum länglichen Lot-Abschnitt ausreichend erhaben ist, um eine ausreichende Verbindung mit einer Leiterplatte zu bilden.
  • In den Zeichnungen und in der Beschreibung wurden typische bevorzugte Ausgestaltungen der Endung offenbart, und es wurden zwar bestimmte Begriffe verwendet, aber diese wurden nur in einem allgemeinen und beschreibenden Sinne benutzt und dürfen nicht als den Umfang der in den nachfolgenden Ansprüchen dargelegten Erfindung begrenzend verstanden werden.

Claims (9)

  1. Lötkontakthügel-Struktur (11) für ein mikroelektronisches Substrat (15) einschließlich eines elektrischen Kontakts (14) mit einem freiliegenden Abschnitt, wobei die Struktur folgendes umfaßt: eine metallurgische Kontakthügel-Unterschicht (16) gegenüber dem mikroelektronischen Substrat (15) und in elektrischem Kontakt mit dem freiliegenden Abschnitt des elektrischen Kontakts (14), eine Lot-Struktur (22) auf der metallurgischen Kontakthügel-Unterschicht (16) gegenüber dem mikroelektronischen Substrat (15), wobei die Lot-Struktur einen länglichen Abschnitt (22B) gegenüber dem freiliegenden Abschnitt des elektrischen Kontakts (14) und einen Abschnitt mit vergrößerter Breite (22A) einschließt, bei welcher der längliche Abschnitt (22B) im Verhältnis zum Abschnitt mit vergrößerter Breite (22A) schmal ist, und bei welcher der Abschnitt mit vergrößerter Breite (22A) vom freiliegenden Abschnitt des elektrischen Kontakts (14) entfernt liegt, und bei welcher der längliche Abschnitt (22B) der Lot-Struktur ein erstes Ende gegenüber dem freiliegenden Abschnitt des elektrischen Kontakts (14) und ein zweites Ende, verbunden mit dem Abschnitt mit vergrößerter Breite (22A) der Lot-Struktur, hat.
  2. Lötkontakthügel-Struktur (11) nach Anspruch 1, bei welcher der längliche Abschnitt (22B) der Lot-Struktur und der Abschnitt mit vergrößerter Breite (22A) der Lot-Struktur eine gemeinsame vorher festgelegte Dicke haben.
  3. Lötkontakthügel-Struktur (11) nach Anspruch 1, die außerdem eine Passivierungsschicht (12) angrenzend an das Substrat (15) und angrenzend an die metallurgische Kontakthügel-Unterschicht (16) umfaßt, bei der die Passivierungsschicht (12) nur einen Abschnitt des elektrischen Kontakts (14) bedeckt.
  4. Verfahren zum Formen eines Rückverteilungsleitwegleiters (17) auf einem mikroelektronischen Substrat (15) einschließlich einer elektrischen Kontaktinsel (14) auf einer Fläche des mikroelektronischen Substrats, wobei das Verfahren die folgenden Schritte umfaßt: Formen einer metallurgischen Kontakthügel-Unterschicht (16) gegenüber der Fläche und in elektrischem Kontakt mit der elektrischen Kontaktinsel (14), Formen einer Lot-Struktur (22) auf der metallurgischen Kontakthügel-Unterschicht (16) gegenüber dem mikroelektronischen Substrat, wobei die Lot-Struktur einen länglichen Abschnitt (22B) gegenüber der Kontaktinsel (14) und einen Abschnitt mit vergrößerter Breite (22A) einschließt, bei welcher der längliche Abschnitt (22B) im Verhältnis zum Abschnitt mit vergrößerter Breite (22A) schmal ist, und bei welcher der Abschnitt mit vergrößerter Breite (22A) von der elektrischen Kontaktinsel (14) entfernt liegt, und bei welcher der längliche Abschnitt (22B) der Lot-Struktur ein erstes Ende gegenüber dem freiliegenden Abschnitt des elektrischen Kontakts (14) und ein zweites Ende, verbunden mir dem Abschnitt mit vergrößerter Breite (22A) der Lot-Struktur, hat.
  5. Verfahren nach Anspruch 4, das außerdem den Schritt umfaßt, zu bewirken, daß Lot in der Lot-Struktur vom länglichen Abschnitt (22B) zum Abschnitt mit vergrößerter Breite (22A) fließt, um dadurch einen erhöhten Lötkontakthügel (21) im Abschnitt mit vergrößerter Breite der Lot-Struktur und eine dünne Lot-Schicht im länglichen Abschnitt der Lot-Struktur (22) zu bilden, bei dem der Schritt, das Fließen des Lots in der Lot-Struktur zu bewirken, ein Erhitzen des Lots über seine Liquidustemperatur umfaßt.
  6. Verfahren nach Anspruch 4, bei dem die Lot-Struktur (11) einen ersten, nicht durch die Lot-Struktur bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) und einen zweiten, durch die Lot-Struktur bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) definiert, und bei dem der Schritt des Formens einer Lot-Struktur (22) von dem Schritt gefolgt wird, selektiv den ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) zu entfernen.
  7. Verfahren nach Anspruch 4, bei dem die Lot-Struktur (11) einen ersten, nicht durch die Lot-Struktur (22) bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht und einen zweiten, durch die Lot-Struktur bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) definiert, wobei das Verfahren außerdem die folgenden Schritte umfaßt: Formen einer Lot-Dammschicht (18) auf dem ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) und ein Fließen der Lot-Struktur zu bewirken, so daß Lot vom länglichen Abschnitt (22B) der Lot-Struktur zum Abschnitt mit vergrößerter Breite (22A) der Lot-Struktur fließt, um dadurch einen erhöhten Lötkontakthügel (21) auf dem Abschnitt mit vergrößerter Breite der metallurgischen Kontakthügel-Unterschicht und eine dünne Lot-Schicht auf dem länglichen Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) zu bilden, bei dem der Schritt, das Fließen der Lot-Struktur zu bewirken, ein Erhitzen der Lot-Struktur über ihre Liquidustemperatur umfaßt.
  8. Verfahren nach Anspruch 4, bei dem der Schritt, das Fließen der Lot-Struktur (22) zu bewirken, einen intermetallischen Bereich zwischen der metallurgischen Kontakthügel-Unterschicht (16) und der Lot-Struktur (22) bildet, wobei der intermetallische Bereich einen Bestandteil der metallurgischen Kontakthügel-Unterschicht (16) und einen Bestandteil der Lot-Struktur (22) umfaßt.
  9. Verfahren nach Anspruch 4, bei dem die Lot-Struktur (22) einen ersten, nicht durch die Lot-Struktur bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) und einen zweiten, durch die Lot-Struktur bedeckten, Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) definiert, und bei dem der Schritt des Formens der Lot-Struktur (22) die folgenden Schritte umfaßr: Formen einer strukturierten Maskenschicht (20) auf der metallurgischen Kontakthügel-Unterschicht (16), wobei die strukturierte Maskenschicht (20) den ersten Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) bedeckt und den zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) definiert, Formen der Lot-Struktur (22) auf dem zweiten Abschnitt der metallurgischen Kontakthügel-Unterschicht (16) und selektives Entfernen der strukturierten Maskenschicht (20).
DE69628161T 1995-04-05 1996-03-21 Eine löthöckerstruktur für ein mikroelektronisches substrat Expired - Fee Related DE69628161T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41661995A 1995-04-05 1995-04-05
US416619 1995-04-05
PCT/US1996/003751 WO1996031905A1 (en) 1995-04-05 1996-03-21 A solder bump structure for a microelectronic substrate

Publications (2)

Publication Number Publication Date
DE69628161D1 DE69628161D1 (de) 2003-06-18
DE69628161T2 true DE69628161T2 (de) 2004-03-25

Family

ID=23650663

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69628161T Expired - Fee Related DE69628161T2 (de) 1995-04-05 1996-03-21 Eine löthöckerstruktur für ein mikroelektronisches substrat

Country Status (10)

Country Link
US (3) US5892179A (de)
EP (1) EP0819318B1 (de)
JP (1) JP3549208B2 (de)
KR (2) KR100425750B1 (de)
CN (1) CN1179412C (de)
AT (1) ATE240586T1 (de)
AU (1) AU5316996A (de)
DE (1) DE69628161T2 (de)
HK (1) HK1008266A1 (de)
WO (1) WO1996031905A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388203B1 (en) 1995-04-04 2002-05-14 Unitive International Limited Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby
JP3549208B2 (ja) 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US5902686A (en) * 1996-11-21 1999-05-11 Mcnc Methods for forming an intermetallic region between a solder bump and an under bump metallurgy layer and related structures
CA2294430C (en) * 1997-06-26 2016-02-02 Charles Schwab & Co., Inc. System and method for automatically providing financial services to a user using speech signals
EP0899787A3 (de) * 1997-07-25 2001-05-16 Mcnc Knotrolliert geformte Lötreservoirszur Volumenerhöhung von Löthöckern und damit hergestellten Strukturen
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
EP1082884B1 (de) * 1998-06-02 2002-01-16 Siemens S.A. Verfahren zur herstellung von verdrahtungen mit lothöckern
US6085968A (en) * 1999-01-22 2000-07-11 Hewlett-Packard Company Solder retention ring for improved solder bump formation
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
US6373137B1 (en) * 2000-03-21 2002-04-16 Micron Technology, Inc. Copper interconnect for an integrated circuit and methods for its fabrication
US6362087B1 (en) * 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
KR100668809B1 (ko) * 2000-06-30 2007-01-16 주식회사 하이닉스반도체 웨이퍼 레벨 패키지
TW494548B (en) * 2000-08-25 2002-07-11 I-Ming Chen Semiconductor chip device and its package method
DE60108413T2 (de) * 2000-11-10 2005-06-02 Unitive Electronics, Inc. Verfahren zum positionieren von komponenten mit hilfe flüssiger antriebsmittel und strukturen hierfür
US6666368B2 (en) 2000-11-10 2003-12-23 Unitive Electronics, Inc. Methods and systems for positioning substrates using spring force of phase-changeable bumps therebetween
US6418033B1 (en) 2000-11-16 2002-07-09 Unitive Electronics, Inc. Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002222578A (ja) * 2001-01-26 2002-08-09 Nitto Denko Corp 中継フレキシブル配線回路基板
US6443631B1 (en) 2001-02-20 2002-09-03 Avanti Optics Corporation Optical module with solder bond
US6546173B2 (en) * 2001-02-20 2003-04-08 Avanti Optics Corporation Optical module
US20040212802A1 (en) * 2001-02-20 2004-10-28 Case Steven K. Optical device with alignment compensation
US6546172B2 (en) 2001-02-20 2003-04-08 Avanti Optics Corporation Optical device
US6956999B2 (en) 2001-02-20 2005-10-18 Cyberoptics Corporation Optical device
US6759319B2 (en) 2001-05-17 2004-07-06 Institute Of Microelectronics Residue-free solder bumping process
US6502231B1 (en) 2001-05-31 2002-12-31 Applied Micro Circuits Corporation Integrated circuit template cell system and method
US6550665B1 (en) * 2001-06-06 2003-04-22 Indigo Systems Corporation Method for electrically interconnecting large contact arrays using eutectic alloy bumping
US6541303B2 (en) * 2001-06-20 2003-04-01 Micron Technology, Inc. Method for conducting heat in a flip-chip assembly
US6762122B2 (en) 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
EP1310436A1 (de) * 2001-11-09 2003-05-14 SOLVAY POLYOLEFINS EUROPE - BELGIUM (Société Anonyme) Schraubkapsel beinhaltend eine multimodal Polyethylen komposition
US7310039B1 (en) 2001-11-30 2007-12-18 Silicon Laboratories Inc. Surface inductor
US6644536B2 (en) * 2001-12-28 2003-11-11 Intel Corporation Solder reflow with microwave energy
US7547623B2 (en) * 2002-06-25 2009-06-16 Unitive International Limited Methods of forming lead free solder bumps
WO2004001837A2 (en) * 2002-06-25 2003-12-31 Unitive International Limited Methods of forming electronic structures including conductive shunt layers and related structures
US7531898B2 (en) * 2002-06-25 2009-05-12 Unitive International Limited Non-Circular via holes for bumping pads and related structures
US7632750B2 (en) * 2006-07-07 2009-12-15 Semigear Inc Arrangement for solder bump formation on wafers
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer
WO2004019094A1 (en) * 2002-08-20 2004-03-04 Cyberoptics Corporation Optical alignment mount with height adjustment
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7141883B2 (en) * 2002-10-15 2006-11-28 Silicon Laboratories Inc. Integrated circuit package configuration incorporating shielded circuit element structure
US20040222511A1 (en) * 2002-10-15 2004-11-11 Silicon Laboratories, Inc. Method and apparatus for electromagnetic shielding of a circuit element
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
TWI225899B (en) * 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
TWI255538B (en) * 2003-06-09 2006-05-21 Siliconware Precision Industries Co Ltd Semiconductor package having conductive bumps on chip and method for fabricating the same
US6960820B2 (en) * 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
KR100546346B1 (ko) * 2003-07-23 2006-01-26 삼성전자주식회사 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
US7049216B2 (en) * 2003-10-14 2006-05-23 Unitive International Limited Methods of providing solder structures for out plane connections
KR100994768B1 (ko) * 2003-12-08 2010-11-16 삼성전자주식회사 동영상 부호화를 위한 움직임 추정 방법 및 이를 구현하기위한 프로그램이 기록된 기록 매체
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
DE102004035080A1 (de) * 2004-05-27 2005-12-29 Infineon Technologies Ag Anordnung zur Verringerung des elektrischen Übersprechens auf einem Chip
JP2008501231A (ja) * 2004-05-28 2008-01-17 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ２つのチップコンタクト群を備えるチップ
US7375411B2 (en) * 2004-06-03 2008-05-20 Silicon Laboratories Inc. Method and structure for forming relatively dense conductive layers
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US6977213B1 (en) 2004-08-27 2005-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. IC chip solder bump structure and method of manufacturing same
US20060205170A1 (en) * 2005-03-09 2006-09-14 Rinne Glenn A Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices
US7501924B2 (en) * 2005-09-30 2009-03-10 Silicon Laboratories Inc. Self-shielding inductor
US20070090156A1 (en) * 2005-10-25 2007-04-26 Ramanathan Lakshmi N Method for forming solder contacts on mounted substrates
US7932615B2 (en) * 2006-02-08 2011-04-26 Amkor Technology, Inc. Electronic devices including solder bumps on compliant dielectric layers
US7674701B2 (en) 2006-02-08 2010-03-09 Amkor Technology, Inc. Methods of forming metal layers using multi-layer lift-off patterns
US7723224B2 (en) * 2006-06-14 2010-05-25 Freescale Semiconductor, Inc. Microelectronic assembly with back side metallization and method for forming the same
TWI313037B (en) * 2006-12-12 2009-08-01 Siliconware Precision Industries Co Ltd Chip scale package structure and method for fabricating the same
US8084695B2 (en) * 2007-01-10 2011-12-27 Hsu Hsiuan-Ju Via structure for improving signal integrity
CN101226889B (zh) * 2007-01-15 2010-05-19 百慕达南茂科技股份有限公司 重配置线路结构及其制造方法
US7834449B2 (en) * 2007-04-30 2010-11-16 Broadcom Corporation Highly reliable low cost structure for wafer-level ball grid array packaging
KR101350972B1 (ko) * 2007-05-18 2014-01-14 엘지디스플레이 주식회사 백라이트 유닛과 이를 포함하는 액정표시장치모듈
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
CN101360388B (zh) * 2007-08-01 2010-10-13 全懋精密科技股份有限公司 电路板的电性连接端结构及其制法
US7872347B2 (en) 2007-08-09 2011-01-18 Broadcom Corporation Larger than die size wafer-level redistribution packaging process
FR2920634A1 (fr) * 2007-08-29 2009-03-06 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque.
FR2924302B1 (fr) * 2007-11-23 2010-10-22 St Microelectronics Grenoble Procede de fabrication de plots de connexion electrique d'une plaque
CN101459088B (zh) * 2007-12-13 2010-06-09 中芯国际集成电路制造(上海)有限公司 再分布金属层及再分布凸点的制作方法
CN101355066B (zh) * 2008-05-26 2011-05-18 苏州晶方半导体科技股份有限公司 封装结构及其制造方法
US8643164B2 (en) 2009-06-11 2014-02-04 Broadcom Corporation Package-on-package technology for fan-out wafer-level packaging
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US8441124B2 (en) * 2010-04-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
TWI555100B (zh) 2010-07-26 2016-10-21 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI423355B (zh) 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI426587B (zh) 2010-08-12 2014-02-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5537341B2 (ja) * 2010-08-31 2014-07-02 株式会社東芝 半導体装置
US8288203B2 (en) * 2011-02-25 2012-10-16 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
US8648664B2 (en) 2011-09-30 2014-02-11 Silicon Laboratories Inc. Mutual inductance circuits
KR20140041975A (ko) 2012-09-25 2014-04-07 삼성전자주식회사 범프 구조체 및 이를 포함하는 전기적 연결 구조체
US8802556B2 (en) * 2012-11-14 2014-08-12 Qualcomm Incorporated Barrier layer on bump and non-wettable coating on trace
US9236320B2 (en) * 2013-06-28 2016-01-12 Xintec Inc. Chip package
US9466590B1 (en) * 2015-11-13 2016-10-11 International Business Machines Corporation Optimized solder pads for microelectronic components
KR102315634B1 (ko) * 2016-01-13 2021-10-22 삼원액트 주식회사 회로 기판
US10120971B2 (en) * 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
US11158595B2 (en) * 2017-07-07 2021-10-26 Texas Instruments Incorporated Embedded die package multichip module

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3259814A (en) 1955-05-20 1966-07-05 Rca Corp Power semiconductor assembly including heat dispersing means
DE1182353C2 (de) 1961-03-29 1973-01-11 Siemens Ag Verfahren zum Herstellen eines Halbleiter-bauelements, wie Halbleiterstromtor oder Flaechentransistor, mit einer hochohmigen n-Zone zwischen zwei p-Zonen im Halbleiter-koerper
US3244947A (en) 1962-06-15 1966-04-05 Slater Electric Inc Semi-conductor diode and manufacture thereof
US3274458A (en) 1964-04-02 1966-09-20 Int Rectifier Corp Extremely high voltage silicon device
US3458925A (en) 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
DE1614928A1 (de) * 1966-07-19 1970-12-23 Solitron Devices Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE1764096A1 (de) 1967-04-04 1971-05-27 Marconi Co Ltd Oberflaechen-Feldeffekt-Transistor
US3461357A (en) 1967-09-15 1969-08-12 Ibm Multilevel terminal metallurgy for semiconductor devices
NL159822B (nl) * 1969-01-02 1979-03-15 Philips Nv Halfgeleiderinrichting.
GB1288564A (de) * 1969-01-24 1972-09-13
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US3871014A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3663184A (en) * 1970-01-23 1972-05-16 Fairchild Camera Instr Co Solder bump metallization system using a titanium-nickel barrier layer
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US3760238A (en) * 1972-02-28 1973-09-18 Microsystems Int Ltd Fabrication of beam leads
JPS49135749U (de) 1973-03-24 1974-11-21
US4113578A (en) * 1973-05-31 1978-09-12 Honeywell Inc. Microcircuit device metallization
US3959577A (en) 1974-06-10 1976-05-25 Westinghouse Electric Corporation Hermetic seals for insulating-casing structures
US3993123A (en) 1975-10-28 1976-11-23 International Business Machines Corporation Gas encapsulated cooling module
US4257905A (en) 1977-09-06 1981-03-24 The United States Of America As Represented By The United States Department Of Energy Gaseous insulators for high voltage electrical equipment
JPS5459080A (en) 1977-10-19 1979-05-12 Nec Corp Semiconductor device
US4168480A (en) 1978-02-13 1979-09-18 Torr Laboratories, Inc. Relay assembly
JPS55111127A (en) * 1979-02-19 1980-08-27 Fuji Electric Co Ltd Method for forming solder bump
JPS5678356U (de) 1979-11-12 1981-06-25
US4273859A (en) 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS5773952A (en) * 1980-10-27 1982-05-08 Hitachi Ltd Chip for face down bonding and production thereof
JPS57197838A (en) * 1981-05-29 1982-12-04 Oki Electric Ind Co Ltd Semiconductor flip chip element
US4449580A (en) 1981-06-30 1984-05-22 International Business Machines Corporation Vertical wall elevated pressure heat dissipation system
JPS58146827A (ja) 1982-02-25 1983-09-01 Fuji Electric Co Ltd 半導体式圧力センサ
CH664040A5 (de) 1982-07-19 1988-01-29 Bbc Brown Boveri & Cie Druckgasisolierter stromwandler.
JPS59154041A (ja) * 1983-02-22 1984-09-03 Fuji Electric Corp Res & Dev Ltd 半導体装置の電極形成方法
JPS602011A (ja) 1983-06-14 1985-01-08 三菱電機株式会社 ガス絶縁電気装置
US4545610A (en) * 1983-11-25 1985-10-08 International Business Machines Corporation Method for forming elongated solder connections between a semiconductor device and a supporting substrate
US4661375A (en) 1985-04-22 1987-04-28 At&T Technologies, Inc. Method for increasing the height of solder bumps
JPS6116552A (ja) * 1985-06-21 1986-01-24 Hitachi Ltd 集積回路装置
US4878611A (en) * 1986-05-30 1989-11-07 American Telephone And Telegraph Company, At&T Bell Laboratories Process for controlling solder joint geometry when surface mounting a leadless integrated circuit package on a substrate
GB2194387A (en) 1986-08-20 1988-03-02 Plessey Co Plc Bonding integrated circuit devices
JPH0793304B2 (ja) * 1987-03-11 1995-10-09 富士通株式会社 バンプ電極の形成方法
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US4897508A (en) 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
JPH01214141A (ja) 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
US4840302A (en) 1988-04-15 1989-06-20 International Business Machines Corporation Chromium-titanium alloy
US4927505A (en) * 1988-07-05 1990-05-22 Motorola Inc. Metallization scheme providing adhesion and barrier properties
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
CA2002213C (en) 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US5024372A (en) * 1989-01-03 1991-06-18 Motorola, Inc. Method of making high density solder bumps and a substrate socket for high density solder bumps
US4962058A (en) * 1989-04-14 1990-10-09 International Business Machines Corporation Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
US5048747A (en) 1989-06-27 1991-09-17 At&T Bell Laboratories Solder assembly of components
US5135155A (en) 1989-08-25 1992-08-04 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging
FR2663784B1 (fr) * 1990-06-26 1997-01-31 Commissariat Energie Atomique Procede de realisation d'un etage d'un circuit integre.
JPH04150033A (ja) * 1990-10-12 1992-05-22 Sharp Corp 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5194137A (en) * 1991-08-05 1993-03-16 Motorola Inc. Solder plate reflow method for forming solder-bumped terminals
US5160409A (en) * 1991-08-05 1992-11-03 Motorola, Inc. Solder plate reflow method for forming a solder bump on a circuit trace intersection
EP0598006B1 (de) 1991-08-05 1996-11-20 Motorola, Inc. Aufschmeltzlötsverfahren zum bilden von einem löthocker auf einer printplatte
US5162257A (en) * 1991-09-13 1992-11-10 Mcnc Solder bump fabrication method
US5923539A (en) 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US5371431A (en) 1992-03-04 1994-12-06 Mcnc Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions
US5281684A (en) * 1992-04-30 1994-01-25 Motorola, Inc. Solder bumping of integrated circuit die
JPH0637143A (ja) 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5448014A (en) 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
US5479042A (en) 1993-02-01 1995-12-26 Brooktree Corporation Micromachined relay and method of forming the relay
KR940023325A (ko) * 1993-03-11 1994-10-22 토모마쯔 켕고 땜납층을 프리코팅해서 사용되는 회로기판 및 땜납층이 프리코팅된 회로기판
FR2705832B1 (fr) 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
JP3263875B2 (ja) 1993-08-24 2002-03-11 ソニー株式会社 表面実装型電子部品の製造方法及び表面実装型電子部品
US5802699A (en) 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5492235A (en) * 1995-12-18 1996-02-20 Intel Corporation Process for single mask C4 solder bump fabrication
US5557502A (en) 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
US5547740A (en) * 1995-03-23 1996-08-20 Delco Electronics Corporation Solderable contacts for flip chip integrated circuit devices
US5760526A (en) 1995-04-03 1998-06-02 Motorola, Inc. Plastic encapsulated SAW device
JP3549208B2 (ja) 1995-04-05 2004-08-04 ユニティヴ・インターナショナル・リミテッド 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法
US5773359A (en) * 1995-12-26 1998-06-30 Motorola, Inc. Interconnect system and method of fabrication
US5851911A (en) 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
US5736456A (en) 1996-03-07 1998-04-07 Micron Technology, Inc. Method of forming conductive bumps on die for flip chip applications
US6025767A (en) 1996-08-05 2000-02-15 Mcnc Encapsulated micro-relay modules and methods of fabricating same
US5898574A (en) 1997-09-02 1999-04-27 Tan; Wiling Self aligning electrical component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046699A1 (de) * 2004-09-24 2006-04-13 Infineon Technologies Ag Anordnung zum Verbinden von Kontaktflächen durch eine sich verfestigende Flüssigkeit

Also Published As

Publication number Publication date
KR19987003571A (en) 1998-11-05
AU5316996A (en) 1996-10-23
EP0819318A1 (de) 1998-01-21
US5892179A (en) 1999-04-06
DE69628161D1 (de) 2003-06-18
HK1008266A1 (en) 1999-05-07
JPH11503566A (ja) 1999-03-26
US6329608B1 (en) 2001-12-11
CN1179412C (zh) 2004-12-08
JP3549208B2 (ja) 2004-08-04
ATE240586T1 (de) 2003-05-15
US6389691B1 (en) 2002-05-21
KR100425750B1 (ko) 2004-07-16
KR19980703571A (ko) 1998-11-05
CN1183169A (zh) 1998-05-27
EP0819318B1 (de) 2003-05-14
WO1996031905A1 (en) 1996-10-10

Similar Documents

Publication Publication Date Title
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE10309502B4 (de) Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE19745575A1 (de) Struktur einer Anschlußelektrode und Verfahren für ihre Bildung
KR20000069089A (ko) 솔더 범프와 언더 범프 야금층 사이에 금속간 영역 및 관련된구조를 형성하는 방법
DE10033977A1 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE1943519A1 (de) Halbleiterbauelement
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE19811870A1 (de) Thermistorelement
DE4432774A1 (de) Verfahren zur Belotung von Anschlußflächen, sowie Verfahren zur Herstellung einer Lotlegierung
DE4446471C2 (de) Verfahren zur Montage eines Chips auf einem flexiblen Schaltungsträger
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE102006036963A1 (de) Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee