DE69628677T2 - Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht - Google Patents

Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht Download PDF

Info

Publication number
DE69628677T2
DE69628677T2 DE69628677T DE69628677T DE69628677T2 DE 69628677 T2 DE69628677 T2 DE 69628677T2 DE 69628677 T DE69628677 T DE 69628677T DE 69628677 T DE69628677 T DE 69628677T DE 69628677 T2 DE69628677 T2 DE 69628677T2
Authority
DE
Germany
Prior art keywords
platinum
dielectric
etching
dielectric layer
electrode film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69628677T
Other languages
English (en)
Other versions
DE69628677D1 (de
Inventor
Yoshihisa Suita-shi Osaka Nagano
Eiji Ibaraki-shi Osaka Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69628677D1 publication Critical patent/DE69628677D1/de
Publication of DE69628677T2 publication Critical patent/DE69628677T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator, das eine dielektrische Schicht hoher Dielektrizitätskonstante oder eine ferroelektrische Schicht als dielektrische Schicht des Kondensators benutzt, und insbesondere auf ein Verfahren, das einen Schritt einschliesst, die dielektrische Schicht des Kondensators trocken zu ätzen.
  • In letzter Zeit konzentrieren sich Anstrengungen auf die Entwicklung eines Mikrocomputers, der einen Kondensator einschliesst, der eine dielektrische Schicht hoher Dielektrizitätskonstante oder eine ferroelektrische Schicht benutzt, die wirksame Massnahmen darstellen, um Streuemissionen zu vermindern, die ein elektromagnetisches Rauschen darstellen, sowie eines nichtflüchtigen ferroelektrischen RAM, der bei niedriger Spannung betrieben und mit hoher Geschwindigkeit geschrieben und gelesen werden kann. Das Ätzen dieser dielektrischen Kondensatorschichten wurde durch Nassätzen als isotropisches Ätzen oder nichtselektives Ionenstrahlätzen ausgeführt. In diesen Verfahren können jedoch keine hohe Verarbeitungsgenauigkeit und keine hohe Ätzselektivität erreicht werden, weshalb in der letzten Zeit die Trockenätztechnik intensiv erforscht und entwickelt wird. Das beim Trockenätzen von dielektrischen Schichten und Elektroden von Kondensatoren verwendete Ätzgas ist Halogen, vertreten durch Chlor oder eine Chlorverbindung. Zum Beispiel wurden Chlor allein, Chlorwasserstoff und Chlorkohlenstoff beschrieben.
  • Ein herkömmliches Verfahren zur Herstellung einer Halbleiteranordnung wird unten unter Bezugnahme auf Zeichnungen beschrieben. Dieses Verfahren wurde von den gegenwärtigen Erfindern entwickelt und bildet einen Teil einer hauseigenen Technologie. 3(a), 3(b), 3(c) und 3(d) sind Schnittansichten, um das Verfahren zu erklären, einen in eine herkömmliche Halbleiteranordnung einbezogenen Kondensator auszubilden.
  • Zuerst werden, wie in 3(a) gezeigt, ein unterer Elektrodenfilm 1 aus Platin, eine dielektrische Schicht 2 aus einer dielektrischen Schicht hoher Dielektrizitätskonstante oder einer ferroelektrischen Schicht und ein oberer Elektrodenfilm 3 aus Platin auf einem Substrat 4 gebildet, auf dem ein Silicumoxidfilm abgeschieden ist. Dann werden unter Benutzung eines Photoresists 5 als Maske der obere Elektrodenfilm 3 aus Platin und die dielektrische Schicht 2 mit chlorhaltigem Ätzgas trocken geätzt und zu einer Gestalt wie in 3(b) gezeigt verarbeitet. Schliesslich wird durch Trockenätzen des unteren Elektrodenfilms 1 aus Platin ein Kondensator gebildet.
  • Bei diesem herkömmlichen Herstellungsverfahren kann jedoch ein Fehler 8 in einer Seitenwand 6 der dielektrischen Schicht 2 gebildet werden, wie in 3(c) gezeigt, oder die Seitenwand 6 degeneriert oft zu einer Substanz 9, die sich vom Dielektrikum unterscheidet. Wenn ein solcher Zustand auftritt, erfolgt ein Kurzschluss des Kondensators oder ein Anwachsen des Streustromes, und im Extremfall geht die Kondensatorfunktion verloren.
  • Die Ursache, dass eine derartige Erscheinung auftritt, kann wie folgt gesehen werden. An den Seitenwänden 6 des oberen Elektrodenfilms 3 aus Platin und der dielektrischen Schicht 2, die trocken geätzt wurden, sowie auf der Oberfläche 7 des unteren Elektrodenfilms 1 aus Platin, die offen liegt, werden Atome, Ionen, oder Radikale von Chlor, die durch Zersetzung des Ätzgases bei der Entladung erzeugt wurden, in grosser Menge abgeschieden. Diese Chloratome, -ionen oder -radikale reagieren leicht mit Feuchtigkeit, um eine saure wässrige Lösung zu bilden, d. h. Chlorwasserstoffsäure. Die Seitenwand 6 der dielektrischen Schicht 2, die aus einem dielektrischen Oxid besteht, reagiert heftig mit dieser Chlorwasserstoffsäure, und die dielektrische Schicht 2 wird zerfressen oder degeneriert zu einer anderen Substanz 9, die sich vom Dielektrikum unterscheidet. Als Ergebnis wird betrachtet, dass dies zu Kurzschluss des Kondensators, Erhöhung des Streustroms oder Verlust der Kondensatorfunktion führt.
  • Diese Adsorption von Feuchtigkeit erfolgt immer bei Arbeitsgängen im Herstellungsprozess von Halbleiteranordnungen wie einem Aussetzen des Substrates zur Atmosphäre oder Waschen in Wasser und ist daher unveimeidlich. Diese Nachteile werden auch bemerkt, wenn Brom oder Iod als Ätzgas verwendet werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist ein Gegenstand der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Halbleiteranordnung zur Verfügung zu stellen, das in der Lage ist, den Angriff der dielektrischen Schicht zu verhindern sowie das Auftreten von Kondensatorkurzschluss und erhöhtem Streustrom zu unterdrücken.
  • Erfindungsgemäss umfasst ein Verfahren zur Herstellung einer Halbleiteranordnung einen Schritt der Bildung eines unteren Elektrodenfilms aus Platin, einer dielektrischen Schicht und eines oberen Elektrodenfilms aus Platin auf einem Substrat, auf dem Schaltungselemente und Verdrahtung ausgebildet werden, einen Schritt, den oberen Elektrodenfilm aus Platin und die dielektrische Schicht selektiv trocken zu ätzen, indem Ätzgas verwendet wird, das zumindest eines der Elemente Chlor, Brom und Iod enthält, einen Schritt, das Substrat nach dem Trockenätzschritt zu erhitzen, sowie einen Schritt, den unteren Elektrodenfilm aus Platin zu ätzen.
  • Durch den Prozess des Erhitzens nach dem Trockenätzen werden die Zersetzungsprodukte des Chlor, Brom oder Iod enthaltenden Ätzgases, die sich während des Trockenätzens auf der Seitenwand der dielektrischen Schicht oder auf der Oberfläche des unteren Elektrodenfilms aus Platin abscheiden, äusserst stark vermindert. Er unterdrückt somit das Auftreten von Fehlern oder eine Degeneration der dielektrischen Schicht, die durch Reaktion der dielektrischen Schicht mit der durch Reaktion dieser Zersetzungsprodukte mit Feuchtigkeit auf dem Dielektrikum gebildeten Säure induziert werden. Daher können das Auftreten von Kurzschluss im Kondensator und die Erhöhung des Streustromes äusserst zurückgedrängt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1(a) und 1(b) sind Schnittansichten, um ein Verfahren zur Ausbildung eines in einer Ausführungsform der Erfindung in eine Halbleitervorrichtung eingebauten Kondensators zu erklären.
  • 2 ist ein vergleichendes Diagramm der Restmenge an Chlor auf dem Substrat in den Ausführungsformen der Erfindung und im Stande der Technik.
  • 3(a), 3(b), 3(c) und 3(d) sind Schnittansichten, um ein herkömmliches Verfahren zur Ausbildung eines in eine Halbleitervorrichtung eingebauten Kondensators zu erklären.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die bevorzugte Ausführungsform der Erfindung wird unten unter Bezugnahme auf 1(a) und 1(b) beschrieben. Gleiche Teile wie in dem in 3(a), 3(b), 3(c) und 3(d) beschriebenen Stand der Technik werden durch gleiche Bezugszahlen identifiziert.
  • Zuerst werden wie im herkömmlichen Verfahren ein unterer Elektrodenfilm 1 aus Platin, eine aus einem dielektrischen Material hoher Dielektrizitätskonstante oder einem ferroelektrischen Material zusammengesetzte dielektrische Schicht 2 und ein oberer Elektrodenfilm 3 aus Platin auf einem Substrat 4 ausgebildet, auf dem Schaltungselemente, Verdrahtung und ein isoliertender Film ausgebildet sind.
  • Wie in 1(a) gezeigt, werden der obere Elektrodenfilm 3 aus Platin und die dielektrische Schicht 2 trocken geätzt. Als Nächstes wird, wie in 1(b) gezeigt, in einer bei Atmosphärendruck befindlichen Stickstoffatmosphäre das Substrat während 60 Sekunden auf eine Temperatur von 180°C erhitzt. Danach wird der untere Elektrodenfilm 1 aus Platin selektiv trocken geätzt, und der Kondensator wird zu einer definierten Gestalt ausgebildet. Durch dieses Verfahren des Erhitzens nach dem Trockenätzen wurden eine Verhinderung des Auftretens von Kurzschluss und eine Unterdrückung der Zunahme von Streustrom erzielt.
  • Um derartige herausragende Wirkungen zu erzielen, wird bevorzugt, auf einen Temperaturbereich zwischen 150°C und einer Temperatur, die keine wesentliche Veränderung in den Eigenschaften der Halbleiteranordnung bewirkt, zu erhitzen. Insbesondere wird bevorzugt, in einer inerten Atmosphäre auf eine Temperatur zwischen 150 und 450 °C zu erhitzen. Neben Stickstoff können Argon, Helium oder andere inerte Gase als Heizatmosphäre verwendet werden, oder das Erhitzen kann auch im Vakuum erfolgen.
  • Die Grunde für die durch Erhitzen verursachte Wirkung werden aus den Ergeb nissen der Messung der restlichen Chlorkonzentration, die in 2 gezeigt werden, wie folgt abgeschätzt. Die in 2 nach dem Aufheizprozess gezeigte restliche Chlorkonzentration entspricht den in der zweiten Ausführungsform angeführten Aufheizbedingungen. Die restliche Chlorkonzentration ist nach dem Aufheizprozess im Vergleich zur restlichen Chlorkonzentration direkt nach dem Trockenätzen auf etwa ein Drittel vermindert.
  • Wie in 1(b) gezeigt, werden starke Abscheidungen von Chloratomen, -ionen oder Radikalen auf der Seitenwand 6 oder Oberfläche 7 des unteren Elektrodenfilms 1 aus Platin leicht heruntergelöst, indem dem Substrat 4 thermische Energie zugeführt wird, da Chlor an das Platin oder an das Dielektrikum der Seitenwand 6 nicht stark gebunden ist. Entsprechend wird das restliche Chlor, das mit Feuchtigkeit zu Chlorwasserstoffsäure reagiert, äusserst stark verringert. Daher treten kaum ein Defekt oder eine Degeneration der dielektrischen Schicht 2 auf, wodurch die Ausbildung von Kurzschluss und das Anwachsen des Streustromes unterdruckt werden.
  • Die Erfindung ist nicht auf die veranschaulichte Ausführungsform beschränkt, sondern kann in verschiedenen Formen abgewandelt werden. Zum Beispiel wird in der vorstehenden Ausführungsform chlorhaltiges Gas als Ätzgas verwendet, aber die gleichen Wirkungen wie in der Ausführungsform werden erhalten, wenn Ätzgas verwendet wird, das anstelle von Chlor Brom oder Iod enthält, oder Ätzgas, das zwei oder mehr von den Gasen Chlor, Brom und Iod enthält.

Claims (4)

  1. Verfahren zur Herstellung einer Halbleiteranordnung, umfassend einen Schritt, einen unteren Elektrodenfilm (1) aus Platin, eine aus einem dielektrischen Material hoher Dielektrizitätskonstante oder einem ferroelektrischen Material zusammengesetzte dielektrische Schicht (2) und einen oberen Elektrodenfilm (3) aus Platin auf einem Substrat (4) auszubilden, auf dem Schaltungselemente und Verdrahtung ausgebildet werden; einen Schritt, selektiv diese obere Elektrodenschicht (3) aus Platin und diese dielektrische Schicht (2) unter Verwendtung der gleichen Maske und unter Verwendtung eines Ätzgases trocken zu ätzen, das zumindest eines der Elemente Chlor, Brom und Iod enthält; einen Schritt, diese Struktur nach diesem Trockenätzschritt zu erhitzen; und einen Schritt, diese untere Elektrodenschicht (1) aus Platin zu ätzen.
  2. Verfahren des Anspruchs 1, worin dieser Erhitzungsschritt in einem Temperaturbereich zwischen 150°C und einer Temperatur ausgeführt wird, die keine wesentliche Veränderung in den Eigenschaften dieser Halbleiteranordnung verursacht.
  3. Verfahren des Anspruchs 1, worin dieser Erhitzungsschritt in einem Temperaturbereich zwischen 150°C und 450°C ausgeführt wird.
  4. Verfahren des Anspruchs 1, worin dieser Erhitzungsschritt in einer Atmosphäre von Inertgas oder im Vakuum ausgeführt wird.
DE69628677T 1995-02-03 1996-01-27 Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht Expired - Lifetime DE69628677T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7016829A JP2953974B2 (ja) 1995-02-03 1995-02-03 半導体装置の製造方法
JP1682995 1995-02-03

Publications (2)

Publication Number Publication Date
DE69628677D1 DE69628677D1 (de) 2003-07-17
DE69628677T2 true DE69628677T2 (de) 2004-05-13

Family

ID=11927088

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69613723T Expired - Lifetime DE69613723T2 (de) 1995-02-03 1996-01-27 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator
DE69628677T Expired - Lifetime DE69628677T2 (de) 1995-02-03 1996-01-27 Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69613723T Expired - Lifetime DE69613723T2 (de) 1995-02-03 1996-01-27 Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator

Country Status (6)

Country Link
US (1) US5652171A (de)
EP (2) EP0932192B1 (de)
JP (1) JP2953974B2 (de)
KR (1) KR0185489B1 (de)
CN (1) CN1080926C (de)
DE (2) DE69613723T2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251983A (ja) * 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
DE19646208C2 (de) * 1996-11-08 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Kondensators und Speicherfeld
KR19980060614A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 제조방법
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
EP0865079A3 (de) 1997-03-13 1999-10-20 Applied Materials, Inc. Verfahren zur Beseitigung von auf geätzten Platinflächen abgelagerten Verunreinigungen
DE19712540C1 (de) * 1997-03-25 1998-08-13 Siemens Ag Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing
KR100458293B1 (ko) * 1997-12-20 2005-02-05 주식회사 하이닉스반도체 반도체소자의금속배선후처리방법
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
US6323132B1 (en) 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR20010034127A (ko) 1998-01-13 2001-04-25 조셉 제이. 스위니 이방성 플라티늄 프로화일을 위한 에칭 방법
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
KR100333127B1 (ko) * 1998-06-29 2002-09-05 주식회사 하이닉스반도체 반도체소자의캐패시터제조방법
US6204172B1 (en) 1998-09-03 2001-03-20 Micron Technology, Inc. Low temperature deposition of barrier layers
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
US7060584B1 (en) * 1999-07-12 2006-06-13 Zilog, Inc. Process to improve high performance capacitor properties in integrated MOS technology
US6458648B1 (en) * 1999-12-17 2002-10-01 Agere Systems Guardian Corp. Method for in-situ removal of side walls in MOM capacitor formation
KR100358149B1 (ko) * 2000-06-30 2002-10-25 주식회사 하이닉스반도체 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법
US20020123008A1 (en) 2000-12-21 2002-09-05 Ning Xiang J. Isotropic etch to form MIM capacitor top plates
US6444479B1 (en) * 2001-04-18 2002-09-03 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
JP4032916B2 (ja) * 2001-11-28 2008-01-16 三菱化学株式会社 エッチング液
EP1321977A1 (de) * 2001-12-17 2003-06-25 AMI Semiconductor Belgium BVBA Verfahren zur Reduzierung von elektrischen Ladungen erzeugt durch einen vorherigen Prozessschritt auf einer leitenden Struktur
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
JP2006313833A (ja) * 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
US20060278339A1 (en) * 2005-06-13 2006-12-14 Lam Research Corporation, A Delaware Corporation Etch rate uniformity using the independent movement of electrode pieces
JP2009266952A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp デバイスの製造方法及び製造装置
JP2011119779A (ja) * 2011-03-22 2011-06-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
CN102956430A (zh) * 2012-05-25 2013-03-06 深圳市华星光电技术有限公司 取代膜层上氯原子的方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
JP6210039B2 (ja) * 2014-09-24 2017-10-11 セントラル硝子株式会社 付着物の除去方法及びドライエッチング方法
JP7199174B2 (ja) * 2018-07-26 2023-01-05 東京エレクトロン株式会社 エッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4325984B2 (en) * 1980-07-28 1998-03-03 Fairchild Camera & Inst Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films
JPS593927A (ja) * 1982-06-29 1984-01-10 Fujitsu Ltd 薄膜のエツチング方法
JPS59189633A (ja) * 1983-04-13 1984-10-27 Fujitsu Ltd 半導体装置の製造方法
JPS61160939A (ja) * 1985-01-09 1986-07-21 Nec Corp ドライエツチング後Si表面損傷の乾式による除去方法
US4666555A (en) * 1985-08-23 1987-05-19 Intel Corporation Plasma etching of silicon using fluorinated gas mixtures
US4847212A (en) * 1987-01-12 1989-07-11 Itt Gallium Arsenide Technology Center Self-aligned gate FET process using undercut etch mask
JPH02151031A (ja) * 1988-12-02 1990-06-11 Hitachi Ltd 半導体装置の製造方法
JPH03155621A (ja) * 1989-07-12 1991-07-03 Toshiba Corp ドライエッチング方法
US5316572A (en) * 1989-12-11 1994-05-31 Nmb Ltd. Method of manufacturing concrete for placement in air not requiring consolidation
DE69132811T2 (de) * 1990-06-27 2002-04-04 Fujitsu Ltd Verfahren zum herstellen eines integrierten halbleiterschaltkreises
JPH0467636A (ja) * 1990-07-06 1992-03-03 Mitsubishi Electric Corp 半導体装置の製造方法
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
JPH0649667A (ja) * 1992-07-30 1994-02-22 Sharp Corp ドライエッチング方法及びその装置
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
JP3460347B2 (ja) * 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
KR0185489B1 (ko) 1999-04-15
JP2953974B2 (ja) 1999-09-27
EP0932192A1 (de) 1999-07-28
EP0725430B1 (de) 2001-07-11
EP0932192B1 (de) 2003-06-11
DE69613723D1 (de) 2001-08-16
CN1080926C (zh) 2002-03-13
CN1136218A (zh) 1996-11-20
DE69628677D1 (de) 2003-07-17
JPH08213364A (ja) 1996-08-20
EP0725430A3 (de) 1998-05-27
US5652171A (en) 1997-07-29
DE69613723T2 (de) 2002-04-25
EP0725430A2 (de) 1996-08-07

Similar Documents

Publication Publication Date Title
DE69628677T2 (de) Ätzen einer Platinelektrode und eine dielektrische oder ferroelektrische Schicht
DE69820397T2 (de) Ätzmittel und ihre Verwendung
DE3538328C2 (de)
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE60012807T2 (de) Plasma-Reinigungsverfahren für Öffnungen in Isolierschicht(en) niedriger Dielektrizitätskonstante über Kupferleitungs-IC-Strukturen
DE69529858T2 (de) Oberflächenbehandlung für Halbleitersubstrat
DE69837301T2 (de) Methode, einen Platinfilm in einer Halbleiteranordnung zu ätzen
DE4214091C2 (de)
EP0002669B1 (de) Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern
DE3524274A1 (de) Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat
DE2401333A1 (de) Verfahren zur herstellung von isolierfilmen auf verbindungsschichten
EP0013711B1 (de) Verfahren zum Ätzen von Chrom
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE60124487T2 (de) Verfahren zur Reinigung nach einer Ätzung
DE3038185C2 (de) Verfahren zum Ätzen eines Musters aus einer Schicht
DE10131716A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE60310528T2 (de) Verfahren zum Festlegen einer Chalcogenidmaterial-Schicht, insbesondere in einem Verfahren zur Herstellung von Phasenumwandlungs-Speicherzellen
DE19717363C2 (de) Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens
DE10332865A1 (de) Vorrichtung zum Trocknen von Halbleitersubstraten unter Verwendung des Azeotrop-Effekts und ein Trocknungsverfahren, das diese Vorrichtung verwendet
DE2239145A1 (de) Verfahren zur behandlung von halbleitermaterialien aus iii-v-verbindungen
EP0067984B1 (de) Verfahren zum Ätzen von Chrom und Ätzmittelmischungen zur Durchführung des Verfahrens
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
DE10255865B4 (de) Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE10204644B4 (de) Halbleitervorrichtung mit ferroelektrischem Kondensator

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8320 Willingness to grant licences declared (paragraph 23)