DE69630875T2 - Neuartige logikfamilie mit zweipoligen chalkogenidschaltern als logische gatter - Google Patents

Neuartige logikfamilie mit zweipoligen chalkogenidschaltern als logische gatter Download PDF

Info

Publication number
DE69630875T2
DE69630875T2 DE69630875T DE69630875T DE69630875T2 DE 69630875 T2 DE69630875 T2 DE 69630875T2 DE 69630875 T DE69630875 T DE 69630875T DE 69630875 T DE69630875 T DE 69630875T DE 69630875 T2 DE69630875 T2 DE 69630875T2
Authority
DE
Germany
Prior art keywords
terminal
circuit
switches
threshold
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69630875T
Other languages
English (en)
Other versions
DE69630875D1 (de
Inventor
R. Stanford OVSHINSKY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Application granted granted Critical
Publication of DE69630875D1 publication Critical patent/DE69630875D1/de
Publication of DE69630875T2 publication Critical patent/DE69630875T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine neue Logikfamilie. Insbesondere betrifft die vorliegende Erfindung eine Logikfamilie, die Zweiklemmen-Chalkogenidschalter als Logikgatter verwendet.
  • Hintergrund der Erfindung
  • Auf dem Gebiet elektronischer Rechner, das ständig nach Verbesserungen bei der Arbeitsgeschwindigkeit und -leistung strebt, erreichen die in den meisten elektronischen Rechnern verwendeten Silicium-Halbleiteranordnungen allmählich die Grenze bei der Arbeitsgeschwindigkeit und der Größe und Packungsdichte der Elemente. Rechnerkonstrukteure achten stets auf eine Verkürzung der Schaltzeit von Schaltkreisen und eine Erhöhung ihrer Packungsdichte, um die Ausführung der höchstmöglichen Anzahl von Schaltoperationen je Zeiteinheit zu ermöglichen und außerdem den von den Schaltkreisen eingenommenen Platz zu verringern. Josephson-Elemente haben in der Vergangenheit als ein potentieller Durchbruch hin zur Erfüllung dieser Forderungen große Aufmerksamkeit erregt, und daher sind Logikschaltungen, die diese Elemente verwenden, intensiv untersucht worden.
  • Die Verwendung von Josephson-Übergängen als elektronische Schaltungselemente wurde erst nach 1962 möglich, als der Josephson-Effekt entdeckt wurde. Damals hatten die einzigen bekannten supraleitenden Materialien so niedrige kritische Temperaturen (d. h. Temperaturen, unterhalb denen das Material supraleitend wird), dass eine Schaltung, die Josephson-Übergangselemente verwendet, eine flüssige Heliumquelle benötigte, um die erforderliche niedrige Temperatur aufrechtzuerhalten. Seitdem haben zwar die Verbesserungen in der Tieftemperaturtechnik und die Entdeckung von supraleitenden Materialien mit einem hohen Tc-Wert diese Beschränkungen weniger schwerwiegend werden lassen, aber andere praktische Erwägungen stehen der Kommerzialisierung supraleitenden Logikschaltungen noch immer im Wege.
  • Josephson-Übergänge sind sehr ungewöhnliche nichtlineare Schaltelemente, die zum Entwerfen von Schaltungen mit vielen interessanten Eigenschaften verwendet werden können. Die Hauptvorzüge dieser Übergänge sollen ihr geringer Energiebedarf und ihre hohen Arbeitsgeschwindigkeiten gegenüber herkömmlichen nichtlinearen Schaltelementen sein. Das heißt, das Josephson-Element weist schnelle Schaltoperationen bei niedrigem Leistungsverbrauch und hoher Empfindlichkeit entsprechend dem Josephson-Effekt auf, der in einem supraleitenden Zustand bei sehr niedrigen Temperaturen entsteht. Daher hat das Josephson-Element in der Vergangenheit Anlass zu Erwartungen zur Realisierung von superschnellen Rechnern gegeben.
  • Das Josephson-Element weist in seinem Grundaufbau zwei durch eine dünne Isolierschicht (Josephson-Tunnelübergang) miteinander verbundene Supraleiter auf, wie sie für das Josephson-Element mit Tunnelübergang typisch sind. Wenn bei diesem Aufbau der dem Übergang zugeführte Strom größer als der kritische Strom des Übergangs ist, wird das Element vom Nullspannungszustand in den Spannungszustand gebracht (eine Schaltoperation). Das heißt, die Funktion des Elements beruht auf dem Vorhandensein von zwei Zuständen für das Gatter (Josephson-Übergang) und dem Umstand, dass das Gatter mittels eines Magnetfelds oder angelegten Stroms von einem Zustand in den anderen geschaltet werden kann. Einer dieser Zustände ist ein Paartunnelzustand des Übergangs, in dem Strom ohne Spannungsabfall durch den Sperrbereich fließen kann. Der andere Zustand ist ein Einzelteilchen-Tunnelzustand, in dem der Strom mit einer Spannung über dem Übergang, die gleich 2 Delta ist, fließt, wobei Delta die Energielücke des Halbleiters ist. Bei Zinn beträgt 2 Delta bei 1,7 K etwa 1 mV. Der Übergang von einem Zustand in den anderen kann durch Überschreiten des kritischen Stroms für den Josephson-Übergang herbeigeführt werden. Der kritische Strom IJ ist als der größte Nullspannungsstrom, den der Übergang führen kann, definiert. Daher sind die Strom-Spannungs-Kennlinien so, dass die Spannung über dem Übergang so lange bei Null bleibt, bis der Strom einen kritischen Wert erreicht. Zu diesem Zeitpunkt springt die Spannung über dem Element auf einen finiten Wert und ändert sich anschließend langsam mit dem weiteren Anstieg des Stroms. Der kritische Stromwert hängt von dem an das Josephson-Element angelegten Magnetfeld ab.
  • Die US-Patente Nr. 3.626.391, 3.281.609, 3.758.795, 3.825.906 und andere beschreiben das Konzept der Nutzung eines Josephson-Übergangs für Josephson-Schaltungsanordnungen, wie beispielsweise eine Speicherzelle, ein Logikgatter oder ein Schieberegister.
  • Es gibt zwei Grundarten von Josephson-Logikgattern: Strominjektionsgatier und magnetisch gesteuerte Gatter. Alle modernen integrierten Josephson-Schaltungen nutzen eine oder beide dieser Gatterarten. Die schnellsten Logikgatter nutzen eine Kombination aus beiden. Alie diese Arten von integrierten Josephson-Schaltungen haben jedoch die nachstehend beschriebenen Nachteile.
  • Herkömmliche supraleitende Logikschaltungen werden vom Eingangssystem grob in die Magnetkopplungs- und die Strominjektionsschaltung eingeteilt. Bei einer supraleitenden Magnetkopplungs-Logikschaltung wird ein Eingangssignal magnetisch mit einer Schleife mit einem Josephson-Übergang und einer Josephson-Induktivität gekoppelt, und logische Operationen werden durch Transformation des Josephson-Übergangs in den Nichtnullspannungszustand durchgeführt, wie im US-Patent Nr. 3.978.351 gezeigt. In diesem Beispiel bilden der Josephson-Übergang und die Induktivität ein Magnetfluss-Quanteninterferometer, und das Produkt aus der Induktivität L und dem kritischen Strom IJ des Josephson-Übergangs wird so gewählt, dass es nahe an einem Magnetflussquantum liegt. Daher ist, wenn der kritische Strom IJ wegen des Energieverbrauchs klein gehalten wird, eine große Induktivität L erforderlich, die die Realisierung einer kompakten Schaltung erschwert und die Arbeitsgeschwindigkeit senkt. Wenn umgekehrt die Induktivität L verringert wird, um eine höhere Arbeitsgeschwindigkeit zu erzielen, wird der Wert des kritischen Stroms IJ größer und der Energieverbrauch steigt. Außerdem ist die Schaltung dem Einfluss von äußerem magnetischen Rauschen, Streu-Induktivität usw. unterworfen, was zu extremen Schwankungen und instabilem Betrieb führt. Eine solche Schaltung ist auch insofern mangelhaft, als gleichmäßiges und effizientes Verbinden mehrerer Eingangsdrähte baulich schwierig ist.
  • Eine supraleitende Strominjektions-Logikschaltung ist insofern eine Verbesserung, als sie kein Magnetfluss-Quanteninterferometer verwendet. Bei einer supraleitenden Strominjektions-Logikschaltung wird Strom direkt in den Josephson-Übergang zum Umschalten in den Nichtnullspannungszustand eingespeist, um logische Operationen auszuführen. Eine herkömmliche supraleitende Strominjektions-Logikschaltung, die kein Magnetfluss-Quanteninterferometer verwendet, ist in IEDM „Josephson Direct Coupled Logic (DCL)" („Direktgekoppelte Josephson-Logik (DCL)") (1492, 12), IBM, beschrieben. Bei diesem Beispiel sind die Mängel der supraleitenden Magnetkopplungs-Logikschaltung, die ein Magnetfluss-Quanteninterferometer verwendet, überwunden. Der Schwellwert für das Bestimmen der Empfindlichkeit wird jedoch allein durch das Schalten des Nichtnullspannungszustands eines einzelnen Josephson-Übergangs bestimmt, sodass nur eine Stromverstärkung von maximal 1 erhalten werden kann. Obwohl es vorteilhaft ist, die Schaltung als Schalter einzusetzen, ist es daher schwierig, sie für verschiedene Arten von Logikschaltungen zu verwenden.
  • In einem Artikel mit dem Titel „Threshold Logic" („Schwellwertlogik") von Daniel Hampel und Robert Widner, veröffentlicht in IEEE Spectrum, Mai 1971, S. 32–39, sind Schwellwert-Logikgatter und Mittel zum Implementieren solcher Gatter bei hochintegrierten Schaltkreisen beschrieben. Wie in dem Artikel dargelegt, haben Schwellwert-Logikgatter eine höhere logische Leistung als normale Boolesche Logikgatter wie UND-, ODER-, NICHT-ODER-Gatter. Grundsätzlich empfängt ein Schwellwert-Logikgatter N logische Eingangssignale, gewichtet die N Eingangssignale entweder gleich oder belegt sie mit ungleichen Gewichten, summiert die gewichteten Eingangssignale und stellt ein logisches Ausgangssignal bereit, wenn die Summe größer als ein Schwellwert-Gewichtsfaktor oder gleich diesem ist.
  • Herkömmliche Schwellwertlogik wird durch Verwenden der Stromquellen und eines Schwellwertdetektors oder der vorstehend beschriebenen Magnetfluss-Summierungsverfahren implementiert. Stromsummierungs- und Magnetflusssummierungsverfahren erfordern Präzision beim Erzeugen des Analogwerts, der mit dem Schwellwert verglichen wird. Präzision ist auch erforderlich, wenn Josephson-Elemente verwendet werden. Die Quelle der Analogpräzision ist bei den Josephson-Elementen die vorstehend als Delta bezeichnete Spannung. Der Parameter Delta ist im Wesentlichen die Lücke im Energiespektrum der Leitungselektronen des Supraleiters, die als Materialkonstante angesehen wird und es an sich auch ist.
  • Logikschaltungen, die Josephson- Übergänge verwenden, haben außer den vorstehend erörterten Nachteilen noch weitere. Beispielsweise haben einige Verknüpfungsschaltungen bei der Josephson-Übergangstechnik den starken Nachteil, dass sie sich nicht automatisch zurücksetzen, sodass sie zusätzliche Schalter für ihre Rücksetzung erfordern. Obwohl das kein technisches Problem darstellen würde, dürfte die Wirtschaftlichkeit eines Geräts, das die dem aktuellen Stand der Technik entsprechenden Verknüpfungsschaltungen verwendet, über lange Zykluszeiten beträchtlich leiden. Ein weiterer Nachteil ist das Problem der Beseitigung des Übersprechens zwischen Josephson-Elementen in Josephson-Logikanordnungen, was auf Stromtransienten beim Schalten eines Elements zurückzuführen ist. Außerdem ist bekannt, dass die Strom-Spannungs-Kennlinie eines Josephson-Tunnelübergangselements einen instabilen Bereich bei niedrigen Spannungen hat. Wenn man versucht, das Element in dem instabilen Bereich vorzuspannen, springt sein Arbeitspunkt zwischen dem Suprastromzustand (V = 0) und dem finiten Spannungszustand (V ungleich 0, normalerweise V = 2 Delta, die Lückenspannung des Supraleiters) zurück und vor. Dieses Problem ist als Relaxationsschwingung bekannt.
  • Somit ist das herkömmliche Josephson-Element bisher nicht in der Lage gewesen, gleichzeitig drei Bedingungen zu erfüllen, d. h. (1) die Verringerung der Größe des Elements, die integrierte Schaltungen mit hoher Dichte ermöglicht, (2) die hohe Empfindlichkeit, die zu einem breiten Betriebsbereich führt, und (3) perfekte Trennung zwischen den Eingangs- und Ausgangssignalströmen in dem Element. Die drei Bedingungen sind für die Komponenten von künftigen elektronischen Rechnern unbedingt notwendig, um einen stabilen, sehr schnellen Logikschaltungsbetrieb zu erreichen.
  • Ein weiterer Nachteil der Josephson-Übergangstechnik ist die hohe Anzahl von Bearbeitungsschritten, die zur Herstellung der Elemente erforderlich sind. Ein Hauptfaktor, der die Leistungsfähigkeit der Prozesse für integrierte Schaltungen und die damit einhergehende Ausbeute von integrierten Schaltungen bestimmt, ist die Anzahl der diesen Prozess umfassenden Schritte. Wenn ein Prozess beispielsweise aus zwölf Schritten besteht und die erwartete Ausbeute für jeden Schritt neunzig Prozent beträgt, dann beläuft sich die Ausbeute von funktionsfähigen Elementen am Ende des zwölf Schritte umfassenden Prozesses 0,912 oder etwa 28 %. Wenn der Prozess jedoch aus acht Schritten besteht und jeder Schritt eine wahrscheinliche Ausbeute von neunzig Prozent hat, beträgt die Endausbeute für den acht Schritte umfassenden Prozess 0,98 oder 43 %. Somit wird durch Eliminieren von Schritten eine Verbesserung der Ausbeute ohne eine Verbesserung der Qualität der Bearbeitung erreicht. Außerdem führt eine hohe Anzahl von Bearbeitungsschritten zu Problemen bei der Haftung, Schrittabdeckung und Beschädigung von bereits abgeschiedenen Schichten. Je länger der Herstellungsablauf, umso niedriger ist der Durchsatz von Elementen im Prozess.
  • Die Herstellung von integrierten Josephson-Übergangs-Logikschaltungen umfasst etwa 12 Abscheidungsschritte, 12 Photoresist-Schritte, einen Anodisierungsschritt und einen Sperrschichtherstellungsschritt. Normalerweise umfasst der Prozess die Abscheidung von vier supraleitenden Schichten, nämlich der Masseebene, der unteren Josephson Elektrode, der Josephson-Gegenelektrode und der Steuerleitungen. Schaltverbindungen, Interferometerschleifen und andere Schaltelemente werden aus den letzten drei Schichten hergestellt. Jede supraleitende Schicht ist von einer benachbarten supraleitenden Schicht durch eine Isolierschicht getrennt, die so strukturiert ist, dass Verbindungskontakte entstehen, die die benötigten elektrischen Verbindungen zwischen Schichten herstellen. Die Abscheidung von Widerständen, von weiteren Isolierschichten für eine höhere Induktivität und von Passivierungsschichten und die Anodisierung sind Schritte, die zur Fertigstellung der Schaltung verwendet werden. Es ist bekannt, dass mindestens neun einzelne Dünnschicht- und Strukturierungsschritte in diesem Prozess erforderlich sind. Daher ist eine Verringerung der Anzahl der Verarbeitungsschritte, die zur Herstellung der Logikschaltungen erforderlich sind, wünschenswert.
  • Eine Schaltungstechnik, die der Josephson-Übergangstechnik ähnlich ist und die seit 30 Jahren verwendet wird, ist der Ovonic-Schwellwertschalter. Dieses Element startet im. „Aus"- oder nichtleitenden Zustand und benötigt zum Einschalten eine kritische Spannung. Seine Strom-Spannungs-Kennlinie sieht wie die des Josephson-Übergangs aus, aber die Strom- und Spannungsachsen sind transponiert. Seine Schaltgeschwindigkeit wird wie die des Josephson-Übergangs von der Kapazität des Elements begrenzt, aber da das Element dicker ist, hat es bei einer gegebenen Lithographie eine niedrigere Kapazität. Außerdem schneidet das Geschwindigkeits-/Leistungspotential des Ovonic-Schwellwertschalters gegenüber den Silicium- und Galliumarsenid-Techniken sowie den praktischen Implementierungen der Josephson-Logik vergleichsweise günstig ab.
  • US-A-4.782.340 beschreibt vollintegrierte elektronische Dünnschicht-Anordnungen mit Dünnschicht-Leitungstreiberschaltungen, und es sind Adressendecodierungsschaltungen beschrieben. Jeder Leitungstreiber verwendet ein Zweiklemmen-Dünnschichtchalkogenid-Ovonic-Schwellwertschaltelement, das einen Betrieb mit hoher Geschwindigkeit und hohem Strom ermöglicht.
  • Jetzt, wo das Ende der dramatischen Dichtezunahmen in der Siliciumtechnik bevorsteht, muss wegen des echten Bedarfs an moderner Logik eine bessere Zukunftstechnik gefunden werden, die die Siliciumtransistoren ersetzen kann.
  • Daher ist es das Ziel dieser Erfindung, eine neue Logikfamilie zu definieren, die Chalkogenid-Ovonic-Schwellwertschalter als Logikgatter verwendet.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung definiert eine Logikfamilie, die mehrere Zweiklemmen-Chalkogenidschaltern als Logikgatter verwendet. Vorzugsweise sind die Zweiklemmen-Chalkogenidschalter Chalkogenid-Schwellwertschalter. Die Logik kann eine Mehrphasen-Taktgabe, wie etwa eine Vierphasen-Taktgabe, verwenden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt die Leistungszyklen eines Vierphasen-Taktzyklus zum Einrichten einer Zweiklemmenlogik, und insbesondere ist ein Vierphasen-Taktzyklus dargestellt, bei dem jede nachfolgende Taktwelle gegenüber der vorhergehenden Taktwelle um 90 Grad phasenverschoben ist.
  • 2 zeigt die Art und Weise, in der durch die Vierphasen-Taktgabe das logische Ausgangssignal einer Logikschaltung zur nächsten Logikschaltung in einer Logikkette gesendet werden kann, ohne andere Logikschaltungen in der Logikkette zu beeinträchtigen.
  • 3 zeigt einen invertierenden Puffer mit einem einzigen Eingang, der das Eingangssignal invertiert und das verstärkte invertierte Signal als Ausgangssignal bereitstellt.
  • 4 zeigt eine Logikschaltung mit mehreren Eingängen, die eine logische Operation unter Verwendung von Zweiklemmen-Chalkogenidschaltern ausführt und außerdem eine Inversion und Verstärkung durchführt.
  • 5 zeigt einen nichtinvertierenden Puffer, der dadurch entsteht, dass zwei der Umkehrschaltungen von 3 so miteinander verbunden werden, dass das Ausgangssignal des ersten Inverters dem Eingang des zweiten Inverters zugeführt wird, wobei unter Verwendung dieser Konfiguration das Eingangssignal weitgehend durch die gesamte Schaltung geleitet wird und nur seine Leistung verstärkt wird.
  • Detaillierte Beschreibung der Erfindung
  • Es wird eine Logikfamilie als Gruppe aller möglichen Logikschaltungen definiert, die unter Verwendung eines bestimmten Logikgatters oder Schaltelements hergestellt werden können. Die Erfinder der vorliegenden Erfindung haben eine Logikfamilie entwickelt, die auf Zweiklemmen-Chalkogenidschaltern beruht. Die Materialien und Prozesse für die Konstruktion dieser Schalter und ihre elektronischen Eigenschaften sind auf dem Fachgebiet bekannt und werden als solche hier nicht wiederholt.
  • Eine Logikfamilie muss mehrere grundlegende Anforderungen erfüllen, die für ihren Einsatz in Rechnern notwendig sind. Die wichtigste Anforderung ist die Fähigkeit, eine binäre Eins in eine binäre Null und umgekehrt umzuwandeln. Diese Fähigkeit ist als Inversion bekannt. Die zweitwichtigste Anforderung ist die Fähigkeit, eine logische Operation durchzuführen. Übliche logische Operationen sind UND, ODER, NICHT-UND, NICHT-ODER usw. Es gibt zwar noch andere Operationen, aber diese Operationen dürften genügen. Die dritte Hauptanforderung ist, dass die Logikfamilie die Fähigkeit haben muss, eine Verstärkung zu erzeugen. Das heißt, der Ausgang der Logikschaltung muss die Fähigkeit haben, Eingangssignale für mehr als eine weitere Schaltung gleichzeitig bereitzustellen. Schließlich müssen, wenn das Logikgatter oder Schaltelement verriegelbar ist (d. h. das Element schaltet sich nicht automatisch aus, sondern muss ausgeschaltet werden), Mittel zum Rücksetzen des Gatters/Schalters für nachfolgende Schalter vorgesehen werden. Wenn alle Anforderungen erfüllt sind, kann ein Gatter/Schalter und die von diesem abgeleitete Logikfamilie als Rechnerlogik verwendet werden.
  • Dies sind zwar die einzigen technischen Anforderungen an eine Logikfamilie, aber es gibt weitere wichtige Konstruktionskriterien, die an das Gatter-/Schaltelement zum Zwecke der praktischen Implementierung zu stellen sind. Erstens ist zu beachten, dass die Schaltgeschwindigkeit des Gatters/Schalters direkt in Beziehung zur Geschwindigkeit des Rechners steht: Je höher die Schaltgeschwindigkeit des Gatters/Schalters, umso schneller kann der Rechner sein. Zweitens bestimmt die Größe des Elements direkt die größtmögliche Dichte der Schaltungsanordnung. Auch muss die von dem Element umgewandelte Energie beim Entwerfen der Schaltung berücksichtigt werden, sodass die erzeugte Wärmeenergie entsprechend abgeführt werden kann. Außerdem müssen die Logikschaltungen ziemlich rauschbeständig sein. Das heißt, die Rauschunempfindlichkeit des Gatters/Schalters muss so hoch sein, dass keine Falschsignale in das System gelangen. Schließlich sind die Herstellungskosten (d. h. die Kosten für Rohstoffe, Herstellung, Labor usw.) eine weitere Beschränkung für die praktische Implementierung einer neuen Logikfamilie.
  • Die vorliegende Logikfamilie, die auf Zweiklemmen-Chalkogenidschaltern beruht, erfüllt alle technischen Anforderungen sowie alle Konstruktionsanforderungen.
  • Zunächst wollen wir die technischen Beschränkungen einer Logikfamilie gegenüber den Fähigkeiten der Schwellwertschalter-Logikfamilie der vorliegenden Erfindung unter Bezugnahme auf die Figuren erörtern.
  • Eine der vorgenannten technischen Anforderungen ist die Verriegelbarkeit eines Gatters/Schalters. Ein Zweiklemmen-Chalkogenid-Schwellwertschalter wie der Ovonic-Schwellwertschalter (OTS) ist verriegelbar. Das heißt, wenn sein Spannungsgrenzwert erreicht ist, schaltet sich der OTS ein und Strom kann hindurchfließen. Wenn der OTS einmal eingeschaltet ist, bleibt er so lange eingeschaltet, bis der durch ihn fließende Strom unter einen kritischen Wert fällt, der als Haltestrom bekannt ist.
  • Daher muss, um zu gewährleisten, dass sich die Logikgatter/OTSs der erfindungsgemäßen Logikfamilie ausschalten, wenn es erforderlich ist, d er durchfließende Strom unterbrochen werden. Um das zu erreichen, haben sich die Erfinder der vorliegenden Erfindung einem Vierphasen-Taktsystem zugewendet. 1 zeigt die Leistungssignale für ein Vierphasen-Taktsystem. Es ist zu erkennen, dass die vier Stufen des Taktsystems um jeweils 90 Grad gegenüber der vorhergehenden Stufe phasenverschoben sind. Dieses Vierphasen-Taktsystem ermöglicht eine entsprechende Übertragung von Daten von einer Logikschaltung zur nächsten. Um eine Vorstellung davon zu erhalten, wie das erreicht wird, sehen Sie sich das in 2 gezeigte Ablaufdiagramm an. Der Taktzyklus ist an einem Punkt, an dem die Takte der Stufe 0 und der Stufe 1 mit Strom versorgt werden und die Takte der Stufen 3 und 4 nicht mit Strom versorgt werden. An diesem Punkt hat die Logikschaltung, die vom Takt 0 gespeist wird, ihre logische Funktion ausgeführt und sendet ihr Ausgangssignal an die nächste(n) Logikschaltungen) auf ihrem logischen Pfad, die vom Takt der Stufe 1 mit Strom versorgt werden. Daher sagt man, dass die Logikschaltungen, die vom Takt der Stufe 1 mit Strom versorgt werden, „eingestellt werden". Es ist zu beachten, dass, da die Takte der Stufen 2 und 3 während dieser Zeit nicht mit Strom versorgt werden, die Logikschaltungen und ihre OTSs geschlossen sind und keine Informationen in diese oder aus diesen Schaltungen gelangen (was zur Erreichung der Rauschimmunität beiträgt). Wenn die Logikschaltungen des Takts der Stufe 1 eingestellt sind, wird der Takt der Stufe 0 abgeschaltet und der Takt der Stufe 2 wird eingeschaltet. Jetzt wird das logische Ausgangssignal der Logikschaltungen des Takts der Stufe 1 an die Logikschaltungen des Takts der Stufe 2 gesendet. Dann wird der Takt der Stufe 1 abgeschaltet und der Takt der Stufe 3 wird eingeschaltet. Der Zyklus wird dann durch Abschalten des Takts der Stufe 2 und Wiedereinschalten des Takts der Stufe 0 beendet. Obwohl 1 eine Vierphasen-Taktgabe mit gleicher Ein- und Aus-Dauer (d. h. mit einem 50-%-Arbeitszyklus) zeigt, wobei jede Phase gegenüber dem vorhergehenden Takt um 90 Grad phasenverschoben ist, gibt es viele weitere Möglichkeiten, die Vierphasen-Taktgabe zu implementieren. Die Vierphasen-Taktgabe ist auf dem Gebiet der Zweiklemmenlogik bekannt und wird von W. F. Chow in „Principles of Tunnel Diode Circuits" („Grundsätze der Tunneldiodenschaltungen"), John Wiley & Sons, Inc., 1964, S. 253–254, beschrieben.
  • Eine weitere der technischen Anforderungen ist die Fähigkeit, eine binäre Eins in eine binäre Null und umgekehrt umzuwandeln. Das ist als Inversion bekannt. 3 zeigt eine Schaltung, die der erfindungsgemäßen Logikfamilie Inversionsfähigkeit verleiht. Diese Schaltung kann man sich auch als einen invertierenden Puffer vorstellen, da das Signal nur invertiert und an die nächste Schaltung gesendet wird, ohne dass eine logische Operation daran ausgeführt worden ist. Die Schaltung weist zwei OTSs OTS1 und OTS2 auf, die in Reihe geschaltet sind. Eine Dateneingabestelle A ist mit einem Eingangswiderstand R1 verbunden, der wiederum zwischen die beiden OTSs geschaltet ist. Das Stromversorgungs-Taktsignal wird an der Klemme CLK des OTS1 eingegeben, die sich gegenüber dem Anschlusspunkt von R1, OTS1 und OTS2 befindet. Die Klemme des zweiten Schalters OTS2, die sich gegenüber der des Anschlusspunkts R1/OTS1/OTS2 befindet, ist über einen Widerstand R3 an Erde (GND) gelegt. Zwischen den zweiten Schalter OTS2 und den Widerstand R3 ist eine Datenausgabestelle geschaltet. In der Regel ist der Wert des Widerstands R1 viel größer als der Wert des Widerstands R3. Während des Betriebs dieser Schaltung ist der Takt High, d. h. die Schaltung wird mit Strom versorgt und das Potential bei CLK ist High. Wenn daher das Eingangssignal bei A ebenfalls High ist, ist das Potential über OTS1 nicht groß genug, um ein Umschalten des Schalters zu bewirken, d. h. um seinen Spannungsgrenzwert zu überschreiten. Auch das Potential über OTS2 ist nicht groß genug, um ein Umschalten des Schalters zu bewirken. Daher ist das Potential des Ausgangssignals bei OT Low. Wenn umgekehrt das Eingangssignal bei A Low ist, ist das Potential über OTS1 groß genug, um seinen Schwellwert zu überschreiten, und die Impedanz des Schalters sinkt. Dadurch entsteht dann ein Potential über OTS2, das so groß ist, dass sich der Schalter umschalten kann, und das Potential des Ausgangssignals wird auf High gebracht.
  • Eine weitere technische Anforderung an eine Logikfamilie ist die Fähigkeit, eine logische Operation auszuführen. 4 zeigt eine Schaltung in der erfindungsgemäßen Logikfamilie, die diese Anforderung erfüllt. Die Schaltung ist grundsätzlich die gleiche Schaltung wie die Umkehrschaltung von 3, mit der Ausnahme, dass es einen weiteren Eingang B mit dem zugehörigen Eingangswiderstand gibt. Es gibt somit zwei Eingänge A und B, die jeweils ihren eigenen Eingangswiderstand R1 bzw. R2 haben. Der Erdwiderstand in dieser Schaltung ist mit R3 bezeichnet. Wie bei der Umkehrschaltung sind die Widerstandswerte der Widerstände R1 und R2 viel größer als der Widerstandswert des Erdwiderstands R3. Diese Schaltung funktioniert fast in der gleichen Weise wie die Umkehrschaltung von 3, wobei der Hauptunterschied darin besteht, dass es jetzt zwei Eingänge gibt und an den Eingängen eine logische Operation ausgeführt wird. Auch hier ist während des Betriebs dieser Schaltung das Potential bei CLK High. Wenn das Eingangssignal bei A oder B High ist oder das Eingangssignal bei A und B High ist, schaltet sich der OTS1 nicht um. Daher schaltet sich auch der OTS2 nicht um und das Ausgangssignal ist Low. Wenn jedoch das Eingangssignal bei A und B Low ist, schaltet sich der OTS1 um. Dadurch wird das Potential über dem OTS2 High, was bewirkt, dass er sich umschaltet und das Ausgangssignal bei OUT auf High gebracht wird.
  • Somit handelt es sich hier je nach der verwendeten Nomenklatur um ein NICHT-ODER- oder ein NICHT-UND-Gatter. Das heißt, wenn ein Low-Potential eine logische 0 und ein High-Potential eine logische 1 ist, funktioniert die Schaltung als NICHT-ODER-Gatter. Wenn umgekehrt ein Low-Potential eine 1 und ein High-Potential eine 0 ist, funktioniert die Schaltung als NICHT-UND-Gatter.
  • Ein letztes Beispiel für eine Logikschaltung aus der erfindungsgemäßen Logikfamilie ist der nichtinvertierende Puffer, der in 5 gezeigt ist. Dieser Puffer besteht im Wesentlichen aus zwei invertierenden Puffern, die so verbunden sind, dass das Ausgangssignal des ersten Inverters zum Eingang des zweiten Inverters gesendet wird. Somit wird das Signal in einem einzigen Taktzyklus invertiert und re-invertiert. Dadurch wird das Signal weitgehend unverändert durch diese Schaltung geleitet. Auch hier sind die Widerstandswerte der Eingangswiderstände R1 und R2 viel größer als die Widerstandswerte der Erdwiderstände R3 und R4.
  • Die letzte technische Anforderung besteht darin, dass die Logikfamilie die Fähigkeit haben muss, eine Verstärkung zu erzeugen. Die vorstehend beschriebenen Schaltungen erzeugen von Natur aus eine Verstärkung. Das heißt, das Ausgangssignal bei OUT bei jeder der vorgenannten Schaltungen wird fast auf das Potential des Taktstromversorgungssignals, d. h. das Potential bei CLK, mit einer wesentlich niedrigeren Impedanz als die Eingangsimpedanz gebracht. Daher ist keine spezielle zusätzliche Verstärkungs-Schaltungsanordnung erforderlich.
  • Somit sind alle grundlegenden Anforderungen an eine Logikfamilie erfüllt worden. Obwohl die vorliegende Beschreibung spezielle Schaltungen vorgestellt hat, die zu der erfindungsgemäßen Logikfamilie gehören, sind diese nur exemplarisch und sollen nicht den Schutzumfang der Erfindung beschränken. Fachleute dürften erkennen, dass es eine Vielzahl weiterer Schaltungen in der erfindungsgemäßen Logikfamilie gibt, die entworfen werden können, um ähnliche Aufgaben wie die hier beschriebenen auszuführen.
  • Nun zu dem Konstruktionskriterium, das an das Gatter/Schaltelement zum Zwecke der praktischen Iplementierung gestellt werden muss. Zunächst sei darauf hingewiesen, dass die Schaltgeschwindigkeit von Chalkogenid-Schwellwertschaltern so zugeschnitten werden kann, dass sie viel höher als die praktischen. Implementierungen aller bekannten Schaltelemente ist. Außerdem kann die Größe des OTS-Elements viel kleiner als bei zurzeit verwendeten herkömmlichen Schaltelementen sein. Auch ist die von dem OTS-Element verbrauchte Leistung sehr gering, da die Leistung direkt zur Größe der Elemente in Beziehung steht und der OTS sehr klein gehalten werden kann. Außerdem ist der OTS nicht gegen kleinere Spannungsschwankungen oder äußere Magnetfelder empfindlich, was ihn ziemlich rauschbeständig macht. Schließlich sind die Kosten für die Herstellung der OTS-Elemente weit niedriger als für andere Techniken, die in Gebrauch sind.
  • Obwohl die Erfindung in Verbindung mit bevorzugten Ausführungsformen und Verfahren beschrieben worden ist, soll die Erfindung nicht auf die beschriebenen Ausführungsformen und Verfahren beschränkt werden.

Claims (18)

  1. Logische Verknüpfungsschaltung mit mindestens einem Logikgatter, wobei jedes Logikgatter Folgendes aufweist: ein Paar Zweiklemmen-Chalkogenidschalter (OTS1, OTS2), die in Reihe und zwischen einen Schaltungs-Stromversorgungspunkt und einen Ausgang geschaltet sind, und mindestens einen Widerstand (R1), der an einem Ende mit einem Punkt zwischen dem Paar Zweiklemmen-Chalkogenidschalter verbunden ist, zum Empfangen eines Eingangssignals.
  2. Logische Verknüpfungsschaltung nach Anspruch 1, worin die Zweiklemmen-Chalkogenidschalter Chalkogenid-Schwellwertschalter sind.
  3. Logische Verknüpfungsschaltung nach Anspruch 1, worin die Zweiklemmen-Chalkogenidschalter eine Mehrphasen-Taktgabe verwenden.
  4. Logische Verknüpfungsschaltung nach Anspruch 3, worin die Mehrphasen-Taktgabe eine Vierphasen-Taktgabe ist.
  5. Logische Verknüpfungsschaltung nach Anspruch 4, worin die Vierphasen-Taktgabe einen 50-%-Arbeitszyklus hat.
  6. Umkehrschaltung mit einem ersten Chalkogenid-Schwellwertschalter (OTS1), der mit einem zweiten Chalkogenid-Schwellwertschalter (OTS2) in Reihe geschaltet ist; einem Eingangspunkt (A), der mit einer Klemme eines Eingangswiderstands (R1) verbunden ist, wobei die andere Klemme des Eingangswiderstands mit einem Punkt zwischen den in Reihe geschalteten Schwellwertschaltern verbunden ist; einem Schaltungs-Stromversorgungspunkt (CLK), der mit der Klemme des ersten Schwellwertschalters gegenüber der Klemme der Verbindung des ersten und zweiten Schwellwertschalters verbunden ist; einem Erdwiderstand (R3), dessen eine Klemme mit der Klemme des zweiten Schwellwertschalters gegenüber der Klemme der Verbindung des ersten und zweiten Schwellwertschalters verbunden ist und dessen andere Klemme an Erde gelegt ist; und einer Signalausgangsklemme (OUT), die zwischen den zweiten Schwellwertschalter (OTS2) und den Erdwiderstand (R3) geschaltet ist.
  7. Umkehrschaltung nach Anspruch 6, worin der Widerstandswert des Eingangswiderstands viel größer als der Widerstandswert des Erdwiderstands ist.
  8. Umkehrschaltung nach Anspruch 7, die weiterhin eine zweite Umkehrschaltung aufweist, worin die Ausgangsklemme der ersten Umkehrschaltung mit dem Eingangspunkt der zweiten Umkehrschaltung verbunden ist, sodass eine nichtinvertierende Pufferschaltung entsteht.
  9. Umkehrschaltung nach Anspruch 6, die weiterhin Taktgabemittel, die für den Schaltungs-Stromversorgungspunkt verwendet werden, aufweist.
  10. Umkehrschaltung nach Anspruch 9, worin die Taktgabemittel eine Mehrphasen-Taktgabe sind.
  11. Umkehrschaltung nach Anspruch 10, worin die Taktgabemittel eine Vierphasen-Taktgabe sind.
  12. Logische Verknüpfungsschaltung nach Anspruch 11, worin die Vierphasen-Taktgabe einen 50-%-Arbeitszyklus hat.
  13. Logische Verknüpfungsschaltung mit einem ersten Chalkogenid-Schwellwertschalter (OTS1), der in Reihe mit einem zweiten Chalkogenid-Schwellwertschalter (OTS2) geschaltet ist; mehreren Eingangspunkten (A, B), die jeweils einzeln mit einer Klemme eines von mehreren Eingangswiderständen (R1, R2) verbunden sind, wobei die andere Klemme jedes der Eingangswiderstände mit einem Punkt zwischen den in Reihe geschalteten Schwellwertschaltern verbunden ist; einem Schaltungs-Stromversorgungspunkt (CLK), der mit der Klemme des ersten Schwellwertschalters (OTS1) gegenüber der Klemme der Verbindung des ersten und zweiten Schwellwertschalters verbunden ist; einem Erdwiderstand (R3), dessen eine Klemme mit der Klemme des zweiten Schwellwertschalters gegenüber der Klemme der Verbindung des ersten und zweiten Schwellwertschalters verbunden ist und dessen andere Klemme an Erde (GND) gelegt ist; und einer Signalausgangsklemme (OUT), die zwischen den zweiten Schwellwertschalter (OTS2) und den Erdwiderstand (R3) geschaltet ist.
  14. Logische Verknüpfungsschaltung nach Anspruch 13, worin der Widerstandswert jedes der mehreren Eingangswiderstände viel größer als der Widerstandswert des Erdwiderstands ist.
  15. Logische Verknüpfungsschaltung nach Anspruch 13, die weiterhin Taktgabemittel, die für den Schaltungs-Stromversorgungspunkt verwendet werden, aufweist.
  16. Logische Verknüpfungsschaltung nach Anspruch 15, worin die Taktgabemittel eine Mehrphasen-Taktgabe sind.
  17. Logische Verknüpfungsschaltung nach Anspruch 16, worin die Mehrphasen-Taktgabe eine Vierphasen-Taktgabe ist.
  18. Logische Verknüpfungsschaltung nach Anspruch 17, worin die Vierphasen-Taktgabe einen 50-%-Arbeitszyklus hat.
DE69630875T 1995-02-10 1996-01-17 Neuartige logikfamilie mit zweipoligen chalkogenidschaltern als logische gatter Expired - Fee Related DE69630875T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/386,902 US5543737A (en) 1995-02-10 1995-02-10 Logical operation circuit employing two-terminal chalcogenide switches
US386902 1995-02-10
PCT/US1996/000602 WO1996024985A1 (en) 1995-02-10 1996-01-17 A novel logic family employing two-terminal chalcogenide switches as the logic gates therein

Publications (2)

Publication Number Publication Date
DE69630875D1 DE69630875D1 (de) 2004-01-08
DE69630875T2 true DE69630875T2 (de) 2004-09-02

Family

ID=23527554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69630875T Expired - Fee Related DE69630875T2 (de) 1995-02-10 1996-01-17 Neuartige logikfamilie mit zweipoligen chalkogenidschaltern als logische gatter

Country Status (7)

Country Link
US (1) US5543737A (de)
EP (1) EP0809888B1 (de)
KR (1) KR100460941B1 (de)
AU (1) AU4700796A (de)
CA (1) CA2211438C (de)
DE (1) DE69630875T2 (de)
WO (1) WO1996024985A1 (de)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US6140838A (en) * 1995-04-21 2000-10-31 Johnson; Mark B. High density and high speed magneto-electronic logic family
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) * 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US7935951B2 (en) * 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6873538B2 (en) 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6867996B2 (en) 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6985377B2 (en) * 2002-10-15 2006-01-10 Nanochip, Inc. Phase change media for high density data storage
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US7085155B2 (en) * 2003-03-10 2006-08-01 Energy Conversion Devices, Inc. Secured phase-change devices
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) * 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US20050232061A1 (en) 2004-04-16 2005-10-20 Rust Thomas F Systems for writing and reading highly resolved domains for high density data storage
US7379412B2 (en) 2004-04-16 2008-05-27 Nanochip, Inc. Methods for writing and reading highly resolved domains for high density data storage
US7301887B2 (en) * 2004-04-16 2007-11-27 Nanochip, Inc. Methods for erasing bit cells in a high density data storage device
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US7374174B2 (en) 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7767992B2 (en) * 2005-08-09 2010-08-03 Ovonyx, Inc. Multi-layer chalcogenide devices
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
US7547906B2 (en) * 2006-05-22 2009-06-16 Ovonyx, Inc. Multi-functional chalcogenide electronic devices having gain
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7895560B2 (en) * 2006-10-02 2011-02-22 William Stuart Lovell Continuous flow instant logic binary circuitry actively structured by code-generated pass transistor interconnects
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US20100090189A1 (en) * 2008-09-15 2010-04-15 Savransky Semyon D Nanoscale electrical device
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
US8377741B2 (en) * 2008-12-30 2013-02-19 Stmicroelectronics S.R.L. Self-heating phase change memory cell architecture
US8384429B2 (en) 2010-04-16 2013-02-26 Infineon Technologies Ag Integrated circuit and method for manufacturing same
US9336180B2 (en) 2011-04-07 2016-05-10 Via Technologies, Inc. Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode
KR102544160B1 (ko) * 2016-09-19 2023-06-16 에스케이하이닉스 주식회사 전압 제어 장치
US11322202B1 (en) 2021-01-11 2022-05-03 International Business Machines Corporation Semiconductor logic circuits including a non-volatile memory cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4731610A (en) * 1986-01-21 1988-03-15 Ovonic Imaging Systems, Inc. Balanced drive electronic matrix system and method of operating the same
US4782340A (en) * 1986-08-22 1988-11-01 Energy Conversion Devices, Inc. Electronic arrays having thin film line drivers
US4845533A (en) * 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
JPS63181486A (ja) * 1987-01-23 1988-07-26 Hiroshima Univ 半導体発光装置

Also Published As

Publication number Publication date
AU4700796A (en) 1996-08-27
EP0809888A4 (de) 1999-09-08
CA2211438A1 (en) 1996-08-15
EP0809888B1 (de) 2003-11-26
KR19980701855A (ko) 1998-06-25
WO1996024985A1 (en) 1996-08-15
DE69630875D1 (de) 2004-01-08
US5543737A (en) 1996-08-06
CA2211438C (en) 2004-11-23
EP0809888A1 (de) 1997-12-03
KR100460941B1 (ko) 2005-04-08

Similar Documents

Publication Publication Date Title
DE69630875T2 (de) Neuartige logikfamilie mit zweipoligen chalkogenidschaltern als logische gatter
DE69630139T2 (de) Integrierter treiber für flache bildschirme mit logischen elementen aus chalcogeniden
DE19946154C2 (de) Spannungsgesteuerter Niedervolt-Oszillator mit geringer Schwankungsbreite
DE69632098T2 (de) MOSFET Schaltung und ihre Anwendung in einer CMOS Logikschaltung
DE3735948A1 (de) Pegelumsetzerschaltung
DE2455501C3 (de) Logische Speicher- und Verknüpfungsschaltung mit Josephson-Elementen
DE2555297A1 (de) Digitalschaltung mit feldeffekttransistoren
EP0010137B1 (de) Substratvorspannungs-Generatorschaltung
DE19882086B4 (de) Verfahren und Vorrichtung zum Implementieren einer adiabatischen Logikfamilie
DE2225428B2 (de) Inverterstufe mit einem Paar komplementärer Feldeffekttransistoren und damit aufgebautes Schieberegister
EP0024468B1 (de) Injektionsstrom-gesteuerte Schaltung mit Josephson-Elementen und deren Verwendung in logischen Schaltungsanordnungen
DE3322293A1 (de) Verriegelungsschaltung (latchschaltung)
DE2909222A1 (de) Josephson-schaltung zur polaritaetsumschaltung
DE3017463C2 (de) Logische Schaltungsanordnung mit asymmetrischen Massenprodukt- bzw. Quantum-Interferenzschaltkreisen
DE2704840A1 (de) Elektronisch veraenderbarer logischer schaltkreis mit josephson-elementen
DE2925008A1 (de) Integrierte strom-treiberschaltung
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2651603C3 (de) Logischer Schaltkreis mit räumlich verteilten Josephsonkontakten
DE3122986A1 (de) Supraleitende logische schaltung
DE2426447C2 (de) Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen
DE1956485B2 (de) Schaltungsanordnung für eine bistabile Kippschaltung mit Feldeffekttransistoren
DE2044418A1 (de) Schieberegister
EP0752175A1 (de) Verlustarme integrierte schaltung mit reduziertem takthub
DE4326133A1 (de) Schneller Strom-Leseverstärker
DE1803175A1 (de) Flip-Flop

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee