DE69636335T2 - Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau - Google Patents

Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau Download PDF

Info

Publication number
DE69636335T2
DE69636335T2 DE69636335T DE69636335T DE69636335T2 DE 69636335 T2 DE69636335 T2 DE 69636335T2 DE 69636335 T DE69636335 T DE 69636335T DE 69636335 T DE69636335 T DE 69636335T DE 69636335 T2 DE69636335 T2 DE 69636335T2
Authority
DE
Germany
Prior art keywords
resin
substrate
chip
holes
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69636335T
Other languages
English (en)
Other versions
DE69636335D1 (de
Inventor
Fumio Hata
Tadashi Kosaka
Hisatane Komori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE69636335D1 publication Critical patent/DE69636335D1/de
Application granted granted Critical
Publication of DE69636335T2 publication Critical patent/DE69636335T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Einheit für integrierte Schaltungen und deren Herstellungsverfahren.
  • Verwandter Stand der Technik
  • Um einen IC-Chip auf einer Schaltungsplatine herzustellen, wird der IC-Chip zuerst in einer harzversiegelten Einheit unter Verwendung eines Führrahmens, wie jene gemäß den 1 bis 5 gezeigten, oder in einer Einheit mit einem hohlen Abschnitt, wie jene gemäß 6 gezeigte, hergestellt.
  • Das gemäß den 1 bis 5 gezeigte Herstellungsverfahren für harzversiegelte Einheiten ist nachstehend beschrieben.
  • Zuerst werden Fotosensor-IC-Chips auf einem Führrahmen platziert (gemäß 1 gezeigt), der aus einer dünnen Metallplatte besteht, auf der ein vorbestimmtes Schaltungsmuster durch Pressen oder Ätzen gebildet wird, es werden Verbindungen unter Verwendung von Bonding-Drähten 5 hergestellt (gemäß 2 gezeigt), und es werden die Fotosensor-IC-Chips mit einem transparenten, wärmehärten den Harz 6 umgossen (gemäß 3 gezeigt). Danach werden Leitungen geschnitten und in eine vorbestimmte Konfiguration geformt (gemäß 4 gezeigt). Dieses Verfahren wird weithin eingesetzt, da eine Massenproduktion möglich und ein Verlöten mit einer Schaltungsplatine vergleichsweise einfach ist.
  • Um einen ein Fotosensorelement aufweisenden IC zu verpacken, wird ein lichtdurchlässiges Element 9 wie gemäß 5 gezeigt gebondet, um Schäden an einer Lichteinfallebene vorzubeugen und um unnötige Lichtreflexion zu beseitigen (japanische Patentoffenlegung Anmeldungs-Nr. 63-21878).
  • Zur Herstellung der gemäß 6 gezeigten Einheit wird ein Fotosensor-IC-Chip 4 in einem hohlen Abschnitt 10 eines Keramik- oder Harzgusses platziert, werden Verbindungen unter Verwendung von Bonding-Drähten hergestellt, und wird der hohle Abschnitt 10 mit einem lichtdurchlässigen Element 9 bedeckt, um ihn hermetisch zu versiegeln. Anhand dieser Struktur muss eine Bonding-Zugabe zum Aufrechterhalten der hermetischen Versiegelung ausgebildet werden, was zu einer großen Einheitsgröße führt.
  • Die Druckschrift JP-62-043139 offenbart eine Halbleitervorrichtung, die ein Leitungsmuster aufweist, das aus einem Oberflächenmuster, das auf der peripheren Fläche eines Chipträgers gebildet ist, einem Seitenflächenmuster, das mit eine näherungsweise halbkreisförmige Form aufweisenden Durchgangslöchern gebildet ist, und einem Rückflächenmuster besteht.
  • Die Druckschrift JP-63-021878 offenbart eine optische Halbleitervorrichtung zum Vereinheitlichen eines elektrischen Signals, das durch eine Vielzahl von optischen Re zeptoren durch Bonden eines aus Glas oder lichtdurchlässigem Harz hergestellten Elements an die lichtdurchlässige Oberfläche eines Versiegelungsprofils mit einem lichtdurchlässigen Harz oder einer anderen Art von lichtdurchlässigem Harz erhalten wird.
  • Die Druckschrift EP-A-0 689 245 fällt unter die Bestimmungen von Artikel 54(3) EPÜ und offenbart eine elektronische Vorrichtung einer leitungslosen Einheitsart, die ein rechteckiges Substrat enthält, das eine Vielzahl von externen Elektroden in dessen Peripherie, ein elektronisches Element, das auf der Oberfläche des Substrats platziert ist, während es elektrisch mit den externen Elektroden verbunden ist, und ein Gussharz zum Umgießen des Elements auf der Oberfläche des Substrats aufweist, wobei die Oberfläche des Gussharzes gebildet ist, um flach zu sein, und jede Seitenoberfläche des Gussharzes und jede Seitenoberfläche des Substrats dieselbe Oberfläche aufweisen. Die Offenbarung dieser Druckschrift ist lediglich für die Benennungsstaaten Deutschland, Frankreich und Großbritannien der vorliegenden Patentanmeldung relevant.
  • Die Druckschrift US-A-5,098,630 offenbart ein Verfahren zum Gießen einer Festkörperbildaufnahmevorrichtung mit einem Halbleiterchip, eine Einheit mit einer Aussparung, in der der Halbleiterchip fixiert ist, und einem transparenten Schutzelement zum Schützen einer Bildaufnahmeoberfläche des Halbleiterchips und Führen eines Lichtbilds auf die Bildaufnahmeoberfläche. Die Anordnung dieser Druckschrift erfordert jedoch eine Gussform, und es werden Führbeine jeweils in in der Basis gebildete Löcher eingeführt.
  • Diese herkömmlichen Verfahren sind mit verschiedenen zu lösenden Problemen assoziiert. Es sind beispielsweise teure Metallgussformen erforderlich, die für jede Art von Einheit ausgebildet werden müssen. Die Produktion von verschiedenen Arten von Einheiten erfordert eine immense Investition in Einrichtungen. Es nimmt viel Zeit in Anspruch, um einen Satz zu vollenden, der neue Metallgussformen erfordert. Führungen werden wahrscheinlich zerstört, abhängig davon, wie mit der Einheit umgegangen wird. Ein zusätzlicher Prozess zum Bonden des lichtdurchlässigen Elements 9 ist erforderlich, und die Herstellungskosten steigen.
  • Eine Einheit einer führungslosen Struktur wurde unter Verwendung einer beidseitig bedruckten Schaltungsplatine anstelle eines Führrahmens vorgeschlagen (japanische Patentoffenlegung Anmeldungs-Nr. 2-2150). Dieses Verfahren verwendet jedoch Metallgussformen wie die vorstehend beschriebenen Verfahren, so dass es mit ähnlichen Problemen assoziiert ist.
  • KURZFASSUNG DER ERFINDUNG
  • Eine Aufgabe der Erfindung liegt im Bereitstellen einer IC-Einheit und von deren Herstellungsverfahren, das in der Lage ist, Metallgussformen einzusparen, für das sogar für eine Produktion von verschiedenen Arten von Einheiten keine immense Investition in Einrichtungen erforderlich ist, das für eine Massenproduktion mit niedrigen Herstellungskosten anwendbar ist, und das leicht einen IC-Chip mit einer Schaltungsplatine verlötet.
  • Für die Benennungsstaaten Deutschland, Frankreich und Großbritannien wird diese Aufgabe erfindungsgemäß durch eine IC-Einheit gemäß Patentanspruch 1 und durch ein Verfahren des Herstellens einer IC-Einheit gemäß Patentanspruch 5 gelöst.
  • Weitere vorteilhafte Entwicklungen sind in den abhängigen Patentansprüchen 2 bis 4 und 6 bis 8 dargelegt.
  • Für den Benennungsstaat Italien wird diese Aufgabe erfindungsgemäß durch eine IC-Einheit gemäß Patentanspruch 1 und durch ein Verfahren des Herstellens einer IC-Einheit gemäß Patentanspruch 5 gelöst.
  • Weitere vorteilhafte Entwicklungen sind in den abhängigen Patentansprüchen 2 bis 4 und 6 bis 20 dargelegt.
  • Gemäß der Erfindung wird eine Vielzahl von Durchgangslöchern in einer Schaltungsplatine als externe Verbindungsanschlüsse anstelle einer Verwendung von herkömmlichen Leitungen verwendet. Deshalb sind keine Metallgussformen für Führrahmen erforderlich, die für jede Art von IC-Chips wie in herkömmlichen Fällen ausgebildet werden müssen.
  • Da das Durchgangsloch mit einem Isolierfilm bedeckt oder mit einem leitenden Material gefüllt ist, fließt kein Harz durch das Durchgangsloch auf die Rückoberfläche des Substrats, und es ist nicht erforderlich, Metallgussformen zum Anhalten eines Harzflusses auszubilden.
  • Da die Seitenwand des vertikal durchschnittenen Durchgangslochs oder das leitende Material in dem durchschnittenen Durchgangsloch als ein externer Verbindungsanschluss verwendet wird, werden Leitungen in geringerem Maße als herkömmliche Leitungen zerstört.
  • Wird, falls erforderlich, transparentes Harz verwendet, und wird ein eine hohe Festigkeit aufweisendes, lichtdurchlässiges Element, wie Glas, auf dem transparenten Harz platziert, dann wird es möglich, Schäden auf der Oberfläche des transparenten Harzes vorzubeugen, und es wird leicht, eine optische Planheit zu bewahren. Eine IC-Einheit dieser Erfindung wird vorzugsweise für optische Halbleiterelemente, wie optische Sensoren, lichtemittierende Dioden und Halbleiterlaser verwendet.
  • Da das lichtdurchlässige Element zum selben Zeitpunkt verklebt wird, zu dem das Harz aufgebracht und ausgeheilt wird, kann einem Ansteigen in der Anzahl von Prozessen vorgebeugt werden. Da außerdem keine zusätzliche Zugabe erforderlich ist, kann die äußere Abmessung der IC-Einheit klein realisiert werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • 1 bis 4 Draufsichten von Herstellungsprozessen gemäß herkömmlichen Techniken,
  • 5 eine Schnittzeichnung eines Herstellungsprozesses gemäß einer herkömmlichen Technik,
  • 6 eine Schnittzeichnung einer Einheit gemäß einer herkömmlichen Technik,
  • 7A und 7B eine Perspektivansicht der Struktur einer IC-Einheit und eine Perspektivansicht einer Schaltungsplatine gemäß einem ersten Ausführungsbeispiel der Erfindung,
  • 8 eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 8–8 gemäß 7A genommen wurde,
  • 9A und 9B eine Perspektivansicht und eine vergrößerte Teilansicht jeweils des Herstellungsprozesses für die IC-Einheit des ersten Ausführungsbeispiels,
  • 10A und 10B eine Perspektivansicht und eine vergrößerte Teilansicht jeweils des Herstellungsprozesses der IC-Einheit des ersten Ausführungsbeispiels,
  • 11 und 12 vergrößerte Teilansichten der Herstellungsprozesse für die IC-Einheit des ersten Ausführungsbeispiels,
  • 13A und 13B eine Perspektivansicht der Struktur einer IC-Einheit und eine Perspektivansicht einer Schaltungsplatine gemäß einem zweiten Ausführungsbeispiel der Erfindung,
  • 14 eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 14–14 gemäß 13A genommen wurde,
  • 15 eine Perspektivansicht der Struktur einer IC-Einheit gemäß einem dritten Ausführungsbeispiel der Erfindung,
  • 16 eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 16–1b gemäß 15 genommen wurde,
  • 17A und 17B eine Perspektivansicht und eine vergrößerte Teilansicht jeweils des Herstellungsprozesses für die IC-Einheit des dritten Ausführungsbeispiels,
  • 18A und 18B eine Perspektivansicht und eine vergrößerte Teilansicht jeweils des Herstellungsprozesses für die IC-Einheit des dritten Ausführungsbeispiels,
  • 19 bis 22 Schnittzeichnungen der Herstellungsprozesse für die IC-Einheit des dritten Ausführungsbeispiels,
  • 23 eine Perspektivansicht einer IC-Einheit gemäß einem weiteren Ausführungsbeispiel der Erfindung, und
  • 24 eine schematische Schnittzeichnung einer Modifikation der gemäß 13 gezeigten IC-Einheit.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Ausführungsbeispiele der Erfindung sind nachstehend ausführlich unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • 7A und 7B zeigen eine Perspektivansicht der Struktur einer IC-Einheit und eine Perspektivansicht einer Schaltungsplatine gemäß dem ersten Ausführungsbeispiel der Erfindung. 8 zeigt eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 8–8 gemäß 7A genommen wurde.
  • Gemäß 7A und 7B und 8 stellt Bezugszeichen 1a eine Schaltungsplatine dar, auf der ein IC eines Halbleiterspeichers, eines Mikroprozessors, eines digitalen Signalprozessors, eines Fotosensors, eines Halbleiterlasers, einer LED oder dergleichen angebracht ist, stellt Bezugszeichen 2 ein Schaltungsmuster dar, stellt Bezugszeichen 3 einen Isolierfilm dar, stellt Bezugszeichen 4 einen IC-Chip dar, stellt Bezugszeichen 5 einen Bonding-Draht dar, und stellt Bezugszeichen 6 ein Versiegelungsharz dar. Das Schaltungsmuster 2 ist auf der Schaltungs platine 1a gebildet und wird durch einen Aussparungsabschnitt 2a, einen Anschlussabschnitt 2b, einen IC-Chipanbringungsabschnitt 2c und einen Verdrahtungsabschnitt 2d zum Verbinden dieser Abschnitte dargestellt. Die Seitenwand des Aussparungsabschnittes 2a ist mit einem verlötbaren Metall überzogen, so dass eine externe Schaltung elektrisch mit diesem gelöteten Bereich verbunden werden kann, der ein externer Verbindungsanschluss wird. Das Material der Schaltungsplatine 1a kann Polyimid, Glasepoxidharz oder Keramik sein. In diesem Beispiel werden die Aussparungsabschnitte 2a (die durch Durchschneiden der Schaltungsplatine entlang der Mittellinien der aufgereihten Durchgangslöcher gebildet sind) an allen vier Seiten der Schaltungsplatine 1a gebildet. Die Aussparungsabschnitte 2a können bei gewünschten Positionen abhängig von den Bedingungen von Verbindungen zu externen Schaltungen gebildet werden. Die Aussparungsabschnitte 2a können beispielsweise lediglich längsseits der Schaltungsplatine 1a einer rechteckigen Form gebildet sein. Nicht durchschnittene Durchgangslöcher können in der Schaltungsplatine 1a belassen werden.
  • Das Herstellungsverfahren der IC-Einheit ist nachstehend unter Bezugnahme auf die 9A und 9B bis 12 beschrieben.
  • Zuerst wird eine Schaltungsplatine 1 ausgebildet, die mit einem vorgeschriebenen Schaltungsmuster 2 die gemäß den 9A und 9B gezeigt gebildet wird. 9A und 9B zeigen eine Perspektivansicht und eine vergrößerte Teilansicht jeweils der Schaltungsplatine. Die Seitenwand eines jeden Durchgangslochs einer zylindrischen oder Prismaform, das in der Schaltungsplatine gebildet wurde, wurde mit verlötbarem Metall überzogen. Das Schaltungsmuster 2 wird durch einen Durchgangslochabschnitt 2a, einen Anschlussabschnitt 2b, einen IC-Chipanbringungsabschnitt 2c und einen Verdrahtungsabschnitt 2d zum Verbinden dieser Abschnitte gebildet. Die Durchgangslöcher sind in einem Gittermuster angeordnet.
  • Als nächstes wird wie gemäß 10A und 10B gezeigt ein Isolierfilm 3 verklebt, der die Öffnungen aller Durchgangslöcher in der Schaltungsplatine 1 bedeckt. 10A zeigt eine Perspektivansicht der Schaltungsplatine 1, und 10B zeigt eine vergrößerte Teilansicht davon (11 und 12 zeigen lediglich die vergrößerten Teilansichten). Einige nicht erforderliche Bereiche des Isolierfilms 3 können im Vorhinein in einer Gitterform durchschnitten werden, um die Bereiche der Anschlussabschnitte 2b und IC-Chipanbringungsabschnitte 2c freizulegen, oder es kann der Isolierfilm 3 zuerst über die gesamte Oberfläche verklebt werden, und danach werden nicht erforderliche Bereiche entfernt. In diesem Ausführungsbeispiel wurden die nicht erforderlichen Bereiche durch die Prozesse der Maskenbelichtung und Entwicklung entfernt, nachdem ein fotosensitiver Fotolackfilm verklebt wurde.
  • Danach werden wie gemäß 11 gezeigt IC-Chips angebracht und mit dem Schaltungsmuster 2 durch Bonding-Drähte 5 durch ein Bonding-Verfahren oder dergleichen verbunden.
  • Als nächstes wird wie gemäß 12 gezeigt ein flüssiges Versiegelungsharz 6 auf die Schaltungsplatine 1 aufgebracht, um den IC-Chip 4 und die Bonding-Drähte 5 zu schützen. In diesem Fall tritt das Versiegelungsharz 6 nicht in die Durchgangslöcher 2a ein und fließt nicht auf die Rückoberfläche der Schaltungsplatine 1, da die Öffnungen der Durchgangslöcher mit dem Isolierfilm 3 bedeckt sind. Es ist deshalb nicht erforderlich, den Aufbringbereich durch Verwenden einer Gussform, eines Gussrahmens oder dergleichen zu bestimmen. Obwohl in diesem Ausführungsbeispiel das Versiegelungsharz 6 die gesamte Oberfläche der Schaltungsplatine 1 bedeckt, kann es lediglich den IC-Chip 4 und Bonding-Drähte 5 bedecken.
  • Nachdem das Versiegelungsharz 6 durch Verbringen in Umgebungsatmosphäre, Erwärmen, ultravioletter Bestrahlung oder dergleichen ausgeheilt ist, wird die Schaltungsplatine 1 entlang einer Linie durchschnitten, auf der Durchgangslöcher aufgereiht sind. In diesem Ausführungsbeispiel wird die Schaltungsplatine 1 zusammen mit dem Versiegelungsharz 6 entlang einer gemäß 12 gezeigten Linie 7 durchschnitten, um jene wie gemäß 7A gezeigte führungslose Einheit zu erhalten, die Aussparungsabschnitte auf der Seitenwand und externe Verbindungsanschlüsse des Leitelements bei den Aussparungsabschnitten aufweist. Bei dem IC-Einheitsherstellungsverfahren dieses Ausführungsbeispiels, die auf der Schaltungsplatine angebrachten IC-Chips können, vor einem Abdecken der Öffnungen von Durchgangslöchern mit dem Isolierfilm, drahtgebondet werden.
  • Wie aus der vorstehenden Beschreibung offensichtlich, liegt eine Ausgestaltung der Erfindung darin, dass herkömmliche Schaltungsplatinenherstellungsprozesse ohne eine Verwendung von Metallgussformen für eine Harzversiegelung und Führrahmenherstellung verwendet werden können.
  • Eine führlose Einheit dieser Struktur kann mit externen Schaltungen bei den Aussparungen 2a durch ein übliches Oberflächenanbringverfahren (Rückschmelzlötung oder dergleichen) verlötet werden, so dass ein Anbringen leicht und kosteneffizient ist.
  • Ist das Versiegelungsharz ein lichtdurchlässiges Epoxidharz, wie NT-8000 (Produktname), das durch die Nitto Electric Industry Co. Ltd. hergestellt wird, und werden IC-Chips von fotoaktiven Elementen verwendet, wie ein Fotosensor, eine lichtemittierende Diode, dann können optische Halbleitervorrichtungen ohne ein Verwenden von Metallgussformen hergestellt werden.
  • Wie vorstehend beschrieben, kann gemäß dem ersten Ausführungsbeispiel eine Vielzahl von Durchgangslöchern in einer Schaltungsplatine als externe Verbindungsanschlüsse verwendet werden. Deshalb ist es nicht erforderlich, Metallgussformen für Führrahmen und eine Harzversiegelung für jede Art von IC-Chips auszubilden, wie in herkömmlichen Fällen.
  • Dementsprechend ist keine immense Investition in Einrichtungen selbst für eine Produktion einer kleinen Anzahl von Produkten aus einer Vielfalt von Produktarten, und selbst für eine Massenproduktion mit niedrigen Herstellungskosten erforderlich.
  • Da die Seitenwände der Aussparungen, die durch Durchschneiden der Schaltungsplatine entlang einer Linie von aufgereihten Durchgangslöchern freigelegt sind, als die externen Verbindungsanschlüsse verwendet werden, ist die mechanische Struktur robust, und es besteht eine geringere Bruchwahrscheinlichkeit.
  • Als nächstes ist das zweite Ausführungsbeispiel der Erfindung nachstehend ausführlich unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben.
  • 13A und 13B zeigen eine Perspektivansicht der Struktur einer IC-Einheit und eine Perspektivansicht einer Schaltungsplatine gemäß dem zweiten Ausführungsbeispiel der Erfindung. 14 zeigt eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 14–14 gemäß 13A genommen wurde.
  • In 13A und 13B und 14 stellt Bezugszeichen 1a eine Schaltungsplatine dar, auf der ein IC eines Halbleiterspeichers, eines Mikroprozessors, eines digitalen Signalprozessors, eines Fotosensors, eines Halbleiterlasers, einer LED oder dergleichen angebracht ist, stellt Bezugszeichen 2 ein Schaltungsmuster dar, stellt Bezugszeichen 3 einen Isolierfilm dar, stellt Bezugszeichen 4 einen IC-Chip dar, stellt Bezugszeichen 5 einen Bonding-Draht dar, stellt Bezugszeichen 6 ein Versiegelungsharz dar und stellt Bezugszeichen 9 ein lichtdurchlässiges Element dar. Das Schaltungsmuster 2 ist auf der Schaltungsplatine 1a gebildet und wird durch einen Aussparungsabschnitt (Durchgangslochabschnitt) 2a, einen Anschlussabschnitt 2b, einen IC-Chipanbringungsabschnitt 2c und einen Verdrahtungsabschnitt 2d zum Verbinden dieser Abschnitte dargestellt. Die Seitenwand des Aussparungsabschnittes 2a ist mit einem verlötbaren Metall überzogen, so dass eine externe Schaltung elektrisch mit diesem verlöteten Bereich verbunden werden kann, der ein externer Verbindungsanschluss wird. Die Aussparungsabschnitte sind durch Durchschneiden der Schaltungsplatine entlang der Mittellinien der aufgereihten Durchgangslöcher gebildet.
  • 15 zeigt eine Perspektivansicht der Struktur einer IC-Einheit gemäß dem dritten Ausführungsbeispiel der Erfindung. 16 zeigt eine vertikale Schnittzeichnung der IC-Einheit, die entlang der Linie 16-16 gemäß 15 genommen wurde.
  • In 15 und 16 stellt Bezugszeichen 1a eine Schaltungsplatine dar, auf der ein IC eines Halbleiterspeichers, eines Mikroprozessors, eines digitalen Signalprozessors, eines Fotosensors, eines Halbleiterlasers, einer LED oder dergleichen angebracht ist, stellt Bezugszeichen 2 ein Schaltungsmuster dar, stellt Bezugszeichen 3 einen Isolierfilm dar, stellt Bezugszeichen 4 einen IC-Chip dar, stellt Bezugszeichen 5 einen Bonding-Draht dar, stellt Bezugszeichen 6 ein Versiegelungsharz dar und stellt Bezugszeichen 9 ein lichtdurchlässiges Element dar. Das Schaltungsmuster 2 ist auf der Schaltungsplatine 1a gebildet und wird durch einen Durchgangslochabschnitt 2a, einen Anschlussabschnitt 2b, einen IC-Chipanbringungsabschnitt 2c und einen Verdrahtungsabschnitt 2d zum Verbinden dieser Abschnitte dargestellt. Der Durchgangslochabschnitt 2a ist mit einem leitenden Material 3a derart gefüllt, dass eine externe Schaltung elektrisch mit diesem leitenden Material durch Verlöten verbunden werden kann, wobei das leitende Material ein externer Verbindungsanschluss wird.
  • Das Material der Schaltungsplatine 1a kann Polyimid, Glasepoxidharz oder Keramik sein. In dem zweiten und dritten Ausführungsbeispiel werden Durchgangslochabschnitte 2a an allen vier Seiten der Schaltungsplatine 1a gebildet. Die Durchgangslochabschnitte 2a können bei gewünschten Positionen abhängig von den Bedingungen von Verbindungen zu externen Schaltungen gebildet werden. Es können beispielsweise die Durchgangslochabschnitte 2a lediglich längsseits der Schaltungsplatine 1a einer rechteckigen Form gebildet werden. Nicht durchschnittene Durchgangslöcher können in der Schaltungsplatine 1a belassen werden.
  • Das Herstellungsverfahren der IC-Einheit ist nachstehend unter Bezugnahme auf 17A bis 22 beschrieben. Bei diesem Verfahren wird beispielbezogen ein IC eines Fotosensors als ein optisches Halbleiterelement verwendet.
  • Zuerst wird eine Schaltungsplatine ausgebildet, die mit einem vorgeschriebenen Schaltungsmuster 2a wie gemäß 17A und 17B gezeigt gebildet ist. 17A und 17B zeigen eine Perspektivansicht und eine vergrößerte Teilansicht jeweils der Schaltungsplatine. Die Seitenwand eines jeden Durchgangslochs, das in der Schaltungsplatine gebildet ist, wurde mit verlötbarem Metall überzogen. Das Schaltungsmuster 2 wird durch einen Durchgangslochabschnitt 2a, einen Anschlussabschnitt 2b, einen IC-Chipaufbringabschnitt 2c und einen Verdrahtungsabschnitt 2d zum Verbinden dieser Abschnitte dargestellt.
  • Als nächstes werden alle Durchgangslöcher in der Schaltungsplatine 1 mit leitendem Material 3a wie gemäß 19 gezeigt gefüllt, oder werden mit einem Isolierfilm 3b bedeckt. 18A zeigt eine Perspektivansicht der Schaltungsplatine, die mit den Isolierfilmen bedeckt ist, und 18B zeigt eine vergrößerte Schnittteilansicht der Schaltungsplatine. 19 zeigt eine vergrößerte Schnittteilansicht der Schaltungsplatine mit Durchgangslöchern, die mit einem leitenden Material gefüllt sind (20 bis 22 zeigen lediglich die vergrößerte Schnittteilansicht). Obwohl die Durchgangslöcher, nach einem Überziehen, mit dem leitenden Material 3a gefüllt sind, können sie durch denselben einzelnen Prozess gefüllt werden. Beim Abdecken der Durchgangslöcher mit dem Isolierfilm 3b können einige nicht erforderliche Bereiche des Isolierfilms 3b im Vorhinein durchschnitten werden (beispielsweise in einer Gitterform) oder er kann zuerst über die gesamte Oberfläche verklebt werden, und danach werden nicht erforderliche Bereiche entfernt. In diesem Ausführungsbeispiel wurden die nicht erforderlichen Bereiche durch die Prozesse einer Maskenbelichtung und Entwicklung entfernt, nachdem ein fotosensitiver Fotolackfilm verklebt wurde. In 20 bis 22 ist zur Vereinfachung der Zeichnungen die Schaltungsplatine mit mit dem leitenden Material 3a gefüllten Durchgangslöchern ausgelassen, und lediglich die den Isolierfilm 3b verwendende Schaltungsplatine ist gezeigt. Es werden dieselben Prozesse für beide Arten von Schaltungsplatinen durchgeführt.
  • Danach werden wie gemäß 20 gezeigt IC-Chips angebracht und mit dem Schaltungs- oder Leitungsmuster 2 durch Bonding-Drähte 5 durch ein Drahtbondingverfahren oder dergleichen verbunden.
  • Als nächstes wird wie gemäß 21 gezeigt flüssiges Versiegelungsharz 6 auf die Schaltungsplatine 1 aufgebracht, um den IC-Chip 4 und die Bonding-Drähte 5 zu schützen. Da in diesem Fall die Öffnungen der Durchgangslöcher mit dem leitenden Material 3a (nicht gezeigt) gefüllt sind oder mit dem Isolierfilm 3 bedeckt sind, dringt das Versiegelungsharz 6 nicht in die Durchgangslöcher 2a ein und fließt nicht auf die Rückoberfläche der Schaltungsplatine 1. Es ist deshalb nicht erforderlich, den Aufbringbereich durch Verwenden einer Gussform, eines Gussrahmens oder dergleichen zu bestimmen.
  • Es wird wie gemäß 22 gezeigt vor einem Ausheilen des transparenten Harzes 6 das lichtdurchlässige Element 9 auf dem transparenten Harz 6 parallel zu der Schaltungsplatine 1 platziert, um dafür zu sorgen, dass die Lücke zwischen der Schaltungsplatine 1 und dem lichtdurchlässigen Element 9 mit dem transparenten Harz 6 gefüllt sei.
  • Nachdem das transparente Harz 6 durch Verbringen in eine Umgebungsatmosphäre, Erwärmen, ultraviolette Strahlung oder dergleichen ausgeheilt ist, während die Lücke zwischen der Schaltungsplatine 1 und dem lichtdurchlässigen Element 9 durch Verwenden einer Schablone (nicht gezeigt) oder dergleichen konstant gehalten ist, wird die Schaltungsplatine 1 entlang einer Linie durchschnitten, auf der Durchgangslöcher aufgereiht sind. In diesen Ausführungsbeispielen wird die Schaltungsplatine 1 zusammen mit dem Versiegelungsharz 6 und dem lichtdurchlässigen Element 9 entlang einer Linie 7 wie gemäß 22 gezeigt durchschnitten, um jede führlose Einheit wie gemäß den 13A bis 14 des zweiten Ausführungsbeispiels gezeigt, und jede führlose Einheit, wie gemäß 16 des dritten Ausführungsbeispiels gezeigt, zu erhalten. Bei dem Fotosensor-IC-Einheitsherstellungsverfahren dieses Ausführungsbeispiels können die auf der Schaltungsplatine angebrachten IC-Chips vor einem Füllen in den Öffnungen der Durchgangslöcher drahtgebondet werden.
  • Wie aus der vorstehenden Beschreibung offensichtlich, liegt eine Ausgestaltung der Erfindung darin, dass herkömmliche Schaltungsplatinenherstellungsprozesse ohne ein Verwenden von Metallgussformen für eine Harzversiegelung und eine Führrahmenherstellung verwendet werden können.
  • Eine führlose Einheit dieser Struktur kann mit externen Schaltungen durch ein übliches Oberflächenaufbringverfahren (Aufschmelzlöten oder dergleichen) verlötet werden, so dass ein Aufbringen leicht und kosteneffizient ist.
  • In den vorstehend beschriebenen Ausführungsbeispielen wurde BT-Harz (Produktname), das durch die Mitsubishi Gas Chemical Co. Ltd. hergestellt wird, für die Schaltungsplatine 1 verwendet, wurde ein fotosensitiver Fotolackfilm für den Isolierfilm 3b verwendet, wurden World Lock Nr. 801 SE-L und XVL-01L (Produktnamen), die durch die Kyoritsu Chemical Industry Co. Ltd. hergestellt wurden, als das transparente Harz 6 verwendet, und wurde eine Phosporsilikatglasplatte als das lichtdurchlässige Element 9 verwendet. Es war möglich, IC-Einheiten herzustellen, die hinsichtlich Wärmewiderstandsfähigkeit des Verlötens und der optischer Leistung hervorragend sind.
  • Wird ein Infrarotausschneidfilter, der aus CM-5000 (Produktname) hergestellt ist, das durch die HOYA CORP. hergestellt ist, anstelle des lichtdurchlässigen Elements 9 verwendet, dann kann die Spektralempfindlichkeit des Fotosensors eingestellt werden, um den Fotosensor mit gewünschten Eigenschaften zu bilden. Ist eine spezifische Farbe auszuschneiden, dann kann ein gefärbtes Harz oder lichtdurchlässiges Element verwendet werden. Im Falle eines kein Licht verwendenden ICs kann ein nichtlichtdurchlässiges Harz oder können andere Materialien verwendet werden.
  • 23 zeigt eine Perspektivansicht einer IC-Einheit gemäß einem weiteren Ausführungsbeispiel der Erfindung.
  • Als externe Verbindungsanschlüsse zu verwendende Aussparungen 2a sind auf vier Seiten einer Schaltungsplatine 1a bereitgestellt. Es ist ein IC-Chip 4 auf einem Chipanbringungsabschnitt 2c auf der oberen Oberfläche der Platine 1a angeordnet.
  • Bonding-Anschlüsse des IC-Chips 4 und Bonding-Anschlussbereiche eines Verdrahtungsmusters sind elektrisch durch Bonding-Drähte 5 verbunden.
  • Die Länge des Verdrahtungsmusters 2d wurde verlängert, so dass eine Korrosion vermieden werden kann, die ansonsten durch ein Wasserfüllen verursacht wird, das durch die Ränder der IC-Einheit eindringt. Um ein längeres Verdrahtungsmuster in einem schmalen Raum anzulegen, ist das Verdrahtungsmuster 2d wie gemäß 23 gezeigt an mehreren Punkten umgelenkt.
  • Ein Wasserfüllen tritt entlang eines leitenden Verdrahtungsmusters in die Einheit auf. Wird deshalb die effektive Länge von dem externen Verbindungsanschluss 2a an bis hin zu dem Bonding-Anschlussbereich 2b verlängert, dann kann die Lebensdauer der IC-Einheit verbessert werden.
  • Bezugszeichen 3b stellt einen Isolierfilm dar, Bezugszeichen 6 stellt Harz dar und Bezugszeichen 9 stellt ein Schutzelement dar.
  • In diesem Ausführungsbeispiel wird ein optisch aktives Element als der IC-Chip 4 verwendet, wurde transparentes Harz als das Harz 6 ausgewählt und wurde ein lichtdurchlässiges starres Element als das Element 9 ausgewählt.
  • Für die IC-Einheit, insbesondere eine ein optisch aktives Element verwendende IC-Einheit, ist es für die Dicke (Länge) von der Einheitsoberfläche an bis hin zu dem Lichtempfangsabschnitt (oder Lichtemittierabschnitt) erforderlich, vergleichsweise stark zu sein, um durch reflektiertes Licht nachteilhaft beeinflusst zu werden (japanische Patentoffenlegung Anmeldungs-Nr. 63-21878). In diesem Ausführungsbeispiel ist das Element 9 verklebt, um die Dicke zwischen der Oberfläche des Elements 9 bis hin zu dem Lichtempfangsabschnitt 4a zu verstärken.
  • Diese IC-Einheit kann durch das unter Bezugnahme auf 17A bis 22 gezeigte Verfahren hergestellt werden.
  • Wird ein IC-Chip mit einer optischen Halbleitervorrichtung verwendet, dann kann ein Element mit dem Einheitsharz 6 verklebt werden, kann das Element 9 verklebt werden, nachdem jede Einheit nach Ausheilen des Harzes durchschnitten wird, oder kann mit jedem ausgeheilten Harz verklebt werden, wonach jede Einheit durchschnitten wird. Daher können diese Verfahren einen Durchsatz verringern. Deshalb wird wie gemäß 17A bis 22 beschrieben, vorzugsweise nachdem das Element 9 angeordnet ist, das Harz ausgeheilt, und dann werden das Element 9, das ausgeheilte Harz 6 und die Schaltungsplatine 1 zur selben Zeit durchschnitten.
  • Wie vorstehend beschrieben, kann erfindungsgemäß eine Vielzahl von Durchgangslöchern in einer Schaltungsplatine als externe Verbindungsanschlüsse verwendet werden. Deshalb ist es nicht erforderlich, Metallgussformen für Führrahmen und Harzversiegelung für jede Art von IC-Chips auszubilden, wie in herkömmlichen Fällen. Dementsprechend ist keine immense Investition in Einrichtungen selbst für eine Produktion aus einer kleinen Anzahl von Produkten einer Vielzahl von Produktarten und selbst für eine Massenproduktion mit niedrigen Herstellungskosten erforderlich.
  • Da keine Verlötzugabe für das lichtdurchlässige Element erforderlich ist, kann die äußere Abmessung der IC-Einheit sehr klein realisiert werden.
  • Da die Seitenwände der Aussparungen, die durch Durchschneiden der Schaltungsplatine entlang einer Linie von aufgereihten Durchgangslöchern freigelegt werden, als die externen Verbindungsanschlüsse verwendet werden, ist die mechanische Struktur robust und es besteht eine geringere Bruchwahrscheinlichkeit.

Claims (18)

  1. IC-Einheit mit: einem Substrat (1a), das eine Hauptoberfläche aufweist, wobei in dem Substrat eine Aussparung (2a) gebildet ist, die sich entlang einer Seite des Substrats in einer Dickenrichtung von der Hauptoberfläche zu einer entgegengesetzten Oberfläche des Substrats erstreckt, einem IC-Chip (4), der auf der Hauptoberfläche des Substrats (1a) angebracht ist, einem leitenden Abschnitt, der in der Aussparung (2a) zur Verwendung als ein externer Verbindungsanschluss für den IC-Chip (4) gebildet ist, Harz (6), das auf dem Substrat (1a) über der Aussparung (2a) gebildet ist und den IC-Chip (4) versiegelt, und einem Isolierfilm (3), der zwischen dem Harz (6) und der Aussparung (2a) oder einem die Aussparung (2a) füllenden, leitenden Material (3a) gebildet ist, wobei der Isolierfilm (3) die Öffnungen der Aussparungen (2a) derart bedeckt oder das leitende Material (3a) die Aussparungen (2a) derart füllt, dass weder der Isolierfilm (3) noch das Harz (6) den in der Aussparung (2a) gebildeten, leitenden Abschnitt in der Dickenrichtung des Substrats (1a) bedecken, wobei eine obere Oberfläche des Harzes (6) flach ist, wobei ein starres Element (9) auf dem Harz (6) angeordnet ist, und wobei die Peripherie des Harzes (6) und die Peripherie des starren Elements (9) an Seitenoberflächen des Substrats (1a) miteinander bündig sind.
  2. IC-Einheit gemäß Anspruch 1, wobei die gesamte Hauptoberfläche des Substrats (1a) mit dem Harz versiegelt ist.
  3. IC-Einheit gemäß Anspruch 1, wobei der Isolierfilm (3, 3b) lediglich eine Öffnung der Aussparung (2a) und deren umgebenden Bereich bedeckt.
  4. IC-Einheit gemäß Anspruch 1, wobei das Substrat (1a) ein Schaltungsmuster (2) aufweist, das einen Anschlussabschnitt (2b) zur elektrischen Verbindung mit dem IC-Chip (4), einen IC-Chip-Anbringungsabschnitt (2c) und einen Verdrahtungsabschnitt (2d) zur Verbindung des Anschlussabschnitts (2b) und des IC-Chip-Anbringungsabschnitts (2c) mit dem leitenden Abschnitt enthält.
  5. Verfahren zum Aufbauen einer IC-Einheit mit den Schritten: Bilden eines Substrats (1a), das eine Vielzahl von Durchgangslöchern (2a) von einer Hauptoberfläche zu einer entgegengesetzten Oberfläche des Substrats aufweist, Bereitstellen eines leitenden Abschnitts in den Durchgangslöchern (2a), Bedecken der Öffnungen von jedem Durchgangsloch (2a) zu der Hauptoberfläche durch einen Isolierfilm (3, 3b) derart, oder Füllen der Durchgangslöcher (2a) mit einem leitenden Material (3a) derart, dass der Isolierfilm (3, 3b) nicht den in den Durchgangslöchern (2a) gebildeten, leitenden Abschnitt in der Dickenrichtung des Substrats (1a) bedeckt, Anbringen von einem oder mehreren IC-Chips (4) auf der Hauptoberfläche des Substrats (1a), und elektrisches Verbinden des IC-Chips (4) und der Durchgangslöcher (2a), Bilden eines starren Elements auf dem Harz derart, dass die Peripherie des Harzes und die Peripherie des starren Elements an Seitenoberflächen des Substrats miteinander bündig sind, und Versiegeln des Substrats (1a) mit dem darauf angebrachten IC-Chip (4) und Isolierfilm (3, 3b) derart, oder Füllen der Durchgangslöcher (2a) mit einem Harz (6) derart, dass eine obere Oberfläche des Harzes (6) flach ist, so dass das Harz (6) nicht den in den Durchgangslöchern (2a) gebildeten, leitenden Abschnitt in der Dickenrichtung des Substrats (1a) bedeckt, und Schneiden des Substrats (1a) mit dem darauf angebrachten IC-Chip (4) zum Freilegen der Seitenwand jedes Durchgangslochs (2a), um dadurch Aussparungen (2a) in dem Substrat (1a) zu bilden, die sich entlang einer Seite des Substrats (1a) in einer Dickenrichtung von der Hauptoberfläche zu der entgegengesetzten Oberfläche des Substrats (1a) erstrecken.
  6. Verfahren gemäß Anspruch 5, wobei der Schritt des elektrischen Verbindens des IC-Chips mit den Durchgangslöchern ein Drahtbinden zwischen dem IC-Chip (4) und mit den Durchgangslöchern verbundenen Anschlussabschnitten (2b) durchführt.
  7. Verfahren gemäß Anspruch 5, wobei der IC-Chip ein optisch aktives Element aufweist und das Harz (6) lichtdurchlässiges Harz ist.
  8. Verfahren gemäß Anspruch 5, wobei die Vielzahl von Durchgangslöchern (2a) in einer Gitterform angeordnet ist.
  9. IC-Einheit gemäß Anspruch 1, wobei die Aussparung (2a) eine gekrümmte Oberfläche aufweist.
  10. IC-Einheit gemäß Anspruch 1, wobei die Aussparung (2a) von einer Form eines Zylinderschnitts ist.
  11. IC-Einheit gemäß Anspruch 1, wobei die Aussparung (2a) von einer Form eines Prismaschnitts ist.
  12. IC-Einheit gemäß Anspruch 1, wobei die Aussparung (2a) ein geschnittenes Durchgangsloch ist.
  13. IC-Einheit gemäß Anspruch 1, wobei der IC-Chip (4) ein optisch aktives Element ist, und das Harz (6) transparent ist und ein auf dessen Oberfläche gebildetes, lichtdurchlässiges Element (9) aufweist.
  14. IC-Einheit gemäß Anspruch 1, wobei an der Oberfläche des Harzes (6) ein lichtdurchlässiges Element (9) angebracht ist, das im Wesentlichen den gleichen Bereich wie jener des Substrats (1a) aufweist.
  15. Verfahren gemäß Anspruch 5, wobei der IC-Chip (4) ein optisch aktives Element ist, das Harz (6) transparent ist, und das Verfahren ferner den Schritt des Bildens eines lichtdurchlässigen Elements (9) auf dem Harz (6) umfasst.
  16. Verfahren gemäß Anspruch 5, wobei das starre Element (9) auf dem geheilten Harz gebildet wird.
  17. Verfahren gemäß Anspruch 5, wobei nachdem das starre Element (9) auf dem Harz angebracht ist, das Harz (6) geheilt und das Substrat (1a) geschnitten wird.
  18. Verfahren gemäß Anspruch 5, wobei nachdem das starre Element (9) auf dem Harz angebracht ist, sowohl das Substrat (1a) als auch das Harz (6) geschnitten werden.
DE69636335T 1995-09-01 1996-08-30 Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau Expired - Lifetime DE69636335T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP22529795 1995-09-01
JP22529695 1995-09-01
JP22529795 1995-09-01
JP22529695 1995-09-01
JP22807996 1996-08-29
JP22807996A JP3507251B2 (ja) 1995-09-01 1996-08-29 光センサｉｃパッケージおよびその組立方法

Publications (2)

Publication Number Publication Date
DE69636335D1 DE69636335D1 (de) 2006-08-24
DE69636335T2 true DE69636335T2 (de) 2007-08-09

Family

ID=27331024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69636335T Expired - Lifetime DE69636335T2 (de) 1995-09-01 1996-08-30 Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau

Country Status (4)

Country Link
US (1) US6383835B1 (de)
EP (1) EP0790653B1 (de)
JP (1) JP3507251B2 (de)
DE (1) DE69636335T2 (de)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP4016454B2 (ja) * 1997-07-18 2007-12-05 株式会社デンソー 電子部品
US7041527B2 (en) * 1997-07-29 2006-05-09 Harvatek Corp. Charge coupled device package
JP3819574B2 (ja) * 1997-12-25 2006-09-13 三洋電機株式会社 半導体装置の製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
TW456004B (en) 1998-02-10 2001-09-21 Nissha Printing Substrate sheet for semiconductor module, method and apparatus for manufacturing the same
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
DE19962231A1 (de) * 1999-12-22 2001-07-12 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Strukturen
US20010007475A1 (en) * 2000-01-06 2001-07-12 Asahi Kogaku Kogyo Kabushiki Kaisha Image pickup device and its mounting structure for an optical low-pass filter
JP2001345485A (ja) * 2000-06-02 2001-12-14 Toyoda Gosei Co Ltd 発光装置
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2002092575A (ja) * 2000-09-19 2002-03-29 Mitsubishi Electric Corp 小型カードとその製造方法
US6534799B1 (en) * 2000-10-03 2003-03-18 Harvatek Corp. Surface mount light emitting diode package
JP2002141248A (ja) * 2000-11-02 2002-05-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
KR20020045768A (ko) * 2000-12-11 2002-06-20 윤종광 차폐 기능을 갖는 멀티플 라인 그리드
EP1356718A4 (de) 2000-12-21 2009-12-02 Tessera Tech Hungary Kft Verpackte integrierte schaltungen und verfahren zu ihrer herstellung
EP1220390A1 (de) * 2000-12-28 2002-07-03 Corning O.T.I. S.p.A. Preiswerte optische Bank mit hoher thermischer Konduktivität
TW473951B (en) * 2001-01-17 2002-01-21 Siliconware Precision Industries Co Ltd Non-leaded quad flat image sensor package
KR100396551B1 (ko) * 2001-02-03 2003-09-03 삼성전자주식회사 웨이퍼 레벨 허메틱 실링 방법
US6737740B2 (en) * 2001-02-08 2004-05-18 Micron Technology, Inc. High performance silicon contact for flip chip
US20030205828A9 (en) * 2001-04-05 2003-11-06 Larry Kinsman Circuit substrates, semiconductor packages, and ball grid arrays
JP3675364B2 (ja) * 2001-05-30 2005-07-27 ソニー株式会社 半導体装置用基板その製造方法および半導体装置
JP3694255B2 (ja) * 2001-06-19 2005-09-14 株式会社シチズン電子 Ｓｍｄ部品の構造および製造方法
JP2003124480A (ja) * 2001-08-08 2003-04-25 Hosiden Corp 光コネクタ及び光素子
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
JP4068336B2 (ja) * 2001-11-30 2008-03-26 株式会社東芝 半導体装置
AU2003222014A1 (en) * 2002-03-18 2003-10-08 Sarcos Investment Lc Miniaturized imaging device
TW526613B (en) * 2002-03-27 2003-04-01 Kingpak Tech Inc Packaging method of image sensor
SG142115A1 (en) 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
US6753553B2 (en) * 2002-06-17 2004-06-22 Jiahn-Chang Wu LED matrix substrate with convection holes
AU2003901146A0 (en) * 2003-03-12 2003-03-27 Cochlear Limited Feedthrough assembly
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US7279355B2 (en) * 2003-06-27 2007-10-09 Avago Technologies Ecbuip (Singapore) Pte Ltd Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
US7256486B2 (en) * 2003-06-27 2007-08-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
JP4405208B2 (ja) * 2003-08-25 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置の製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
JP4481135B2 (ja) * 2003-10-06 2010-06-16 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
EP1523043B1 (de) 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optischer Sensor und dessen Herstellungsverfahren
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
US7253388B2 (en) * 2004-04-23 2007-08-07 Hymite A/S Assembly with self-alignment features to position a cover on a substrate that supports a micro component
JP4598432B2 (ja) * 2004-05-12 2010-12-15 浜松ホトニクス株式会社 電子部品及びその製造方法
US7645635B2 (en) * 2004-08-16 2010-01-12 Micron Technology, Inc. Frame structure and semiconductor attach process for use therewith for fabrication of image sensor packages and the like, and resulting packages
KR100646630B1 (ko) * 2004-10-08 2006-11-23 서울반도체 주식회사 발광다이오드용 인쇄회로기판 제조방법 및 이를 이용한발광다이오드용 인쇄회로기판
KR100600372B1 (ko) 2005-06-08 2006-07-18 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
US7566853B2 (en) 2005-08-12 2009-07-28 Tessera, Inc. Image sensor employing a plurality of photodetector arrays and/or rear-illuminated architecture
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
WO2007054847A2 (en) * 2005-11-09 2007-05-18 Koninklijke Philips Electronics N.V. Method of manufacturing a package carrier for enclosing at least one microelectronic element and method of manufacturing a diagnostic device
JP4852319B2 (ja) * 2006-02-21 2012-01-11 オンセミコンダクター・トレーディング・リミテッド 回路基板及び半導体装置
TWI313943B (en) * 2006-10-24 2009-08-21 Chipmos Technologies Inc Light emitting chip package and manufacturing thereof
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
US7843060B2 (en) * 2007-06-11 2010-11-30 Cree, Inc. Droop-free high output light emitting devices and methods of fabricating and operating same
TW200937597A (en) * 2008-02-20 2009-09-01 Chipmos Technologies Inc Quad flat non-leaded package structure
US7554189B1 (en) * 2008-03-03 2009-06-30 Universal Scientific Industrial Co., Ltd. Wireless communication module
TWI488329B (zh) * 2008-05-15 2015-06-11 Everlight Electronics Co Ltd 線路基板與發光二極體封裝
CN102142423B (zh) * 2008-05-16 2014-11-26 亿光电子工业股份有限公司 线路基板与发光二极管封装
JP4567073B2 (ja) * 2008-05-20 2010-10-20 株式会社エレメント電子 回路基板の製造方法
JP2008235939A (ja) * 2008-06-27 2008-10-02 Mitsumi Electric Co Ltd 半導体装置
TWI384591B (zh) * 2008-11-17 2013-02-01 Everlight Electronics Co Ltd 發光二極體電路板
KR101352276B1 (ko) * 2009-07-24 2014-01-16 엘지디스플레이 주식회사 발광다이오드의 방열장치와 이를 이용한 액정표시장치
JP2012033884A (ja) * 2010-06-29 2012-02-16 Panasonic Corp 半導体装置用パッケージおよびその製造方法ならびに半導体装置
CN102468374A (zh) * 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
CN102760793A (zh) * 2011-04-26 2012-10-31 展晶科技(深圳)有限公司 发光二极管封装结构的制造方法
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
JP2013118230A (ja) 2011-12-01 2013-06-13 Canon Inc 固体撮像装置
JP6478449B2 (ja) 2013-08-21 2019-03-06 キヤノン株式会社 装置の製造方法及び機器の製造方法
JP5985452B2 (ja) * 2013-09-12 2016-09-06 株式会社東芝 半導体装置
US9583445B2 (en) * 2014-03-18 2017-02-28 Apple Inc. Metal electromagnetic interference (EMI) shielding coating along an edge of a ceramic substrate
KR101532557B1 (ko) * 2014-05-09 2015-06-30 부경대학교 산학협력단 하이브리드 센서를 가지는 ＬＥＤ ｃｈｉｐ과 그 제작방법
JP6736256B2 (ja) * 2015-03-23 2020-08-05 ローム株式会社 Ｌｅｄパッケージ
JP6366557B2 (ja) * 2015-09-30 2018-08-01 ミネベアミツミ株式会社 面状照明装置
JP6329596B2 (ja) * 2016-07-22 2018-05-23 株式会社東芝 半導体装置
US10378736B2 (en) * 2016-11-03 2019-08-13 Foshan Nationstar Optoelectronics Co., Ltd. LED bracket, LED bracket array, LED device and LED display screen
JP6755233B2 (ja) * 2017-12-14 2020-09-16 ミネベアミツミ株式会社 基板および面状照明装置
JP7171223B2 (ja) * 2018-04-27 2022-11-15 キヤノン株式会社 撮像ユニットおよびその製造方法
US20190363039A1 (en) * 2018-05-22 2019-11-28 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing process
CN113451478A (zh) * 2020-03-25 2021-09-28 深圳市聚飞光电股份有限公司 发光二极管的加工方法及相关装置
JP7410782B2 (ja) * 2020-04-03 2024-01-10 京セラ株式会社 電磁波検出装置および検出モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
US5098630A (en) * 1985-03-08 1992-03-24 Olympus Optical Co., Ltd. Method of molding a solid state image pickup device
JPS6243139A (ja) * 1985-08-21 1987-02-25 Olympus Optical Co Ltd 半導体素子およびその実装方法
JPH0719893B2 (ja) * 1986-07-16 1995-03-06 キヤノン株式会社 光半導体装置
EP0253664B1 (de) 1986-07-16 1992-10-14 Canon Kabushiki Kaisha Halbleiterphotosensor und Verfahren zu dessen Herstellung
EP0263497B1 (de) 1986-10-07 1994-05-18 Canon Kabushiki Kaisha Bildablesesystem
JPH01164073A (ja) 1987-09-11 1989-06-28 Canon Inc 光電変換装置
JP2744273B2 (ja) 1988-02-09 1998-04-28 キヤノン株式会社 光電変換装置の製造方法
JPH022150A (ja) * 1988-06-14 1990-01-08 Citizen Watch Co Ltd Ｉｃパッケージの構造
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
EP0582881B1 (de) 1992-07-27 1997-12-29 Murata Manufacturing Co., Ltd. Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JPH06203225A (ja) * 1992-12-29 1994-07-22 Casio Comput Co Ltd メモリ装置
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品

Also Published As

Publication number Publication date
EP0790653A3 (de) 1998-04-15
JP3507251B2 (ja) 2004-03-15
EP0790653A2 (de) 1997-08-20
EP0790653B1 (de) 2006-07-12
JPH09129780A (ja) 1997-05-16
DE69636335D1 (de) 2006-08-24
US6383835B1 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
DE69636335T2 (de) Integrierte Schaltungspackung und Verfahren zu ihrem Zusammenbau
EP1022787B2 (de) Verfahren zum Herstellen eines oberflächenmontierbaren Opto-Bauelements und oberflächenmontierbares Opto-Bauelement
DE69838597T2 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren
EP1312124B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung, modul und vorrichtung mit einem solchen modul
DE69937726T2 (de) Optisches Modul
DE10057647A1 (de) Gehäusestruktur für CCD-Chip
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE102004064028B4 (de) Verfahren zum Herstellen eines Waferebenenpakets
DE4329696C2 (de) Auf Leiterplatten oberflächenmontierbares Multichip-Modul mit SMD-fähigen Anschlußelementen
DE102014112540A1 (de) Optoelektronisches Bauteil
DE102008011153B4 (de) Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
EP1622237A1 (de) Optisches oder elektronisches Modul und Verfahren zu dessen Herstellung
DE102019104325A1 (de) Optoelektronisches Halbleiterbauteil und Herstellungsverfahren für optoelektronische Halbleiterbauteile
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
US20020053742A1 (en) IC package and its assembly method
DE60125888T2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
WO2019145350A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE19820319B4 (de) Halbleiterbaustein
DE102006048592A1 (de) Optoelektronisches Modul und Verfahren zur Herstellung eines optoelektronischen Moduls
DE2601956C3 (de) Optoelektronisches Koppelelement
DE10053532A1 (de) Elektronikkomponente und Herstellungsverfahren für eine Elektronikkomponente
DE102015118433A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
WO2019002098A1 (de) Optoelektronisches halbleiterbauteil und anordnung mit einem optoelektronischen halbleiterbauteil

Legal Events

Date Code Title Description
8364 No opposition during term of opposition