DE69723252T2 - Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt - Google Patents

Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt Download PDF

Info

Publication number
DE69723252T2
DE69723252T2 DE69723252T DE69723252T DE69723252T2 DE 69723252 T2 DE69723252 T2 DE 69723252T2 DE 69723252 T DE69723252 T DE 69723252T DE 69723252 T DE69723252 T DE 69723252T DE 69723252 T2 DE69723252 T2 DE 69723252T2
Authority
DE
Germany
Prior art keywords
storage
memory
storage material
elements
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69723252T
Other languages
English (en)
Other versions
DE69723252D1 (de
Inventor
R. Stanford OVSHINSKY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Energy Conversion Devices Inc
Original Assignee
Energy Conversion Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Energy Conversion Devices Inc filed Critical Energy Conversion Devices Inc
Application granted granted Critical
Publication of DE69723252D1 publication Critical patent/DE69723252D1/de
Publication of DE69723252T2 publication Critical patent/DE69723252T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft allgemein ein außergewöhnlich gestaltetes elektrisch und optisch arbeitendes analoges und -Mehrebenen-Festkörper-Einzellen-Permanentbetriebsspeicherelement, das direkt überschreibbar ist, einen niedrigen Energieverbrauch hat und sehr schnell schaltet, und aus diesen Elementen hergestellte elektrische Speicheranordnungen hoher Dichte. Insbesondere betrifft die vorliegende Erfindung ein Speicherelement mit einer spitz zulaufenden Kontaktschicht.
  • Hintergrund der Erfindung
  • Der Ovonic-EEPROM ist eine neuartige, gesetzlich geschützte elektronische Hochleistungs-Dünnschicht-Permanentspeicheranordnung. Zu seinen Vorteilen gehören die Permanentspeicherung von Daten, das Potential für eine hohe Bitdlichte und dadurch niedrige Kosten wegen seiner geringen Anschlussfläche und einfachen Konfiguration mit zwei Eingängen, seiner langen Zykluslebensdauer bei Neuprogrammierung, niedrigen Programmierungsenergie und hohen Geschwindigkeit. Der Ovonic-EEPROM kann Informationen analog und digital speichern. Die digitale Speicherung kann binär (ein Bit je Speicherzelle) oder für mehrere Zuständen (mehrere Bits je Zelle) erfolgen. Es sind nur geringfügige Modifikationen notwendig, um zwischen den beiden digitalen Modi umzuschalten. Im Sinne der vorliegenden Erfindung werden die Begriffe „Speicherelemente" und „Steuerelemente" synonym verwendet.
  • Früherer elektrischer Phasenumwandlungsspeicher
  • Der Grundgedanke der Verwendung elektrisch beschreibbarer und löschbarer Materialien für Phasenumwandlung (d. h. Materialien, die zwischen im Großen und Ganzen amorphen und im Großen und Ganzen kristallinen Zuständen elektrisch umgeschaltet werden können) für elektronische Speicheranwendungen ist auf dem Fachgebiet bekannt und ist beispielsweise in dem Ovshinsky erteilten US-Patent Nr. 3.271.591, das am 06.09.1966 ausgegeben wurde, und in dem Ovshinsky erteilten US-Patent Nr. 3.530.441, das am 22.09.1970 ausgegeben wurde, beschrieben, die beide an den gleichen Abtretungsempfänger wie die vorliegende Erfindung abgetreten sind und deren Beschreibungen hiermit vollumfänglich als im Rahmen dieser Anmeldung geoffenbart gelten (nachstehend „Ovshinsky-Patente").
  • Wie in den Ovshinsky-Patenten beschrieben, können solche Materialien für Phasenumwandung zwischen Strukturzuständen von im Großen und Ganzen amorpher und im Großen und Ganzen kristalliner lokaler Ordnung oder zwischen verschiedenen nachweisbaren Zuständen lokaler Ordnung über das gesamte Spektrum zwischen völlig amorphen und völlig kristallinen Zuständen elektrisch umgeschaltet werden. Das heißt, die Ovshinsky-Patente beschreiben, dass das elektrische Umschalten dieser Materialien nicht zwischen völlig amorphen und völlig kristallinen Zuständen erfolgen muss, sondern in Inkrementalschritten, die Änderungen lokaler Ordnung widerspiegeln, erfolgen kann, um eine „Grauskale" bereitzustellen, die durch eine Vielzahl von Bedingungen lokaler Ordnung verkörpert wird, die sich über das Spektrum zwischen den völlig amorphen und den völlig kristallinen Zuständen erstrecken. Die früheren Materialien, die von den Ovshinsky-Patenten beschrieben werden, könnten gegebenenfalls auch zwischen genau den beiden Strukturzuständen „im Großen und Ganzen amorpher" und „im Großen und Ganzen kristalliner Zustand lokaler Ordnung" umgeschaltet werden, um das Speichern und Abrufen einzelner Bits codierter binärer Informationen zu erreichen.
  • Beim normalen Personalcomputer gibt es häufig vier Speicher-Ebenen. Archiv-Informationen werden in kostengünstigen langsamen Permanentspeichern mit hoher Speicherkapazität, wie Magnetbändern und Disketten, gespeichert. Diese Informationen werden bei Bedarf zu schnelleren und teureren, aber immer noch permanenten, Festplattenspeichern übertragen. Informationen von den Festplatten werden wiederum zu dem noch teureren, schnelleren flüchtigen Systemspeicher übertragen, der dynamische RAM-Halbleiteranordnungen (DRAM-Halbleiteranordnungen) verwendet. Sehr schnelle Computer übertragen sogar vorwärts und rückwärts kleine Teile der im DRAM gespeicherten Informationen zu noch schnelleren und noch teureren flüchtigen statischen RAM-Elementen (SRAM-Elementen), sodass der Mikroprozessor nicht um die Zeit, die zum Abrufen der Daten aus dem relativ langsameren DRAM benötigt wird, verlangsamt wird. Die Übertragung von Informationen unter den Ebenen der Speicherhierarchie nimmt einen Teil der Leistung des Computers in Anspruch und dieser Bedarf an „Overhead" verringert die Leistungsfähigkeit und führt zu weiterer Komplexität der Computer-Architektur. Die aktuelle Verwendung der hierarchischen Struktur wird jedoch vom Preis und von der Leistungsfähigkeit der erhältlichen Speicherelemente und der Notwendigkeit zur Optimierung der Computerleistung bei Senkung der Kosten diktiert.
  • Die in den Ovshinsky-Patenten beschriebenen elektrisch löschbaren Phasenumwandlungsspeicher sowie der nachfolgende elektrische Festkörperspeicher hatten zahlreiche Beschränkungen, die ihre breite Verwendung als direkter und universeller Ersatz für gegenwärtige Computerspeicheranwendungen, wie Bänder, Disketten, magnetische oder optische Festplatten, Festkörper-Flash-Plattenspeicher, DRAMs, SRAMs und Sockel-Flash-Speicher, verhinderten. Zu den wichtigsten Beschränkungen gehören insbesondere (1) eine relativ langsame (nach heutigen Normen) elektrische Umschaltgeschwindigkeit, insbesondere beim Umschalten zur größeren lokalen Ordnung (in Richtung der zunehmenden Kristallisation), (11) ein relativ hoher Eingangsenergiebedarf, der zum Initiieren einer nachweisbaren Änderung der lokalen Ordnung erforderlich ist, und (III) relativ hohe Kosten je Megabyte gespeicherter Informationen (insbesondere im Vergleich zu gegenwärtigen Festplattenmedien).
  • Die Wichtigste von diesen Beschränkungen ist die relativ hohe Eingangsenergie, die zum Erhalten von nachweisbaren Änderungen der chemischen und/oder elektronischen Bindungskonfigurationen des Chalcogenidmaterials erforderlich ist, um eine nachweisbare Änderung der lokalen Ordnung zu initiieren. Ebenfalls wichtig sind die Umschaltzeiten der elektrischen Speichermaterialien, die in den Ovshinsky-Patenten beschrieben sind. Diese Materialien brauchten normalerweise Zeiten im Bereich von einigen Millisekunden für die Einstellzeit (die Zeit, die zum Umschalten des Materials vom amorphen in den kristallinen Zustand benötigt wird) und ungefähr eine Mikrosekunde für die Rückstellzeit (die Zeit, die zum Zurückschalten des Materials vom kristallinen zum amorphen Zustand benötigt wird). Die elektrische Energie, die zum Umschalten dieser Materialien erforderlich war, lag normalerweise bei etwa ein Mikrojoule.
  • Es ist zu beachten, dass diese Energiemenge für jedes der Speicherelemente in der Festkörpermatrix aus Reihen und Spalten von Speicherzellen bereitgestellt werden muss. Solche hohen Energieniveaus bedeuten hohe Strombelastbarkeitsanforderungen an die Adressleitungen und an die Zellentrennungs-/Adressier-Anordnung, die zu jedem der diskreten Speicherelemente gehört. Unter Berücksichtigung dieses Energiebedarfs ist die Wahl der Speicherzellen-Trennelemente für einen Fachmann auf sehr große Einkristalldioden- oder Transistortrenn-Anordnungen beschränkt, die die Verwendung der Lithographie im Mikrometerbereich und somit eine hohe Speicherdichte der Speicherelemente unmöglich machen würden. Somit würden die niedrigen Bitdichten von Matrix-Anordnungen, die aus diesem Material bestehen, zu hohen Kosten je Megabyte gespeicherter Informationen führen.
  • Durch wirksames Verringern des Unterschieds in Preis und Leistung zwischen dem permanenten Archiv-Massenspeicher und dem schnellen flüchtigen Systemspeicher kann mit den erfindungsgemäßen Speicherelementen ein neuartiges nichthierarchisches „universelles Speichersystem" geschaffen werden. Fast der gesamte Speicher in dem System kann ein kostengünstiger schneller Archivspeicher sein. Im Vergleich zu den ursprünglichen elektrischen Ovshinsky-Phasenumwandlungsspeichern bieten die hier beschriebenen Speichermaterialien eine um mehr als sechs Größenordnungen schnellere Programmierungszeit (weniger als 30 Nanosekunden) und verbrauchen extrem wenig Programmierungsenergie (weniger als 0,1 bis 2 Nanojoule) bei nachgewiesener langer Stabilität und Zykluslebensdauer (mehr als 10 Trillionen Zyklen). Außerdem zeigen Versuchsergebnisse, dass weitere Verringerungen der Elementgröße die Umschaltgeschwindigkeiten und Zykluslebensdauer verbessern können.
  • Im Allgemeinen ist die Entwicklung und Optimierung der Klasse der Chalcogenid-Speichermaterialien nicht mit der gleichen Geschwindigkeit wie andere Arten von elektrischen Festkörperspeichern vorangekommen, die jetzt wesentlich kürzere Umschaltzeiten und wesentlich niedrigere Einstellungs- und Rückstellungsenergien haben. Diese anderen Formen von Speichern verwenden in einigen Speicheranwendungen normalerweise ein oder zwei mikroelektronische Festkörper-Schaltelemente für jedes Speicherbit (mindestens drei oder vier Transistoren je Bit). Die „permanenten" Hauptspeicherelemente in solchen Festkörperspeichern wie EEPROM sind normalerweise Feldeffekttransistor-Anordnungen mit schwimmender Torelektrode, die beschränkt neuprogrammierbar sind und an der Torelektrode eines Feldeffekttransistors eine Ladung halten, um jedes Speicherbit zu speichern. Da diese Ladung im Laufe der Zeit verschwinden kann, ist die Speicherung von Informationen nicht wirklich permanent, wie sie es, bei den herkömmlichen Phasenumwandlungsmedien ist, wo Informationen über Änderungen der tatsächlichen Atomkonfiguration oder elektronischen Struktur des Chalcogenid-Materials gespeichert werden, aus denen die Elemente hergestellt werden. Diese anderen Speicherformen genießen jetzt Anerkennung auf dem Markt.
  • Im Gegensatz zum DRAM und SRAM, flüchtigen Speicheranordnungen und anderen „Flash"-Anordnungen, wie Strukturen mit schwimmender Torelektrode, werden in den erfindungsgemäßen elektrischen Speicheranordnungen keine Feldeffekttransistor-Anordnungen benötigt. In der Tat verkörpern die elektrisch löschbaren, direkt überschreibbaren Speicherelemente der vorliegenden Erfindung die am einfachsten herzustellende elektrische Speicheranordnung, die nur zwei elektrische Kontakte zu einem monolithischen Körper aus Chalcogenid-Dünnschichtmaterial und eine Halbleiterdiode zur Trennung aufweist. Dadurch wird nur ein sehr kleines Chip-„Grundstück" benötigt, um ein Bit Informationen zu speichern, sodass Speicherchips mit von Natur aus hoher Dichte möglich sind. Außerdem kann, wie nachstehend beschrieben, eine weitere Erhöhung der Informationsdichte durch die Verwendung der Mehrbitspeicherung in jeder einzelnen Speicherzelle erreicht werden.
  • Die elektronischen Festkörperspeicher, die zurzeit im Einsatz sind, sind relativ teuer in der Herstellung, wobei die Kosten normalerweise etwa das Achtzigfache der Kosten je Bit Speicherkapazität bei Magnetplattenspeicherung betragen. Andererseits bieten diese elektronischen Festkörperspeicher bestimmte Vorteile gegenüber Magnetplattenspeichern dahingehend, dass sie keine bewegliche Teile haben, weniger elektrische Energie für den Betrieb benötigen, leicht zu transportieren und zu lagern sind und vielseitiger verwendbar und anpassungsfähiger für die Verwendung mit tragbaren Computern und anderen tragbaren elektronischen Geräten sind. Tatsächlich sagen Festplattenhersteller ein rasches Wachstum bei der Verwendung immer kleinerer Festplatten und schließlich bei der Speicherung mit Festkörperspeichern auf dem Gebiet der tragbaren Computer voraus. Außerdem sind diese Festkörperspeicher meistens echte Direktzugriffssysteme im Gegensatz zu Plattenarten, die die physische Bewegung des Plattenkopfes zur richtigen Datenspur zum Zugreifen auf den gewünschten Speicherplatz erfordern. Trotz dieser Vorteile haben die hohen Kosten der elektrisch löschbaren Festkörperspeicher verhindert, dass sie einen wesentlichen Anteil am Markt haben, der jetzt von Magnetspeichersystemen beherrscht wird. Obwohl elektrisch löschbare Festkörperspeicher möglicherweise mit niedrigeren Kosten hergestellt werden könnten, ist das gesamte Preis-Leistungs-Verhältnis dieser Anordnungen unausgewogen, sodass sie Magnetplattensysteme nicht völlig ersetzen können.
  • Eine vor kurzem entwickelte Speicheranordnung ist der elektrische Metall-amorphes Silicium-Metall-(MSM-)Speicherumschalter; siehe Rose et. al., „Amorphous Silicon Analogue Memory Devices" („Analoge Speicheranordnungen mit amorphem Silicium"), Journal of Non-Crystalline Solids, 115 (1989), S. 168–170, und Hajto et. al., „Quantized Electron Transport in Amorphous-Silicon Memory Structures" („Quantisierter Elektronentransport in Speicherstrukturen mit amorphem Silicium"), Physical Review Letters, Jg. 66, Nr. 14, 08.04.1991, S. 1918–1921. Dieser MSM-Umschalter wird durch Abscheidung von speziell ausgewählten metallischen Kontakten auf jeder Seite einer p-Dünnschicht mit amorphem Silicium (a-Si-Dünnschicht) hergestellt. Die Bedeutung der Wahl der Materialien für die Metallkontakte wird später erläutert. Berichten zufolge zeigen MSM-Speicherumschalter ein relativ schnelles (10 bis 100 ns) analoges Umschaltverhalten bei Spannungsimpulsen von 1 bis 5 Volt, sodass ein Bereich von Widerständen von etwa 103 bis etwa 106 Ohm entsteht, auf den sie permanent eingestellt werden können. Wie Fachleute ohne weiteres erkennen dürften, gibt es wirklich signifikante Betriebsunterschiede zwischen den MSM-Speicherumschaltern von Rose et. al. und Hajto et. al. einerseits und den Speicherelementen der vorliegenden Erfindung andererseits, obwohl die herkömmlichen MSM-Speicherumschalter elektrische Schalteigenschaften (d. h. Zeiten, Energien und resultierender Widerstand der Anordnung) zeigen, die den elektrischen Schalteigenschaften der Speicherelemente der vorliegenden Erfindung ähneln.
  • Der wichtigste elektrische Schalt-Unterschied liegt in dem Unvermögen der MSM-Speicherumschalter, direkt überschreibbar zu sein. Das heißt, die MSM-Umschalter können nicht direkt zweiseitig gerichtet von irgend einem Widerstand in dem analogen Bereich von Widerständen zu einem anderen Widerstand in dem Bereich moduliert werden, ohne zuerst gelöscht (auf einen bestimmten Anfangswiderstand oder „Anfangszustand" gesetzt) zu werden. Insbesondere muss zuerst der MSM-Umschalter in den Zustand hohen Widerstands gesetzt (gelöscht) werden, bevor der Umschalter auf einen anderen Widerstandswert im analogen Bereich eingestellt werden kann. Im Gegensatz dazu brauchen die Speicherelemente der vorliegenden Erfindung nicht gelöscht zu werden, bevor sie auf einen anderen Widerstand in dem Bereich eingestellt werden, d. h. sie sind direkt überschreibbar.
  • Ein weiterer wichtiger Unterschied in den elektrischen Schalteigenschaften, der zwischen den MSM-Speicherumschaltern von Rose et. al. und Hajto et. al. einerseits und den elektrischen Speicherelementen der vorliegenden Erfindung andererseits besteht, ist das bipolare Verhalten der MSM-Umschalter. Wie von Rose et. al. dargelegt, müssen die MSM-Umschalter mit elektrischen Impulsen gelöscht werden, die die entgegengesetzte Polarität der zum Schreiben verwendeten Impulse haben. Bezeichnenderweise ist diese Polaritätsumkehrung des angewendeten Impulses bei den Speicherelementen der vorliegenden Erfindung nicht erforderlich, gleichgültig, ob die vorliegenden Speicherelemente für das digitale oder analoge Umschalten verwendet werden.
  • Diese Unterschiede in den elektrischen Schalteigenschaften zwischen den MSM-Umschaltern und den erfindungsgemäßen Speicherelementen sind nicht nur auf den bloßen Unterschied im Material, aus dem die Elemente bestehen, zurückzuführen. Diese Unterschiede deuten auf die grundlegenden Unterschiede in den Umschaltmechanismen hin, die die physikalischen Grundlagen des Betriebs der beiden Anordnungen kennzeichnen. Wie vorstehend erwähnt und wie in den vorgenannten Beiträgen beschrieben, hängen die elektrischen Schalteigenschaften der MSM-Speicherumschalter entscheidend von dem/den speziellen Metallen) ab, aus dem/denen die Kontakte bestehen. Das liegt daran, dass für diese MSM-Umschalter ein sehr energiereicher „Ausbildungs"prozess erforderlich ist, in dem Metall aus mindestens einem der Kontakte in einen integralen Abschnitt des Schalterkörpers transportiert und dort ausgebildet wird. In diesem Prozess wird eine Vielzahl (mindestens 15 in 1 des Beitrags von Rose et. al.) von progressiv ansteigenden Impulsen von 300 Nanosekunden und 5 bis 15 Volt verwendet, um den Umschalter auszubilden. Rose et. al. behaupten: „... Es sind Röntgenfeinstrukturuntersuchungen der Anordnungen durchgeführt worden, und dabei ist gefunden worden, dass das Material der oberen Elektrode in einem fadenartigen Bereich des a-Si eingebettet ist. Das lässt vermuten, dass das obere Metall in dem Faden verteilt wird, und das kann eine Rolle beim Mechanismus des Umschaltens spielen...." Rose et. al. finden insbesondere, dass der dynamische Bereich der verfügbaren Widerstände von dem Metall bestimmt wird, aus dem der obere Elektrodenkontakt besteht. Wie von Rose et. al. angegeben, „... wird festgestellt, dass sein Wert völlig (sic) abhängig vom oberen Kontakt und völlig unabhängig von der unteren Metallisierung (sic) ist", d. h., ungeachtet der unteren Elektrode sind Anordnungen mit einer oberen Elektrode aus Cr stets digital und Anordnungen mit einer oberen Elektrode aus V stets analog. Genau in diesem Metallfadenbereich erfolgt die elektrische Umschaltung, und ohne die Massenwanderung des Metalls in das a-Si gäbe es keine Umschaltung, so der Beitrag von Hajto et. al. in völligem Gegensatz dazu muss das Kontaktmaterial bei den erfindungsgemäßen Speicherelementen nicht in das Dünnschicht-Speicherelement wandern, um eine schnelle, energiearme analoge Speicherumschaltung mit direkter Überschreibung zu erreichen. Tatsächlich wird bei der Herstellung der erfindungsgemäßen Speicherelemente sehr darauf geachtet, eine Diffusion des Metalls von einer der Elektroden in das aktive Chalcogenid-Material zu vermeiden.
  • Aus den vorstehenden Untersuchungen von Rose et. al. und Hajto et. al. dürfte hervorgehen, dass MSM-Speicherumschalter, bei aller Beanspruchung der Vorstellungskraft, nicht als Modulator mit freier Ladungskonzentration in Frage kommen. Vielmehr sind MSM-Speicherumschalter einfach auf die Schaffung eines Metallfadenwegs durch das amorphe Siliciummaterial angewiesen, um einen Bereich von spezifischen Widerständen in fast der gleichen Weise zu erhalten, wie wenn ein modulierter Umschalter zum Steuern des elektrischen Stromflusses verwendet wird. Es wird ein Perkolationsweg geschaffen, dessen Durchmesser vergrößert oder verkleinert werden kann, um seinen spezifischen Widerstand zu ändern. Beim Umschalten erfolgt keine Änderung der Position der Fermi-Kante. Es braucht keine Änderung der Aktivierung des Halbleitermaterials herbeigeführt zu werden, um die Funktionsweise zu erklären. Es liegt keine Bewegung einsamer nichtbindender Elektronenpaare in der Größenordnung von Atomen vor. Ihr Verhältnis von Kristailitgröße und Oberfläche zum Volumen ist nicht wichtig. Aber äußerst wichtig ist, dass Rose et. al. und Hajto et. al. die in den Zellen ihres Speichermaterials gespeicherten Informationen nicht direkt überschreiben können. Beim MSM-Umschalter müssen gespeicherte Informationen gelöscht werden, bevor neue Informationen eingeschrieben werden können. Es ist nicht überraschend, dass Rose et. al. behauptet haben, dass ihr MSM-Umschalter auf eine Million Zyklen begrenzt ist, während die erfindungsgemäßen Speicherelemente mehr als 10 Trillionen Zyklen ohne Ausfall durchlaufen haben, bevor die Prüfung beendet wurde.
  • Einfach ausgedrückt, kein Festkörperspeichersystem, das vor der vorliegenden Erfindung entwickelt worden ist, ist, unabhängig von den Materialien, aus denen es hergestellt wurde, preisgünstig, leicht herzustellen, permanent, elektrisch beschreibbar und direkt löschbar (überschreibbar), niedrig im Eingangsenergieverbrauch, mehrbitspeicherfähig in einer einzigen Zelle (Grauskale) und zu einer sehr hohen Speicherdichte fähig. Da sich das nachstehend beschriebene Speichersystem allen Mängeln bekannter Speichersysteme widmet, wird es als universeller Ersatz für praktisch alle Arten von Computerspeichern, die zurzeit auf dem Markt sind, sofort breite Verwendung finden. Da die Speicher der vorliegenden Erfindung durchgängig in einem Dünnschichtformat hergestellt werden können, sind außerdem dreidimensionale Anordnungen für schnelle neuronale Netz- und künstliche Intelligenz-Anwendungen hoher Dichte möglich. Das erfindungsgemäße Speichersystem ist einzigartig für neuronale Netze und künstliche Intelligenzsysteme geeignet, da seine dreidimensionalen Mehrschicht-Anordnungen riesige Mengen an Informationen speichern können und der Speicher schnell adressierbar ist, sodass das Lernen von gespeicherten Informationen möglich ist.
  • Aus der vorstehenden Darlegung ist zu ersehen, dass die quantitativen Änderungen bei Schaltgeschwindigkeit und Energiebedarf der erfindungsgemäßen Speicher gegenüber den herkömmlichen Phasenumwandlungsspeichern zeigen, dass die erfindungsgemäßen Speicher eine völlig neue Klasse von modulierbarem Halbleitermaterial definieren. Außerdem hat der Stand der Technik kein Analog zu den Mehrbitspeicherfähigkeiten der vorliegenden Speicherelemente mit direkter Überschreibbarkeit und breitem dynamischen Bereich.
  • Wie Fachleuten mehr als klar sein dürfte, ist es unbedingt erforderlich, dass Speicherelemente wirklich permanent sind, um den Flash-EEPROM-Markt anzugehen und ernsthaft als Universalspeicher angesehen zu werden. Das ist sogar noch wichtiger, wenn behauptet wird, dass das Speicherelement Mehrbitspeicherfähigkeiten besitzt. Wenn ein vorgegebener Widerstandswert verloren geht oder wenn sogar festgestellt wird, dass er mit der Zeit abweicht, werden die in dem Speicherelement gespeicherten Informationen zerstört, die Benutzer verlieren das Vertrauen in die Archivierungsfähigkeiten des Speichers und die Technologie verliert alle Glaubwürdigkeit.
  • Außer der Stabilität des eingestellten Widerstands ist ein weiteres hochwichtiges Merkmal, das von einem Universalspeicher verlangt wird, ein niedriger Schaltstrom. Dieser ist von größter Bedeutung, wenn die EEPROMs für große Archivspeicher verwendet werden. Auf diese Weise eingesetzt, würden die EEPROMs die mechanischen Festplatten (wie magnetische oder optische Festplatten) von gegenwärtigen Computersystemen ablösen. Einer der Hauptgründe für diese Ablösung der herkömmlichen mechanischen Festplatten durch EEPROM-„Festplatten" wäre die Senkung des vergleichsweise großen Energieverbrauchs der mechanischen Systeme. Bei Laptop-Computern ist das von besonderem Interesse, da hier das mechanische Festplattenlaufwerk einer der größten Energieverbraucher ist. Daher wäre es besonders vorteilhaft, diese Energiebelastung zu senken und dadurch die Nutzungsdauer des Computers pro Ladung der Stromzellen wesentlich zu verlängern. Wenn jedoch der EEPROM-Ersatz für die mechanischen Festplatten einen hohen Schaltenergiebedarf (und somit einen hohen Energiebedarf) hat, sind die Energie-Einsparungen möglicherweise unbedeutend oder bestenfalls gering. Daher erfordert ein EEPROM, der als Universalspeicher angesehen werden soll, eine niedrige Schaltenergie.
  • Eine weitere Anforderung an einen EEPROM-Universalspeicher ist eine hohe thermische Stabilität der dort gespeicherten Informationen. Heutige Computer, insbesondere Personalcomputer, werden regelmäßig hohen Temperaturen ausgesetzt. Diese hohen Temperaturen können von intern erzeugter Wärme, wie etwa von Energiequellen oder anderen Wärme-erzeugenden eingebauten Komponenten, verursacht werden. -Diese hohen Temperaturen können auch von Umgebungsfaktoren verursacht werden, wie Verwendung des Computers in einem heißen Klima oder Lagerung des Computers in einer Umgebung, die direkt oder indirekt auf höhere als normale Temperaturen erwärmt wird. Was auch immer die Ursache für die erhöhten Temperaturen ist – gegenwärtige Computerspeichersysteme, insbesondere „feste" oder Archivspeicher, müssen auch bei relativ hohen Temperaturen thermisch stabil sein. Ohne diese thermische Stabilität kann es zum Datenverlust kommen, der zu dem vorgenannten Glaubwürdigkeitsverlust führt.
  • Eine weitere Anforderung an einen EEPROM-Universalspeicher ist eine lange Schreib-Lösch-Zykluslebensdauer. Bei EEPROMs, wie bei allen Archivspeichern auch, spielt die Zykluslebensdauer eine wichtige Rolle für das Vertrauen und die Akzeptanz des Verbrauchers. Wenn die Zykluslebensdauer eines Speicherelements zu kurz ist, steht der Verbraucher aus Angst, wertvolle Daten zu verlieren, der Verwendung des Speicherelements ablehnend gegenüber. Wenn der EEPROM als Ersatz für den Hauptspeicher oder Bildwiederholspeicher eines Computers, d. h. als Ersatz für einen DRAM, SRAM oder VRAM, verwendet werden soll, ist die Forderung nach einer langen Zykluslebensdauer noch entscheidender. Der Haupt- und der Bildwiederholspeicher sind die am häufigsten beschriebenen und gelöschten Datenspeicherbereiche eines Computers. Immer dann, wenn ein neues Computerprogramm geladen wird, wird ein Teil des Hauptspeichers des Computers gelöscht und neu beschrieben. Während der Abarbeitung eines Computerprogramms wird ein Teil des Hauptspeichers des Computers ständig zyklisch wiederholt. Immer dann, wenn die Anzeige des Computermonitors geändert wird, werden Teile des Bildwiederholspeichers zyklisch wiederholt. Wenn die EEPROMs, die zum Ablösen des Haupt- und Bldwiederholspeichers des Computers verwendet werden, keine relativ lange Schreib-Lese-Zykluslebensdauer haben, müssten diese Speicher übermäßig oft ersetzt werden. Das würde zu übermäßig hohen Kosten für den Verbraucher und damit zum Verlust des Vertrauens des Verbrauchers führen.
  • Kurze Darstellung der Erfindung
  • Die vorliegende Erfindung ist in den Ansprüchen definiert.
  • Eine bevorzugte Ausführungsform in Form eines elektrisch arbeitenden, direkt überschreibbaren Einzellen-Mehrbit-Speicherelements weist ein Volumen aus einem ein Einzellen-Speicherelement definierenden Speichermaterial auf, das durch (1) einen großen dynamischen Bereich elektrischer Widerstandswerte und (2) das Vermögen mindestens eines Fadenteils des Speichermaterials, auf einen von einer Vielzahl von Widerstandswerten in dem dynamischen Bereich in Reaktion auf gewählte elektrische Eingangssignale eingestellt zu werden, um das Einzellen-Speicherelement mit Mehrbitspeicherfähigkeiten zu versehen, gekennzeichnet ist. Dabei ist mindestens ein Fadenteil des Einzellen-Speicherelements mit dem gewählten elektrischen Signal auf einen Widerstandswert in dem dynamischen Bereich unabhängig von dem vorhergehenden Widerstandswert des Materials einstellbar.
  • Das Speicherelement dieser bevorzugten Ausführungsform weist außerdem einen ersten mit Zwischenraum angeordneten Kontakt zum Bereitstellen des elektrischen Signals, um das Speichermaterial auf einen gewählten Widerstandswert in dem dynamischen Bereich einzustellen, und einen zweiten mit Zwischenraum angeordneten Kontakt zum Bereitstellen des elektrischen Eingangssignals, um das Speichermaterial auf einen gewählten Widerstandswert in dem dynamischen Bereich einzustellen, auf, wobei der zweite Kontakt zu einer an das Speicherelement angrenzenden Spitze spitz zuläuft, die die Größe und Lage des Fadenteils bei der elektrischen Ausbildung des Speicherelements definiert.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Schnittansicht eines Einzellen-Speicherelements, die einen zweiten Kontakt zeigt, der zu einer an das Speicherelement angrenzenden Spitze spitz zuläuft.
  • 2 ist eine Schnittansicht eines Einzellen-Speicherelements, die einen zweiten Kontakt mit einer zusätzlichen Dünnschicht aus einem Kohlenstoffmaterial zeigt.
  • 3 ist eine Draufsicht einer möglichen Anordnung mehrerer Speicherelemente, die zeigt, wie die Elemente mit einer Gruppe von X-Y-Adressleitungen verbunden wären.
  • 4 ist eine schematische Darstellung der Speicherelemente von 1, die außerdem zeigt, wie Trennelemente, wie Dioden, mit den Speicherelementen in Reihe geschaltet werden, um die einzelnen Elemente elektrisch voneinander zu trennen.
  • 5 ist eine schematische Darstellung, die ein Einkristall-Halbleitersubstrat mit der in 1 gezeigten erfindungsgemäßen integrierten Speichermatrix zeigt, das mit einem Chip mit integriertem Schaltkreis, auf dem Adresse/Treiber/Decodierer wirksam angebracht sind, elektrisch verbunden ist.
  • 6 ist ein Ternärphasendiagramm des Ge-Sb-Te-Legierungssystems, aus dem die erfindungsgemäßen Speicherelemente hergestellt werden, und dieses Ternärphasendiagramm zeigt einige der Phasen, in die sich verschiedene Gemische dieser Elemente nach rascher Erstarrung entmischen.
  • Detaillierte Beschreibung der Erfindung
  • Löschbare elektrische Speicher, die aus der breiten Klasse von Chalcogenid-Materialien hergestellt werden, haben Strukturveränderungen verwendet, die durch die Bewegung bestimmter Atom-Arten in dem Material bewirkt werden, um eine Phasenumwandlung zu ermöglichen, wenn das Material vom amorphen Zustand in den kristallinen Zustand übergeht. Beispielsweise bei elektrisch umschaltbaren Chalcogenid-Legierungen, die aus Tellur und Germanium bestehen, wie etwa solchen, die etwa 80 bis 85 % Tellur und etwa 15% Germanium sowie bestimmte andere Elemente, wie Schwefel und Arsen, in kleinen Mengen von jeweils etwa ein bis zwei Prozent aufweisen, war der geordnetere oder kristalline Zustand normalerweise durch die Entstehung eines elektrisch hochleitfähigen kristallinen Te-Fadens in der umschaltbaren Pore des Speichermaterials gekennzeichnet. Eine typische Zusammensetzung eines solchen herkömmlichen Materials wäre beispielsweise Te81Ge15S2As2 oder Te81Ge15S2Sb2. Da Te in seinem kristallinen Zustand so hochleitfähig ist, entstand durch den Te-Faden in dem geordneteren oder kristallinen Zustand ein Zustand sehr geringen Widerstands, der mehrere Größenordnungen niedrigen war als der Widerstand der Pore in dem weniger geordneten oder amorphen Zustand.
  • Die Bildung des leitfähigen Te-Fadens im kristallinen Zustand erforderte jedoch eine Wanderung der Te-Atome aus ihrer Atomkonfiguration im amorphen Zustand zu der neuen, lokal konzentrieren Atomkonfiguration im kristallinen Zustand des Te-Fadens. Wenn das Chalcogenid-Fadenmaterial in den amorphen Zustand zurückgeschaltet wurde, musste das Te, das sich in dem kristallinen Faden abgeschieden hatte, in dem Material von seiner lokal konzentrierten Form ebenso in dem Faden zurück zu seiner Atomkonfiguration im amorphen Zustand wandern. Diese Atomwanderung, Diffusion oder Neuordnung zwischen dem amorphen und dem kristallinen Zustand erforderte in jedem Fall eine Halte- oder Verweilzeit ausreichender Länge, um die Wanderung zu bewerkstelligen, sodass die notwendige Schaltzeit und -energie relativ hoch wurden.
  • Die Erfinder der vorliegenden Erfindung fanden bei einer grundsätzlich anderen Art von elektrisch löschbarem, direkt überschreibbarem Speicher, der auf einer neuen Klasse von Chalcogenid-Halbleitermaterialien beruht, eine beachtliche Verringerung der erforderlichen Schaltzeit und der zugeführten Energie. Außerdem ermöglichen die Chalcogenid-Materialien das Umschalten in einem großen dynamischen Bereich stabiler Zustände mit einer bemerkenswert niedrigen Energiezufuhr bei außergewöhnlich hohen Geschwindigkeiten, sodass diese neu entdeckte Klasse von Materialien zur Herstellung verbesserter elektrischer Speicherelemente verwendet werden können.
  • Insbesondere kann das Speichermaterial zwischen elektrisch nachweisbaren Zuständen mit unterschiedlichem Widerstand im Nanosekunden-Zeitraum [die Mindest-Schaltgeschwindigkeit und der Mindest-Energiebedarf sind zwar noch nicht ermittelt worden, aber die Versuchsdaten beim Einreichen dieser Anmeldung haben gezeigt, dass der elektrische Speicher mit Programmierungsimpulsen von nur 1 Nanosekunde moduliert (wenn auch nicht optimiert) werden kann] bei einer Energiezufuhr von einigen Picojoules umgeschaltet werden. Dieses Speichermaterial ist permanent und erhält die Unversehrtheit der in der Speicherzelle gespeicherten informationen (in einem gewählten Streubereich) aufrecht, ohne dass regelmäßige Auffrischsignale benötigt werden. Im Gegensatz zu vielen anderen Speichermaterialien und -systemen, die bisher für Speicher-Anwendungen angegeben worden sind, können das Halbleiter-Speichermaterial und die -systeme der vorliegenden Erfindung direkt überschrieben werden, sodass die diskreten Speicherelemente nicht gelöscht (auf einen bestimmten Ausgangspunkt gesetzt) zu werden brauchen, um die dort gespeicherten Informationen zu ändern. Das außergewöhnlich schnelle und energiearme Umschalten auf einen der verschiedenen Widerstandswerte kann darauf zurückgeführt werden, dass das Umschalten erfolgt, ohne dass eine starke Atom-Umgruppierung des Schaltmaterials erforderlich ist.
  • Das Speichermaterial besteht aus einer Vielzahl von Atomkomponenten, die jeweils über das gesamte Volumen des Speichermaterials vorhanden sind. Die Vielzahl der Atomkomponenten weist vorzugsweise mindestens ein Chalcogen-Element auf und kann mindestens ein Übergangselement aufweisen. Der hier verwendete Begriff „Übergangselement" umfasst die Elemente 21 bis 30, 39 bis 48, 57 und 72 bis 80. Noch besser weist die Vielzahl der Atomkomponenten, die das Volumen des Speichermaterials bilden, Elemente auf, die aus der aus Te, Se, Ge, Sb, Bi, Pb, Sn, As, S, Si, P, O und deren Gemischen oder Legierungen bestehenden Gruppe gewählt sind. Noch besser weist das Übergangselement Cr, Fe, Ni und deren Gemische oder Legierungen auf und das Chalcogen-Element weist Te und Se auf. Am besten ist das Übergangselement Ni. Spezielle Beispiele für diese Mehrelementsysteme werden später für das Te : Ge : Sb-System mit oder ohne Ni und/oder Se beschrieben.
  • Ungeachtet der Beschreibung der Art und Weise, in der die Programmierung erfolgt, stellt die vorliegende Erfindung eine Kombination aus wertvollen elektrischen Schaltmerkmalen bereit, die nie zuvor in einem einzigen Speicherelement vorhanden waren.
  • Zu den speziellen Halbleiter-Legierungen, die bei der Herstellung der Speicherelemente verwendet werden, gehören Chalcogenid-Elemente, die wegen des Vorhandenseins von „einsamen Elektronenpaaren" besonders erwähnt werden. Es ist daher notwendig, die Wirkung dieser einsamen Elektronenpaare bei vorhandenen chemischen Bindungskonfigurationen zu erörtern. Einfach ausgedrückt, ein einsames Elektronenpaar ist ein Elektronenpaar in der Valenzschale eines Atoms, das normalerweise nicht an der Bindung beteiligt ist. Solche einsamen Elektronenpaare sind strukturell und chemisch bedeutsam. Sie beeinflussen die Form der Moleküle und kristallinen Gitterstrukturen, indem sie starke Abstoßungskräfte auf benachbarte Elektronenpaare, die an Bindungskonfigurationen beteiligt sind, sowie auf andere einsame Paare ausüben. Da einsame Elektronenpaare nicht von einem zweiten Kern in einen Bindungsbereich gebunden werden, können sie energiearme Elektronenübergänge beeinflussen und zu ihnen beitragen. Wie erstmals von Ovshinsky dargelegt wurde, können die einsamen Elektronenpaare 1- und 3-Mittelbindungen haben, und wie von Kastner, Adler und Fritsche nachgewiesen wurde, haben sie Valenzwechselpaare.
  • Insbesondere haben die hier beschriebenen Tellur-Legierungen ein Valenzband, das aus einsamen Elektronenpaaren besteht. Da bei Te vier p-Schalen-Elektronen vorhanden sind und das Te-Atom mit zwei dieser Bindungselektronen in der p-Schale chemisch gebunden wird, werden die anderen zwei äußeren Elektronen (das einsame Elektronenpaar) nicht zu Bindungszwecken genutzt und ändern somit die Atomenergie des Systems nicht wesentlich. In diesem Zusammenhang ist zu beachten, dass das höchstbesetzte Molekülorbital das Orbital ist, das das einsame Elektronenpaar enthält. Das ist, wichtig, da in einem perfekten stöchiometrischen Kristall aus Tellur- und Germanium-Atomen beim Eintragen einer gewissen Innenspannung in das Gitter, aus dem der Kristallit besteht, das Valenzband sich verbreitern und nach oben zu der Position der dann vorhandenen Fermi-Kante bewegen kann. Die TeGe-Kristalle sind von Natur aus „selbstkompensiert", das heißt, der Kristall will bevorzugt eine Te-reiche (ca. 52% Te und 48% Ge) Zusammensetzung annehmen. Der stöchiometrische Kristall ist ein flächenzentrierter Elementarwürfel, kann aber bei Zufuhr einer geringen Energiemenge eine rhomboedrische Gitterstruktur durch Erhöhung der Anzahl seiner Ge- und/oder Sb-Leerstellen annehmen. Genau diese Entstehung von Leerstellen in der Kristallgitterstruktur kann die Gitterspannung in TeGe-Legierungen verringern, ist für die Absenkung des Energieniveaus des Materials verantwortlich und verschiebt die Fermi-Kante zum Valenzband.
  • Es ist annehmbar, wenn nicht gar wichtig, ein amorphes Modell lokaler Ordnung auf ein Nahordnungsmodell aufzulegen, um eine deskriptive, wenn nicht gar vollkommen prädiktive Erklärung des Atomverhaltens zu erhalten. Beim Betrachten des amorphen Charakters des Materials ist zu beachten, dass die Dichte von Störstellenzuständen in den Bandausläufern neben den Bandkanten am größten ist, während die Tiefe der Rekombinationszentren für eingefangene Ladungsträger weiter weg von den Bandkanten größer ist. Das Vorhandensein dieser tiefen Traps und Ausläuferzustände könnte die stabilen Zwischenwiderstandswerte zwischen der Position der Fermi-Kante und der Bandkante erklären. Ungeachtet der Theorie ist das erfindungsgemäße Halbleitermaterial, wenn es völlig kristallin ist, ein entarteter Halbleiter, der eine Metall-ähnliche Leitung zeigt.
  • Es wird ferner angenommen, dass die Größe der Kristallite, die in der Masse des Halbleiter- und Speichermaterials vorhanden sind, relativ gering ist. Sie beträgt vorzugsweise weniger als 2000 Å, besser etwa 50 bis 500 Å und liegt am besten bei etwa 200 bis etwa 400 Å. Es wird außerdem angenommen, dass diese Kristallite von einer amorphen Haut umgeben sind, die zu der schnellen Entstehung der zahlreichen Fermi-Kanten-Positionen des Materials, die als unterschiedliche Widerstände (spezifische elektrische Leitfähigkeiten) nachweisbar sind, sowie zu dem niedrigeren Energiebedarf für die Übergänge zwischen diesen nachweisbaren Widerstandswerten beitragen kann, auf die das Material zuverlässig und wiederholbar eingestellt werden kann.
  • Es ist auch festgestellt worden, dass die Modulation der Schalteigenschaften von einigen End-Halbleiteranordnungen, die aus den erfindungsgemäßen mikrokristallinen Materialien bestehen, so gesteuert werden kann, dass wiederholbare und nachweisbare Widerstandswerte erzielt werden können. Es ist festgestellt worden, dass, um die erfindungsgemäßen Materialien mit energiearmen Eingangssignalen schnell auf eine gewünschte Leitfähigkeit (bestimmt durch die Position der Fermi-Kante) eingestellt werden können, es nur erforderlich ist, dass die Materialien stabil (oder langlebig metastabil) innerhalb von mindestens zwei verschiedenen Fermi-Kanten-Positionen vorhanden sind, die durch weitgehend konstante Bandabstände, aber unterschiedliche elektrische Leitfähigkeiten gekennzeichnet sind. Wie vorstehend dargelegt, wird auch angenommen, dass die relativ geringe Kristallitgröße zu dem schnellen Übergang zwischen nachweisbaren Widerstandswerten beitragen kann.
  • Ein Merkmal der erfindungsgemäßen Halbleitermaterialien ist ihre Neigung zur Bildung von mehr und kleineren Kristalliten je Volumeneinheit. Es ist festgestellt worden, dass die Kristallitgrößen des größten bevorzugten Bereichs der typischen Materialien, die die vorliegende Erfindung verkörpern, weit kleiner als etwa 2000 Å sind und im Allgemeinen kleiner als der Bereich von etwa 2000 bis 5000 Å sind, der typisch für herkömmliche Materialien ist. Die Kristallitgröße ist hier als Durchmesser der Kristallite oder ihr „typisches Maß" definiert, das dem Durchmesser für den Fall entspricht, dass die Kristallite nicht sphärisch gestaltet sind. Es ist festgestellt worden, dass Zusammensetzungen in dem hochohmigen Zustand _ der Klasse der TeGeSb-Materialien, die die Kriterien der vorliegenden Erfindung erfüllen, in der Regel durch wesentlich niedrigere Te-Konzentrationen gegenüber denen bei herkömmlichen elektrisch löschbaren Speichermaterialien gekennzeichnet sind. Bei einer Zusammensetzung, die ein wesentlich besseres elektrisches Schaltverhalten zeigt, lag die mittlere Konzentration von Te in den abgeschiedenen Materialien weit unter 70%, normalerweise unter etwa 60%, reichte in der Regel von nur etwa 23% bis zu etwa 58% Te und betrug am besten 48 bis 58%. Die Ge-Konzentrationen im Material betrugen etwa 5% und reichten durchschnittlich von nur etwa 8% bis zu etwa 30%, wobei sie in der Regel unter 50% blieben. Die Ge-Konzentrationen lagen am besten zwischen etwa 8% und etwa 40%. Der übrige Hauptbestandteil in dieser Zusammensetzung war Sb. Die angegebenen Prozentsätze sind Atomprozente, die sich insgesamt auf 100% der Atome der Bestandteile belaufen. Somit kann diese Zusammensetzung als TeaGebSb100(a+b) charakterisiert werden. Diese ternären Te-Ge-Sb-Legierungen sind brauchbare Ausgangsmaterialien für die Entwicklung weiterer Speichermaterialien mit noch besseren elektrischen Eigenschaften.
  • Ein ternäres Diagramm des Te-Ge-Sb-Systems ist in 6 gezeigt. Aus verschiedenen Gemischen von Te, Ge und Sb wurden Schmelzen hergestellt, die sich nach schneller Erstarrung in mehrere Phasen entmischten. Die Analyse dieser schneit erstarrten Schmelzen zeigte das Vorhandensein von zehn verschiedenen Phasen (die nicht alle in einer einzigen schnell erstarrten Schmelze vorhanden waren). Diese Phasen sind elementares Ge, Te und Sb, die binären Verbindungen GeTe und Sb2Te3 und fünf verschiedene ternäre Phasen. Die elementaren Zusammensetzungen aller ternären Phasen liegen auf der pseudobinären GeTe-Sb2Te3-Linie und sind in dem ternären Diagramm von 6 mit den Bezugsymbolen A, B, C, D und E bezeichnet. Die Atomverhältnisse der Elemente in diesen fünf ternären Phasen sind in Tabelle 1 angegeben. Nachstehend wird 6 näher beschrieben.
  • Tabelle 1 Beobachtete ternäre Kristallphasen des Te-Ge-Sb-Systems
    Figure 00170001
  • Die neuartigen Speicherelemente der vorliegenden Erfindung weisen ein Volumen aus einem Speichermaterial auf, das vorzugsweise mindestens ein Chalcogen aufweist und ein oder mehr Übergangselemente aufweisen kann. Die Speichermaterialien, die Übergangselemente aufweisen, sind elementar modifizierfe Formen unserer Speichermaterialien im ternären Te-Ge-Sb-System. Das heißt, die elementar modifizierten Speichermaterialien bilden modifizierte Formen der Te-Ge-Sb-Speicherlegierungen. Diese elementare Modifikation wird durch den Einbau von Übergangselementen in das ternäre Te-Ge-Sb-Grundsystem mit oder ohne zusätzliches Chalcogen-Element, wie Se, erreicht. Im Allgemeinen unterteilen sich die elementar modifizierten Speichermaterialien in zwei Kategorien. _ Die erste Kategorie ist ein Speichermaterial, das Te, Ge, Sb und ein Übergangselement im Verhältnis TeaGebSb100(a+b)cÜE100–c aufweist, wobei die tiefgestellten Indizes auf Atomprozente lauten, die zusammen 100% der Komponenten bilden, ÜE ein oder mehr Übergangselemente) darstellt, a und b wie vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben sind und c zwischen etwa 90% und etwa 99,99% liegt. Das Übergangselement weist vorzugsweise Cr, Fe, Ni, Nb, Pd, Pt und deren Gemische oder Legierungen auf.
  • Spezielle Beispiele für Speichermaterialien nach diesem System sind unter anderem (Te56Ge22Sb22)95Ni5, (Te56Ge22Sb22)90Ni10, (Te56Ge22Sb22)95Cr5, (Te56Ge22Sb22)90Cr10, (Te56Ge22Sb22)95Fe5, (Te56Ge22Sb22)90Fe10, (Te56Ge22Sb22)95Pd5, (Te56Ge22Sb22)90Pd10, (Te56Ge22Sb22)95Pe5, (Te56Ge22Sb22)95Pt10, (Te56Ge22Sb22)95Nb5, (Te56Ge22Sb22)95Nb10, (Te56Ge22Sb22)90Ni5Cr5, (Te56Ge22Sb22)90Ni5Fe5, (Te56Ge22Sb22)90Cr5Fe5, (Te56Ge22Sb22)90Pd5Cr5, (Te56Ge22Sb22)90Ni5Pd5, (Te56Ge22Sb22)90Pd5Pt5 usw.
  • Die zweite Kategorie ist ein Speichermaterial mit Te, Ge, Sb, Se und einem Übergangselement im Verhältnis (TeaGebSb100(a+b)cÜE–dSe100(c+d), wobei die tiefgestellten Indizes auf Atomprozente lauten, die zusammen 100% der Komponenten bilden, ÜE ein oder mehr Übergangselemente) darstellt, a und b wie vorstehend für das ternäre Te-Ge-Sb-Grundsystem angegeben sind, c zwischen etwa 90% und 99,5% liegt und d zwischen etwa 0,01 und 10% liegt. Das Übergangselement kann vorzugsweise Cr, Fe, Ni, Pd, Pt, Nb und deren Gemische oder Legierungen aufweisen. Spezielle Beispiele für Speichermaterialien nach diesem System sind unter anderem (Te56Ge22Sb22)90Ni5Se5, (Te56Ge22Sb22)90Ni10Se10, (Te56Ge22Sb22)90Cr5Se5, (Te56Ge22Sb22)90Cr10Se10, (Te56Ge22Sb22)90Fe5Se5, (Te56Ge22Sb22)90Fe10Se10, (Te56Ge22Sb22)90Pd5Se5, (Te56Ge22Sb22)90Pd10Se10, (Te56Ge22Sb22)90Pt5Se5, (Te56Ge22Sb22)90Pt10Se10, (Te56Ge22Sb22)90Nb5Se5, (Te56Ge22Sb22)90Nb10Se10, (Te56Ge22Sb22)95Ni5Pd10Se10, (Te56Ge22Sb22)90Ni5Fe10Se10, (Te56Ge22Sb22)95Cr5Fe5Se5, (Te56Ge22Sb22)95Ni5Pd5Se5, (Te56Ge22Sb22)95Ni5Pt5Se10, (Te56Ge22Sb22)95Ni5Nb5Se5, (Te56Ge22Sb22)95Pd5Cr5Se5, (Te56Ge22Sb22)90Pd5Pt5Se10, (Te56Ge22Sb22)95Pd5Nb5Se5, (Te56Ge22Sb22)95Pt5Nb5Se5 usw.
  • Die Speicherelemente der vorliegenden Patentanmeldung haben weitgehend permanent eingestellte Widerstandswerte. Wenn jedoch der Widerstandswert der vorliegenden Speicherelemente unter bestimmten Umständen von seinem ursprünglich eingestellten Wert abweicht, kann eine „Zusammensetzungsmodifikation", die nachstehend beschrieben wird, verwendet werden, um diese Abweichung zu beseitigen. Der hier benutzte Begriff „permanent" bezieht sich auf den Zustand, bei dem der eingestellte Widerstandswert über den Archivierungszeitraum weitgehend konstant bleibt. Natürlich kann Software (mit dem nachstehend beschriebenen Regelungssystem) verwendet werden, um sicherzustellen, dass absolut keine „Abweichung" außerhalb eines gewählten Streubereichs eintritt. Da eine Abweichung des Widerstandswerts der Speicherelemente die Grauskalenspeicherung von Informationen behindern kann, wenn ihr nicht entgegengewirkt wird, sollte die Abweichung minimiert werden.
  • Eine „Zusammensetzungsmodifikation" wird hier so definiert, dass sie Mittel zum Modifizieren des Speichermaterials hinsichtlich seiner Zusammensetzung beinhaltet, um weitgehend stabile Widerstandswerte zu erhalten, wobei die Mittel die zusätzliche Verwendung von Bandabstands-Vergrößerungselementen aufweisen, um den Eigenwiderstand des Materials zu erhöhen. Ein Beispiel für eine Zusammensetzungsmodifikation ist die Verwendung von abgestuften Inhomogenitäten hinsichtlich der Dicke. Beispielsweise kann das Speichermaterialvolumen von einer ersten Te-Ge-Sb-Legierung zu einer zweiten Te-Ge-Sb-Legierung einer anderer Zusammensetzung abgestuft werden. Die Zusammensetzungsabstufung kann jede Form annehmen, die die Abweichung des eingestellten Widerstandswertes verringert. Beispielsweise braucht die Zusammensetzungsabstufung nicht auf eine erste und zweite Legierung des gleichen Legierungssystems beschränkt zu sein. Die Abstufung kann auch mit mehr als zwei Legierungen erreicht werden. Die Abstufung kann gleichmäßig und kontinuierlich oder auch ungleichmäßig oder nichtkontinuierlich sein. Ein spezielles Beispiel für die Zusammensetzungsabstufung, die zu einer geringeren Abweichung des Widerstandswertes führt, ist eine gleichmäßige und kontinuierliche Abstufung von Ge14Sb29Te57 an einer Oberfläche zu Ge22Sb22Te56 an der gegenüberliegenden Oberfläche.
  • Eine andere Möglichkeit der Verwendung der Zusammensetzungsmodifikation zur Verringerung der Widerstandsabweichung besteht darin, das Speichermaterialvolumen zu schichten. Das heißt, das Speichermaterialvolumen kann aus einer Vielzahl von einzelnen, relativ dünnen Schichten unterschiedlicher Zusammensetzung gebildet werden. Beispielsweise kann das Speichermaterialvolumen ein oder mehr Paare von Schichten aufweisen, die jeweils aus einer anderen Te-Ge-Sb-Legierung bestehen. Wie bei den abgestuften Zusammensetzungen kann auch hier jede Kombination von Schichten verwendet werden, die zu einer wesentlich geringeren Abweichung des Widerstandswertes führt. Die Schichten können ähnliche oder unterschiedliche Dicken haben. Es kann jede Anzahl von Schichten verwendet werden, und mehrere Schichten der gleichen Legierung können in dem Speichermaterialvolumen aneinandergrenzend oder voneinander entfernt vorliegen. Auch können Schichten aus jeder Anzahl von verschiedenen Legierungszusammensetzungen verwendet werden. Ein spezielles Beispiel für die Zusammensetzungsschichtung ist ein Speichermaterialvolumen, das wechselnde Schichtpaare aus Ge22Sb29Te57 und Ge22Sb22Te56 aufweist.
  • Eine weitere Form der Zusammensetzungsinhomogenität zur Verringerung der Widerstandsabweichung wird durch Kombinieren der Zusammensetzungsabstufung mit der Zusammensetzungsschichtung erreicht. Insbesondere kann die vorgenannte Zusammensetzungsabstufung mit der vorstehend beschriebenen Zusammensetzungsschichtung kombiniert werden, um ein stabiles Speichermaterialvolumen zu erreichen. Exemplarische Speichermaterialvolumina, die diese Kombination verwenden, sind (1) ein Speichermaterialvolumen mit einer einzelnen Schicht aus Ge22Sb22Te56, an die sich eine abgestufte Zusammensetzung aus Ge22Sb22Te57 und Ge22Sb22Te56 anschließt, und (2) ein Speichermaterialvolumen mit einer einzelnen Schicht aus Ge22Sb22Te57 und einer abgestuften Zusammensetzung aus Ge22Sb22Te57 und Ge22Sb22Te56.
  • In 1 ist eine Schnittansicht eines erfindungsgemäßen Speicherelements gezeigt, das auf einer Einkristall-Siliciumhalbleiterscheibe 10 ausgebildet ist. Das Speicherelement weist ein Speichermaterial 36, einen ersten mit Zwischenraum angeordneten Kontakt 6 und einen zweiten mit Zwischenraum angeordneten Kontakt 8 auf. Der erste und der zweite mit Zwischenraum angeordnete Kontakt werden zum Bereitstellen eines elektrischen Eingangssignals für das Speichermaterial verwendet.
  • Der erste Kontakt 6 kann aus zwei Dünnschichten bestehen. Eine Dünnschicht 38, die an das Speichermaterial 36 angrenzend abgeschieden ist, hat sehr gute Diffusionssperreigenschaften, die die Diffusion und Elektromigration von Verunreinigungen in das Chalcogenid-Speichermaterial 36 behindern.
  • Die angrenzende Dünnschicht 38 kann aus einem Kohlenstoffmaterial, wie amorpher Kohlenstoff, bestehen. Die angrenzende Dünnschicht 38 kann aber auch aus einer Verbindung ausgebildet werden, die ein Element, das aus der aus Ti, V, Cr, Zr, Nb, Mo, Hf, Ta und W bestehenden Gruppe gewählt ist, und zwei oder mehr Elemente aufweist, die aus der aus B, C, N, Al, Si, P und S bestehenden Gruppe gewählt sind. Vorzugsweise besteht die angrenzende Dünnschicht 38 aus einer Verbindung, die Ti und zwei oder mehr Elemente aufweist, die aus der aus C, N, Al, Si und deren Gemischen oder Legierungen gewählt sind. Bei einer Ausführungsform besteht die angrenzende Dünnschicht aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom-% Titan, 5 bis 50 Atom-% Kohlenstoff und 10 bis 60 Atom-% Stickstoff. Außerdem kann das Titancarbonitrid auch bis zu 40 Atom-% Wasserstoff aufweisen.
  • Bei einer anderen Ausführungsform besteht die angrenzende Dünnschicht 38 aus Titansiliconitrid. Vorzugsweise besteht bei dieser Ausführungsform die angrenzende Dünnschicht aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom% Titan, 5 bis 50 Atom-% Silicium und 10 bis 60 Atom-% Stickstoff.
  • Bei einer dritten Ausführungsform besteht die angrenzende Dünnschicht 38 aus Titanaluminiumnitrid. Vorzugsweise besteht bei dieser Ausführungsform die angrenzende Dünnschicht aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom-% Titan, 5 bis 50 Atom-% Aluminium und 10 bis 60 Atom-% Stickstoff.
  • Das Titancarbinitrid, das Titansiliconitrid und das Titanaluminiumnitrid haben sehr gute Sperreigenschaften, die die Diffusion und Elektromigration von Verunreinigungen in das Chalcogenid-Speichermaterial verhindern. Das Titancarbinitrid, das Titansiliconitrid und das Titanaluminiumnitrid können mit solchen Verfahren wie physikalische Aufdampfung, die Aufdampfung, Ionenplattierung sowie Gleichstrom- und RF-Zerstäubungsabscheidung umfasst, chemische Aufdampfung und Plasma-unterstützte chemische Aufdampfung abgeschieden werden. Das konkrete Verfahren, das angewendet wird, hängt von zahlreichen Faktoren ab, zu denen auch die Abscheidungstemperatur-Beschränkungen gehören, die von der Zusammensetzung des Chalcogenid-Targetmaterials auferlegt werden.
  • Die angrenzende Dünnschicht 38 wird vorzugsweise in einer Dicke von etwa 100 bis 2000 Å, besser etwa 200 bis 1000 Å, abgeschieden.
  • Der erste Kontakt 6 kann außerdem eine zusätzliche Dünnschicht 40 aufweisen, die von dem Chalcogenid-Speichermaterial entfernt abgeschieden ist. Die entfernte Dünnschicht besteht aus einem oder mehr Elementen aus der aus Ti, W und Mo bestehenden Gruppe. Bei einer Ausführungsform besteht die entfernte Dünnschicht aus Ti und W. Vorzugsweise besteht die entfernte Dünnschicht aus einer Verbindung aus 5 bis 30 Atom-% Titan und 70 bis 95 Atom-% Wolfram. Die Ti-W-Legierung der entfernten Dünnschicht wird vorzugsweise durch Gleichstrom-Zerstäubungsabscheidung abgeschieden. Sie wird vorzugsweise in einer Dicke von etwa 100 bis 4000 Å, besser etwa 200 bis 2000 Å, abgeschieden. Die Ti-W-Legierung hat sehr gute ohmsche Kontakteigenschaften. Außerdem hat sie die Sperreigenschaften, die zur Vermeidung der Elektromigration und Diffusion von Elektrodenverunreinigungen in das Chalcogenid-Speichermaterial notwendig sind.
  • 1 zeigt eine Ausführungsform des zweiten Kontakts 8, dessen Querschnittsfläche sich zu einer Spitze 16 verjüngt, die an das Speichermaterial 36 angrenzt. Bei dieser Ausführungsform weist der zweite Kontakt eine „Kontaktspitze" 14 auf, die auf dem Siliciumsubstrat 10 ausgebildet werden kann. Die Kontaktspitze 14 kann in einem Mehrschrittprozess ausgebildet werden. Dabei kann mit herkömmlichen Oxidations- und photolithographischen Verfahren eine strukturierte Oxidschicht auf dem Siliciumsubstrat 10 ausgebildet werden. Mit der Oxidschicht als Maske wird das Siliciumsubstrat anisotrop geätzt, um die längliche, spitz zulaufende Struktur, die als Kontaktspitze bezeichnet wird, auf dem Siliciumsubstrat 10 auszubilden. Kontaktspitzen können so hergestellt werden, dass sie konisch, pyramidenförmig, länglich oder keilförmig sind. Andere Formen, durch die ein Spitzenkontakt mit dem Chalcogenid-Material entsteht, sind ebenfalls möglich, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Die Spitze des zweiten Kontakts kann scharf sein. Scharfe Spitzen werden dadurch hergestellt, dass die Kontaktspitzen, die aus dem Siliciumsubstrat geätzt werden, zugespitzt werden. Für das Zuspitzen wird ein reaktives Verfahren verwendet, das unter anderem Plasma-Ätzen, nasschemisches Ätzen oder thermische Oxidation umfasst. Die Kontaktspitzen können auch elektrochemisch zugespitzt werden, beispielsweise durch Anlegen einer Vorspannung an eine Lösung und Abscheiden oder Ätzen der Kontaktspitzen. Dieses Verfahren kann zum Zuspitzen von Kontaktspitzen aus Molybdän, Wolfram oder Edelmetall, wie Platin, Palladium, Iridium oder Gold, eingesetzt werden.
  • Obwohl die Spitzen vorzugsweise scharf sind, brauchen sie nicht atomscharf zu sein. Spitzen, die abgerundet oder flach sind, genügen auch, wenn der Durchmesser des Querschnitts der Spitze ausreichend klein ist. Vorzugsweise ist der Durchmesser der Querschnittsfläche der Spitze kleiner als 2000 Å, besser kleiner als 1000 Å, am besten kleiner als 500 Å. Kontaktspitzen, die mit flachen Spitzen ausgebildet werden, können als konische, pyramidenförmige, längliche oder keilförmige Stümpfe hergestellt werden. Bei der am meisten bevorzugten Ausführungsform ist der Durchmesser der Spitze ungefähr so groß wie der Durchmesser der Fadenpore (des Leitungswegs), die durch den Körper des Chalcogenid-Materials ausgebildet wird.
  • 2 zeigt eine weitere Ausführungsform des zweiten Kontakts 8, bei der der zweite Kontakt 8 eine „erste" Dünnschicht 34 aufweist. Die erste Dünnschicht 34 wird auf die Kontaktspitze 14 abgeschieden. Die erste Dünnschicht 34 kann aus einem Kohlenstoffmaterial, wie etwa amorpher Kohlenstoff, bestehen.
  • Die erste Dünnschicht 34 kann aber auch aus einer Verbindung ausgebildet werden, die ein Element, das aus der aus Ti, V, Cr, Zr, Nb, Mo, Hf, Ta und W bestehenden Gruppe gewählt ist, und zwei oder mehr Elemente aufweist, die aus der aus B, C, N, Al, Si, P und S bestehenden Gruppe gewählt sind. Vorzugsweise besteht die erste Dünnschicht 34 aus einer Verbindung, die Ti und zwei oder mehr Elemente aufweist, die aus der aus C, N, Al, Si und deren Gemischen oder Legierungen bestehenden Gruppe gewählt sind.
  • Bei einer Ausführungsform besteht die erste Dünnschicht 34 aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom-% Titan, 5 bis 50 Atom-% Kohlenstoff und 10 bis 60 Atom-% Stickstoff. Außerdem kann das Titancarbonitrid auch bis zu 40 Atom-Wasserstoff aufweisen.
  • Bei einer anderen Ausführungsform besteht die erste Dünnschicht 34 aus Titansiliconitrid. Vorzugsweise besteht bei dieser Ausführungsform die angrenzende Dünnschicht aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom-% Titan, 5 bis 50 Atom-% Silicium und 10 bis 60 Atom-% Stickstoff.
  • Bei einer weiteren Ausführungsform kann die erste Dünnschicht 34 aus Titanaluminiumnitrid bestehen. Vorzugsweise besteht die erste Dünnschicht aus einer Verbindung mit einer Zusammensetzung von etwa 10 bis 60 Atom-% Titan, 5 bis 50 Atom-% Aluminium und 10 bis 60 Atom-% Stickstoff.
  • Die Querschnittsfläche der Spitze des zweiten Kontakts mit der ersten Dünnschicht muss ausreichend klein gehalten werden. Wie vorstehend dargelegt, ist der Durchmesser der Querschnittsfläche der Spitze vorzugsweise kleiner als 2000 Å, besser kleiner als 1000 Å und am besten kleiner als 500 Å.
  • Der zweite Kontakt 8 kann aber auch zwei Dünnschichten, eine erste und eine zweite Dünnschicht, aufweisen. Die erste Dünnschicht ist die Gleiche, die vorstehend beschrieben worden ist. Die zweite Dünnschicht kann aus ein oder mehr Elementen aus der aus Ti, W und Mo bestehenden Gruppe bestehen. Bei einer Ausführungsform besteht die zweite Dünnschicht aus Ti und W. Vorzugsweise besteht die zweite Dünnschicht aus einer Verbindung aus 5 bis 30 Atom-% Titan und 70 bis 95 Atom-% Wolfram. Die beiden Dünnschichten werden so angeordnet, dass die zweite Dünnschicht auf die Kontaktspitze abgeschieden wird und die erste Dünnschicht auf die zweite Dünnschicht abgeschieden wird.
  • Bei einer anderen Struktur für den zweiten Kontakt 8 ist die Kontaktspitze vom Siliciumsubstrat um eine längliche Säule versetzt. Die längliche Säule dient zum Vergrößern des Abstands und damit zum Verringern der parasitären Kapazität zwischen den leitenden Elektroden, die zum Zuführen von Strom zu den Speicherelementen verwendet werden. Die Säulen können aus Metall (beispielsweise zerstäubtem Wolfram, Einkristall-Metallen, wie Wolfram, oder einer zerstäubten Titan-Wolfram-Legierung), leitfähiger Keramik, Silicium (dotiert oder undotiert), anderen Halbleitermaterialien oder anderen Materialien bestehen.
  • Die Leerstellen, die im Siliciumsubstrat 10 durch Ätzen entstehen, werden durch Abscheiden eines geeigneten Dielektrikums 18 auf den zweiten Kontakt gefüllt. Beispiele für geeignete dielektrische Materialien, die verwendet werden können, sind TeOS, SiO2 und Si3N4. Nach der Abscheidung des dielektrischen Materials 18 wird die Oberfläche durch chemisch-mechanisches Polieren (CMP) geebnet.
  • Nach dem CMP wird dann eine Schicht aus Chalcogenid-Speichermaterial auf die geebnete Fläche abgeschieden. Die Schicht aus Speichermaterial 36 besteht aus einem Mehrelement-Halbleitermaterial, beispielsweise den hier genannten Chalcogenid-Materialien.
  • Die Schicht 36 kann mit Verfahren wie Zerstäubung, Aufdampfung oder chemische Aufdampfung (CVD) abgeschieden werden, die durch Plasma-Verfahren, wie RF-Glimmentladung, verbessert werden können. Die erfindungsgemäßen Chalcogenid-Speichermaterialien werden am besten durch RF-Zerstäubung und Aufdampfung hergestellt.
  • Typische Aufdampfungsparameter für die RF-Zerstäubung und Aufdampfung der Chalcogenid-Schicht 36 sind nachstehend in den Tabellen 2 bzw. 3 angegeben. Tabelle 2" RF-Zerstäubungsabscheidungsparameter
    Parameter Typischer Bereich
    Grunddruck 8× 10–7 bis 1 × 10–6 Torr
    Druck des Zerstäubungsgases (Ar) 4 bis 8 mTorr
    Zerstäubungsleistung 40 bis 60 Watt
    Frequenz 13 bis 14 MHz
    Abscheidungsgeschwindigkeit 0,5 bis 10 Å/s
    Abscheidungsdauer 2 bis 25 Minuten
    Dicke der Dünnschicht 250 bis 1500 Å
    Substrattemperatur Umgebungstemperatur bis 300°C
    Tabelle 3 Aufdampfungsabscheidungsparameter
    Parameter Typischer Bereich
    Grunddruck 1× 10–6 bis 5 × 10–6 Torr
    Aufdampfungstemperatur 450 bis 600°C
    Abscheidungsgeschwindigkeit 2 bis 4 Å/s
    Abscheidungsdauer 2 bis 20 Minuten
    Dicke der Dünnschicht 250 bis 1500 Å
    Substrattemperatur Umgebungstemperatur bis 300°C
  • Es ist unbedingt zu beachten, dass aufgedampfte Dünnschichten, die auf ein erwärmtes Substrat abgeschieden werden, ein anisotropes Wachstum zeigen (siehe Beschreibung zu 7), bei dem orientierte Schichten der Chalcogenid-Elemente nacheinander abgeschieden werden. Ob das für elektrische Anwendungen wichtig ist, muss noch nachgewiesen werden, aber diese Art von Dünnschicht berechtigt zu Hoffnungen für thermoelektrische Anwendungen (aufgrund der bei diesen Zusammensetzungen bereits gemessenen hohen Wärmeenergie, die um einen Faktor vier größer als die bei Bismutsystemen gemessene Wärmeenergie ist) oder für spezielle Halbleiter- und Supraleitfähigkeits-Anwendungen. Die Schicht aus Speichermaterial 36 wird vorzugsweise in einer Dicke von etwa 200 bis 5800 Å, besser etwa 250 bis 2500 Å und am besten etwa 400 bis 1250 Å abgeschieden.
  • Auf die gesamte Struktur wird eine Schicht aus Isoliermaterial 39 abgeschieden. Beispiele für das Isoliermaterial, die verwendet werden können, sind SiO2, Si3N4 und TeOS. Diese Schicht aus Isoliermaterial wird dann geätzt, und eine Aluminiumschicht wird abgeschieden, um eine zweite Elektrodengitterstruktur 42 auszubilden, die senkrecht zu Leitern 12 verläuft und den X-Y-Gitteranschluss an die einzelnen Speicherelemente herstellt. Die gesamte integrierte Struktur wird mit einer Kapselungsschicht aus einem geeigneten Kapselungsmaterial, beispielsweise Si3N4 oder einem Kunststoff wie Polyamid, bedeckt, das die Struktur gegen Feuchtigkeit und andere äußere Einflüsse abdichtet, die eine Verschlechterung der Leistungsfähigkeit bewirken könnten. Das Kapselungsmaterial Si3N4 kann beispielsweise durch Tieftemperatur-Plasma-Abscheidung abgeschieden werden. Das Polyamid-Material kann durch Schleuderbeschichtung abgeschieden und nach der Abscheidung mit bekannten Verfahren gehärtet werden.
  • Der hier verwendete Begriff „Porendurchmesser" ist der mittlere Querschnitt des kleinsten Bereichs des Kontakts zwischen dem Speichermaterial 36 und den elektrischen Kontakten 6 und 8. Der Porendurchmesser kann so klein sein, wie lithographische Auflösungsgrenzen es erlauben. Der Porendurchmesser steht in Bezug zur Leistung des Elements. Durch Verringern des Porendurchmessers wird das Volumen des Elements verkleinert. Dadurch werden die Strom- und Energiedichte des Elements erhöht, sodass der Strom- und Energiebedarf für das elektrische Schalten gesenkt wird. Das erhöht wiederum die Geschwindigkeit und Empfindlichkeit des Elements, wodurch die Schaltzeit und die elektrische Energie verringert werden, die zum Initiieren der nachweisbaren Widerstandsänderung erforderlich sind.
  • Vorzugsweise wird der Porendurchmesser so gewählt, dass er weitgehend mit dem Querschnitt des Speichermaterials übereinstimmt, dessen Widerstand tatsächlich geändert wird, wenn das Material in den Zustand hohen oder niedrigen Widerstands umgeschaltet wird. Dieser Abschnitt des Speichermaterials wird als „Fadenteil" bezeichnet. Idealerweise sollte der Porendurchmesser gleich dem Durchmesser des Fadenteils sein.
  • Als Mittel zum Verringern des Porendurchmessers über den bei der Lithographie möglichen Durchmesser hinaus haben die Speicherelemente „Fadenbegrenzungsmittel" zwischen mindestens einem der mit Zwischenraum angeordneten Kontakte und dem Speichermaterialvolumen verwendet. Die Fadenbegrenzungsmittel sind normalerweise eine Dünnschicht aus einem hochohmigen Material mit mindestens einem niederohmigen Weg darüber, durch den Strom zwischen dem elektrischen Kontakt und dem Speichermaterialvolumen fließt.
  • Die Fadenbegrenzungsmittel definieren die Größe und Lage des Fadenteils im Speichermaterial bei der elektrischen Ausbildung und beim Schalten des Speicherelements und ermöglichen damit eine hohe Stromdichte im Fadenteil nach Zuführung eines sehr niedrigen elektrischen Stroms zu den mit Zwischenraum angeordneten Kontakten.
  • Die Fadenbegrenzungsmittel spielen eine Rolle bei der „elektrischen Ausbildung" des Speicherelements. Die elektrische Ausbildung erfolgt dadurch, dass stärkere elektrische Stromstöße auf das neu gestaltete Speicherelement gegeben werden, bis es sich von seinem ursprünglich sehr hohen „jungfräulichen" Widerstandswert auf einen niedrigeren Widerstandswert umschaltet. Wenn das geschieht, spricht man davon, dass das Speicherelement „ausgebildet" wird. Es ist nun zum nachfolgenden elektrischen Durchlaufen mit einer niedrigeren Stromstärke bereit.
  • Bei der Ausbildung kommt es zum „Ausfall" der-Fadenbegrenzungsmittel. Während des einen oder der mehreren Stromstöße höherer Stromstärke, die bei der Ausbildung angelegt werden, wird der elektrisch schwächste „Ausfall"-Bereich in der Begrenzungsschicht physikalisch geändert und wird viel höher leitend als die übrige Schicht. Genau durch diesen Bereich fließt der gesamte Strom aller nachfolgenden Speicherdurchlaufimpulse (d. h. Ein- und Rückstellimpulse). Wenn ein sehr niedriger Strom an das Speicherelement angelegt wird, wird der gesamte Strom durch den Fadenteil geführt. Wegen der extrem kleinen Größe des Fadenteils ist die Stromdichte in diesem Bereich des Speichermaterial sehr hoch.
  • Bei der vorliegenden Erfindung verjüngt sich die Querschnittsfläche des zweiten Kontakts zu einer Spitze, die an das Speichermaterial angrenzt. Je kleiner die Querschnittsfläche eines Volumens ist, umso höher ist in der Regel die Stromdichte in diesem Querschnitt. Somit erzeugt die kleine Querschnittsfläche an der Spitze eine hohe Stromdichte an dieser Stelle. Daher hat die kleine Fläche des an die Spitze des zweiten Kontakts angrenzenden Speichermaterials eine hohe Stromdichte.
  • Der zweite Kontakt erfüllt somit eine Funktion, die der der vorstehend beschriebenen Fadenbegrenzungsmittel ähnlich ist. Wie bei den Fadenbegrenzungsmitteln kann der zweite Kontakt die Größe und Lage des Fadenteils im Speichermaterial bei der elektrischen Ausbildung und beim Schalten definieren. Somit kann der zweite Kontakt der vorliegenden Erfindung zur Überwindung der lithographischen Beschränkungen dienen, sodass eine kleine Pore entsteht, ohne dass eine zusätzliche Materialschicht verwendet werden muss.
  • Der speziell gestaltete zweite Kontakt der vorliegenden Erfindung kann auch die Gesamtkapazität des Chalcogenid-Speicherelements senken. Im Gegensatz zu einem Speicherelement mit zwei parallelen Kontakten vergrößert die spitz zulaufende Form des zweiten Kontakts den mittleren Abstand zwischen den beiden Speicherkontakten. Durch diese Vergrößerung des mittleren Abstands wird das mittlere elektrische Feld zwischen den Kontakten verringert, was zur Senkung des kapazitiven Widerstands und der Energie des Elements führt.
  • Die Draufsicht einer möglichen Konfiguration für mehrere Speicherelemente ist in 3 gezeigt. Wie dargestellt, bilden die Anordnungen eine X-Y-Matrix aus Speicherelementen. Horizontale Streifen 12 stellen die X-Gruppe eines X-Y-Elektrodengitters zum Adressieren der einzelnen Elemente dar. Vertikale Streifen 42 stellen die Y-Gruppe der Adressleitungen dar.
  • Es ist unbedingt zu beachten, dass die herkömmliche CMOS-Technik nicht verwendet werden kann, um diese Art dreidimensionale Speicheranordnung herzustellen, da die CMOS-Technik die erforderlichen Halbleiteranordnungen in die Masse von Einkristall-Halbleiterscheiben einbaut und daher nur zur Herstellung einer einzigen Schicht von Anordnungen verwendet werden kann. Außerdem (1) kann mit CMOS keine so kleine Grundfläche (tatsächliche Abmessung des Elements) erzielt werden, dass große Anordnungen mit vergleichsweise niedrigen Kosten effektiv hergestellt werden, und (2) können CMOS-Elemente nicht in z-Richtung verbunden werden, da sie in nur einer Ebene vorliegen. Somit können CMOS-Elemente nicht mit der komplizierten dreidimensionalen Zusammenschaltbarkeit hergestellt werden, die für moderne Parallelverarbeitungscomputer erforderlich ist. Die erfindungsgemäßen dreidimensionalen Dünnschicht-Speicheranordnungsstrukturen können hingegen sowohl eine herkömmliche serielle Informationsverarbeitung als auch eine parallele Informationsverarbeitung durchführen.
  • Für eine- schnelle Ausführung komplizierter Aufgaben, wie Mustererkennung, Klassifizierung oder assoziatives Lernen, sind Parallelverarbeitung und somit mehrdimensionale Speicheranordnungsstrukturen erforderlich. Weitere Anwendungsmöglichkeiten für die Parallelverarbeitung und die Beschreibung der Parallelverarbeitung sind in dem US-Patent Nr. 5.159.661 zu finden, das an den Abtretungsempfänger der vorliegenden Anmeldung abgetreten ist und dessen Beschreibung hiermit vollumfänglich als im Rahmen dieser Anmeldung geoffenbart gilt. Mit der bei der Ausführungsform von 1 gezeigten. integrierten Struktur kann jedoch eine vollständig vertikal integrierte Speicherstruktur ausgebildet werden, was die auf dem Substrat eingenommene Fläche minimiert. Das bedeutet, dass die Dichte der Speicherelemente im Chip im Wesentlichen nur vom Auflösungsvermögen der Lithographie begrenzt wird.
  • Natürlich ist die Implementierung anderer Schaltkreiskonfigurationen für den erfindungsgemäßen elektrisch löschbaren Speicher möglich und machbar. Eine besonders zweckmäßige Konfiguration ist eine dreidimensionale Mehrebenen-Anordnung, bei der eine Vielzahl von Ebenen von Speicher- oder Steuerelementen und deren entsprechenden Trennelementen aufeinander geschichtet sind. Jede Ebene von Speicherelementen ist als Vielzahl von Reihen und Spalten von Speicherelementen angeordnet, wodurch eine X-Y-Adressierung möglich wird. Das Aufeinanderschichten von Ebenen zusätzlich zur Erhöhung der Speicherdichte ermöglicht eine zusätzliche z-Dimension der Verbindung. Diese Anordnung ist besonders geeignet, um ein neurales Netz für einen wirklich intelligenten Computer zu simulieren.
  • Jedes Speicherelement wird durch Verwendung einer Art Trennelement von den anderen Speicherelementen elektrisch getrennt. 4, eine schematische Darstellung der Anordnung der Speicherelemente, zeigt, wie die elektrische Trennung mit Dioden erfolgen kann. Der Schaltkreis weist ein X-Y-Gitter mit den Speicherelementen 30 auf, die mit Trenndioden 26 in Reihe geschaltet sind. Die Adressleitungen 12 und 42 sind mit einem externen Adressschaltkreis in einer Fachleuten bekannten Art und Weise verbunden. Der Zweck der Trennelemente besteht darin, jedes einzelne Speicherelement lesbar und beschreibbar zu machen, ohne die in angrenzenden oder entfernten Speicherelementen der Matrix gespeicherten Informationen zu beeinträchtigen.
  • 5 zeigt einen Teil eines Einkristall-Halbleitersubstrats 50 mit einer darauf ausgebildeten erfindungsgemäßen Speichermatrix 51. Auf dem gleichen Substrat 50 ist auch eine Adressiermatrix 52 ausgebildet, die in geeigneter Weise durch integrierte Schaltkreisverbindungen 53 mit der Speichermatrix 51 verbunden ist. Die Adressiermatrix 52 weist Signalerzeugungsmittel auf, die die auf die Speichermatrix 51 gegebenen Einstell- und Lese-Impulse definieren und steuern. Natürlich kann die Adressiermatrix 52 mit der Festkörper-Speichermatrix 51 integriert und gleichzeitig mit dieser ausgebildet werden.
  • Bei den herkömmlichen Halbleiterspeichern, die die relativ hohen Schaltgeschwindigkeiten und niedrigen Schaltenergien haben, die für die meisten ihrer Anwendungen als notwendig erachtet werden, ist für jedes Speicherelement mindestens ein Transistor- und Ladungsspeicher-Element erforderlich. Die Herstellung dieser Speicher in Form eines integrierten Schaltkreises erfordert mindestens drei Verbindungen zusammen mit anderen zusätzlichen Komplexitäten, die unabhängig davon, wie der integrierte Schaltkreis ausgeführt ist, eine bestimmte Mindestfläche auf dem Substrat einnehmen. Die Konfiguration des integrierten Schaltkreises des elektrisch löschbaren Speichers der vorliegenden Erfindung erfordert hingegen nur zwei Verbindungen zu jedem Speicherelement und diese können zueinander senkrecht sein. Außerdem ist jedes Speicherelement, komplett mit Trenndiode und dem Kontaktpaar für das Element, selbst völlig vertikal integriert, sodass eine wesentlich höhere Bitdichte möglich ist. In der Tat ermöglicht der erfindungsgemäße Speicher eine Bitdichte, die sogar größer als die ist, die bei Festkörper-Speichern mit periodischem Wiedereinlesen der Daten (DRAMs) erreichbar ist, die flüchtig sind und daher nicht die weiteren Vorteile haben, die die Permanentspeicherung bietet, die mit der vorliegenden Erfindung erreichbar ist. Die Erhöhung der Bitdichte, die mit der vorliegenden Erfindung erreichbar ist, bedeutet eine entsprechende Senkung der Herstellungskosten, da die Flächen des Wafers, die je Bit der integrierten Schalkreiskonfiguration eingenommen werden, kleiner sind. Dadurch kann der erfindungsgemäße Speicher für einen größeren Bereich von Anwendungen mit anderen erhältlichen Speichern konkurrieren und sie übertreffen, und zwar nicht nur hinsichtlich der elektrischen Leistungsfähigkeit und Speicherkapazität, sondern auch hinsichtlich der Kosten. Im Vergleich zu herkömmlichen Halbleiterspeichern, die aus mindestens einem Transistor und einem Kondensator für jedes Bit bestehen, können die erfindungsgemäßen integrierten Schaltkreiskonfigurationen, wie in 1 gezeigt, auf einem Chip mit einer größeren Bitdichte ausgebildet werden, wobei die gleiche photolithographische Auflösung verwendet wird. Außer den Kostenvorteilen, die die höhere Bitdichte bietet, sind die Elemente dichter zusammen angeordnet und Leitungslängen, kapazitive Widerstände und andere entsprechende Parameter werden weiter minimiert, sodass die Leistungsfähigkeit verbessert wird.
  • Versuche haben gezeigt, dass Faktoren wie Porengröße (Durchmesser, Dicke und Volumen), Chalcogenid-Zusammensetzung, Wärmebehandlung (Ausheilen nach der Abscheidung), Signalimpulsdauer, Verunreinigungen, wie in der Zusammensetzung vorhandener Sauerstoff, Kristallitgröße und Signalimpuls-Wellenform einen Einfluss auf die Größe des dynamischen Bereichs der Widerstände, die absoluten Endwiderstände des dynamischen Bereichs und die Spannungen haben, die zum Einstellen des Elements auf diese Widerstände erforderlich sind. Beispielsweise führen relativ dicke Chalcogenid-Dünnschichten (d. h. etwa 4000 P,) zu der Notwendigkeit der Einstellung einer höheren Spannung (und somit zu höheren Stromdichten im Speichermaterialvolumen), während relativ dünne Chalcogenid-Dünnschichten (d. h. etwa 250 Å) zu der Notwendigkeit der Einstellung einer niedrigeren Spannung (und somit zu einer niedrigeren Stromdichte) führen. Die mögliche Bedeutung der Kristallitgröße und somit des Anteils der Anzahl der Oberflächenatome an der Anzahl der Massenatome ist bereits beschrieben worden.
  • Die Signalimpulsdauer, die zum Einstellen des Speicherelements auf den gewünschten Widerstandswert im dynamischen Bereich der elektrischen Widerstände erforderlich ist, hängt genauso von allen vorgenannten Faktoren ab wie der Signalstrompegel. Normalerweise ist die Signalimpulsdauer kürzer als etwa 250 ns und ist vorzugsweise kürzer als etwa 50 ns. Es ist hervorzuheben, dass auch die genannten kurzen 25-ns-Impulslängen von der Größe und Form der Pore sowie von der Dicke und Zusammensetzung der verwendeten Halbleiterlegierung abhängen. Es wird angenommen, dass die Impulslängen wesentlich verkürzt werden können, ohne die Funktionsweise des Speicherschalters zu beeinträchtigen. Versuche lassen den Schluss zu, dass die Zuführung kleinerer Energiemengen die Zykluslebensdauer der Elemente verlängert.
  • Eine Rückkopplungsschleife, die den Widerstand eines bestimmten Speicherelements abliest und gegebenenfalls verstellt, kann in die erfindungsgemäßen Speichersysteme eingebaut werden. Es kann beispielsweise sein, dass das Speicherelement auf einen gewünschten Widerstand ersteingestellt wird, aber der Widerstand des Elements mit der Zeit geringfügig von dem Wert abweicht, auf den es ursprünglich eingestellt wurde. In diesem Fall berechnet die Rückkopplungsschleife die erforderliche Spannung und Dauer für einen Auffrischsignalimpuls und sendet diesen an das Speicherelement, um es auf einen vorgewählten Widerstandswert zurückzubringen. Es kann auch Situationen geben, wo der eingestellte Impuls, der an ein Speicherelement gesendet wird, nicht zur Einstellung des Elements auf den gewünschten Widerstandswert führt. In diesem Fall sendet die Rückkopplungsschleife weitere Signalimpulse an das Element, bis der gewünschte Widerstandswert erreicht ist. Die Gesamtdauer dieser Folge von Einstell-Verstell-Zyklen beträgt weniger als etwa 1000 ns und vorzugsweise weniger als etwa 500 ns.
  • Die Fähigkeit, sich den geradlinigen Abschnitt der Widerstand-Elementstrom-Kurve reversibel nach oben und unten zu bewegen, kann gar nicht genug betont werden. Ein Impuls einer gewählten Stromstärke kann das Speicherelement unabhängig von seinem zuvor eingestellten Zustand auf einen gewünschten Widerstand einstellen. Diese Fähigkeit, sich reversibel entlang der Kurve zu bewegen, ermöglicht das direkte Überschreiben von zuvor gespeicherten Daten. Diese direkte Überschreibbarkeit ist bei den herkömmlichen Phasenumwandlungs- und MSM(a-Si)-Speichermaterialien nicht möglich. Diese Fähigkeit, Zwischenwiderstandswerte reversibel einzustellen, verdient Beachtung. Tausend aufeinanderfolgende Impulse mittlerer Stromstärke erzielen den gleichen Widerstandswert wie ein Impuls höherer Stromstärke, auf den ein einzelner Impuls mittlerer Stromstärke folgt, oder ein Impuls niedrigerer Stromstärke, auf den ein einzelner Impuls mittlerer Stromstärke folgt.
  • Der dynamische Widerstandsbereich ermöglicht auch eine breite Grauskale und eine analoge Mehrebenenspeicherung. Die Mehrebenenspeicherung wird durch Teilen des breiten dynamischen Bereichs in eine Vielzahl von Teilbereichen oder Teilebenen erreicht. Die Programmierbarkeit des Dauerwiderstands ermöglicht die Speicherung mehrerer Bits binärer Informationen in einer einzigen Speicherzelle. Diese Mehrebenenspeicherung wird durch Nachbilden mehrerer Bits binärer Informationen in pseudo-analoger Form und Speichern dieser analogen Informationen in einer einzigen Speicherzelle erreicht. Durch Teilen des dynamischen Bereichs von Widerständen in 2 analoge Ebenen kann also jede Speicherzelle n Bits binärer Informationen speichern.
  • Wie vorstehend dargelegt, ist 6 ein ternäres Diagramm des Ge-Te-Sb-Halbleiterlegierungssystems. Zusätzlich zu den bereits erörterten Informationen, deren binäre und ternäre Phasen durch Quadrate
    Figure 00320001
    dar estellt sind, gibt dieses Diagramm Informationen zur Entmischung anderer Legierungen. Diese anderen Legierungen sind durch Dreiecke
    Figure 00320002
    Rhomben (⧫) und Kreise
    Figure 00320003
    dargestellt, und Phasen, in die sich die Legierungen nach schneller Erstarrung aus der Schmelze entmischen können, sind durch von diesen Symbolen ausgehende Linien (Voll- oder Strichlinien) dargestellt. Die Ausgangszusammensetzungen zweier Te-reicher Schmelzen sind in dem ternären Diagramm durch kreisförmige Symbole dargestellt. Nach schneller Erstarrung entmischen sich diese Mischphasen in elementares Te und die Phasen B, C und D.
  • Schmelzen mit Zusammensetzungen rechts von der pseudobinären Linie, die durch Rhomben dargestellt sind, erstarren zu Phasen, die im Diagramm durch Linien dargestellt sind. Andere Gemische, die im Phasendiagramm durch Dreiecke dargestellt sind, erstarren zu elementarem Ge und Sb und zu Phase A. Eine Legierung, die zur Verwendung in den erfindungsgemäßen verbesserten Speicherelementen von besonderem Interesse ist, ist Ge22Sb22Te56, die auch als Ge2Sb2Te5 oder 2-2-5 bezeichnet wird. Diese 2-2-5-Legierung entmischt sich nach schneller Erstarrung in ein Phasengemisch aus zwei unterschiedlichen Phasen der Zusammensetzungen B (Ge26Sb18Te56) und C (Ge18Sb26Te56), die in dem Phasendiagramm von 6 angegeben sind. Eine weitere besonders interessante Legierung ist Ge14Sb29Te57, (die auch als GeSb2Te4 oder 1-2-4 bezeichnet wird), die die Zusammensetzung D auf der pseudobinären GeTe-Sb2Te3-Linie ist. Die Legierungen 2-2-5 und 1-2-4 sind von Interesse für die Ausbildung des Speichermaterialvolumens in abgestufter, geschichteter oder kombinierter abgestufter/geschichteter Form der Zusammensetzung, die vorstehend beschrieben wurde.
  • Es gibt einen zur Programmierung des Ovonic-EEPROMs gehörenden Schaltspannungsgrenzwert, und daher ist zu erwarten, dass wie bei Schwellenschaltern die Spannung für die Ovonic-EEPROM-Programmierung eine Abhängigkeit von der Dicke der Chalcogenid-Legierungsdünnschicht zeigt. In der Tat dient beim Ovonic-EEPROM ein Schaltspannungsgrenzwert zum Trennen von Lese-Ereignissen von Programmierungsereignissen, sodass Lese-Störungen vermieden werden und beim Lesen von Daten ein guter Betriebsbereich erreicht wird. Unsere Elemente zeigen gute Linearwiderstandseigenschaften, wenn das angelegte Feld gering ist, und daran schließt sich eine allmähliche Abnahme des Widerstands mit steigender Feldstärke bis zu einem Spannungsgrenzwert an. Wenn der Spannungsgrenzwert überschritten wird, zeigt das Element einen negativen Widerstandsübergang zu einem hochleitenden „dynamischen" Zustand. Wenn das angelegte Feld aufgehoben wird, kehrt das Element in einen permanenten programmierten Widerstandszustand zurück, dessen Wert vom Strom/Energieprofil abhängt, das das Element während seiner „Speichergleichgewichtszeit", als es im dynamischen Zustand war, erfahren hat. Obwohl der Spannungsgrenzwert vom Widerstand des Elements abhängt, ist die Stromstärke des Elements beim Spannungsgrenzwert für alle Element-Widerstände relativ konstant. Eine lineare Annäherung an die Beziehung Dicke – Spannungsgrenzwert zeigt einen Proportionalitätsfaktor von kleiner als Eins, was zu einem breiten Betriebsbereich bei Elementen mit der gleichen Nenndicke beiträgt.
  • Durch Verwendung der hier beschriebenen gesetzlich geschützten Materialien und Anordnungskonfigurationen ist ein elektrisch löschbares, direkt überschreibbares Speicherelement entwickelt worden, das hohe Lese- und Schreibgeschwindigkeiten, die an die von SRAM-Anordnungen herankommen, die Permanentspeicherbarkeit und die Umprogrammierbarkeit für wahlfreien Zugriff eines EEPROMs und einen Preis je Megabyte Speicher bietet, der wesentlich unter dem jedes anderen Halbleiterspeichers liegt.
  • Die hier gegebene Beschreibung erfolgte in Form detaillierter Ausführungsformen, die zur vollständigen Offenbarung der vorliegenden Erfindung beschrieben wurden, und diese Details dürfen nicht als den eigentlichen Schutzumfang dieser Erfindung begrenzend ausgelegt werden, der in den beigefügten Ansprüchen dargelegt und definiert ist.

Claims (12)

  1. Elektrisch arbeitendes, direkt überschreibbares Speicherelement (30) mit einem mindestens ein Chalcogen-Element aufweisenden Volumen aus Speichermaterial (36), das die Fähigkeit aufweist, mindestens einen Fadenteil des Speichermaterials (36) in Reaktion auf gewählte elektrische Eingangssignale auf einen aus einer Vielzahl von Widerstandswerten zu programmieren; mindestens einem Fadenteil des Speichermaterials (36), der mit den gewählten elektrischen Eingangssignalen auf einen der Widerstandswerte unabhängig von dem vorhergehenden Widerstandswert des Speichermaterials (36) programmiert werden kann; und ersten und zweiten mit Zwischenraum angeordneten Kontakten (6, 8) zum Bereitstellen der gewählten elektrischen Eingangssignale, dadurch gekennzeichnet, dass der zweite Kontakt (8) zu einer an das Speichermaterial (36) angrenzenden Spitze (16) spitz zuläuft.
  2. Speicherelement nach 1, dadurch gekennzeichnet, dass das Speichermaterial (36) ein Material für Phasenumwandlung aufweist.
  3. Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Speichermaterial (36) durch einen dynamischen Bereich elektrischer Widerstandswerte, der dem Speicherelement Mehrbitspeicherfähigkeiten verleiht, gekennzeichnet ist.
  4. Speicherelement nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, dass das Speichermaterial (36) mindestens ein Übergangselement aufweist.
  5. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Kontakt (8) kegelförmig zugespitzt ist.
  6. Speicherelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweite Kontakt (8) pyramidenförmig zugespitzt ist.
  7. Speicherelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der zweite Kontakt (8) keilförmig ist.
  8. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Spitze (16) eine Querschnittsgröße von weniger als 1000 Angström hat.
  9. Speicherelement nach Anspruch 8, dadurch gekennzeichnet, dass die Spitze (10) eine Querschnittsgröße von weniger als 500 Angström hat.
  10. Speicherelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zweite Kontakt (8) eine an das Speichermaterial angrenzende erste Dünnschicht und eine von dem Speichermaterial entfernte zweite Dünnschicht hat.
  11. Speicherelement nach Anspruch 10, dadurch gekennzeichnet, dass die erste Dünnschicht Ti und zwei oder mehr Elemente aufweist, die aus der aus C, N, Al, Si und deren Gemischen oder Legierungen bestehenden Gruppe gewählt sind.
  12. Speicherelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die zweite Dünnschicht ein oder mehr Elemente aufweist, die aus der aus Ti, W, Mo und deren Gemischen oder Legierungen bestehenden Gruppe gewählt sind.
DE69723252T 1996-04-19 1997-04-17 Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt Expired - Fee Related DE69723252T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US635442 1996-04-19
US08/635,442 US5687112A (en) 1996-04-19 1996-04-19 Multibit single cell memory element having tapered contact
PCT/US1997/006538 WO1997040499A1 (en) 1996-04-19 1997-04-17 Multibit single cell memory having tapered contact

Publications (2)

Publication Number Publication Date
DE69723252D1 DE69723252D1 (de) 2003-08-07
DE69723252T2 true DE69723252T2 (de) 2004-05-27

Family

ID=24547807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69723252T Expired - Fee Related DE69723252T2 (de) 1996-04-19 1997-04-17 Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt

Country Status (9)

Country Link
US (2) US5687112A (de)
EP (1) EP0894323B1 (de)
JP (1) JP4091984B2 (de)
KR (1) KR100397929B1 (de)
AU (1) AU2677297A (de)
CA (1) CA2250504C (de)
DE (1) DE69723252T2 (de)
TW (1) TW328590B (de)
WO (1) WO1997040499A1 (de)

Families Citing this family (422)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) * 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US7935951B2 (en) * 1996-10-28 2011-05-03 Ovonyx, Inc. Composite chalcogenide materials and devices
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6087689A (en) 1997-06-16 2000-07-11 Micron Technology, Inc. Memory cell having a reduced active area and a memory array incorporating the same
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6218293B1 (en) 1998-11-13 2001-04-17 Micron Technology, Inc. Batch processing for semiconductor wafers to form aluminum nitride and titanium aluminum nitride
US6352944B1 (en) 1999-02-10 2002-03-05 Micron Technology, Inc. Method of depositing an aluminum nitride comprising layer over a semiconductor substrate
US6943365B2 (en) * 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
CA2367365A1 (en) * 1999-03-25 2000-09-28 Stanford R. Ovshinsky Electrically programmable memory element with improved contacts
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
WO2002009206A1 (en) * 2000-07-22 2002-01-31 Ovonyx, Inc. Electrically programmable memory element
JP5792918B2 (ja) 2000-08-14 2015-10-14 サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーＳａｎｄｉｓｋ ３Ｄ Ｌｌｃ 高集積メモリデバイス
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6881623B2 (en) 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6955940B2 (en) 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US20030047765A1 (en) 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US7113474B2 (en) 2001-09-01 2006-09-26 Energy Conversion Devices, Inc. Increased data storage in optical data storage and retrieval systems using blue lasers and/or plasmon lenses
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6815818B2 (en) 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
WO2003050872A1 (en) 2001-12-12 2003-06-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile memory
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6873538B2 (en) 2001-12-20 2005-03-29 Micron Technology, Inc. Programmable conductor random access memory and a method for writing thereto
US6625054B2 (en) * 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6909656B2 (en) 2002-01-04 2005-06-21 Micron Technology, Inc. PCRAM rewrite prevention
EP1331675B1 (de) * 2002-01-17 2007-05-23 STMicroelectronics S.r.l. Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6867064B2 (en) 2002-02-15 2005-03-15 Micron Technology, Inc. Method to alter chalcogenide glass for improved switching characteristics
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6809362B2 (en) 2002-02-20 2004-10-26 Micron Technology, Inc. Multiple data state memory cell
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6891749B2 (en) 2002-02-20 2005-05-10 Micron Technology, Inc. Resistance variable ‘on ’ memory
US7087919B2 (en) 2002-02-20 2006-08-08 Micron Technology, Inc. Layered resistance variable memory device and method of fabrication
US6937528B2 (en) 2002-03-05 2005-08-30 Micron Technology, Inc. Variable resistance memory and method for sensing same
US6853049B2 (en) 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6670628B2 (en) * 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
US6858482B2 (en) 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US6855975B2 (en) 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6825135B2 (en) 2002-06-06 2004-11-30 Micron Technology, Inc. Elimination of dendrite formation during metal/chalcogenide glass deposition
US6890790B2 (en) 2002-06-06 2005-05-10 Micron Technology, Inc. Co-sputter deposition of metal-doped chalcogenides
US7062476B2 (en) * 2002-06-17 2006-06-13 The Boeing Company Student neural network
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
JP4027282B2 (ja) * 2002-07-10 2007-12-26 キヤノン株式会社 インクジェット記録ヘッド
US7015494B2 (en) 2002-07-10 2006-03-21 Micron Technology, Inc. Assemblies displaying differential negative resistance
CN1639867A (zh) 2002-07-11 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
US7209378B2 (en) 2002-08-08 2007-04-24 Micron Technology, Inc. Columnar 1T-N memory cell structure
US7129531B2 (en) * 2002-08-08 2006-10-31 Ovonyx, Inc. Programmable resistance memory element with titanium rich adhesion layer
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US7018863B2 (en) 2002-08-22 2006-03-28 Micron Technology, Inc. Method of manufacture of a resistance variable memory cell
US6985373B2 (en) * 2002-08-23 2006-01-10 Energy Conversion Devices, Inc. Binary beam steering device
US6768666B2 (en) * 2002-08-23 2004-07-27 Energy Conversion Devices, Inc. Phase angle controlled stationary elements for wavefront engineering of electromagnetic radiation
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US7163837B2 (en) * 2002-08-29 2007-01-16 Micron Technology, Inc. Method of forming a resistance variable memory element
US6864521B2 (en) 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7364644B2 (en) 2002-08-29 2008-04-29 Micron Technology, Inc. Silver selenide film stoichiometry and morphology control in sputter deposition
US6856002B2 (en) * 2002-08-29 2005-02-15 Micron Technology, Inc. Graded GexSe100-x concentration in PCRAM
US7294527B2 (en) 2002-08-29 2007-11-13 Micron Technology Inc. Method of forming a memory cell
US7010644B2 (en) 2002-08-29 2006-03-07 Micron Technology, Inc. Software refreshed memory device and method
US6867996B2 (en) 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
US6867114B2 (en) 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US6985377B2 (en) 2002-10-15 2006-01-10 Nanochip, Inc. Phase change media for high density data storage
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
KR100481866B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7205562B2 (en) * 2002-12-13 2007-04-17 Intel Corporation Phase change memory and method therefor
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US6813178B2 (en) 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
US7022579B2 (en) 2003-03-14 2006-04-04 Micron Technology, Inc. Method for filling via with metal
US20040197947A1 (en) * 2003-04-07 2004-10-07 Fricke Peter J. Memory-cell filament electrodes and methods
US7050327B2 (en) 2003-04-10 2006-05-23 Micron Technology, Inc. Differential negative resistance memory
KR100491978B1 (ko) * 2003-04-12 2005-05-27 한국전자통신연구원 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7180767B2 (en) * 2003-06-18 2007-02-20 Macronix International Co., Ltd. Multi-level memory device and methods for programming and reading the same
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7061004B2 (en) 2003-07-21 2006-06-13 Micron Technology, Inc. Resistance variable memory elements and methods of formation
US7106120B1 (en) 2003-07-22 2006-09-12 Sharp Laboratories Of America, Inc. PCMO resistor trimmer
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
US7012273B2 (en) 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
DE10340405B3 (de) * 2003-09-02 2004-12-23 Infineon Technologies Ag Integrierter Halbleiterspeicher
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US6903361B2 (en) 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
US7057923B2 (en) * 2003-12-10 2006-06-06 International Buisness Machines Corp. Field emission phase change diode memory
US7153721B2 (en) * 2004-01-28 2006-12-26 Micron Technology, Inc. Resistance variable memory elements based on polarized silver-selenide network growth
US7105864B2 (en) 2004-01-29 2006-09-12 Micron Technology, Inc. Non-volatile zero field splitting resonance memory
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
DE102004007633B4 (de) 2004-02-17 2010-10-14 Qimonda Ag Speicherzelle, Halbleiter-Speicherbauelement und Verfahren zur Herstellung einer Speicherzelle
KR100733147B1 (ko) * 2004-02-25 2007-06-27 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7098068B2 (en) 2004-03-10 2006-08-29 Micron Technology, Inc. Method of forming a chalcogenide material containing device
US7583551B2 (en) 2004-03-10 2009-09-01 Micron Technology, Inc. Power management control and controlling memory refresh operations
US20050232061A1 (en) 2004-04-16 2005-10-20 Rust Thomas F Systems for writing and reading highly resolved domains for high density data storage
US7379412B2 (en) 2004-04-16 2008-05-27 Nanochip, Inc. Methods for writing and reading highly resolved domains for high density data storage
US7301887B2 (en) 2004-04-16 2007-11-27 Nanochip, Inc. Methods for erasing bit cells in a high density data storage device
KR100609699B1 (ko) 2004-07-15 2006-08-08 한국전자통신연구원 급격한 금속-절연체 전이 반도체 물질을 이용한 2단자반도체 소자 및 그 제조 방법
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US7354793B2 (en) 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
US7084691B2 (en) * 2004-07-21 2006-08-01 Sharp Laboratories Of America, Inc. Mono-polarity switchable PCMO resistor trimmer
US7220982B2 (en) * 2004-07-27 2007-05-22 Micron Technology, Inc. Amorphous carbon-based non-volatile memory
US7365411B2 (en) 2004-08-12 2008-04-29 Micron Technology, Inc. Resistance variable memory with temperature tolerant materials
US7288784B2 (en) * 2004-08-19 2007-10-30 Micron Technology, Inc. Structure for amorphous carbon based non-volatile memory
US7151688B2 (en) 2004-09-01 2006-12-19 Micron Technology, Inc. Sensing of resistance variable memory devices
US7238959B2 (en) * 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7351613B2 (en) * 2004-11-04 2008-04-01 Silicon Storage Technology, Inc. Method of trimming semiconductor elements with electrical resistance feedback
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
TW200633193A (en) * 2004-12-02 2006-09-16 Koninkl Philips Electronics Nv Non-volatile memory
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7374174B2 (en) * 2004-12-22 2008-05-20 Micron Technology, Inc. Small electrode for resistance variable devices
US20060131555A1 (en) * 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US7709334B2 (en) 2005-12-09 2010-05-04 Macronix International Co., Ltd. Stacked non-volatile memory device and methods for fabricating the same
TWI261915B (en) * 2005-01-07 2006-09-11 Ind Tech Res Inst Phase change memory and fabricating method thereof
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7259038B2 (en) * 2005-01-19 2007-08-21 Sandisk Corporation Forming nonvolatile phase change memory cell having a reduced thermal contact area
KR100707182B1 (ko) * 2005-02-18 2007-04-13 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US7317200B2 (en) 2005-02-23 2008-01-08 Micron Technology, Inc. SnSe-based limited reprogrammable cell
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7269044B2 (en) 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
US7427770B2 (en) 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US7709289B2 (en) 2005-04-22 2010-05-04 Micron Technology, Inc. Memory elements having patterned electrodes and method of forming the same
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US20060250836A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a diode and a resistance-switching material
US7269079B2 (en) 2005-05-16 2007-09-11 Micron Technology, Inc. Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory
US8531863B2 (en) * 2005-05-20 2013-09-10 Adesto Technologies Corporation Method for operating an integrated circuit having a resistivity changing memory cell
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
USRE47382E1 (en) 2005-07-18 2019-05-07 Xenogenic Development Limited Liability Company Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US7446010B2 (en) * 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7274034B2 (en) 2005-08-01 2007-09-25 Micron Technology, Inc. Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication
US7332735B2 (en) 2005-08-02 2008-02-19 Micron Technology, Inc. Phase change memory cell and method of formation
US7317567B2 (en) 2005-08-02 2008-01-08 Micron Technology, Inc. Method and apparatus for providing color changing thin film material
US7525117B2 (en) * 2005-08-09 2009-04-28 Ovonyx, Inc. Chalcogenide devices and materials having reduced germanium or telluruim content
US7767992B2 (en) * 2005-08-09 2010-08-03 Ovonyx, Inc. Multi-layer chalcogenide devices
US7579615B2 (en) 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US20070034850A1 (en) * 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
US7304368B2 (en) 2005-08-11 2007-12-04 Micron Technology, Inc. Chalcogenide-based electrokinetic memory element and method of forming the same
US7521705B2 (en) * 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7251154B2 (en) 2005-08-15 2007-07-31 Micron Technology, Inc. Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
TWI273703B (en) * 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100676204B1 (ko) * 2005-08-25 2007-01-30 삼성전자주식회사 이이피롬 셀 트랜지스터
US7381982B2 (en) * 2005-08-26 2008-06-03 Macronix International Co., Ltd. Method for fabricating chalcogenide-applied memory
US7491962B2 (en) 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US7277313B2 (en) 2005-08-31 2007-10-02 Micron Technology, Inc. Resistance variable memory element with threshold device and method of forming the same
KR100687750B1 (ko) 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7390691B2 (en) * 2005-10-28 2008-06-24 Intel Corporation Increasing phase change memory column landing margin
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7816661B2 (en) 2005-11-21 2010-10-19 Macronix International Co., Ltd. Air cell thermal isolation for a memory array formed of a programmable resistive material
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7521364B2 (en) 2005-12-02 2009-04-21 Macronix Internation Co., Ltd. Surface topology improvement method for plug surface areas
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
GB2433647B (en) 2005-12-20 2008-05-28 Univ Southampton Phase change memory materials, devices and methods
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
KR100746224B1 (ko) * 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
JP5143415B2 (ja) * 2006-01-02 2013-02-13 三星電子株式会社 マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7829875B2 (en) * 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7554144B2 (en) * 2006-04-17 2009-06-30 Macronix International Co., Ltd. Memory device and manufacturing method
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) * 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US7649242B2 (en) * 2006-05-19 2010-01-19 Infineon Technologies Ag Programmable resistive memory cell with a programmable resistance layer
TWI297225B (en) * 2006-05-23 2008-05-21 Ind Tech Res Inst Phase change memory device and fabrications thereof
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7820997B2 (en) * 2006-05-30 2010-10-26 Macronix International Co., Ltd. Resistor random access memory cell with reduced active area and reduced contact areas
US7732800B2 (en) * 2006-05-30 2010-06-08 Macronix International Co., Ltd. Resistor random access memory cell with L-shaped electrode
US20110049454A1 (en) * 2006-06-23 2011-03-03 Motoyasu Terao Semiconductor device
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7442603B2 (en) * 2006-08-16 2008-10-28 Macronix International Co., Ltd. Self-aligned structure and method for confining a melting point in a resistor random access memory
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US7511984B2 (en) * 2006-08-30 2009-03-31 Micron Technology, Inc. Phase change memory
US8003972B2 (en) 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory
US7772581B2 (en) 2006-09-11 2010-08-10 Macronix International Co., Ltd. Memory device having wide area phase change element and small electrode contact area
JP2008085204A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置及びその製造方法
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7504653B2 (en) * 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US20080090324A1 (en) * 2006-10-12 2008-04-17 Lee Jong-Won S Forming sublithographic heaters for phase change memories
KR100858083B1 (ko) * 2006-10-18 2008-09-10 삼성전자주식회사 하부전극 콘택층과 상변화층 사이에 넓은 접촉면적을 갖는상변화 메모리 소자 및 그 제조 방법
US7510929B2 (en) * 2006-10-18 2009-03-31 Macronix International Co., Ltd. Method for making memory cell device
US7616472B2 (en) * 2006-10-23 2009-11-10 Macronix International Co., Ltd. Method and apparatus for non-volatile multi-bit memory
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US20080094885A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Bistable Resistance Random Access Memory Structures with Multiple Memory Layers and Multilevel Memory States
US20080096344A1 (en) * 2006-10-24 2008-04-24 Macronix International Co., Ltd. Method for Manufacturing a Resistor Random Access Memory with a Self-Aligned Air Gap insulator
US7527985B2 (en) 2006-10-24 2009-05-05 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
US7388771B2 (en) 2006-10-24 2008-06-17 Macronix International Co., Ltd. Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states
US8106376B2 (en) * 2006-10-24 2012-01-31 Macronix International Co., Ltd. Method for manufacturing a resistor random access memory with a self-aligned air gap insulator
US8163593B2 (en) * 2006-11-16 2012-04-24 Sandisk Corporation Method of making a nonvolatile phase change memory cell having a reduced contact area
US7728318B2 (en) * 2006-11-16 2010-06-01 Sandisk Corporation Nonvolatile phase change memory cell having a reduced contact area
US8067762B2 (en) * 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US7692949B2 (en) * 2006-12-04 2010-04-06 Qimonda North America Corp. Multi-bit resistive memory
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7697316B2 (en) * 2006-12-07 2010-04-13 Macronix International Co., Ltd. Multi-level cell resistance random access memory with metal oxides
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US8344347B2 (en) 2006-12-15 2013-01-01 Macronix International Co., Ltd. Multi-layer electrode structure
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US7433226B2 (en) 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7667220B2 (en) * 2007-01-19 2010-02-23 Macronix International Co., Ltd. Multilevel-cell memory structures employing multi-memory with tungsten oxides and manufacturing method
JP5043044B2 (ja) * 2007-01-25 2012-10-10 ルネサスエレクトロニクス株式会社 半導体記憶装置の製造方法
US7663135B2 (en) 2007-01-31 2010-02-16 Macronix International Co., Ltd. Memory cell having a side electrode contact
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7619311B2 (en) 2007-02-02 2009-11-17 Macronix International Co., Ltd. Memory cell device with coplanar electrode surface and method
US7701759B2 (en) * 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7483292B2 (en) * 2007-02-07 2009-01-27 Macronix International Co., Ltd. Memory cell with separate read and program paths
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
US8008643B2 (en) * 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7956344B2 (en) * 2007-02-27 2011-06-07 Macronix International Co., Ltd. Memory cell with memory element contacting ring-shaped upper end of bottom electrode
US7969769B2 (en) * 2007-03-15 2011-06-28 Ovonyx, Inc. Multi-terminal chalcogenide logic circuits
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US8610098B2 (en) 2007-04-06 2013-12-17 Macronix International Co., Ltd. Phase change memory bridge cell with diode isolation device
US7569844B2 (en) * 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US7755076B2 (en) * 2007-04-17 2010-07-13 Macronix International Co., Ltd. 4F2 self align side wall active phase change memory
US7483316B2 (en) * 2007-04-24 2009-01-27 Macronix International Co., Ltd. Method and apparatus for refreshing programmable resistive memory
US7695994B2 (en) * 2007-04-24 2010-04-13 Micron Technology, Inc. Material sidewall deposition method
TWI333273B (en) 2007-05-02 2010-11-11 Powerchip Technology Corp Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same
KR100857466B1 (ko) * 2007-05-16 2008-09-08 한국전자통신연구원 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) * 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8513637B2 (en) 2007-07-13 2013-08-20 Macronix International Co., Ltd. 4F2 self align fin bottom electrodes FET drive phase change memory
TWI402980B (zh) * 2007-07-20 2013-07-21 Macronix Int Co Ltd 具有緩衝層之電阻式記憶結構
US9203024B2 (en) * 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
US7884342B2 (en) 2007-07-31 2011-02-08 Macronix International Co., Ltd. Phase change memory bridge cell
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US9018615B2 (en) 2007-08-03 2015-04-28 Macronix International Co., Ltd. Resistor random access memory structure having a defined small area of electrical contact
US8178386B2 (en) * 2007-09-14 2012-05-15 Macronix International Co., Ltd. Phase change memory cell array with self-converged bottom electrode and method for manufacturing
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7551473B2 (en) 2007-10-12 2009-06-23 Macronix International Co., Ltd. Programmable resistive memory with diode structure
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8098517B2 (en) * 2007-10-31 2012-01-17 Ovonyx, Inc. Method of restoring variable resistance memory device
US7804083B2 (en) 2007-11-14 2010-09-28 Macronix International Co., Ltd. Phase change memory cell including a thermal protect bottom electrode and manufacturing methods
US7646631B2 (en) 2007-12-07 2010-01-12 Macronix International Co., Ltd. Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods
US7639527B2 (en) 2008-01-07 2009-12-29 Macronix International Co., Ltd. Phase change memory dynamic resistance test and manufacturing methods
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8158965B2 (en) 2008-02-05 2012-04-17 Macronix International Co., Ltd. Heating center PCRAM structure and methods for making
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
US8030634B2 (en) 2008-03-31 2011-10-04 Macronix International Co., Ltd. Memory array with diode driver and method for fabricating the same
US7990761B2 (en) * 2008-03-31 2011-08-02 Ovonyx, Inc. Immunity of phase change material to disturb in the amorphous phase
US7825398B2 (en) 2008-04-07 2010-11-02 Macronix International Co., Ltd. Memory cell having improved mechanical stability
US7791057B2 (en) 2008-04-22 2010-09-07 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US20110180905A1 (en) * 2008-06-10 2011-07-28 Advanced Technology Materials, Inc. GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRYSTALLINITY
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
US8467236B2 (en) 2008-08-01 2013-06-18 Boise State University Continuously variable resistor
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8519376B2 (en) * 2008-10-27 2013-08-27 Seagate Technology Llc Nonvolatile resistive memory devices
US8097870B2 (en) * 2008-11-05 2012-01-17 Seagate Technology Llc Memory cell with alignment structure
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US8907316B2 (en) 2008-11-07 2014-12-09 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions
US8664689B2 (en) 2008-11-07 2014-03-04 Macronix International Co., Ltd. Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions
IT1392556B1 (it) 2008-12-18 2012-03-09 St Microelectronics Rousset Struttura di resistore di materiale a cambiamento di fase e relativo metodo di calibratura
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8148707B2 (en) 2008-12-30 2012-04-03 Stmicroelectronics S.R.L. Ovonic threshold switch film composition for TSLAGS material
TW201025588A (en) * 2008-12-30 2010-07-01 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
WO2010082922A1 (en) * 2009-01-13 2010-07-22 Hewlett-Packard Development Company, L.P. Memristor having a triangular shaped electrode
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) * 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US7968876B2 (en) * 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8168538B2 (en) * 2009-05-26 2012-05-01 Macronix International Co., Ltd. Buried silicide structure and method for making
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US8363463B2 (en) * 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8198619B2 (en) * 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) * 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8207593B2 (en) * 2009-07-28 2012-06-26 Hewlett-Packard Development Company, L.P. Memristor having a nanostructure in the switching material
US8283649B2 (en) * 2009-07-28 2012-10-09 Hewlett-Packard Development Company, L.P. Memristor with a non-planar substrate
US8012790B2 (en) * 2009-08-28 2011-09-06 International Business Machines Corporation Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell
US8283650B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Flat lower bottom electrode for phase change memory cell
US8283202B2 (en) * 2009-08-28 2012-10-09 International Business Machines Corporation Single mask adder phase change memory element
US20110049456A1 (en) * 2009-09-03 2011-03-03 Macronix International Co., Ltd. Phase change structure with composite doping for phase change memory
US8064248B2 (en) * 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8551855B2 (en) * 2009-10-23 2013-10-08 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8178387B2 (en) * 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8129268B2 (en) 2009-11-16 2012-03-06 International Business Machines Corporation Self-aligned lower bottom electrode
US8233317B2 (en) * 2009-11-16 2012-07-31 International Business Machines Corporation Phase change memory device suitable for high temperature operation
US7943420B1 (en) * 2009-11-25 2011-05-17 International Business Machines Corporation Single mask adder phase change memory element
US8551850B2 (en) * 2009-12-07 2013-10-08 Sandisk 3D Llc Methods of forming a reversible resistance-switching metal-insulator-metal structure
TWI449170B (zh) * 2009-12-29 2014-08-11 Ind Tech Res Inst 相變化記憶體裝置及其製造方法
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) * 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US20110210306A1 (en) * 2010-02-26 2011-09-01 Yubao Li Memory cell that includes a carbon-based memory element and methods of forming the same
TW201132787A (en) * 2010-03-26 2011-10-01 Advanced Tech Materials Germanium antimony telluride materials and devices incorporating same
US8471360B2 (en) 2010-04-14 2013-06-25 Sandisk 3D Llc Memory cell with carbon switching material having a reduced cross-sectional area and methods for forming the same
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US9466793B2 (en) * 2010-10-29 2016-10-11 Hewlett-Packard Development Company, L.P. Memristors having at least one junction
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8227785B2 (en) * 2010-11-11 2012-07-24 Micron Technology, Inc. Chalcogenide containing semiconductors with chalcogenide gradient
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8426242B2 (en) 2011-02-01 2013-04-23 Macronix International Co., Ltd. Composite target sputtering for forming doped phase change materials
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
US8525290B2 (en) 2011-06-24 2013-09-03 Macronix International Co., Ltd. Method of forming memory cell access device
US8592795B2 (en) 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US9798654B2 (en) 2011-09-15 2017-10-24 International Business Machines Corporation Retention management for phase change memory lifetime improvement through application and hardware profile matching
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8852959B2 (en) * 2011-12-19 2014-10-07 Northrup Grumman Systems Corporation Low temperature resistor for superconductor circuits
KR20130123904A (ko) * 2012-05-04 2013-11-13 에스케이하이닉스 주식회사 반도체 메모리 장치
US8934285B2 (en) 2012-10-15 2015-01-13 Marvell World Trade Ltd. Method and apparatus for forming a contact in a cell of a resistive random access memory to reduce a voltage required to program the cell
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
KR101994449B1 (ko) * 2012-11-08 2019-06-28 삼성전자주식회사 상변화 메모리 소자 및 그 제조방법
JP5934086B2 (ja) 2012-12-27 2016-06-15 株式会社東芝 記憶装置
US9444040B2 (en) 2013-03-13 2016-09-13 Microchip Technology Incorporated Sidewall type memory cell
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9190455B2 (en) 2013-05-03 2015-11-17 Kabushiki Kaisha Toshiba Semiconductor memory device and production method thereof
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9318702B2 (en) 2014-02-19 2016-04-19 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9412942B2 (en) * 2014-02-19 2016-08-09 Microchip Technology Incorporated Resistive memory cell with bottom electrode having a sloped side wall
US10003021B2 (en) 2014-02-19 2018-06-19 Microchip Technology Incorporated Resistive memory cell with sloped bottom electrode
US9385313B2 (en) 2014-02-19 2016-07-05 Microchip Technology Incorporated Resistive memory cell having a reduced conductive path area
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9159412B1 (en) 2014-07-15 2015-10-13 Macronix International Co., Ltd. Staggered write and verify for phase change memory
KR101623854B1 (ko) * 2014-10-14 2016-05-24 서울대학교산학협력단 나노 팁 구조를 갖는 저항성 메모리 소자 및 이를 이용한 메모리 어레이와 그 제조방법
JP2018500754A (ja) 2014-11-26 2018-01-11 マイクロチップ テクノロジー インコーポレイテッドＭｉｃｒｏｃｈｉｐ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 縮小された伝導性経路面積／増進された電場のためのスペーサ領域を有する抵抗メモリセル
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
JP7165976B2 (ja) * 2016-03-30 2022-11-07 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US10157671B1 (en) 2017-09-12 2018-12-18 Macronix International Co., Ltd. Fast switching 3D cross-point array
US10395733B2 (en) 2017-12-21 2019-08-27 Macronix International Co., Ltd. Forming structure and method for integrated circuit memory
US10808316B2 (en) 2018-05-10 2020-10-20 International Business Machines Corporation Composition control of chemical vapor deposition nitrogen doped germanium antimony tellurium
US11011227B2 (en) * 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US10374009B1 (en) 2018-07-17 2019-08-06 Macronix International Co., Ltd. Te-free AsSeGe chalcogenides for selector devices and memory devices using same
US10497437B1 (en) 2018-07-24 2019-12-03 Macronix International Co., Ltd. Decoding scheme for 3D cross-point memory array
US20200295083A1 (en) * 2019-03-15 2020-09-17 Macronix International Co., Ltd. Barrier layer for selector devices and memory devices using same
US11289540B2 (en) 2019-10-15 2022-03-29 Macronix International Co., Ltd. Semiconductor device and memory cell
US11158787B2 (en) 2019-12-17 2021-10-26 Macronix International Co., Ltd. C—As—Se—Ge ovonic materials for selector devices and memory devices using same
US11362276B2 (en) 2020-03-27 2022-06-14 Macronix International Co., Ltd. High thermal stability SiOx doped GeSbTe materials suitable for embedded PCM application
US11818969B2 (en) * 2020-11-13 2023-11-14 Globalfoundries Singapore Pte. Ltd. Memory devices and method of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5414271A (en) * 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5536947A (en) * 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5406509A (en) * 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) * 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device

Also Published As

Publication number Publication date
TW328590B (en) 1998-03-21
JP2000509204A (ja) 2000-07-18
EP0894323A1 (de) 1999-02-03
US5687112A (en) 1997-11-11
JP4091984B2 (ja) 2008-05-28
USRE37259E1 (en) 2001-07-03
CA2250504C (en) 2006-08-01
KR20000010530A (ko) 2000-02-15
KR100397929B1 (ko) 2003-12-24
AU2677297A (en) 1997-11-12
CA2250504A1 (en) 1997-10-30
EP0894323A4 (de) 1999-05-19
DE69723252D1 (de) 2003-08-07
EP0894323B1 (de) 2003-07-02
WO1997040499A1 (en) 1997-10-30

Similar Documents

Publication Publication Date Title
DE69723252T2 (de) Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE69827598T2 (de) Speicherelement mit energiesteuerungsmechanismus
DE69632051T2 (de) Elektrisch löschbare speicherelemente gekennzeichnet durch reduziertem strom und verbesserter thermischer stabilität
EP1685569B1 (de) Phasenwechselspeicher, phasenwechselspeicheranordnung, phasenwechselspeicherzelle, 2d-phasenwechselspeicherzellen-array, 3d-phasenwechselspeicherzellen-array und elektronikbaustein
DE69636608T2 (de) Phasenverschiebung Speicherfeld auf einer Logikanordnung montiert
DE602005003232T2 (de) Zugriff auf phasenänderungsspeicher
DE60312961T2 (de) Multi-level speicherzelle
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE60032129T2 (de) Elektrisch programmierbares speicherelement mit verbesserten kontakten
DE102008018955B4 (de) Auf Strombereich abgestimmte Messarchitektur für Multipegel-Phasenänderungsspeicher
DE102005014645B4 (de) Anschlusselektrode für Phasen-Wechsel-Material, zugehöriges Phasen-Wechsel-Speicherelement sowie zugehöriges Herstellungsverfahren
DE102008033129B4 (de) Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul
DE102004014487A1 (de) Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
DE102005003675A1 (de) CBRAM-Zelle mit einem reversiblen Leitungsbrücken-Mechanismus
DE102011101192A1 (de) Phasenwechselspeicher und herstellungsverfahren
DE102007017252A1 (de) Phasenwechselspeicher
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102007037117B4 (de) Temperatursensor, integrierte Schaltung, Speichermodul sowie Verfahren zum Sammeln von Temperaturbehandlungsdaten
DE102008027012A1 (de) Integrierte Schaltung mit Logikteil und Speicherteil
DE102004037450B4 (de) Verfahren zum Betrieb eines Schalt-Bauelements
DE602004007544T2 (de) Phasenänderungs-speicherelement mit verbesserter zyklierbarkeit
DE102004015928A1 (de) Schreib-/Lösch-Verfahren für resistiv schaltende Speicherbauelemente
DE102008030216A1 (de) Integrierte Schaltung mit die Resistivität änderndem Material mit planarisierter Oberfläche

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee