DE69729767T2

DE69729767T2 - Festkörperbildaufnahmegerät

Info

Publication number: DE69729767T2
Application number: DE69729767T
Authority: DE
Inventors: Seiichiro Hamamatsu-shi Mizuno
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1996-04-26
Filing date: 1997-04-25
Publication date: 2005-07-14
Anticipated expiration: 2017-04-26
Also published as: US5847594A; DE69729767D1; EP0804038B1; EP0804038A2; EP0804038A3

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Festkörperbildaufnahmegerät, das die Lichtintensität einer Fotodiode als digitale Information ausgibt.
Verwandte Technik
In den vergangenen Jahren sind im Zug der Ausbreitung der Bildverarbeitungstechnik MOS-Festkörperbildaufnahmegeräte, zum Beispiel mit einer photoelektrischen Umwandlungsfunktion, entwickelt worden, und verschiedene Arten von Festkörperbildaufnahmegeräten, die solche Vorrichtungen umfassen, sind bekannt. Um die Anforderungen für Bilder mit höherer Auflösung zu erfüllen, strebt man danach, jede Fotodiode, die einen Bildpunkt darstellt, zu miniaturisieren, und man strebt des Weiteren danach, eine große Anzahl von Fotodioden zu verwenden, um eine große Bildaufnahmefläche sicherzustellen.
Da sich jedoch die Anzahl der Fotodioden erhöht, erhöht sich zwangsläufig auch die Anzahl an Analog-Digital-Wandlern (die hierin im Folgenden als AD-Wandler bezeichnet sind), wobei jeder dieser Wandler einen analogen Wert, d. h. die Lichtintensität jeder Fotodiode, in einen digitalen Wert als Datenform, die für Bildbearbeitungsberechnungen geeignet ist, um Hochgeschwindigkeitsverarbeitung zu erzielen, umwandelt.
Angesichts dieser Schwierigkeit ist ein Verfahren zum Integrieren und Anordnen von Ladungsverstärkern zum Verstärken einer Ladungsausgabe von jeder Fotodiode als ein Stromsignal und AD-Wandlern zur Erreichung einer preisgünstigen, kompakten Vorrichtung vorgeschlagen worden. Da das Schaltungssystem von Ladungsverstärkern bereits mehr oder weniger anerkannt ist, geht es bei den Integrationsverfahren eines solchen Vorschlags größtenteils um die Verfahren selbst auf dem Schaltungssystem von AD-Wandlern.
Einer dieser Vorschläge ist in „S. L. Garverick et al., Journal of Solid-State Circuits, Vol. 30, Nr. 5, Mai 1995, Seiten 533–541" (hierin im Folgenden als bekannte Ausführung 1 bezeichnet) gemacht worden. In der bekannten Ausführung 1 wird eine Ladung, die in jeder Fotodiode durch Aufnahme von einfallendem Licht erzeugt wird, in einem rückgekoppelten kapazitiven Element gespeichert, und wird dann unter Verwendung eines Ladungsverstärkers in ein Spannungssignal umgewandelt, und dieser Spannungswert wird gehalten. Danach erfolgt fortlaufend (mittels eines so genannten Zweirampen-Analog-Digital-Umsetzungsverfahrens) ein Vergleich mit dem Spannungswert eines Spannungssignals, das im gesamten Feld einheitlich ist und sich in eine Treppchenform ändert, wodurch die Analog-Digital-Wandlung erreicht wird.
Die Burr-Brown Corporation machte das Modell „DDC101" (hierin im Folgenden als bekannte Ausführung 2 bezeichnet) als AD-Wandler bekannt, der ausschließlich zum Lesen einer Ladung von einer CT-(Computertomographie-)Fotodiode verwendet wird. Bei der bekannten Ausführung 2 wird das Prinzip eines Deltamodulators auf die Analog-Digital-Wandlung angewendet, und die Operationen erfolgen im Gleichlauf mit Hochgeschwindigkeitstaktgebern mit einem Takt der um zwei oder drei Größenordnungen kürzer ist, als der Integraltakt.
Insbesondere werden Schrittladungen, die im Takt der Hochgeschwindigkeitstaktgebersignale geschaltet werden, in kürzeren Abständen erzeugt und an ein kapazitives Element angelegt. Die Anzahl an Änderungen der Gesamtladung im kapazitiven Widerstand als Ergebnis des Anlegens der Spannungen wird mit der Ladungsmenge von der Fotodiode verglichen, und jede überschüssige oder fehlende Ladungsmenge wird im nächsten Taktzyklus korrigiert. In Übereinstimmung mit dem Vergleichsergebnis in jedem Taktzyklus wird eine digitale Signalimpulsfolge von „0"en oder „1"en erzeugt. Die digitale Signalimpulsfolge wird in einen Digitalfilter (z. B. einem FIR-Filter) eingespeist, um ein hochpräzises Analog-Digital-Wandlungsergebnis zu erhalten.
Des Weiteren ist ein Verfahren, welches das Prinzip eines Σ-Deltamodulators zur Analog-Digital-Wandlung verwendet, in „R. H. Nixon et al., Proc. SPIE, vol. 1900, 1993, Seiten 31– 39" (hierin im Folgenden als bekannte Ausführung 3 bezeichnet) offenbart. Bei der bekannten Ausführung 3 wird die Ladungsmenge, die in einer Fotodiode für jeden Bildpunkt erzeugt wird, in ein Spannungssignal umgewandelt, und das Spannungssignal wird gehalten. Eine lineare Σ-Deltamodulation wird für das gehaltene Ergebnis unter Verwendung eines einzigen Σ-Deltamodulators durchgeführt, und die Gesamtanzahl von Impulsen „1" in einer digitalen Signalimpulsfolge von „0"en oder „1"en als Modulationsergebnis wird von einem Zähler gezählt, wodurch man einen Analog-Digital-Wandlungswert erhält.
Des Weiteren ist das Verfahren eines AD-Wandlers für welches das Prinzip eines Σ-Deltamodulators verwendet wird, in der Japanischen Patent-Auslegeschrift Nr. 6-237175 (hierin im Folgenden als bekannte Ausführung 4 bezeichnet) offenbart. Bei der bekannten Ausführung 4 wird ein Spannungssignal eingegeben und einer quadratischen Σ-Deltamodulation unter Verwendung von zwei Σ-Deltamodulatoren unterzogen, um eine digitale Signalimpulsfolge von „0"en und „1"en als Modulationsergebnis auszugeben. Zusätzlich wird durch einen DA-Wandler ein Spannungssignal, das der Gesamtanzahl von „1"en in der digitalen Signalimpulsfolge entspricht, als Analog-Digital-Wandlungsergebnis erzeugt und als eine Bezugsspannung der Σ-Deltamodulatoren verwendet, wodurch Abweichungen der Σ-Deltamodulatoren entfernt werden.
Ein Schaltkondensator-Σ-Deltamodulator ist auch in ISSC Analog technology electronic design, vol. 42, Nr. 4, 21. Februar 1994, Goodenough F. gezeigt.
KURZDARSTELLUNG DER ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, ein Festkörperbildaufnahmegerät zu schaffen, das hochpräzise digitale Daten entsprechend der Lichtintensität des Lichts einer Fotodiode in einer einfachen Schaltanordnung ausgibt.
Ein Festkörperbildaufnahmegerät gemäß der vorliegenden Erfindung macht sich die Σ-Deltamodulation zu eigen, und benützt des Weiteren ein Direktstromeingabesystem, das kaum vom Ausgleichsspannungsniveau eines Σ-Deltamodulators beim Eingeben eines Signals beeinflusst wird, wodurch ein Festkörperbildaufnahmegerät geschaffen wird, das hochpräzise digitale Informationen ausgeben kann.
Insbesondere umfasst ein Festkörperbildaufnahmegerät der vorliegenden Erfindung: (a) eine Fotodiode zum Erzeugen einer Ladung in Übereinstimmung mit einer Intensität von Licht in ihrer Nähe, wobei die Fotodiode einen ersten Anschluss, der auf ein erstes Bezugsspannungsniveau eingestellt ist, und einen zweiten Anschluss zum Ausgeben der erzeugten Ladung aufweist, wobei das erste Bezugsspannungsniveau in einen Bereich zwischen einem zweiten und einem dritten Bezugsspannungsniveau fällt; (b) ein erstes rückgekoppeltes kapazitives Element, das einen ersten Anschluss, der die Ladungsausgabe direkt vom zweiten Anschluss der Fotodiode empfängt, aufweist; (c) einen ersten Verstärker, der einen Signaleingangsanschluss, der mit dem ersten Anschluss des ersten rückgekoppelten kapazitiven Elements verbunden ist, aufweist, wobei ein weiterer Eingangsanschluss des ersten Verstärkers auf das erste Bezugsspannungsniveau eingestellt ist und ein Ausgangssignal des ersten Verstärkers mit einem zweiten Anschluss des ersten rückgekoppelten kapazitiven Elements verbunden ist; (d) ein erster Schrittladungserzeuger, der auf Basis des ersten und des zweiten Bezugsspannungsniveaus eine Schrittladung erzeugt und die Schrittladung zum ersten rückgekoppelten kapazitiven Elements überträgt; wobei das Festkörperbildaufnahmegerät gekennzeichnet ist durch; (e) einen Spannungsvergleicher, der eine erste Integralspannungssignalausgabe vom ersten Verstärker empfängt, eine Spannung des ersten Integralspannungssignals mit dem ersten Bezugsspannungsniveau vergleicht, und ein Vergleichsergebnissignal ausgibt; (f) einen Binärabtastkreis, der das Vergleichsergebnissignal empfängt und das Vergleichsergebnissignal abtastet, um das Vergleichsergebnissignal zu binarisieren; und (g) einen Grundtaktgeberkreis, der ein erstes Taktsignal und ein zweites Taktsignal erzeugt, wobei sich das zweite Taktsignal auf logischem Fehlniveau befindet, wenn sich das erste Taktsignal auf logischem Wahrheitsniveau befindet, und auf für eine Dauer, die in einer Dauer auf logischem Fehlniveau des ersten Taktsignals enthalten ist, auf das logische Wahrheitsniveau wechselt, gibt das erste und das zweite Taktsignal zum ersten Schrittladungserzeuger aus und gibt das erste Taktsignal zum Binärabtastkreis aus; und einen Dunkelstrombeseitigungskreis zum Entfernen eines Dunkelstroms der Fotodiode.
Man beachte, dass das Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung vorzugsweise des Weiteren einen ersten Schrittladungserzeugungsregelkreis umfasst, der ein Ausgabesignal vom Binärabtastkreis empfängt und das Ausgabesignal des Binärabtastkreises und ein Umkehrsignal des Ausgabesignals vom Binärabtastkreis als Schrittladungserzeugungsanweisung zum ersten Schrittladungserzeuger überträgt.
Wenn die Fotodiode im Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung Licht empfängt, wird eine Ladung, die der Menge an empfangenem Licht entspricht, erzeugt und als ein Stromsignal ausgegeben. Das Stromsignal wird in einen ersten Integralkreis, der aus dem ersten rückgekoppelten kapazitiven Element und dem ersten Ladungsverstärker besteht, eingegeben und durch die Zeit integriert.
Der zweite Anschluss der Fotodiode ist elektrisch direkt mit dem ersten Anschluss des ersten rückgekoppelten kapazitiven Elements und dem Signaleingangsanschluss des ersten Ladungsverstärkers verbunden, und der Stromintegraleffekt selbst ist nicht wesentlich von der Ausgleichsspannung beeinflusst. Aus diesem Grund ist die Spannungswertausgabe als ein Ergebnis der Integraloperation nicht durch die Ausgleichspannung beeinflusst.
Man beachte, dass „eine Ladung direkt eingeben" oder „elektrisch direkt verbunden" bedeutet, dass kein Element (Widerstandselement, induktives Element, kapazitives Element, Verstärker, Dämpfungsglied oder ähnliches), das die Signalform ändert, im Signalübertragungsweg vorhanden ist, d. h. keine Elemente sind in den Signalübertragungsweg eingesetzt und nur ein Schalter ist bei Signalübertragung in den Signalübertragungsweg eingesetzt.
Andererseits erzeugt der erste Schrittladungserzeuger eine Ladung entsprechend entweder dem ersten oder dem zweiten Bezugsspannungsniveau als Reaktion auf das erste und das zweite Taktsignal, die vom Grundtaktgeberkreis eingespeist werden, und speist die Ladung in das erste rückgekoppelte kapazitive Element ein (oder entfernt die im ersten rückgekoppelten kapazitiven Element gespeicherte Ladung von diesem) im Gleichlauf mit den Taktsignalen. Bezüglich der Ladungserzeugung wird vorzugsweise eine Ladung, die entweder dem ersten oder dem zweiten Bezugsspannungsniveau entspricht, in Übereinstimmung mit dem Ausgangssignal und seinem Umkehrsignal, das vom Binärabtastkreis eingespeist wird, erzeugt.
Auf diese Weise führt der erste Integralkreis die Integraloperation durch, indem er Ladungen, die von der Fotodiode im ersten rückgekoppelten kapazitiven Element erzeugt werden, speichert, während er weiterhin in Zyklen der Taktsignale, die vom Grundtaktgeberkreis erzeugt werden, Ladungen im ersten rückgekoppelten kapazitiven Element speichert oder von diesem entfernt, und dadurch eine Σ-Deltamodulation durchführt. Das Σ-Deltamodulationsergebnis erhält man als das Ausgabesignal vom ersten Integralkreis als die Ausgangsspannung des ersten Ladungsverstärkers in Übereinstimmung mit der Ladungsmenge, die im ersten rückgekoppelten kapazitiven Element gespeichert ist. Das bedeutet, der erste Integralkreis und der erste Schrittladungserzeuger stellen einen ersten Stromeingangs-Σ-Deltamodulator dar, der frei von jeglicher Beeinflussung durch die Ausgleichsspannung ist.
Die erste Integralspannungssignalausgabe vom ersten Ladungsverstärker wird in den Spannungsniveauvergleicher eingegeben. Der Spannungsniveauvergleicher vergleicht das Spannungsniveau des eingegebenen ersten Integralspannungssignals mit dem dritten Bezugsspannungsniveau und gibt ein Binärvergleichsergebnissignal aus, das dem Vergleichsergebnis entspricht. Dieses Vergleichssignal wird in den Binärabtastkreis eingegeben und in Zyklen abgetastet, die jenen der Taktsignale, die vom Grundtakterzeugungskreis erzeugt werden, entsprechen (z. B. im Gleichlauf mit den ersten Taktsignalen), wodurch eine digitale Signalfolge ausgegeben wird, die „0"en und „1" darstellt. Durch Verarbeiten dieser digitalen Signalfolge (z. B. durch Zählen der Anzahl der „1"en während der Integralperiode) kann ein Analog-Digital-Wandlungsergebnis erzielt werden.
Der Dunkelstrombeseitigungskreis einer Ausführungsform der vorliegenden Erfindung kann folgendes umfassen: (i) einen Feldeffekttransistor, der einen Eingangsanschluss, der mit dem Signaleingangsanschluss des ersten Verstärkers verbunden ist, und einen Ableitungsabschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist; (ii) ein kapazitives Dunkelstromspeicherelement, das einen ersten Anschluss, der mit einem Steueranschluss des Feldeffekttransistors verbunden ist, und einen zweiten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist; und (iii) einen Stromhalteschalter, der einen ersten Schluss, der mit dem ersten Anschluss des kapazitiven Dunkelstromspeicherelements verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des ersten Verstärkers verbunden ist, aufweist.
Im Festkörperbildaufnahmegerät mit dem Dunkelstrombeseitigungskreis ist die Fotodiode vor dem Aufnehmen von Licht für eine vorbestimmte Dauer als Dunkelstromerkennungszeitraum auf einen nicht Licht empfangenden Zustand eingestellt, und in diesem Zeitraum werden Dunkelströme festgestellt. Der festgestellte Dunkelstrom wird in dem Dunkelstrombeseitigungskreis gespeichert, und derselbe Strom wie der gespeicherte Dunkelstrom wird immer von Stromeingängen zum Ladungsverstärker abgezogen.
Zum Beispiel wird der Stromhalteschalter geschlossen, während die Fotodiode in den nicht Licht empfangenden Zustand eingestellt wird, und eine Spannung, die den zu dieser Zeit erzeugten Dunkelströmen entspricht, wird vom kapazitiven Dunkelstromspeicherelement erzeugt. Da diese Spannung an den Steueranschluss des Feldeffekttransistors angelegt ist, fließen Dunkelströme durch den Eingangs-Ausgangspfad des Feldeffekttransistors.
Wenn dann der Stromhalteschalter geöffnet ist, wird die Spannung, die vom kapazitiven Dunkelstromspeicherelement erzeugt wird, in diesem Moment gehalten, wodurch Dunkelströme von Strömen, die in den Ladungsverstärker eingegeben werden sollen, entfernt werden. Danach erfolgt die Bilderfassung in diesem Zustand.
Im Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung kann der erste Schrittladungserzeuger folgendes umfassen: (i) einen ersten Schalter, der einen ersten Anschluss, der auf das zweite Bezugsspannungsniveau eingestellt ist, aufweist und der sich in Reaktion auf das Ausgangssignal vom Binärabtastkreis öffnet/schließt; (ii) einen zweiten Schalter, der einen ersten Anschluss, der auf das dritte Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das Umkehrsignal des Ausgangssignals vom Binärabtastkreis öffnet/schließt; (iii) einen dritten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; (iv) einen vierten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; (v) ein erstes kapazitives Schrittladungserzeugungselement, das einen ersten Anschluss, der mit einem zweiten Anschluss des dritten Schalters verbunden ist, und einen zweiten Anschluss, der mit einem zweiten Anschluss des vierten Schalters verbunden ist, aufweist; (vi) einen fünften Schalter, der einen ersten Anschluss, der mit dem ersten Anschluss des ersten kapazitiven Schrittladungserzeugungselements verbunden ist, und einen zweiten Anschluss, der mit dem Signaleingangsanschluss des ersten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt; und (vii) einen sechsten Schalter, der einen ersten Anschluss, der mit zweiten Anschlüssen des ersten und des zweiten Schalters verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des ersten kapazitiven Schrittladungserzeugungselements verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt.
Gemäß dem oben erwähnten ersten Schrittladungserzeuger schließen sich der dritte und der vierte Schalter, wenn sich das erste Taktsignal auf logisches Wahrheitsniveau ändert, und das Spannungsniveau über die beiden Anschlüsse des ersten kapazitiven Schrittladungserzeugungselements ist auf das dritte Bezugsspannungsniveau eingestellt. Folglich stellt sich die Ladung, die im ersten kapazitiven Schrittladungserzeugungselement gespeichert ist, auf Null. Nachdem das erste Taktsignal auf logisches Wahrheitsniveau geschaltet hat und der dritte und der vierte Schalter geöffnet sind, schließen sich der fünfte und der sechste Schalter, wenn das zweite Taktsignal auf logisches Wahrheitsniveau umschaltet. Folglich wird im ersten kapazitiven Schrittladungserzeugungselement eine Schrittladung, die entweder dem ersten oder dem zweiten Bezugsspannungsniveau entspricht, erzeugt.
Eine Ladung, die der Schrittladung entspricht, wird dann in Übereinstimmung mit der Erzeugung der Schrittladung an das erste rückgekoppelte kapazitive Element angelegt oder von diesem abgenommen. Dadurch kann der erste Schrittladungserzeuger in Zusammenarbeit mit dem oben beschriebenen ersten Integralkreis eine Σ-Deltamodulation ordnungsgemäß durchführen.
Das Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung umfasst zwischen dem ersten Verstärker und dem Spannungsvergleicher vorzugsweise des Weiteren: (a) einen Signalabtastkreis, der das erste Integralspannungssignal in einem angegebenen Takt abtastet und ein Wechselstromkomponentensignal ausgibt; (b) einen rückgekoppelten kapazitiven Kreis, der ein zweites rückgekoppeltes kapazitives Element, das an einem ersten Anschluss einen Signalausgang vom Signalabtastkreis empfängt, aufweist; (c) einen zweiten Verstärker, der an einem Signaleingangsanschluss den Signalausgang vom Signalabtastkreis empfängt, wobei ein Ausgangsanschluss des zweiten Verstärkers mit dem rückgekoppelten kapazitiven Widerstandskreis verbunden ist; und (d) einen zweiten Schrittladungserzeuger, der eine Schrittladung auf Basis des zweiten und des dritten Bezugsspannungsniveaus erzeugt und die Schrittladung zum zweiten rückgekoppelten kapazitiven Element leitet, und der Spannungsvergleicher empfängt ein zweites Integralspannungssignal, das vom zweiten Verstärker ausgeben wird.
Man beachte, dass das Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung vorzugsweise des Weiteren einen zweiten Schrittladungserzeugungsregelkreis umfasst, der ein Ausgangssignal vom Binärabtastkreis empfängt und das Ausgangssignal vom Binärabtastkreis und ein Umkehrsignal des Ausgabesignals vom Binärabtastkreis als Schrittladungserzeugungsanweisung zum ersten und zum zweiten Schrittladungserzeuger ausgibt.
In diesem Festkörperbildaufnahmegerät stellen ein zweiter Integralkreis, der den Rückkopplungsverstärkerkreis und den zweiten Ladungsverstärker umfasst, und der zweite Ladungserzeuger einen zweiten Spannungseingangs-Σ-Deltamodulator dar.
Das Modulationsergebnis, das vom ersten Σ-Deltamodulator ausgegeben wird, wird vom zweiten Σ-Deltamodulator weiter Σ-Delta-moduliert. Folglich können Änderungen des Ausgangsbezugsspannungsniveaus, die durch die Stromausstrahlung der Fotodiode verursacht werden, beseitigt werden. Dadurch kann später durch Vergleich mit dem dritten Bezugsspannungsniveau ein hochpräziser Analog-Digital-Wandlungswert erreicht werden.
In diesem Festkörperbildaufnahmegerät wird das Ausgangssignal vom ersten Σ-Deltamodulator im Gleichlauf mit dem ersten und dem zweiten Taktsignal durch den Signalabtastkreis abgetastet werden, und Ladungen, die als Ergebnis der Abtastung erzeugt werden, werden gespeichert und durch den zweiten Integralkreis integriert.
Andererseits erzeugt der zweite Schrittladungserzeuger eine Ladung entsprechend entweder dem ersten oder dem zweiten Bezugsspannungsniveau als Reaktion auf das erste und das zweite Taktsignal, die vom Grundtaktgeberkreis eingespeist werden, und gibt im Gleichlauf mit den Taktsignalen eine Ladung in das zweite rückgekoppelte kapazitive Element ein (oder entfernt die Ladung im zweiten rückgekoppelten kapazitiven Element von diesem). Was die Ladungserzeugung betrifft, wird eine Ladung, die entweder dem ersten oder dem zweiten Bezugsspannungsniveau entspricht, vorzugsweise in Übereinstimmung mit dem Ausgangssignal und dessen Umkehrsignal, die vom Binärabtastkreis eingespeist werden, erzeugt.
Aus diese Weise führt der zweite Integralkreis die Integraloperation durch, indem er Ladungen, die durch Abtasten der Ausgabe vom ersten Σ-Deltamodulator erzeugt werden, im zweiten rückgekoppelten kapazitiven Element abtastet, während er des Weiteren in Zyklen der Taktsignale, die vom Grundtaktgeberkreis erzeugt werden, Ladungen im zweiten rückgekoppelten kapazitiven Element speichert oder von diesem entfernt und somit eine Σ- Deltamodulation durchführt. Das Ergebnis der Σ-Deltamodulation erhält man als Ausgangssignal vom zweiten Integralkreis als Ausgangsspannung des zweiten Ladungsverstärkers in Übereinstimmung mit der Ladungsmenge, die im zweiten rückgekoppelten kapazitiven Element gespeichert ist.
Die zweite Integralspannungssignalausgabe vom zweiten Ladungsverstärker wird in den Spannungsniveauvergleicher eingegeben. Der Spannungsniveauvergleicher vergleicht das Spannungsniveau des zweiten Eingangsintegralspannungssignals mit dem dritten Bezugsspannungssignal, und gibt ein binäres Vergleichsergebnissignal entsprechend diesem Vergleichsergebnis aus. Dieses Vergleichssignal wird in den Binärabtastkreis eingespeist und in Zyklen entsprechend den Zyklen der Taktsignale, die vom Grundtaktgeberkreis erzeugt werden (zum Beispiel im Gleichlauf mit den ersten Taktsignalen), abgetastet, wodurch eine digitale Signalfolge ausgegeben wird, die aus „0"en und „1"en besteht. Durch Verarbeiten dieser digitalen Signalfolge (zum Beispiel durch Zählen der Anzahl von „1"en während dem Integralzeitraum) kann ein Analog-Digital-Wandlungsergebnis erzielt werden.
Im Festkörperbildaufnahmegerät in dem Σ-Deltamodulatoren miteinander in Serie geschaltet sind, kann der Signalabtastkreis folgendes umfassen: (i) einen ersten Schalter, der einen ersten Anschluss, der mit dem Ausgangsanschluss des ersten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; und (ii) ein kapazitives Signalübertragungselement, das einen ersten Anschluss, der mit einem zweiten Anschluss des ersten Schalters verbunden ist, und einen zweiten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, aufweist.
In diesem Fall umfasst der zweite Schrittladungserzeuger vorzugsweise folgendes: (i) einen zweiten Schalter, der das zweite Bezugsspannungsniveau über einen ersten Anschluss empfängt und sich in Reaktion auf das Ausgangssignal vom Binärabtastkreis öffnet/schließt; (ii) einen dritten Schalter, der das dritte Bezugsspannungsniveau über einen ersten Anschluss empfängt und sich in Reaktion auf das Umkehrsignal des Ausgangssignals vom Binärabtastkreis öffnet/schließt; und (iii) einen vierten Schalter, der einen ersten Anschluss, der mit zweiten Anschlüssen des zweiten und des dritten Schalters verbunden ist, und einen zweiten Anschluss, der mit dem ersten Anschluss des kapazitiven Signalübertragungselements verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt, und der kapazitive Rückkopplungswiderstandskreis umfasst vorzugsweise: (i) ein zweites rückgekoppeltes kapazitives Element, das einen ersten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, aufweist; (ii) einen fünften Schalter, der einen ersten Anschluss, der mit einem zweiten Anschluss des zweiten rückgekoppelten kapazitiven Elements verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des zweiten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das Umkehrsignal des ersten Taktsignals öffnet/schließt; und (iii) einen sechsten Schalter, der einen ersten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des zweiten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt.
Gemäß einer Kombination von Signalabtastkreis, zweitem Schrittladungserzeuger und kapazitivem Rückkopplungswiderstandskreis wird der sechste Schalter geschlossen um die Eingangs- und Ausgangsanschlüsse des zweiten Verstärkers kurzzuschließen, während das Ausgangssignal des ersten Σ-Deltamodulators vom Signalabtastkreis abgetastet wird, wodurch eine Ausgleichsspannung erzeugt wird. Da jedoch während diesem Zeitraum der fünfte Schalter geöffnet ist, verbleibt die Ladung, die im zweiten rückgekoppelten kapazitiven Element gespeichert ist, dort. Da andererseits der zweite Anschluss des kapazitiven Signalübertragungselements mit dem Eingangsanschluss des zweiten Verstärkers verbunden bleibt, bleibt die Ausgleichsspannung auf diesen angelegt. Wenn folglich der sechste Schalter geöffnet wird, übt die Ausgleichsspannung keinen Einfluss aus, sogar wenn sich der fünfte Schalter in Reaktion auf das zweite Taktsignal schließt und in den Zustand zum Speichern einer Ladung im zweiten rückgekoppelten kapazitiven Element übergeht. Auf diese Weise kann eine ausgleichsfreie Σ-Deltamodulation erzielt werden.
Im Festkörperbildaufnahmegerät, in dem die Σ-Deltamodulatoren miteinander in Serie geschaltet sind, kann der Signalabtastkreis folgendes umfassen: (i) einen ersten Schalter, der einen ersten Anschluss, der mit dem Ausgangsanschluss des ersten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; (ii) ein kapazitives Signalübertragungselement, das einen ersten Anschluss, der mit einem zweiten Anschluss des ersten Schalters verbunden ist, aufweist; (iii) einen zweiten Schalter, der einen ersten Anschluss, der mit einem zweiten Anschluss des kapazitiven Signalübertragungselements verbunden ist, und einen zweiten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt; (iv) einen dritten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, und einen zweiten Anschluss, der mit dem ersten Anschluss des kapazitiven Signalübertragungselements verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt; und (v) einen vierten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des kapazitiven Signalübertragungselements verbunden ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt.
In diesem Fall umfasst der zweite Schrittladungserzeuger vorzugsweise folgendes: (i) einen fünften Schalter, der einen ersten Anschluss, der auf das zweite Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das Ausgangssignal vom Binärabtastkreis öffnet/schließt; (ii) einen sechsten Schalter, der einen ersten Anschluss, der auf das dritte Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das Umkehrsignal des Ausgangssignals vom Binärabtastkreis öffnet/schließt; (iii) einen siebten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; (iv) einen achten Schalter, der einen ersten Anschluss, der auf das erste Bezugsspannungsniveau eingestellt ist, aufweist und sich in Reaktion auf das erste Taktsignal öffnet/schließt; (v) ein zweites kapazitives Schrittladungserzeugungselement, das einen ersten Schalter, der mit einem zweiten Anschluss des siebten Schalters verbunden ist, und einen zweiten Anschluss, der mit einem zweiten Anschluss des achten Schalters verbunden ist, aufweist; (vi) einen neunten Schalter, der einen ersten Anschluss, der mit dem ersten Anschluss des zweiten kapazitiven Schrittladungserzeugungselements verbunden ist, und einen zweiten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt; und (vii) einen zehnten Schalter, der einen ersten Anschluss, der mit zweiten Anschlüssen des fünften und des sechsten Schalters verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des zweiten kapazitiven Schrittladungserzeugungselements verbunden ist, aufweist und sich in Reaktion auf das zweite Taktsignal öffnet/schließt, und der kapazitiven Rückkopplungswiderstandskreis umfasst vorzugsweise das zweite rückgekoppelte kapazitiven Element, das einen ersten Anschluss, der mit dem Signaleingangsanschluss des zweiten Verstärkers verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des zweiten Verstärkers verbunden ist, aufweist.
Wenn gemäß der Kombination von Signalabtastkreis, zweitem Schrittladungserzeuger und kapazitivem Rückkopplungswiderstandselement der Signalabtastkreis das Ausgangssignal vom ersten Σ-Deltamodulator abtastet, nachdem sich der erste und der vierte Schalter in Reaktion auf das erste Taktsignal geschlossen haben, ist der zweite Anschluss des kapazitiven Signalübertragungselements auf das erste Bezugsspannungsniveau eingestellt. Nachdem sich der erste und der vierte Schalter geöffnet haben, während sich der zweite und der dritte Schalter in Reaktion auf das zweite Taktsignal geschlossen haben und eine Ladung auf das zweite rückgekoppelte kapazitive Element übertragen wird, stellt sich der erste Anschluss des kapazitiven Signalübertragungselements auf das erste Bezugsspannungsniveau ein. Folglich wird kein Ausgleichsspannungsunterschied zwischen dem Abtast- und dem Ladeübertragungszustand erzeugt, und die Σ-Deltamodulation kann frei von jeglicher Beeinflussung durch die Ausgleichsspannung durchgeführt werden.
Das Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung kann des Weiteren einen digitalen Filterkreis umfassen, der eine digitale Signalfolgeausgabe vom Binärabtastkreis empfängt und ein digital gefiltertes Datensignal ausgibt.
Da man gemäß diesem Festkörperbildaufnahmegerät die endgültigen Daten durch digitales Filtern der digitalen Datensignalfolgeausgabe vom Binärabtastkreis erhält, kann eine hochpräzise Analog-Digital-Wandlung durchgeführt werden.
Im Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung werden kapazitive Widerstände des ersten rückgekoppelten kapazitiven Elements und des ersten kapazitiven Schrittladungserzeugungselements vorzugsweise in Übereinstimmung mit den Takteigenschaften eines Ausgangsstroms der Fotodiode gewählt.
Da gemäß diesem Festkörperbildaufnahmegerät die kapazitiven Widerstände des ersten rückgekoppelten kapazitiven Elements und des ersten kapazitiven Schrittladungserzeugungselements in Übereinstimmung mit dem Strombereich der zu verwendenden Fotodiode gewählt werden, können in Bezug auf Umwandlungspräzision und Umwandlungsgeschwindigkeit eine optimale Umwandlungspräzision und -Geschwindigkeit erreicht werden. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen des ersten rückgekoppelten kapazitiven Elements und des ersten kapazitiven Schrittladungserzeugungselements aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Das Festkörperbildaufnahmegerät einer Ausführungsform der vorliegenden Erfindung kann eine Mehrzahl von Fotodioden umfassen, die in einem ein- oder zweidimensionalen Feld angeordnet sind, und kann des Weiteren einen Auswahlkreis zum Auswählen einer der Fotodioden, die mit dem ersten Anschluss des ersten rückgekoppelten kapazitiven Elements zu verbinden ist, umfassen.
Man beachte, dass der Auswahlkreis die Fotodioden entweder (i) in einer vorbestimmten Reihenfolge oder (ii) in zufälliger Reihenfolge auswählen kann.
Da gemäß diesem Festkörperbildaufnahmegerät der einzelne AD-Wandler die Analog-Digital-Wandlung verbunden mit einer Mehrzahl von Fotodioden durchführt, kann die Anzahl von zu installierenden AD-Wandlern verringert und eine einfache Integration erreicht werden.
Die vorliegende Erfindung wird aus der im Folgenden gegebenen ausführlichen Beschreibung und den beiliegenden Zeichnungen, die nur zur Veranschaulichung dienen und nicht als Einschränkung der vorliegenden Erfindung ausgelegt werden dürfen, vollständiger verstanden.
Des Weiteren ist aus der im Folgenden gegebenen ausführlichen Beschreibung der Umfang der Anwendbarkeit der vorliegenden Erfindung ersichtlich. Es versteht sich jedoch, dass die ausführliche Beschreibung und die speziellen Beispiele zwar bevorzugte Ausführungsformen der Erfindung angeben, jedoch nur als Veranschaulichung dienen, da Fachleuten aus dieser ausführlichen Beschreibung verschiedene Änderungen und Modifikationen innerhalb des Umfangs der Erfindung ersichtlich werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltplan, der die Anordnung des Festkörperbildaufnahmegeräts gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
2 ist ein Schaltplan, der die Anordnung eines digitalen Filterkreises zeigt;
3 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
4 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
5 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
6 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
7 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt;
8 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt;
9 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt;
10 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
11 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
12 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt;
13 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt;
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im Folgenden sind einige Ausführungsformen eines Festkörperbildaufnahmegeräts der vorliegenden Erfindung unter Bezugnahme auf die beiliegenden Zeichnungen beschrieben. Man beachte, dass dieselben Bezugsziffern in allen Zeichnungen jeweils dieselben Teile bezeichnen, und eine wiederholte Beschreibung derselben vermieden wird.
Erste Ausführungsform
1 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. In dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Durchführen einer Σ-Deltamodulation unter Verwendung eines einzelnen Σ-Deltamodulators. Wie in 1 gezeigt, umfasst das Festkörperbildaufnahmegerät dieser Ausführungsform (a) eine Fotodiode 100, deren Kathode mit der Erde verbunden ist, und die eine Ladung in Übereinstimmung mit der aufgenommenen Lichtmenge erzeugt und diese Ladung über die Anode ausgibt, (b) einen Σ-Deltamodulator 210, der die Stromsignalausgabe von der Fotodiode 100 empfängt und die Eingangsladung integriert und Σ-Delta-moduliert, (c) einen Vergleicher 300, der ein moduliertes Signal MS, das vom Σ-Deltamodulator 210 ausgegeben wird, empfängt, das Spannungsniveau des modulierten Signals MS mit dem Erdspannungsniveau vergleicht, und ein binäres Vergleichsergebnissignal CMP, das dem Vergleichsergebnis entspricht, ausgibt, (d) einen Binärabtastkreis (400), der das Vergleichsergebnissignal CMP empfängt, das Signal CMP im Gleichlauf mit einem Taktsignal CLK1 abtastet und ein binäres Digitalsignal D1 ausgibt, (e) einen Schrittladungserzeugungskreis 460, der das Signal D1 empfängt und das Signal D1 und ein Umkehrsignal D1* des Signals D1 an den Σ-Deltamodulator 210 ausgibt, (f) einen digitalen Filterkreis 500, der das digitale Signal D1 empfängt und das Signal D1 digital filtert, um ein Analog-Digital-Wandlungsergebnis zu erhalten, und (g) einen Grundtaktgeberkreis 610, der ein Taktsignal CLK1 und ein Taktsignal CLK2 erzeugt, wobei sich das Signal CLK2 auf logischem Fehlniveau befindet, wenn sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, und das während einer Zeitspanne, die im Zeitraum des logischen Fehlniveaus des Taktsignals CLK1 enthalten ist, auf logisches Wahrheitsniveau wechselt, wobei der Grundtaktgeberkreis die Taktsignale CLK1 und CLK2 zum Σ-Deltamodulator 210 ausgibt, und das Taktsignal CLK1 und ein Rückstellsignal zum Binärabtastkreis 400 und zum digitalen Filterkreis 500 ausgibt.
Der Σ-Deltamodulator 210 umfasst (i) einen Integralkreis 220 zum Speichern und Integrieren einer Ladung von der Fotodiode 100, und (ii) einen Schrittladungserzeuger 230, der eine Schrittladung auf Basis der Bezugsspannungsniveaus +Vref und –Vref im Gleichlauf mit den Taktsignalen CLK1 und CLK2 erzeugt und die Ladung zum Integralkreis 220 überträgt.
Der Integralkreis 220 umfasst (i) ein rückgekoppeltes kapazitives Element 221 (kapazitiver Widerstand = C11), das einen ersten Anschluss, der elektrisch direkt mit dem Stromausgangsanschluss der Fotodiode 100 verbunden ist, aufweist, (ii) einen Funktionsverstärker 222, der einen Invertiereingangsanschluss, der elektrisch direkt mit dem Stromausgangsanschluss der Fotodiode 100 verbunden ist, einen nicht invertierenden Eingangsanschluss, der mit der Erde verbunden ist, um auf dasselbe Spannungsniveau eingestellt zu werden, wie die Kathode der Fotodiode, und einen Ausgangsanschluss, der mit dem zweiten Anschluss des rückgekoppelten kapazitiven Elements 221 verbunden ist, aufweist, und (iii) einen Schalter 223, der einen ersten Anschluss, der mit dem Invertiereingabeanschluss des Funktionsverstärkers 222 verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des Funktionsverstärkers 222 verbunden ist, aufweist und sich in Reaktion auf ein Rückstellsignal RST öffnet/schließt.
Der Schrittladungsgenerator 230 umfasst (i) einen Schalter 231, der über seinen ersten Anschluss das Bezugsspannungsniveau +Vref empfängt und sich in Reaktion auf das Signal D1 öffnet/schließt, (ii) einen Schalter 232, der über seinen ersten Anschluss das Bezugsspannungsniveau –Vref empfängt und sich in Reaktion auf das Umkehrsignal D1* öffnet/schließt, (iii) einen Schalter 233, der über einen ersten Anschluss geerdet ist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt, (iv) einen Schalter 234, der über einen ersten Anschluss geerdet ist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt, (v) ein kapazitives Schrittladungserzeugungselement 235 (kapazitiver Widerstand = C12), das einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 233 verbunden ist, und einen zweiten Anschluss der mit dem zweiten Anschluss des Schalters 234 verbunden ist, aufweist, (vi) einen Schalter 236, der einen ersten Anschluss, der mit dem ersten Anschluss des kapazitiven Schrittladungserzeugungselements 235 verbunden ist, und einen zweiten Anschluss, der mit dem Eingangsanschluss des Funktionsverstärkers 222 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt, und (vii) einen Schalter 237, der einen ersten Anschluss, der mit den zweiten Anschlüssen der Schalter 231 und 232 verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des kapazitiven Schrittladungserzeugungselement verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt.
Der Binärabtastkreis 400 umfasst einen Flip-Flop-Schalter der Type D, der das Vergleichsergebnissignal CMP über sein Dateneingangssignal empfängt, das Taktsignal CLK1 über seinen Schaltanschluss empfängt, das Vergleichsergebnissignal CMP in Reaktion auf die Anstiegsflanke des Taktsignals CLK1 abtastet und das abgetastete Signal über seinen Datenausgangsanschluss ausgibt, und durch das Rückstellsignal RST zurückgestellt werden kann.
Der Schrittladungserzeugungsregelkreis 460 umfasst einen Wechselrichter zum Empfangen und Umkehren des Signals D1 und Ausgeben des Umkehrsignals.
2 ist ein Schaltplan, der die Anordnung des digitalen Filterkreises 500 zeigt. Wie in 2 gezeigt, umfasst der digitale Filterkreis 500 (i) einen Zähler 510, der das Taktsignal CLK1 über seinen Schaltanschluss empfängt, das Taktsignal CLK1 zählt, den Zählwert ausgibt und durch das Rückstellsignal RST zurückgestellt werden kann, (ii) ein Datentabelle 520, die ein Zählwertsignal CNT, das vom Zähler 510 ausgegeben wird, empfängt und gewichtete Daten DWT, die es durch Gewichtung des Zählwerts erhält, ausgibt, (iii) einen Multiplikator 530, der die gewichteten Daten DWT und das Signal D1 empfängt, das Produkt des Zählwerts und des Signals D1 errechnet und ein Produktsignal D2 ausgibt, (iv) eine Addierschaltung 540, die das Produktsignal D2 über ihren ersten Dateneingangsanschluss empfängt, die Summe aus Signal D2 und einem Datensignal D3, das sie über ihren zweiten Eingangsanschluss empfängt, berechnet und ein Summensignal DS ausgibt, und (v) einen Haltekreis 550, der das Summensignal DS festhält und das Datensignal D3 ausgibt.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erzielt digitale Daten, die der Lichtintensität der Fotodiode 100 entsprechen, wie folgt. 3 ist ein Zeitdiagramm, das die Arbeitsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge stellt der Grundtaktgeberkreis 610 das Rückstellsignal RST auf logisches Wahrheitsniveau, um den Schalter 223 zu schließen und dadurch die im rückgekoppelten kapazitiven Element 221 gespeicherte Ladung zu löschen und um die Zählwertausgabe des Zählers 510 auf Null zurückzustellen.
Der Kreis 610 stellt auch den Binärabtastkreis 400 zurück. Dadurch schließt sich der Schalter 232.
Der Kreis 610 stellt dann das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Wenn die Fotodiode 100 im Festkörperbildaufnahmegerät dieser Ausführung Licht empfängt, wird eine Ladung, die der empfangenen Lichtmenge entspricht, erzeugt, und als Stromsignal ausgegeben. Dieses Stromsignal wird vom Integralkreis 220 aufgenommen, der aus dem rückgekoppelten kapazitiven Element 221 und dem Funktionsverstärker 222 besteht, und wird gespeichert und integriert.
Da der Signalausgangsanschluss der Fotodiode 100, der erste Anschluss des rückgekoppelten kapazitiven Elements 221 und der Signaleingangsanschluss des Funktionsverstärkers 222 elektrisch direkt miteinander verbunden sind, und da der Stromintegraleffekt ursprünglich nicht von der Ausgleichsspannung beeinflusst ist, ist die Spannungswertausgabe als Ergebnis der Integraloperation frei von jeglichem Einfluss durch die Ausgleichsspannung.
Andererseits schließen sich, wenn sich das Taktsignal CLK1, das vom Grundtaktgeberkreis 610 eingespeist wird, auf logisches Wahrheitsniveau ändert, im Schrittladungserzeuger 230 die Schalter 233 und 234, und das Spannungsniveau über den beiden Anschlüssen des kapazitiven Schrittladungserzeugungselements 235 stellt sich auf Erdspannungsniveau ein. Infolgedessen wird die Ladung, die im kapazitiven Schrittladungserzeugungselement 235 gespeichert werden soll, auf Null gesetzt. Nachdem das Taktsignal CLK1 auf logisches Fehlniveau gewechselt hat und die Schalter 233 und 234 geöffnet sind, wenn das Taktsignal CLK2 auf logisches Wahrheitsniveau gewechselt hat, schließen sich die Schalter 236 und 237. Infolgedessen wird eine Schrittladung Q21, die dem Bezugsspannungsniveau –Vref entspricht, im kapazitiven Schrittladungserzeugungselement 235 erzeugt und zum rückgekoppelten kapazitiven Element 221 übertragen. Man beachte, dass sich die Ladung Q21 ergibt aus: Q21 = C12·(–Vref) (1)
Die Ladung Q21 und eine Ladung Q11, die von der Fotodiode 100 eingegeben wird, bevor das Taktsignal CLK1 auf das zweite logische Wahrheitsniveau wechselt, werden im rückgekoppelten kapazitiven Element 221 gespeichert, und ein Spannungsniveau V11, das in Übereinstimmung mit einer Ladung Q01 als Summe der Ladungen Q21 und Q11 durch die folgende Gleichung gegeben ist, wird ausgegeben, sobald das Taktsignal CLK1 auf das zweite logische Wahrheitsniveau gewechselt hat: V11 = Q01/C11
Der Vergleicher 300 empfängt das Spannungsniveau V11 und vergleicht es mit dem Nullspannungsniveau. Wenn V11 > 0, gibt der Vergleicher 300 „1" als Vergleichsergebnissignal CMP an den Binärabtastkreis 400 aus. Wenn andererseits V11 ≤ 0, gibt der Vergleicher 300 „0" als Vergleichsergebnissignal CMP an den Binärabtastkreis 400 aus.
Der Binärabtastkreis 400 tastet das Vergleichsergebnissignal CMP in Reaktion auf die Anstiegsflanke des Taktsignals CLK1 ab und gibt ein digitales Signal D1 aus.
Der Schrittladungserzeugungsregelkreis 460 empfängt das Signal D1. Der Schrittladungserzeugungsregelkreis 460 gibt das Signal D1 aus, ohne seinen Wert zu verändern, und gibt zusätzlich ein Umkehrsignal D1* aus. Das heißt, der Kreis 460 gibt ein Paar von Signalen aus, von denen sich eines auf logischem Wahrheitsniveau befindet. Das Signalpaar dient als Anweisung zum Schließen eines der Schalter 231 und 232. Genauer gesagt ist das Umkehrsignal D1* auf logischem Wahrheitsniveau, wenn das Vergleichsergebnissignal CMP „0" ist, und das Bezugsspannungsniveau –Vref dient als Bezugsspannungsniveau beim Erzeugen einer Schrittladung; wenn das Vergleichsergebnissignal CMP „1" ist, befindet sich das Signal D1 auf logischem Wahrheitsniveau, und das Bezugsspannungsniveau +Vref dient als Bezugsspannungsniveau beim Erzeugen einer Schrittladung.
Die Beschreibung wird fortgesetzt unter der Annahme, dass V11 > 0 beträgt, wenn das Taktsignal CLK1 zum zweiten Mal auf logisches Wahrheitsniveau gewechselt hat.
Der digitale Filterkreis 500 empfängt das Signal D1 (= "1"). Der Zähler 510 zählt das Taktsignal CLK1, und die Datentabelle 520 gibt die gewichteten Daten DWT für das Signal D1 zu diesem Zeitpunkt aus. Der Multiplikator 530 berechnet das Produkt der gewichteten Daten DWT und 1 als Wert des Signals D1 und gibt ein Produktwertsignal D2 mit dem Wert der gewichteten Daten DWT als Produktwert aus. Die Addierschaltung 540 empfängt das Produktwertsignal D2 und berechnet die Summe des Eingabeproduktwerts und der vorherigen Summe, die im Haltekreis 550 gehalten ist, und gibt die Summe als Summensignal DS aus. Der Haltekreis 550 hält das Berechungsergebnis und gibt es als Signal D3 aus.
Wenn das Taktsignal CLK1 zum zweiten Mal auf logisches Wahrheitsniveau gewechselt hat, schließen sich die Schalter 233 und 234 und das Spannungsniveau über den beiden Anschlüssen des kapazitiven Schrittladungserzeugungselements 235 ist auf Erdspannungsniveau eingestellt. Als Folge davon stellt sich die Ladung, die im kapazitiven Schrittladungserzeugungselement 235 gespeichert werden soll, auf Null. Nachdem das Taktsignal CLK1 auf logisches Fehlniveau gewechselt hat und die Schalter 233 und 234 geöffnet sind, schließen sich die Schalter 236 und 237, sobald das Taktsignal CLK2 auf logisches Wahrheitsniveau wechselt. Folglich wird im kapazitiven Schrittladungserzeugungselement 235 eine Schrittladung Q22, die dem Bezugsspannungsniveau +Vref entspricht, erzeugt und zum rückgekoppelten kapazitiven Element 221 übertragen. Man beachte dass sich die Ladung Q22 ergibt aus: Q22 = C12·(+Vref) (2)
Zusätzlich zur Ladung Q01 werden die Ladung Q22 und eine Ladung Q12, die von der Fotodiode 100 eingespeist wird, bevor das Taktsignal CLK1 zum dritten Mal auf logisches Wahrheitsniveau wechselt, nachdem es das zweite Mal auf logisches Wahrheitsniveau gewechselt hat, im rückgekoppelten kapazitiven Element 221 gespeichert, und es wird ein Spannungsniveau V12, das sich in Übereinstimmung mit einer Ladung Q02 als Gesamtsumme dieser Ladungen gemäß der folgenden Gleichung ergibt, ausgegeben, sobald das Taktsignal CLK1 zum dritten Mal auf logisches Wahrheitsniveau gewechselt hat: V12 = Q02/C11
Der Schrittladungserzeugungsregelkreis 460 empfängt das Signal D1. Der Schrittladungserzeugungsregelkreis 460 gibt das Signal D1 aus, ohne seinen Wert zu verändern, und gibt zusätzlich ein Umkehrsignal D1* aus.
Die Beschreibung wird fortgesetzt unter der Voraussetzung, dass V11 ≤ 0 ist, wenn das Taktsignal CLK1 zum dritten Mal auf logisches Wahrheitsniveau gewechselt hat.
Der digitale Filterkreis 500 empfängt das Signal D1 (= „0"). Der Zähler 510 zählt das Taktsignal CLK1 und die Datentabelle 520 gibt gewichtete Daten DWT für das Signal D1 zu diesem Zeitpunkt aus. Der Multiplikator 530 berechnet das Produkt der gewichteten Daten DWT und 0 als Wert des Signals D1 und gibt ein Produktwertsignal D2 mit einem Wert „0" als Produktwert aus. Die Addierschaltung 540 empfängt das Produktwertsignal D2 und berechnet die Summe des Eingangsproduktwerts und der Summe, die zuvor im Haltekreis 550 gehalten worden ist, und gibt die Summe als Summensignal DS aus. Der Haltekreis 550 hält das Berechnungsergebnis und gibt es als Signal D3 aus.
Danach wird für eine Zeitdauer, die der erforderlichen Abtasttiefe des Analog-Digital-Wandlungsergebnisses entspricht, ein serielles Digitalsignal, das man durch Σ-Deltamodulation des Stromsignals, das von der Fotodiode 100 eingespeist wird, durch den Σ-Deltamodulator 210, Binarisieren des Modulationsergebnisses durch den Vergleicher 300 und Abtasten des Binärsignals durch den Binärabtastkreis erhält, digital gefiltert und vom digitalen Filterkreis 500 verarbeitet, wodurch man ein Analog-Digital-Wandlungsergebnis erhält. Auf diese Weise kann ein Analog-Digital-Wandlungsergebnis frei von jeglicher Beeinflussung durch die Ausgleichsspannung erzielt werden.
Man beachte, dass die Zeitspanne, die der erforderlichen Abtasttiefe des Analog-Digital-Wandlungsergebnisses entspricht, einer Zeitdauer von 2^N Mal dem Zyklus des Taktsignals CLK1 entspricht, wenn eine Abtasttiefe von N Bit gefordert ist.
Die kapazitiven Widerstände C11 und C12 werden in Übereinstimmung mit dem Strombereich der Fotodiode 100 hinsichtlich Umwandlungspräzision und -Geschwindigkeit ausgewählt. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Ersatzweise kann auch eine Mehrzahl von Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert wird, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und ähnlichem sequenziell auszuwählen und auszulesen.
Zweite Ausführungsform
4 ist ein Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Bei dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Σ-Deltamodulation unter Verwendung von zwei Σ-Deltamodulatoren. Wie in 4 gezeigt, umfasst das Festkörperbildaufnahmegerät dieser Ausführungsform (a) eine Fotodiode 100, deren Kathode mit der Erde verbunden ist und die eine Ladung in Übereinstimmung mit der empfangenen Lichtmenge erzeugt und die Ladung über die Anode ausgibt, (b) einen Σ-Deltamodulator 210, der die Stromsignalausgabe von der Fotodiode 100 empfängt und die Eingangsladung integriert und Σ-Delta-moduliert, (c) einen Signalabtastkreis 240, der ein moduliertes Signal MS1, das vom Σ-Deltamodulator 210 ausgegeben wird, empfängt und abtastet, (d) einen Σ-Deltamodulator 251, der das Abtastsignal, das vom Signalabtastkreis 240 ausgegeben wird, integriert und Σ-Delta-moduliert, (e) einen Vergleicher 300, der das Spannungsniveau eines modulierten Signals MS2, das vom Σ-Deltamodulator 251 ausgegeben wird, mit dem Erdspannungsniveau vergleicht und ein binäres Vergleichsergebnissignal CMP ausgibt, das dem Vergleichsergebnis entspricht, (f) einen Binärabtastkreis 400, der das Vergleichsergebnissignal CMP empfängt, das Signal CMP im Gleichlauf mit einem Taktsignal CLK1 abtastet und ein binäres Digitalsignal D1 ausgibt, (g) einen Schrittladungserzeugungsregelkreis 470, der das Signal D1 empfängt und das Signal D1 und ein Umkehrsignal D1* des Signals D1 an die Σ-Deltamodulatoren 210 und 251 ausgibt, (h) einen digitalen Filterkreis 500, der das digitale Signal D1 empfängt und das Signal D1 digital filtert, um ein Analog-Digital-Wandlungsergebnis zu erhalten, und (i) einen Grundtaktgeberkreis 620, der ein Taktsignal CLK1 und ein Taktsignal CLK2 erzeugt, wobei sich das Signal CLK2 auf logischem Fehlniveau befindet, wenn sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, und das während einer Zeitspanne, die im Zeitraum des logischen Fehlniveaus des Taktsignals CLK1 enthalten ist, auf logisches Wahrheitsniveau wechselt, wobei der Grundtaktgeberkreis die Taktsignale CLK1 und CLK2 zum Σ-Deltamodulator 210, zum Signalabtastkreis 240 und zum Σ-Deltamodulator 251 ausgibt, und das Taktsignal CLK1 und ein Rückstellsignal zum Binärabtastkreis 400 ausgibt.
Die Anordnung des Festkörperbildaufnahmegeräts dieser Ausführungsform ist im Wesentlichen dieselbe wie die der ersten Ausführungsform, außer dass das Gerät des Weiteren den Signalabtastkreis 240 und den Σ-Deltamodulator 251, die zwischen dem Σ-Deltamodulator 210 und dem Vergleicher 300 angeordnet sind, umfasst.
Der Signalabtastkreis 240 umfasst (i) einen Schalter 241, der einen ersten Anschluss, der mit dem Ausgangsanschluss des Σ-Deltamodulators 210 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt, und (ii) ein kapazitives Signalübertragungselement 242 (kapazitiver Widerstand = C21), das einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 241 verbunden ist, und einen zweiten Anschluss, der mit dem ersten Eingangsanschluss des Σ-Deltamodulators 251 verbunden ist, aufweist.
Der Σ-Deltamodulator 251 umfasst (i) einen Integralkreis 260, der eine Ladung vom Signalabtastkreis 240 speichert und integriert, und (ii) einen Schrittladungserzeuger 270, der auf Basis der Bezugsspannungsniveaus +Vref und +Vref im Gleichlauf mit dem Taktsignal CLK2 eine Schrittladung erzeugt und die Ladung zum Integralkreis 260 überträgt.
Der Integralkreis 260 umfasst (i) einen Rückkopplungskapazitätskreis 261, der einen ersten Anschluss, der mit dem Signalausgabeanschluss des Signalabtastkreises 240 verbunden ist, aufweist, und (ii) einen Funktionsverstärker 262, der einen Umkehreingangsanschluss, der als Signaleingangsanschluss in Verbindung mit dem Signalaungangsanschluss des Signalabtastkreises 240 dient, einen Nichtumkehreingangsanschluss, der mit der Erde verbunden ist, und einen Ausgangsanschluss, der mit dem zweiten Anschluss des Rückkopplungskapazitätskreises 261 verbunden ist, aufweist.
Der Rückkopplungskapazitätskreis 261 umfasst (i) ein rückgekoppeltes kapazitives Element 263 (kapazitiver Widerstand = C22), das einen ersten Anschluss, der mit dem Signaleingangsanschluss des Funktionsverstärkers 262 verbunden ist, aufweist, (ii) einen Schalter 264, der einen ersten Anschluss, der mit dem zweiten Anschluss des rückgekoppelten kapazitiven Elements 263 verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des Funktionsverstärkers 262 verbunden ist, aufweist und sich in Reaktion auf ein Umkehrsignal CLK1* des Taktsignals CLK1 oder ein Rückstellsignal RST öffnet/schließt, und (iii) einen Schalter 265, der einen ersten Anschluss, der mit dem Signaleingangsanschluss des Funktionsverstärkers 262 verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des Funktionsverstärkers 262 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK1 oder das Rückstellsignal öffnet/schließt.
Der Schrittladungserzeuger 270 umfasst (i) einen Schalter 271, der über seinen ersten Anschluss das Bezugsspannungsniveau +Vref empfängt und sich in Reaktion auf das Ausgangssignal D1 vom Binärabtastkreis 400 öffnet/schließt, (ii) einen Schalter 272, der über seinen ersten Anschluss das Bezugsspannungsniveau –Vref empfängt und sich in Reaktion auf das Umkehrsignal D1* des Ausgangssignals vom Binärabtastkreis 400 öffnet/schließt, und (iii) einen Schalter 273, der einen ersten Anschluss, der mit den zweiten Anschlüssen der Schalter 271 und 272 verbunden ist, und einen zweiten Anschluss, der mit dem ersten Anschluss des kapazitiven Signalübertragungselements 242 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erzielt digitale Daten, die der Lichtintensität der Fotodiode 100 entspricht, wie folgt. 5 ist ein Zeitdiagramm, das die Vorgangsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge stellt der Grundtaktgeberkreis 620 das Rückstellsignal RST auf logisches Wahrheitsniveau, um einen Schalter 223 und die Schalter 264 und 265 zu schließen, um dadurch die gespeicherten Ladungen in einem rückgekoppelten kapazitiven Element 221 und dem rückgekoppelten kapazitiven Element 263 zu löschen und die Zählwertausgabe eines Zählers 510 auf Null zurückzustellen.
Des Weiteren stellt der Kreis 620 auch den Binärabtastkreis 400 zurück. In der Folge schließt sich ein Schalter 232.
Danach stellt der Kreis 620 das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Wenn beim Festkörperbildaufnahmegerät dieser Ausführungsform die Fotodiode 100 Licht empfängt, wird eine Ladung, die der empfangenen Lichtmenge entspricht, erzeugt und als ein Stromsignal ausgegeben. Dieses Stromsignal wird durch den Σ-Deltamodulator 210 Σ-Delta-moduliert, um ein moduliertes Signal MS1 auszugeben, wie bei der ersten Ausführungsform beschrieben worden ist.
Normalerweise ändert sich bei der Σ-Deltamodulation unter Verwendung eines einzelnen Σ-Deltamodulators aufgrund der Stromausstrahlung der Fotodiode das Ausgangsbezugsspannungsniveau.
Der Signalabtastkreis 240 empfängt das modulierte Signal MS1. Der Schalter 241 des Signalabtastkreises 240 schließt sich, wenn das Taktsignal CLK1 auf logisches Wahrheitsniveau gewechselt hat, und speichert eine Ladung Q31, die dem Spannungsniveauwert des modulierten Signals MS1 entspricht, im kapazitiven Signalübertragungselement 242. Während der Zeitdauer, in der sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, ist der Schalter 265 geschlossen und die Eingangs- und Ausgangsanschlüsse des Funktionsverstärkers 262 sind kurzgeschlossen. Da der Schalter 264 jedoch geöffnet ist, bleibt die im rückgekoppelten kapazitiven Element 263 gespeicherte Ladung erhalten.
Wenn das Taktsignal CLK1 auf logisches Fehlniveau gewechselt hat, wechselt das Umkehrsignal CLK1* auf logisches Wahrheitsniveau, die Schalter 241 und 265 öffnen sich und der Schalter 264 schließt sich.
Wenn dann das Taktsignal CLK2 auf logisches Wahrheitsniveau gewechselt hat, schließt sich der Schalter 273, und eine Schrittladung Q32 wird erzeugt. Wenn das Signal D1 „0" ist, da der Schalter 272 geschlossen und –Vref ausgewählt ist, ergibt sich die Schrittladung Q32 aus: Q32 = C21·(–Vref) (3)
Wenn andererseits das Signal D1 „1" ist, da der Schalter 271 geschlossen und +Vref ausgewählt ist, ergibt sich die Ladung Q32 aus: Q32 = C21·(+Vref) (4)
Auf diese Weise wird eine Ladung Q03 als Summe der Ladungen Q31 und Q32 zum rückgekoppelten kapazitiven Element 263 übertragen. Ein Spannungsniveau V21, das sich aus der folgenden Gleichung in Übereinstimmung mit einer Ladung Q04 als Summe der Ladung Q03 und einer Ladung, die bisher im rückgekoppelten kapazitiven Element 263 gespeichert ist, ergibt, wird als ein moduliertes Signal MS2 ausgegeben: V21 = Q04/C22
Während der Abtastperiode des modulierten Signals MS1 durch den Signalabtastkreis 240, das heißt, während der Zeitspanne, in der sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, ist der Schalter 265 geschlossen, die Eingangs- und Ausgangsanschlüsse des Funktionsverstärkers 262 sind kurzgeschlossen und eine Ausgleichsspannung wird erzeugt. Da während dieser Periode jedoch der Schalter 264 geschlossen ist, bleibt die Ladung, die in rückgekoppelten kapazitiven Element 263 gespeichert ist, erhalten. Da des Weiteren der zweite Anschluss des kapazitiven Signalübertragungselements 242 weiterhin mit dem Eingangsanschluss des Funktionsverstärkers 262 verbunden bleibt, bleibt er mit der Ausgleichsspannung belegt. Daher tritt keine Beeinflussung durch die Ausgleichsspannung auf, nachdem sich der Schalter 265 geöffnet hat, sogar wenn sich der Schalter 264 in Reaktion auf das Umkehrsignal CLK1* geschlossen hat und in den Zustand zum Speichern einer Ladung im rückgekoppelten kapazitiven Element 263 übergegangen ist. Auf diese Weise kann eine ausgleichsfreie Σ-Deltamodulation erzielt werden.
Der Vergleicher 300 empfängt die modulierte Signalausgabe MS2 vom Σ-Deltamodulator 251, und danach erhält man wie bei der ersten Ausführungsform ein Analog-Digital-Wandlungsergebnis ohne jegliche Beeinflussung durch die Ausgleichsspannung.
Die kapazitiven Widerstände C11 und C12 werden wie bei der ersten Ausführungsform hinsichtlich der Umwandlungspräzision und -Geschwindigkeit in Übereinstimmung mit dem Strombereich der Fotodiode 100 ausgewählt. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Wie bei der ersten Ausführungsform kann alternativ auch eine Mehrzahl an Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert ist, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und ähnlichem wie bei der ersten Ausführungsform sequenziell auszuwählen und auszulesen.
Dritte Ausführungsform
6 ist Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt. Bei dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Σ-Deltamodulatoon unter Verwendung von zwei Σ-Deltamodulatoren wie bei der zweiten Ausführungsform. Wie in 6 gezeigt, ist die Anordnung dieser Ausführungsform im Wesentlichen dieselbe wie die der zweiten Ausführungsform, außer dass ein Signalabtastkreis 244 und ein Σ-Deltamodulator 252 verwendet wird.
Der Signalabtastkreis 244 umfasst (i) einen Schalter 245, der einen ersten Anschluss, der mit dem Ausgangsanschluss eines Σ-Deltamodulators 210 verbunden ist, aufweist und sich in Reaktion auf ein Taktsignal CLK1 öffnet/schließt, (ii) ein kapazitives Signalübertragungselement 246, das einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 245 verbunden ist, aufweist, (iii) einen Schalter 247, der einen ersten Anschluss, der mit dem zweiten Anschluss des kapazitiven Signalübertragungselement 246 verbunden ist, und einen zweiten Anschluss, der mit dem Signaleingangsanschluss des Σ-Deltamodulators 252 verbunden ist, aufweist und sich in Reaktion auf ein Taktsignal CLK2 öffnet/schließt, (iv) einen Schalter 248, der einen ersten Anschluss, der mit der Erde verbunden ist, und einen zweiten Anschluss, der mit dem ersten Anschluss des kapazitiven Signalübertragungselements 246 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt, und (v) einen Schalter 249, der einen ersten Anschluss, der mit der Erde verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des kapazitiven Signalübertragungselements verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt.
Der Σ-Deltamodulator 252 umfasst (i) einen Integralkreis 280, der die Ladung vom Signalabtastkreis 244 speichert und integriert, und (ii) einen Schrittladungserzeuger 290, der auf Basis der Bezugsspannungsniveaus +Vref und –Vref im Gleichlauf mit den Taktsignalen CLK1 und CLK2 eine Schrittladung erzeugt und die Ladung zum Integralkreis 180 überträgt.
Der Integralkreis 280 umfasst (i) ein rückgekoppeltes kapazitives Element 281 (kapazitiver Widerstand = C23), das einen ersten Anschluss, der mit dem Ausgangsanschluss des Signalabtastkreises 244 verbunden ist, aufweist, (ii) einen Funktionsverstärker 282, der einen Umkehreingangsanschluss, der als Signaleingangsanschluss verbunden mit dem Ausgangsanschluss des Signalabtastkreises 244 verbunden ist, einen Nichtumkehreingangsanschluss, der mit der Erde verbunden ist, und einen Ausgangsanschluss, der mit dem zweiten Anschluss des rückgekoppelten kapazitiven Elements 281 verbunden ist, aufweist, und (iii) einen Schalter 283, der einen ersten Anschluss, der mit dem Eingangsanschluss des Funktionsverstärkers 282 verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des Funktionsverstärkers 282 verbunden ist, aufweist und sich in Reaktion auf ein Rückstellsignal RST öffnet/schließt.
Der Schrittladungserzeuger 290 umfasst (i) einen Schalter 291, der über seinen ersten Anschluss das Bezugsspannungsniveau +Vref empfängt und sich in Reaktion auf ein Signal D1 öffnet/schließt, (ii) einen Schalter 292, der über seinen ersten Anschluss das Bezugsspannungsniveau –Vref empfängt und sich in Reaktion auf ein Umkehrsignal D1* öffnet/schließt, (iii) einen Schalter 293, der einen ersten Anschluss, der mit der Erde verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt, (iv) einen Schalter 294, der einen ersten Anschluss, der mit der Erde verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK1 öffnet/schließt, (v) ein kapazitives Schrittladungserzeugungselement 295 (kapazitiver Widerstand = C24), das einen ersten Anschluss, der mit dem zweiten Anschluss des Schalters 293 verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des Schalters 294 verbunden ist, aufweist, (vi) einen Schalter 296, der einen ersten Anschluss, der mit dem ersten Anschluss des kapazitiven Schrittladungserzeugungselement 295 verbunden ist, und einen zweiten Anschluss, der mit dem Umkehreingangsanschluss des Funktionsverstärkers 282 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt, und (vii) einen Schalter 297, der einen ersten Anschluss, der mit den zweiten Anschlüssen der Schalter 291 und 292 verbunden ist, und einen zweiten Anschluss, der mit dem zweiten Anschluss des kapazitiven Schrittladungserzeugungselements 295 verbunden ist, aufweist und sich in Reaktion auf das Taktsignal CLK2 öffnet/schließt.
Insbesondere weisen die Σ-Deltamodulatoren 210 und 252 dieselbe Schaltungsanordnung auf und sind miteinander über den Signalabtastkreis in Serie geschaltet, um eine quadratisches Σ-Deltamodulation zu erzielen.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erhält digitale Daten, die der Lichtintensität einer Fotodiode 100 entsprechen, wie folgt. 7 ist ein Zeitdiagramm, das die Vorgangsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge stellt der Grundtaktgeberkreis 610 das Rückstellsignal RST auf logisches Wahrheitsniveau, um einen Schalter 223 und den Schalter 283 zu schließen, um dadurch die gespeicherten Ladungen in einem rückgekoppelten kapazitiven Element 221 und dem rückgekoppelten kapazitiven Element 281 zu löschen und den Zählwert, der von einem Zählers 510 ausgegeben wird, auf Null zurückzustellen.
Des Weiteren stellt der Kreis 610 auch den Binärabtastkreis 400 zurück. In der Folge schließt sich ein Schalter 232.
Danach stellt der Kreis 610 das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Wenn beim Festkörperbildaufnahmegerät dieser Ausführungsform die Fotodiode 100 Licht empfängt, wird eine Ladung, die der empfangenen Lichtmenge entspricht, erzeugt und als ein Stromsignal ausgegeben. Dieses Stromsignal wird durch den Σ-Deltamodulator 210 Σ-Delta-moduliert, um ein moduliertes Signal MS1 auszugeben, wie bei der ersten Ausführungsform beschrieben worden ist.
Das modulierte Signal MS1 wird zum Signalabtastkreis 244 übertragen. Die Schalter 245 und 249 im Signalabtastkreis 244 sind geschlossen, wenn das Taktsignal CLK1 auf logisches Wahrheitsniveau gewechselt hat, und speichern ein Ladung Q41, die dem Spannungsniveauwert des modulierten Signals MS1 im kapazitiven Signalübertragungselement 246 entspricht.
Des Weiteren schließen sich die Schalter 293 und 294, wenn das Taktsignal CLK1 auf logisches Wahrheitsniveau gewechselt hat, und die Ladung im kapazitiven Schrittladungserzeugungselement 295 wird auf 0 zurückgestellt.
Nachdem das Taktsignal CLK1 auf logisches Fehlniveau gewechselt hat und sich die Schalter 245 und 249 geöffnet haben, wenn das Taktsignal CLK2 auf logisches Wahrheitsniveau gewechselt hat, schließen sich die Schalter 247 und 248 und die Ladung Q41 wird zum rückgekoppelten kapazitiven Element 281 übertragen. Außerdem sind die Schalter 296 und 297 geschlossen, nachdem das Taktsignal CLK1 auf logisches Fehlniveau gewechselt hat und sich die Schalter 293 und 294 geöffnet haben, wenn das Taktsignal CLK2 auf logisches Wahrheitsniveau gewechselt hat, und eine Schrittladung Q42 wird im kapazitiven Schrittladungserzeugungselement 295 erzeugt. Wenn das Signal D1 „0" ist, da der Schalter 292 geschlossen und –Vref ausgewählt ist, ergibt sich die Schrittladung Q42 aus: Q42 = C24·(–Vref) (5)
Wenn andererseits das Signal D1 „1" ist, da der Schalter 291 geschlossen und +Vref ausgewählt ist, ergibt sich die Schrittladung Q42 aus: Q42 = C24·(+Vref) (6)
Auf diese Weise wird eine Ladung Q05 als Summe der Ladungen Q41 und Q42 zum rückgekoppelten kapazitiven Element 281 übertragen. Ein Spannungsniveau V31, das sich in Übereinstimmung mit einer Ladung Q06 als Summe der Ladung Q05 und der bisher im rückgekoppelten kapazitiven Element 281 gespeicherten Ladung aus der folgenden Gleichung ergibt, wird als moduliertes Signal MS2 ausgegeben: V31 = Q06/C23
Während der Abtastdauer des modulierten Signals MS1 durch den Signalabtastkreis 244, das heißt, während sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, wenn die Schalter 245 und 249 im Signalabtastkreis 244 in Reaktion auf das Taktsignal CLK1 geschlossen sind, um das Ausgangssignal MS1 vom Σ-Deltamodulator 210 abzutasten, ist der zweite Anschluss des kapazitiven Signalübertragungselements 246 mit der Erde verbunden. Andererseits ist der erste Anschluss des kapazitiven Signalübertragungselements 246 mit der Erde verbunden, nachdem sich die Schalter 245 und 249 geöffnet haben, während sich die Schalter 247 und 248 in Reaktion auf das Taktsignal CLK2 geschlossen haben, um eine Ladung zum rückgekoppelten kapazitiven Element 281 zu übertragen. Dementsprechend entsteht kein Ausgleichsspannungsunterschied zwischen den Abtast- und Ladungsübertragungszuständen, und die Σ-Deltamodulation kann frei von jeglicher Beeinflussung durch die Ausgleichsspannung erfolgen.
Nachdem das vom Σ-Deltamodulator 252 ausgegebene modulierte Signal MS2 von einem Vergleicher 300 empfangen worden ist, erhält man ein Analog-Digital-Wandlungsergebnis ohne jegliche Beeinflussung durch die Ausgleichsspannung, wie bei der ersten Ausführungsform.
Die kapazitiven Widerstände C11 und C12 werden in Übereinstimmung mit dem Strombereich der Fotodiode 100 hinsichtlich Umwandlungspräzision und -Geschwindigkeit ausgewählt wie bei der ersten Ausführungsform. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Ersatzweise kann wie bei der ersten Ausführungsform auch eine Mehrzahl von Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert ist, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und ähnlichem sequenziell auszuwählen und auszulesen wie bei der ersten Ausführungsform.
Vierte Ausführungsform
8 ist Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der vierten Ausführungsform der vorliegenden Erfindung zeigt. Bei dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Σ-Deltamodulation unter Verwendung eines einzelnen Σ-Deltamodulators. Wie in 8 gezeigt, umfasst das Festkörperbildaufnahmegerät dieser Ausführungsform (a) eine Fotodiode, deren Kathode mit der Erde verbunden ist, und die in Übereinstimmung mit der empfangenen Lichtmenge eine Ladung erzeugt und die Ladung an der Anode abgibt, (b) einen Dunkelstrombeseitigungskreis 700, zum Beseitigen von Dunkelströmen der Fotodiode 100, (c) einen Σ-Deltamodulator 210, der das von der Fotodiode 100 ausgegebene Stromsignal empfängt und die Eingangsladung integriert und Σ-Delta-moduliert, (d) einen Vergleicher 300, der ein moduliertes Signal MS, das vom Σ-Deltamodulator 210 ausgegeben worden ist, empfängt, das Spannungsniveau des modulierten Signals MS mit dem Erdspannungsniveau vergleicht und ein binäres Vergleichsergebnissignal CMP, das dem Vergleichsergebnis entspricht, ausgibt, (e) einen Binärabtastkreis 400, der das Vergleichsergebnissignal CMP empfängt, das Signal CMP im Gleichlauf mit einem Taktsignal CLK1 abtastet und ein binäres Digitalsignal D1 ausgibt, (f) einen Schrittladungserzeugungsregelkreis 460, der das Signal D1 empfängt und das Signal D1 und ein Umkehrsignal D1* des Signals D1 zum Σ-Deltamodulator 210 ausgibt, (g) einen digitalen Filterkreis 500, der das digitale Signal D1 empfängt und das Signal D1 digital filtert, um ein Analog-Digital-Wandlungsergebnis zu erhalten, und (h) einen Grundtaktgeberkreis 610, der ein Taktsignal CLK1 und ein Taktsignal CLK2 erzeugt, wobei sich das Signal CLK2 auf logischem Fehlniveau befindet, wenn sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, und das während einer Zeitspanne, die im Zeitraum des logischen Fehlniveaus des Taktsignals CLK1 enthalten ist, auf logisches Wahrheitsniveau wechselt, wobei der Grundtaktgeberkreis die Taktsignale CLK1 und CLK2 zum Σ-Deltamodulator 210 ausgibt, und das Taktsignal CLK1, ein Rückstellsignal RST und ein Stromhalteanweisungssignal IH zum Binärabtastkreis 400 und zum digitalen Filterkreis 500 ausgibt.
Das heißt, man erhält das Festkörperbildaufnahmegerät dieser Ausführungsform, indem man zur ersten Ausführungsform einen Dunkelstrombeseitigungskreis 700 hinzufügt.
Der Dunkelstrombeseitigungskreis 700 umfasst (i) einen Feldeffekttransistor (FET) 710, wie zum Beispiel einen MOS-FET, der einen Eingangsanschluss, der mit dem Signaleingangsanschluss eines ersten Funktionsverstärkers 222 verbunden ist, und einen Ableitungsabschluss, der mit der Erde verbunden ist, aufweist, (ii) ein kapazitives Dunkelstromspeicherelement 720, das einen ersten Anschluss, der mit dem Steueranschluss des FET 710 verbunden ist, und einen zweiten Anschluss, der mit der Erde verbunden ist, aufweist, und (iii) einen Stromhalteschalter 730, der einen ersten Schluss, der mit dem ersten Anschluss des kapazitiven Dunkelstromspeicherelements 720 verbunden ist, und einen zweiten Anschluss, der mit dem Ausgangsanschluss des Funktionsverstärkers 222 verbunden ist, aufweist und sich in Reaktion auf das Stromhalteanweisungssignal IH öffnet/schließt.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erhält digitale Daten, die der Lichtintensität einer Fotodiode 100 entsprechen, wie folgt. 9 ist ein Zeitdiagramm, das die Vorgangsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge ist die Fotodiode in den nicht Licht empfangenden Zustand versetzt, und das Rückstellsignal RST ist vorübergehend auf logisches Wahrheitsniveau eingestellt. Danach wird das Stormhalteanweisungssignal IH auf logisches Wahrheitsniveau eingestellt, um den Stromhalteschalter 730 zu schließen, wodurch von der Fotodiode 100 erzeugte Dunkelströme in einen Integralkreis 220 eingespeist werden. Beim Empfangen der Dunkelströme gibt der Integralkreis 220 ein Spannungssignal aus, das der Dunkelstrommenge entspricht, und dieses Spannungssignal wird an den Steueranschluss des FET 710 angelegt. Wenn dieses Spannungssignal an den Steueranschluss des FET 710 angelegt ist, fließen die Dunkelströme durch den Eingangs-Ausgangs-Pfad des FET 710.
Öffnet sich dann der Schalter 730, wird eine Spannung, die in dem Augenblick erzeugt wird, im kapazitiven Element 720 gehalten, wonach Dunkelströme von den Strömen, die in den Funktionsverstärker 222 eingegeben werden sollen, entfernt werden.
Der Grundtaktgeberkreis 610 stellt das Rückstellsignal RST auf logisches Wahrheitsniveau, um einen Schalter 223 zu schließen, um dadurch die gespeicherten Ladungen in einem rückgekoppelten kapazitiven Element 221 zu löschen und die Zählwertausgabe, die ein Zähler 510 ausgibt, auf Null zurückzustellen.
Des Weiteren stellt der Kreis 610 auch den Binärabtastkreis 400 zurück. In der Folge schließt sich ein Schalter 232.
Danach stellt der Kreis 610 das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Danach arbeitet das Gerät auf dieselbe Weise wie bei der ersten Ausführungsform, und man erhält ein Analog-Digital-Wandlungsergebnis frei von jeglicher Beeinflussung durch die Ausgleichsspannung, das eine größere Präzision aufweist, als bei der ersten Ausführungsform.
Die kapazitiven Widerstände C11 und C12 werden in Übereinstimmung mit dem Strombereich der Fotodiode 100 hinsichtlich Umwandlungspräzision und -Geschwindigkeit ausgewählt wie bei der ersten Ausführungsform. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Ersatzweise kann wie bei der ersten Ausführungsform auch eine Mehrzahl von Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert ist, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und ähnlichem sequenziell auszuwählen und auszulesen wie bei der ersten Ausführungsform.
Fünfte Ausführungsform
10 ist Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt. Bei dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Σ-Deltamodulation unter Verwendung von zwei Σ-Deltamodulatoren. Wie in 10 gezeigt, umfasst das Festkörperbildaufnahmegerät dieser Ausführungsform (a) eine Fotodiode 100, deren Kathode mit der Erde verbunden ist, und die in Übereinstimmung mit der empfangenen Lichtmenge eine Ladung erzeugt und die Ladung an der Anode abgibt, (b) einen Σ-Deltamodulator 210, der das von der Fotodiode 100 ausgegebene Stromsignal empfängt und die Eingangsladung integriert und Σ-Delta-moduliert, (c) einen Signalabtastkreis 240, der ein moduliertes Signal MS1, das vom Σ-Deltamodulator 210 ausgegeben worden ist, empfängt und abtastet, (d) einen Σ-Deltamodulator 251, der das abgetastete Signal, das vom Signalabtastkreis 240 ausgegeben wird, integriert und Σ-Delta-moduliert, (e) einen Vergleicher 300, der das Spannungsniveau eines modulierten Signals MS2, das vom Σ-Deltamodulator 251 ausgegeben wird, mit dem Erdspannungsniveau vergleicht und ein binäres Vergleichsergebnissignal CMP, das dem Vergleichsergebnis entspricht, ausgibt, (f) einen Binärabtastkreis 400, der das Vergleichsergebnissignal CMP empfängt, das Signal CMP im Gleichlauf mit einem Taktsignal CLK1 abtastet und ein binäres Digitalsignal D1 ausgibt, (g) einen Schrittladungserzeugungsregelkreis 470, der das Signal D1 empfängt und das Signal D1 und ein Umkehrsignal D1* des Signals D1 zu den Σ-Deltamodulatoren 210 und 251 ausgibt, (h) einen digitalen Filterkreis 500, der das digitale Signal D1 empfängt und das Signal D1 digital filtert, um ein Analog-Digital-Wandlungsergebnis zu erhalten, und (i) einen Grundtaktgeberkreis 620, der ein Taktsignal CLK1 und ein Taktsignal CLK2 erzeugt, wobei sich das Signal CLK2 auf logischem Fehlniveau befindet, wenn sich das Taktsignal CLK1 auf logischem Wahrheitsniveau befindet, und das während einer Zeitspanne, die im Zeitraum des logischen Fehlniveaus des Taktsignals CLK1 enthalten ist, auf logisches Wahrheitsniveau wechselt, wobei der Grundtaktgeberkreis die Taktsignale CLK1 und CLK2 zum Σ-Deltamodulator 210, dem Signalabtastkreis 240 und dem Σ-Deltamodulator 251 ausgibt, und das Taktsignal CLK1 und ein Rückstellsignal RST zum Binärabtastkreis 400 ausgibt.
Die Anordnung des Festkörperbildaufnahmegeräts dieser Ausführungsform ist im Wesentlichen dieselbe wie die der vierten Ausführungsform, außer dass das Gerät des Weiteren zwischen dem Σ-Deltamodulator 210 und dem Vergleicher 300 den Signalabtastkreis 240 und den Σ-Deltamodulator 251 umfasst. Insbesondere erhält man das Festkörperbildaufnahmegerät dieser Ausführungsform, indem man einen Dunkelstrombeseitigungskreis 700 zur zweiten Ausführungsform hinzufügt.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erhält digitale Daten, die der Lichtintensität der Fotodiode 100 entsprechen, wie folgt. 11 ist ein Zeitdiagramm, das die Vorgangsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge ist der Dunkelstrombeseitigungskreis 700 eingestellt wie bei der vierten Ausführungsform. Dann stellt der Grundtaktgeberkreis 620 das Rückstellsignal RST auf logisches Wahrheitsniveau, um die Schalter 223, 264 und 265 zu schließen, um dadurch die gespeicherten Ladungen in den rückgekoppelten kapazitiven Elementen 221 und 263 zu löschen und den Zählwert, den ein Zähler 510 ausgibt, auf Null zurückzustellen.
Des Weiteren stellt der Kreis 620 auch den Binärabtastkreis 400 zurück. In der Folge schließt sich ein Schalter 232.
Danach stellt der Kreis 620 das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Danach arbeitet das Gerät auf dieselbe Weise wie bei der zweiten Ausführungsform, und man erhält ein Analog-Digital-Wandlungsergebnis frei von jeglicher Beeinflussung durch die Ausgleichsspannung, das eine größere Präzision aufweist, als bei der zweiten Ausführungsform.
Die kapazitiven Widerstände C11 und C12 werden in Übereinstimmung mit dem Strombereich der Fotodiode 100 hinsichtlich Umwandlungspräzision und -Geschwindigkeit ausgewählt wie bei der ersten Ausführungsform. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Ersatzweise kann wie bei der ersten Ausführungsform auch eine Mehrzahl von Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert wird, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und dem Schaltumfang einer Schaltung, die mit der Ausgangsseite dieses Felds verbunden ist, wie bei der ersten Ausführungsform sequenziell auszuwählen und auszulesen.
Sechste Ausführungsform
12 ist Schaltplan, der die Anordnung eines Festkörperbildaufnahmegeräts gemäß der sechsten Ausführungsform der vorliegenden Erfindung zeigt. Bei dieser Ausführungsform erfolgt die Analog-Digital-Wandlung durch Σ-Deltamodulation unter Verwendung von zwei Σ-Deltamodulatoren wie bei der fünften Ausführungsform. Wie in 12 gezeigt, ist die Anordnung des Festkörperbildaufnahmegeräts dieser Ausführungsform im Wesentlichen dieselbe wie die der fünften Ausführungsform, außer dass ein Signalabtastkreis 244 und ein Σ-Deltamodulator 252 verwendet sind. Insbesondere erhält man das Festkörperbildaufnahmegerät dieser Ausführungsform, indem man einen Dunkelstrombeseitigungskreis 700 zur dritten Ausführungsform hinzufügt.
Das Festkörperbildaufnahmegerät dieser Ausführungsform erhält digitale Daten, die der Lichtintensität der Fotodiode 100 entsprechen, wie folgt. 13 ist ein Zeitdiagramm, das die Vorgangsweise des Festkörperbildaufnahmegeräts dieser Ausführungsform zeigt.
Vor dem Messen der empfangenen Lichtmenge ist der Dunkelstrombeseitigungskreis 700 eingestellt wie bei der vierten Ausführungsform. Dann stellt der Grundtaktgeberkreis 610 das Rückstellsignal RST auf logisches Wahrheitsniveau, um die Schalter 223 und 283 zu schließen, um dadurch die gespeicherten Ladungen in den rückgekoppelten kapazitiven Elementen 221 und 281 zu löschen und den Zählwert, den ein Zähler 510 ausgibt, auf Null zurückzustellen.
Des Weiteren stellt der Kreis 610 auch den Binärabtastkreis 400 zurück. In der Folge schließt sich ein Schalter 232.
Danach stellt der Kreis 610 das Rückstellsignal RST auf logisches Fehlniveau, bevor die Lichtintensität der Fotodiode im Gleichlauf mit den Taktsignalen CLK1 und CLK2 gemessen wird.
Danach arbeitet das Gerät auf dieselbe Weise wie bei der dritten Ausführungsform, und man erhält ein Analog-Digital-Wandlungsergebnis frei von jeglicher Beeinflussung durch die Ausgleichsspannung, das eine größere Präzision aufweist, als bei der dritten Ausführungsform.
Die kapazitiven Widerstände C11 und C12 werden in Übereinstimmung mit dem Strombereich der Fotodiode 100 hinsichtlich Umwandlungspräzision und -Geschwindigkeit ausgewählt wie bei der ersten Ausführungsform. Man beachte, dass Paare von verschiedenen Arten von ersten rückgekoppelten kapazitiven Elementen und ersten kapazitiven Schrittladungserzeugungselementen, wobei jedes dieser Paare ein vorbestimmtes Verhältnis zwischen den kapazitiven Widerständen C11 und C12 aufweist, vorzugsweise vorbereitet sind, um die Auswahl eines gewünschten dieser Paare zu erlauben.
Die oben beschriebene Ausführungsform verwendet nur eine Fotodiode. Ersatzweise kann wie bei der ersten Ausführungsform auch eine Mehrzahl von Fotodioden verwendet werden, die in einem ein- oder zweidimensionalen Feld angeordnet sind. In diesem Fall ist ein Fotodiodenauswahlkreis hinzugefügt, um die Fotodioden in vorbestimmter oder in zufälliger Reihenfolge auszuwählen, so dass dann die oben erwähnten Operationen durchgeführt werden können. Es kann auch eine Mehrzahl an Paaren der oben erwähnten Fotodioden und Analog-Digital-Wandlungseinheiten parallel zueinander angeordnet sein.
Wenn ein Feld einer Mehrzahl von Festkörperbildaufnahmegeräten dieser Ausführungsform auf einem einzelnen Chip integriert wird, ist vorzugsweise ein Ausgabeauswahlkreis hinzugefügt, um die Ausgaben der digitalen Filterkreise hinsichtlich der Anzahl von Pins auf dem Chip und dem Schaltumfang einer Schaltung, die mit der Ausgangsseite dieses Felds verbunden ist, wie bei der ersten Ausführungsform sequenziell auszuwählen und auszulesen.
Bei den oben beschriebenen Ausführungsformen sind die positiven Eingangsanschlüsse der Fotodiode und des Vergleichers, die Nichtumkehreingangsanschlüsse des Funktionsverstärkers und die ersten Anschlüsse der Schalter 223 und 234 mit der Erde verbunden. Sie müssen jedoch lediglich mit einem Spannungsniveau zwischen den Bezugsspannungsniveaus +Vref und –Vref verbunden sein.
Da, wie oben gemäß dem Festkörperbildaufnahmegerät der vorliegenden Erfindung ausführlich beschrieben, ein Stromeingangs-Σ-Deltamodulator verwendet ist, und ein Stromsignal von einer Fotodiode direkt eingespeist und Analog-Digital umgewandelt wird ohne aufbereitet zu werden, können hochpräzise digitale Daten, die der empfangenen Lichtmenge der Fotodiode entsprechen, mit einer einfachen Anordnung, die für eine Integration ohne jegliche Beeinflussung durch die Ausgleichsspannung im Σ-Deltamodulator geeignet ist, erreicht werden.
Des Weiteren können bei Anordnung von zwei Σ-Deltamodulatoren in Serie zum Ausführen quadratischer Σ-Deltamodulation die Präzision senkende Faktoren, die sich aus den Eigenschaften der Fotodiode ergeben und durch die Leistung des ersten Σ-Deltamodulators nicht beseitigt werden können, ausgeschaltet werden, wodurch hochpräzise digitale Daten in Übereinstimmung mit der empfangenen Lichtmenge der Fotodiode erreicht werden.
Wenn der Dunkelstrombeseitigungskreis hinzugefügt ist, um Dunkelströme von der Fotodiode zu entfernen, und der Σ-Deltamodulator ausschließlich ein Stromsignal, das beim Empfangen von Licht erzeugt wird, empfängt, können digitale Daten in Übereinstimmung mit der empfangenen Lichtmenge der Fotodiode mit größerer Präzision erreicht werden.
Es versteht sich, dass die Ausführungsformen der vorliegenden Erfindung nur zur Veranschaulichung beschrieben sind, und dass verschiedenste Modifikationen und Änderungen möglich sind, ohne vom Umfang der Erfindung abzuweichen.
Weitere Einzelheiten hinsichtlich der Erfindung können aus den Japanischen Patentanmeldungen Nr. 8-108250 (1996/108250), eingereicht am 26. April 1996, und Nr. 8-109865 (109865/1996), eingereicht am 30. April 1996, entnommen werden.

Claims

Festkörperbilderfassungsgerät, umfassend: eine Fotodiode (100) zum Erzeugen einer Ladung entsprechend einer Lichtintensität, wobei die Fotodiode (100) einen ersten Anschluss, der auf ein erstes Bezugsspannungsniveau eingestellt ist, und einen zweiten Anschluss zum Ausgeben der erzeugten Ladung aufweist, und das erste Bezugsspannungsniveau in einem Bereich zwischen einem zweiten und einem dritten Bezugsniveau liegt; ein erstes rückgekoppeltes kapazitives Element (221), das einen ersten Anschluss aufweist, der die Ladungsausgabe vom zweiten Anschluss der Fotodiode (100) direkt empfängt; einen ersten Verstärker (222), der einen Signaleingangsanschluss, der mit dem ersten Anschluss des ersten rückgekoppelten kapazitiven Elements (221) verbunden ist, aufweist, und wobei ein weiterer Eingangsanschluss des ersten Verstärkers (222) auf das erste Bezugsspannungsniveau eingestellt ist, und ein Ausgangsanschluss des ersten Verstärkers (222) mit einem zweiten Anschluss des ersten rückgekoppelten kapazitiven Elements (221) verbunden ist; einen ersten Schrittladungserzeuger (230) zum Erzeugen einer Schrittladung auf Basis des zweiten und des dritten Bezugsspannungsniveaus, und zum Überführen der Schrittladung zum ersten rückgekoppelten kapazitiven Element (221); wobei das Festkörperbilderfassungsgerät gekennzeichnet ist durch einen Spannungsvergleicher (300) zum Empfangen einer ersten Integralspannungssignalausgabe vom ersten Verstärker (222), der eine Spannung des ersten Integralspannungssignals mit dem ersten Bezugsspannungsniveau vergleicht und ein Vergleichsergebnissignal ausgibt; einen Binärabtastkreis (400) zum Empfangen des Vergleichsergebnissignals und zum Abtasten des Vergleichsergebnissignals, um das Vergleichsergebnissignal in binäre Form zu bringen; einen Grundtaktgeberkreis (610) zum Erzeugen eines ersten Taktsignals und eines zweiten Taktsignals, das sich auf logischem Fehlniveau befindet, wenn sich das erste Taktsignal auf logischem Wahrheitsniveau befindet, und das für eine Dauer, die in einer Dauer auf logischem Fehlniveau des ersten Taktsignals enthalten ist, auf logisches Wahrheitsniveau wechselt, und zum Ausgeben des ersten und des zweiten Taktsignals an den ersten Schrittladungserzeuger und des ersten Taktsignals an den Binärabtastkreis (400); und einen Dunkelstrombeseitigungskreis (700) zum Entfernen eines Dunkelstroms der Fotodiodes (100).
Vorrichtung nach Anspruch 1, des Weiteren umfassend: einen ersten Schrittladungserzeugungsregelkreis zum Empfangen eines Ausgangssignals vom Binärabtastkreis und zum Ausgeben des Ausgangssignals vom Binärabtastkreis und eines Umkehrsignals des Ausgangssignals vom Binärabtastkreis an den ersten Schrittladungserzeuger als Schrittladungserzeugungsanweisung.
Vorrichtung nach Anspruch 1, des Weiteren umfassend zwischen dem ersten Verstärker und dem Spannungsvergleicher: einen Signalabtastkreis zum Abtasten des ersten Integralspannungssignals in einem angegebenen Takt und zum Ausgeben eines Wechselstromkomponentensignals; einen Rückkopplungskapazitätskreis, der ein zweites rückgekoppeltes kapazitives Element zum Empfangen einer Signalausgabe vom Signalabtastkreis an dessen erstem Anschluss aufweist; einen zweiten Verstärker zum Empfang der Signalausgabe vom Signalabtastkreis an einem daran angeordneten Signaleingangsanschluss, wobei ein Ausgangsanschluss des zweiten Verstärkers mit dem Rückkopplungskapazitätskreis verbunden ist; und einen zweiten Schrittladungserzeuger zum Erzeugen einer Schrittladung auf Basis des zweiten und des dritten Bezugsspannungsniveaus und zum Leiten der Schrittladung zum zweiten rückgekoppelten kapazitiven Element, und wobei der Spannungsvergleicher eine zweite Integralspannungssignalausgabe vom zweiten Verstärker empfängt.
Vorrichtung nach Anspruch 3, des Weiteren umfassend: einen zweiten Schrittladungserzeugungsregelkreis zum Empfangen eines Ausgangssignals vom Binärabtastkreis und zum Ausgeben des Ausgangssignals vom Binärabtastkreis und eines Umkehrsignals des Ausgangssignals vom Binärabtastkreis an den ersten und den zweiten Schrittladungserzeuger als Schrittladungserzeugungsanweisung.
Vorrichtung nach Anspruch 1, des Weiteren umfassend: einen digitalen Filterkreis zum Empfangen einer digitalen Signalfolgeausgabe vom Binärabtastkreis und zum Ausgeben eines digital gefilterten Datensignals.
Vorrichtung nach Anspruch 1, wobei die kapazitiven Widerstände des ersten rückgekoppelten kapazitiven Elements und des ersten kapazitiven Schrittladungserzeugungselements gewählt sind entsprechend Takteigenschaften eines Ausgangsstroms von der Fotodiode.
Vorrichtung nach Anspruch 1, in der eine Mehrzahl von Fotodioden, die äquivalent zur genannten Fotodiode sind, in einem entweder ein- oder zweidimensionalen Feld angeordnet sind, und wobei die Vorrichtung des Weiteren einen Auswahlkreis zum Auswählen einer der Fotodioden, der mit dem ersten Anschluss des ersten rückgekoppelten kapazitiven Elements zu verbinden ist, umfasst.
Vorrichtung nach Anspruch 7, wobei der Auswahlkreis die Fotodioden entweder in vorbestimmter Reihenfolge oder in zufälliger Reihenfolge auswählt.