DE69733692T2

DE69733692T2 - Verfahren und system zur kompensation gestohlener bits zugeordnet zu einem empfänger oder codec

Info

Publication number: DE69733692T2
Application number: DE69733692T
Authority: DE
Inventors: Lewis William BETTS; Alan Keith SOUDERS
Original assignee: Telogy Networks Inc
Current assignee: Telogy Networks Inc
Priority date: 1996-08-23
Filing date: 1997-05-05
Publication date: 2006-05-04
Anticipated expiration: 2017-05-06
Also published as: DE69733692D1; EP0929958A4; US5761247A; WO1998008327A1; EP0929958B1; EP0929958A1; TW324803B; US5995558A

Description

GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein die Datenkommunikation und insbesondere ein Rob-Bit-Ausgleichssystem und -verfahren zum Verbessern der Genauigkeit digitaler Signale, die von einem digitalen Netz erhalten werden, das periodisch ein Bit raubt, beispielsweise, ohne jedoch hierauf beschränkt zu sein, ein Telephonnetz.
HINTERGRUND DER ERFINDUNG
US-A-5 528 579 offenbart ein Telekommunikationssystem, das ein Verfahren der Zeichengabe mit einem hinzugefügten Bit und eine Vorrichtung zum Transportieren der Zeichengabeinformationen zwischen einer Kopfstelle und mehreren entfernten Enden, die über ein passives Verteilnetz angeschlossen sind, umfasst. Jedem Kanal in einer Folge von Rahmen wird ein zusätzliches Bit mit einem identifizierbaren Datensequenzmuster angehangen. In dem System werden die modifizierten Kanäle zerlegt, in ein modifiziertes Rahmenformat umgebaut weitergeleitet und an ihre jeweiligen entfernten Zieleinheiten übertragen. Da einzelne Kanäle innerhalb eines bestimmten Rahmens zerlegt und mit Kanälen von anderen Rahmen zu modifizierten Rahmen umgebaut werden, gehen die Rahmeninformationen, die früher durch das Rahmenbit angegeben wurden, verloren. Das System hängt an jeden Kanal eine zusätzliche Bitsequenz an, so dass jede Kanalabtastung ihre eigenen Mehrfachrahmen- und Synchronisierinformationen trägt. Die entfernten Enden überwachen die zusätzlichen Bits, um Mehrfachrahmen- und Synchronisierinformationen zu lokalisieren und einzelne Zeitschlitze in jedem Rahmen zu bestimmen. Die Empfangsapparatur schickt das zugefügte Bitsignal im Datenrückkanal an die Sendeapparatur zurück. Die Kopfstelle überwacht das Muster der zurückgeschickten zusätzlichen Bits, um die Integrität der abgehenden und ankommenden Datenwege sicherzustellen.
Als Schnittstelle zwischen einem Digitalmodem und einem Analogmodem wird häufig ein Telephonnetz verwendet. Im Allgemeinen ist ein Digitalmodem eine Vorrichtung, die digitale Daten unter Verwendung von digitalen Signalen, die analoge Wellenformen nachbilden, überträgt. Ein Analogmodem ist eine Vorrichtung, die digitale Daten durch Codieren der Daten auf analoge Wellenformen überträgt.
1 zeigt ein typisches Telephonnetz 99 zur Verbindung eines Digitalmodems 101 mit einem Analogmodem 102. Der Digitalmodem 101 ist gewöhnlich über digitale Verbindungen 112a, 112b mit einem digitalen Netz 113 verbunden. Beispielsweise kann der Digitalmodem 101 über eine Teilnehmeranschlussleitung des Ortsnetzbetreibers an ein digitales Netz 113 in Form eines öffentlichen Fernsprechwählnetzes angeschlossen sein. Das digitale Netz 113 kann unter anderem ein DS1-Trägersystem, ein diensteintegrierendes digitales Netz (ISDN) mit einer Basisrate oder einer Primärrate, ein Lichtwellenleiternetz, ein Koaxialkabelnetz, ein Satellitennetz oder sogar ein drahtloses digitales Kommunikationsnetz umfassen. Die Nachrichtenübermittlung über das digitale Netz 113 erfolgt entsprechend einem Pulscodemodulationsschema (PCM-Schema). Die Kanalkapazität durch diese digitalen Einrichtungen ist typisch im Bereich zwischen 56 und 64 Kilobits pro Sekunde (kb/s). Außerdem wird eine Codierung der Signale verwendet, so dass für eine optimale Sprachsignalübertragung eine Komprimierung sowie ein konstanter Signal-Rausch-Abstand über einem weiten Dynamikbereich erzielt werden.
Ein weit verbreitetes Codierverfahren ist die nichtlineare Mu-Law-Codierung. Es wird die lineare Amplitude L, die jedem Codewort entspricht, codiert oder durch die folgende Gleichung in ein Mu-Law-Codewort überführt: M = (L + 33)·28–N wobei M die Mu-Law-Größe (z. B. vier Bits), L die lineare Amplitude (z. B. 14 Bits) und N das Mu-Law-Segment oder der Rahmen (z. B. 3 Bits) ist. Das Mu-Law-Codewort wird decodiert oder folgendermaßen in ein lineares Codewort überführt: L = {(2M + 33)2N – 33}
Das digitale Netz 113 ist seinerseits mit einer weiteren Ortsnetzbetreiber-Teilnehmeranschlussleitung verbunden, die einen Codierer/Decodierer (Codec) 106 umfasst. Der Codec 106 ist über digitale Verbindungen 114a, 114b mit dem digitalen Netz 113 verbunden. Der Codec 106 befindet sich oftmals in einem Geschäftsraum einer Telephongesellschaft oder an der Straße nahe dem Analogmodem-Anschlussinhaber in einer Teilnehmermultiplexvorrichtung (SLC-Vorrichtung). Der Codec 106 sorgt für eine Schnittstelle zwischen dem digitalen Netz 113 und einer analogen Telephonverbindung 118, mitunter als Kupferleitung bezeichnet. Für Nachrichtenübertragungen in der Richtung von dem digitalen Netz 113 zu dem Analogmodem 102 enthält der Codec 106 einen Mu-/Linear-Digital-/Analog-Umsetzer (DAU) 119. Der Umsetzer 109 setzt nichtlineare Mu-Law-Pegel in ein lineares Analogsignal um.
Für Nachrichtenübertragungen in der Richtung von dem Analogmodem 102 zu dem digitalen Netz 113 enthält der Codec 106 einen Linear-/Mu-Analog-/Digital-Umsetzer (ADU) 107. Der Umsetzer 107 setzt das lineare Analogsignal in nichtlineare Mu-Law-Codewörter um.
Eine Hybridschaltung 103 ist über entsprechende Tiefpassfilter (TPFs) 111, 105 mit dem DAU und dem ADU verbunden. Die Hybridschaltung 103 dient dazu, die bidirektionalen Analogsignale von der analogen Telephonverbindung 118 in unidirektionale analoge Sendesignale und Empfangssignale zu trennen, die von dem ADU 107 und dem DAU 109 gesendet bzw. empfangen werden.
Außerdem ist der Analogmodem 102 an die analoge Telephonverbindung 118 angeschlossen und tauscht mit dieser analoge Signale aus. So erfolgt die Kommu nikation zwischen dem Digitalmodem 101 und dem Analogmodem 102 über das digitale Netz 113 und den Codec 106.
Oftmals wird ein als Rob-Bit-Zeichengabe (RBS: rob bit signaling (engl.)) bekanntes Verfahren in dem digitalen Netz 113 benutzt, um Einhänge-/Aushängezustände zwischen den Modems 101, 102 und dem digitalen Netz 113 zu übertragen. Die Rob-Bit-Zeichengabe (RBS) zwingt das niedrigstwertige Bit (LSB) jedes n-ten Rahmens, wobei n typisch 6 oder 24 ist, auf einen konstanten logischen Pegel, entweder logisch 1 oder 0. Leider hat die Rob-Bit-Zeichengabe eine Zunahme der Blockfehlerrate der Datenübertragung sowie eine Zunahme des Spitzenfehlers von 0,5 LSB auf 1,5 LSB zur Folge, wie in 2 veranschaulicht ist.
Genauer werden, wie aus 2 ersichtlich ist, logische Zustände mittels eines Empfangsuntersystems, das dem digitalen Modem 101 zugeordnet ist, in Übereinstimmung mit der Decodier-Treppenfunktion, die unter dem Bezugszeichen 122 angegeben ist, decodiert. Der größtmögliche Fehler e, der sich für einen gegebenen Signalpegel aus dem Codierungs-/Decodierungs-Verfahren ergibt, beträgt 0,5 LSB. Ferner wird, wenn ein Rob-Bit-Zeichengaberahmen (RBS-Rahmen) auftritt, das LSB auf einen im Voraus festgelegten logischen Zustand getrieben, entweder auf ein Zeichen (logisch 1) oder auf ein Leerzeichen (logisch 0). Folglich werden die logischen Zustände wie mittels der Treppenfunktionen 123 und 124 für das Zeichen bzw. das Leerzeichen angegeben decodiert, wie in 2 gezeigt ist. Der größtmögliche Fehler, sowohl des 1-RBS-Rahmens als auch des 0-RBS-Rahmens, der sich durch das Codierungs-/Decodierungs-Verfahren ergibt, ist 3·e oder 1,5 LSB. Es ist geradezu selbstverständlich, dass sich infolge der Rob-Bit-Zeichengabe (RSB) die Leistung eines schnellen Modems stark verschlechtert.
Infolgedessen besteht in der Industrie ein Bedarf an Systemen und Verfahren, um mit der Rob-Bit-Zeichengabe zurechtzukommen und die Geschwindigkeit von Datenübertragungen durch das digitale Netz, das periodisch ein Bit raubt, zu erhöhen.
ZUSAMMENFASSUNG DER ERFINDUNG
Die Erfindung schafft ein Rob-Bit-Ausgleichssystem und -verfahren zum Verbessern der Genauigkeit von digitalen Signalen, die von einem digitalen Netz, wie etwa einem Telephonnetz, das periodisch ein Bit raubt, empfangen werden. Durch das System und das Verfahren der Erfindung werden schnelle Datenübertragungen durch das digitale Netz verwirklicht.
Im Allgemeinen kann die Erfindung in einem Digitalmodem oder in einem Codierer/Decodierer (Codec) verwendet werden, die jeweils mit einem digitalen Netz verbunden sind, das periodisch, jeden n-ten Rahmen ein Bit raubt, wobei n beispielsweise, ohne darauf beschränkt zu sein, 6, 12 oder 24 ist. Das Rob-Bit-Ausgleichssystem kann im Zusammenhang mit dem Empfangsteilsystem ausgeführt sein, das dem Digitalmodem zugeordnet ist, oder in einem Teilsystem in einem Codec, der dem Kommunikationsweg zugeordnet ist, der Daten von dem digitalen Netz empfängt.
Im Zusammenhang mit dem Empfangsteilsystem in einem Digitalmodem wird das Rob-Bit-Ausgleichssystem folgendermaßen verwendet: Bei Empfang digitaler Daten, wie etwa mu-law-codierter Daten aus dem digitalen Netz wird eine Ausgleichssteuerung des Rob-Bit-Ausgleichssystems benutzt. Die Ausgleichssteuerung erfasst, wenn ein niedrigstwertiges Bit (LSB) eines bestimmten Rahmens der digitalen Daten ständig einen bestimmten logischen Zustand zeigt, entweder ein Zeichen (logisch 1) oder ein Leerzeichen (logisch 0). Wenn ein LSB eines bestimmten Rahmes ständig den bestimmten logischen Zustand zeigt, dann ist der bestimmte Rahmen ein Rob-Bit-Zeichengabe- (RBS-) Rahmen. Außerdem bewirkt die Ausgleichssteuerung, dass eine Größe mit den linearen digitalen Daten, die dem RBS-Rahmen entsprechen, mittels eines oder mehrerer Addierer mathematisch kombiniert wird, um die Genauigkeit des RBS-Rahmens zu verbessern. Beispielsweise kann, wenn der bestimmte logische Zustand logisch 1 ist, ein halbes LSB von den digitalen Daten, die dem RBS-Rahmen entsprechen, subtrahiert (d. h. das Zweierkomplement addiert) werden, oder alternativ kann, wenn der bestimmte logische Zustand 0 ist, ein halbes LSB zu den digitalen Daten, die dem RBS-Rahmen entsprechen, addiert werden.
Im Zusammenhang mit einem Codec wird das Rob-Bit-Ausgleichssystem folgendermaßen verwendet. Der Codec ist so beschaffen, dass er ein Analogsignal, das in eine erste Richtung geschickt wird (z. B. von einem Analogmodem empfangen wird), aus einem linearen Analogsignal in mu-law-nichtlineare digitale Daten umsetzt, wobei die digitalen Mu-Law-Daten in eine zweite Richtung geschickt werden (z. B. von dem digitalen Netz) empfangen werden), die der ersten Richtung von den mu-law-nichtlinearen digitalen Daten zu einem linearen Analogsignal entgegengesetzt ist. Die Ausgleichssteuerung des Rob-Bit-Ausgleichssystems kann verwendet werden, um zu erfassen, wann ein LSB eines bestimmten Rahmens des von dem digitalen Netz erfassten Signals ständig einen bestimmten logischen Zustand zeigt. Außerdem kann eine Größe mit dem bestimmten Rahmen oder dem RBS-Rahmen kombiniert werden, um die Genauigkeit des RBS-Rahmens zu erhöhen.
Die Erfindung kann auch so in Begriffe gefasst werden, dass sie ein Verfahren zum Verbessern der Genauigkeit der digitalen Daten schafft, die von einem digitalen Netz empfangen werden, das periodisch ein Bit raubt. Das Verfahren kann wie folgt grob zusammengefasst werden: Empfangen digitaler Daten von einem digitalen Netz, Erfassen eines Rahmens in den empfangenen digitalen Daten, der ein Rob-Bit besitzt, und Modifizieren des Rahmens derart, dass der mit dem Rahmen verbundene Fehler, der sich durch das geraubte Bit ergibt, vermindert ist.
Die Erfindung hat zahlreiche Vorteile, wovon einige lediglich als Beispiele im Folgenden skizziert werden.
Ein Vorteil der Erfindung ist, dass sie die Genauigkeit der Daten, die von einem digitalen Netz empfangen werden, das periodisch ein Bit raubt, erhöht.
Ein weiterer Vorteil der Erfindung ist, dass die Datenübertragungsraten durch das digitale Netz erhöht werden können.
Ein weiterer Vorteil der Erfindung ist, dass sie den durch die Rob-Bit-Zeichengabe verursachten Spitzenfehler in einem empfangenen Signal von 1,5 LSB auf 1,0 LSB verringert.
Ein weiterer Vorteil der Erfindung ist, dass sie jede Anzahl und Frequenz von RBS-Rahmen erfassen kann, selbst wenn das digitale Netz mehrere Teilnetze umfasst, wovon jedes sein eigenes Bit raubt.
Ein weiterer Vorteil der Erfindung ist, dass die Datenrate von Modemübertragungen von 28 800 b/s auf 33 600 b/s erhöht werden kann.
Ein weiterer Vorteil der Erfindung ist, dass diese bei Modems, die mit 33 600 Bits pro Sekunde (b/s) arbeiten, die Blockfehlerrate von wenigstens 0,03 auf 0,003 verringert und typisch eine Verbesserung um das Zehnfache erzielt.
Ein weiterer Vorteil der Erfindung ist, dass sie einfach aufgebaut ist, problemlos in vorhandenen digitalen Modems oder Codecs verwirklicht werden kann und zuverlässig im Betrieb ist.
Noch ein weiterer Vorteil der Erfindung ist, dass sie mit Software, Hardware oder einer Kombination davon implementiert werden kann. Vorzugsweise ist die Erfindung als Software implementiert, die in einem Speicher gespeichert ist und einen herkömmlichen digitalen Signalprozessor (DSP) konfiguriert und antreibt.
KURZBESCHREIBUNG DER ZEICHNUNG
Anhand der folgenden Zeichnung kann die Erfindung besser verstanden werden. Die Komponenten sind in der Zeichnung nicht notwendig maßstabsgetreu, stattdessen wird Wert darauf gelegt, dass die Prinzipien der vorliegenden Erfindung klar dargestellt sind. In der Zeichnung bezeichnen gleiche Bezugszeichen einander entsprechende Teile in den verschiedenen Ansichten.
1 ist ein elektronischer Blockschaltplan einer möglichen Ausführung, um Digital- und Analogmodems über ein digitales Netz miteinander zu koppeln;
2 ist ein Diagramm, das die Wirkungen der Rob-Bit-Zeichengabe (RBS) in einem Decodiersystem des Standes der Technik und in einem Decodiersystem, welches das Rob-Bit-Ausgleichssystem der Erfindung verwendet, vergleicht;
3 ist ein elektronischer Blockschaltplan einer möglichen Ausführung eines Empfangsteilsystems, welches das Rob-Bit-Ausgleichssystem der Erfindung in dem digitalen Modem von 1 verwendet; und
4 ist ein elektronischer Blockschaltbild einer möglichen Ausführung eines Codierers/Decodierers (Codec), der das Rob-Bit-Ausgleichssystem von 3 verwendet.
AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die Erfindung ist ein Rob-Bit-Ausgleichssystem 130, das im Folgenden anhand 2 bis 4 beschrieben wird. Im Allgemeinen kann das Rob-Bit-Ausgleichssystem 130 der Erfindung in Verbindung mit einem Datenweg entweder in dem digitalen Modem 101 (1), in einem Codec 106 (1) oder anderswo verwirklicht werden, um die Verzerrung, denen die Daten unterliegen, die von einem digitalen Netz 113 (1) empfangen werden, das periodisch ein Bit von jedem n-ten Rahmen raubt, wobei n typisch 6, 12 oder 24 ist, auszugleichen und zu minimieren. Bei einer Verwirklichung in dem Digitalmodem 101 kann das Rob-Bit-Ausgleichssystem 130 in Verbindung mit einem Empfangsteilsystem (3) verwendet werden. Bei einer Verwirklichung im Zusammenhang mit einem Codec 106 (4) wird das Rob-Bit-Ausgleichssystem 130 in Verbindung mit dem von dem digitalen Netz 113 wegführenden Datenweg verwendet.
Es ist zu beachten, dass die gleichzeitig anhängige, gemeinsam übertragene Anmeldung mit dem Titel "Rob Bit Compensation System Associated With A Transmitter Or Codec", am gleichen Tag wie die vorliegende Anmeldung von deren Erfindern eingereicht, mit der zugeteilten fortlaufenden Nummer (Nr. einfügen), ein Rob-Bit-Ausgleichssystem beschreibt, das in Verbindung mit einem Sendeteilsystem oder Codec verwendet werden kann, um Daten zu manipulieren, die im Gegensatz zu den Daten, die von dem digitalen Netz empfangen werden, zu dem digitalen Netz zu senden sind.
A. Empfangsteilsystem
Es wird nun das Rob-Bit-Ausgleichssystem 130, das in Verbindung mit einem Empfangsteilsystem 121 in dem Digitalmodem 101 (1) verwendet wird, mit Bezug auf 3 beschrieben. Die allgemeine Funktionalität, die mittels des Empfangsteilsystems 121 von 3 in Kombination mit dem Rob-Bit-Kompensationssystem 130 verwirklicht wird, kann folgendermaßen grob zusammengefasst werden:
Von RBS-Rahmen verschiedene Rahmen
Bei Rahmen digitaler Daten, die kein Rob-Bit besitzen, übermittelt das Rob-Bit-Ausgleichssystem 130 die digitalen Daten im Wesentlichen unverändert an einen Mu-/Linear-Umsetzer 138, der die Mu-Law-Codewörter entsprechend der folgenden Gleichung in lineare Codewörter umsetzt: L = {(2M + 33)2N – 33},wobei L die lineare Größe (z. B. 14 Bits) ist, die jedem Codewort entspricht, M die Mu-Law-Größe (z. B. 4 Bits) und N das Mu-Law-Segment (z. B. drei Bits) ist.
RBS-Rahmen mit einem Zeichen-LSB
Bei Rahmen digitaler Daten, die ein Rob-Bit in Form eines Zeichens haben, funktioniert die Kombination aus dem Rob-Bit-Ausgleichssystem 130 und dem Mu-/Linear-Umsetzer 138 wie folgt: Jedes Mu-Law-Codewort wird mittels der folgenden Gleichung in ein lineares Codewort überführt: L = {(2M + 32)2N – 33}
RBS-Rahmen mit einem Leerzeichen-LSB
Bei Rahmen digitaler Daten, die ein Rob-Bit in Form eines Leerzeichens haben, funktioniert die Kombination aus dem Rob-Bit-Ausgleichssystem 130 und dem Mu-/Linear-Umsetzer 138 wie folgt: Jedes Mu-Law-Codewort wird durch die folgende Gleichung in ein lineares Codewort überführt: L = {(2M + 34)2N – 33}
In 3 ist das Empfangsteilsystem 121 so konfiguriert, dass es einen seriellen Strom von Mu-Law-Codewörtern von dem digitalen Netz 113 empfängt, wie durch die Verbindung 112a angegeben ist. Wenn das digitale Netz 113 ein Telephonnetz ist, umfassen die Mu-Law-Codewörter im Allgemeinen jeweils 8 Bits und sind bei 8000 Hz pulscodemoduliert von beispielsweise einer DS1-Trägerverbindung, einer ISDN-Verbindung mit der Basisrate oder einer ISDN-Verbindung mit der Primärrate.
Ein Abtastschalter 123 übermittelt die Mu-Law-Codewörter 112a an ein Rob-Bit-Ausgleichssytem 130. Genauer gesagt übermittelt der Schalter 123 die Mu-Law-Codewörter 112a an einen ausgleichenden Additionsmechanismus 131 (Addierer 131a, 131b) in dem Rob-Bit-Ausgleichssystem 130. Wenn von dem Rob-Bit-Ausgleichssystem 130 ein RBS-Rahmen erfasst worden ist, wird der ausgleichende Additionsmechanismus 131 so gesteuert, dass durch Kombinieren einer Größe (d. h. Addieren oder Subtrahieren eines Betrags) mit jedem RBS-Rahmen die Genauigkeit jedes RBS-Rahmens erhöht wird.
Was den Aufbau anbelangt, so umfasst der in 3 gezeigte ausgleichende Additionsmechanismus 131 aufeinander folgend die Addierer 131a und 131b und wird mittels einer Ausgleichssteuerung 133 gesteuert. Im Allgemeinen empfängt der ausgleichende Additionsmechanismus 131 aufeinander folgende 8-Bit-Mu-Law-Codewörter 126a und führt an jedem eine der folgenden Operationen aus: (a) Er kombiniert mathematisch eine Null mit dem Codewort 126a, um das 8-Bit-Co dewort 126a in ein 9-Bit-Codewort 137 zu überführen (d. h. praktisch, das Codewort 126a unverändert, jedoch mit einem zusätzlichen Bit weiterzuleiten); (b) er addiert 0,5 LSB zu dem Codewort 126a, um ein 9-Bit-Mu-Law-Codewort 137 zu erzeugen; oder (c) er subtrahiert 0,5 LSB (d. h. addiert das Zweierkomplement von 0,5 LSB oder –0,5 LSB) zu dem Codewort 126a, um ein 9-Bit-Mu-Law-Codewort 137 zu erzeugen. Damit er die zuvor erwähnte Funktionalität erreicht, ist der Addierer 131a des kompensierenden Additionsmechanismus 131 so konfiguriert, dass entweder Null oder +0,5 LSB zu jedem 8-Bit-Codewort 126a addiert wird, um ein 9-Bit-Codewort 127 zu erzeugen, während in ähnlicher Weise der Addierer 131b so konfiguriert ist, dass er entweder Null oder –0,5 LSB zu jedem 9-Bit-Codewort 127 addiert, um ein 9-Bit-Codewort 137 zu erzeugen.
Die Ausgleichssteuerung 133 steuert die Addierer 131a, 131b, wie durch entsprechende Bezugspfeile 151a, 161a angegeben ist, um eine der zuvor erwähnten Möglichkeiten zu verwirklichen. Außerdem ist die Ausgleichssteuerung 133 so beschaffen, dass sie das LSB 126b jedes Codewortes 126 empfängt. Die Ausgleichssteuerung 133 erfasst, wenn ein RBS-Rahmen auftritt, und ist so beschaffen, dass sie den ausgleichenden Additionsmechanismus 131 in Kenntnis setzt, wann eine Größe mit dem RBS-Rahmen zu kombinieren (d. h. praktisch ein Betrag zu addieren oder zu subtrahieren) ist, um die Genauigkeit des RBS-Rahmens zu erhöhen. Was den Aufbau anbelangt, so hat die Ausgleichssteuerung 133 des Rob-Bit-Ausgleichssystems 130 eine Zeichen-RBS-Logik zur Erfassung eines RBS-Rahmens mit einem LSB, das ein Zeichen ist, und eine Leerzeichen-RBS-Logik zur Erfassung eines RBS-Rahmens mit einem LSB, das ein Leerzeichen ist. Die Leerzeichen-RBS-Logik und die Zeichen-RBS-Logik erzeugen jeweils Steuersignale 151a, 161a für den ausgleichenden Additionsmechanismus 131. Die Signale 151a, 161a geben einen Hinweis darauf, ob ein RBS-Rahmen vorliegt bzw. ob der RBS-Rahmen entweder ein Leerzeichen-LSB oder ein Zeichen-LSB hat.
Die Zeichen-RBS-Logik umfasst ein UND-Gatter 144 und einen Zeichen-Ringzähler 146. Das UND-Gatter 144 nimmt das LSB 126b von jedem ankom menden Rahmen und das Ausgangssignal 148 von dem Zeichen-Ringzähler 146 entgegen. Das UND-Gatter 144 erzeugt ein Datensignal 151 für den Zeichen-Ringzähler 146 auf der Grundlage seiner Eingangssignale 126b, 148. Mit seinem Logikzustand gibt das Signal 151 an, ob ein RBS-Rahmen mit einem Zeichen-LSB vorliegt oder nicht.
Der Zeichen-Ringzähler 146 ist ein Schieberegister oder ein anderer geeigneter Mechanismus. Der Zeichen-Ringzähler 146 ist so beschaffen, dass er an seinem Datenanschluss (D) sein eigenes Ausgangssignal, welches das UND-Gatter 144 durchlaufen hat, wie durch die aufeinander folgenden Bezugszeichen 148, 144, 151 angegeben ist, entgegennimmt. Der Zähler 146 wird mittels eines Initialisierungssignals (INIT) 153b so voreingestellt, dass alle Zustände eine logische 1 zeigen, und wird durch ein Taktsignal 155 mit einer Rate von vorzugsweise 8000 Hz getaktet, damit Übereinstimmung mit der Rahmenfrequenzrate des ankommenden Signals 126 herrscht.
In der bevorzugten Ausführungsform ist der Zeichen-Ringzähler 146 eine den Zustand n aufweisende Vorrichtung, wobei n die Frequenz des RBS-Rahmens repräsentiert. Typisch ist n 6, 12 oder 24. Der Zeichen-Ringzähler 146 wird jeden Rahmen um einen Zustand von n Zuständen verschoben. In 3 wird der Zeichen-Ringzähler 146 nach links verschoben, so dass das höchstwertige Bit (MSB) unter dem Bezugspfeil 148 ausgegeben wird. Wenn ein RBS-Ausgleich Anwendung finden sollte, zeigt die Ausgabe (d. h. das höchstwertige Bit (MSB) des gespeicherten Wortes) des Zeichen-Ringzählers 146 eine logische 1, das LSB 126b zeigt eine logische 1, und folglich zeigt das UND-Gatter-Ausgangssignal 151 eine logische 1. Also spürt die Kombination aus dem UND-Gatter 144 und dem Zeichen-Ringzähler 146 automatisch die RBS-Rahmen auf, die ein Zeichen-LSB besitzen.
Die Leerzeichen-RBS-Logik erfasst RBS-Rahmen mit einem LSB, das ein Leerzeichen zeigt. Die Leerzeichen RBS-Logik umfasst einen Inverter 163, ein UND-Gatter 164 und einen Leerzeichen-Ringzähler 156. Der Inverter 163 und das UND-Gatter 164 sind nacheinander ausgeführt. Das UND-Gatter 164 empfängt das Einerkomplement des LSB 126b von jedem ankommenden Rahmen und das Ausgangssignal 158 von dem Leerzeichen-Ringzähler 146. Das UND-Gatter 164 erzeugt ein Datensignal 161 für den Leerzeichen-Ringzähler 156 auf der Grundlage seiner Eingangssignale 126b, 158. Mit seinem Logikzustand gibt das Signal 161 an, ob ein RBS-Rahmen mit einem Leerzeichen-LSB vorliegt oder nicht.
Der Leerzeichen-Ringzähler 156 ist ein Schieberegister oder ein anderer geeigneter Mechanismus. Der Zeichen-Ringzähler 156 ist so beschaffen, dass er an seinem Datenanschluss (D) sein eigenes Ausgangssignal, welches das UND-Gatter 164 durchlaufen hat, wie durch die aufeinander folgenden Bezugszeichen 158, 164, 161 angegeben ist, entgegennimmt. Der Zähler 156 wird mittels eines Initialisierungssignals (INIT) 153a so voreingestellt, dass alle Zustände eine logische 1 zeigen, und wird durch ein Taktsignal 155 mit einer Rate von vorzugsweise 8000 Hz getaktet, damit Übereinstimmung mit der Rahmenfrequenzrate der ankommenden digitalen Daten 126 herrscht.
In der bevorzugten Ausführungsform ist der Leerzeichen-Ringzähler 156 genau wie der Zeichen-Ringzähler 146 eine den Zustand n aufweisende Vorrichtung, wobei n die Frequenz des RBS-Rahmens repräsentiert, und der Leerzeichen-Ringzähler 156 wird bei jedem Rahmen um einen von n Zuständen verschoben. In 3 schiebt der Leerzeichen-Ringzähler 156 nach links, so dass das MSB am Bezugspfeil 158 ausgegeben wird. Wenn ein Leerzeichen-RBS-Ausgleich Anwendung finden sollte, zeigt die Ausgabe (d. h. das höchstwertige Bit (MSB) des gespeicherten Wortes) des Leerzeichen-Ringzählers 156 eine logische 1, das LSB 126b zeigt eine logische 0, der Inverter 163 zeigt eine logische 1, und folglich zeigt der UND-Gatter-Ausgang 161 eine logische 1. Also spürt die Kombination aus dem Inverter 163, dem UND-Gatter 164 und dem Zeichen-Ringzähler 156 automatisch die RBS-Rahmen auf, die ein Leerzeichen-LSB besitzen.
Durch das Rob-Bit-Ausgleichssystem 130 in 3 kann das Empfangsteilsystem 121 jeden RBS-Rahmen so decodieren, dass der größtmögliche Fehler in jedem RBS-Rahmen nicht größer als 1,0 LSB (d. h. 2·e) ist, wie sich in der Treppenfunktion 125 von 2 widerspiegelt. Es sei daran erinnert, dass der größt mögliche Fehler in dem RBS-Rahmen, der sich aus dem Codier-/Decodier-Verfahren des Standes der Technik ergibt, 1,5 LSB (d. h. 3·e) beträgt. Es ist geradezu selbstverständlich, dass die Modemleistung während eines RBS-Rahmens durch die Erfindung wesentlich verbessert wird.
Des Weiteren ist zu beachten, dass mehrere RBS-Bits auftreten können, wenn das Signal mehrere Vermittlungsstellen, Multiplexer oder Teilnehmermultiplexvorrichtungen, die dem digitalen Netz 113 zugeordnet sind, durchläuft. Folglich kann es erforderlich sein, dass die Ringzähler 146, 156 die RBS-Überwachung und den RBS-Ausgleich an mehreren Bitpositionen durchführen müssen.
Der Mu-/Linear-Umsetzer 138 empfängt die 9-Bit-Mu-Law-Codewörter 137 von dem ausgleichenden Additionsmechanismus 131 des Rob-Bit-Ausgleichssystems 130. Der Umsetzer 138 ist ein wohl bekanntes Bauelement, das so beschaffen ist, dass es eine Mu-Law-Dehnungsoperation an dem digitalen Mu-Law-Signal 137 ausführt. Dazu überführt in der bevorzugten Ausführungsform der Umsetzer 138 jedes 9-Bit-Mu-Law-Codewort 137 in ein lineares 14-Bit-Codewort 163, das an einen Decodierer 165 weitergeleitet wird.
Der Decodierer 165 umfasst die Funktionalität zur Demodulation und Verarbeitung des empfangenen Signals, damit es an eine lokale Datenendeinrichtung übertragen werden kann. Dazu kann der Decodierer 165 beispielsweise einen Echokompensator, ein Filter, einen Entzerrer usw. einbeziehen. Der Decodierer 165 kann so beschaffen sein, dass er ein geeignetes Industrienorm-Protokoll erfüllt, beispielsweise, ohne jedoch hierauf beschränkt zu sein, die V.34-Empfehlung. Wenn der Decodierer 165 die V.34-Demodulation und -signalverarbeitung anwendet, erfüllen die Daten 167, die von dem Decodierer 165 ausgegeben werden, das V.34-Protokoll, so dass der Datenstrom einer der vierzehn möglichen V.34-Geschwindigkeiten zwischen 2400 b/s und 33 600 b/s, diese beiden Werte inbegriffen, entspricht. Wie im Stand der Technik wohl bekannt ist, führt das V.34-Protokoll eine Art Quadratur-Amplitudenmodulation aus.
Nach der Ausführung der Demodulation und weiterer Signalaufbereitungsverfahren gibt der Decodierer 165 die empfangenen Daten 167 in Form eines Stroms digitaler Daten an eine Datenendeinrichtung, beispielsweise, ohne hierauf beschränkt zu sein, an einen Computer mit einer großen Datenbank, aus.
Die Elemente des Empfangsteilsystems 121 von 3, wie zuvor beschrieben, können als Software, Firmware, Hardware oder eine Kombination davon implementiert sein. In der bevorzugten Ausführungsform sind diese Elemente und insbesondere das Rob-Bit-Ausgleichssystem 130 als Software implementiert, die im Speicher gespeichert ist und einen digitalen Signalprozessor (DSP) konfiguriert und antreibt. Der Anhang dieses Dokuments zeigt die bevorzugte Ausführungsform des Programms, das verwendet werden kann, um einen DSP anzutreiben, das Rob-Bit-Ausgleichssystem 130 auszuführen.
Wenn das Rob-Bit-Ausgleichssystem 130 als Software implementiert wird, kann es zur Verwendung durch ein computerähnliches System oder Verfahren oder in Verbindung damit auf ein beliebiges computerlesbares Medium gespeichert und auf diesem transportiert werden. Im Kontext dieses Dokuments ist ein computerlesbares Medium eine elektronische, magnetische, optische oder andere physikalische Einrichtung oder ein elektronisches, magnetisches, optisches oder anderes physikalisches Mittel, die bzw. das ein Computerprogramm zur Verwendung durch ein computerähnliches System oder Verfahren oder in Verbindung damit enthalten oder speichern kann.
Beispiel
Zur näheren Erläuterung der Funktionsweise des Rob-Bit-Ausgleichssystems 130 wird im Folgenden ein Beispiel mit speziellen Daten dargestellt. Zunächst wird angenommen, dass das Rob-Bit-Ausgleichssystem 130 Daten 126 in Form einer Folge von 8-Bit-Rahmen mit Bitmustern wie in der folgenden Tabelle A dargestellt empfängt.
Tabelle A
Auf der Grundlage der in der Tabelle A dargestellten Rahmen wird die Ausgleichssteuerung 133 feststellen, dass das digitale Netz 113 drei Rob-Bits in Form eines Zeichens in den Rahmen 1, 3 und 4 verwendet.
Genauer gesagt wird der Zeichen-Ringzähler 146 durch die LSBs 126b mit dem Bitmuster "101100" geladen, wovon jedes Bit einem Rahmen entspricht, und der Leerzeichen-Ringzähler 156 wird mit dem Bitmuster "000000" geladen, wovon jedes Bit einem Rahmen entspricht. Diese Muster werden in jedem der Zähler 156, 146 bei jedem Rahmen um ein Bit nach links verschoben, und das höchstwertige Bit (MSB) jedes Zählers 146, 156 wird analysiert, indem es den entsprechenden Addierern 131a, 131b übergeben wird, wie durch die entsprechenden Bezugspfeile 151, 161 (3) angegeben ist.
Wenn das MSB in dem Zeichen-Ringzähler 146 eine logische "1" ist, dann wird der Addierer 131b –0,5 LSB zu dem entsprechenden Rahmen addieren, oder im umgekehrten Fall, wenn das MSB in dem Zeichen-Ringzähler 146 eine logi sche "0" ist, wird der Addierer 131b Null zu dem entsprechenden Rahmen addieren. Genauso wird, wenn das MSB in dem Leerzeichen-Ringzähler 156 eine logische "1" ist, der Addierer 131a +0,5 LSB zu dem entsprechenden Rahmen addieren, oder im umgekehrten Fall, wenn das MSB in dem Zeichen-Ringzähler 146 eine logische "0" ist, wird der Addierer 131b Null zu dem entsprechenden Rahmen addieren.
Wie aus den Bitmusterbeispielen hervorgeht, wird der Zeichen-Ringzähler 146 bewirken, dass –0,5 LSB addiert (d. h. 0,5 LSB subtrahiert) werden, um Rahmen auszuwählen, während der Leerzeichen-Ringzähler 156 bewirken wird, dass keine Größen zu irgendwelchen Rahmen addiert werden. Die im Folgenden angegebene Tabelle veranschaulicht das Verschieben des Wortes in dem Zeichen-Ringzähler 146 sowie die Ausführung des Ausgleichs während der RBS-Rahmen.
Tabelle B
Wie in der Tabelle B gezeigt ist, wird mit den speziellen Zählerbitmustern, die zuvor in diesem Beispiel dargelegt worden sind, jeder erste, dritte und vierte Rahmen durch Addieren von –0,5 LSB ausgeglichen, während die übrigen Rahmen, ungeachtet des aktuellen Zustands des LSB in diesen Rahmen, unverändert bleibt.
B. Codierer/Decodierer (Codec)
Der Codec 106 (1) kann ebenfalls mit einem Rob-Bit-Ausgleichssystem 130 im Zusammenhang mit einem oder mit beiden seiner Datenströme ausgestattet sein. Das Rob-Bit-Ausgleichssystem 130 kann auch einer Nachrichtenverbindung 114b, die von dem digitalen Netz 113 wegführt, zugeordnet sein. Außerdem kann das Rob-Bit-Ausgleichssystem 130 einer Nachrichtenverbindung 114a, die zu dem digitalen Netz 113 führt, zugeordnet sein. Diese Ausführung erfordert jedoch im Allgemeinen eine Art Rückkopplung, um zu wissen, welche Rahmen LSB-Rahmen sind, und dementsprechend ist der Aufbau komplizierter und aufwändiger, was in vielen Fällen unerwünscht ist. Der Einfachheit halber ist diese letztere Konfiguration in den Figuren nicht gezeigt, wohingegen die erstere Konfiguration in 4 veranschaulicht ist und im Folgenden beschrieben wird. Eine Erörterung der letzteren Konfiguration kann der gleichzeitig anhängigen, gemeinsam übertragenen Anmeldung mit dem Titel "Rob Bit Compensation System Associated With A Transmitter Or Codec", am gleichen Tag wie die vorliegende Anmeldung von deren Erfordern eingereicht, mit der zugeteilten fortlaufenden Nummer (Nr. einfügen), entnommen werden.
In 4 ist bezüglich der Nachrichtenverbindung 114b das Rob-Bit-Ausgleichssystem 130 so konfiguriert, dass es den Strom digitaler mu-law-nichtlinearer Codewörter über die Verbindung 114b von dem digitalen Netz 113 empfängt. Ferner ist das System 130 so beschaffen, dass es einen Ausgleich kombiniert, wenn dieser angebracht ist, um ausgeglichene digitale mu-law-nichtlineare Codewörter 114b' zu erzeugen, die dem Mu-/Linear-Digital-/Analog-Umsetzer (DAU) 109 übergeben werden. Der Mu-/Linear-DAU 109 erzeugt ein lineares Analogsignal 115 für das Tiefpassfilter 111.
In der bevorzugten Ausführungsform bewirkt das Rob-Bit-Ausgleichssystem 130, dass die Hälfte eines LSB von dem mu-law-nichtlinearen digitalen Codewort 114b subtrahiert wird, das dem RBS-Rahmen entspricht, wenn das RBS-LSB ein Zeichen (logisch 1) ist, oder alternativ wird die Hälfte eines LSB zu dem mu-law-nichtlinearen digitalen Codewort 114b addiert, das dem RBS-Rahmen entspricht, wenn das RBS-LSB ein Leerraum (logisch 0) ist.
Es ist zu beachten, dass die Elemente des Codecs 106 von 4 als Software, Firmware, Hardware oder eine Kombination davon implementiert sein können. In der bevorzugten Ausführungsform sind die Elemente 103, 105, 107, 109 und 111 als Hardware implementiert, wohingegen das Rob-Bit-Ausgleichssystem 130 als Hardware oder Software/Firmware in dem DAU 109 implementiert ist. Bei Ausführungsformen, in denen das System 130 als Software oder Firmware implementiert ist, kann es zur Verwendung durch ein computerähnliches System oder Verfahren oder in Verbindung damit auf ein beliebiges computerlesbares Medium gespeichert und auf diesem transportiert werden.
C. Software
Das Rob-Bit-Ausgleichssystem 130 der Erfindung kann als Software ausgeführt sein. Eine mögliche Ausführungsform der Softwareversion für das Empfangsteilsystem 121 ist nachfolgend dargestellt:
In den im Folgenden dargelegten Ansprüchen sollen die Strukturen, Materialien, Wirkungen und Äquivalente aller "Mittel" und "logischen" Elemente alle Strukturen, Materialien oder Wirkungen enthalten, um die im Zusammenhang mit den Elementen spezifizierten Funktionen auszuführen.

Claims

System zum Verbessern der Genauigkeit der Datenkommunikation über ein digitales Netz (113), das eine im Folgenden mit RBS bezeichnete Rob-Bit-Zeichengabe verwendet, mit: einem Empfänger (121), der so konfiguriert ist, dass er digitale Daten empfängt; einem Mittel, das feststellt, ob die digitalen Daten durch die RBS verzerrt sind, wobei das Feststellungsmittel ein Mittel enthält, das einen Wert der digitalen Daten mit einem weiteren Wert vergleicht; und einem Mittel (130), das die digitalen Daten ausgleicht, um die RBS-Verzerrung zu verringern.
System nach Anspruch 1, bei dem das Ausgleichsmittel ein Mittel enthält, das eine Ausgleichsgröße mit einem Rahmen digitaler Daten, der der RBS-Verzerrung unterliegt, kombiniert.
System nach Anspruch 1, bei dem der Empfänger mit einer analogen Verbindung gekoppelt ist (121) und die digitalen Daten über die analoge Verbindung empfängt.
Verfahren zum Verbessern der Genauigkeit eines digitalen Signals, das von einem digitalen Netz (113) empfangen wird, das eine im Folgenden mit RBS bezeichnete Rob-Bit-Zeichengabe verwendet, mit den folgenden Schritten: Empfangen eines Rahmens digitaler Daten; Analysieren des Rahmens digitaler Daten; Feststellen, ob der Rahmen digitaler Daten durch die RBS verzerrt ist, auf der Grundlage des Analyseschrittes; und Ausgleichen des Rahmens digitaler Daten, um die RBS-Verzerrung zu verringern, wenn der Rahmen digitaler Daten durch die RBS verzerrt ist.
Verfahren nach Anspruch 4, das ferner den Schritt umfasst, bei dem der Rahmen digitaler Daten von einer analogen Verbindung empfangen wird.
Verfahren nach Anspruch 4, bei dem der Ausgleichsschritt den Schritt umfasst, bei dem eine Ausgleichsgröße mit dem Rahmen digitaler Daten kombiniert wird.
Verfahren nach Anspruch 6, bei dem die Ausgleichsgröße 0,5 eines niedrigstwertigen Bits ist.
Verfahren zum Verbessern der Genauigkeit digitaler Daten, die von einem digitalen Netz empfangen werden, das wenigstens ein Bit der digitalen Daten periodisch auf einen bestimmten logischen Pegel zwingt, mit den folgenden Schritten: Empfangen eines Rahmens der digitalen Daten von dem digitalen Netz (113); Feststellen, ob der Rahmen digitaler Daten wenigstens ein Bit enthält, das durch das digitale Netz (113) auf den bestimmten logischen Pegel gezwungen worden ist; Analysieren des wenigstens einen Bits während des Feststellungsschrittes; und Ausgleichen des Rahmens digitaler Daten, um die Verzerrung zu verringern, die durch das digitale Netz (113) verursacht wird, das das wenigstens eine Bit der digitalen Daten auf den bestimmten logischen Pegel zwingt.
Verfahren nach Anspruch 8, bei dem der Ausgleichsschritt den Schritt umfasst, bei dem zu dem Rahmen digitaler Daten eine Ausgleichsgröße addiert wird.
Verfahren nach Anspruch 8, bei dem der Ausgleichsschritt den Schritt umfasst, bei dem von dem Rahmen digitaler Daten eine Ausgleichsgröße subtrahiert wird.