DE69734158T2 - Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen - Google Patents

Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen Download PDF

Info

Publication number
DE69734158T2
DE69734158T2 DE69734158T DE69734158T DE69734158T2 DE 69734158 T2 DE69734158 T2 DE 69734158T2 DE 69734158 T DE69734158 T DE 69734158T DE 69734158 T DE69734158 T DE 69734158T DE 69734158 T2 DE69734158 T2 DE 69734158T2
Authority
DE
Germany
Prior art keywords
electrically conductive
layer
probe
coating
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69734158T
Other languages
English (en)
Other versions
DE69734158D1 (de
Inventor
Brian Samuel Beaman
Keith Edard Fogel
Paul Afred Lauro
Yun-Hsin Liao
Peter Daniel MORRIS
Da-Yuan Shih
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69734158D1 publication Critical patent/DE69734158D1/de
Publication of DE69734158T2 publication Critical patent/DE69734158T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/0675Needle-like
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06755Material aspects
    • G01R1/06761Material aspects related to layers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Strukturen mit einer Vielzahl von einzelnen isolierten, länglichen elektrischen Leitern, die aus einer tragenden Oberfläche herausragen und sich als Prüfköpfe für die Prüfung von elektrischen Verbindungen mit elektronischen Einheiten wie beispielsweise integrierten Schaltkreiseinheiten und anderen Elektronikbauteilen eignen, und die sich insbesondere für die Prüfung von integrierten Schaltkreiseinheiten mit starren Anschlussflecken und von Mehrchipmodulpackungen mit Anschlussflecken von hoher Dichte eignen, sowie auf die Vorrichtung für deren Verwendung und die Verfahren für deren Herstellung.
  • HINTERGRUND DER ERFINDUNG
  • Integrierte Schaltkreiseinheiten (IC-Einheiten) und andere Elektronikbauteile werden in der Regel getestet, um die elektrische Funktionsfähigkeit der Einheit zu überprüfen, und bestimmte Einheiten benötigen eine Prüfung mittels Voralterung bei hoher Temperatur, um so Frühausfälle dieser Einheiten schneller herbeizuführen. Die Prüfung des Wafer erfolgt üblicherweise an einer einzigen Chipstelle bei Temperaturen zwischen 25 °C und 125 °C, wohingegen die Voralterung üblicherweise mit zerschnittenen und zu Modulen zusammengefügten Chips bei Temperaturen zwischen 80 °C und 150 °C erfolgt. Die Prüfung des Wafer und die Voralterung der IC-Chips bei höheren Temperaturen von bis zu 200 °C haben mehrere Vorteile und gewinnen zunehmende Bedeutung in der Halbleiterbranche. Die gleichzeitige Prüfung mehrerer Chips auf einem einzigen Wafer bringt offensichtliche Vorteile hinsichtlich der Kostenersparnis und der Erhöhung des Herstellungsdurchsatzes mit sich und stellen einen logischen Schritt in Richtung der Prüfung und Voralterung eines gesamten Wafer dar.
  • Zu den verschiedenen Arten der Verbindungsverfahren, die bei der Prüfung dieser Einheiten zum Einsatz kommen, gehören Techniken für die dauerhafte, halb dauerhafte und vorübergehende Verbindung. Zu den gängigen dauerhaften und halb dauerhaften Verbindungstechniken gehören das Löten und Drahtbonden, um eine Verbindung zwischen der IC-Einheit und einem Trägermaterial mittels nach außen führenden Leiterbahnen oder einem Gehäuse mit einem metallenen Anschlussrahmen herzustellen. Zu den Techniken für eine vorübergehende Verbindung gehören starre und nachgiebige Prüfköpfe, anhand derer die IC-Einheit mit einem Trägermaterial mit nach außen führenden Leiterbahnen oder aber direkt mit der Prüfvorrichtung verbunden ist.
  • Die für die Prüfung von integrierten Schaltkreiseinheiten verwendeten dauerhaften Verbindungstechniken wie Drahtbonden an einen Anschlussrahmen eines Kunststoffträgers für Halbleiterchips (Plastic Leaded Chip Carrier, PLCC) werden üblicherweise bei Einheiten mit einer geringen Anzahl von Chip-Anschlüssen verwendet, wobei das PLCC-Gehäuse vergleichsweise kostengünstig ist. Die Prüfung der Einheit erfolgt über die Drahtbondstellen und Anschlussdrähte des in eine Messbuchse eingesteckten PLCC-Gehäuses. Wenn die integrierte Schaltkreiseinheit defekt ist, werden die Einheit und das PLCC-Gehäuse aussortiert.
  • Die für die Prüfung von integrierten Schaltkreiseinheiten verwendeten Techniken für eine halb dauerhafte Verbindung wie beispielsweise die Verbindung einer Lötkugelhalterung mit einem Anschlussstift-Rastergehäuse (Pin Grid Array, PGA) aus Keramik oder Kunststoff (Ceramic Pin Grid Array, CPGA, Plastics Pin Grid Array, PPGA) werden üblicherweise bei Einheiten mit einer hohen Anzahl von Chip-Anschlüssen verwendet, wobei das PGA-Gehäuse vergleichsweise teuer ist. Die Prüfung der Einheit erfolgt mittels der Lötkugeln und der nach außen führenden Leiterbahnen sowie der Anschlussstifte des in eine Messbuchse eingesteckten PGA-Gehäuses. Wenn die integrierte Schaltkreiseinheit defekt ist, kann sie von dem PGA-Gehäuse entfernt werden, indem die Lötkugeln bis zu ihrem Schmelzpunkt erwärmt werden. Dabei steht den Bearbeitungskosten für die Erwärmung und Entfernung des Chips die Kosteneinsparung durch die Wiederverwendung des PGA-Gehäuses gegenüber.
  • Bei den kostengünstigsten Techniken für die Prüfung und Voralterung von integrierten Schaltkreiseinheiten wird eine direkte Verbindung zwischen den Kontaktflecken der Einheit und einer Prüfkopfbuchse bereitgestellt, die mit der Testvorrichtung fest verdrahtet ist. Heutige Prüfköpfe für die Prüfung von integrierten Schaltkreisen sind teuer in der Herstellung und leicht zu beschädigen. Die einzelnen Prüfköpfe sind dabei üblicherweise mit einer ringförmigen Leiterplatte verbunden und tragen vorstehende Metalldrähte, die sich zur Mitte der Öffnung in der Leiterplatte erstrecken. Jeder Prüfkopfdraht muss zu einer Kontaktstelle der zu prüfenden integrierten Schaltkreiseinheit ausgerichtet sein. Die Prüfkopfdrähte sind im Allgemeinen empfindlich und können leicht verformt oder beschädigt werden. Diese Art der Prüfkopfbefestigung wird in der Regel für die Prüfung von integrierten Schaltkreiseinheiten verwendet, deren Kontakte entlang des äußeren Rands der Einheit angeordnet sind. Diese Prüfkopfart ist außerdem sehr viel größer als die geprüfte IC-Einheit, und ihre Verwendung für eine Prüfung unter hohen Temperaturen wird durch die Struktur und Materialzusammensetzung des Prüfkopfes beschränkt. Beschrieben wird dies in der am 22. November 1996 eingereichten, gleichzeitig anhängigen US-Patentanmeldung des Anmelders mit der laufenden Nummer 08/754 869.
  • Eine weitere Technik für die Prüfung von IC-Einheiten umfasst einen Schaltkreis auf einer dünnen, biegsamen Leiterplatte mit Metall-Kontakthöckern und nach außen führenden Leiterbahnen. Die Kontakthöcker werden üblicherweise durch fotolithografische Prozesse gebildet und stellen eine erhabene Kontaktfläche für die Prüfkopfbaugruppe bereit. Die Kontakthöcker dienen zur Herstellung eines Kontakts mit den flachen oder vertieften Aluminium-Kontaktflecken auf der IC-Einheit. Zwischen der Rückseite der biegsamen Leiterplatte und einer Druckplatte oder starren Leiterplatte wird üblicherweise ein Elastomer-Kontaktflecken verwendet, um dem Prüfkopf Nachgiebigkeit zu verleihen. Diese Prüfkopfart ist auf Trägermaterialien aus biegsamer Folie beschränkt, die üblicherweise ein bis zwei Leiterbahnschichten aufweisen. Außerdem stellt diese Art des Prüfkopfes für eine niederohmige Verbindung keine Wischkontaktfläche bereit.
  • Die Aluminium-Kontaktflecken auf einer IC-Einheit mit hohem Integrationsgrad sind üblicherweise rechteckig und gegenüber der Oberfläche der Passivierungsschicht leicht vertieft ausgebildet. Wenn der Wischkontaktvorgang des hoch integrierten Prüfkopfes nicht gesteuert wird, kann sich die Prüfspitze in die falsche Richtung bewegen und eine Kurzschlussverbindung mit einem benachbarten Aluminium-Kontaktflecken verursachen, oder die Prüfspitze kann sich von dem Aluminium-Kontaktflecken zur Oberfläche der Passivierungsschicht bewegen und eine offene Verbindung verursachen.
  • Die Position der Prüfspitzen muss gesteuert werden, um sicherzustellen, dass die Prüfköpfe genau zu den Anschlussflecken der IC-Einheit ausgerichtet sind. Bei der Prüfung mittels Voralterung unter hohen Temperaturen darf die Wärmeausdehnung von Prüfkopfstruktur und IC-Einheit nur geringe Abweichungen aufweisen, um sicherzustellen, dass es über den gesamten Temperaturbereich der Voralterung hinweg zu keiner erheblichen Schwankung der Prüfkopfposition kommt. Eine zu unterschiedliche Wärmeausdehnung innerhalb der Prüfkopfstruktur kann zu einer eingeschränkten Zuverlässigkeit der Kontakte führen.
  • Die Herausforderungen bei der Prüfung einer einzelnen integrierten Schaltkreiseinheit mit hohem Integrationsgrad vervielfachen sich bei Prüfanwendungen mit mehreren Chips und ganzen Wafern. Für die Wärmeausdehnung und Kontaktausrichtung sind Herstellungsverfahren und Materialauswahl des Prüfkopfes von ausschlaggebender Bedeutung. Bereits eine kleine Abweichung bei der Wärmeausdehnung von Trägermaterial, Wafer und Prüfkopfbauweise führt zu einer fehlerhaften Ausrichtung der Prüfspitze zu den Kontaktflecken des Wafer. Genauso wichtig ist die Nachgiebigkeit der Prüfkopfstruktur. Geringe Abweichungen bei der Metallisierung des Wafer, eine Verwerfung des Wafer und geringe Schwankungen der Prüfkopfhöhe können ebenfalls erhöhte Anforderungen an die Nachgiebigkeit der Prüfkopfstruktur stellen.
  • Mit zunehmender Verarbeitungsleistung von IC-Einheiten nehmen entsprechend auch die Anzahl der Ein-/Ausgänge und die Geschwindigkeit der E/A-Signale zu. Die Verwendung von Hochgeschwindigkeitssignalen und Anschlüssen von hoher Dichte auf einer integrierten Schaltkreiseinheit erhöht auch die Herausforderung, welche die genaue Prüfung der Funktionsfähigkeit der Einheit mit sich bringt. Die Fähigkeit, Chip-Anschlüsse mit hoher Geschwindigkeit und hohem Integrationsgrad zu prüfen, kann durch eine hohe Induktivität der Prüfköpfe und das Nebensprechen zwischen den Prüfköpfen erheblich eingeschränkt sein. Dabei lässt sich die Induktivität des Prüfkopfes verringern, indem die Prüfkopflänge vermindert oder indem eine Prüfkopfstruktur mit einem Masseschirm verwendet wird. Die integrierte Abschirmung trägt außerdem dazu bei, das Nebensprechen zwischen den hoch integrierten Prüfköpfen zu vermindern und verringert die Notwendigkeit, zwischen den Signalprüfköpfen auf Masse gelegte Prüfköpfe anzuordnen.
  • Das am 05. Januar 1993 an Liu et.al. erteilte US-Patent 5 177 439 bezieht sich auf Halter für die Prüfung freiliegender IC-Chips. Der Halter wird aus einem Silicium-Wafer oder einem anderen Trägermaterial hergestellt, das für die Halbleiterverarbeitung geeignet ist. Das Trägermaterial wird einem chemischen Ätzvorgang unterzogen, um so eine Vielzahl von hervorstehenden Flächen zu erzeugen, die dem E/A-Muster auf dem freiliegenden IC-Chip entsprechen. Die hervorstehenden Flächen werden mit einem elektrisch leitenden Material beschichtet und mit einzelnen, nach außen führenden Leiterbahnpfaden verbunden, um so eine Verbindung mit einem externen Prüfsystem zu ermöglichen. Die in dieser Patentschrift beschriebene Prüfkopfgeometrie stellt weder eine nachgiebige Kontaktfläche für die Prüfung der Aluminium-Kontaktflecken auf der IC-Einheit noch eine Wischkontaktfläche bereit. Das für die Herstellung dieses Prüfkopfhalters verwendete Trägermaterial ist auf Halbleiter-Wafer beschränkt, die verhältnismäßig teuer sind. Für die Herstellung des hoch integrierten Prüfkopfes mit gesteuertem Wischkontaktvorgang können verschiedene kostengünstige Trägermaterialien mit nach außen führenden Leiterbahnen verwendet werden.
  • Die am 22. November 1996 eingereichte, gleichzeitig anhängige US-Patentanmeldung des Anmelders mit der laufenden Nummer 08/754 869 beschreibt einen hoch integrierten Prüfkopf für integrierte Schaltkreiseinheiten. Die in diesem Dokument beschriebene Prüfkopfstruktur verwendet kurze Metalldrähte, die an einem Ende an die nach außen führenden Leiterbahnen auf einem starren Trägermaterial angebondet sind. Die Drähte sind mit einem nachgiebigen Polymermaterial ummantelt, das ein Zusammendrücken der Prüfköpfe ermöglicht, wenn sie gegen die integrierte Schaltkreiseinheit gedrückt werden. Die Draht-Prüfköpfe sind ausreichend lang und weisen eine Winkelform auf, um eine dauerhafte Verformung zu vermeiden, wenn sie gegen die integrierte Schaltkreiseinheit gedrückt werden.
  • WO 96/16440 A lehrt eine Prüfkopfstruktur mit einer isolierenden Beschichtung und einer elektrisch leitenden Beschichtung auf den nachgiebigen Bauteilen des Prüfkopfes.
  • WO 91/12706 A lehrt eine Prüfkopfstruktur, die hoch integrierte Prüfspitzen verwendet, welche in horizontaler Richtung biegsam sind, um sich so an die vertikale Kontaktbelastung anpassen zu können.
  • AUFGABEN
  • Es ist die Aufgabe der vorliegenden Erfindung, einen Prüfkopf für die Prüfung integrierter Schaltkreiseinheiten und anderer Elektronikbauteile bereitzustellen, die starre Kontaktflecken für die Verbindung verwenden.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Prüfkopfstruktur, die ein fester Bestandteil der nach außen führenden Leiterbahnen auf dem Prüfträgermaterial oder einem anderen Leiterplattenmittel ist, um die Länge des elektrischen Leiters sowie den Kontaktwiderstand der Prüfkopffläche auf ein Mindestmaß zu verringern.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Prüfkopfes mit einer nachgiebigen Kontaktfläche, um so geringfügige Abweichungen in der Höhe der starren Kontaktflecken auf der IC-Einheit sowie Schwankungen in der Höhe der Prüfkopfkontakte auszugleichen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer erhabenen Prüfspitze, um einen Kontakt mit den vertieften Oberflächen auf der IC-Einheit herzustellen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Prüfkopfstruktur mit elektrischen Eigenschaften für eine niedrige Induktivität und ein geringes Nebensprechen.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Prüfkopfstruktur mit einer verbesserten Lagetoleranz.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Prüfkopfstruktur, die für die Prüfung von Einzelchip- oder Mehrfachchip-Wafern mit hoher Leistung und hoher Frequenz verwendet werden kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung stellt eine Prüfkopfstruktur nach Anspruch 1 bereit.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden bei Betrachtung der folgenden ausführlichen Beschreibung der Erfindung in Zusammenhang mit den Zeichnungsfiguren deutlich, bei denen:
  • 1 einen Querschnitt durch die bevorzugte Ausführungsform des Hochleistungs-Prüfkopfes zeigt, der mit einem Trägermaterial verbunden ist und gegen die Aluminium- Kontaktflecken einer integrierten Schaltkreiseinheit gedrückt wird.
  • Die 2 bis 6 die Prozesse für die Herstellung des nachgiebigen Prüfkopfes auf einem Trägermaterial mit nach außen führenden Leiterbahnen zeigen.
  • 7 einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes zeigt.
  • 8 einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes zeigt.
  • 9 einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes zeigt.
  • 10 eine Draufsicht auf eine Prüfkopfstruktur ist, die Gruppen von Chipstellen auf einem Chip-Wafer zeigt.
  • 11 eine schematische Darstellung verschiedener Formen von Prüfkopfdrähten zeigt, die für die praktische Durchführung der vorliegenden Erfindung von Nutzen sind, wie beispielsweise S-förmig, C-förmig, durchgehend gekrümmt, teilweise gekrümmt, teilweise gerade sowie Kombinationen dieser Formen.
  • 12 eine schematische Darstellung alternativer Ausführungsformen der nachgiebigen Gehäusestruktur (17) zeigt, mit der die Struktur (20) für die Positionierung der Prüfspitze so getragen wird, dass sie in ihrer Lage bleibt und sich mit den Enden (16) der Prüfspitze bewegt, wenn diese in Kontakt mit den elektronischen Kontaktflecken (31) gebracht werden.
  • 13 eine schematische Darstellung einer Vorrichtung zeigt, mit der sich die Prüfköpfe gemäß der vorliegenden Erfindung so bewegen lassen, dass ein elektrischer Kontakt mit einem Werkstück wie z.B. einem geprüften integrierten Schaltkreis (IC) hergestellt und unterbrochen werden kann.
  • Die 14 bis 17 ein elektrochemisches Verfahren zeigen, mit dem die Strukturen gemäß der vorliegenden Erfindung hergestellt werden.
  • Die 18 bis 20 verschiedene Strukturen zeigen, mit denen sich für die mit dem Verfahren aus den 14 bis 17 hergestellten äußeren Leiter eine Eckverbindung herstellen lässt.
  • AUSFÜHRLICHE BESCHREIBUNG
  • 1 zeigt einen Querschnitt durch ein Prüfträgermaterial (11) und einen Hochleistungs-Prüfkopf (10) gemäß der vorliegenden Erfindung. Das Prüfträgermaterial (11) stellt eine starre Basis für den Anschluss der Prüfköpfe (10) und nach außen führende Leiterbahnen bereit, die von der hoch integrierten Anordnung der Prüfkopfkontakte zu einem größeren Raster von Anschlussstiften oder anderen Mitteln für die Verbindung mit der Vorrichtung führt, die für die elektrische Prüfung der integrierten Schaltkreiseinheit verwendet wird. Das Trägermaterial mit nach außen führenden Leiterbahnen kann aus verschiedenen Materialien hergestellt sein und verschiedene Bauweisen aufweisen, darunter Einzel- oder Mehrschichtkeramik mit Dick- oder Dünnschichtleiterbahnen, einem Silicium-Wafer mit Dünnschichtleiterbahnen und einer Epoxid-Glasfaserlaminat-Bauweise mit Kupferleiterbahnanordnungen von hoher Dichte. Die Prüfköpfe (10) sind mit der ersten Oberfläche (12) des Trägermaterials (11) verbunden. Die Prüfköpfe dienen zur elektrischen Kontaktierung der Aluminium-Kontaktflecken (31) auf der geprüften Einheit (30). Die geprüfte Einheit (30) ist vorzugsweise ein IC-Chip. Die Kontaktflecken (31), die üblicherweise aus Aluminium bestehen, sind üblicherweise gegenüber der Oberfläche der Passivierungsschicht (32) der integrierten Schaltkreiseinheit (30) etwas vertieft ausgebildet. Die Geometrie des nachgiebigen Prüfkopfes (10) ist dahingehend optimiert, dass sie eine Wischkontaktfläche bereitstellt, um die Oxide auf der Oberfläche der Aluminium-Kontaktflecken (31) zu durchdringen und so eine niederohmige Verbindung bereitzustellen.
  • Der Prüfkopf (10) ist unmittelbar mit den nach außen führenden Leiterbahnen (13) auf der ersten Oberfläche (12) des Trägermaterials (11) verbunden, um den Widerstand der Prüfkopfoberfläche auf ein Mindestmaß zu verringern. Die Prüfkopfgeometrie ist für die Bereitstellung einer biegsamen Kontaktfläche optimiert, welche die Richtung und Länge des Wischkontaktvorgangs steuert. Der Prüfkopfdraht (15) ist von einem Polymermaterial (72) umgeben, das dem abgewinkelten Draht (15) zusätzlichen Halt und Elastizität verleiht. Der Prüfkopfdraht (15) und die erste Oberfläche (12) des Trägermaterials (11) zwischen den Prüfköpfen (10) mit Ausnahme der Prüfspitze (16) sind vorzugsweise vollständig von dem Polymermaterial (72) ummantelt. Eine dünne Schicht eines elektrisch leitenden Materials (90) bedeckt vorzugsweise die Oberfläche des Polymermaterials (72), welches den Prüfkopfdraht (15) umgibt, um so für jeden Prüfkopfdraht (15) einen eigenen Masseschirm bereitzustellen. Die Schicht des elektrisch leitenden Materials (90) ist mit Masseanschlüssen (92) auf der Oberfläche (12) des Trägermaterials (11) verbunden. Die Verbindung des elektrisch leitenden Materials (90) mit Masse führt zu einer erheblichen Verringerung des Nebensprechens zwischen den sehr schnell zeitvariablen elektrischen Signalen, das entsteht, indem ein unerwünschtes elektrisches Signal in einem benachbarten Prüfkopfleiter induziert wird. Die Stärke und Zusammensetzung des Polymermaterials (72) kann variiert werden, um die elastischen und elektrischen Eigenschaften des Hochleistungs-Prüfkopfes (10) zu verändern. Wenn der nachgiebige, hoch integrierte Prüfkopf (10) gegen die IC-Einheit (30) gedrückt wird, dreht sich der Prüfkopfdraht (15) geringfügig, und die Prüfspitze (16) gleitet über die Oberfläche der Kontaktflecken (31) der IC-Einheit (30). Die Länge des Gleit- oder Wischkontaktvorgangs ist durch den Winkel und die Länge des Prüfkopfdrahtes (15) und die Stärke des Drucks des Prüfkopfes (10) beschränkt. Da jeder der Prüfköpfe (10) von den benachbarten Prüfköpfen getrennt ist, ist die Wärmeausdehnung des Polymermaterials (72) für Anwendungen mit hohen Temperaturen wie beispielsweise die Voralterung nicht von Belang. Bei dem Polymermaterial (72) kann es sich z.B. um Polyimid, Polyamid-Imid und fluorierte Polymere wie Teflon handeln.
  • 2 zeigt einen Prozess, der zur Herstellung des Hochleistungs-Prüfkopfes verwendet wird. Dabei werden mit einem Werkzeug für das kombinierte Thermokompressions- und Ultraschallbonden Bondkugeln (14) mit den nach außen führenden Leiterbahnen (13) auf der ersten Oberfläche (12) des starren Trägermaterials (11) verbunden. Das Drahtbondwerkzeug verwendet eine erste Keramik-Kapillare (40), um das kugelförmige Ende des Bonddrahts (41) gegen die erste Oberfläche (12) des Trägermaterials (11) zu drücken. Druckkraft und Ultraschallenergie werden über die Spitze der ersten Kapillare (40) ausgeübt, während die Wärmeenergie von dem Drahtbondwerkzeug durch das Trägermaterial (11) übertragen wird, um so das kugelförmige Ende des Bonddrahts (41) auf die nach außen führenden (13) der ersten Oberfläche (12) des Trägermaterials (11) zu kontaktieren. Der Bonddraht (41) ist in einem Winkel angeordnet, und mit Hilfe einer Schneide (42) wird der Bonddraht (41) so abgetrennt, dass ein abgewinkeltes Drahtteilstück (15) vertikal aus der Bondkugel (14) hervorsteht. Die Bewegung der Keramik-Kapillare (40) wird während dieses Vorgangs so gesteuert, dass ein kurzes gerades Teilstück des Drahts (43) bereitgestellt wird, das rechtwinklig zur Oberfläche des starren Trägermaterials (11) ist.
  • 3 zeigt einen (vorzugsweise Argon-Ionen-)Laser (50), mit dem die Enden der kurzen geraden Teilstücke des Drahts (43) geschmolzen werden, um einen kugelförmigen Kontakt (16) herzustellen. Die glatte Oberfläche des kugelförmigen Kontakts (16) eignet sich ideal als Wischkontaktfläche. Die Größe des kugelförmigen Kontakts (16) am Ende des Prüfkopfdrahts (15) wird durch die Leistungsdichte des Laserstrahls und die Ausrichtung des Brennpunkts an der Spitze des geraden Drahtteilstücks (43) gesteuert.
  • 4 zeigt den Vorgang, mit dem die Enden der kugelförmigen Prüfkopfkontakte mit einem Schutzmaterial (62) beschichtet werden. Das Schutzmaterial (62) kann ein Polymer wie beispielsweise Polyimid oder Polyamid sein. Das Trägermaterial (11) wird so über dem Behälter (60) mit dem flüssigen Schutzmaterial (61) angeordnet, dass die kugelförmigen Kontakte (16) in die Flüssigkeit (61) eintauchen. Nachdem die Prüfspitzen (16) mit dem Schutzmaterial (62) beschichtet sind, wird das Trägermaterial (11) wieder in seine Ausgangslage gebracht, und eine vorübergehende Sperrschicht (70) wird um die Anordnung der Prüfkopfdrähte (15) gelegt, wie aus 5 hervorgeht. Der durch die vorübergehende Sperrschicht (70) gebildete Hohlraum wird mit einem flüssigen Polymermaterial (71) gefüllt, das die Prüfkopfdrähte (15) mit einer dünnen Polymerbeschichtung (72) überzieht. Der Vorgang wird so gesteuert, dass an jedem Prüfkopfdraht (15) und auf der ersten Oberfläche (12) des Trägermaterials (11) zwischen den Prüfkopfdrähten (15) eine gleichförmige, einheitliche Stärke des Polymermaterials, bei dem es sich z.B. um Paraxylol (72) handeln kann, entsteht. Alternativ kann die Prüfkopfstruktur (10) nach dem Aufbringen der Schutzbeschichtung (62) auf den Drahtenden (15) in eine Lösung getaucht werden, während gleichzeitig ein Strom durch die Drähte (15) fließt, um so die Oberflächen der Drähte (15) mittels Elektrolyse mit einem Polymer wie beispielsweise Polyimid zu beschichten. In diesem Zusammenhang nützliche Prozesse werden in der US-Patentschrift 5 152 880 sowie in den US-Patentschriften 5 021 129, 5 242 713 und 5 242 551 beschrieben.
  • 6 zeigt den Prozessschritt, mit dem die elektrische leitende Schicht (90) auf die Oberfläche des Polymermaterials (72) aufgebracht wird. Die elektrisch leitende Schicht (90) kann mittels stromloser Plattierungs-, elektrophoretischer Beschichtungs-, Zerstäubungs- oder Verdampfungsprozesse aufgebracht werden, wobei Palladium, Chrom, Kupfer oder andere elektrisch leitende Materialien eingesetzt werden können. Auch elektrisch leitende Polymere können als Basisschicht (90) auf der Oberfläche des isolierenden Polymermaterials (72) verwendet werden. Nach dem Aufbringen der elektrisch leitenden Schicht (90) wird die Schutzbeschichtung (62) auf den Prüfspitzen (16) entfernt, so dass die kugelförmigen Kontakte (16) freiliegen. Die Beschichtung (62) kann ein wasserlösliches Wachs oder ein anderes Wachs sein, das später mit gängigen Techniken entfernt werden kann.
  • Wenn ein elektroaktives Material wie Polyimid als Schicht (72) verwendet wird, kann die elektrisch leitende Schicht (90) anhand der in US-Patentschrift 5 242 713 beschriebenen Verfahren elektrochemisch aufgebracht werden. Wenn ein halogeniertes Polymermaterial, z.B. ein perfluoriertes Polymer wie Teflon (eingetragenes Warenzeichen der Firma Dupont), als Isolierschicht (70) verwendet wird, kann eine elektrisch leitende Schicht gemäß den Lehren von US-Patentschrift 5 374 454 elektrochemisch darauf aufgebracht werden.
  • 7 zeigt einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes (110). Diese Ausführungsform (110) verwendet dieselbe Bauweise wie die Ausführungsform (10) aus 1, jedoch ohne die elektrisch leitende Schicht (90) auf der Oberfläche des Polymermaterials (72). Zwar ist die elektrische Leitfähigkeit dieser Ausführungsform weniger gut als diejenige der bevorzugten Ausführungsform, sie bietet als Hauptvorteil jedoch geringere Herstellungskosten. Bei dieser Ausführungsform kann die Beschichtung (72) auch aus einem hoch elastischen Material wie beispielsweise einem starren Metall, z.B. Invar, Cu/Invar/Cu oder Nickel, bestehen, wodurch die Flexibilität des länglichen Leiters (15) erhöht wird.
  • 8 zeigt einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes (120). Diese Ausführungsform verwendet eine dünne Schicht (81) (vorzugsweise Invar), um die Positionsgenauigkeit der Prüfspitze (16) zu steuern. Die dünne Schicht (81) kann aus einem beliebigen Material wie Metall, Polymer, Glas und Keramik bestehen. Invar wurde ausgewählt, da sein thermischer Ausdehnungskoeffizient nahe bei dem thermischen Ausdehnungskoeffizienten des zu prüfenden IC-Chips (30) mit Silicium-Wafer liegt. Andere Materialien mit einem thermischen Ausdehnungskoeffizienten im Bereich von 2 ppm bis 8 ppm können ebenfalls für die Oberflächenschicht (81) verwendet werden. In der dünnen Schicht (81) werden eine Vielzahl von Öffnungen (82) ausgebildet und an den entsprechenden Prüfspitzen (16) ausgerichtet. Die dünne Invar-Schicht (81) wird von einem Elastomergehäuse (80) getragen, das die Prüfkopfanordnung umgibt. Die dünne Invar-Schicht (81) kann außerdem sowohl an der Ober- als auch an der Unterseite mit einer dünnen Schicht eines Polymermaterials beschichtet oder laminiert sein, um so die dünne Schicht (81) gegen die Prüfspitze (16) zu isolieren.
  • 9 zeigt einen Querschnitt durch eine weitere Ausführungsform des Hochleistungs-Prüfkopfes (130). Diese Ausführungsform hat insofern Ähnlichkeit mit der Ausführungsform aus 7, als sie eine dünne Invar-Schicht (81) verwendet, um die Positionsgenauigkeit der Prüfspitze (16) zu steuern. Außerdem verwendet diese Ausführungsform ebenfalls ein nachgiebiges, elektrisch leitendes Polymer (83) wie beispielsweise elektrisch leitendes Siloxan oder einen elektrisch leitenden Elastomerschaum, um den Hohlraum zwischen den Prüfkopfdrähten (15) zu füllen, der durch das Elastomergehäuse (80) und die dünne Schicht (81) gebildet wird. Das nachgiebige, elektrisch leitende Polymer (83) ist mit einem Masseanschluss (92) auf der ersten Oberfläche (12) des Trägermaterials (11) kontaktiert und stellt für jeden Prüfkopfdraht (15) einen Masseschirm bereit. Elektrisch leitende Polymere werden in US-Patentschrift 5 198 153 beschrieben.
  • Wie in 13 gezeigt, wird eine Struktur wie beispielsweise diejenige aus 3 in einen Behälter (1302) mit einer elektrolytischen Lösung (1304) getaucht, wie sie beispielsweise in US-Patentschrift 5 152 880 beschrieben wird, um so ein Ausfällen von Polyimid aus einer Polyimid-Lösung oder ein Ausfällen von Polyimid aus einer Polyisomid-Lösung zu erhalten, wie dies in den US-Patentschriften 5 021 129, 5 242 713 und 5 242 551 beschrieben wird, die durch Bezugnahme als Bestandteil dieser Patentanmeldung gelten. Wie in diesen Patentschriften beschrieben, werden die geeigneten Ströme und Vorspannungen an die Drähte (15) angelegt, indem die Ströme und Spannungen an Kontaktflecken wie beispielsweise die Kontaktflecken (1317) angelegt werden, die mit den einzelnen Drähten (15) elektrisch verbunden sind, um so eine Polymerbeschichtung (1402) aus 14 zu erhalten. Die Struktur 1404 aus 14 mit polymerbeschichteten Drähten (1406) kann dann in eine elektrolytische Lösung getaucht werden, wie sie in US-Patentschrift 5 242 713 beschrieben wird, um auf der Polymerbeschichtung (1402) eine Metallbeschichtung wie beispielsweise eine Kupferbeschichtung abzulagern. Dies lässt sich erreichen, indem die Lösung (1304) aus 14 durch die Lösung aus US-Patentschrift 5 242 713 ersetzt wird und die geeignete Vorspannung und der geeignete Strom an den Kontakt (1317) angelegt werden, um die Struktur aus 15 mit der Isolierbeschichtung (1404) des elektrischen Leiters (1502) zu erhalten. Wenn die Struktur aus 15 aus dem Behälter (1302) entnommen wird, kann die Schutzschicht (62) wie oben beschrieben entfernt werden, um so die Struktur aus 16 zu erhalten.
  • Wie mit Blick auf 9 beschrieben, kann der Raum zwischen den länglichen Leitern mit einem Material (1704) gefüllt werden. Das Material kann ein elektrisch leitendes Polymer sein, das eine gemeinsame elektrische Verbindung zwischen der elektrisch leitenden Schicht (1502) und den länglichen Leitern (15) bereitstellt. Das Material (1704) kann über den Kontaktflecken (1702) elektrisch kontaktiert werden. Alternativ kann das Material (1704) ein isolierendes Material sein, das mit elektrisch leitenden Partikeln (1706), z.B. Metallpartikeln, gefüllt ist. Alternativ kann das Material (1704) eine Mischung aus einem elektrisch nichtleitenden und einem elektrisch leitenden Polymer sein. Alternativ kann eine dünne Schicht (1808) wie beispielsweise (81) aus 9 auf die Enden des koaxialen, länglichen Leiters aufgebracht werden, wie aus 18 hervorgeht. Die dünne Schicht (1808) kann ein elektrischer Leiter oder eine mehrschichtige Dünnschicht mit einer elektrisch nichtleitenden und einer elektrisch leitenden Schicht sein. Die dünne Schicht (1802) kann mittels eines elektrisch leitenden Klebstoffs oder einer Lötverbindung an der Stelle (1804) auf dem äußeren Leiter (1502) kontaktiert sein, um eine gemeinsame elektrische Verbindung zwischen den äußeren Leitern (1402) der einzelnen koaxialen, länglichen Leiter (1806) zu bilden. Die elektrische Kontaktierung kann auf der Dünnschicht (1802) wie beispielsweise an der Stelle (1810) hergestellt werden, damit diese ein festes Potenzial beibehält, wie dies in den Patentschriften beschrieben wird, die durch Bezugnahme als Bestandteil dieser Patentanmeldung gelten. Das Trägermaterial (11) kann so gestaltet sein, dass die elektrisch leitenden Kontaktflecken (21) auf der Oberfläche (19) mit den länglichen Leitern (15) elektrisch verbunden sind, um so eine Vorspannung für die elektrochemischen Prozesse bereitzustellen. Wenn alternativ, wie in 15 gezeigt, die elektrochemische Ablagerung der elektrisch leitenden Schicht (1502) ausreichend lange dauern kann und wenn die elektrisch leitenden Kontaktflecken (1902) aus 19 nahe beieinander liegen, dann überbrücken die elektrisch leitenden Schichten (1502) der nebeneinander liegenden länglichen Leiter (15) die Lücke zwischen den Kontaktflecken (1502) und vereinigen sich, wie dies an der Stelle (1704) gezeigt ist, um so einen gemeinsamen, äußeren elektrischen Leiter zu bilden, der auf ein gemeinsames Potenzial vorgespannt werden kann, wie dies an der Stelle (1906) gezeigt ist. Alternativ kann in 14 die Schutzschicht (62) weggelassen werden. Wenn der mittlere längliche Leiter (15) vollständig in die Lösung aus 13 eintaucht, wird er vollständig mit der dielektrischen Beschichtung (1406) und der elektrisch leitenden Schicht (1502) überzogen. Die beschichteten Enden des länglichen Leiters (15) werden in Ätzmittel getaucht, um die Schichten (1402) und (1502) an den Enden zu entfernen und die Struktur aus 17 zu erhalten. Alternativ kann ein Laser verwendet werden, um die Schichten (1402) und (1502) an den Enden der länglichen Leiter (15) wegzubrennen oder zu verdampfen. Alternativ können diese Schichten auch abgeschliffen werden.
  • 17 ist eine schematische Darstellung einer Vorrichtung, mit der sich die Prüfkopfstruktur (10) in Richtung der elektronischen Vorrichtung (204) bewegen bzw. von dieser wegbewegen lässt, so dass die Prüfspitzen (210) mit den elektrisch leitenden Kontaktflecken (212) der elektronischen Vorrichtung (204) Kontakt bzw. keinen Kontakt haben. Der Prüfkopf (20) ist an einem Halter (200) befestigt, der ein Mittel (214) aufweist, mit dem Strom durch die Prüfspitzen (210) fließen kann. Die elektronische Einheit (204) wird von einer Basis (206) getragen. Der Halter (200) ist physisch mit dem Tragelement (202) verbunden, das in den Arm (208) und dieser wiederum in die Basis (206) übergeht. Das Tragelement (202) ist für eine Aufwärts- und Abwärtsbewegung geeignet. Beispiele für eine Vorrichtung mit einem Mittel für das Tragen und die Aufwärts- und Abwärtsbewegung können US-Patentschrift 5 439 161 und US-Patentschrift 5 132 613 entnommen werden, deren Lehren durch Bezugnahme als Bestandteil dieser Patentanmeldung gelten.
  • Diese elektrisch leitenden Polymere können mit elastomeren Materialien kombiniert werden, um so elastomere, elektrisch leitende Polymermaterialien zu erhalten.
  • Weitere Ausführungsformen des Hochleistungs-Prüfkopfes sind möglich, indem die Geometrie des Prüfkopfdrahts oder der Prüfspitze geändert wird. So kann der Prüfkopfdraht winkelförmig, kurvenförmig oder gerade und die Prüfspitze kugelförmig, gerade oder abgeflacht ausgeführt sein.
  • Außerdem wird auf die Lehren der folgenden, gemeinsam anhängigen Patentanmeldungen hingewiesen:
    US-Patentschrift 5 371 654 mit dem Titel „THREE DIMENSIONAL HIGH PERFORMANCE INTERCONNECTION PACKAGE"
    US-Patentanmeldung, laufende Nummer 08/614 417, mit dem Titel „HIGH DENSITY CANTILEVERED PROBE FOR ELECTRONIC DEVICES"
    US-Patentanmeldung, laufende Nummer 08/641 667, mit dem Titel HIGH DENSITY TEST PROBE WITH RIGID SURFACE STRUCTURE"
    US-Patentanmeldung, laufende Nummer 08/527 733, mit dem Titel „INTERCONNECTOR WITH CONTACT PADS HAVING ENHANCED DURABILITY"
    US-Patentanmeldung, laufende Nummer 08/752 469, mit dem Titel „FOAMED ELASTOMERS FOR WAFER PROBING APPLICATIONS AND INTERPOSER CONNECTORS"
    US-Patentanmeldung, laufende Nummer 08/744 903, mit dem Titel „INTEGRAL RIGID CHIP TEST PROBE"
    US-Patentanmeldung, laufende Nummer 08/756 831, mit dem Titel „HIGH TEMPERATURE CHIP TEST PROBE"
    US-Patentanmeldung, laufende Nummer 08/756 830, mit dem Titel „A HIGH DENSITY INTEGRAL TEST PROBE AND FABRICATION METHOD"
    US-Patentanmeldung, laufende Nummer 08/754 869, mit dem Titel „HIGH DENSITY INTEGRATED CIRCUIT APPARATUS, TEST PROBE AND METHODS OF USE THEREOF"

Claims (9)

  1. Prüfkopfstruktur (10), die Folgendes umfasst: ein Trägermaterial (11) mit einer Oberfläche (12); eine Vielzahl von länglichen elektrischen Leitern (15), die sich von der Oberfläche weg erstrecken; wobei jeder der länglichen elektrischen Leiter über eine dielektrische Beschichtung (72) verfügt; und wobei jeder der länglichen elektrischen Leiter ein erstes Ende (14) hat, das mit der Oberfläche verbunden ist, und ein zweites Ende (16), das von der Oberfläche weg führt; eine Beschichtung mit einem elektrischen leitenden Material (90), das auf der dielektrischen Beschichtung aufgebracht ist; und dadurch gekennzeichnet, dass die Struktur weiter eine elektrisch leitende Beschichtung umfasst, die auf der Oberfläche (12) aufgebracht ist und die eine elektrische Verbindung zwischen der Oberfläche (12) und den elektrischen Leitern (15) herstellt, wobei die elektrisch leitende Beschichtung an Stellen auf der Oberfläche (12) aufgebracht wird, die von den Stellen der stummelförmigen Teilstücke (14) der Leiter (15) abweichen.
  2. Struktur nach Anspruch 1, wobei die länglichen elektrischen Leiter Enden haben, die nicht mit der dielektrischen Beschichtung beschichtet sind.
  3. Struktur nach Anspruch 1, wobei die elektrisch leitende Beschichtung auf der Vielzahl der länglichen Leiter und die elektrisch leitende Beschichtung auf der Oberfläche im Wesentlichen eine durchgängige Beschichtung sind.
  4. Struktur nach Anspruch 1, die weiter ein Mittel beinhaltet, mit dem die Vielzahl der zweiten Enden in Positionen gehalten werden, die mit Bezug auf eine Referenzposition im Wesentlichen fest sind.
  5. Struktur nach Anspruch 1, wobei das erste Ende an einer elektrisch leitenden Kontaktstelle mit der Oberfläche verbunden ist.
  6. Struktur nach Anspruch 4, wobei das Mittel für die Beibehaltung eine Dünnschicht oder ein Material ist, das über eine Vielzahl von Öffnungen verfügt, durch die die zweiten Enden hindurchreichen.
  7. Struktur nach Anspruch 6, wobei die Dünnschicht eine Schicht eines elektrisch leitenden Materials, in dem sich eine Vielzahl erster Durchgangslöcher befinden, und eine Schicht eines dielektrischen Materials umfasst, in dem sich eine Vielzahl von zweiten Durchgangslöchern befinden, wobei die ersten Durchgangslöcher einen kleineren Durchmesser aufweisen als die zweiten Durchgangslöcher, um so ein Mittel bereitzustellen, mit dem verhindert wird, dass die länglichen elektrischen Leiter einen elektrischen Kontakt zu der Schicht des elektrisch leitenden Materials herstellen.
  8. Struktur nach Anspruch 7, wobei die Schicht oder das elektrisch leitende Material eine erste und eine zweite Seite hat, wobei die Schicht des dielektrischen Materials sowohl auf der ersten Seite als auch auf der zweiten Seite der Schicht des elektrisch leitenden Materials aufgebracht wird.
  9. Struktur nach Anspruch 7, wobei auf der ersten Seite und der zweiten Seite der Schicht eines elektrisch leitenden Materials eine Schicht des dielektrischen Materials aufgebracht wird.
DE69734158T 1996-09-13 1997-09-12 Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen Expired - Lifetime DE69734158T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2605096P 1996-09-13 1996-09-13
US26050P 1996-09-13
PCT/US1997/013698 WO1998011445A1 (en) 1996-09-13 1997-09-12 Probe structure having a plurality of discrete insulated probe tips

Publications (2)

Publication Number Publication Date
DE69734158D1 DE69734158D1 (de) 2005-10-13
DE69734158T2 true DE69734158T2 (de) 2006-06-22

Family

ID=21829590

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69734158T Expired - Lifetime DE69734158T2 (de) 1996-09-13 1997-09-12 Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen

Country Status (5)

Country Link
US (3) US6452406B1 (de)
EP (1) EP0925509B1 (de)
JP (1) JP2000502810A (de)
DE (1) DE69734158T2 (de)
WO (1) WO1998011445A1 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7368924B2 (en) * 1993-04-30 2008-05-06 International Business Machines Corporation Probe structure having a plurality of discrete insulated probe tips projecting from a support surface, apparatus for use thereof and methods of fabrication thereof
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US7063541B2 (en) * 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
DE10143173A1 (de) 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
JP2002343478A (ja) * 2001-05-16 2002-11-29 Tyco Electronics Amp Kk 電気コンタクトおよびそれを用いた電気接続部材
US6781390B2 (en) * 2001-07-20 2004-08-24 Nhk Spring Co., Ltd. Conductive coil contact member
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
WO2003031995A1 (en) * 2001-10-10 2003-04-17 Delaware Capital Formation, Inc. Coaxial tilt pin fixture for testing high frequency circuit boards
US7132736B2 (en) * 2001-10-31 2006-11-07 Georgia Tech Research Corporation Devices having compliant wafer-level packages with pillars and methods of fabrication
JP4054208B2 (ja) 2002-04-01 2008-02-27 富士通株式会社 コンタクタの製造方法
US6815963B2 (en) * 2002-05-23 2004-11-09 Cascade Microtech, Inc. Probe for testing a device under test
WO2004015772A1 (en) * 2002-08-08 2004-02-19 Nanoink, Inc. Protosubstrates
US20040135594A1 (en) * 2003-01-14 2004-07-15 Beaman Brian Samuel Compliant interposer assembly for wafer test and "burn-in" operations
JP2004265729A (ja) * 2003-02-28 2004-09-24 Jst Mfg Co Ltd 異方導電シート
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
US20040249825A1 (en) * 2003-06-05 2004-12-09 International Business Machines Corporation Administering devices with dynamic action lists
GB2425844B (en) 2003-12-24 2007-07-11 Cascade Microtech Inc Active wafer probe
US7172431B2 (en) * 2004-08-27 2007-02-06 International Business Machines Corporation Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
WO2006031280A2 (en) * 2004-09-13 2006-03-23 Microfabrica Inc. Probe arrays and method for making
US7771803B2 (en) * 2004-10-27 2010-08-10 Palo Alto Research Center Incorporated Oblique parts or surfaces
CN101288205B (zh) * 2004-12-16 2011-09-21 国际商业机器公司 金属化弹性体电学接触
US7771208B2 (en) 2004-12-16 2010-08-10 International Business Machines Corporation Metalized elastomeric electrical contacts
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US20060267605A1 (en) * 2005-05-27 2006-11-30 Yang Kei-Wean C Differential measurement probe having a ground clip system for the probing tips
US7721430B2 (en) * 2006-02-22 2010-05-25 Sv Probe Pte Ltd. Approach for fabricating cantilever probes
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7338300B1 (en) * 2006-11-28 2008-03-04 Inventec Corporation Static electricity conductive mechanism
US8832936B2 (en) * 2007-04-30 2014-09-16 International Business Machines Corporation Method of forming metallized elastomeric electrical contacts
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
US8410806B2 (en) 2008-11-21 2013-04-02 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
JP5683943B2 (ja) * 2010-12-27 2015-03-11 三菱電線工業株式会社 プローブピン及びプローブピンの製造方法
KR101284362B1 (ko) * 2011-05-30 2013-07-08 주식회사 코엠테크 검사 지그 및 그 제조방법
US10177054B2 (en) * 2011-10-27 2019-01-08 Global Circuit Innovations, Inc. Method for remapping a packaged extracted die
US9059545B2 (en) * 2012-07-11 2015-06-16 Tyco Electronics Corporations Socket connectors and methods of assembling socket connectors
TWI472772B (zh) * 2013-01-11 2015-02-11 Mpi Corp 探針、探針卡與製作探針的方法
KR102502965B1 (ko) * 2014-12-30 2023-02-23 테크노프로브 에스.피.에이. 테스트 헤드용 접촉 프로브
JP6569377B2 (ja) * 2015-08-14 2019-09-04 富士通株式会社 ケーブルコネクタ及び配線基板
TWI642940B (zh) * 2017-09-01 2018-12-01 中華精測科技股份有限公司 探針組件及其探針結構
JP7254450B2 (ja) * 2018-05-16 2023-04-10 日本電産リード株式会社 プローブ、検査治具、検査装置、及びプローブの製造方法
TWI680300B (zh) * 2019-03-18 2019-12-21 中華精測科技股份有限公司 探針卡裝置及其導電探針
US20220178969A1 (en) * 2020-12-03 2022-06-09 Star Technologies, Inc. Probe device and method of assembling the same

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3878145A (en) * 1965-03-13 1975-04-15 Reichhold Albert Chemie Ag Process for producing water-dilutable coating compositions suitable for electrocoating
US3669850A (en) * 1969-07-18 1972-06-13 Cedo Draca Method for the production of abrasive brushing elements
NL7316245A (nl) * 1973-10-04 1975-04-08 Galentan Ag Werkwijze voor het selectief aanbrengen van een llaag op de door een isolerend lichaam ge- e metaaldelen van electrische bouwelementen.
GB1477060A (en) * 1974-06-05 1977-06-22 Mitsubishi Electric Corp Process for preparing insulation coated wire by electrode position
US4312716A (en) * 1980-11-21 1982-01-26 Western Electric Co., Inc. Supporting an array of elongate articles
JPS58165056A (ja) 1982-03-25 1983-09-30 Nippon Denshi Zairyo Kk プロ−ブカ−ド
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US4739259A (en) * 1986-08-01 1988-04-19 Tektronix, Inc. Telescoping pin probe
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US5233011A (en) * 1988-10-20 1993-08-03 Mitsui Toatsu Chemicals, Incorporated Process for preparing insulated wire
JP2903652B2 (ja) 1990-06-19 1999-06-07 富士ゼロックス株式会社 ファクシミリ制御方式
JPH04240570A (ja) 1991-01-24 1992-08-27 Shimadzu Corp マイクロ・プローブ・ボード
US5104494A (en) * 1991-07-02 1992-04-14 Rockwell International Corp. Method of restoring solderability
JPH0555319A (ja) 1991-08-26 1993-03-05 Nec Ibaraki Ltd Ic用ソケツト
US5225777A (en) 1992-02-04 1993-07-06 International Business Machines Corporation High density probe
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5532613A (en) * 1993-04-16 1996-07-02 Tokyo Electron Kabushiki Kaisha Probe needle
JP3100097B2 (ja) 1993-04-16 2000-10-16 東京エレクトロン株式会社 プローバ用コンタクタ
KR0138618B1 (ko) * 1993-08-04 1998-06-15 이노우에 아끼라 프로브카드, 프로브카드용 동축 프로브빔 및 그 제조방법
US5483741A (en) 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
WO1996015458A1 (en) 1994-11-15 1996-05-23 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US5534784A (en) 1994-05-02 1996-07-09 Motorola, Inc. Method for probing a semiconductor wafer
JPH07321490A (ja) 1994-05-26 1995-12-08 Shinano Polymer Kk 電気コネクタ
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
KR100375177B1 (ko) * 1995-05-19 2003-05-09 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치의 검사방법
JP3001182B2 (ja) 1995-08-29 2000-01-24 信越ポリマー株式会社 液晶パネル検査装置およびその製造方法
JP3307823B2 (ja) 1996-02-23 2002-07-24 松下電器産業株式会社 電子部品検査用接触体の製造方法
JPH09281145A (ja) 1996-04-15 1997-10-31 Toppan Printing Co Ltd 異方性導電材を有する検査治具及びその製造方法
JPH09304472A (ja) 1996-05-10 1997-11-28 Hitachi Ltd 接続装置
JP3128199B2 (ja) 1996-06-28 2001-01-29 信越ポリマー株式会社 検査用プローブ
US6592738B2 (en) * 1997-01-31 2003-07-15 Elisha Holding Llc Electrolytic process for treating a conductive surface and products formed thereby

Also Published As

Publication number Publication date
US20020089344A1 (en) 2002-07-11
US8491772B2 (en) 2013-07-23
WO1998011445A1 (en) 1998-03-19
JP2000502810A (ja) 2000-03-07
EP0925509A1 (de) 1999-06-30
US8486250B2 (en) 2013-07-16
US6452406B1 (en) 2002-09-17
US20090308756A1 (en) 2009-12-17
EP0925509B1 (de) 2005-09-07
DE69734158D1 (de) 2005-10-13

Similar Documents

Publication Publication Date Title
DE69734158T2 (de) Prüfkopfstruktur mit mehreren getrennten isolierten prüfspitzen
DE69737599T2 (de) Integrierte nachgiebige sonde für waferprüfung und einbrennen
DE69829986T2 (de) Testkarte zur wafer-prüfung
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69908639T2 (de) Testkarte für chips mit erhöhten kontaktelementen
DE10050077A1 (de) Anschlußstruktur sowie diese Anschlußstruktur enthaltende Anschlußanordnung
US6452407B2 (en) Probe contactor and production method thereof
US6799976B1 (en) Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
DE69635227T2 (de) Kontakträger zum bestücken von substraten mit federkontakten
DE10003282B4 (de) Kontaktstruktur
US7108546B2 (en) High density planar electrical interface
DE112005003667B4 (de) Elektrische Prüfsonde
US6218203B1 (en) Method of producing a contact structure
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE10151125A1 (de) Anschlussstruktur und zugehöriges Herstellungsverfahren sowie die Anschlussstruktur verwendende Prüfanschlussanordnung
DE112005000233T5 (de) Kontaktstück, Kontaktanordnung mit Kontaktstücken, Probenkarte, Prüfgerät und Verfahren und Gerät zur Herstellung der Kontaktanordnung
DE10129282A1 (de) Anschlußstruktur und zugehöriger Verbindungsmechanismus
DE19944980A1 (de) Ummantelte elektrische Verbindung für eine Anschlußstruktur
DE10020713A1 (de) Anschlußstruktur
DE19648475A1 (de) Mikrokontaktstiftstruktur, diese verwendende Prüfkarte und Herstellungsverfahren
DE10037216A1 (de) Anschlußstruktur sowie Verfahren zur Herstellung von Anschlußelementen und Verfahren zur Erzeugung einer Anschlußstruktur
DE10392306T5 (de) Kontaktstruktur mit Siliziumtastkontaktgeber
DE10105876A1 (de) Anschlußstruktur und zugehöriges Herstellungsverfahren
US20050068054A1 (en) Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies
WO2024061851A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)