DE69734159T2

DE69734159T2 - Fernseher mit integriertem empfängerdecoder

Info

Publication number: DE69734159T2
Application number: DE69734159T
Authority: DE
Inventors: Ryuichi Iwamura
Original assignee: Sony Electronics Inc
Current assignee: Sony Electronics Inc
Priority date: 1996-09-27
Filing date: 1997-09-24
Publication date: 2006-06-29
Anticipated expiration: 2017-09-25
Also published as: JP2001501400A; AU4737497A; EP0928539B1; WO1998014003A2; KR20000048557A; ATE304270T1; HK1021464A1; WO1998014003A3; EP0928539A2; KR100488081B1; DE69734159D1; US5844623A

Description

Die vorliegende Erfindung bezieht sich generell auf Fernsehempfänger und insbesondere auf solche Fernsehempfänger, die eine mit digitalem Empfänger/Decodern gemeinsam genutzte Schaltungsanordnung aufweisen.
Trotz der Zunahme von digitalen Computersystemen in der Heimumgebung bleiben die meisten Audio-/Videokomponenten, insbesondere Fernsehempfänger, analog-orientiert. Infolgedessen müssen Geräte, wie Videokassettenrecorder (VCR), digitale Video-Disc-(DVD)-Abspielgeräte und mit einem digitalen Satellitensystem (DSS) integrierte Empfängerdecoder (IRDs) ein analoges Ausgangssignal für einen Fernsehempfänger bereitstellen. Im Allgemeinen wird dieses analoge Ausgangssignal entsprechend dem NTSC-Standard für die Vereinigten Staaten von Amerika formatiert sein.
Ein typischer DSS-IRD-Decoder ist beispielsweise in 1 dargestellt. Digitale Signale von einem umlaufenden Satelliten werden mit einer Antenne 110 empfangen, die am IRD-Eingangsteil 1 (Front-End) angebracht ist. Die digitalen Signale sind in typischer Weise verschlüsselte MPEG-Ströme, welche Fernsehprogramme ebenso wie lediglich Audioprogramme enthalten. Der IRD-Eingangsteil 1 ist ein Tuner, der es einem Benutzer gestattet, einen gewünschten Kanal auszuwählen. Das Eingangsteil 1 sorgt außerdem für eine Verstärkung des von der Antenne 110 empfangenen relativ schwachen Signals. Für den Fall, dass ein Benutzer den Wunsch hat, Fernsehprogramme anzuschauen, die durch den Dienstanbieter des digitalen Satellitensystems bereitgestellt werden, verbindet der Schalter 33 das ausgewählte Kanalsignal von dem Eingangsteil 1 mit dem Transportparser bzw. der Transport-Analysiereinrichtung (TPP) 2. In einigen Fällen wird der DSS-IRD-Decoder mit anderen Elementen eines Heimunterhaltungssystems über ein Interface (I/F) verbunden sein, welches dem IEEE-Standarddokument 1394 entspricht, das den Titel trägt "Standard für einen seriellen Hochleistungsbus (nachstehend als IEEE 1394 serieller Busstandard" genannt). Das 1394-I/F-Interface 3 kann den DSS-IRD-Decoder mit einer Vielfalt von Videokassettenrecordern, digitalen Videodisk-Abspielgeräten und anderen audiologen/visuellen oder Computerkomponenten verbinden. Wenn der Benutzer den Wunsch hat, den DSS-IRD-Decoder als eine Heimunterhaltungssystem-Befehlseinheit zu verwenden, können digitale Signale von diesen anderen Komponenten durch das 1394-I/F-Interface 3 über einen entsprechenden seriellen Bus abgegeben werden. In solchen Fällen wird der Schalter 33 so eingestellt sein, dass der TPP-Parser 2 mit dem 1394-I/F-Interface 3 verbunden ist.
Der Transportparser bzw. die Transport-Analysiereinrichtung 2 enthält außerdem einen Datenverschlüsselungsstandard-(DES)-Block. Der TPP/DES-Block 2 analysiert und entschlüsselt den von dem Eingangsteil 1 empfangenen digitalen Bitstrom (in typischer Weise Signale, die von dem 1394-I/F-Interface 3 empfangen sind, welche bereits entschlüsselt sind und welche die Entschlüsselungsmaschine in dem TPP/DES-Block 2 umgehen). Der entschlüsselte Bitstrom wird dann durch eine Verkehrs-Steuereinrichtung bzw. einen Verkehrs-Controller (TC) 4 geleitet und in dem RAM-Speicher 5 gespeichert. Der RAM-Speicher 5 kann bei einer Ausführungsform ein 16 Megabyte umfassender synchroner dynamischer RAM-Speicher sein. In jenen Fällen, in denen ein Benutzer den Wunsch hat, von dem digitalen Satellitensystemservice empfangene Signale aufzuzeichnen, wird der entschlüsselte Bitstrom von dem TPP/DES-Block 2 außerdem über das 1394-I/F-Interface 3 zu anderen audiologen/visuellen Komponenten, beispielsweise zu einem digitalen Videokassettenrecorder übertragen.
Der Verkehrs-Controller 4 verteilt die gespeicherten Daten aus dem RAM-Speicher 5 an einen geeigneten Decoder. Dies kann entweder ein Video-Decoder 7 oder ein Audio-Decoder 8 sein. Im Falle von Videodaten gelangt das Signal von dem RAM-Speicher 5 durch den Verkehrs-Controller 4 zu dem Video-Decoder (VDEC) 7, in welchem es entsprechend den MPEG-Standards decodiert wird. In entsprechender Weise werden Audiodaten von dem RAM-Speicher 5 durch den Verkehrs-Controller 4 zu dem Audio-Decoder (ADEC) 8 zur Decodierung übertragen. Bis zu diesem Punkt liegen die Audio- und die Videosignale beide im digitalen Format vor. Diese Signale müssen jedoch für eine Wiedergabe durch ein konventionelles Fernsehgerät in ein analoges Format umgesetzt werden. Demgemäß werden die Audiosignale in einem Digital-Analog-(D/A)-Wandler 13 umgesetzt, bevor sie an einen Lautsprecher abgegeben werden. Die Videosignale werden von einem digitalen Signal in ein analoges Signal umgesetzt, und das analoge Signal wird in einem NTSC-Codierer 12 entsprechend dem NTSC-Standard codiert. Dieses NTSC-Signal kann zu einem analogen Videokassettenrecorder übertragen werden.
Darüber hinaus müssen Videosignale von dem Video-Decoder 7 zu dem analogen Fernsehgerät hingeleitet werden. Demgemäß ist für diesen Zweck ein zweiter NTSC-Codierer 100 vorgesehen. Die Videosignale können in einem Mischer 9 mit Bildschirm-Anzeigedaten gemischt werden, wie mit einer Programmtabelle, bevor sie codiert werden. Die in dem MPEG-Strom vorhandenen Bildschirm-Anzeigedaten werden durch einen Bildschirmanzeigeblock 6 vor dem Mischen decodiert.
Sämtliche der obigen Operationen werden durch Steuersignale gesteuert, die von einer zentralen Verarbeitungseinheit 15 bereitgestellt werden.
Da das digitale Videosignal für eine Übertragung zu dem Fernsehgerät hin in ein analoges NTSC-Signal umgesetzt werden muss, wird die Bildqualität verschlechtert. Demgemäß wäre es wünschenswert, über eine Einrichtung zur Entschlüsselung und Decodierung der digitalen Fernsehsendesignale ohne Umsetzung derartiger digitaler Signale in analoge NTSC-Signale vor der Wiedergabe zu verfügen.
In den Patent-Abstracts von Japan Vol. 096, Nr. 008, 30/08/96 und in der japanischen Patentanmeldung Nr. JP-A-0 8 098 105 ist ein Fernsehempfänger mit einem NTSC-Decoder und einem MPEG-Decoder angegeben, wobei deren Ausgangssignale selektiv durch eine Steuereinrichtung und einen Schalter zu einer Anzeigeeinrichtung hingeleitet werden.
In der europäischen Patentanmeldung EP-A-0 701 367 ist ein Programmleit-Interface beschrieben. Eine Quelle verfügt über ein analoges und über ein digitales Videosignal. Eine Luminanzkomponente des analogen Videosignals wird einem Demodulator eingangsseitig zugeführt. Das digitale Videosignal wird einem Demultiplexer eingangsseitig zugeführt. Die Programmleitinformation wird in ein Grafik-Videosignal formatiert. Ein Multiplexer wählt das Grafik-Videosignal und eines der Videosignale als Abgabe- bzw. Ausgangs-Videosignal aus.
In der japanischen Patentanmeldung JP-A-05 292423, einem englischsprachigen Abstract, der in PAJ, Vol. 088, Nr. 08 (E-1507) erscheint, sind eine NTSC-Decoderschaltung und eine EDTV-Decoderschaltung beschrieben. Die NTSC-Decoderschaltung führt eine YC-Aufteilungs- bzw. Trennverarbeitung und eine Farbdemodulationsverarbeitung aus, und sie erzeugt eine digitalisierte, drei Primärfarben umfassende Signalfolge. Die beiden Schaltungen verarbeiten dasselbe Fernsehsignal.
Von Gillies D. und anderen ist in "Kombiniertes TV-Format-Steuerungs- und Abtastraten-Umsetzungs-IC – Combined TV Format Control and Sampling Rate Conversion IC", IEEE Transactions on Consumer Electronics, Vol. 40, Nr. 3, Seiten 711–716, eine integrierte Schaltung zum Kombinieren einer Formatsteuerung mit einer Abtastratenumsetzung beschrieben.
Die vorliegende Erfindung stellt einen Fernsehempfänger gemäß dem Patentanspruch 1 bereit.
Eine unten beschriebene bevorzugte Realisierung der vorliegenden Erfindung stellt einen Fernsehempfänger mit einem integrierten digitalen Empfänger/Decoder bereit. Durch Integrieren des Empfängers/Decoders mit dem Fernsehempfänger können einige Schaltungen und Speicher gemeinsam genutzt werden. Überdies braucht das durch den Empfänger/Decoder bereitgestellte digitale Videosignal nicht vor der Übertragung zu dem Fernsehempfänger in ein analoges NTSC-Signal umgesetzt zu werden. Demgemäß ist die Bildqualität weniger verschlechtert als in Systemen, die Standard-NTSC-Verbindungen nutzen. Bei einer Ausführungsform, bei der ein Fernsehempfänger mit einem Bildseitenverhältnis von 16 × 9 verwendet wird, werden auf dem Anzeigebildschirm Anzeigedaten ohne eine Verzerrung angezeigt.
Das erste Format kann beispielsweise das NTSC-Format sein, und das zweite Format kann beispielsweise das MPEG-Format sein. Die ersten und zweiten Schaltungen bzw. Schaltungsanordnungen können einen gemeinsam genutzten Speicher enthalten. Die erste Schaltungsanordnung kann eine Schaltungsanordnung zur Trennung der Luminanz- und Chrominanzinformation sowie die Schaltungsanordnung zur Verwendung einer derartigen Information für die Erzeugung der RGB-Signale für eine Anzeige enthalten. Die zweite Schaltungsanordnung kann MPEG-Decoder für Video- und Audiodaten enthalten.
Die vorliegende Erfindung ist in den beigefügten Zeichnungsfiguren, in denen entsprechende Bezugszeichen entsprechende Elemente bezeichnen, beispielhaft und ohne Beschränkung veranschaulicht.
1 veranschaulicht einen beispielhaften integrierten Empfänger-Decoder für ein digitales Satellitensystem, der ein analoges Ausgangssignal bereitstellt.
2 veranschaulicht eine Ausführungsform eines Fernsehempfängers mit einem integrierten Empfänger-Decoder gemäß der vorliegenden Erfindung.
3 veranschaulicht eine zweite Ausführungsform eines Fernsehempfängers mit einem integrierten Empfänger-Decoder gemäß der vorliegenden Erfindung.
4 veranschaulicht einen digitalen Prozess, bei dem eine Luminanzinformation von einer Chrominanzinformation getrennt wird.
5 veranschaulicht Luminanz-/Chrominanz-Trenn- bzw. -Aufteilungseinrichtungen für den in 2 dargestellten Fernsehempfänger.
6 zeigt eine Speicherabbildung für einen RAM-Speicher mit wahlfreiem Zugriff eines Fernsehempfängers, der einen integrierten Empfänger-Decoder aufweist.
7 veranschaulicht einen Nicht-Verschachtelungs-Umsetzer für die Verwendung in Verbindung mit einem Fernsehgerät, welches über einen integrierten Empfänger/Decoder verfügt.
8 veranschaulicht ein gemischtes Fernsehsignal, welches Videodaten und Bildschirm-Anzeigedaten enthält.
Es wird ein Fernsehempfänger mit einem integrierten Empfänger/Decoder angegeben. Obwohl die vorliegende Erfindung unter Bezugnahme auf einen integrierten Empfänger/Decoder (DSS IRD) für ein digitales Satellitensystem beschrieben wird, dürften Durchschnittsfachleute erkennen, dass die vorliegende Erfindung auch auf die Integration von jeglichen digitalen Audio-/Video-Komponenten anwendbar ist, die imstande sind, MPEG-Ströme in Verbindung mit einem Fernsehempfänger zu decodieren. 2 zeigt eine Ausführungsform eines digitalen Fernsehempfängers mit einem integrierten Empfänger/Decoder.
Wie es bei dem in 1 dargestellten konventionellen Decoder DSS IRD der Fall war, empfängt in dem integrierten System gemäß 2 eine Antenne 110 digitale Signale, die von einem Dienstanbieter eines digitalen Satellitensystems bereitgestellt werden, und diese Signale werden an einen Tuner/ein Eingangsteil 1 abgegeben. Der Tuner/das Eingangsteil 1 gestat tet es einem Benutzer, einen gewünschten Kanal auszuwählen, und außerdem verstärkt er bzw. es das durch die Antenne 110 bereitgestellte relativ schwache Signal. In dem Fall, dass ein Benutzer den Wunsch hat, die DSS-Programmierung bzw. das DSS-Programm anzuschauen, wird bzw. ist der Schalter 33 so eingestellt, dass der Tuner/das Eingangsteil 1 mit dem TPP/DES-Block 2 verbunden ist.
Der DSS-IRD-Teil des integrierten Systems stellt außerdem eine Schnittstelleneinrichtung bzw. ein Interface 3 für eine Verbindung mit anderen digitalen audiologen/visuellen Komponenten bereit. Das Interface 3 arbeitet vorzugsweise entsprechend dem seriellen IEEE-1394-Bus-Standard, wie dies oben beschrieben ist. Bei anderen Ausführungsformen können jedoch andere digitale Netzwerke verwendet werden, und das Interface 3 wird entsprechend arbeiten. In dem Fall, dass der Benutzer den Wunsch hat, ein zuvor aufgezeichnetes Programm anzuschauen, wird der Schalter 33 so eingestellt, dass das Interface 3 mit dem TPP/DES-Block 2 verbunden ist.
Das digitale Signal wird durch den TPP/DES-Block 2 analysiert und (falls erforderlich) entschlüsselt sowie zu dem Verkehrs-Controller bzw. der Verkehrs-Steuereinrichtung 4 hingeleitet. Der Verkehrs-Controller 4 speichert den entschlüsselten Bitstrom im RAM-Speicher 5, bei dem es sich um einen 16 Megabyte umfassenden synchronen dynamischen RAM-Speicher handeln kann. In dem Fall, dass ein Benutzer den Wunsch hat, das Programm aufzuzeichnen, wird der entschlüsselte Bitstrom außerdem mittels der Schnittstelleneinrichtung 3 über den seriellen 1394-Bus zu anderen audiologen/visuellen Komponenten übertragen.
Der Verkehrs-Controller 4 verteilt die im RAM-Speicher 5 gespeicherten Daten in geeigneter Weise auf den Video-Decoder 7 und an den Audio-Decoder 8. Der Video-Decoder (VDEC) 7 empfängt die Videodaten von dem RAM-Speicher 5 und decodiert sie entsprechend dem MPEG-Standard. In entsprechender Weise empfängt der Audio-Decoder 8 Audiodaten von dem RAM-Speicher 5 und decodiert sie entsprechend dem MPEG-Standard. Das decodierte Audiosignal wird von dem Audio-Decoder 8 zu dem Digital-Analog-Wandler 13 hingeleitet, in welchem es in ein analoges Signal umgesetzt wird. Dieses analoge Audiosignal wird dann zu einem Lautsprechersystem hingeleitet. Ein Schalter 14 verbindet den Digital-Analog-Wandler 13 mit dem Lautsprechersystem, wenn das integrierte System sich in einem Empfänger/Decoder-Modus befindet. In einem Fernsehmodus verbindet der Schalter 14 das Lautspechersystem mit einem Audio-Detektor/-Verstärker 19.
In dem RAM-Speicher 5 als Teil des MPEG-Stromes gespeicherte Bildschirmanzeigedaten werden durch den Verkehrs-Controller 4 zu dem Bildschirmanzeigeblock (OSD) 6 übertragen. Der OSD-Block 6 decodiert die Bildschirmanzeigedaten, beispielsweise eine Programmführung, erstellt die Bildschirmanzeigeinformation und weist entsprechende Farben jedem Pixel unter Heranziehung einer Farbnachschlagtabelle zu. Die Bildschirmanzeigedaten werden dann in dem Mischer 9 mit decodierten Videodaten von dem Video-Decoder 7 für eine Anzeige gemischt.
Beim 4 × 3-Anzeigemodus (das heißt in dem Fall, dass die Kathodenstrahlröhre 32 ein Standard-Bildseitenverhältnis von 4 × 3 besitzt) wird das decodierte Videosignal von dem Videodecoder 7 durch eine Dehnungseinrichtung 60 geleitet, jedoch nicht gedehnt. Wenn das Ausgangssignal des Video-Decoders 7 ein 16 × 9-Signal ist und wenn die Kathodenstrahlröhre 32 über ein Bildseitenverhältnis von 16 × 9 verfügt und wenn der 16 × 9-Anzeigemodus ausgewählt worden ist, dann führt die Dehnungseinrichtung 60 in horizontaler Richtung jedoch eine Dehnung der durch den Video-Decoder 7 bereitgestellten Videodaten in das 16 × 9-Format aus. In diesem Fall wird die horizontale Pixelzahl vierdrittelmal vergrößert sein. Weitere Einzelheiten des 16 × 9-Modus sind unten beschrieben.
Im Empfänger/Decodermodus ist der Schalter 10 geschlossen. Demgemäß mischt der Mischer 9 das von dem VDEC-Decoder 7 abge gebene decodierte Videosignal und die Bildschirmanzeigedaten von dem OSD-Block 6 und leitet das Mischsignal zu dem RGB-Wandler 11 hin. Der RGB-Wandler 11 wandelt den digitalen Bitstrom in geeignete RGB-Signale für die Kathodenstrahlröhre 32 um. Die RGB-Signale werden zu einem Digital-Analog-Wandler 48 übertragen, der die digitalen RGB-Signale in ihre analogen Äquivalente umsetzt. Ein Schalter 49 wird bzw. ist geschlossen, und die analogen RGB-Signale gelangen durch den Mischer 47 zu der Kathodenstrahlröhre 32 hin. Es sei darauf hingewiesen, dass beim Empfänger/Decodermodus der Schalter 46 geöffnet sein wird, so dass keine Mischung im Mischer 47 erfolgt. Das resultierende Signal wird der Kathodenstrahlröhre 32 zugeführt, und die Videodaten werden dadurch angezeigt.
Sämtliche oben beschriebenen Blöcke stehen unter der Steuerung der CPU 15, die die in Frage kommenden Steuersignale für den obigen Betrieb bereitstellt. Die CPU 15 kann außerdem Benutzer-Interfacefunktionen durch einen nicht dargestellten Benutzer-Interfaceblock bearbeiten. Dieser Benutzer-Interfaceblock kann durch Frontbereichs-Steuereinrichtungen oder durch eine Infrarot- oder sonstige Fernsteuerung gebildet sein. In einem Empfänger/Decodermodus sind die (unten beschriebenen) Fernsehschaltungen in einen geringe Leistung aufnehmenden oder Pause-Modus versetzt.
Im Empfänger/Decodermodus kann das Ausgangssignal des Video-Decoders 7 außerdem zu dem NTSC-Codierer 12 übertragen werden, in welchem das betreffende Ausgangssignal in ein analoges NTSC-Signal umgesetzt wird. Dieses analoge NTSC-Signal kann zu einem analogen Videokassettenrecorder hingeleitet werden, um eine Aufzeichnung eines Fernsehprogramms zu ermöglichen. Es sei darauf hingewiesen, dass diese Ausführungsform der vorliegenden Erfindung lediglich einen NTSC-Codierer erfordert, während existierende Empfänger/Decoder zwei NTSC-Codierer benötigen, wie dies in 1 veranschaulicht ist. Dadurch, dass die Videosignale der Kathodenstrahlröhre 32 direkt bereitgestellt werden, ist die Forderung nach einem zweiten NTSC-Codierer beseitigt.
Das in 2 dargestellte integrierte System weist ferner eine Anzahl von traditionellen Fernsehschaltungen auf. Im Fernsehmodus, das heißt dann, wenn diese Fernsehschaltungen in Gebrauch sind, werden die oben beschriebenen Empfänger/Decoderschaltungen durch die CPU 15 in einen eine geringe Leistung erfordernden oder Pause-Modus versetzt. Auf diese Weise wird Leistung eingespart.
Im Fernsehmodus wird ein Signal von einer Antenne 112 oder von einer Kabelfernsehquelle 114 im Tuner 16 zunächst auf einen gewünschten Kanal abgestimmt, sodann im Verstärker 17 verstärkt und im Detektor 18 detektiert. Alle diese Operationen sind konventionell und im Stand der Technik bekannt. Der Detektor 18 gibt ein Videosignal und ein Audiosignal ab. Das Audiosignal wird mittels eines Audio-Detektors/Verstärkers 19 ermittelt und über den Schalter 14 zu einem Lautsprechersystem hingeleitet.
Das Videosignal von dem Detektor 18 wird durch einen Analog-Digital-(A/D)-Wandler 21 abgetastet. Das von dem A/D-Wandler 21 abgegebene digitale Signal wird zu dem Block 22 hingeleitet, in welchem horizontale und vertikale Synchronisierimpulse extrahiert und zu dem Abtasttakt des A/D-Wandlers 21 zurückgeleitet werden.
Es sei darauf hingewiesen, dass die Fernsehschaltungen außerdem dafür sorgen, dass das ermittelte Videosignal über einen NTSC-Ausgang (AUS) zu einem analogen Videokassettenrecorder hin übertragen wird. Da die Signale bereits im Standard-NTSC-Format vorliegen, ist kein Codierer erforderlich. Darüber hinaus können analoge Signale von einem Videokassettenrecorder über einen NTSC-Eingang (EIN) zu dem A/D-Wandler 21 hingeleitet werden. In einem solchen Fall wäre der Schalter 20 entsprechend eingestellt.
Die digitalen Signale von dem A/D-Wandler 21 werden zu einem Bild- bzw. Vertikal-Austastintervall-(VBI)-Decoder 23 hingeleitet, der jegliche in dem VBI-Intervall enthaltenen Daten (beispielsweise Einblendtiteldaten) des NTSC-Signals decodiert und diese Daten unter der Steuerung der TC-Steuereinrichtung 4 im RAM-Speicher 5 speichert. Die im RAM-Speicher 5 gespeicherten Daten werden durch die TC-Steuereinrichtung 4 zu dem OSD-Block 6 hin übertragen und in geeigneter Weise decodiert. Die Luminanz- und Chrominanz-Ausgangssignale des OSD-Blockes 6 werden in dem RGB-Wandler 11 in das RGB-Format umgesetzt und sodann durch den D/A-Wandler 48 in ein analoges Signal umgewandelt. Das analoge RGB-Signal wird über den Schalter 49 zu dem Mischer 47 hingeleitet, um die decodierte VBI-Information für eine Anzeige auf der Kathodenstrahlröhre 32 decodieren zu können. Zusätzlich zu der VBI-Information können verschiedene andere Daten unter Heranziehung der Bildschirmanzeigefunktion im Fernsehmodus angezeigt werden. Es sei darauf hingewiesen, dass der Schalter 10 im Fernsehmodus geöffnet ist.
Das digitale NTSC-Signal von dem A/D-Wandler 21 wird außerdem einem digitalen Prozess 40 zur Verfügung gestellt. Der digitale Prozess 40 umfasst eine Luminanz-/Chominanz-Trenneinrichtung und zwei Nicht-Zeilensprung- bzw. Nicht-Verschachtelungs-Wandler. 4 veranschaulicht den digitalen Prozess 40 im Einzelnen.
Wie in 4 gezeigt, besteht der digitale Prozess 40 aus einer Luminanz-/Chrominanz-Trenneinrichtung 400, die die Luminanzinformation (Y) und die Chrominanzinformation (C) trennt, welche im NTSC-Signal vorhanden sind. Die Chrominanzinformation wird zu einem Nicht-Verschachtelungs-Wandler 401 hingeleitet, während die Luminanzinformation zu einem Nicht-Verschachtelungs-Wandler 402 hingeleitet wird.
5 veranschaulicht die Luminanz-/Chrominanz-Trenneinrichtung 400 im Einzelnen. Das digitale NTSC-Signal von dem A/D-Wandler 21 wird in einem Bandpassfilter (BPF) 200 gefiltert und zu einem temporalen bzw. Zeit-Filter 406 sowie zu einem Vertikal-Filter 408 übertragen. Das Zeit-Filter 406 umfasst eine Bild- bzw. Vollbild-Verzögerungseinrichtung 202 und eine Subtrahiereinrichtung 203. Da der Farbhilfsträger im digitalen NTSC-Signal in jedem benachbarten Bild bzw. Vollbild invertiert ist, wenn das Bild keinerlei Bewegung enthält, kann das Zeit-Filter 406 das Chrominanzsignal extrahieren. Das Vertikal-Filter 408 ist ein drei Anschlüsse aufweisendes Hochpassfilter. Es umfasst Zeilen-Verzögerungseinrichtungen 204 und 205, einen Mischer 206 und eine Subtrahiereinrichtung 207. Somit stellt die Luminanz-/Chrominanz-Trenneinrichtung 400 eine typische zweidimensionale Luminanz-/Chrominanz-Trenneinrichtung dar, wie sie im Stand der Technik üblich ist.
Ein Bewegungsdetektor 201 der Luminanz-/Chrominanz-Trenneinrichtung 400 ermittelt Bewegungen in Bildern. Wenn die Bilder weniger Bewegungen aufweisen, verbindet der Bewegungsdetektor 201 einen Schalter 208 mit dem Zeit-Filter 406. Ansonsten verbindet der Bewegungsdetektor 201 den Schalter 208 mit dem Vertikal-Filter 408. Das Ausgangssignal des Schalters 208 ist das Chrominanz-Signal, während das Ausgangssignal der Subtrahiereinrichtung 209 das Luminanz-Signal ist.
Obwohl in 5 die Bild- bzw. Vollbild-Verzögerungseinrichtung 202, die Zeilen-Verzögerungseinrichtung 204 und die Zeilen-Verzögerungseinrichtung 205 als unabhängige Blöcke dargestellt sind, dürfte es für Durchschnittsfachleute ersichtlich sein, dass diese Verzögerungseinrichtungen nicht gesonderte Komponenten zu sein brauchen. Bei einer Ausführungsform werden bzw. sind die Ausgangssignale von dem Bandpassfilter 200 unter der Steuerung des Verkehrs-Controllers bzw. der Verkehrs-Steuereinrichtung 4 im RAM-Speicher 5 gespeichert. Um die Speicherung zu ermöglichen, werden einige Bereiche des RAM-Speichers 5 dem Bildspeicher zugewiesen, und andere Bereiche werden einem Zeilenspeicher zugewiesen. Dies ist in 6 veranschaulicht. Bei diesem Beispiel ermöglicht der Bereich des RAM-Speichers 5 zwischen den Adressen A0 und A1 die Speicherung der Bild- bzw. Vollbild-Verzögerungseinrichtung 202. Die Speicherbereiche für die Zeilen-Verzögerungseinrichtungen 204 und 205 sind unter bzw. von den Adressen A1 bzw. A2 zugewiesen. Durch Nutzung des RAM-Speichers 5 in dieser Art und Weise benötigt der digitale Prozess 40 keinen gesonderten Speicher.
7 veranschaulicht die Nicht-Verschachtelungs-Wandler 401 und 402 des digitalen Prozesses 40. Die beiden Nicht-Verschachtelungs-Wandler sind identisch. Die Blöcke 300, 301 und 302 stellen Teilbild-Verzögerungseinrichtungen dar. Um zwischen Zeilen zu interpolieren, werden die aktuelle Zeile und die Zeile zwei Teilbilder zuvor im Addierer 304 addiert und durch zwei geteilt. Das Ausgangssignal wird zu einem Vertikal-Hochpassfilter (HPF) 305 hingeleitet. Das Ausgangssignal der Verzögerungseinrichtung 300 wird zu einem Vertikal-Tiefpassfilter (TPF) 306 hingeleitet. Ein Bewegungsdetektor 303 ermittelt Bewegungen in den Bildern und nimmt eine Einstellung des Mischungsverhältnisses zwischen den Ausgangssignalen des Vertikal-Hochpassfilters 305 und des Vertikal-Tiefpassfilters 306 in einem Addierer 307 vor. Wenn die Bilder über weniger Bewegungen verfügen, steigt das Verhältnis der Ausgangssignale vom Filter 305 zu jenen des Filters 306 an. In anderen Fällen steigt das Verhältnis der Ausgangssignale vom Filter 306 zu jenen des Filters 305 an. Durch Addieren des Ergebnisses zu dem Original-Signal im Addierer 308 wird ein nichtverschachteltes Ausgangssignal erhalten. Es dürfte einzusehen sein, dass – wie im Falle der Zeilen-Verzögerungseinrichtungen und der Bild- bzw. Vollbild-Verzögerungseinrichtungen 202, 204 und 205 – die Teilbild-Verzögerungseinrichtungen 300, 301 und 302 keine unabhängigen Komponenten zu sein brauchen, sondern dass sie im RAM-Speicher 5 zugewiesene Bereiche sein können.
Zurückkommend auf die 2 sei angemerkt, dass das Chrominanzsignal von dem digitalen Prozess 40 mittels des D/A-Wandlers 41 in ein analoges Signal umgesetzt wird. Das von dem D/A-Wandler 41 abgegebene analoge Signal wird einem Chroma-Prozess 43 unterzogen, der durch einen konventionellen analogen Farbsignal-Decoder ausgeführt wird. Der Chroma-Prozess 43 gibt an eine Matrix 45 Ausgangssignale B-Y und R-Y ab.
Das Luminanzsignal Y von dem digitalen Prozess 40 wird mittels eines D/A-Wandlers 42 in ein analoges Signal umgesetzt. Das abgegebene analoge Signal wird dann einem Luminanz-Prozess 44 unterzogen, der durch einen konventionellen analogen Luminanz-Signal-Controller/Verstärker ausgeführt wird. Das Ausgangssignal des Luminanz-Prozesses 44 wird ferner der Matrix 45 zur Verfügung gestellt.
Die Matrix 45 setzt die oben beschriebenen Luminanz- und Chrominanz-Eingangssignale in RGB-Signale um und stellt die RGB-Signale dem Mischer 47 über den Schalter 46 zur Verfügung. Der Mischer 47 mischt die RGB-Signale von der Matrix 45 mit jeglichen Bildschirmanzeigesignalen von dem D/A-Wandler 48 und stellt das gemischte Ausgangssignal der Kathodenstrahlröhre 32 zur Verfügung. Sämtliche oben beschriebenen Blöcke und Prozesse stehen unter der Steuerung der CPU 15, die die in Frage kommenden Steuersignale zur Verfügung stellt.
3 veranschaulicht eine zweite Ausführungsform des integrierten Systems. So ist beispielsweise, wie in 3 veranschaulicht, der NTSC-Decodierungsprozess für die Fernsehschaltungsanordnung vollständig digitalisiert. In 3 sind für ähnliche bzw. entsprechende Komponenten wie in 2 dieselben Bezugszeichen wie dort verwendet.
Zwischen dem in 2 dargestellten Beispiel und dem in 3 dargestellten Beispiel gibt es zwei Unterschiede. Zum Ersten sind bei dem in 3 dargestellten Beispiel der Chroma-Prozess 25, der Luminanz-Prozess 26 und die Matrix 27 insgesamt vollständig digitalisiert. Die digitale Verarbeitung spiegelt jene wider, die oben bezüglich des analogen Falles beschrieben worden ist, wobei jedoch geeignete digitale Filter verwendet werden. Diese Filter und diese digitalen Verarbeitungsverfahren bzw. -techniken sind in der Fernsehtechnik bekannt. Diese Blöcke können den RAM-Speicher 5 als gemeinsamen Speicher für die benötigten digitalen Signalverarbeitungsoperationen verwenden. Zum Zweiten stellt die durch den Mischer 29 hervorgerufene Mischoperation einen digitalen Mischprozess dar. Dies bedeutet, dass das digitale RGB-Signal von der Matrix 27 mit einem digitalen Bildschirmanzeigesignal von dem OSD-Block 6 gemischt wird, bevor das gemischte Signal schließlich in dem D/A-Wandler 31 in ein analoges Ausgangssignal für eine Übertragung zu der Kathodenstrahlröhre 32 umgesetzt wird. Das Ausgangssignal der Matrix 27 kann in einer Dehnungseinrichtung 61 digital gedehnt werden, falls die Kathodenstrahlröhre 32 über ein Bildseitenverhältnis von 16 × 9 verfügt. Ansonsten wird das Signal nicht gedehnt.
8 veranschaulicht den Fall, dass der Empfänger/Decoder ein zusammengedrücktes 16 × 9-Videosignal decodiert, wenn dieses im 16 × 9-Format wiedergegeben wird. Die Nutzung von 16 × 9-Videosignalen wird in der Industrie zunehmend üblich. Da die OSD-Daten in typischer Weise nicht für eine Anzeige in 16 × 9-Fernsehgeräten formatiert sind, resultieren daraus indessen gewisse unerwünschte Charakteristiken. Um dies zu veranschaulichen, sei angemerkt, dass bei existierenden Empfängern/Decodern der Video-Decoder 7 das zusammengedrückte 16 × 9-Bild decodiert. An dieser Stelle sind die Videosignale so "zusammengedrückt", wie dies durch die Abbildung (ii) veranschaulicht ist. Die Bildschirmanzeigedaten, die in diesem Falle durch den Buchstaben A gegeben sind und die im OSD-Block 6 erzeugt sind, sind nicht zusammengedrückt, wie dies in der Abbildung (i) veranschaulicht ist. Diese beiden Signale werden in dem Mischer 9 gemischt und in dem NTSC-Codierer 100 einer NTSC-Codierung unterzogen. Das Ausgangssignal des NTSC-Codierers 100 ist in der Abbildung (iii) dargestellt. Es weist ein zusammengedrücktes Videobild und die nicht zusammengedrückte OSD-Information auf. Ein Fernseh-NTSC-Decoder 500 decodiert dieses Signal, und eine Dehnungseinrichtung 501 dehnt das Signal zur 16 × 9-Größe. Das Ergebnis ist in der Abbildung (iv) dargestellt. Dabei ist nicht nur das zusammengedrückte Videobild gedehnt (um ein richtig formatiertes Bild zu liefern), sondern die OSD-Daten sind ebenfalls in horizontaler Richtung gedehnt. Dies führt dazu, dass die OSD-Daten auf dem Bildschirm verzerrt sind. Dies stellt ein unerwünschtes Merkmal dar.
Eine Lösung zur Vermeidung dieses Problems besteht darin, die ursprünglichen OSD-Daten "schmaler" auszubilden (das heißt das OSD-Signal zusammenzudrücken), bevor es mit dem Videosignal in dem Mischer 9 gemischt wird. Diese Lösung würde allerdings erfordern, dass der Empfänger/Decoder zwei Arten von OSD-Daten erzeugt. Dies wiederum wäre notwendig, da in dem Fall, dass die Kathodenstrahlröhre 32 im 4 × 3-Modus betrieben wird, nicht zusammengedrückte OSD-Daten erforderlich wären. Alternativ kann der Empfänger/Decoder über einen Software- und Hardware-Wandler verfügen, der die OSD-Daten in horizontaler Richtung komprimiert. So oder so wird zusätzlicher Speicher benötigt.
Das vorliegende Fernsehgerät eliminiert die oben beschriebenen Probleme. Bei dem vorliegenden Fernsehgerät ist das Ausgangssignal des Empfängers/Decoders nicht NTSC-codiert. Wie oben beschrieben, werden die OSD-Daten mit bereits gedehnten Videodaten gemischt. Daher brauchen die OSD-Daten vor einer Anzeige niemals gedehnt zu werden, und zwar sogar dann nicht, wenn die Kathodenstrahlröhre in einem 16 × 9-Modus betrieben ist. Dies vermeidet das Problem, welches durch existierende Empfänger-Decoder hervorgerufen wird, und es stellt einen weiteren Vorteil des vorliegenden Fernsehempfängers dar.
Zusätzlich zu den oben beschriebenen Funktionen kann ein vollständig digitalisierter Fernsehempfänger weitere Funktionen aufweisen, wie eine Rauschverminderung, eine Bild-im-Bild-Funktion, etc. In dem Fall, dass derartige Funktionen realisiert sind, kann der RAM-Speicher 5 als gemeinsam genutzter Speicher verwendet werden.
Somit ist ein Fernsehempfänger mit einem integrierten Empfänger/Decoder beschrieben worden. Obwohl Merkmale und Beispiele der vorliegenden Erfindung unter Bezugnahme auf spezifische beispielhafte Ausführungsformen der Erfindung beschrieben worden sind, dürfte es für Durchschnittsfachleute ersichtlich ein, dass gewisse Modifikationen ohne Abweichung vom breiteren Schutzumfang der Erfindung möglich sind, die lediglich durch die folgenden Patentansprüche beschränkt sein sollte.

Claims

Fernsehempfänger, umfassend eine erste Schaltung zur Erzeugung eines ersten Signals aus einem Fernsehsignal, welches ein erstes Signalformat aufweist, und eine zweite Schaltung, die mit der genannten ersten Schaltung verbunden ist, um ein zweites Signal aus einem digitalen Videosignal zu erzeugen, welches ein zweites Signalformat aufweist, wobei die zweite Schaltung einen Videodecoder für die Erzeugung eines decodierten Signals aus dem genannten digitalen Videosignal und eine mit dem Videodecoder verbundene Dehnungseinrichtung aufweist, um das betreffende decodierte Signal durchzuleiten oder zu dehnen.
Fernsehempfänger nach Anspruch 1, wobei das genannte erste Signalformat ein NTSC-Format ist und wobei das zweite Signalformat ein MPEG-Format ist.
Fernsehempfänger nach Anspruch 2, wobei die genannte erste Schaltung einen ersten Prozessor zur Abtrennung der in dem genannten NTSC-Signal vorhandenen Luminanz- und Chrominanzinformation aufweist und wobei mit dem ersten Prozessor ein zweiter Prozessor zur Erzeugung von RGB-Signalen aus der genannten Luminanz- und Chrominanzinformation verbunden ist.
Fernsehempfänger nach Anspruch 3, wobei der genannte erste Prozessor einen Speicher enthält, der von der genannten zweiten Schaltung mitgenutzt wird.
Fernsehempfänger nach Anspruch 1, wobei die genannte zweite Schaltung einen Bildschirmanzeigeblock zur Verarbeitung von Bildschirmanzeigedaten in dem genannten digitalen Signal, ei nen mit dem Bildschirmanzeigeblock und mit der Dehnungseinrichtung über einen Schalter verbundenen Mischer zur Erzeugung eines dritten Signals, wobei der Mischer derart betrieben ist, dass die verarbeiteten Bildschirmanzeigedaten und das durchgeleitete oder gedehnte decodierte Signal bei geschlossenem Schalter gemischt werden, und einen Umsetzer umfasst, der mit dem Mischer verbunden ist, um das dritte Signal in das zweite Signal umzusetzen.
Fernsehempfänger nach Anspruch 3, wobei das genannten digitale Videosignal mit dem MPEG-Signalformat vor einer Übertragung verschlüsselt wird und wobei die genannten zweite Schaltung eine mit dem genannten Speicher verbundene Entschlüsselungseinrichtung zur Entschlüsselung des verschlüsselten digitalen Videosignals enthält.
Fernsehempfänger nach Anspruch 1, wobei die genannten Dehnungseinrichtung derart betrieben ist, dass das genannte decodierte Signal horizontal gedehnt wird, wenn sich der Fernsehempfänger in einem ersten Anzeigemodus befindet, und dass das decodierte Signal durchgeleitet wird, wenn sich der Fernsehempfänger in einem zweiten Anzeigemodus befindet.
Fernsehempfänger nach Anspruch 5, wobei der Bildschirmanzeigeblock derart betrieben ist, dass Bildschirmanzeigedaten decodiert werden, dass eine Bildschirmanzeigeinformation gebildet wird und dass jedem Pixel der Bildschirmanzeigeinformation Farben zugewiesen werden.
Fernsehempfänger nach Anspruch 5, wobei der genannten Mischer derart betrieben ist, dass die verarbeiteten Bildschirmanzeigedaten durchgeleitet werden, wenn der genannte Schalter geöffnet ist.
Fernsehempfänger nach Anspruch 9, wobei die zweite Schaltung derart betrieben ist, dass das codierte digitale Video signal im ersten Signalformat an einen analogen Videokassettenrecorder abgegeben wird.
Fernsehempfänger nach Anspruch 5, umfassend einen zweiten Mischer, der mit der ersten Schaltung über einen zweiten Schalter und mit der zweiten Schaltung über einen dritten Schalter verbunden ist, um ein viertes Signal zu erzeugen, wobei der zweite Mischer derart betrieben ist, dass das erste Signal und das zweite Signal gemischt werden, wenn die zweiten und dritten Schalter geschlossen sind.
Fernsehempfänger nach Anspruch 11, wobei der zweite Mischer derart betrieben ist, dass die ersten bis vierten Signale durchgeleitet werden, wenn der zweite Schalter geschlossen ist und der dritte Schalter geöffnet ist.
Fernsehempfänger nach Anspruch 11, wobei der zweite Mischer derart betrieben ist, dass die zweiten bis vierten Signale durchgeleitet werden, wenn der zweite Schalter geöffnet ist und der dritte Schalter geschlossen ist.
Fernsehempfänger nach Anspruch 11, wobei der Umsetzer einen RGB-Umsetzer zur Umsetzung des dritten Signals in ein RGB-Signal aufweist und wobei an dem RGB-Umsetzer ein Digital-Analog-Wandler zur Umwandlung des RGB-Signals in das zweite Signal angeschlossen ist.
Fernsehempfänger nach Anspruch 11, wobei der Umsetzer einen RGB-Umsetzer zur Umsetzung des dritten Signals in ein RGB-Signal umfasst, welches das zweite Signal ist.
Fernsehempfänger nach Anspruch 15, umfassend einen mit dem zweiten Mischer verbundenen Digital-Analog-Wandler zur Umwandlung des vierten Signals in ein Anzeigesignal für einen Anzeigemonitor.