DE69734415T2

DE69734415T2 - SDH-Desynchronisierer

Info

Publication number: DE69734415T2
Application number: DE69734415T
Authority: DE
Inventors: Iain James Beeston Rylands Slater
Original assignee: Marconi UK Intellectual Property Ltd
Current assignee: Ericsson AB
Priority date: 1996-04-16
Filing date: 1997-03-21
Publication date: 2006-07-06
Anticipated expiration: 2017-03-22
Also published as: NO971712L; CN1153401C; EP0802643A3; GB9607891D0; EP0802643B1; JPH1093519A; AU728940B2; DE69734415D1; AU1890997A; US5956347A; NO971712D0; EP0802643A2; GB2312353A; GB2312353B; JP3866826B2; UA45984C2; CN1168584A

Description

Die vorliegende Erfindung betrifft digitale Telekommunikations-Datenübertragungssysteme und bezieht sich insbesondere auf die Datenübertragung unter Einbeziehung der so genannten synchronen digitalen Hierarchie (SDH). SDH beinhaltet das Multiplexen von Signalen mit niedrigerer Rate in eine Hierarchie von Signalen mit höherer Rate, welche alle nominell synchron sind.
Eine Schlüsselanforderung für SDH-Ausrüstung besteht darin, eine Kompatibilität mit Funktionen zu bieten, die von dem existierenden PDH(plesiochrone digitale Hierarchie)-Netzwerk bereitgestellt werden. Für einige Anwendungen, bei denen die Phaseninformation in der Taktungskomponente des ausgelieferten Signals wesentlich ist, wird eine exakte Netztaktung benötigt. Eine solche Taktung wird in bestehenden Netzen üblicherweise als Informationskomponente innerhalb des Primärrate-Verkehrssignals transportiert und ausgeliefert. Normalerweise liegt das Primärrate-Verkehrssignal bei 2 Mbit/s. Für die Zwecke der vorliegenden Beschreibung sei angenommen, dass das 2-Mbit/s-Signal das Primärratesignal darstellt. Dies ist jedoch kein Faktor für die eigentliche Grundlage der vorliegenden Erfindung, da prinzipiell eine solche Taktung bei einer beliebigen Frequenz transportiert und ausgeliefert werden kann oder aus einer beliebigen konstanten digitalen Bitrate abgeleitet werden kann und dann zur lokalen Nutzung auf die geeignete Frequenz umskaliert werden kann.
Wenn die exakte Netztaktung verloren geht, ist die Folge entweder eine Reduzierung der Leistungsgrenzen an einem bestimmten Punkt in dem Netz, was zu einem erhöhten Risiko für digitale Fehler führt, wenn eine normale Parameterschwankung auftritt, oder ansonsten dazu, dass Fehler direkt eingetragen werden – üblicherweise mit einer geringen Auftrittshäufigkeit, aber dennoch inakzeptabel für kritische Anwendungen.
Für einige Anwendungen wird derzeit weit verbreitet akzeptiert, dass die Auslieferung eines exakten Netztaktes in SDH nicht verfügbar ist, zumindest nicht in einer Weise, in der die Taktung in dem PDH-Netz transportiert wird, und zwar als eine Komponente des 2-Mbit/s-Signals, die in dem Netz übertragen wird.
Bei SDH wird das 2-Mbit/s-Signal in einem virtuellen Container (VC) transportiert, dessen Zeitlage in Bezug auf eine Rahmentaktungsreferenz durch einen Zeiger (Pointer) definiert wird. Zeigeranpassungen in SDH erzeugen Phasenstörungen in der Taktungskomponente des ausgelieferten 2-Mbit/s-Signals, was Probleme beim Herstellen der Netzsynchronisation bewirken kann, beispielsweise bei der Synchronisationsanordnung einer Vermittlungsstelle. Eine gute Taktauslieferung ist prinzipiell über eine Punkt-zu-Punkt-Verbindung möglich, da hier nicht zu erwarten ist, dass sich die Zeiger ändern, aber in realen Netzen ist es notwendig, eine Übertragung über Add-Drop-Multiplexer, Hubs, CrossConnects usw. zu gestatten, welche alle Änderungen in den Werten der an die VCs angehängten Zeiger eintragen können.
Die Diskussionen gehen weiter, um akzeptierte Standards hinsichtlich der Möglichkeiten der Modifizierung von SDH einzurichten, um dieses Problem zu überwinden; die bisher vorgeschlagenen Verfahren erfordern jedoch generell, dass alle Knoten auf einem SDH-Pfad mit konformer Ausrüstung ausgerüstet sind, was effektiv bedeutet, dass diese Verfahren als Standards akzeptiert werden. Solche Lösungen können unpraktikabel sein, da große Mengen an Ausrüstung für den ursprünglichen Standard existieren.
Bei Nichtvorhandensein solcher neuen Verfahren wird angenommen, dass die Verteilung der Netztaktung über SDH-Netze über die (üblicherweise optischen) SDH-Träger erfolgt, mit dedizierten Taktausgängen, die mit der Primärrate – 2048 oder 1544 kbit/s, entsprechend dem Territorium – betrieben werden, von der empfangenen Trägertaktung nach Umskalierung von dessen Übertragungsbitrate. Pro Ausrüstung wären normalerweise nur ein oder zwei solcher Ausgänge eingepasst, und sie wären nur von Ausrüstung nutzbar, die derart gestaltet ist, dass sie Taktung über Ports akzeptiert, die von Datenports getrennt sind.
Diese Ausgänge hätten keinen praktischen Nutzen in einer der wahrscheinlichsten Situationen, bei der ein Teilnehmer über eine herkömmliche 2-Mbit/s-Verbindung über beispielsweise ein Kupfer-Aderpaar, eine optische Faser oder einen Funkträger an ein SDH-Element in dem Netz angeschlossen ist. In diesen Fällen wäre die Bereitstellung einer weiteren 2-Mbit/s-Verbindung nur für Taktungszwecke unwirtschaftlich; folglich würden jene Teilnehmerdienste, die einen netzsynchronen Betrieb benötigen, einen schweren Kostennachteil erleiden.
In dem früheren GB-Patent 2,257,603 des Anmelders ist eine Anordnung beschrieben, bei welcher Puffer an dem letzten Abschluss des SDH-Pfades in dem Pfad des extrahierten 2-Mbit/s- oder Primärrate-Datensignals vorgesehen sind, um kurzzeitige Phasenstörungen zu glätten. Unter bestimmten Umständen kann ein solcher Puffer jedoch überlastet werden und somit überlaufen, und dies wird wiederum zur Datenverfälschung führen. Dieses Patent offenbart eine Anordnung, bei welcher ein Überlaufdetektor vorhanden ist, um zu verhindern, dass ein solcher Puffer überläuft.
Bei SDH existiert ein Verfahren zum Übertragen von Primärratesignalen, bei 1,544 Mbit/s oder 2,048 Mbit/s, in einer synchronen Rahmenstruktur. Die technischen Details für diesen Prozess sind in internationalen Normen gut dokumentiert (ITU TSS-Empfehlungen G.707, G.708 und G.709). Diese Signale können unter normalen Bedingungen jedoch Phasensprünge von bis zu 8 μs in einer Periode von einigen Sekunden erleiden. Wenn die extern angeschlossene Vermittlungsstellenausrüstung solche plötzlichen Phasenänderungen nicht toleriert, wird das Signal als fehlerhaft zurückgewiesen. Um dieses Problem zu verhindern, kann an dem Abschlussende eines SDH-Verkehrspfades ein Primärrate-Wiedereintaktungspuffer zur Anwendung kommen, welcher kurzzeitige Phasenstörungen glättet. Bei Nutzung eines Zeigerannullierungsverfahrens in diesen Puffern (siehe die Patentanmeldung 9509216.9 des Anmelders) kann ein Operator die Primärratetaktung von einem Netz, das auf eine Frequenz (f1) synchronisiert ist, über ein SDH-Netz, das auf eine Differenzfrequenz (f2) synchronisiert ist, überleiten. Wenn f1 gleich f2 ist, kann die Primärratetaktung über den SDH-Träger übertragen werden (siehe das GB-Patent 2,257,603 des Anmelders).
Es ist jedoch möglich, dass diese Verfahren nicht hinlänglich sind, wenn ein langzeitiger und schwerer Synchronisationsfehler in dem SDH-Übertragungssystem auftritt. In einer solchen Situation werden die Wiedereintaktungspuffer dazu tendieren, sich in einer Richtung zu füllen oder zu leeren, und daher wird ein Mechanismus benötigt, um zu verhindern, dass ein Überlauf oder Unterlauf auftritt und einen Verlust von Verkehr bewirkt. Selbst wenn der Synchronisationsfehler nicht lange genug anhält, als dass ein Überlauf/Unterlauf droht, kann dennoch der Puffer auf einem alles andere als idealen Stand verbleiben, und zwar in der Nähe seiner oberen oder unteren Kapazitätsgrenze.
Somit umfasst entsprechend der vorliegenden Erfindung ein Verfahren zum Beheben des Problems einer Pufferüberfüllung/-unterfüllung das Erkennen eines Synchronisationsfehlers und infolgedessen das temporäre Ändern des Betriebsmodus eines Desynchronisierers an dem Abschlussende des SDH-Pfades, um eine Überfüllung oder Unterfüllung des Puffers zu verhindern.
Die temporäre Änderung kann möglicherweise die Phasenstörungen eintragen, zu deren Eliminierung der Puffer ursprünglich gedacht war, aber im Zusammenhang mit einem Synchronisationsfehler wird dies als akzeptabel betrachtet.
Gemäß einem Aspekt der vorliegenden Erfindung umfassen die Mittel zum Erkennen des Synchronisationsfehlers einen speziellen Overhead-Zeitschlitz in dem Primärratesignal.
Spezieller ist entsprechend internationalen Standards ein Overhead-Informationsbyte in der STM-N-Rahmenstruktur zur Übertragung eines Synchronisationsstatus-Nachrichtenbytes (SSMB) reserviert. Dieses Nachrichtenbyte wird genutzt, um die Qualität der Synchronisation anzuzeigen, die auf dem STM-N-Träger transportiert wird. Eine SDH-Multiplexerausrüstung kann, durch Überwachung dieser Bytes an allen STM-N-Eingangsports das Signal mit der höchsten Synchronisationsqualität als Taktungsquelle für die Ausrüstung wählen. Wenn in dem SDH-Netz ein schwerer Synchronisationsfehler auftritt, wird dieser durch einen SSM-Code für niedrige Qualität repräsentiert.
Eine jüngere Ergänzung für die internationalen Normen stellt die Erweiterung der vorstehenden Synchronisationsqualität-Signalisierung für Primärrate-Verkehrssignale dar. Ein Overhead-Zeitschlitz ist zugewiesen worden, um ein Synchronisationsnachrichtenbyte zu übertragen, welches nach einem schweren Synchronisationsfehler in dem SDH-Netz anzeigen kann, dass das Primärratesignal nicht länger eine Taktung mit hoher Qualität überträgt.
Lediglich beispielshalber und unter Bezugnahme auf die beigefügten Zeichnungen soll nun beschrieben werden, wie die Erfindung ausgeführt werden kann, wobei:
1 eine schematische Darstellung eines SDH-Netzes ist;
2 ein Blockdiagramm ist, das eine Ausführungsform der vorliegenden Erfindung darstellt;
3 die Datenflüsse und Taktimpulse an den angegebenen Stellen darstellt; und
4 eine graphische Darstellung ist, welche die Füllungs-/Leerungs-Verhaltenseigenschaften des in der Ausführungsform aus 1 enthaltenen Puffers darstellt.
Bezug nehmend auf 1 umfasst ein SDH-Netz eine Netztaktungsquelle 1, welche z.B. ein 2-MHz-Signal in eine Vermittlungsstelle 2 einspeist. Die Vermittlungsstelle speist 2-Mbit/s-Signale über N, gezeigt sind zwei, Signalverbindungen 3 in einen SDH-Multiplexer 4 ein. Das gemultiplexte STM-N-Signal wird dann über einen SDH-Träger 5 zu einem SDH-Demultiplexer 6 geführt. Die Vermittlungsstelle 2 ist außerdem durch eine Steuerleitung 7 mit dem SDH-Multiplexer 4 verbunden, welche den Träger 5 mit der Taktrate von 2 MHz synchronisiert. In dem Demultiplexer 6 wird das Signal zurück in das Primärrateformat von 2 Mbit/s konvertiert und wird über Leitungen 8 in eine Vermittlungsstelle 9 eingespeist. Eine Leitung 10, die der Leitung 7 entspricht, ist zum Ableiten von Taktungsinformationen von dem Träger vorgesehen.
Außerdem, und durch Nutzung einer Umtaktungsanordnung kann ein drittseitiger Nutzer das SDH-Netz zur Übermittlung von Taktungs- und anderern Daten von einem privaten Netz 11 nutzen. Eine private Taktungsquelle 10, welche nicht mit der Netztaktungsquelle 1 synchron ist, sendet ein Taktungssignal, d.h. Primärratesignale mit 1,544 Mbit/s oder 2,048 Mbit/s über eine Leitung 12 zu dem SDH-Multiplexer 4. Nach dem Demultiplexen werden die Taktungssignale über die Leitung 13 an das private Netz 14 übermittelt.
Nehmen wir Bezug auf 2, so zeigt diese detaillierter Anordnungen zum Demultiplexen, Desynchronisieren und Puffern gemäß der vorliegenden Erfindung.
Ein gemultiplextes STM-N-Signal 5 wird in eine Taktwiedergewinnungsschaltung 20 eingegeben, wobei ein Taktsignal auf die Leitung 23 heruntergezogen wird, in einem Teiler 25 durch N geteilt wird und der resultierende STM-N-Trägertakt auf einen Modus-Wähler 26 geführt wird.
Der den Takt empfangende Ausgang wird auf einen Section Overhead (SOH)-Abschluss 21 geführt und von dort zu einem Demultiplexer und Entstopfer 22, dessen Ausgangssignal auf einen elastischen Speicher oder Puffer 24 geführt wird, welcher seinerseits bei 8, 13 das Signal mit 1,544 Mbit/s oder 2,048 Mbit/s ausgibt.
Eine phasenstarre Schleife (PLL) 27 dient dazu, als Eingang das von 20 entnommene Träger-Referenztaktsignal zu nehmen und ein modifiziertes Lesetaktsignal über die Leitung 29 auszugeben, zur Verwendung bei der Wiederaustaktung von Daten aus dem elastischen Speicher oder Puffer 24. Das Signal der phasenstarren Schleife auf 29 kann auf mehrerlei Weise abgeleitet werden, die durch den Modus-Wähler 26 mit zwei Stellungen bestimmt wird, welcher Eingänge A und B aufweist, sowie durch eine Speichersteuerung oder -Überwachung 28, von welcher der Füllungszustand des Speichers oder Puffers 24 überwacht wird.
Jeder zeitweilige Verlust der Synchronisation oder normale Beträge an Wander in dem SDH-Netz werden in dem elastischen Speicher 24 aufgefangen. Wenn die Synchronisation des SDH-Netzes über eine lange Zeitspanne hin verloren geht, wird dies schließlich einen Unterlauf oder Überlauf des elastischen Speichers 24 bewirken.
Dieser Umstand ist es, mit welchem sich die vorliegende Erfindung befasst.
Der elastische Speicher 24 empfängt "lückenbehaftete" Daten von dem Demultiplexer 22, welche die korrekte mittlere Datenrate aufweisen, aber aufgrund von entfernten Overhead-Zeitschlitzen und des Entstopfungsprozesses leere Perioden enthalten. Somit absorbiert der Speicher oder Puffer 24 temporäre Phasensprünge, die durch die Extraktion von Overhead- und Stopfbytes bewirkt werden.
Wenn der Neutaktungspuffer 24 in einem fehlerfreien synchronen Netz arbeitet, wird der Lesetakt 29 für die endgültige Datenausgabe von dem STM-N-Träger 23 abgeleitet, indem der Modus-Wähler in 2 auf die Position A gestellt ist. Wenn er genutzt wird, um eine Primärrate-Wiedereintaktungsfunktion bereitzustellen, enthält der elastische Speicher zusätzliche Speicherkapazität, um zirka 40 Mikrosekunden an Netz-Wander zu verarbeiten.
Wenn jedoch ein schwerer Synchronisationsfehler in dem SDH-Netz auftritt, wird in dem Section Overhead(SOH)-Prozessor 21 eine SSM-Änderung empfangen. Wenn der eingehende SMB-Code unter einen Schwellenwert abfällt, wird von 21 ein Synchronisationsausfallsignal erzeugt und über die Leitung 30 auf den Modus-Wähler 26 geführt, um zu bewirken, dass der Modus-Wähler 26 auf die Position B umschaltet. In dieser Stellung nutzt die Desynchronisierer-PLL 27 das lückenbehaftete "Schreib"taktsignal bei 31 als Referenz, sodass das "Lese"taktsignal bei 29 kontinuierlich angepasst wird, um so das Niveau der Pufferfüllung auf dem Stand zu halten, der von der Speicherüberwachungssteuerung 28 zu dem Zeitpunkt angezeigt wurde, als der Fehler auftrat. Dieses Niveau wird von einem Speichermitte-Bezugswertsignal 32 von dem elastischen Speicher eingestellt und informiert die PLL 27 über den nominellen Betriebspunkt, der aufrechterhalten werden soll. Die Änderung der SSM wird außerdem in dem SMB signalisiert, welches in dem abgehenden Primärratesignal 8, 13 übertragen wird, sodass es für externe Ausrüstung möglich wird, den herabgeminderten Zustand der Taktungsqualität des Signals zu erkennen.
Die Auswahl des Modus B kann auch ohne einen Synchronisationsfehler erfolgen, wenn aber ein übermäßiger Betrag an Wander in dem SDH-Netz vorhanden ist. Dieses Wander kann bewirken, dass der elastische Speicher 24 voll/leer wird, und durch temporäres Umschalten auf den Modus B, bei dem der Speichermitte-Bezugswert 32 zu einem weiter von den Speichergrenzen entfernten Punkt hin versetzt ist, kann ein Überlauf/Unterlauf verhindert werden.
Durch Nutzung des vorliegend beschriebenen Verfahrens kann der Primärrate-Eintaktungspuffer 24 Netz-Wander ohne irgendwelche vorübergehenden Phasenstörungen an dem Ausgangsdatenport auffangen. Wenn in dem SDH-Netz ein schwerer Synchronisationsfehler auftritt, wird der Pufferfüllstand aufrechterhalten. Kurzzeitige Phasenstörungen können unter dieser Bedingung auftreten, das Fehlerereignis wird aber über das SMB signalisiert. Bei Wiederherstellung der Netzsynchronisation wird Wander erneut ohne Phasenstörung aufgefangen.
4 zeigt den mittleren Pufferfüllstand vor und nach einer Netzsynchronisationsstörung und zeigt außerdem das Verhindern eines Pufferüberlaufs in einem synchronisierten Netz durch temporäre Auswahl des Modus B mit einem versetzten Speichermitte-Bezugswert. 3 zeigt die Ausgangssignale an den in 2 angegebenen Stellen.

Claims

Verfahren zum Beheben des Problems einer Pufferüberfüllung/unterfüllung in einem SDH-Telekommunikationssystem infolge entweder eines Synchronisationsfehlers oder eines übermäßigen Betrags an Wander, umfassend: Erkennen eines solchen Fehlers oder Wanders und infolgedessen temporäres Ändern des Betriebsmodus eines Desynchronisierers an einem Abschlussende eines SDH-Pfades, um die Überfüllung oder Unterfüllung des Puffers zu verhindern.
Verfahren nach Anspruch 1, wobei die Primärrate-Taktung entweder von einem STM-N-Träger oder einer mittleren Datenrate abgeleitet wird, und zwar in Reaktion auf die Qualität der eingehenden Taktung des Trägers, wie sie durch ein Synchronisationsstatus-Nachrichtenbyte (SSMB) repräsentiert wird.
Verfahren nach Anspruch 2, wobei die wieder eintaktende Modusänderung des ausgehenden Primärrate-Datensignals unter Nutzung eines integrierten SMB-Synchronisationsqualität-Indikators bewirkt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Speichersteuerung mit variablem Bezugswert bereitgestellt wird, um einen Lesetakt mit gemittelter Rate aus dem SDH-Desynchronisierer heraus zu erzeugen, welcher unterschiedlich festgelegte Phasenstellungen für den normalen Betrieb aufweisen kann.
Vorrichtung zum Beheben des Problems einer Pufferüberfüllung/unterfüllung in einem SDH-Telekommunikationssystem infolge entweder eines Synchronisationsfehlers oder eines übermäßigen Betrags an Wander, wobei die Vorrichtung umfasst: Mittel (21, 28) zum Erkennen eines solchen Fehlers oder Wanders und Mittel (26) zum temporären Ändern des Betriebsmodus eines Desynchronisierers an einem Abschlussende eines SDH-Pfades unter Ansprechen auf die Erkennungsmittel, um die Überfüllung oder Unterfüllung des Puffers (24) zu verhindern.
Vorrichtung nach Anspruch 5, bei welcher vorgesehen ist, die Primärrate-Taktung entweder von einem STM-N-Träger oder einer mittleren Datenrate abzuleiten, und zwar in Reaktion auf die Qualität der eingehenden Taktung des Trägers, wie sie durch ein Synchronisationsstatus-Nachrichtenbyte (SSMB) repräsentiert wird.
Vorrichtung nach Anspruch 5 oder 6, bei welcher vorgesehen ist, eine wieder eintaktende Modusänderung des ausgehenden Primärrate-Datensignals unter Nutzung eines integrierten SMB-Synchronisationsqualität-Indikators zu bewirken.
Vorrichtung nach einem der Ansprüche 5 bis 7, bei welcher eine Speichersteuerung mit variablem Bezugswert bereitgestellt wird, um einen Lesetakt mit gemittelter Rate aus dem SDH-Desynchronisierer heraus zu erzeugen, welcher unterschiedlich festgelegte Phasenstellungen für den normalen Betrieb aufweisen kann.