DE69738608T2 - Verfahren zur Herstellung einer Halbleiter-Dünnschicht - Google Patents
Verfahren zur Herstellung einer Halbleiter-Dünnschicht Download PDFInfo
- Publication number
- DE69738608T2 DE69738608T2 DE69738608T DE69738608T DE69738608T2 DE 69738608 T2 DE69738608 T2 DE 69738608T2 DE 69738608 T DE69738608 T DE 69738608T DE 69738608 T DE69738608 T DE 69738608T DE 69738608 T2 DE69738608 T2 DE 69738608T2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor material
- dose
- silicon
- heat treatment
- platelet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
- Y10T428/24612—Composite web or sheet
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Fertigung einer Dünnschicht aus einem Halbleitermaterial. Die gefertigte Dünnschicht kann eventuell mit elektronischen Komponenten versehen werden.
- Die Erfindung ermöglicht die Fertigung von Dünnschichten aus sowohl einem monokristallinen als auch polykristallinen und sogar amorphen Halbleiter und beispielsweise die Fertigung von Substraten des Typs Silicium auf Isolator, die Fertigung von selbsttragenden Dünnschichten eines monokristallinen Halbleiters. Elektronische Schaltungen und/oder Mikrostrukturen können vollständig oder teilweise in diesen Schichten oder in diesen Substraten hergestellt werden.
- Es ist bekannt, dass die Implantation von Ionen eines Edelgases oder von Wasserstoff in ein Halbleitermaterial die Bildung von Mikrohohlräumen in einer Tiefe nahe der mittleren Eindringtiefe der Ionen induziert. Das Dokument
FR-A-2 681 472 - – einem ersten Schritt der Implantation durch Bombardieren der ebenen Seite des Plättchens mittels Ionen, die im Volumen des Plättchens und in einer Tiefe nahe der Eindringtiefe der Ionen eine Schicht von Mikrohohlräumen erzeugt, die das Plättchen in einen unteren Bereich, der die Masse des Substrats bildet, und einen oberen Bereich, der die Dünnschicht bildet, trennt, wobei die Ionen aus den Edelgas- oder Wasserstoffgasionen ausgewählt sind und die Temperatur des Plättchens unter der Temperatur gehalten wird, bei der die implantierten Ionen durch Diffusion aus dem Halbleiter entweichen können;
- – einem zweiten Schritt, in dem die ebene Seite des Plättchens mit einem Träger in engen Kontakt gebracht wird, der aus mindestens einer Schicht aus einem starren Material gebildet ist. Dieser enge Kontakt kann beispielsweise mit Hilfe einer Klebesubstanz oder durch die Wirkung einer vorherigen Vorbereitung der Oberflächen und eventuell eine Wärmebehandlung und/oder elektrostatische Behandlung, um die Verbindungen zwischen den Atomen zwischen dem Träger und dem Plättchen zu fördern, verwirklicht werden;
- – einem dritten Schritt einer Wärmebehandlung der Baugruppe aus Plättchen und Träger bei einer Temperatur oberhalb der Temperatur, während der die Implantation durchgeführt wurde, und die ausreicht, um durch den Effekt der Kristallumordnung im Plättchen und des Drucks der Mikrohohlräume, eine Trennung zwischen der Dünnschicht und der Masse des Substrats zu erzeugen. Diese Temperatur ist beispielsweise 500°C für Silicium.
- Diese Implantation kann eine Schicht aus Gasmikroblasen erzeugen. Diese so im Volumen des Plättchens in einer Tiefe nahe der mittleren Eindringtiefe der Ionen erzeugte Schicht aus Mikroblasen grenzt im Volumen des Plättchens zwei durch diese Schicht getrennte Bereiche ab: einen Bereich, der die Dünnschicht bilden soll, und einen Bereich, der den Rest des Substrats bildet.
- Gemäß den Implantationsbedingungen sind nach der Implantation eines Gases wie beispielsweise Wasserstoff Hohlräume oder Mikroblasen in Transmissionselektronenmikroskopie beobachtbar oder nicht. Im Fall von Silicium können Mikrohohlräume vorliegen, deren Größe von einigen nm bis einigen hundert nm variieren kann. Insbesondere wenn die Implantationstemperatur gering ist, sind diese Hohlräume somit nur im Verlauf des Wärmebehandlungsschritts beobachtbar, ein Schritt, in dessen Verlauf dann eine Nukleation ausgeführt wird, um es zu ermöglichen, am Ende der Wärmebehandlung zur Koaleszenz der Mikrohohlräume zu gelangen.
- Das im Dokument
FR-A-2 681 472 - Dieses Phänomen der Bildung von Blasen und von Kratern auf der Oberfläche eines mit Wasserstoffionen implantierten Siliciumplättchens nach Glühen wurde in dem Artikel "Investigation of the bubble formation mechanism in a-Si:H films by Fourier-transform infrared microspectroscopy" von Y. Mishima und T. Yagishita, erschienen in J. Appl. Phys. 64 (8), 15. Oktober 1988, Seiten 3972–3974, erörtert.
- Die vorliegende Erfindung wurde entworfen, um das Verfahren zu perfektionieren, das im Dokument
FR-A-2 681 472 - Die Erfindung gilt auch für den Fall, in dem die Dicke der Dünnschicht ausreicht, um ihr einen guten mechanischen Halt zu verleihen, in welchem Fall es nicht erforderlich ist, einen Applikator zu verwenden, um die Trennung der Dünnschicht vom Rest des Plättchens zu erhalten, wobei es jedoch trotz allem erwünscht ist, Oberflächendefekte auf der ebenen Seite zu vermeiden.
- Die Erfindung hat folglich als Aufgabe ein Verfahren zur Fertigung einer Dünnschicht aus einem Halbleitermaterial aus einem Plättchen des Materials mit einer ebenen Seite, umfassend einen Schritt der Innenimplantation, der darin besteht, die ebene Seite mit Ionen zu bombardieren, die aus Edelgas- oder Wasserstoffionen ausgewählt sind, gemäß einer bestimmten Temperatur und einer bestimmten Dosis, um in einer Ebene, die Bezugsebene genannt wird und in einer Tiefe benachbart zur mittleren Eindringtiefe der Ionen liegt, Mikrohohlräume zu erzeugen, wobei das Verfahren auch einen späteren Schritt einer Wärmebehandlung bei einer Temperatur, die ausreicht, um eine Trennung des Plättchens in zwei Teile auf beiden Seiten der Bezugsebene zu erhalten, umfasst, wobei der Teil, der auf der Seite der ebenen Seite liegt, die Dünnschicht bildet, dadurch gekennzeichnet, dass:
- – der Ionenimplantationsschritt mit einer Innendosis zwischen einer minimalen Dosis und einer maximalen Dosis durchgeführt wird, wobei die minimale Dosis jene ist, ab der eine ausreichende Erzeugung von Mikrohohlräumen besteht, um die Versprödung des Plättchens entlang der Bezugsebene zu erhalten, wobei die maximale Dosis oder kritische Dosis jene ist, über der während des Wärmebehandlungsschritts eine Trennung des Plättchens besteht,
- – ein Schritt der Trennung des Plättchens in zwei Teile auf beiden Seiten der Bezugsebene nach oder während des Wärmebehandlungsschritts vorgesehen ist, wobei dieser Trennungsschritt das Aufbringen von mechanischen Kräften zwischen den zwei Teilen des Plättchens umfasst.
- Diese mechanischen Kräfte können Kräfte des Ziehens, des Scherens und der Biegung sein, die allein oder in Kombination aufgebracht werden.
- In der Anmeldung werden unter Mikrohohlräumen Hohlräume verstanden, die in beliebiger Form vorliegen können; die Hohlräume können beispielsweise eine abgeflachte Form, d. h. eine geringe Höhe (einige Abstände zwischen Atomen), oder eine im Wesentlichen kugelförmige Form oder jegliche andere verschiedene Form aufweisen. Diese Hohlräume können eine freie Gasphase und/oder Gasatome, die von den implantierten Ionen stammen, die an Atomen des Materials befestigt sind, die die Wände der Hohlräume bilden, enthalten. Diese Hohlräume werden im Allgemeinen in der angelsächsischen Terminologie "platelets", "microblisters" oder auch "bubbles" genannt.
- Die zum Erhalten der Trennung der Dünnschicht vom Rest des Plättchens ausgeführte Wärmebehandlung ermöglicht es, die Mikrohohlräume in einen stabilen Zustand zu bringen. Unter der Wirkung der Temperatur koaleszieren die Mikrohohlräume nämlich, um einen endgültigen Zustand zu erreichen. Die Temperatur wird folglich gewählt, um diesen Zustand zu erreichen.
- Gemäß dem Dokument
FR-A-2 681 472 - Gemäß der vorliegenden Erfindung sind die implantierten Dosen unzureichend, um im Verlauf der Wärmebehandlung eine Trennung zu erhalten, die implantier ten Dosen ermöglichen nur eine Versprödung des Plättchens auf der Höhe der Bezugsebene, die Trennung benötigt einen zusätzlichen Schritt durch Aufbringen von mechanischen Kräften. Außerdem ist die kritische Dosis, wie in der Erfindung definiert, geringer als die Dosis, bei der im Verlauf der Schritte der Innenimplantation und der Wärmebehandlung die Bildung von Blasen auf der ebenen Seite des Plättchens erfolgt. Das Problem von Blasen stellt sich folglich in der Erfindung nicht.
- Das erfindungsgemäße Verfahren kann zwischen dem Schritt der Wärmebehandlung und dem Schritt der Trennung einen Schritt umfassen, der darin besteht, zumindest alles oder einen Teil einer elektronischen Komponente in dem Teil des Plättchens, der die Dünnschicht bilden muss, herzustellen.
- Wenn die Herstellung dieser elektronischen Komponente Wärmebehandlungsphasen benötigt, werden diese vorzugsweise auf eine Temperatur gebracht, die geringer ist als jene der Wärmebehandlung.
- Im Fall des Bedarfs wird direkt vor dem Trennungsschritt ein zusätzlicher Schritt vorgesehen, der darin besteht, das Plättchen auf der Seite der ebenen Seite mit einem Träger in engen Kontakt zu bringen und fest zu verbinden, durch den die mechanischen Kräfte wie Zug- und/oder Scherkräfte aufgebracht werden.
- Dieser Träger kann ein biegsamer Träger sein, beispielsweise eine Folie aus Kapton®. Er kann ein starrer Träger wie ein Siliciumoxidplättchen sein.
- Die Erfindung wird besser verstanden und weitere Vorteile und Besonderheiten zeigen sich beim Lesen der folgenden Beschreibung, die als nicht begrenzendes Beispiel gegeben wird, wobei:
-
1 in schematischer Weise ein Plättchen aus einem Halbeitermaterial darstellt, von welchem eine seiner Seiten einem Innenbombardement bei der Anwendung des Verfahrens gemäß der vorliegenden Erfindung unterzogen wird, -
2 in schematischer Weise das vorangehende Plättchen am Ende des Wärmebehandlungsschritts, der die Mikrohohlräume koaleszieren lassen soll, gemäß der vorliegenden Erfindung darstellt, -
3 in schematischer Weise das vorangehende Plättchen nach der Bildung von elektronischen Komponenten in dem der gewünschten Dünnschicht entsprechenden Teil darstellt, -
4 in schematischer Weise den Schritt der Trennung des vorangehenden Plättchens in zwei Teile gemäß der vorliegenden Erfindung darstellt. - Ein wichtiger Punkt der vorliegenden Erfindung liegt in der Implantation von Wasserstoff- oder Edelgasionen gemäß einer Dosis, die geringer als die oder gleich der Dosis ist, über der eine Trennung im Verlauf der Wärmebehandlung stattfindet. Die verwendete Dosis ist derart, dass sie eine Versprödung des Materials in einer Tiefe Rp, die dem mittleren Weg der Ionen im Material entspricht, ermöglicht, aber das Plättchen ausreichend mechanisch beständig bleibt, um alle Wärmebehandlungsschritte auszuhalten, die für die Herstellung von elektronischen Schaltungen erforderlich sind. Anders ausgedrückt, das implantierte Plättchen weist in der Zone von Mikrohohlräumen feste Brücken auf, die den Teil des Plättchens, der die Dünnschicht bilden soll, mit dem restlichen Teil des Plättchens verbinden.
- Die Beschreibung erstreckt sich nun auf die Fertigung einer Dünnschicht aus Halbleitermaterial aus einem dicken Substrat, das eine ebene Seite aufweist. Das Ausgangssubstrat kann auf dieser ebenen Seite mit einer oder mehreren Materialschichten, wie beispielsweise Einkapselungsmaterialien wie einem Dielektrikum bedeckt sein oder nicht.
-
1 stellt den Ionenimplantationsschritt eines Plättchens1 aus Halbleitermaterial dar. Die ebene Seite2 des Plättchens empfängt das Innenbombardement, das durch Pfeile dargestellt ist. In dem Fall, in dem die ebene Seite2 des Plättchens mit einem oder mehreren Nicht-Halbleiter-Materialien bedeckt ist, wird die Energie der Ionen ausreichend gewählt, damit sie in die Masse des Halbleitermaterials eindringen. - Gegebenenfalls muss die Dicke des implantierten Halbleitermaterials derart sein, dass alles oder ein Teil von elektronischen Komponenten und/oder Mikrostrukturen in der Dünnschicht hergestellt werden kann. Als Beispiel ist die mittlere Eindringung der Wasserstoffionen 2 μm bei 200 keV in Silicium.
- Die Innenimplantation dieser Arten von Ionen in das Halbleitersubstrat erzeugt in der Tiefe in der Nähe der Tiefe, die dem mittleren Weg Rp der Ionen entlang einer Senkrechten zur ebenen Seite entspricht, eine Zone
3 mit starker Konzentration an Atomen, die Mikrohohlräume hervorrufen. Die maximale Konzentration an Wasserstoff ist beispielsweise 1021 H+/cm3 für eine Implantationsdosis von 2·1016 H+/cm2 bei 100 keV. Dieser Ionenimplantationsschritt muss bei einer Temperatur durchgeführt werden, so dass die implantierten Gasionen nicht nach und nach (während des Implantationsschritts) auf langen Abstand diffundieren. Dies würde die Bildung von Mikrohohlräumen stören oder vernichten. Im Fall einer Wasserstoffionenimplantation in Silicium wird beispielsweise die Innenimplantation bei einer Temperatur unterhalb 350°C durchgeführt. - Die Implantationsdosis (Anzahl von Ionen pro Flächeneinheit, die während der Implantationsdauer empfangen wird) wird derart gewählt, dass die Dosis geringer als eine oder gleich einer Dosis, der so genannten kritischen Dosis, ist, so dass über dieser kritischen Dosis während des nachfolgenden Wärmbehandlungsschritts eine Trennung der Dünnschicht vom Rest des Plättchens stattfindet. Im Fall einer Wasserstoffionenimplantation liegt diese kritische Dosis in der Größenordnung von 4·1016 H+/cm2 für eine Energie von 160 keV.
- Die Implantationsdosis wird auch höher als eine minimale Dosis gewählt, ab der beim nachfolgenden Wärmebehandlungsschritt die Bildung von Mikrohohlräumen und die Wechselwirkung zwischen diesen ausreichend ist, d. h. dass sie es ermöglicht, das implantierte Material in der Zone von Mikrohohlräumen
3 zu verspröden. Das heißt, dass noch feste Brücken aus Halbleitermaterial existieren, die zwischen den Mikrohohlräumen liegen. Im Fall einer Implantation von Wasserstoffgasionen in ein Siliciumsubstrat liegt diese minimale Dosis in der Größenordnung von 1·1016/cm2 bei einer Energie von 100 keV. - Der nachfolgende Schritt des erfindungsgemäßen Verfahrens besteht aus einer Wärmebehandlung des Plättchens bei einer Temperatur, die ausreicht, um eine Koaleszenz der Mikrohohlräume entlang der Bezugsebene zu ermöglichen. Im Fall einer Implantation von Wasserstoffgasionen bei einer Temperatur unterhalb 350°C in ein Siliciumsubstrat und mit einer Dosis von 3·1016 H+/cm2 mit einer Energie von 100 keV werden nach einer Wärmebehandlung in dreißig Minuten bei 550°C durch Querschnitts-Transmissionselektronenmikroskopie Hohlräume mit einer Höhe gleich einigen Bruchteilen von Nanometern und mit einer Ausdehnung entlang der Bezugsebene von mehreren Nanometern, sogar mehreren zehn Nanometern beobachtet. Diese Wärmebehandlung ermöglicht sowohl die Ausscheidung als auch die Stabilisierung der implantierten Gasatome in Form von Mikrohohlräumen.
- Die Mikrohohlräume
4 (siehe2 ) belegen entlang der Bezugsebene eine Oberfläche, die im Wesentlichen gleich der implantierten Oberfläche ist. Die Hohlräume4 liegen nicht exakt in derselben Ebene. Sie befinden sich in Ebenen, die zur Bezugsebene auf einige Nanometer oder zehn Nanometer dieser Bezugsebene parallel sind. Deshalb ist der obere Teil des Substrats, das zwischen der Bezugsebene und der ebenen Seite2 liegt, nicht vollständig von der Masse des Substrats getrennt, wobei die Masse des Substrats als Rest des Substrats definiert ist, der zwischen der Bezugsebene und den anderen Seiten des Substrats als der ebenen Seite liegt. Die restlichen Verbindungen sind ausreichend stark, um Bearbeitungs- und Glühschritte aufgrund der technologischen Schritte bei der Fertigung von integrierten Schaltungen auszuhalten. Dennoch ist die Verbindung zwischen dem oberen Teil und der Masse des Substrats sehr geschwächt, da diese Verbindung nur durch Brücken aus Halbleitermaterial verwirklicht ist, die zwischen den Hohlräumen liegen. - Anschließend kann auf der ebenen Seite
2 (auf der Oberfläche und unter der Oberfläche) alles oder ein Teil der elektronischen Komponenten, der Schaltungen und der Mikrostrukturen hergestellt werden. - Die Ionenimplantationsenergie der Wasserstoff- oder Edelgasionen des ersten Schritts wurde derart gewählt, dass die Tiefe der Zone von Mikrohohlräumen ausreicht, damit sie nicht durch die Fertigung von Komponenten, von elektronischen Schaltungen und/oder von Mikrostrukturen während dieses Schritts gestört wird. Außerdem wird die Gesamtheit der Vorgänge des thermischen Glühens, die die Herstellung von Komponenten, von elektronischen Schaltungen oder von Mikrostrukturen benötigt, gewählt, um eine eventuelle Diffusion der implantierten Ionen zu minimieren. Im Fall eines Plättchens aus monokristallinem Silicium wird beispielsweise die maximale Temperatur der verschiedenen Phasen des Verfahrens vorzugsweise auf 900°C begrenzt.
-
3 stellt den Fall dar, in dem mehrere elektronische Komponenten, die mit5 bezeichnet sind, auf der ebenen Seite2 und im Teil des Plättchens, der die Dünnschicht bilden soll, hergestellt wurden. - Der Trennungsschritt kommt anschließend. Er besteht aus dem Aufbringen von mechanischen Kräften, beispielsweise des Ziehens, die zwischen den Teilen des Plättchens oder Substrats trennen, die auf beiden Seiten der Bezugsebene liegen, um die restlichen festen Brücken zu zerbrechen. Dieser Vorgang ermöglicht es, die Dünnschicht aus Halbleitermaterial zu erhalten, die im beschriebenen Fall mit elektronischen Komponenten ausgestattet ist.
4 stellt diesen Trennungsschritt dar, in dessen Verlauf die Dünnschicht6 von der restlichen Masse7 des Substrats durch die Wirkung der Kräfte getrennt wird, die ihre Wirkungen in den entgegengesetzten Richtungen, die durch Pfeile dargestellt sind, ausüben. - Die Erfahrung zeigt, dass die Zugkraft, die erforderlich ist, um den oberen Teil von der Masse des Substrats zu trennen, insbesondere dann, wenn eine Scherkraft zwischen dem oberen Teil und der Masse des Substrats ausgeübt wird, d. h. wenn die ausgeübten Kräfte eine Komponente entlang der Bezugsebene aufweisen, gering ist. Dies erklärt sich einfach durch die Tatsache, dass die Scherkraft die Ausbreitung der Brüche und der Hohlräume in der Bezugsebene fördert.
- Da der obere Teil des Substrats von Natur aus dünn ist, kann die Zug- und/oder Scherkraft in vielen Fällen nicht bequem direkt auf diesen aufgebracht werden. Folglich ist es bevorzugt, vor dem Trennungsschritt das Plättchen durch seine ebene Seite
2 mit einem Träger oder Applikator fest zu verbinden, durch den die mechanischen Kräfte auf den oberen Teil des Plättchens aufgebracht werden. Dieser Applikator ist unter dem Bezugszeichen8 in4 dargestellt. - Der Applikator kann ein starrer oder biegsamer Träger sein. Hier wird unter der festen Verbindung des Applikators mit dem Plättchen jeder Vorgang des Klebens oder der Vorbereitung der Oberflächen oder der Kontaktherstellung verstanden, der es ermöglicht, eine ausreichende Verbindungsenergie zwischen dem Applikator und der ebenen Seite des Plättchens sicherzustellen, um dem Zug- und/oder Scher- und/oder Biegevorgang des Trennungsschritts standzuhalten.
- Der Applikator kann beispielsweise eine Folie aus einem Kunststoffmaterial wie Kapton® sein, die an die ebene Seite des Substrats geklebt wurde. In diesem Beispiel wird nach der Anwendung des erfindungsgemäßen Verfahrens eine Dünnschicht aus einem monokristallinen Halbleiter auf der Folie aus Kapton® erhalten.
- Um die Kräfte korrekt auf die Gesamtheit der oberen Dünnschicht zu übertragen, können die in und auf der Oberfläche der oberen Schicht hergestellten Schaltungen mit einer eventuell planarisierenden Schutzschicht im Verlauf des Schritts der Herstellung der elektronischen Komponenten bedeckt worden sein. Der Applikator wird folglich mit der oberen Dünnschicht des Plättchens durch diese Schutzschicht fest verbunden.
- Der Applikator kann auch ein starrer Träger, beispielsweise ein Siliciumplättchen, dessen Oberfläche mit einer dielektrischen Schicht bedeckt sein kann, sein. Es wird beispielsweise eine geeignete physikalisch-chemische Behandlung der ebenen Seite des Plättchens und/oder der Oberfläche des Applikators (die eine dielektrische Schicht trägt oder nicht) durchgeführt, damit die Kontaktherstellung, die mit einer eventuellen Wärmebehandlung verbunden ist, die ebene Seite des Plättchens und den Applikator fest verbindet.
- Im als Beispiel zitierten Fall, in dem der Applikator ein Siliciumplättchen ist, das auf seiner Oberfläche eine Oxidschicht trägt, und in dem das Halbleitersubstrat ein Plättchen aus monokristallinem Silicium ist, wird nach der Anwendung des erfindungsgemäßen Verfahrens ein Plättchen von Silicium auf Isolator erhalten, wobei die Oberflächenschicht aus Silicium die feine Schicht ist, die durch den oberen Teil des Substrats geliefert wird.
- Nach der Trennung der Dünnschicht vom Rest des Plättchens kann außerdem die freie Seite dieser Schicht die Übertragung eines zusätzlichen Substrats ermöglichen, das mit elektronischen Komponenten ausgestattet sein kann, die vollständig oder teilweise auf dem Substrat gefertigt sind. Ein derartiger Stapel ermöglicht eine "dreidimensionale" Montage von elektronischen Schaltungen, wobei die Aussteifung selbst elektronische Komponenten umfassen kann oder nicht.
Claims (20)
- Verfahren für die Fertigung einer Dünnschicht aus Halbleitermaterial (
6 ) ausgehend von einem Plättchen (1 ) aus diesem Material, das eine ebene Seite besitzt, wobei das Verfahren einen Schritt umfasst, bei dem Ionen implantiert werden und der darin besteht, die ebene Seite (2 ) mit Ionen, die aus Edelgas- oder Wasserstoffionen gewählt sind, bei einer bestimmten Temperatur und mit einer bestimmten Dosis zu bombardieren, um in einer Ebene, die Bezugsebene genannt wird und sich in einer Tiefe in der Nähe der mittleren Eindringtiefe der Ionen befindet, Mikrohohlräume (4 ) zu erzeugen, wobei das Verfahren außerdem einen späteren Schritt der Wärmebehandlung bei einer Temperatur, die ausreicht, um eine Trennung des Plättchens in zwei Teile beiderseits der Bezugsebene zu erhalten, umfasst, wobei der auf Seiten der ebenen Seite befindliche Teil die Dünnschicht (6 ) bildet, dadurch gekennzeichnet, dass: – der Ionenimplantationsschritt mit einer Innendosis ausgeführt wird, die zwischen einer minimalen Dosis und einer maximalen Dosis liegt, wobei die minimale Dosis jene ist, bei der eine ausreichende Erzeugung von Mikrohohlräumen (4 ) erfolgt, um die Versprödung des Plättchens längs der Bezugsebene zu erhalten, und wobei die maximale Dosis oder kritische Dosis jene ist, oberhalb derer während des Wärmebehandlungsschrittes die Trennung des Plättchens (1 ) erfolgt, – ein Schritt des Trennens des Plättchens in zwei Teile beiderseits der Bezugsebene nach dem Wärmebehandlungsschritt oder während dieses Schrittes ausgeführt wird, wobei dieser Trennschritt die Ausübung mechanischer Kräfte zwischen den zwei Teilen des Plättchens (1 ) umfasst. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass es zwischen dem Wärmebehandlungsschritt und dem Trennschritt einen Schritt umfasst, der darin besteht, wenigstens einen Teil einer elektronischen Komponente (
5 ) in dem Teil des Plättchens (1 ) zu verwirklichen, bevor die Dünnschicht (6 ) gebildet wird. - Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass dann, wenn die Verwirklichung der elektronischen Komponente (
5 ) Wärmebehandlungsphasen erfordert, diese bei einer Temperatur unterhalb der Temperatur des Wärmebehandlungsschrittes ausgeführt werden. - Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass direkt vor dem Trennschritt ein zusätzlicher Schritt vorgesehen ist, der darin besteht, das Plättchen (
1 ) auf Seiten der ebenen Seite (2 ) mit einem Träger (8 ), über den die mechanischen Kräfte ausgeübt werden, in einen engen Kontakt zu bringen und sie miteinander zu verbinden. - Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Verbinden ein Klebevorgang oder ein Vorgang der Zurichtung der Oberflächen und der Kontaktherstellung ist, was ermöglicht, eine ausreichende Verbindungsenergie zwischen dem Träger und der ebenen Seite des Plättchens (
1 ) sicherzustellen, um den Wirkungen des Ziehens und/oder Scherens und/oder Biegens des Trennschrittes zu widerstehen. - Verfahren nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass der Träger (
8 ) ein biegsamer Träger ist. - Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der biegsame Träger eine Folie aus Kapton® ist.
- Verfahren nach Anspruch 4 oder Anspruch 5, dadurch gekennzeichnet, dass der Träger (
8 ) ein starrer Träger ist. - Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der starre Träger ein Siliciumplättchen ist.
- Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Siliciumplättchen auf seiner Oberfläche eine Oxidschicht trägt und die Plättchen aus Halbleitermaterial aus monokristallinem Silicium ist.
- Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Siliciumplättchen mit einer dielektrischen Schicht abgedeckt ist.
- Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Halbleitermaterialplättchen (
1 ) aus Silicium besteht. - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Halbleitermaterialplättchen (
1 ) aus monokristallinem Silicium besteht. - Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass der Implantationsschritt mit Wasserstoffionen ausgeführt wird.
- Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass, wenn das Plättchen (
1 ) aus Halbleitermaterial aus Silicium ist, die minimale Dosis 1 × 1016 cm–2 bei einer Energie von 100 keV ist und die kritische Dosis 4 × 1016 cm–2 bei einer Energie von 160 keV ist. - Verfahren nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass, wenn das Plättchen (
1 ) aus Halbleitermaterial aus Silicium ist, die Implantation bei einer Temperatur unterhalb von 350°C erfolgt. - Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Plättchen aus Halbleitermaterial (
1 ) auf Seiten der ebenen Seite (2) mit einer Schicht aus einem Nichthalbleitermaterial abgedeckt ist. - Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Nichthalbleitermaterial ein dielektrisches Material ist.
- Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die im Trennschritt ausgeübten mechanischen Kräfte Zug- und/oder Scher- und/oder Biegekräfte sind.
- Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die ausgeübten Kräfte eine Komponente in der Bezugsebene haben.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9606086A FR2748851B1 (fr) | 1996-05-15 | 1996-05-15 | Procede de realisation d'une couche mince de materiau semiconducteur |
FR9606086 | 1996-05-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69738608D1 DE69738608D1 (de) | 2008-05-15 |
DE69738608T2 true DE69738608T2 (de) | 2009-04-30 |
Family
ID=9492177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69738608T Expired - Lifetime DE69738608T2 (de) | 1996-05-15 | 1997-05-13 | Verfahren zur Herstellung einer Halbleiter-Dünnschicht |
Country Status (9)
Country | Link |
---|---|
US (7) | US6020252A (de) |
EP (2) | EP1768176A3 (de) |
JP (2) | JP3517080B2 (de) |
KR (1) | KR100704107B1 (de) |
DE (1) | DE69738608T2 (de) |
FR (1) | FR2748851B1 (de) |
MY (1) | MY125679A (de) |
SG (1) | SG52966A1 (de) |
TW (1) | TW366527B (de) |
Families Citing this family (429)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW374196B (en) | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US7052941B2 (en) * | 2003-06-24 | 2006-05-30 | Sang-Yun Lee | Method for making a three-dimensional integrated circuit structure |
US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
US8058142B2 (en) * | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
SG71094A1 (en) * | 1997-03-26 | 2000-03-21 | Canon Kk | Thin film formation using laser beam heating to separate layers |
US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US6155909A (en) | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
US6582999B2 (en) | 1997-05-12 | 2003-06-24 | Silicon Genesis Corporation | Controlled cleavage process using pressurized fluid |
DE69733471D1 (de) * | 1997-07-03 | 2005-07-14 | St Microelectronics Srl | Verfahren zur Herstellung von Geräten in einem halbleitenden Substrat |
US6548382B1 (en) | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
MY118019A (en) | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
US7227176B2 (en) | 1998-04-10 | 2007-06-05 | Massachusetts Institute Of Technology | Etch stop layer system |
JP2000012864A (ja) * | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US6054370A (en) * | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
JP3395661B2 (ja) * | 1998-07-07 | 2003-04-14 | 信越半導体株式会社 | Soiウエーハの製造方法 |
US6271101B1 (en) * | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
DE19837944A1 (de) * | 1998-08-21 | 2000-02-24 | Asea Brown Boveri | Verfahren zur Fertigung eines Halbleiterbauelements |
JP4476390B2 (ja) * | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
FR2784795B1 (fr) * | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
FR2784794A1 (fr) * | 1998-10-20 | 2000-04-21 | Commissariat Energie Atomique | Structure comportant une couche semiconducteur et/ou des elements electroniques sur un support isolant et son procede de fabrication |
DE19936941B4 (de) * | 1998-11-11 | 2008-11-06 | Robert Bosch Gmbh | Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat |
US6555443B1 (en) * | 1998-11-11 | 2003-04-29 | Robert Bosch Gmbh | Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate |
US20050124142A1 (en) * | 1998-12-31 | 2005-06-09 | Bower Robert W. | Transposed split of ion cut materials |
US6534381B2 (en) * | 1999-01-08 | 2003-03-18 | Silicon Genesis Corporation | Method for fabricating multi-layered substrates |
US6355541B1 (en) * | 1999-04-21 | 2002-03-12 | Lockheed Martin Energy Research Corporation | Method for transfer of thin-film of silicon carbide via implantation and wafer bonding |
JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
US6162702A (en) * | 1999-06-17 | 2000-12-19 | Intersil Corporation | Self-supported ultra thin silicon wafer process |
FR2795866B1 (fr) | 1999-06-30 | 2001-08-17 | Commissariat Energie Atomique | Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue |
FR2797347B1 (fr) * | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
EP1212787B1 (de) * | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | Spaltprozess für die herstellung mehrlagiger substrate mit geringer implantationsdosis |
US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
FR2802340B1 (fr) * | 1999-12-13 | 2003-09-05 | Commissariat Energie Atomique | Structure comportant des cellules photovoltaiques et procede de realisation |
US7427526B2 (en) * | 1999-12-20 | 2008-09-23 | The Penn State Research Foundation | Deposited thin films and their use in separation and sacrificial layer applications |
JP2001189288A (ja) * | 1999-12-20 | 2001-07-10 | Ind Technol Res Inst | イオン注入利用の基板ダイシング法 |
US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
TW452866B (en) * | 2000-02-25 | 2001-09-01 | Lee Tien Hsi | Manufacturing method of thin film on a substrate |
AU2001254866A1 (en) * | 2000-04-14 | 2001-10-30 | S.O.I.Tec Silicon On Insulator Technologies | Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s) |
US6709955B2 (en) * | 2000-04-17 | 2004-03-23 | Stmicroelectronics S.R.L. | Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method |
FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
JP3580227B2 (ja) * | 2000-06-21 | 2004-10-20 | 三菱住友シリコン株式会社 | 複合基板の分離方法及び分離装置 |
FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
WO2002013342A2 (en) | 2000-08-04 | 2002-02-14 | Amberwave Systems Corporation | Silicon wafer with embedded optoelectronic material for monolithic oeic |
US6573126B2 (en) * | 2000-08-16 | 2003-06-03 | Massachusetts Institute Of Technology | Process for producing semiconductor article using graded epitaxial growth |
FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
FR2894990B1 (fr) * | 2005-12-21 | 2008-02-22 | Soitec Silicon On Insulator | Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede |
FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
US8507361B2 (en) | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
JP3957038B2 (ja) * | 2000-11-28 | 2007-08-08 | シャープ株式会社 | 半導体基板及びその作製方法 |
US7094667B1 (en) | 2000-12-28 | 2006-08-22 | Bower Robert W | Smooth thin film layers produced by low temperature hydrogen ion cut |
FR2821697B1 (fr) * | 2001-03-02 | 2004-06-25 | Commissariat Energie Atomique | Procede de fabrication de couches minces sur un support specifique et une application |
JP4749584B2 (ja) * | 2001-03-30 | 2011-08-17 | 株式会社豊田中央研究所 | 半導体基板の製造方法 |
WO2002082514A1 (en) * | 2001-04-04 | 2002-10-17 | Massachusetts Institute Of Technology | A method for semiconductor device fabrication |
FR2823596B1 (fr) * | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
US7019339B2 (en) | 2001-04-17 | 2006-03-28 | California Institute Of Technology | Method of using a germanium layer transfer to Si for photovoltaic applications and heterostructure made thereby |
US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
DE10131249A1 (de) | 2001-06-28 | 2002-05-23 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material |
JP4102040B2 (ja) * | 2001-07-31 | 2008-06-18 | 信越半導体株式会社 | Soiウェーハの製造方法およびウェーハ分離治具 |
FR2828762B1 (fr) * | 2001-08-14 | 2003-12-05 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique |
US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
US20090065471A1 (en) * | 2003-02-10 | 2009-03-12 | Faris Sadeg M | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
US6555451B1 (en) | 2001-09-28 | 2003-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Method for making shallow diffusion junctions in semiconductors using elemental doping |
FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
US6593212B1 (en) | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
US7309620B2 (en) * | 2002-01-11 | 2007-12-18 | The Penn State Research Foundation | Use of sacrificial layers in the manufacture of high performance systems on tailored substrates |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
FR2835097B1 (fr) * | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
WO2003079415A2 (en) * | 2002-03-14 | 2003-09-25 | Amberwave Systems Corporation | Methods for fabricating strained layers on semiconductor substrates |
US6607969B1 (en) | 2002-03-18 | 2003-08-19 | The United States Of America As Represented By The Secretary Of The Navy | Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques |
FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
US6767749B2 (en) | 2002-04-22 | 2004-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting |
JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
AU2003237399A1 (en) * | 2002-06-03 | 2003-12-19 | Tien-Hsi Lee | Methods for transferring a layer onto a substrate |
US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) * | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7335545B2 (en) * | 2002-06-07 | 2008-02-26 | Amberwave Systems Corporation | Control of strain in device layers by prevention of relaxation |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
FR2842650B1 (fr) * | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
US6979630B2 (en) * | 2002-08-08 | 2005-12-27 | Isonics Corporation | Method and apparatus for transferring a thin layer of semiconductor material |
GB2409340B (en) | 2002-10-04 | 2006-05-10 | Silicon Genesis Corp | Method for treating semiconductor material |
US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
FR2845518B1 (fr) * | 2002-10-07 | 2005-10-14 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
FR2845517B1 (fr) * | 2002-10-07 | 2005-05-06 | Commissariat Energie Atomique | Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur |
JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせsoi基板の製造方法および半導体装置 |
FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
US7056815B1 (en) * | 2002-11-12 | 2006-06-06 | The Regents Of The University Of Michigan | Narrow energy band gap gallium arsenide nitride semi-conductors and an ion-cut-synthesis method for producing the same |
FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
FR2850390B1 (fr) * | 2003-01-24 | 2006-07-14 | Soitec Silicon On Insulator | Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite |
US7122095B2 (en) | 2003-03-14 | 2006-10-17 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Methods for forming an assembly for transfer of a useful layer |
JP4509488B2 (ja) | 2003-04-02 | 2010-07-21 | 株式会社Sumco | 貼り合わせ基板の製造方法 |
EP1482548B1 (de) | 2003-05-26 | 2016-04-13 | Soitec | Verfahren zur Herstellung von Halbleiterscheiben |
FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
FR2859312B1 (fr) * | 2003-09-02 | 2006-02-17 | Soitec Silicon On Insulator | Scellement metallique multifonction |
US8475693B2 (en) * | 2003-09-30 | 2013-07-02 | Soitec | Methods of making substrate structures having a weakened intermediate layer |
FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
US6992025B2 (en) * | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
EP1569263B1 (de) * | 2004-02-27 | 2011-11-23 | OSRAM Opto Semiconductors GmbH | Verfahren zum Verbinden zweier Wafer |
US7390724B2 (en) | 2004-04-12 | 2008-06-24 | Silicon Genesis Corporation | Method and system for lattice space engineering |
WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
EP1605504B1 (de) * | 2004-06-10 | 2011-05-25 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Verfahren für das Herstellen eines SOI Wafers |
DE102004030612B3 (de) | 2004-06-24 | 2006-04-20 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
US7094666B2 (en) * | 2004-07-29 | 2006-08-22 | Silicon Genesis Corporation | Method and system for fabricating strained layers for the manufacture of integrated circuits |
WO2006015185A2 (en) * | 2004-07-30 | 2006-02-09 | Aonex Technologies, Inc. | GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER |
US7439152B2 (en) * | 2004-08-27 | 2008-10-21 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7202124B2 (en) * | 2004-10-01 | 2007-04-10 | Massachusetts Institute Of Technology | Strained gettering layers for semiconductor processes |
US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
DE102004054564B4 (de) * | 2004-11-11 | 2008-11-27 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
US20060113603A1 (en) * | 2004-12-01 | 2006-06-01 | Amberwave Systems Corporation | Hybrid semiconductor-on-insulator structures and related methods |
US7393733B2 (en) * | 2004-12-01 | 2008-07-01 | Amberwave Systems Corporation | Methods of forming hybrid fin field-effect transistor structures |
US7344957B2 (en) * | 2005-01-19 | 2008-03-18 | Texas Instruments Incorporated | SOI wafer with cooling channels and a method of manufacture thereof |
US10374120B2 (en) * | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
CN101147234A (zh) * | 2005-03-29 | 2008-03-19 | 硅绝缘体技术有限公司 | 完全混合式soi型多层结构 |
US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
JP5364368B2 (ja) * | 2005-04-21 | 2013-12-11 | エイオーネックス・テクノロジーズ・インコーポレイテッド | 基板の製造方法 |
US20060240275A1 (en) * | 2005-04-25 | 2006-10-26 | Gadkaree Kishor P | Flexible display substrates |
US7897443B2 (en) * | 2005-04-26 | 2011-03-01 | Sharp Kabushiki Kaisha | Production method of semiconductor device and semiconductor device |
FR2886051B1 (fr) | 2005-05-20 | 2007-08-10 | Commissariat Energie Atomique | Procede de detachement d'un film mince |
US7674687B2 (en) * | 2005-07-27 | 2010-03-09 | Silicon Genesis Corporation | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
JP5064695B2 (ja) * | 2006-02-16 | 2012-10-31 | 信越化学工業株式会社 | Soi基板の製造方法 |
FR2898431B1 (fr) * | 2006-03-13 | 2008-07-25 | Soitec Silicon On Insulator | Procede de fabrication de film mince |
FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
FR2914110B1 (fr) | 2007-03-20 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat hybride |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
WO2008058252A2 (en) * | 2006-11-08 | 2008-05-15 | Silicon China (Hk) Limited | System and method for a photovoltaic structure |
JP2008153411A (ja) * | 2006-12-18 | 2008-07-03 | Shin Etsu Chem Co Ltd | Soi基板の製造方法 |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
WO2008123117A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
WO2008123116A1 (en) * | 2007-03-26 | 2008-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Soi substrate and method for manufacturing soi substrate |
WO2008132894A1 (en) | 2007-04-13 | 2008-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device, method for manufacturing display device, and soi substrate |
US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
KR101447048B1 (ko) | 2007-04-20 | 2014-10-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Soi 기판 및 반도체장치의 제조방법 |
US7867805B2 (en) * | 2007-05-13 | 2011-01-11 | International Business Machines Corporation | Structure replication through ultra thin layer transfer |
US9059247B2 (en) * | 2007-05-18 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate and method for manufacturing semiconductor device |
TWI335046B (en) * | 2007-05-25 | 2010-12-21 | Univ Nat Taiwan | Flexible electronic device and process for the same |
US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
JP5367330B2 (ja) * | 2007-09-14 | 2013-12-11 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法及び半導体装置の作製方法 |
US8236668B2 (en) * | 2007-10-10 | 2012-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
FR2922359B1 (fr) * | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
FR2922681A1 (fr) * | 2007-10-23 | 2009-04-24 | Soitec Silicon On Insulator | Procede de detachement d'un substrat. |
JP5548351B2 (ja) * | 2007-11-01 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US20090124038A1 (en) * | 2007-11-14 | 2009-05-14 | Mark Ewing Tuttle | Imager device, camera, and method of manufacturing a back side illuminated imager |
JP5464843B2 (ja) | 2007-12-03 | 2014-04-09 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
US20090159111A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte. Ltd | Photovoltaic device having a textured metal silicide layer |
US20090162966A1 (en) * | 2007-12-21 | 2009-06-25 | The Woodside Group Pte Ltd | Structure and method of formation of a solar cell |
US8563352B2 (en) * | 2008-02-05 | 2013-10-22 | Gtat Corporation | Creation and translation of low-relief texture for a photovoltaic cell |
US8481845B2 (en) * | 2008-02-05 | 2013-07-09 | Gtat Corporation | Method to form a photovoltaic cell comprising a thin lamina |
US8129613B2 (en) * | 2008-02-05 | 2012-03-06 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having low base resistivity and method of making |
US20090212397A1 (en) * | 2008-02-22 | 2009-08-27 | Mark Ewing Tuttle | Ultrathin integrated circuit and method of manufacturing an ultrathin integrated circuit |
FR2930072B1 (fr) * | 2008-04-15 | 2010-08-20 | Commissariat Energie Atomique | Procede de transfert d'une couche mince par echange protonique. |
US7749884B2 (en) * | 2008-05-06 | 2010-07-06 | Astrowatt, Inc. | Method of forming an electronic device using a separation-enhancing species |
US8076215B2 (en) * | 2008-05-17 | 2011-12-13 | Astrowatt, Inc. | Method of forming an electronic device using a separation technique |
WO2009141753A1 (en) | 2008-05-21 | 2009-11-26 | Nxp B.V. | A method of manufacturing a bipolar transistor semiconductor device and semiconductor devices obtained thereby |
US8501522B2 (en) | 2008-05-30 | 2013-08-06 | Gtat Corporation | Intermetal stack for use in a photovoltaic cell |
US8049104B2 (en) * | 2009-09-30 | 2011-11-01 | Twin Creek Technologies, Inc. | Intermetal stack for use in a photovoltaic cell |
US8207590B2 (en) * | 2008-07-03 | 2012-06-26 | Samsung Electronics Co., Ltd. | Image sensor, substrate for the same, image sensing device including the image sensor, and associated methods |
US7902091B2 (en) * | 2008-08-13 | 2011-03-08 | Varian Semiconductor Equipment Associates, Inc. | Cleaving of substrates |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
JP5567569B2 (ja) * | 2008-08-27 | 2014-08-06 | ソイテック | 選択した格子定数または制御した格子定数を有する半導体材料の層を使用する半導体構造または半導体デバイスを製造する方法 |
US8815618B2 (en) * | 2008-08-29 | 2014-08-26 | Tsmc Solid State Lighting Ltd. | Light-emitting diode on a conductive substrate |
FR2935535B1 (fr) * | 2008-09-02 | 2010-12-10 | S O I Tec Silicon On Insulator Tech | Procede de detourage mixte. |
KR20110063773A (ko) * | 2008-09-24 | 2011-06-14 | 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 | 릴랙싱된 반도체 재료층들을 형성하는 방법들, 반도체 구조들, 디바이스들 및 그를 포함하는 엔지니어링된 기판들 |
US8637383B2 (en) | 2010-12-23 | 2014-01-28 | Soitec | Strain relaxation using metal materials and related structures |
CN102203904B (zh) | 2008-10-30 | 2013-11-20 | S.O.I.探测硅绝缘技术公司 | 形成具有减小的晶格应变的半导体材料层、半导体结构、装置的方法及包含具有减小的晶格应变的半导体材料层、半导体结构、装置的工程衬底 |
US7927975B2 (en) * | 2009-02-04 | 2011-04-19 | Micron Technology, Inc. | Semiconductor material manufacture |
FR2942073B1 (fr) | 2009-02-10 | 2011-04-29 | Soitec Silicon On Insulator | Procede de realisation d'une couche de cavites |
US8405420B2 (en) * | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US20110031997A1 (en) * | 2009-04-14 | 2011-02-10 | NuPGA Corporation | Method for fabrication of a semiconductor device and structure |
US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US9711407B2 (en) * | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8384426B2 (en) | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8362482B2 (en) * | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US8754533B2 (en) * | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
US8633097B2 (en) * | 2009-06-09 | 2014-01-21 | International Business Machines Corporation | Single-junction photovoltaic cell |
US20110048517A1 (en) * | 2009-06-09 | 2011-03-03 | International Business Machines Corporation | Multijunction Photovoltaic Cell Fabrication |
US20100310775A1 (en) * | 2009-06-09 | 2010-12-09 | International Business Machines Corporation | Spalling for a Semiconductor Substrate |
US8703521B2 (en) | 2009-06-09 | 2014-04-22 | International Business Machines Corporation | Multijunction photovoltaic cell fabrication |
US8802477B2 (en) * | 2009-06-09 | 2014-08-12 | International Business Machines Corporation | Heterojunction III-V photovoltaic cell fabrication |
US7807570B1 (en) * | 2009-06-11 | 2010-10-05 | International Business Machines Corporation | Local metallization and use thereof in semiconductor devices |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
WO2011011764A2 (en) * | 2009-07-23 | 2011-01-27 | Gigasi Solar, Inc. | Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes |
US8361890B2 (en) * | 2009-07-28 | 2013-01-29 | Gigasi Solar, Inc. | Systems, methods and materials including crystallization of substrates via sub-melt laser anneal, as well as products produced by such processes |
US8148237B2 (en) * | 2009-08-07 | 2012-04-03 | Varian Semiconductor Equipment Associates, Inc. | Pressurized treatment of substrates to enhance cleaving process |
WO2011020124A2 (en) * | 2009-08-14 | 2011-02-17 | Gigasi Solar, Inc. | Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof |
FR2949606B1 (fr) | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
US20110073175A1 (en) * | 2009-09-29 | 2011-03-31 | Twin Creeks Technologies, Inc. | Photovoltaic cell comprising a thin lamina having emitter formed at light-facing and back surfaces |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
CN102741999B (zh) | 2009-11-18 | 2015-07-15 | Soitec公司 | 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件 |
WO2011066485A2 (en) * | 2009-11-25 | 2011-06-03 | Gigasi Solar, Inc. | Systems, methods and products including features of laser irradiation and/or cleaving of silicon with other substrates or layers |
US8298908B2 (en) * | 2010-02-11 | 2012-10-30 | International Business Machines Corporation | Structure and method for forming isolation and buried plate for trench capacitor |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8349626B2 (en) * | 2010-03-23 | 2013-01-08 | Gtat Corporation | Creation of low-relief texture for a photovoltaic cell |
JP2011216543A (ja) * | 2010-03-31 | 2011-10-27 | Ube Industries Ltd | 発光ダイオード、それに用いられる発光ダイオード用基板及びその製造方法 |
JP2011228650A (ja) * | 2010-03-31 | 2011-11-10 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
FR2961515B1 (fr) | 2010-06-22 | 2012-08-24 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
JP5917036B2 (ja) * | 2010-08-05 | 2016-05-11 | 株式会社半導体エネルギー研究所 | Soi基板の作製方法 |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
TWI573198B (zh) * | 2011-09-27 | 2017-03-01 | 索泰克公司 | 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 |
US8841742B2 (en) | 2011-09-27 | 2014-09-23 | Soitec | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods |
US8673733B2 (en) * | 2011-09-27 | 2014-03-18 | Soitec | Methods of transferring layers of material in 3D integration processes and related structures and devices |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
FR2984597B1 (fr) * | 2011-12-20 | 2016-07-29 | Commissariat Energie Atomique | Fabrication d’une structure souple par transfert de couches |
WO2013126927A2 (en) * | 2012-02-26 | 2013-08-29 | Solexel, Inc. | Systems and methods for laser splitting and device layer transfer |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
CN104507853B (zh) | 2012-07-31 | 2016-11-23 | 索泰克公司 | 形成半导体设备的方法 |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9627287B2 (en) * | 2013-10-18 | 2017-04-18 | Infineon Technologies Ag | Thinning in package using separation structure as stop |
WO2015069452A1 (en) * | 2013-11-05 | 2015-05-14 | Applied Materials, Inc. | Methods and apparatus for thin-film substrate formation |
JP6131179B2 (ja) * | 2013-12-06 | 2017-05-17 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
WO2015119742A1 (en) | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
CN106548972B (zh) * | 2015-09-18 | 2019-02-26 | 胡兵 | 一种将半导体衬底主体与其上功能层进行分离的方法 |
WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
FR3051971B1 (fr) | 2016-05-30 | 2019-12-13 | Soitec | Procede de fabrication d'une structure semi-conductrice comprenant un interposeur |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
FR3074960B1 (fr) | 2017-12-07 | 2019-12-06 | Soitec | Procede de transfert d'une couche utilisant une structure demontable |
US20200194555A1 (en) | 2018-12-18 | 2020-06-18 | United Microelectronics Corp. | Semiconductor device with reduced floating body effects and fabrication method thereof |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
KR102271268B1 (ko) * | 2019-09-20 | 2021-06-30 | 재단법인대구경북과학기술원 | 전자장치 제조방법 |
FR3108439B1 (fr) | 2020-03-23 | 2022-02-11 | Soitec Silicon On Insulator | Procede de fabrication d’une structure empilee |
FR3109016B1 (fr) | 2020-04-01 | 2023-12-01 | Soitec Silicon On Insulator | Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable |
Family Cites Families (130)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3915757A (en) * | 1972-08-09 | 1975-10-28 | Niels N Engel | Ion plating method and product therefrom |
US3913520A (en) * | 1972-08-14 | 1975-10-21 | Precision Thin Film Corp | High vacuum deposition apparatus |
US3993909A (en) * | 1973-03-16 | 1976-11-23 | U.S. Philips Corporation | Substrate holder for etching thin films |
FR2245779B1 (de) * | 1973-09-28 | 1978-02-10 | Cit Alcatel | |
US3901423A (en) * | 1973-11-26 | 1975-08-26 | Purdue Research Foundation | Method for fracturing crystalline materials |
US4170662A (en) * | 1974-11-05 | 1979-10-09 | Eastman Kodak Company | Plasma plating |
US4121334A (en) | 1974-12-17 | 1978-10-24 | P. R. Mallory & Co. Inc. | Application of field-assisted bonding to the mass production of silicon type pressure transducers |
US3957107A (en) * | 1975-02-27 | 1976-05-18 | The United States Of America As Represented By The Secretary Of The Air Force | Thermal switch |
US4039416A (en) * | 1975-04-21 | 1977-08-02 | White Gerald W | Gasless ion plating |
GB1542299A (en) | 1976-03-23 | 1979-03-14 | Warner Lambert Co | Blade shields |
US4028149A (en) * | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
US4074139A (en) | 1976-12-27 | 1978-02-14 | Rca Corporation | Apparatus and method for maskless ion implantation |
JPS53104156A (en) | 1977-02-23 | 1978-09-11 | Hitachi Ltd | Manufacture for semiconductor device |
US4108751A (en) * | 1977-06-06 | 1978-08-22 | King William J | Ion beam implantation-sputtering |
US4179324A (en) | 1977-11-28 | 1979-12-18 | Spire Corporation | Process for fabricating thin film and glass sheet laminate |
DE2849184A1 (de) | 1978-11-13 | 1980-05-22 | Bbc Brown Boveri & Cie | Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung |
JPS55104057A (en) | 1979-02-02 | 1980-08-09 | Hitachi Ltd | Ion implantation device |
CH640886A5 (de) * | 1979-08-02 | 1984-01-31 | Balzers Hochvakuum | Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen. |
US4244348A (en) * | 1979-09-10 | 1981-01-13 | Atlantic Richfield Company | Process for cleaving crystalline materials |
FR2506344B2 (fr) * | 1980-02-01 | 1986-07-11 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
FR2475068B1 (fr) | 1980-02-01 | 1986-05-16 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
US4342631A (en) | 1980-06-16 | 1982-08-03 | Illinois Tool Works Inc. | Gasless ion plating process and apparatus |
US4471003A (en) | 1980-11-25 | 1984-09-11 | Cann Gordon L | Magnetoplasmadynamic apparatus and process for the separation and deposition of materials |
FR2501727A1 (fr) * | 1981-03-13 | 1982-09-17 | Vide Traitement | Procede de traitements thermochimiques de metaux par bombardement ionique |
US4361600A (en) * | 1981-11-12 | 1982-11-30 | General Electric Company | Method of making integrated circuits |
US4412868A (en) | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
US4486247A (en) | 1982-06-21 | 1984-12-04 | Westinghouse Electric Corp. | Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof |
FR2529383A1 (fr) * | 1982-06-24 | 1983-12-30 | Commissariat Energie Atomique | Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris |
JPS5954217A (ja) | 1982-09-21 | 1984-03-29 | Nec Corp | 半導体基板の製造方法 |
FR2537768A1 (fr) * | 1982-12-08 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques |
FR2537777A1 (fr) * | 1982-12-10 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'implantation de particules dans un solide |
DE3246480A1 (de) | 1982-12-15 | 1984-06-20 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite |
US4500563A (en) * | 1982-12-15 | 1985-02-19 | Pacific Western Systems, Inc. | Independently variably controlled pulsed R.F. plasma chemical vapor processing |
US4468309A (en) * | 1983-04-22 | 1984-08-28 | White Engineering Corporation | Method for resisting galling |
GB2144343A (en) * | 1983-08-02 | 1985-03-06 | Standard Telephones Cables Ltd | Optical fibre manufacture |
US4567505A (en) | 1983-10-27 | 1986-01-28 | The Board Of Trustees Of The Leland Stanford Junior University | Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like |
JPS6088535U (ja) * | 1983-11-24 | 1985-06-18 | 住友電気工業株式会社 | 半導体ウエハ |
SU1282757A1 (ru) | 1983-12-30 | 2000-06-27 | Институт Ядерной Физики Ан Казсср | Способ изготовления тонких пластин кремния |
FR2558263B1 (fr) | 1984-01-12 | 1986-04-25 | Commissariat Energie Atomique | Accelerometre directif et son procede de fabrication par microlithographie |
GB2155024A (en) | 1984-03-03 | 1985-09-18 | Standard Telephones Cables Ltd | Surface treatment of plastics materials |
FR2563377B1 (fr) | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
US4542863A (en) * | 1984-07-23 | 1985-09-24 | Larson Edwin L | Pipe-thread sealing tape reel with tape retarding element |
US4566403A (en) * | 1985-01-30 | 1986-01-28 | Sovonics Solar Systems | Apparatus for microwave glow discharge deposition |
US4837172A (en) | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
US4717683A (en) | 1986-09-23 | 1988-01-05 | Motorola Inc. | CMOS process |
US4764394A (en) | 1987-01-20 | 1988-08-16 | Wisconsin Alumni Research Foundation | Method and apparatus for plasma source ion implantation |
JPS63254762A (ja) | 1987-04-13 | 1988-10-21 | Nissan Motor Co Ltd | Cmos半導体装置 |
US4847792A (en) | 1987-05-04 | 1989-07-11 | Texas Instruments Incorporated | Process and apparatus for detecting aberrations in production process operations |
SE458398B (sv) | 1987-05-27 | 1989-03-20 | H Biverot | Ljusdetekterande och ljusriktningsbestaemmande anordning |
FR2616590B1 (fr) | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
US4956698A (en) | 1987-07-29 | 1990-09-11 | The United States Of America As Represented By The Department Of Commerce | Group III-V compound semiconductor device having p-region formed by Be and Group V ions |
US4846928A (en) | 1987-08-04 | 1989-07-11 | Texas Instruments, Incorporated | Process and apparatus for detecting aberrations in production process operations |
US4887005A (en) | 1987-09-15 | 1989-12-12 | Rough J Kirkwood H | Multiple electrode plasma reactor power distribution system |
US5015353A (en) | 1987-09-30 | 1991-05-14 | The United States Of America As Represented By The Secretary Of The Navy | Method for producing substoichiometric silicon nitride of preselected proportions |
US5138422A (en) | 1987-10-27 | 1992-08-11 | Nippondenso Co., Ltd. | Semiconductor device which includes multiple isolated semiconductor segments on one chip |
GB8725497D0 (en) | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
US5200805A (en) | 1987-12-28 | 1993-04-06 | Hughes Aircraft Company | Silicon carbide:metal carbide alloy semiconductor and method of making the same |
US4904610A (en) | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
DE3803424C2 (de) | 1988-02-05 | 1995-05-18 | Gsf Forschungszentrum Umwelt | Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben |
JP2666945B2 (ja) | 1988-02-08 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
US4894709A (en) | 1988-03-09 | 1990-01-16 | Massachusetts Institute Of Technology | Forced-convection, liquid-cooled, microchannel heat sinks |
US4853250A (en) | 1988-05-11 | 1989-08-01 | Universite De Sherbrooke | Process of depositing particulate material on a substrate |
NL8802028A (nl) | 1988-08-16 | 1990-03-16 | Philips Nv | Werkwijze voor het vervaardigen van een inrichting. |
JP2670623B2 (ja) | 1988-09-19 | 1997-10-29 | アネルバ株式会社 | マイクロ波プラズマ処理装置 |
US4952273A (en) | 1988-09-21 | 1990-08-28 | Microscience, Inc. | Plasma generation in electron cyclotron resonance |
US4996077A (en) | 1988-10-07 | 1991-02-26 | Texas Instruments Incorporated | Distributed ECR remote plasma processing and apparatus |
US4891329A (en) | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
JPH02302044A (ja) | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
US4929566A (en) | 1989-07-06 | 1990-05-29 | Harris Corporation | Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth |
JPH0355822A (ja) | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
US4948458A (en) | 1989-08-14 | 1990-08-14 | Lam Research Corporation | Method and apparatus for producing magnetically-coupled planar plasma |
US5036023A (en) | 1989-08-16 | 1991-07-30 | At&T Bell Laboratories | Rapid thermal processing method of making a semiconductor device |
US5013681A (en) | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
US5310446A (en) | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
JPH0650738B2 (ja) | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5034343A (en) | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
CN1018844B (zh) | 1990-06-02 | 1992-10-28 | 中国科学院兰州化学物理研究所 | 防锈干膜润滑剂 |
JPH0719739B2 (ja) | 1990-09-10 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハの製造方法 |
US5198371A (en) | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
US5618739A (en) * | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
US5300788A (en) | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
GB2251546B (en) | 1991-01-11 | 1994-05-11 | Philips Electronic Associated | An electrical kettle |
JP2526317B2 (ja) | 1991-01-25 | 1996-08-21 | 日本電子ロック株式会社 | 磁石カ―ド錠 |
DE4106288C2 (de) | 1991-02-28 | 2001-05-31 | Bosch Gmbh Robert | Sensor zur Messung von Drücken oder Beschleunigungen |
JP2812405B2 (ja) | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
US5110748A (en) | 1991-03-28 | 1992-05-05 | Honeywell Inc. | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display |
US5442205A (en) | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
US5256581A (en) | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP3416163B2 (ja) | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
JPH05235312A (ja) * | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | 半導体基板及びその製造方法 |
US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
US5400458A (en) | 1993-03-31 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Brush segment for industrial brushes |
FR2714524B1 (fr) | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
FR2715501B1 (fr) * | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
FR2715503B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
JPH0851103A (ja) * | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | 薄膜の生成方法 |
US5524339A (en) * | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
JP3743519B2 (ja) * | 1994-10-18 | 2006-02-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | シリコン−酸化物薄層の製造方法 |
ATE216802T1 (de) * | 1994-12-12 | 2002-05-15 | Advanced Micro Devices Inc | Verfahren zur herstellung vergrabener oxidschichten |
FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
FR2744285B1 (fr) * | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
FR2748851B1 (fr) * | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
US5863832A (en) * | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
US5897331A (en) * | 1996-11-08 | 1999-04-27 | Midwest Research Institute | High efficiency low cost thin film silicon solar cell design and method for making |
US6155909A (en) * | 1997-05-12 | 2000-12-05 | Silicon Genesis Corporation | Controlled cleavage system using pressurized fluid |
FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
FR2847075B1 (fr) | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
FR2850487B1 (fr) | 2002-12-24 | 2005-12-09 | Commissariat Energie Atomique | Procede de realisation de substrats mixtes et structure ainsi obtenue |
FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
FR2922359B1 (fr) | 2007-10-12 | 2009-12-18 | Commissariat Energie Atomique | Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire |
FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
-
1996
- 1996-05-15 FR FR9606086A patent/FR2748851B1/fr not_active Expired - Lifetime
-
1997
- 1997-05-08 SG SG1997001429A patent/SG52966A1/en unknown
- 1997-05-13 EP EP06291790A patent/EP1768176A3/de not_active Withdrawn
- 1997-05-13 MY MYPI97002088A patent/MY125679A/en unknown
- 1997-05-13 DE DE69738608T patent/DE69738608T2/de not_active Expired - Lifetime
- 1997-05-13 EP EP97401062A patent/EP0807970B1/de not_active Revoked
- 1997-05-14 US US08/856,275 patent/US6020252A/en not_active Expired - Lifetime
- 1997-05-15 JP JP12600597A patent/JP3517080B2/ja not_active Expired - Lifetime
- 1997-05-15 KR KR1019970018788A patent/KR100704107B1/ko active IP Right Grant
- 1997-05-17 TW TW086106605A patent/TW366527B/zh not_active IP Right Cessation
-
1999
- 1999-04-26 US US09/299,683 patent/US6225192B1/en not_active Expired - Lifetime
-
2001
- 2001-02-06 US US09/777,516 patent/US6809009B2/en not_active Expired - Lifetime
-
2003
- 2003-08-21 JP JP2003297987A patent/JP4220332B2/ja not_active Expired - Lifetime
-
2004
- 2004-02-23 US US10/784,601 patent/US7067396B2/en not_active Expired - Fee Related
-
2006
- 2006-01-09 US US11/327,906 patent/US7498234B2/en not_active Expired - Fee Related
-
2008
- 2008-12-12 US US12/334,086 patent/US8101503B2/en not_active Expired - Fee Related
-
2011
- 2011-11-28 US US13/305,339 patent/US20120133028A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
KR970077700A (ko) | 1997-12-12 |
JP3517080B2 (ja) | 2004-04-05 |
EP0807970A1 (de) | 1997-11-19 |
US20040166651A1 (en) | 2004-08-26 |
US20010007789A1 (en) | 2001-07-12 |
SG52966A1 (en) | 1998-09-28 |
US6225192B1 (en) | 2001-05-01 |
TW366527B (en) | 1999-08-11 |
KR100704107B1 (ko) | 2007-07-06 |
US7067396B2 (en) | 2006-06-27 |
US20060115961A1 (en) | 2006-06-01 |
US6020252A (en) | 2000-02-01 |
EP1768176A3 (de) | 2007-04-04 |
MY125679A (en) | 2006-08-30 |
US7498234B2 (en) | 2009-03-03 |
US20090130392A1 (en) | 2009-05-21 |
FR2748851A1 (fr) | 1997-11-21 |
JP2004048038A (ja) | 2004-02-12 |
JP4220332B2 (ja) | 2009-02-04 |
FR2748851B1 (fr) | 1998-08-07 |
US8101503B2 (en) | 2012-01-24 |
US20120133028A1 (en) | 2012-05-31 |
JPH1050628A (ja) | 1998-02-20 |
EP0807970B1 (de) | 2008-04-02 |
DE69738608D1 (de) | 2008-05-15 |
US6809009B2 (en) | 2004-10-26 |
EP1768176A2 (de) | 2007-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69738608T2 (de) | Verfahren zur Herstellung einer Halbleiter-Dünnschicht | |
DE69532951T2 (de) | Struktur mit kavitäten und herstellungsverfahren für solch eine struktur | |
DE69738278T2 (de) | Herstellungsverfahren von einem dünnen Halbleiterfilm, der elektronische Anordnungen enthält | |
DE60133649T2 (de) | Verfahren zur trennung eines materialblocks und bildung eines dünnen films | |
DE4020195C2 (de) | Verfahren zur Vereinzelung von Halbleiterchips | |
DE4229628C2 (de) | Halbleitereinrichtung mit Stapelstruktur und Verfahren zur Herstellung einer solchen | |
EP1604390B9 (de) | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen | |
DE60209802T2 (de) | Verfahren zum erhalten eines selbsttragenden halbleiterdünnfilms für elektronische schaltungen | |
DE19962763C2 (de) | Verfahren zum Vereinzeln eines Wafers | |
DE102006062855B4 (de) | Halbleitervorrichtung mit dielektrischer Trennung und Herstellungsverfahren derselben | |
WO2005013352A2 (de) | Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens | |
DE10349185A1 (de) | Halbleiterbaugruppe | |
DE19757269B4 (de) | Verfahren zur Herstellung eines Silicium-Auf-Isolator-Halbleitersubstrats | |
DE10338480B4 (de) | Halbleitervorrichtung mit dielektrischer Trennung und Verfahren zur Herstellung derselben | |
DE19709002A1 (de) | Verfahren zur Erzeugung von überbrückten, dotierten Zonen | |
DE2047672A1 (de) | Hochfrequenz Feldeffekttransistor | |
DE102009001919B4 (de) | Verfahren zum Herstellen einer Mehrzahl von integrierten Halbleiterbauelementen | |
DE112004001102T5 (de) | Verfahren zur Steuerung der Planheit und der Elektronenbeweglichkeit von mit Diamant beschichtetem Silizium und dadurch gebildeten Strukturen | |
DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
EP1149417B1 (de) | Verfahren zur herstellung von dreidimensionalen schaltungen | |
DE3931551A1 (de) | Verfahren zum herstellen eines mehrschichtigen, kupfer- und keramikschichten aufweisenden substrates | |
DE102019116228B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung | |
EP0712154A2 (de) | Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte | |
DE112017002718T5 (de) | Verfahren zur Herstellung einer Halbleiterstruktur mit einer Zwischenlage, die keine Kontaktdurchführung aufweist | |
DE19710375C2 (de) | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8328 | Change in the person/name/address of the agent |
Representative=s name: MEISSNER, BOLTE & PARTNER GBR, 80538 MUENCHEN |
|
8363 | Opposition against the patent |