DE69832249T2 - Chip-induktivität und sein herstellungsverfahren - Google Patents

Chip-induktivität und sein herstellungsverfahren Download PDF

Info

Publication number
DE69832249T2
DE69832249T2 DE69832249T DE69832249T DE69832249T2 DE 69832249 T2 DE69832249 T2 DE 69832249T2 DE 69832249 T DE69832249 T DE 69832249T DE 69832249 T DE69832249 T DE 69832249T DE 69832249 T2 DE69832249 T2 DE 69832249T2
Authority
DE
Germany
Prior art keywords
insulating resin
main body
coil unit
forming
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69832249T
Other languages
English (en)
Other versions
DE69832249D1 (de
Inventor
Toyonori Toyooka-shi KANETAKA
Toshihiro Higashiosaka-shi YOSHIZAWA
Akira Toyooka-shi FUJIMORI
Mikio Neyagawa-shi TAOKA
Hideaki Toyooka-shi NAKAYAMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP09076990A external-priority patent/JP3123459B2/ja
Priority claimed from JP09076989A external-priority patent/JP3087679B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69832249D1 publication Critical patent/DE69832249D1/de
Publication of DE69832249T2 publication Critical patent/DE69832249T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0033Printed inductances with the coil helically wound around a magnetic core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/04Fixed inductances of the signal type  with magnetic core
    • H01F17/045Fixed inductances of the signal type  with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/327Encapsulating or impregnating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • H01F41/122Insulating between turns or between winding layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/4902Electromagnet, transformer or inductor
    • Y10T29/49073Electromagnet, transformer or inductor by assembling coil and core

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für einen Chip-Induktor, der in elektronischen Geräten, Kommunikationsgeräten und anderen eingesetzt wird.
  • ALLGEMEINER STAND DER TECHNIK
  • In 6 bis 9 umfasst ein herkömmlicher Chip-Induktor einen rechteckigen säulenartigen Hauptkörper 21, der aus einem isolierenden Material gefertigt ist, eine Spuleneinheit 25, die eine lineare Leiterbahn 23 und eine Nut 24 aufweist, die durch spiralförmige Riefung einer Leiterschicht 22 auf der Oberfläche des Hauptkörpers 21 ausgebildet wird, eine äußere Einheit 29, die aus einem isolierenden Harz 28 besteht, das auf die Oberfläche der Spuleneinheit 25 aufgebracht wird, und eine Elektrodeneinheit 26, die an dem Endabschnitt des Hauptkörpers 21 vorgesehen ist.
  • Sein Herstellungsverfahren umfasst einen ersten Schritt zum Ausbilden einer Leiterschicht 22 auf einem rechteckigen säulenartigen Hauptkörper 21, der aus einem isolierenden Material gefertigt ist, einen zweiten Schritt zum Ausbilden einer Spuleneinheit 25, die eine lineare Leiterbahn 23 und eine Nut 24 durch Riefung der Leiterschicht 22 mittels Laser 27 aufweist, einen dritten Schritt zum Ausbilden von Elektrodeneinheiten 26 an beiden Enden der Spuleneinheit 25, und einen vierten Schritt zum Ausbilden einer äußeren Einheit 29 durch Beschichten der Spuleneinheit 25 mit einem isolierenden Harz 28 und durch Trocknen.
  • Hierin wird in dem vierten Schritt, während der Hauptkörper 21, der die Spuleneinheit 25 ausbildet, in Richtung von Pfeil A in 9(c) auf dem Band gedreht wird, auf dem das isolierende Harz 28 angehaftet wird, das isolierende Harz 28 auf die Spuleneinheit 25 aufgebracht, und der gesamte Umfang der Spuleneinheit 25 wird mit dem isolierenden Harz 28 beschichtet.
  • Durch Trocknen dieses isolierenden Harzes 28 wird die äußere Einheit 29 ausgebildet.
  • In einer derartigen herkömmlichen Anordnung wird das isolierende Harz 28 auf die Oberfläche der Spuleneinheit 25 aufgebracht, aber das isolierende Harz 28 wurde nicht in den inneren Teil der Nut 24 der Spuleneinheit 25 aufgebracht.
  • Im Allgemeinen ist in einem sehr kleinen Teil, wie beispielsweise dem Chip-Induktor (Gesamtabmessung ungefähr 1 mm) der Abstand von benachbarten linearen Leiterbahnen 23 in der Spuleneinheit 25 so eng wie etliche Mikrometer, und es ist schwierig, das isolierende Harz 28 auf Grund der Auswirkungen der Oberflächenspannung und anderen des isolierenden Harzes 28 zu beschichten, und es bestanden beschichtete Abschnitte und unbeschichtete Abschnitte des isolierenden Harzes 28 innen in der Nut 24 nebeneinander.
  • Demzufolge wurde innen in der Nut 24 die Spalte 40 ausgebildet, wie in 7 gezeigt, und auf Grund von Luft oder Feuchtigkeit in den Spalten 40 wird zwischen den benachbarten linearen Leiterbahnen 23 der Spuleneinheit keine Isolierung bereitgestellt, und es wird ein Kurzschluss verursacht.
  • Ebenfalls in der herkömmlichen Anordnung, da der isolierende Bereich 28 auf die Spuleneinheit 25 aufgebracht wird, während der Hauptkörper 21, der die Spuleneinheit 25 ausbildet, auf dem Band gedreht wird, auf dem das isolierende Harz 28 angehaftet wird, wie in 8 gezeigt, bildet das isolierende Harz 28, das auf die Spuleneinheit 25 aufgebracht wird, auf Grund der Oberflächenspannung ein kreisförmiges Profil aus, während es den rechteckigen säulenartigen Hauptkörper 21 umgibt.
  • Demzufolge ist die Befestigungsoberfläche über die äußere Einheit 29 rund, und wenn ein komprimiertes Substrat oder Ähnliches befestigt wird, ist eine präzise Befestigung schwierig, und es ist wahrscheinlich, dass Spalte 40 in der Nut 24 ausgebildet werden.
  • JP 09 055321 A offenbart eine Chip-Spule, die einen rechteckigen stabähnlichen Hauptkörper aufweist, der durch Bereitstellen einer Leiterschicht auf einer isolierenden Oberfläche ausgebildet wird. Ein Spulenteil wird durch spiralförmige Riefung der Leiterschicht der äußeren Umfangsoberfläche des Hauptkörpers ausgebildet, und Elektrodenteile werden an beiden Endteilen des Hauptkörpers ausgebildet. Ein vertiefter Teil wird an der oberen und der unteren Oberfläche der äußeren Umfangsoberfläche des Hauptkörpers bereitgestellt, und Isolierungsharz wird auf die äußere Umfangsoberfläche des Spulenteils in die Innenseite des vertieften Teils aufgebracht. Dies ermöglicht eine gute Planheit zwischen einer Oberfläche des Elektrodenteils und einer Oberfläche der Harzschicht, und Befestigungsfehler auf einer Leiterplatine können reduziert werden.
  • OFFENBARUNG DER ERFINDUNG
  • Es ist daher ein Vorteil der Erfindung, ein Herstellungsverfahren für einen Chip-Induktor bereitzustellen, der fähig ist, einen Kurzschluss zu verhindern und die elektrischen Merkmale zu verbessern, indem eine zweckdienliche Isolierung zwischen benachbarten linearen Leiterbahnen der Spuleneinheit aufgebracht und sachdienlich befestigt wird, indem eine ebene Befestigungsoberfläche in der äußeren Einheit ausgebildet wird.
  • Die vorliegende Erfindung stellt ein Herstellungsverfahren bereit, das einen ersten Schritt zum Ausbilden einer Leiterschicht auf einem rechteckigen säulenartigen Hauptkörper, der aus einem isolierenden Material gefertigt ist, einen zweiten Schritt zum Ausbilden einer Spuleneinheit, die lineare Leiterbahnen und Nuten durch Riefung der Leiterschicht aufweist, einen dritten Schritt zum Ausbilden von Elektrodeneinheiten an beiden Enden der Spuleneinheit, und einen vierten Schritt zum Ausbilden einer äußeren Einheit durch Beschichten der Spuleneinheit mit einem isolierenden Harz, das trocknet, umfasst, dadurch gekennzeichnet, dass in dem vierten Schritt das isolierende Harz, das auf jede Seite (10) des Hauptkörpers (1) aufgebracht wird, getrocknet wird, bevor eine benachbarte Seite (11) des Hauptkörpers beschichtet wird.
  • In dieser Anordnung, da das isolierende Harz auch in der gesamten Innenseite der Nut bereitgestellt wird, ist kein Spalt in der Nut vorhanden, und Luft und Feuchtigkeit werden herausgepresst, und eine zweckdienliche Isolierung kann zwischen linearen Leiterbahnen aufgebracht werden, so dass ein Kurzschluss verhindert werden kann.
  • In diesem Verfahren wird auch in der Spuleneinheit, die auf der Oberfläche ausgebildet wird, zu welcher der Hauptkörper benachbart ist, das isolierende Harz auf der Spuleneinheit, die auf einer Seite ausgebildet wird, aufgebracht und getrocknet, und dann wird das isolierende Harz auf der Spule, die auf einer anderen Seite ausgebildet wird, aufgebracht und getrocknet, wodurch die äußere Einheit ausgebildet wird. In diesem Fall werden die isolierenden Harze, die auf die Spuleneinheiten auf den benachbarten Seiten aufgebracht werden, auf Grund der wechselseitigen Auswirkungen der Oberflächenspannung nicht in einer kreisförmigen äußeren Form ausgebildet, weil eine Seite bereits ausgehärtet ist. Außerdem, da der Bereich des Aufbringens und Trocknens des isolierenden Harzes in einem Schritt klein ist, ist die Oberflächenspannung kleiner, und das isolierende Harz wird problemlos in der gesamten Innenseite der Nut aufgebracht.
  • Demzufolge wird in dem rechteckigen säulenartigen Hauptkörper das isolierende Harz ebenfalls in einer rechteckigen säulenförmigen Form aufgebracht, und eine externe Einheit von rechteckiger säulenartiger Form wird hergestellt, und die Befestigungsoberfläche auf der externen Einheiten ist eben, und das Befestigen von komprimiertem Substrat auf der äußeren Einheit wird verbessert, und das isolierende Harz kann problemlos auf die gesamte Innenseite der Nut der Spuleneinheit aufgebracht werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittsansicht eines Chip-Induktors, der in Übereinstimmung mit einer Ausführungsform der Erfindung hergestellt wurde,
  • 2 ist eine vergrößerte Querschnittsansicht in der Nähe der Spuleneinheit (Teil A in 1) des gleichen Chip-Induktors,
  • 3 ist eine Perspektivansicht des gleichen Chip-Induktors,
  • 4(a) bis (e) sind Perspektivansichten, die eine Reihe von Schritten zum Ausbilden des Chip-Induktors zeigen, und
  • 5(a) bis (c) sind Querschnittsansichten, die den ausgebildeten Zustand der externen Einheit des gleichen Chip-Induktors zeigen.
  • 6 ist eine Perspektivansicht eines herkömmlichen Chip-Induktors,
  • 7 ist eine Querschnittsansicht des gleichen Chip-Induktors,
  • 8 ist eine Querschnittsansicht, die den ausgebildeten Zustand der äußeren Einheit des gleichen Chip-Induktors zeigt, und
  • 9(a) bis (d) sind Perspektivansichten, die eine Reihe von Schritten zum Ausbilden des gleichen Chip-Induktors zeigen.
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Ein Chip-Induktor, der in Übereinstimmung mit einer Ausführungsform der Erfindung hergestellt wurde, wird im Folgenden im Detail unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • In 1 bis 5 weist der Chip-Induktor einen rechteckigen säulenartigen Hauptkörper 1 auf, der aus einem isolierenden Material gefertigt ist, Elektrodeneinheiten 6, die an beiden Enden dieses Hauptkörpers 1 angeordnet sind, eine Spuleneinheit 5, die an die Elektrodeneinheiten 6 angeschlossen und an dem äußeren Umfang des Hauptkörpers 1 zwischen den Elektrodeneinheiten 6 angeordnet ist, und eine äußere Einheit 9, durch welche die Spuleneinheit 5 mit einem isolierenden Harz 8 beschichtet ist.
  • Die Spuleneinheit 5 umfasst lineare Leiterbahnen 3 und Nuten 4, die durch Riefung einer Leiterschicht 2 ausgebildet wird, welche die Oberfläche des Hauptkörpers 1 bedeckt, und das isolierende Harz 8 wird ebenfalls in der gesamten Innenseite der Nuten 4 ausgebildet.
  • Des Weiteren werden Aussparungen 12 in allen Seitenoberflächen ausgebildet, mit Ausnahme der Endoberfläche des Hauptkörpers 1, und die Spuleneinheit 5 wird in den Aussparungen 12 ausgebildet, und das isolierende Harz 8 wird in den Aussparungen 12 ausgebildet.
  • Das isolierende Harz 8 ist ein thixotropisches Epoxidharz.
  • Sein Herstellungsverfahren umfasst einen ersten Schritt zum Ausbilden einer Leiterschicht 2 auf einem rechteckigen säulenartigen Hauptkörper 1, der aus einem isolierenden Material gefertigt ist, einen zweiten Schritt zum Ausbilden einer Spuleneinheit 5, die lineare Leiterbahnen 3 und Nuten 4 durch Riefung der Leiterschicht 2 mittels Laser 7 aufweist, einen dritten Schritt zum Ausbilden von Elektrodeneinheiten 6 an beiden Enden der Spuleneinheit 5, und einen vierten Schritt zum Ausbilden einer äußeren Einheit 9 durch Beschichten der Spuleneinheit 5 mit einem isolierenden Harz 8 und durch Trocknen.
  • Der zweite Schritt umfasst auch einen Schritt zum Entfernen von Leiterspänen, die ausgebildet werden, wenn die Leiterschicht 2 genutet wird, in dem ein Ätz-Beseitigungsverfahren, ein Sandstrahl-Beseitigungsverfahren oder Ähnliches verwendet wird.
  • Im vierten Schritt wird außerdem in der Spuleneinheit 5, die auf benachbarten Seiten des Hauptkörpers 1 ausgebildet wird, nachdem die Spuleneinheit 5, die an einer Seite 10 in Richtung A in 4(c) ausgebildet wird, mit isolierendem Harz beschichtet und getrocknet wurde, die Spuleneinheit 5, die auf der anderen Seite in Richtung B in 4(c) ausgebildet wird, mit dem isolierenden Harz beschichtet und getrocknet, wodurch die äußere Einheit 9 ausgebildet wird.
  • Zu diesem Zeitpunkt weist der Hauptkörper 1 eine rechteckige säulenartige Form auf, und Aussparungen 12 werden in allen Seiten des Hauptkörpers 1 ausgebildet, und die Spuleneinheit 5 wird in den Aussparungen 12 bereitgestellt, und in dem vierten Schritt, nachdem die Spuleneinheit 5, die an einer gegenüberliegenden Seite 10 des Hauptkörpers 1 ausgebildet wird, mit dem isolierenden Harz 8 beschichtet und getrocknet wurde, wird die Spuleneinheit 5, die auf der anderen gegenüberliegenden Seite 11 ausgebildet wird, mit dem isolierendem Harz beschichtet und getrocknet, um die äußere Einheit 9 auszubilden, und das isolierende Harz 8 wird in der Aussparung 12 so ausgebildet, dass es nicht aus der Aussparung 21 herausläuft.
  • Beim Beschichten mit dem isolierenden Harz 8 wird auch die gesamte Innenseite der Nut 4 beschichtet, und es wird ein Transferbeschichtungs-Prozess durch eine Walze verwendet.
  • Das hierin verwendete isolierende Harz 8 ist ein thixotropisches Epoxidharz.
  • Die Funktionsweise des Chip-Induktors mit einer derartigen Auslegung wird im Folgenden beschrieben.
  • Da das isolierende Harz 8 auch in der gesamten Innenseite der Nuten 4 bereitgestellt wird, ist in den Nuten 4 kein Spalt vorhanden, und Luft oder Feuchtigkeit werden herausgepresst, und eine zweckdienliche Isolierung wird zwischen den benachbarten linearen Leiterbahnen 3 sichergestellt, und ein Kurzschluss kann verhindert werden.
  • In der Aussparung 12, welche die Spuleneinheit 5 aufweist, wird zumindest das isolierende Harz 8 bereitgestellt, und daher ist die Ebene des isolierenden Harzes 8 nicht höher als die Ebene der Elektrodeneinheiten 6 an beiden Seiten der Aussparung 12, und die rechteckige säulenartige Fläche des Hauptkörpers 1 kann als die Befestigungsoberfläche verwendet werden, und die Befestigungsleistung auf komprimiertem Substrat oder Ähnlichem wird verbessert. Insbesondere, da die Aussparung 12 in allen Seiten ausgebildet wird, mit Ausnahme der Endseite des Hauptkörpers 1, um das isolierende Harz 8 zu bedecken, ist eine Befestigung auf jeder beliebigen Seite möglich, und die Produktivität wird gesteigert.
  • Da das isolierende Harz 8 des Weiteren ein thixotropisches Epoxidharz ist, tritt keine Formänderung ein, wenn das isolierende Harz 8 ausgehärtet wird, und die Oberflächenform der äußeren Einheit 9 kann in einer Fläche genau definiert werden, und die Befestigungsleistung kann erhöht werden.
  • Ebenfalls gemäß diesem Herstellungsverfahren wird in den Spuleneinheiten 5, die an benachbarten Seiten des Hauptkörpers 1 ausgebildet werden, nachdem die Spuleneinheit 5, die auf einer Seite 10 ausgebildet wird, mit dem isolierenden Harz 8 beschichtet und getrocknet wurde, die Spuleneinheit 5, die in einer anderen Seite 11 ausgebildet wird, mit dem isolierenden Harz 8 beschichtet und getrocknet, um die äußere Einheit 9 auszubilden. In diesem Fall wird bei den isolierenden Harzen 8, die auf die Spuleneinheiten 5 auf den benachbarten Seiten aufgebracht werden, da eine Seite bereits ausgehärtet ist, die äußere Form auf Grund von wechselseitigen Auswirkungen von Oberflächenspannung nicht kreisförmig.
  • Außerdem ist der Bereich des Beschichtens mit dem isolierenden Harz 8 und des Trocknens in einem Schritt kleiner, und die Oberflächenspannung ist kleiner, und daher ist es einfach, die gesamte Innenseite der Nut 4 mit dem isolierenden Harz 8 zu beschichten.
  • Demzufolge wird in dem rechteckigen säulenartigen Hauptkörper 1 das isolierende Harz 8 ebenfalls in einer rechteckigen säulenartigen Form aufgebracht, und die rechteckige säulenartige äußere Einheit 9 wird ausgebildet, und die Befestigungsoberfläche durch die äußere Einheit 9 ist eine ebene Form, und die Befestigungsleistung auf einem komprimierten Substrat oder Ähnlichem kann erhöht werden.
  • Da die Spuleneinheiten 5, die an der gegenüberliegenden einen Seite 10 und der anderen Seite 11 des Hauptkörpers 1 ausgebildet sind, mit dem isolierenden Harz 8 beschichtet und getrocknet werden, wird der Prozess zum Ausbilden der äußeren Einheit 9 auf dem Hauptkörper 1 in zwei Schritten abgeschlossen, und die Herstellung kann vereinfacht werden.
  • Da die gesamte Innenseite der Nut 4 mit dem isolierenden Harz 8 beschichtet wird, wird in der Nut 4 kein Spalt ausgebildet, und Korrosion oder Kurzschluss zwischen benachbarten linearen Leiterbahnen 3 auf Grund von Luft oder Feuchtigkeit in dem Spalt können verhindert werden, und es ist ebenfalls effizient, um einen Kurzschluss zwischen den benachbarten linearen Leiterbahnen 3 durch Leiterspäne oder anderen Staub zu verhindern, der sich zum Zeitpunkt der Riefung der Leiterschicht 2 gebildet hat.
  • Da das isolierende Harz 8 in der Aussparung 12 ausgebildet wird, die in den Seiten des Hauptkörpers 1 bereitgestellt ist, ist die Ebene des isolierenden Harzes nicht höher als die Ebene der Elektrodeneinheiten 6 an beiden Enden der Aussparung 12, und die Befestigungsleistung auf einem komprimierten Substrat oder Ähnlichem kann erhöht werden.
  • Da Leiterspäne, die bei der Riefung der Leiterschicht 2 ausgebildet werden, beseitigt werden, ist dies effektiv, um eine Kurzschlussbildung auf Grund der Leiterschicht einer leitenden Substanz zwischen den benachbarten linearen Leiterbahnen 3 zu verhindern, oder die Änderung eines Induktanzwerts zu verhindern auf Grund einer Ablagerung auf den linearen Leiterbahnen 3, wodurch die elektrischen Merkmale verbessert werden.
  • Da das isolierende Harz 8 ein thixotropisches Epoxidharz ist, kann die äußere Einheit 9, wenn sie mit dem isolierenden Harz 8 beschichtet wird, durch Trocknen und Aushärten ausgebildet werden, wobei die Beschichtungsform erhalten bleibt. Demzufolge sind Formänderungen, wenn das isolierende Harz ausgehärtet wird, kleiner, die Form der Oberfläche der äußeren Einheit 9 kann definiert werden, und die Befestigungsleistung wird gesteigert.
  • Des Weiteren, da das isolierende Harz 8 mittels Transferbeschichtungs-Prozess aufgebracht wird, kann das isolierende Harz 8 sehr sparsam und gleichförmig aufgebracht werden. Daher kann der Querschnittsbereich des Hauptkörpers 1 bis zur äußersten Grenze erweitert werden, und die Größe kann reduziert werden, wodurch der Induktanzwert maximiert werden kann, der dem Querschnittsbereich des Hauptkörpers 1 zuordenbar ist.
  • Daher ist gemäß der Erfindung kein Spalt in den Nuten 4 vorhanden, Luft oder Feuchtigkeit wird herausgepresst, und eine zweckdienliche Isolierung wird zwischen den linearen Leiterbahnen 3 sichergestellt, und ein Kurzschluss kann verhindert werden, und daher können die elektrischen Merkmale verbessert werden.
  • Die Ebene des isolierenden Harzes 8 ist nicht höher als die Ebene der Elektrodeneinheiten 6 an beiden Seiten der Aussparung 12, und die rechteckige säulenartige Fläche des Hauptkörpers 1 kann als die Befestigungsoberfläche verwendet werden, und die Befestigungsleistung auf komprimiertem Substrat oder Ähnlichem wird verbessert, und außerdem, da die Aussparung 12 in allen Seiten ausgebildet wird, mit Ausnahme der Endseite des Hauptkörpers 1, um das isolierende Harz 8 zu bedecken, ist eine Befestigung auf jeder beliebigen Seite möglich, und die Produktivität wird gesteigert.
  • Da das isolierende Harz 8 des Weiteren ein thixotropisches Epoxidharz ist, tritt keine Formänderung ein, wenn das isolierende Harz 8 ausgehärtet wird, und die Oberflächenform der äußeren Einheit 9 kann in einer Ebene genau definiert werden, und die Befestigungsleistung kann erhöht werden.
  • 1
    Hauptkörper
    2
    Leiterschicht
    3
    Lineare Leiterbahn
    4
    Nut
    5
    Spuleneinheit
    6
    Elektrodeneinheit
    7
    Laser
    8
    Isolierendes Harz
    9
    Äußere Einheit
    10
    Eine Seite
    11
    Andere Seite
    12
    Aussparung
    21
    Hauptkörper
    22
    Leiterschicht
    23
    Lineare Leiterbahn
    24
    Nut
    25
    Spuleneinheit
    26
    Elektrodeneinheit
    28
    Isolierendes Harz
    29
    Äußere Einheit
    40
    Spalt

Claims (7)

  1. Herstellungsverfahren für einen Chip-Induktor, umfassend: einen ersten Schritt zum Ausbilden einer Leiterschicht (2) auf einem rechteckigen säulenartigen Hauptkörper (1), der aus einem isolierenden Material gefertigt ist, einen zweiten Schritt zum Ausbilden einer Spuleneinheit (5), die lineare Leiterbahnen (3) und Nuten (4) durch Riefung der Leiterschicht aufweist, einen dritten Schritt zum Ausbilden von Elektrodeneinheiten (6) an beiden Enden der Spuleneinheit, und einen vierten Schritt zum Ausbilden einer äußeren Einheit (9) durch Beschichten der Spuleneinheit (5) mit einem isolierenden Harz (8) und durch Trocknen, dadurch gekennzeichnet, dass in dem vierten Schritt das isolierende Harz, das auf jede Seite (10) des Hauptkörpers (1) aufgebracht wird, getrocknet wird, bevor eine benachbarte Seite (11) des Hauptkörpers beschichtet wird.
  2. Herstellungsverfahren für einen Chip-Induktor nach Anspruch 1, wobei in dem vierten Schritt das isolierende Harz (8) zuerst auf zwei gegenüberliegende Seiten des Hauptkörpers (1) beschichtet und getrocknet wird und dann auf die zwei restlichen zwei gegenüberliegenden Seiten beschichtet und getrocknet wird.
  3. Herstellungsverfahren für einen Chip-Induktor nach Anspruch 1, wobei in dem vierten Schritt das isolierende Harz (8) nacheinander auf jede Seite des Hauptkörpers (1) beschichtet wird, indem das isolierende Harz der Reihe nach auf jede Seite aufgebracht und getrocknet wird.
  4. Herstellungsverfahren für einen Chip-Induktor nach Anspruch 1, 2 oder 3, des Weiteren umfassend einen Schritt zum Ausbilden von Ausnehmungen (12) in Seitenflächen des Hauptkörpers (1), zum Ausbilden der Spuleneinheit (5) wenigstens in den Ausnehmungen und zum Ausbilden des isolierenden Harzes nigstens in den Ausnehmungen und zum Ausbilden des isolierenden Harzes (8) in den Ausnehmungen.
  5. Herstellungsverfahren für einen Chip-Induktor nach irgendeinem vorhergehenden Anspruch, des Weiteren umfassend einen Schritt zum Entfernen von Leiter-Chips, die bei der Riefung der Leiterschicht (2) ausgebildet wurden.
  6. Herstellungsverfahren für einen Chip-Induktor nach irgendeinem vorhergehenden Anspruch, wobei das isolierende Harz (8) ein thixotropisches Epoxidharz ist.
  7. Herstellungsverfahren für einen Chip-Induktor nach irgendeinem vorhergehenden Anspruch, wobei die Beschichtung durch einen Transferbeschichtungs-Prozess aufgebracht wird.
DE69832249T 1997-03-28 1998-03-26 Chip-induktivität und sein herstellungsverfahren Expired - Fee Related DE69832249T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP7698997 1997-03-28
JP09076990A JP3123459B2 (ja) 1997-03-28 1997-03-28 チップインダクタ
JP7699097 1997-03-28
JP09076989A JP3087679B2 (ja) 1997-03-28 1997-03-28 チップインダクタの製造方法
PCT/JP1998/001349 WO1998044520A1 (fr) 1997-03-28 1998-03-26 Puce d'inductance et procede de fabrication

Publications (2)

Publication Number Publication Date
DE69832249D1 DE69832249D1 (de) 2005-12-15
DE69832249T2 true DE69832249T2 (de) 2006-05-24

Family

ID=26418097

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69832249T Expired - Fee Related DE69832249T2 (de) 1997-03-28 1998-03-26 Chip-induktivität und sein herstellungsverfahren

Country Status (5)

Country Link
US (2) US6084500A (de)
EP (1) EP0921542B1 (de)
KR (1) KR100283371B1 (de)
DE (1) DE69832249T2 (de)
WO (1) WO1998044520A1 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243629A (ja) * 1998-12-21 2000-09-08 Murata Mfg Co Ltd インダクタおよびその製造方法
JP4039779B2 (ja) * 1999-01-28 2008-01-30 太陽誘電株式会社 チップ状電子部品の製造方法
FR2793330B1 (fr) * 1999-05-06 2001-08-10 Oberthur Card Systems Sas Procede de montage d'un microcircuit dans une cavite d'une carte formant support et carte ainsi obtenue
US6437676B1 (en) * 1999-06-29 2002-08-20 Matsushita Electric Industrial Co., Ltd. Inductance element
JP3583965B2 (ja) 1999-11-26 2004-11-04 太陽誘電株式会社 面実装型コイル及びその製造方法
EP1195781A4 (de) * 2000-04-12 2004-03-31 Matsushita Electric Ind Co Ltd Herstellungverfahren eines chip-induktors
JP2002008931A (ja) * 2000-04-18 2002-01-11 Taiyo Yuden Co Ltd 巻線型コモンモードチョークコイル
JP3395764B2 (ja) * 2000-07-17 2003-04-14 株式会社村田製作所 チップ型コモンモードチョークコイル
KR100381361B1 (ko) * 2000-11-08 2003-04-26 주식회사 쎄라텍 표면 실장형 칩 인덕터 제조방법
US6417755B1 (en) 2000-08-25 2002-07-09 Conexant Systems, Inc. Method for fabrication of high inductance inductors and related structure
US6864774B2 (en) * 2000-10-19 2005-03-08 Matsushita Electric Industrial Co., Ltd. Inductance component and method of manufacturing the same
KR100372737B1 (ko) * 2001-05-28 2003-02-15 주식회사 쎄라텍 표면 실장형 칩 인덕터 및 제조 방법
JP2003115403A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP4435734B2 (ja) * 2003-05-08 2010-03-24 パナソニック株式会社 電子部品及びその製造方法
JP5287154B2 (ja) * 2007-11-08 2013-09-11 パナソニック株式会社 回路保護素子およびその製造方法
KR101219003B1 (ko) * 2011-04-29 2013-01-04 삼성전기주식회사 칩형 코일 부품
KR20150080797A (ko) * 2014-01-02 2015-07-10 삼성전기주식회사 세라믹 전자 부품
CN103903838B (zh) * 2014-03-27 2016-02-10 西北核技术研究所 一种紧凑型电感一体化电极及其加工方法
KR101548879B1 (ko) * 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
KR102052767B1 (ko) * 2014-12-12 2019-12-09 삼성전기주식회사 칩 전자부품 및 그 제조방법
CN109003779B (zh) * 2016-03-03 2021-04-09 台达电子企业管理(上海)有限公司 功率模块及其制造方法
US11277067B2 (en) 2016-03-03 2022-03-15 Delta Electronics, Inc. Power module and manufacturing method thereof
JP7221583B2 (ja) * 2017-03-29 2023-02-14 太陽誘電株式会社 コイル部品
KR102064068B1 (ko) * 2018-04-25 2020-01-08 삼성전기주식회사 코일 전자부품
CN114758881A (zh) * 2022-04-18 2022-07-15 宁波中科毕普拉斯新材料科技有限公司 一种片式电感的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812442A (en) * 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
NZ200399A (en) * 1981-05-15 1985-12-13 Westinghouse Electric Corp Forming paperless electric coils:winding conductor on gelled insulation coating
US5441783A (en) * 1992-11-17 1995-08-15 Alliedsignal Inc. Edge coating for amorphous ribbon transformer cores
JPH06215950A (ja) * 1993-01-13 1994-08-05 Matsushita Electric Ind Co Ltd コイルおよびその製造方法
US5764126A (en) * 1995-06-08 1998-06-09 Matsushita Electric Industrial Co., Ltd. Chip coil
JP3241996B2 (ja) * 1995-06-08 2001-12-25 松下電器産業株式会社 チップコイル

Also Published As

Publication number Publication date
KR20000016006A (ko) 2000-03-25
US6388550B1 (en) 2002-05-14
EP0921542B1 (de) 2005-11-09
WO1998044520A1 (fr) 1998-10-08
EP0921542A1 (de) 1999-06-09
US6084500A (en) 2000-07-04
KR100283371B1 (ko) 2001-04-02
EP0921542A4 (de) 2000-06-07
DE69832249D1 (de) 2005-12-15

Similar Documents

Publication Publication Date Title
DE69832249T2 (de) Chip-induktivität und sein herstellungsverfahren
DE69635518T2 (de) Kunststoffpackung für elektronische Anordnungen
DE2732529C2 (de) Gedruckte Schaltungsplatine
DE3817600C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
DE2721720A1 (de) Praezisions-messwandler fuer positionsmessungen
DE2937886C2 (de)
DE3324285C2 (de)
EP0130386A1 (de) Kunststoffolien-Wickelkondensator
DE112018006654T5 (de) Elektronische leiterplatte und elektronische schaltungsvorrichtung
DE10243637A1 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen Bereich sowie Verfahren zur Herstellung von sterr-flexiblen Leiterplatten
DE10200569A1 (de) Chipkarte und Herstellungsverfahren
DE2948319C2 (de) Verfahren zum Anbringen und Befestigen von Stromzuführungsdrähten an elektrischen Bauelementen
DE3420497C2 (de)
DE102011004543A1 (de) Impulswiderstand, Leiterplatte und elektrisches oder elektronisches Gerät
DE60201537T2 (de) Elektrische verbindungsanordnung für elektronische bauteile
EP0144413A1 (de) Leiterplatte zum auflöten von integrierten miniaturschaltungen und verfahren zur herstellung von solchen leiterplatten
EP0171642B1 (de) Varistor in Chip-Bauweise zur Verwendung in gedruckten Schaltungen und Verfahren zu seiner Herstellung
DE2546736C3 (de) Diskretes Überkreuzungschip für einzelne Leiterbahnüberkreuzungen bei Hybridschaltungen und Verfahren zu seiner Herstellung
DE3439943A1 (de) Klemme zur halterung von leiterplatten im galvenikbad
DE2845931C2 (de) Verfahren zur Herstellung keramischer Sperrschichtkondensatoren
DE3522852A1 (de) Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper
DE2623640A1 (de) Elektrischer schichtwiderstand und verfahren zu seiner herstellung
DE3222938A1 (de) Vielschicht-keramikplatte
DE2020535C3 (de) Verfahren zum Herstellen elektrischer Leiter in gedruckten Schaltungen sowie nach diesem Verfahren hergestellter elektrischer Leiter
DE102022123306A1 (de) Verfahren zur Herstellung eines gekrümmten Schaltungsträgers und gekrümmter Schaltungsträger

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee