DE69834232T2 - Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter - Google Patents

Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter Download PDF

Info

Publication number
DE69834232T2
DE69834232T2 DE69834232T DE69834232T DE69834232T2 DE 69834232 T2 DE69834232 T2 DE 69834232T2 DE 69834232 T DE69834232 T DE 69834232T DE 69834232 T DE69834232 T DE 69834232T DE 69834232 T2 DE69834232 T2 DE 69834232T2
Authority
DE
Germany
Prior art keywords
substrate
layer
semiconductor substrate
iii
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69834232T
Other languages
English (en)
Other versions
DE69834232D1 (de
Inventor
Barry Franklin Livingston Levine
Christopher James Basking Ridge Pinzone
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems Optoelectronics Guardian Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Optoelectronics Guardian Corp filed Critical Agere Systems Optoelectronics Guardian Corp
Application granted granted Critical
Publication of DE69834232D1 publication Critical patent/DE69834232D1/de
Publication of DE69834232T2 publication Critical patent/DE69834232T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Gebiet der Erfindung
  • Die vorliegende Erfindung ist auf Verfahren zur Bauelementeherstellung und insbesondere von Photodetektorbauelementen gerichtet, bei denen zwei kristalline Substrate mit unterschiedlichen Kristallgittern miteinander verbunden werden.
  • Allgemeiner Stand der Technik
  • Verfahren zum Herstellen bestimmter Halbleiterbauelemente erfordern, dass zwei Wafer, die jeweils ein Kristallgitter aufweisen, das sich von dem anderen unterscheidet, miteinander verbunden werden. Beispielsweise werden kristalline III-V-Substrate (z.B. Indiumgalliumarsenid-Substrate (InGaAs)) mit kristallinen Siliciumsubstraten verbunden, um pin-Photodetektoren herzustellen. Diese Bauelemente sind in Hawkins, A. et al., „Silicon heterointerface photodetector", Appl. Phys. Lett., Vol. 68:26, S. 3692–3694 (1996) (im Folgenden Hawkins et al.) beschrieben. Im hier verwendeten Sinne sind III-V-Substrate Halbleiterverbindungen, bei denen ein Element aus der Spalte III des Periodensystems der Elemente stammt und ein Element aus Spalte V dieses Systems stammt.
  • Hawkins et al. beschreiben ein Verfahren zum Herstellen von Lawinenphotodetektorbauelementen, bei denen ein Siliciumwafer unmittelbar mit einer InGaAs-Fläche eines Indiumphosphidsubstrats (InP) verbunden wird. Bei dem Verfahren von Hawkins et al. wird auf dem InP-Substrat durch metallorganische Gasphasenepitaxie (MOVCD) eine InGaAs-Fläche aufgewachsen. Die Verbindungsfläche des Siliciumwafers ist eine Epitaxieschicht aus Silicium, die auf einem n+-Substrat mit einer flachen p-Dotierung an der Oberfläche aufgewachsen ist. Nach dem Verbinden wird das InP-Substrat anschließend entfernt, sodass nur die InGaAs-Schicht zurückbleibt, die mit dem Siliciumsubstrat verbunden ist. Das Verbinden erfolgt durch Zusammendrücken der Flächen der beiden Substrate für 20 Minuten bei 650°C in einer H2-Atmosphäre.
  • Die Epitaxieschichten des entstehenden Bauelements 10 sind in 1 dargestellt. Von der obersten Epitaxieschicht angefangen gibt es eine p+-dotierte InGaAs-Schicht 20, die als leitende Verbindung verwendet wird. Unter der Schicht 20 befindet sich die eigenleitende InGaAs-Schicht 25, die zur Photonenabsorption eingesetzt wird. Die Schicht 25 ist mit der Schicht 30 verbunden, die ein n-Silicium war, das mit Bor dotiert war. Die Schicht 30 dient als Vervielfachungsbereich für den Detektor.
  • Nachdem die zuvor beschriebene Struktur gebildet ist, werden die Epitaxieschichten 20 und 25 geätzt, damit einzelne Bauelemente entstehen. Um die Bauelemente voneinander zu trennen, wird über der Schicht 20 eine strukturierte Metallschicht 60 aus Au/Zn gebildet und werden die Abschnitte der Schichten 20 und 25 weggeätzt, die nicht von der Maske bedeckt sind. Die Schicht 60 ist ein oberer p-Kontakt. Nach dem Ätzen wird auf den Seitenwänden der übrigen Abschnitte der Schichten 20 und 25 eine dielektrische Schicht 70 gebildet. Auf dem freiliegenden Abschnitt 85 des Siliciumsubstrats 30 wird eine n-leitende Metallkontaktfläche 80 gebildet.
  • Hawkins et al. führen an, dass das Bauelement, das dort beschrieben ist, die Möglichkeit zum Hochgeschwindigkeits- und Hochleistungsbetrieb usw. bietet. Jedoch ist die Güte der Bauelemente unter anderem von der Güte der Silicium-InGaAs-Grenzfläche abhängig. Folglich ist ein Verfahren zum Bilden einer hochwertigen Grenzfläche zwischen den beiden unterschiedlichen Flächen erwünscht.
  • US-A-5,728,623 offenbart eine Verbindungsschicht (InP-Schicht 4), die auf einer Schicht aus GaAs zur Verringerung der Wärmebeanspruchung gebildet ist, die auf einer Schicht aus GaP zur Verringerung der Wärmebeanspruchung gebildet ist, die auf einem Siliciumsubstrat gebildet ist. Die Kontaktschicht 4 ist mit der Kontaktschicht 8 verbunden, die ebenfalls aus InP besteht. Die Kontaktschicht 8 ist auf der InP-Bauelementeschicht 7 gebildet, die auf der InGaAs-Abstandsschicht gebildet ist, die auf einem InP-Substrat gebildet ist. Es ist offenbart, dass die InP-Kontaktschichten 4 und 8 eine Stärke von 300 nm aufweisen.
  • Im Japanese Journal of Applied Physics, Vol. 34, Nr. 2A, Februar 1995, Seite 510 bis 514 ist das Verbinden eines Gadolinium-Gallium-Granats mit einem InP-Substrat durch Bilden einer GaInSb-Schicht auf dem GGG-Substrat beschrieben. Die Stärke der GaInSb-Schicht betrug 0,1 bis 1,0 μm. Das InP-Substrat wurde mit der GaInSb-Schicht verbunden. Die GaInSb-Schicht wurde verwendet, um die Gitterfehlanpassung zwischen dem GGG-Substrat und dem InP-Substrat zu verringern.
  • Gemäß der vorliegenden Erfindung ist ein Verfahren bereitgestellt, wie es in Anspruch 1 definiert ist.
  • Die vorliegende Erfindung ist auf ein Verfahren zum Verbinden von zwei Wafern gerichtet, wobei jeder Wafer eine Kristallgitterstruktur aufweist, die sich von der anderen unterscheidet. Die Erfindung ist ferner auf ein Verfahren zur Bauelementeherstellung gerichtet, bei dem ein erstes Substrat mit einer ersten Kristallstruktur mit einem zweiten Substrat mit einer zweiten Kristallgitterstruktur verbunden wird. Im Zusammenhang mit der vorliegenden Erfindung kann ein Unterschied der Gitterkonstante, der größer ist als etwa 0,1 Prozent, als unterschiedliches Kristallgitter bezeichnet werden.
  • Bei dem Verfahren der vorliegenden Erfindung wird eine Epitaxieschicht aus einem Werkstoff mit einem Kristallgitter, das der zweiten Kristallgitterstruktur entspricht, auf einer ersten Fläche des ersten Substrats aufgewachsen. Die erste Fläche des ersten Substrats wird anschließend mit dem zweiten Substrat verbunden. Wahlweise wird eine Epitaxieschicht aus einem Werkstoff, der der ersten Kristallstruktur entspricht, auf einer ersten Fläche des zweiten Substrats aufgewachsen. Die erste Fläche des zweiten Substrats wird anschließend mit dem ersten Substrat mit der ersten Kristallstruktur verbunden.
  • Die Stärke der Epitaxieschicht beträgt etwa 1 nm bis etwa 2 nm. Die Epitaxieschicht wird mit einem herkömmlichen Verfahren wie MOCVD auf dem Substrat aufgewachsen. Der Zweck der Epitaxieschicht ist die Verringerung der Gitterfehlanpassung zwischen dem ersten Substrat und dem zweiten Substrat an der Verbindungs grenzfläche. Es ist vorteilhaft, wenn der Werkstoff, der für die Epitaxieschicht ausgewählt wird, derselbe Werkstoff ist wie die Fläche des Substrats, mit der die Epitaxieschicht verbunden wird.
  • Beispielsweise ist es im Zusammenhang mit den Photodetektorbauelementen, die zuvor beschrieben sind, wünschenswert ein Siliciumsubstrat mit einem III-V-Substrat wie InGaAs-Bauelementeschichten zu verbinden, die auf einem InP-Substrat gebildet sind. Bei dieser Ausführungsform wird entweder eine Epitaxieschicht aus InGaAs auf dem Siliciumsubstrat aufgewachsen oder es wird eine Epitaxieschicht aus Silicium auf der oberen InGaAs-Schicht des InP-Substrats aufgewachsen. Bei jeder Ausführungsform beträgt die Stärke der Epitaxieschicht etwa 1 nm bis etwa 2 nm.
  • Nachdem die Epitaxieschicht entweder auf dem ersten oder dem zweiten Substrat aufgewachsen ist, werden die beiden Substrate miteinander verbunden. Herkömmliche Verfahren werden als geeignet betrachtet (z.B. Zusammendrücken der beiden Flächen und Aussetzen der Wafer gegenüber hohen Temperaturen in einer Atmosphäre, die keinen Sauerstoff enthält (z.B. H2)). Wenn die entstehende verbundene Struktur zu einem Photodetektorbauelement geformt werden soll, wird entweder das Volumen des ersten Substrats oder des zweiten Substrats weggeätzt, bevor oder nachdem die Substrate miteinander verbunden wurden. Nur eine oder mehrere einzelne Schichten, die auf dem entfernten Substrat gebildet sind, bleiben mit dem anderen Substrat verbunden.
  • Es ist vorteilhaft, wenn die Substrate, wenn sie einmal miteinander verbunden sind, jedoch bevor das Volumen eines der Substrate weggeätzt wird, keinen starken Temperaturschwankungen ausgesetzt werden (d.h. Schwankungen von weniger als 100°C). Diese starken Temperaturschwankungen müssen verhindert werden, da die nicht übereinstimmenden Wärmeausdehnungskoeffizienten des ersten Substrats und des zweiten Substrats bewirken, dass die beiden Substrate sich, wenn sie miteinander verbunden sind, als Reaktion auf Temperaturschwankungen in erheblich voneinander abweichendem Maße ausdehnen oder zusammenziehen. Wenn die verbundenen Substrate starken Temperaturschwankungen ausgesetzt werden, werden damit durch den unterschiedlichen Grad der Ausdehnung Spannungen in die Substrate eingebracht, die wiederum bewirken können, dass die Substrate Risse bekommen.
  • Bei dem Verfahren der vorliegenden Erfindung werden diese Spannungen vermieden, indem das Volumen des III-V-Substrats entfernt wird, sodass nur die Schichten zurückbleiben, die darauf gebildet sind, entweder bevor die Substrate miteinander verbunden werden oder bevor die verbundenen Substrate abgekühlt werden. Beispielsweise wird bei einem InP-Substrat, auf dem InGaAs-Schichten gebildet sind, das InP-Substrat weggeätzt, sodass nur die Bauelementeschichten (bei diesem Beispiel die InGaAs-Schichten) zurückbleiben. Um sicherzustellen, dass die erwünschte(n) InGaAs- oder InP-Schicht(en) erhalten bleibt (bleiben), wird auf dem InP-Substrat eine Ätzstoppschicht gebildet. Beispiele für geeignete Ätzstoppschichten sind InAlAs und InGaAs.
  • KURZDARSTELLUNGEN DER ZEICHNUNGEN
  • 1 veranschaulicht eine herkömmliche Struktur für Photodetektorbauelemente.
  • 2 ist eine vereinfachte Seitenansicht eines Bauelements, das durch die vorliegende Erfindung entstanden ist.
  • 3 ist eine vereinfachte Seitenansicht einer Zwischenstruktur, die bei einer Ausführungsform des Verfahrens der vorliegenden Erfindung entsteht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie zuvor beschrieben ist, ist die Erfindung auf ein Verfahren zum miteinander Verbinden von zwei kristallinen Substraten gerichtet, die jeweils eine Kristallgitterkonstante aufweisen, die sich von der anderen unterscheidet. Eine Schwierigkeit, die mit dem miteinander Verbinden von zwei dieser Substrate in Zusammenhang steht, sind die Spannungen, die in den Bereichen, die an die Bindung angrenzen, in die Substrate eingebracht werden, die von der Gitterfehlanpassung zwischen den beiden Substraten herrühren. Durch die Gitterfehlanpassung passen außerdem nicht alle Atome auf der verbundenen Fläche des ersten Substrats mit den Atomen auf der verbundenen Fläche des zweiten Substrats zusammen. Diese nicht passenden Atome werden als "nicht abgesättigte Bindungen" bezeichnet. Durch diese nicht abgesättigten Bindungen entstehen Grenzflächenzustände, Fehler und Haftstellen. Das Vorhandensein dieser Grenzflächenzustände, Fehler und Haftstellen beeinträchtigt die Leistung des Bauelements.
  • Bei der vorliegenden Erfindung wird vor dem Verbinden des ersten Substrats mit dem zweiten Substrat eine Schicht aus einem Werkstoff entweder auf dem ersten oder dem zweiten Substrat aufgewachsen, der ein Kristallgitter aufweist, das dem Kristallgitter des anderen Substrats eher entspricht. Um die Fehler in Grenzen zu halten, die in der aufgewachsenen Schicht durch die Gitterfehlanpassung zwischen ihr und dem Substrat auftreten, auf dem sie aufgewachsen wird, wird die Stärke der aufgewachsenen Schicht im Bereich von etwa 1 nm bis etwa 2 nm gehalten.
  • Kristalline Substrate mit unterschiedlichen Kristallgittern werden miteinander verbunden, um eine Vielfalt von Bauelementen herzustellen, für die ein Beispiel ein Lawinenphotodetektorbauelement ist. Beim Lawinenphotodetektorbauelement ist ein III-V-Substrat für die Lichtabsorption und die Erzeugung von Ladungsträgern vorhanden. Die Ladungsträger werden im Siliciumsubstrat vervielfacht, was zur Verstärkung des elektrischen Signals führt, das vom Bauelement erzeugt wird. Der Einfachheit halber, wird das erste Substrat hier als das Siliciumsubstrat und das zweite Substrat als das III-V-Substrat bezeichnet. Jedoch ist die Erfindung, da die Erfindung auf das Verbinden von zwei Flächen mit unterschiedlichen Kristallgittern gerichtet ist, nicht auf genau diese Werkstoffe beschränkt.
  • Ein Beispiel für einen Lawinendetektor ist in 2 veranschaulicht. Das Bauelement 200, das in 2 dargestellt ist, ist auf einem n+-Siliciumsubstrat 205 gebildet. Ein strukturierter Stapel 210 aus Werkstoffen bildet das Bauelement 200. Der strukturierte Stapel ist die Schicht aus n–-Silicium 215, auf der eine Schicht aus n–-InGaAs 220, eine InP-Schicht 225, eine Schicht aus Siliciumdioxid (SiO2) 230 und eine Metallschicht 250 (z.B. Gold-Beryllium-Legierung) gebildet ist. In der SiO2-Schicht 230 in dem Stapel 210 wurde ein Fenster 235 gebildet und es wurde Zink eindiffundiert, um den pn-Übergang 240 zu bilden. Der n-Kontakt ist Aluminium. Weitere Strukturen für Lawinendetektoren sind dem Fachmann bekannt.
  • Das zuvor beschriebene Bauelement wird durch Bilden einer oder mehrerer InGaAs- und InP-Schichten auf einem InP-Substrat hergestellt. Die eine oder mehreren Schichten aus InGaAs und InP (oder aus anderen geeigneten III-V-Werkstoffen) werden als Bauelementeschichten bezeichnet. Bevor die InGaAs-Schichten auf dem InP-Substrat gebildet werden, wird darauf eine Ätzstoppschicht gebildet, die zum späteren Wegätzen des InP-Substrats beitragen soll. Geeignete Werkstoffe für diese Ätzstoppschicht sind dem Fachmann bekannt. Beispiele für geeignete Ätzstoppwerkstoffe umfassen In-GaAs.
  • Die InGaAs- oder InP-Schichten werden auf dem InP-Substrat unter Verwendung herkömmlicher CVD-Verfahren aufgewachsen. Üblicherweise weisen die InGaAs- oder InP-Schichten eine Stärke von etwa 0,05 μm bis etwa 5 μm auf. Nachdem die InGaAs-Schichten auf dem Substrat gebildet sind, wird das Substrat bei einer Temperatur von unter 500°C gehalten, um zu verhindern, dass Arsen aus dem InGaAs entzogen wird. In dieser Hinsicht ist es vorteilhaft, wenn das Silicium auf der InGaAs-Schicht aufgewachsen wird, da das Wachstum von Silicium durch Molekularstrahlepitaxie (MBE) bei Temperaturen von unter 500°C erfolgt und auch Arsenoxid und elementares Arsen entfernt werden, die sich auf der InGaAs-Fläche bilden. Vor dem Aufbringen wird die InGaAs-Fläche gereinigt, um Verunreinigungen zu beseitigen. Zuerst wird die InGaAs-Schicht in einer Lösung gereinigt, die geeignet ist, sämtlichen restlichen Photolack oder andere organische Verbindungen darauf zu entfernen. Die Fläche wird beispielsweise in einer wässrigen Lösung aus Phosphorsäure und Wasserstoffperoxid (z.B. H3PO4:H2O2:H2O = 1:1:38 Volumenteile) geätzt, gefolgt von wässriger Flusssäure. Weitere herkömmliche nasschemische Ätzmittel werden als geeignet betrachtet. Nach dem Reinigen wird die InGaAs-Fläche in einer im Wesentlichen sauerstofffreien Umgebung aufbewahrt.
  • Das InP/InGaAs-Substrat wird anschließend in einer Silicium-MBE-Kammer angeordnet und es wird eine Siliciumschicht auf der InGaAs-Fläche aufgewachsen, die eine Stärke im Bereich von etwa 1 nm bis 2 nm aufweist. Während das Si-beschichtete Substrat in einer im Wesentlichen sauerstofffreien Umgebung gelassen wird, wird das Substrat in die Vorrichtung überführt, in der es mit dem Siliciumsubstrat verbunden werden soll. Sowohl das Si-beschichtete Substrat als auch das Siliciumsubstrat werden in einer Haltevorrichtung angeordnet, in der sie zusammengedrückt werden. Während sie unter Druck gehalten werden, werden die Substrate in einer H2-Atmosphäre auf eine Temperatur im Bereich von etwa 450°C bis etwa 700°C erwärmt. Nach etwa 20 Minuten sind die Substrate miteinander verbunden. Die Wafer werden anschließend gekühlt und das verbundene Substrat wird anschließend unter Verwendung herkömmlicher Verfahren (d.h. Ätzen, Aufbringung weiterer Bauelementeschichten, Aufbringung von Metallkontakten, Strukturierung der Schichten zur Bildung einzelner Bauelemente usw.) bearbeitet, um den Lawinenphotodetektor zu formen.
  • Bei bestimmten Ausführungsformen ist es vorteilhaft, eine der beiden Flächen vor dem Verbinden zu strukturieren. Durch die Struktur wird eine unregelmäßige Fläche bereitgestellt, sodass Gas entweichen kann, wenn die Flächen zusammengedrückt werden. Ein Beispiel für eine geeignete Struktur ist eine Reihe von Linien und Zwischenräumen, wobei die Breite der Linien etwa 1 μm bis etwa 50 μm beträgt und die Tiefe der Struktur in das Substrat hinein im Bereich von etwa 0,1 μm bis etwa 1 μm beträgt. wenn die strukturierte Fläche die Fläche ist, auf der die dünne Schicht aufgewachsen wird, wird die Fläche strukturiert, entweder bevor oder nachdem die dünne Schicht darauf gebildet wird.
  • Wenn das erste Substrat und das zweite Substrat miteinander verbunden werden, ist es, wie zuvor angeführt wurde, aufgrund der nicht übereinstimmenden Wärmeausdehnungskoeffizienten der beiden Substrate nicht wünschenswert, die verbundenen Substrate starken Temperaturschwankungen auszusetzen. Es ist daher vorteilhaft, wenn das Volumen eines der Substrate entfernt wird, bevor die verbundene Struktur einer starken Temperaturschwankung ausgesetzt wird. In dieser Hinsicht wird erwogen, das Volumen eines Substrats zu entfernen, entweder bevor oder nachdem die Fläche der beiden Substrate miteinander verbunden werden. Bei der Ausführungsform der vorliegenden Erfindung, wobei das Bauelement ein Lawinenphotodetektor ist, wird das Volumen des III-V-Substrats entfernt, da die Bauelementeschichten üblicherweise auf dem III-V-Substrat gebildet werden, und es ist das Volumen des Substrats, auf dem die Bauelementeschichten gebildet wird, das kein Bestandteil des Bauelements wird.
  • Obwohl es wünschenswert ist, das Volumen des III-V-Substrats (z.B. InP) von den Bauelementeschichten (z.B. InGaAs) wegzuätzen, bevor die Bauelementeschichten mit dem Siliciumsubstrat verbunden werden, stellt die anschließende Behandlung der sehr dünnen Bauelementeschichten in praktischer Hinsicht ein Problem dar. Bei einer Ausführungsform der vorliegenden Erfindung wird diese Schwierigkeit angegangen, indem ein Handhabungssubstrat mit den Bauelementeschichten verbunden und anschließend das Volumen des III-V-Substrats von der verbundenen Anordnung aus Bauelementeschichten und Handhabungssubstrat weggeätzt wird. Die Bauelementeschichten werden anschließend mit dem anderen Substrat (z.B. dem Siliciumsubstrat) verbunden, wonach das Handhabungssubstrat entfernt wird. Diese Ausführungsform ist mit Bezug auf 3 beschrieben. Da das Handhabungssubstrat und das andere Substrat miteinander verbunden und anschließend gekühlt werden, ist es vorteilhaft, wenn das Handhabungssubstrat und das Substrat, mit dem es verbunden wird, dieselben oder ähnliche Wärmeausdehnungskoeffizienten aufweisen.
  • Beispielsweise wird bei dieser Ausführungsform über der/den Bauelementeschicht(en) 315 (z.B. den InGaAs-Schichten, die auf dem InP-Substrat gebildet sind) eines III-V-Substrats 312 eine Diffusionssperrschicht 310 gebildet. Beispiele für Werkstoffe, die sich für die Verwendung als Diffusionssperrschichten eignen, sind Metalle wie Titan. Eine geeignete Stärke für die Diffusionssperrschicht wird vom Fachmann ohne weiteres ermittelt. Geeignete Stärken liegen im Bereich von etwa 2 nm bis etwa 100 nm. Über der Diffusionssperrschicht 310 wird eine Goldschicht 320 gebildet. Gold wird aufgrund seiner Schmiedbarkeit und deshalb ausgewählt, weil es mit der gegenwärtigen Technik zur Herstellung von Photodetektorbauelementen im Einklang steht. Andere Metalle, die diese Merkmale ebenfalls erfüllen, werden als geeignet betrachtet. Die Goldschicht 320 weist eine Stärke von etwa 0,25 μm bis etwa 3 μm auf. Anschließend wird ein Siliciumsubstrat 325 bei Zimmertemperatur gegen die Goldschicht 320 gedrückt. (Bei einer wahlweisen Ausführungsform, die nicht in 3 dargestellt ist, wird auch eine Goldschicht auf dem Siliciumsubstrat aufgebracht und werden die beiden Goldschichten anschließend zusammengedrückt.) Es wurde festgestellt, dass etwa 30 kg/mm2 Kraft angemessen sind, um zu bewirken, dass das Siliciumsubstrat 325 an der Goldschicht 320 haftet. Um die Haftung zu verbessern, kann die Fläche 330 des Siliciumsubstrats 325, die mit der Goldschicht in Berührung gebracht wird, mit den Nuten 335 oder einer anderen Anordnung versehen sein, durch die einige Abschnitte der Fläche 330 weiter in die Goldschicht 320 eindringen können als andere Abschnitte der Siliciumfläche 330. Jedoch ist keine Strukturierung des Siliciumsubstrats erforderlich, um eine angemessene Haftung zwischen dem Silicium und dem Gold zu erreichen. Das Volumen des III-V-Substrats 312 wird anschließend weggeätzt. Eine Ätzstoppschicht 340, die zwischen dem Volumen des III-V-Substrats 312 und der/den Bauelementeschicht(en) 315 liegt, die darauf gebildet ist/sind, verhindert, dass durch das Ätzmittel die Bauelementeschichten 315 entfernt werden.
  • Nachdem diese Struktur gebildet ist, wird sie mit dem Siliciumsubstrat verbunden, wie es zuvor beschrieben ist. Beispielsweise wird eine Siliciumschicht mit einer Stärke von etwa 1 nm bis etwa 2 nm auf der Oberfläche der Bauelementeschicht aufgewachsen. Die Siliciumfläche wird anschließend mit einem Siliciumsubstrat verbunden. Anschließend wird das Handhabungssilicium entfernt, indem das Handhabungssubstrat in eine Ätzmittellösung für Silicium oder ein anderes herkömmliches Mittel zum Ätzen von Silicium getaucht wird. Die Goldschicht und etwaige Ätzstoppschichten werden ebenfalls entfernt.
  • Bei weiteren Verfahren zum Entfernen des Substrats, bevor die Bauelementeschichten mit dem Siliciumsubstrat verbunden werden, wird die Van-der-Waals-Kraft genutzt, um die Verbindungsflächen zusammenzuhalten. Die Flächen (z.B. die InGaAs-Bauelementeschicht und die dünne InGaAs-Schicht, die auf dem Siliciumsubstrat gebildet ist), die miteinander verbunden werden sollen, werden gereinigt und miteinander in Berührung gebracht. Die Flächen werden durch die Van-der-Waals-Kraft zusammengehalten. Das Volumen des III-V-Substrats wird anschließend durch Ätzen entfernt. Als geeignet werden entweder Trockenätz- oder Nassätzmittel betrachtet. Ein Beispiel für ein geeignetes Mittel zum Trockenätzen ist das reaktive Ionenätzen (RIE). Wird RIE eingesetzt, weist das III-V-Substrat eine Ätzstoppschicht auf, die darauf gebildet ist (z.B. InGaAs oder InAlAs), durch die verhindert wird, dass das Ätzen zu den Bauelementeschichten fortschreitet. Ein Beispiel für ein geeignetes Nassätzmittel ist ein Spray aus wässriger HCl. Ein Beispiel für eine geeignete Ätzstoppschicht für nasschemische Ätzmittel ist InGaAs.

Claims (12)

  1. Verfahren zum Herstellen eines Halbleiterbauelements, umfassend: Auswählen eines ersten Einkristallhalbleitersubstrats (205), das eine erste Gitterkonstante aufweist, und eines zweiten Einkristallhalbleitersubstrats, das eine zweite Gitterkonstante aufweist, die sich von der ersten Gitterkonstante unterscheidet, wobei das zweite Halbleitersubstrat ein massives Halbleitersubstrat (312) umfasst, das mindestens eine einkristalline Bauelementeschicht (220, 225; 315) aufweist, die darüber gebildet ist; Bilden einer Epitaxieschicht aus einem Halbleiterwerkstoff entweder auf einer ersten Fläche des ersten Halbleitersubstrats oder der einkristallinen Bauelementeschicht des zweiten Substrats, wobei die Halbleiterwerkstoffschicht entweder die Gitterkonstante des ersten Halbleitersubstrats (205) aufweist, wenn sie auf der einkristallinen Bauelementeschicht (220) gebildet wird, oder die Gitterkonstante des zweiten Halbleitersubstrats aufweist, wenn sie auf dem ersten Halbleitersubstrat gebildet wird, wobei die Halbleiterwerkstoffschicht eine Stärke von etwa 1 nm bis etwa 2 nm aufweist; Verbinden der Epitaxieschicht aus einem Halbleiterwerkstoff mit der anderen des ersten Halbleitersubstrats (205) oder der einkristallinen Bauelementeschicht; und Entfernen des Volumens des zweiten Halbleitersubstrats (312) entweder vor oder nach dem Verbinden.
  2. Verfahren nach Anspruch 1, wobei das erste Einkristallhalbleitersubstrat (205) ein Siliciumsubstrat ist und das zweite Einkristallhalbleitersubstrat ein III-V-Einkristallsubstrat (312) mit mindestens einer III-V-Bauelementeschicht (220, 225; 315) ist, die darüber gebildet ist.
  3. Verfahren nach Anspruch 2, wobei das III-V-Substrat (312) ein Indiumphosphidsubstrat ist und die mindestens eine III-V-Bauelementeschicht (220, 225; 315) aus der Gruppe ausgewählt wird, die aus Indiumgalliumarsenid und Indiumphosphid besteht.
  4. Verfahren nach Anspruch 2, wobei die Epitaxieschicht aus einem Halbleiterwerkstoff, die auf einer ersten Fläche des Siliciumsubstrats gebildet ist, eine Schicht aus einem III-V-Werkstoff ist.
  5. Verfahren nach Anspruch 1, wobei die Epitaxieschicht aus einem Halbleiterwerkstoff mit der anderen des ersten Einkristallhalbleitersubstrats oder der einkristallinen Bauelementeschicht verbunden wird, indem die Halbleiterwerkstoffschicht auf die Fläche der anderen des ersten Substrats oder des zweiten Substrats gedrückt wird, das eine Gitterkonstante aufweist, die der Gitterkonstante der Halbleiterwerkstoffschicht entspricht.
  6. Verfahren nach Anspruch 5, wobei die Halbleiterwerkstoffschicht bei einer Temperatur im Bereich von etwa 450°C bis etwa 700°C in einer Atmosphäre, die im Wesentlichen keinen Sauerstoff enthält, auf die Fläche der anderen des ersten Substrats oder die einkristalline Bauelementeschicht des zweiten Substrats gedrückt wird.
  7. Verfahren nach Anspruch 1, das im Fall des Entfernens des Volumens des zweiten Halbleitersubstrats vor dem Verbinden weiterhin umfasst: Bilden einer Diffusionssperrschicht (310) über der mindestens einen einkristallinen Bauelementeschicht (315); Bilden einer Goldschicht (320) über der Diffusionssperrschicht (310); und Verbinden eines Siliciumsubstrats (325) mit der Goldschicht (320) und anschließend Entfernen des Volumens des zweiten Substrats (312) von der mindestens einen einkristallinen Bauelementeschicht (315) des zweiten Substrats, wonach die Epitaxieschicht aus einem Halbleiterwerkstoff entweder auf dem ersten Halbleitersubstrat oder der mindestens einen einkristallinen Bauelementeschicht gebildet wird und das erste Substrat mit der mindestens einen einkristallinen Bauelementeschicht verbunden wird.
  8. Verfahren nach Anspruch 1, wobei eine Ätzstoppschicht (340) auf dem Volumen des zweiten Einkristallhalbleitersubstrats (312) gebildet wird und die mindestens eine einkristalline Bauelementeschicht (315) über der Ätzstoppschicht (340) gebildet wird.
  9. Verfahren nach Anspruch 8, wobei die Ätzstoppschicht (340) aus der Gruppe ausgewählt wird, die aus einer Indiumgalliumarsenidschicht und einer Indiumaluminiumarsenidschicht besteht.
  10. Verfahren nach Anspruch 7, wobei die Fläche des Siliciumsubstrats (325), die mit der Goldschicht (320) verbunden ist, eine nicht ebene Gestaltung aufweist.
  11. Verfahren nach Anspruch 5, wobei die beiden Flächen mit einer Kraft zusammengedrückt werden, die ausreicht, damit die Flächen durch Van-der- Waals-Kräfte zusammengehalten werden, und das Volumen des zweiten Einkristallhalbleitersubstrats (312) durch Ätzen entfernt wird.
  12. Verfahren nach Anspruch 11, wobei das erste Einkristallhalbleitersubstrat ein Siliciumsubstrat (205) ist und das zweite Einkristallhalbleitersubstrat ein III-V-Einkristallsubstrat (312) mit mindestens zwei III-V-Schichten (220, 225) ist, die darauf gebildet sind, von denen eine (340) verhindert, dass das Ätzen des III-V-Substrats zur zweiten III-V-Schicht fortschreitet.
DE69834232T 1997-10-08 1998-09-29 Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter Expired - Lifetime DE69834232T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US947175 1997-10-08
US08/947,175 US5966622A (en) 1997-10-08 1997-10-08 Process for bonding crystalline substrates with different crystal lattices

Publications (2)

Publication Number Publication Date
DE69834232D1 DE69834232D1 (de) 2006-05-24
DE69834232T2 true DE69834232T2 (de) 2007-03-08

Family

ID=25485666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69834232T Expired - Lifetime DE69834232T2 (de) 1997-10-08 1998-09-29 Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter

Country Status (6)

Country Link
US (1) US5966622A (de)
EP (1) EP0908933B1 (de)
JP (1) JPH11214732A (de)
KR (1) KR100390670B1 (de)
DE (1) DE69834232T2 (de)
TW (1) TW390040B (de)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69827824T3 (de) 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
US7227176B2 (en) 1998-04-10 2007-06-05 Massachusetts Institute Of Technology Etch stop layer system
US6228673B1 (en) * 1999-05-13 2001-05-08 Hughes Electronics Corporation Method of fabricating a surface coupled InGaAs photodetector
DE60042187D1 (de) 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
AU5522300A (en) * 1999-06-28 2001-01-31 Mikroelektronik Centret (Mic) Nanometer-scale modulation
WO2001006546A2 (en) * 1999-07-16 2001-01-25 Massachusetts Institute Of Technology Silicon on iii-v semiconductor bonding for monolithic optoelectronic integration
FR2798224B1 (fr) * 1999-09-08 2003-08-29 Commissariat Energie Atomique Realisation d'un collage electriquement conducteur entre deux elements semi-conducteurs.
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6500694B1 (en) * 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6750130B1 (en) 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
WO2001054175A1 (en) 2000-01-20 2001-07-26 Amberwave Systems Corporation Low threading dislocation density relaxed mismatched epilayers without high temperature growth
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6645829B2 (en) 2000-08-04 2003-11-11 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US6897138B2 (en) * 2001-06-25 2005-05-24 Toyoda Gosei Co., Ltd. Method and apparatus for producing group III nitride compound semiconductor
EP1428262A2 (de) 2001-09-21 2004-06-16 Amberwave Systems Corporation Halbleiterstrukturen mit verspannten materialschichten und mit definierten verunreinigungsgradienten und diesbezügliche herstellungsverfahren
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
AU2002366856A1 (en) * 2001-12-21 2003-07-09 Aixtron Ag Method for depositing iii-v semiconductor layers on a non-iii-v substrate
WO2003079415A2 (en) 2002-03-14 2003-09-25 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US7615829B2 (en) 2002-06-07 2009-11-10 Amberwave Systems Corporation Elevated source and drain elements for strained-channel heterojuntion field-effect transistors
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
WO2003105206A1 (en) 2002-06-10 2003-12-18 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
EP1530800B1 (de) 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-heterostrukturen mit reduzierter anhäufung von versetzungen und entsprechende herstellungsverfahren
US7594967B2 (en) 2002-08-30 2009-09-29 Amberwave Systems Corporation Reduction of dislocation pile-up formation during relaxed lattice-mismatched epitaxy
US7332417B2 (en) 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7202141B2 (en) * 2004-03-29 2007-04-10 J.P. Sercel Associates, Inc. Method of separating layers of material
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
KR101199301B1 (ko) 2008-12-05 2012-11-09 한국전자통신연구원 확산 영역을 포함하는 화합물 반도체 소자의 형성 방법
CN102136672B (zh) * 2011-03-15 2012-12-26 上海交通大学 基于碳化硅包层板条的激光器冷却装置
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
CN102769074B (zh) * 2012-08-08 2014-11-05 天津蓝天太阳科技有限公司 基于竖直微气孔的Si与GaInAs低温键合方法
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
WO2015112958A1 (en) 2014-01-27 2015-07-30 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
SG11201608442TA (en) 2014-04-09 2016-11-29 Corning Inc Device modified substrate article and methods for making
WO2016187186A1 (en) 2015-05-19 2016-11-24 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
FR3043406B1 (fr) 2015-11-09 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium
TW201825623A (zh) 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI821867B (zh) 2016-08-31 2023-11-11 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
US20220238747A1 (en) * 2021-01-28 2022-07-28 Solaero Technologies Corp. Inverted metamorphic multijunction solar cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US5346848A (en) * 1993-06-01 1994-09-13 Motorola, Inc. Method of bonding silicon and III-V semiconductor materials
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
JP2669368B2 (ja) * 1994-03-16 1997-10-27 日本電気株式会社 Ｓｉ基板上化合物半導体積層構造の製造方法

Also Published As

Publication number Publication date
US5966622A (en) 1999-10-12
DE69834232D1 (de) 2006-05-24
EP0908933A1 (de) 1999-04-14
KR100390670B1 (ko) 2003-08-19
TW390040B (en) 2000-05-11
JPH11214732A (ja) 1999-08-06
EP0908933B1 (de) 2006-04-19
KR19990036941A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
DE69834232T2 (de) Verfahren zum Verbinden von kristallinen Substraten mit unterschiedlichen Kristallgitter
EP2823514B1 (de) Mehrfachsolarzelle und deren herstellungsverfahren
DE112008002387B4 (de) Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
DE112014001192B4 (de) Verfahren zur Herstellung photoaktiver Bauelemente mit aktiven Schichten mit kleiner Bandlücke, gestaltet für verbesserten Wirkungsgrad
EP2803092B1 (de) Solarzellenstapel
WO2007025497A1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE3426338C2 (de)
DE102012206482A1 (de) Solarzellen mit Wafer-Verbindung und Herstellungsverfahren
DE112019001735T5 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung und eines Zwischengegenstands einer optischen Halbleitervorrichtung
DE2920444A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE19936941B4 (de) Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
DE3015422A1 (de) Verfahren zur herstellung einer elektrolumineszierenden halbleiteranordnung und durch dieses verfahren hergestellte elektrolumineszierende halbleiteranordnung
EP0544983B1 (de) Dünne Solarzelle und Verfahren zu ihrer Herstellung
DE4010889A1 (de) Verfahren zum herstellen einer vergrabenen laserdiode mit heterostruktur
DE3910288A1 (de) Verfahren zur herstellung monolithisch integrierter optoelektronischer module
DE3814615A1 (de) Halbleitervorrichtung
DE3932277C2 (de)
WO2000013239A1 (de) VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
DE4445566A1 (de) Verfahren zur Herstellung einer optischen integrierten Schaltung
EP0103084B1 (de) Verfahren zur Herstellung einer planaren Avalanche-Fotodiode mit langwelliger Empfindlichkeitsgrenze über 1,3 um
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE3709134A1 (de) Halbleiterbauelement
DE102009057020B4 (de) Wachstumssubstrate für invertierte metamorphe Multijunction-Solarzellen
DE102009049397B4 (de) Herstellungsverfahren mit Surrogatsubstrat für invertierte metamorphische Multijunction-Solarzellen
DE102016005640A1 (de) Invertierte Mehrfach-Solarzelle

Legal Events

Date Code Title Description
8364 No opposition during term of opposition