DE69835808T2

DE69835808T2 - Trennschaltung für digitale signale

Info

Publication number: DE69835808T2
Application number: DE69835808T
Authority: DE
Inventors: T. Geoffrey Boxford HAIGH
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1997-02-21
Filing date: 1998-02-17
Publication date: 2007-09-13
Anticipated expiration: 2018-02-18
Also published as: EP0962081B1; JP2001513276A; DE69835808D1; WO1998037672A1; US5952849A; EP0962081A1

Description

Hintergrund der Erfindung
Die Erfindung betrifft eine Schaltung zum Isolieren von digitalen Logiksignalen, wie etwa Signalen in einem Prozess-Steuer-/Regelsystem.
In Prozess-Steuer-/Regelsystemen werden Logiksignale zwischen Geräten und Mikrocontrollern übertragen, um Statusinformationen an die Mikrocontroller zu liefern und Steuer-/Regel-Informationen an die Geräte zu liefern. Die Mikrocontroller und die Geräte sollten elektronisch isoliert sein, so dass Übergangssignale nicht unbeabsichtigter Weise fehlerhafte Status- oder Steuer-/Regel-Informationen auslösen. Ein gut bekanntes Verfahren zum Erzielen einer solchen Isolation ist die Verwendung von optischen Isolatoren, welche digitale Logiksignale in Lichtimpulse umwandeln, die durch Leuchtdioden (LEDs) erzeugt werden, und die anschließende Umwandlung der empfangenen Lichtimpulse zurück in digitale Logiksignale. Optische Isolatoren weisen jedoch eine Anzahl von Nachteilen auf: Sie benötigen beträchtlichen Platz auf einer Karte oder einer Schaltungsplatine, sie verbrauchen hohen Strom, sie arbeiten weniger gut bei hohen Frequenzen und sie sind sehr ineffizient.
Ein Isolationsverstärker, welcher die Verwendung solcher optischer Koppler vermeidet, ist in Somerville, US-Patent Nr. 4,748,419 beschrieben. In diesem Patent wird ein Eingangsdatensignal differenziert, um ein Paar von Differenzsignalen zu erzeugen, welche jeweils über jeweilige Hochspannungskondensatoren übertragen werden, um differenzierte Zackensignale (spike signals) für das Differenzeingangspaar zu erzeugen. Eine Schaltung auf der anderen Seite der kapazitiven Barriere weist einen Differenzverstärker, ein Paar Wandler zum Vergleichen des verstärkten Signals mit oberen und unteren Schwellwerten sowie ein Einstell-/Rückstell-Flip-Flop zum Zurückwandeln der durch die Kondensatoren erzeugten Zacken (Spikes) in ein Logiksignal. In einer solchen kapazitiv gekoppelten Vorrichtung koppeln jedoch die Kondensatoren während eines Gleichtakt-Übergangsereignisses hohe Gleichtaktenergie in die Empfangsschaltung ein. Wenn in diesem Gleichtaktereignis die Rate der Spannungsänderung zunimmt, so steigt der in den Empfänger eingespeiste Strom an. Dieser Strom kann möglicherweise die Empfangsschaltung beschädigen und kann eine fehlerhafte Erfassung auslösen. Eine solche kapazitiv gekoppelte Schaltung koppelt somit Signale, welche zurückgewiesen werden sollten. Das Patent erwähnt außerdem, ohne ausführliche Darlegung, dass ein Transformator mit einer kurzen R/L-Zeitkonstante eine Isolationsbarriere bereitstellen kann, jedoch ist ein solcher Differenzansatz dennoch unerwünscht, da irgendeine Unstimmigkeit in der nichtmagnetischen (kapazitiven) Kopplung der Windungen zur Folge hätte, dass ein Gleichtaktsignal als ein Differenzsignal erscheint.
Das US-Patent Nr. 5 384 808 offenbart ein Verfahren und eine Vorrichtung zum Übertragen von NRZ-Datensignalen über eine Schnittstelle, umfassend eine Isolationsbarriere, die zwischen zwei Bauteilen angeordnet ist, die über einen Bus miteinander verbunden sind.
US-Patent Nr. 5 533 054 offenbart eine Datenübertragungsschaltung, welche eine pseudoternäre Umwandlungsschaltung zum Umwandeln eines binären Logiksignals in ein pseudoternäres Differenzsignal mit symmetrischen Anstiegs- und Abfallscharakteristiken umfasst.
Überblick über die Erfindung
Die vorliegende Erfindung umfasst einen Logikisolator mit hoher Übergangsimmunität zum Isolieren von digitalen Logiksignalen, wie etwa Signalen zwischen Geräten auf einer Feldseite und Mikrocontrollern auf einer Systemseite in einem Prozess-Steuer-/Regelsystem. Nach einem Aspekt weist der Logikisolator eine Eingangsschaltung auf, welche ein digitales Eingangssignal empfängt, mit einer Flankenerfassungsschaltung, welche steigende und fallende Flanken des Eingangssignals erfasst. Die Eingangsschaltung stellt Ein diese steigenden und fallenden Flanken anzeigendes Ausgangssignal an eine Transformatoranordnung bereit, welche als Isolationsbarriere dient. Die Transformatoranordnung reproduziert das Signal, welches sie empfängt, und liefert es an eine Ausgangsschaltung, während Gleichtaktübergänge zur Erde hin abgeleitet werden. Die Ausgangsschaltung wandelt das Signal von dem Transformator zurück in ein digitales Logiksignal mit steigenden und fallenden Flanken wie in dem digitalen Eingangssignal. Die Transformatoranordnung enthält vorzugsweise einen verbunden-gekoppelten Transformator, welcher einen ersten Kern mit einer ersten Wicklung, einen zweiten Kern mit einer zweiten Wicklung und einen geerdeten Verbindungsleiter aufweist, der sich von dem ersten Kern zu dem zweiten Kern erstreckt, um kapazitiv eingebundene Gleichtaktübergänge zu erden. Alternativ könnte ein abgeschirmter Transformator, wie etwa eine geerdete doppelte oder einfache Abschirmung zwischen zwei Wicklungen, verwendet werden.
In bevorzugten Ausführungsformen wandelt die Eingangsschaltung die steigenden und fallenden Flanken in dem digitalen Eingangssignal in positive und negative Impulse unter Verwendung von Dreipegellogik um und die Ausgangsschaltung wandelt diese Impulse zurück in steigende und fallende Flanken. Die Eingangsschaltung umfasst vorzugsweise außerdem einen Impulsgenerator zum Bereitstellen von Impulsen auf, die als Aktualisierungsimpulse bezeichnet werden und die eine hohe Frequenz sowie eine Pulsbreite aufweisen, die gleich der Breite derjenigen Impulse ist, die in Antwort auf die Erfassung einer steigenden Flanke oder einer fallenden Flanke erzeugt werden. Die Aktualisierungsimpulse werden logisch mit dem Eingangssignal kombiniert, um Abfragefunktionalität bereitzustellen, welche es dem Isolator ermöglicht, den Zustand des Eingangssignals zu bestimmen, und somit kann sich der Isolator im Falle einer Spannungsspitze oder eines Spannungsabfalls schnell erholen und kann außerdem schnell den Zustand bestimmen, wenn eine Flanke fehlt. Der Isolator weist eine Schaltung auf, welche den ersten Impuls nach einer Flanke blockiert, um einen Impuls doppelter Breite zu verhindern. Dementsprechend kann der Isolator den Zustand des Eingangssignals zu einer Zeit t nach einem Ereignis abfragen, wobei T < t < 2T, d.h. nicht später als 10 μs, wenn die Aktualisierungsimpulse eine Periode von 5 μs aufweisen.
Nach einem weiteren Aspekt umfasst die Erfindung einen Logikisolator, welcher aufweist: eine Eingangsschaltung zum Erfassen von steigenden und fallenden Flanken und zum Bereitstellen eines die steigenden und fallenden Flanken anzeigenden Impulssignals an eine Isolationsbarriere, eine Ausgangsschaltung zum Empfangen der Impulssignale von der Isolationsbarriere und zum Umwandeln des Impulssignals zurück in ein Signal, das dem originalen Eingangssignal ähnlich ist, sowie einen Impulsgenerator zum Bereitstellen von Aktualisierungsimpulsen, welche verwendet werden, um den Zustand des Eingangssignals abzufragen, wodurch es dem Isolator erlaubt ist, sich von einem Einschaltzustand oder im Falle eines fehlenden Übergangs schnell zu erholen. Nach diesem Aspekt ist die Isolationsbarriere vorzugsweise eine Transformatoranordnung, die ähnlich der oben Beschriebenen ist, und die Aktualisierungsimpulse weisen eine Breite auf, die gleich der Breite der in Antwort auf die Erfassung der steigenden und fallenden Flanken erzeugten Impulse ist.
Der magnetisch gekoppelte Logikisolator kann in einer Vielzahl von Formen zusammengesetzt und bereitgestellt sein. Eine wünschenswerte Anordnung ist die als Modul mit einer Mehrzahl von Transformatoranordnungen, systemseitiger Schaltung und feldseitiger Schaltung, die zusammen in einem einzigen Gehäuse untergebracht sind und vorzugsweise für die Verwendung in solchen Anwendungen ausgelegt sind, die eine Feldseite und eine Systemseite aufweisen, die durch einen physikalischen Isolationsbereich getrennt sind. In diesem Fall kann das Modul außerdem einen Strom-/Spannungstransformator und eine Strom-/Spannungschaltung zum Koppeln von isoliertem/isolierter Strom/Spannung von der Systemseite zu den Bauteilen, wie etwa Analog-Digital-Wandler oder programmierbare Verstärker, welche sich auf der Feldseite befinden, aufnehmen.
Der Logikisolator der vorliegenden Erfindung kann alternativ in mehreren verschiedenen Baugruppen bereitgestellt sein, z.B. eine systemseitige Schaltung in einer Baugruppe, eine feldseitige Schaltung in einer anderen Baugruppe und eine Transformatoranordnung in einer dritten Baugruppe. Diese drei Baugruppen können nach Wunsch in einem anderen System, wie etwa einem Prozess-Steuer-/Regelsystem, montiert sein. Die Verwendung von mehreren Baugruppen bietet dem Endverbraucher des Logikisolators Flexibilität in der Anordnung der Bauteile.
Der Isolator der vorliegenden Erfindung kann beispielsweise in einem Ein-/Ausgabeabschnitt eines Prozess-Steuer-/Regelsystems verwendet werden. Der Ein-/Ausgabeabschnitt kann auf einer Platine implementiert sein, welche eine Feldseite aufweist mit Kontakten zum Anschluss von Geräten, welche entlang paralleler, im Abstand voneinander angeordneter Streifen auf der Platine angeordnet sind, und eine Systemseite mit einem Prozessor aufweist. Die Systemseite ist von der Feldseite mit einem physikalischen Isolationsbereich getrennt. Der Isolator für jeden der parallelen Streifen ist als ein Modul bereitgestellt, dessen Breite geringer ist als die Breite der Streifen und dessen Länge so gewählt ist, dass das Modul Ein-/Ausgabestifte an jedem Ende des Moduls zur Verbindung mit der Systemseite und mit der Feldseite aufweist, und zwar mit einem Bereich in der Mitte, der so bemessen ist, dass er den physikalischen Isolationsbereich überbrückt. Der Isolator weist vorzugsweise wenigstens fünf Kanäle auf, welche vorzugsweise bidirektional in Antwort auf entweder eine Mikroprozessor-Steuerung/Regelung oder eine Stiftprogrammierung während des Zusammenbaus ausgebildet sind. In einer Implementation ist ein Kanal in dem Isolator der Übertragung von Steuer-/Regeldaten von der Systemseite zur Feldseite zugeordnet, wobei die Steuer-/Regeldaten Programmierdaten für die Feldseite des Isolators umfassen, so dass die Richtung der Kanäle nach Wunsch gewechselt werden kann. Das Modul umfasst vorzugsweise einen DC-DC-Wandlertransformator zum Bereitstellen von Strom/Spannung von der Systemseite zur Feldseite. In einer solchen Ein-/Ausgabeplatine bietet das Modul eine signifikante Platzeinsparung verglichen mit optischen Kopplern bei vergleichbaren Fähigkeiten, während Strom/Spannung für die Feldseite bereitgestellt wird, um eine programmierbare Signalverarbeitung auf der Feldseite zu ermöglichen.
Der Logikisolator der vorliegenden Erfindung überträgt Logiksignale in einer Weise, welche schneller und kleiner ist und mit geringerem Energieverbrauch stattfindet als optisch isolierte Vorrichtungen mit ähnlichen Fähigkeiten, während eine beachtliche Gleichtakt-Übergangsimmunität, z.B. wenigstens 10 kV/μs, bereitgestellt wird, anders als eine auf der Verwendung von Kondensatoren basierende Isolationsbarriere. Mehrere bidirektionale Datenleitungen können verwendet werden und diese Leitungen können jeweils programmiert werden, um Signale von der Feldseite zur Systemseite zu liefern oder umgekehrt. Die Programmierung kann mit einer Stiftprogrammierung ausgeführt werden, welche durchgeführt wird, wenn die Vorrichtung zusammengebaut wird, oder die Programmierung kann mit einem Mikroprozessor durchgeführt werden, so dass die Richtung der Leitung nach Wunsch geändert werden kann. Die Eingangspegel des Isolators werden regelmäßig abgefragt, so dass nach einem Ereignis, das Datenverlust verursacht, sich das System schnell erholt, z.B. zwischen 5 μs und 10 μs. Der Isolator kann als Modul bereitgestellt werden, welches mehrerer Kanäle in einem kleinen Raum bereitstellt, oder kann in mehreren Baugruppen bereitgestellt werden, um dem Nutzer des Isolators die Flexibilität zu bieten, die Bauteile über eine Platine nach Wunsch zu verteilen, um die Ausnutzung des Platzes zu maximieren. Weitere Merkmale und Vorteile werden aus der folgenden detaillierten Beschreibung, den Zeichnungen und den Ansprüchen offensichtlich.
Kurze Beschreibung der Zeichnungen
1 ist ein Chipplan und ein Funktionsblockdiagramm eines Logikisolators gemäß einer Ausführungsform der vorliegenden Erfindung.
2 ist eine Schematik einer Schaltung in einem einzelnen Kanal in einem Logikisolator wie dem in 1 Gezeigten.
3 und 4 sind jeweils perspektivische und schematische Ansichten eine Ausführungsform einer Transformatoranordnung, welche in dem Logikisolator von 2 verwendet wird.
5 ist eine Blockdarstellung einer Schaltung auf einer Seite der Isolationsbarriere für mehrere Kanäle.
6 und 7 sind schematische Darstellungen der Übertragungs- und Empfangsschaltungen, die in Blockdiagrammform in 5 gezeigt sind.
8 ist ein Zeitdiagramm, welches Signale an ausgewählten Abschnitten der Schaltung in den schematischen Darstellungen der 6-7 illustriert.
9 und 10 sind eine Draufsicht bzw. eine Seitenansicht eines als Modul mit mehreren Kanälen und mit einem Strom-/Spannungtransformator implementierten Logikisolators.
11 ist eine teilweise schematische Ansicht, teilweise Draufsicht eines Isolators, wie er auf einer Karte in einem Prozess-Steuer-/Regelsystem montiert ist.
12 ist eine piktographische Ansicht, welche eine Implementation des Isolators gemäß einer weiteren Ausführungsform der vorliegenden Erfindung illustriert.
13 ist eine schematische Darstellung eines Abschnitts einer Übertragungsschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
Detaillierte Beschreibung
Unter Bezugnahme auf 1 ist ein Logikisolator 10 gemäß einer Ausführungsform der vorliegenden Erfindung in Form eines Chipplans in einer Baugruppe gezeigt, welche 22 Eingangs-/Ausgangs-(I/O)-Stifte aufweist. Der Isolator 10 weist fünf isolierte Digitallogikleitungen LOGIC 0 bis LOGIC 4 auf, welche eine Systemseite 12 mit I/O-Stiften S0 bis S4 (jeweils Stifte 1-5) und eine isolierte Feldseite 14 mit I/O-Stiften F0 bis F4 (jeweils Stifte 18-22) über eine Isolationsbarriere 16 koppeln. In dieser Figur sind zwei Leitungen (LOGIC 3 und LOGIC 4) in 1 als Eingangsleitungen (IN) zum Koppeln der Daten von der Feldseite 14 zur Systemseite 12 gezeigt und drei Leitungen (LOGIC 0, LOGIC 1 und LOGIC 2) sind als Ausgangsleitungen (OUT) zum Koppeln von Daten von der Systemseite 12 zur Feldseite 14 gezeigt. Wie nachfolgend im Detail diskutiert wird, ist jede der Logikleitungen bidirektional (zumindest dann, wenn die Schaltung zum ersten Mal hergestellt wird) und jede kann separat als IN oder als OUT programmiert werden, und zwar entweder beim Zusammenbau oder in einem System unter der Steuerung/Regelung eines Mikroprozessors.
Die (so programmierte) Eingangsseite jeder Logikleitung weist einen Schmitt-Trigger 18 zum Sicherstellen von schnellen Übergängen in dem Eingangssignal sowie eine Transparenz-Latch/Verriegelungs-Schaltung 20 auf, während die Ausgangsseite jeder Logikleitung einen Dreizustandspuffer 22 aufweist. Auf jeder Seite des Isolators werden Steuer-/Regelsignale an einem ENABLE-Stift (Stifte 6 und 17) bereitgestellt. Diese Steuer-/Regelsignale aktivieren oder deaktivieren die Dreizustandspuffer 22 und die Latch/Verriegelungs-Schaltungen 20 gemeinsam mit anderen, nachfolgend gezeigten Signalen.
Der Isolator 10 empfängt Eingangsspannungssignale mit +5Vdc und 5V RTN auf der Systemseite über Stifte 7 und 8 und auf der Feldseite über Stifte 15 und 16. Diese Spannungen werden an die aktiven Bauteile in der Schaltung der Logikleitungen bereitgestellt.
Zusätzlich zu mehreren Logikleitungen kann der Isolator 10 außerdem einen isolierten DC-DC-Strom-/Spannungswandler 24 mit einem Mittelabgriffstransformator 26 aufweisen, um Strom/Spannung von der Systemseite 12 zur Feldseite 14 zu koppeln, um aktive Schaltungen auf der Feldseite zu speisen. Der Wandler kann mit den Logikleitungen in einer Baugruppe ausgeführt sein oder kann separat untergebracht und montiert sein. In dieser Ausführungsform weist der Transformator 26 einen Nennwert von 3 kV RMS auf und wird mit einer Rechteckwelle von 5V Spitze-Spitze auf der Primärseite an Eingängen DRVA und DRVB betrieben. Der Transformator 26 kann eine Rechteckwellenausgabe mit 32V Spitze-Spitze über den Ausgängen PWRA und PWRB mit einer Leistung von 670 mW liefern. Diese Leistung ist ausreichend, um eine regulierte Gleichspannungsversorgung von 5V für eine isolierte Schaltung und 24V für eine Versorgungsschleife mit 4/20 mA zu erzeugen.
2 ist eine vereinfachte Blockdarstellung zur Bereitstellung eines allgemeinen Überblicks über die Schaltung in einer einzelnen Logikleitung 28. In der Logikleitung 28 sind die Feldseite 14 und die Systemseite 12 im Wesentlichen miteinander identisch. Abhängig von der Programmierung der Logikleitung wird sich jede Seite entweder in einem Übertragungsmodus oder in einem Empfangsmodus befinden. Unter Bezugnahme zunächst auf die Feldseite 14 werden Daten durch einen I/O-Stift 30 entweder empfangen oder ausgegeben. In einem Übertragungsmodus werden Eingangsdaten an dem I/O-Stift 30 empfangen und an einen Schmitt-Trigger 31 und dann an eine Transparenz-Latch/Verriegelungs-Schaltung 32 bereitgestellt. Die verriegelten Daten werden an eine Übertragungsschaltung 34 geliefert, welche eine Flankenerfassungsschaltung aufweist, die steigende und fallende Flanken in den digitalen verriegelten Daten erfasst, und welche einer ersten Wicklung 36 eines Transformators in einer Transformatoranordnung 38 ein Datensignal mit Impulsen bereitstellt, die die steigenden und fallenden Flanken anzeigen. In einem Empfangsmodus werden Daten von einer Wicklung 36 empfangen und an eine Empfangsschaltung 44 geliefert, welche einen Dreizustandspuffer 46 aufweist. Die Empfangsschaltung 44 wandelt die Daten mit Impulsen, die steigende und fallende Flanken anzeigen, in ein Digitalsignal mit steigenden und fallenden Flanken um, welche dieselben Relativpositionen anzeigen, wie die steigenden und fallenden Flanken in dem Eingangssignal. Das resultierende Ausgangssignal von dem Dreizustandspuffer 46 wird über einen I/O-Stift 30 ausgegeben und sollte im Wesentlichen das Gleiche sein wie ein auf der anderen Seite empfangenes Eingangssignal, mit einiger Ausbreitungsverzögerung durch den Isolator.
Ähnlich weist die Systemseite 12 einen I/O-Stift 60, einen Schmitt-Trigger 61, eine Transparenz-Latch/Verriegelungs-Schaltung 62 und eine Übertragungsschaltung 64 zum Übertragen eines Signals an eine zweite Wicklung 40 auf, wenn sie sich in einem Übertragungsmodus befindet; und weist eine Empfangsschaltung 66 mit einem Dreizustandpuffer 68 zum Empfangen von Signalen von der zweiten Wicklung und zum Bereitstellen eines Signals an dem I/O-Stift 60 auf, wenn sie sich in einem Empfangsmodus befindet.
Die Systemseite und die Feldseite sind jeweils in entgegengesetzter Weise programmiert, so dass sich eine Seite generell in einem Übertragungsmodus befindet und eine Seite sich in einem Empfangsmodus befindet, wenngleich in einem Anfangszustand beide Seiten in den Empfangsmodus versetzt werden können, um unerwünschte Signalkopplung zu verhindern. Die Bestimmung, ob die Feldseite 14 und die Systemseite 12 sich in dem Übertragungsmodus oder in dem Empfangsmodus befinden, wird durch ein Aktivierungssignal (enbl) ausgeführt, welches von einem I/O-Stift 70 (wie in 1 gezeigt) geliefert wird, sowie ferner von einem Empfangsbalkensignal (recvb) („Balken" bezeichnet die Tatsache, dass das Signal aktiv niedrig ist, d.h. dass es niedrig ist, wenn die Seite sich in dem Empfangsmodus befindet, und hoch ist, wenn sie sich im Übertragungsmodus befindet). Wie zu illustrativen Zwecken hier dargestellt, werden die Signale enbl und recvb (über einen Wandler 50) beide einem UND-Gatter 48 bereitgestellt, welches ein Steuer-/Regelsignal 51 an den Dreizustandspuffer 46 liefert, so dass der Puffer 46 Ausgangsdaten an den I/O- Stift 30 liefert, wenn aktiviert, und die Feldseite befindet sich somit in dem Empfangsmodus. Die Empfängerausgabe wird nur dann aktiviert, wenn sowohl enbl als auch recvb aktiv sind. Das enbl-Signal wird außerdem einem Aktivierungseingang der Latch/Verriegelungs-Schaltung 32 zugeführt, während recvb der Übertragungsschaltung 34 zugeführt wird; um die Übertragung der Übertragungsschaltung zu ermöglichen, wenn recvb hoch ist (d.h. inaktiv für Empfang). Das Signal recvb wird außerdem über den Wandler 50 einem Schalter 52 zugeführt. Ein Widerstand 54 ist zwischen der Wicklung 36 und dem Schalter 52 geschaltet und ein anderer Ausgang des Schalters 52 ist mit Erde verbunden. Der Widerstand beträgt ungefähr 3kOhm und wird zur Dämpfung verwendet, wenn sich die Feldseite in dem Empfangsmodus befindet.
Die Systemseite 12 empfängt auf ähnliche Weise ein enbl-Signal an einem Aktivierungsstift 72 und ein recvb-Signal zum Steuern/Regeln der Latch/Verriegelungs-Schaltung 62, der Übertragungsschaltung 64, des Puffers 68 und eines Schalters 74 (zum Öffnen eines Wegs durch einen Dämpfungswiderstand 76 zur Erde).
Unter weiterer Bezugnahme auf 3 und 4 wird die Isolation in den Signalen durch die Transformatoranordnung 38 bereitgestellt, welche hier detaillierter und in perspektivischer und schematischer Form gezeigt ist. Die Transformatoranordnung 38 weist zwei kleine Fernt-Ringkerne 80 und 82 mit einer kleinen Anzahl von jeweiligen Wicklungen 84 bzw. 86 (entsprechend den Wicklungen 38 und 40 in 2) um jeden Kern auf. Kerne 80 und 82 sind wunschgemäß im Abstand voneinander angeordnet, um eine kapazitive Kopplung zu reduzieren, und ein stark isolierter Verbindungsleiter ist mit einer oder zwei Windungen um beide Kerne herum angeordnet und geerdet, um eine galvanische Isolation bereitzustellen. Wie in 4 illustriert ist, wird bei einem digitalen Eingangssignal 92 und einem zusätzlichen Gleichtaktsignal 94 über den Wicklungen 84 das Gleichtaktsignal 84 entlang eines Signalwegs 86 durch die Erdungsverbindung des Verbindungsleiters 90 zur Erde hin umgelenkt, anstatt in eine Empfangsschaltung an der anderen Seite der Logikleitung.
Unter Bezugnahme auf 5 werden die Übertragungs- und Empfangsschaltungen detaillierter beschrieben. In der Blockdarstellung von 5 ist eine Seite (entweder einer Feldseite oder eine Systemseite) eines Isolators illustriert, welcher sechs Logikleitungen 101-106 aufweist. Wie hier gezeigt ist, weist jede Logikleitung n eine Empfangsschaltung 111-116, bezeichnet als RCV_n, und eine Übertragungsschaltung auf, welche der Einfachheit halber hier in zwei Schaltungen unterteilt ist, nämlich TRANS_na 121-126 und TRANS_nb 131-136. Man beachte, dass das dly-Signal und das prompt-Signal, die zwischen TRANS_na und TRANS_nb gezeigt sind, Signale auf inneren Leitungen in der Übertragungsschaltung sind.
Jede Seite weist eine Einschaltrücksetzschaltung 140 auf, welche ein Einschaltrücksetz-Balkensignal (purb) empfängt und in Reaktion ein Einschaltrücksetz-Ausgangssignal (pur_out) bereitstellt. purb wird von einer Elektrostatikentladung-Schutzschaltung (ESD-Schutzschaltung) empfangen. Die ESD-Schaltung ist in 5 nicht gezeigt, ESD-Schutz wird jedoch an jedem I/O-Stift und an jedem der Verknüpfungspunkte, wo die Schaltung mit den Spulen verbunden ist, bereitgestellt. Das pur_out-Signal steuert/regelt, was beim Einschalten oder beim Auftreten einer anderen großen Stromspitze passiert.
Jede Übertragungsschaltung und jede Empfangsschaltung empfängt zwei Signale, enblb (Aktivierungsbalken) und recvb (Empfangsbalken) zum Aktivieren und Deaktivieren der Übertragungsschaltung und der Empfangsschaltung auf jeder Seite der Logikleitung, wodurch jede Seite in einen Übertragungsmodus oder einen Empfangsmodus versetzt wird. Die Empfangsbalkensignale recvb_n werden den Übertragungs- und Empfangsschaltungen von einer Decodiereinrichtung 142 aus zugeführt, welche die recvb-Signale auf Grundlage von drei Eingangsauswahlleitungen sel_a, sel_b und sel_c sowie auch auf Grundlage des pur_out-Signals bereitstellt. Die Auswahlleitungen werden unter Verwendung von Logikschaltungen eines Typs decodiert, der allgemein für das Umwandeln einer Drei-Bit-Eingabe in eine Sechs-Bit-Ausgabe bekannt ist. Unter der Annahme, dass die IN-Leitungen und die OUT-Leitungen stets miteinander gruppiert sind, sowie unter der Annahme, dass die IN-Leitungen stets mit der ersten Logikleitung (LOGIC 0 in 1) beginnen, gäbe es dann nur sechs Gesamtkombinationen für sechs Logikleitungen, d.h. wo auch immer der Übergang zwischen IN-Leitungen und OUT-Leitungen auftritt.
Wenn die Decodiereinrichtung ein aktives pur_out-Signal empfängt, so veranlasst die Decodierschaltung, alle recvb-Signale auf aktiv-niedrig zu schalten, wodurch jede Logikleitung in einen Empfangsmodus versetzt wird. Dementsprechend können bei einer Stromspitze, wenn alle Logikleitungen auf jeder Seite sich in einem Empfangsmodus befinden, keine neuen Daten über die Isolationsbarriere übertragen werden.
Das System weist einen Impulsgenerator 144 auf, welcher Spannungsreferenzsignale empfängt und Impulse bereitstellt mit einem Signal, das hier als das Aktualisierungssignal bezeichnet wird. Die Aktualisierungsimpulse werden nur an die TRANS_nb-Schaltungen 131-136 bereitgestellt. Dieses Aktualisierungssignal und seine Verwendung werden später detaillierter beschrieben. Der Impulsgenerator 144 weist außerdem eine Zuleitung zum Empfangen eines Blockiersignals refr_inh auf, um die Lieferung von Aktualisierungsimpulsen zu verhindern. Das Blockiersignal kann für Testzwecke auf dem Wafer-Niveau bereitgestellt werden.
Das enblb-Signal, Vref, andere Referenzsignale, die als tau_ref_n und tau_ref_p bezeichnet werden, werden alle von einem Block TAU_REF 146 bereitgestellt. Die tau_ref-Signale werden hauptsächlich dafür verwendet, Transistorstromquellen vorzuspannen, wobei das Vref-Signal, vorzugsweise +2,5V, dazu verwendet wird, Drei-Pegel-Logik aufzubauen, um Impulse zu unterscheiden, die steigende und fallende Flanken anzeigen. TAU_REF 146 weist eine Logik auf, welche bewirkt, dass die enblb-Signale auf inaktiv-hoch geschaltet werden, wenn pur_out hochschaltet, wodurch nach einem Strom-/Spannungsfehler oder nach einem anderen ESD-Ereignis bewirkt wird, dass die Transparenz-Latch/Verriegelungs-Schaltung auf jeder Seite der Logikleitungen inaktiv und daher außer Stande ist, irgendwelche Signale zu übertragen.
Eine detailliertere Ansicht einer Darstellung einer der Übertragungsschaltungen, bei der TRANS_na 121 und TRANS_nb 131 zusammengefasst sind, ist in 6 gezeigt und wird außerdem unter Bezugnahme auf die in 8 gezeigten Wellenformen beschrieben. Ein Eingangssignal DATA IN wird von einem I/O-Stift an einen Schmitt-Trigger 150 bereitgestellt, welcher schnelle Flankenübergänge sicherstellt. Wie in 8 gezeigt ist, weist DATA IN eine steigende Flanke 202 und eine fallende Flanke 204 auf. Der Schmitt-Trigger 150 empfängt DATA IN und stellt ein Ausgangssignal an eine Transparenz-Latch/Verriegelungs-Schaltung 152 bereit, welche durch enblb und recvb gesteuert/geregelt wird. Der Schmitt-Trigger 150 und die Transparenz-Latch/Verriegelungs-Schaltung 152 sind jeweils Bauteile eines allgemein bekannten Typs, so dass hier weitere Details nicht angegeben sind.
Die Ausgabe der Latch/Verriegelungs-Schaltung 152, welche als das „prompt"-Signal in 5 und 6 bezeichnet wird, wird entlang mehrerer Datenwege von einem Verknüpfungspunkt 154 aus bereitgestellt. In einem ersten Weg 155 wird das prompt-Signal an einem ersten Eingang eines UND-Gatters 160 bereitgestellt. In einem zweiten Weg 157 wird das prompt-Signal mit einem Wandler 162 invertiert und das resultierende Signal wird an einem ersten Eingang eines UND-Gatters 164 bereitgestellt. In einem dritten Weg 159 wird das prompt-Signal an einer digitalen Verzögerungsschaltung 166 bereitgestellt, welche das Signal um einen festen Betrag, z.B. ungefähr 15 ns, verzögert, und anschließend an einen Wandler 168, um ein invertiertes verzögertes Signal dly an einem Knotenpunkt 170 zu erzeugen. Das dly-Signal ist eine verzögerte und invertierte Version des DATA IN-Signals, wie in 8 gezeigt. Das dly-Signal wird an einem zweiten Eingang des UND-Gatters 160 bereitgestellt und wird außerdem an einem Wandler 172 bereitgestellt, wobei das resultierende Signal an einem zweiten Eingang des UND-Gatters 164 bereitgestellt wird. Die UND-Gatter 160 und 164 empfangen außerdem eine dritte Eingabe von dem recvb-Signal. Im Übertragungsmodus ist dieses recvb-Signal stets hoch und es ist daher irrelevant, da die übrigen Eingaben mit UND verknüpft sind, als wenn recvb nicht vorhanden wäre (wenn recvb niedrig wird, was anzeigt, dass die Seite sich im Empfangsmodus befinden sollte, so werden die UND-Gatter 160, 164, 176 und 178 alle ausgeschaltet).
Die Ausgabe des UND-Gatters 164 ist normalerweise niedrig, weist jedoch positive Impulse in Antwort auf eine steigende Flanke von DATA IN auf, während die Ausgabe von UND 160 normalerweise niedrig ist, jedoch positive Impulse in Reaktion auf eine fallende Flanke von DATA IN aufweist. Die Verwendung von Verzögerungs- und Logikschaltungen dient somit als Flankenerfassungsschaltungen zum Umwandeln der steigenden und fallenden Flanken in Impulse. Andere Ansätze sind für die Flankenerfassung bekannt, wie etwa die Differenzierung mit einer Hochpassschaltung, solch ein Ansatz würde jedoch die Implementierung der nachfolgend beschriebenen, wünschenswerten Abfragefunktion stark erschweren.
Die Abfrageschaltung 180 empfängt ein Aktualisierungssignal mit periodischen Aktualisierungsimpulsen mit einer Periode T, z.B. ungefähr 5 μs, mit Impulsen, die eine Pulsbreite aufweisen, die gleich der Verzögerung von der Verzögerungsschaltung 166 ist, d.h. ungefähr 15 ns in dem oben erwähnten Beispiel. Die Aktualisierungsimpulse werden an einem Flip-Flop 182 bereitgestellt, das außerdem eine Eingabe von einem Exklusiv-ODER-Gatter, 183 empfängt. Das Signal von dem Exklusiv-ODER-Gatter 183 verhindert für einen Impuls nach dem Schalten des Exklusiv-ODER-Ausgangssignals (x) auf niedrig, dass die Aktualisierungsimpulse bereitgestellt werden. Die baldige Verhinderung eines Aktualisierungsimpulses nach dem Auftreten eines Impulses aufgrund einer steigenden oder fallenden Flanke vermeidet das Auftreten eines Doppelbreitenimpulses, welcher andernfalls dazu führen könnte, dass der Strom über dem Transformator zu stark hochfährt. Das Exklusiv-ODER-Gatter 183 empfängt die prompt- und dly-Signale, welche im Normalfall verschieden sind, so dass die Ausgabe des Exklusiv-ODER-Gatters 183 im Normalfall hoch ist, mit Ausnahme der Dauer der Verzögerungszeit nach einer steigenden oder fallenden Flanke, wie in Signal (x) in 8 gezeigt ist.
Die Ausgabe des Flip-Flops 182, das Signal (y) in 8, ist im Normalfall aktiviert, außer nachdem es durch ein Niedrig-Signal von dem Exklusiv-ODER 183 zurückgesetzt ist. Das Flip-Flop 182 wird wieder auf eine fallende Flanke des nächsten Aktualisierungsimpulses gesetzt. Das Signal (y) wird dann durch ein UND-Gatter 174 mit dem Aktualisierungssignal UND-verknüpft, um ein Abfragesignal int zu erzeugen. Das int-Signal ist im Normalfalle niedrig, da das Aktualisierungssignal niedrig ist, außer für periodische Impulse, während das Signal (y) im Normalfall hoch ist, mit Ausnahme des Auftretens einer steigenden oder fallenden Flanke (und somit niedrigem Exklusiv-ODER-Signal), bis zur fallenden Flanke des nächsten Aktualisierungsimpulses. Dementsprechend ist das int-Signal das gleiche wie das Aktualisierungssignal, mit der Ausnahme, dass es den ersten Impuls nach einem Übergang in dem DATA IN-Signal effektiv weglässt. Das int-Signal wird dann mit dem prompt-Signal durch ein UND-Gatter 176 UND-verknüpft und wird dann mit einem invertierten prompt-Signal durch ein UND-Gatter 178 UND-verknüpft.
Die UND-Gatter 160 und 176 erzeugen jeweils Signale (a) bzw. (b). Signal (a) ist im Normalfall niedrig, zeigt jedoch einen Impuls an einer steigenden Flanke von DATA IN. Signal (b) von dem UND-Gatter 176 ist im Normalfall niedrig, mit der Ausnahme, dass es hohe Impulse zeigt, wenn die Aktualisierung hoch ist, DATA IN hoch ist und der Impuls nicht der erste Impuls nach einem Zurücksetzen des Flip-Flops 182 ist. Die Signale (a) und (b) werden an ein Nicht-ODER-Gatter 186 bereitgestellt. Die normalerweise niedrigen Eingangssignale erzeugen ein normalerweise hohes Ausgangssignal (c), welches niedrige Impulse aufweist, welche effektiv die Impulse der Signale (a) und (b) kombinieren.
Dabei erzeugen die UND-Gatter 164 und 178 Ausgangssignale (d) bzw. (e) und liefern diese Signale an ein Nicht-ODER-Gatter 184, um ein Ausgangssignal (f) zu erzeugen. Das Signal (d) ist im Normalfall niedrig, außer für einen hohen Impuls mit einer Impulsbreite, die gleich der Verzögerung in der Verzögerungsschaltung 166 während einer fallenden Flanke von DATA IN ist. Das Signal (e) ist im Normalfalle niedrig, mit Ausnahme eines hohen Impulses, welcher beim zweiten Aktualisierungsimpuls nach einer fallenden Flanke auftritt und wenn das Eingangssignal DATA IN niedrig ist. Das Signal (f) von dem Nicht-ODER-Gatter 184 ist normalerweise hoch, es sei denn, es tritt entweder eine fallende Flanke auf oder der Wert von DATA IN ist niedrig, mit Ausnahme des ersten Impulses nach einer fallenden Flanke.
Dementsprechend zeigt Signal (c) entweder eine steigende Flanke an oder zeigt an, dass der Gleichspannungspegel von DATA IN hoch ist, während Signal (f) eine fallende Flanke anzeigt sowie anzeigt, dass der Gleichspannungspegel von DATA IN niedrig ist. Im Signal (c) würde dann, wenn aus irgendeinem Grund die steigende Flanke nicht genau erfasst werden würde, um den ersten Abwärtsimpuls im Signal (c) zu erzeugen, ein Abwärtsimpuls zwischen 5 μs und 10 μs später bereitgestellt werden (oder, allgemeiner, zwischen T und 2T, wobei T die Dauer des Aktualisierungsimpulses ist). Dieser Abwärtsimpuls könnte erfasst werden, um den Gleichspannungspegel des DATA IN-Signals anzuzeigen. Signale (c) und (f) werden in invertierter Form und in nicht-invertierter Form an nicht-UND-Gatter 192, 194 und 196 geliefert, welche eine Nicht-Überlappungsschaltung 190 bilden, die das nachfolgende Umschalten verbessert.
Ein Signal (c''), welches im Wesentlichen gleich dem Signal (c) ist, ist an einem Steuer-/Regelkontakt (gate) eines p-Transistors (FET) bereitgestellt, welcher als ein erster Schalter S1 dient. Signale c' und f' sind über einen ersten Wandler an einem Steuer-/Regelkontakt eines n-Transistors bereitgestellt, während zweifach invertierte Signale c' und f' an einem Steuer-/Regelkontakt eines p-Transistors bereitgestellt sind. Jeder dieser Transistoren weist einen Drain von V_ref auf, vorzugsweise von 2,5 V. Diese Schalter bilden zusammen einen zweiten Schalter S2. Ein Signal (f''), welches die invertierte Version des Signals (f) ist, ist an einem Steuer-/Regelkontakt eines n-Transistors bereitgestellt, welcher als ein Schalter S3 dient.
Der V_ref zugeordnete Schalter S2 erzeugt effektiv eine Drei-Pegel-Logikausgabe an einem Ausgangsverknüpfungspunkt 210 (gekoppelt mit einer ersten Wicklung der Transformatoranordnung). Das Ausgangssignal wird typischerweise bei einer Spannung von 2,5 V liegen, außer während der Impulse in den Signalen (c) und (f). Die niedrigen Impulse im Signal (c) koppeln die Spannung von +5V über den Schalter S1 mit dem Ausgangsverknüpfungspunkt 210, um einen hohen Impuls zu erzeugen, während hohe Impulse auf dem Signal (f'') den Ausgangsverknüpfungspunkt 210 über den Schalter S3 erden und somit eine Ausgangsspannung von 0V und somit einen niedrigen Impuls verursachen. Die Nichtüberlappungsschaltung 190 stellt sicher, dass der Schalter S1 oder der Schalter S3 ausgeschaltet ist, bevor der andere eingeschaltet werden kann.
Unter Bezugnahme auf das Ausgangssignal OUT in 8 tritt, wie hier gezeigt ist, ein positiver Impuls 212 in Antwort auf eine steigende Flanke 202 auf und ein negativer Impuls 214 tritt in Antwort auf eine fallende Flanke 204 auf. Ferner gibt es einen positiven Impuls 216, welcher anzeigt, dass der Gleichspannungspegel von DATA IN hoch ist, und einen negativen Impuls 218, welcher anzeigt, dass der Gleichspannungspegel von DATA IN niedrig ist. Wie oben erwähnt, erfolgen diese Impulse in Reaktion auf eine periodische Abfrage des Gleichspannungspegels von DATA IN und ermöglichen es dem System, sich innerhalb einer Zeit zwischen T und 2T zu erholen, wobei T die Periode eines Aktualisierungsimpulses ist. Somit wird selbst dann, wenn eine steigende oder eine fallende Flanke, aus welchen Gründen auch immer, nicht erfasst wird, der Gleichspannungszustand von DATA IN schnell wiederhergestellt werden.
Wenngleich ein spezieller Logiksatz hier gezeigt wurde, um die Signale zu kombinieren und um die Abfragesignale bereitzustellen, so könnten auch andere Ansätze verwendet werden. Unter Bezugnahme auf 13 kann beispielsweise ein DATA IN-Signal an zwei jeweilige Impulsgeneratoren 240 und 242 bereitgestellt werden, von denen der erste einen niedrigen Impuls bereitstellt, wenn DATA IN hoch ist, und der zweite einen niedrigen Impuls bereitstellt, wenn DATA IN niedrig ist. Diese Ausgaben werden jeweils nicht-ODER verknüpft mit Impulsen, die durch eine Flankenerfassungsschaltung 244 erzeugt werden, die Impulse bereitstellt, die steigende (positive) Flanken oder fallende (negative) Flanken anzeigen. Durch ihre Konstruktion verhindern die Impulsgeneratoren 240 und 242 die Bereitstellung von Impulsen für eine Periode nach der Erfassung einer Flanke.
Unter Bezugnahme auf 7 empfängt die Empfangsschaltung 111 ein Eingangssignal r_in von einer Wicklung der Transformatoranordnung. Das r_in-Signal wird mit einer Referenzspannung V mit einem Dämpfungswiderstand 230 gekoppelt, welcher nur dann aktiviert wird, wenn recvb_1 aktiv niedrig ist und somit die Empfangsschaltung 111 im Empfangsmodus und zu einem Empfang in der Lage ist. Das r_in-Signal wird an einen Schmitt-Trigger 234 geliefert, welcher beispielsweise bei einer Eingangsspannung von +1V und +4V auslöst, um niedrige und hohe Impulse zu erfassen. Die Ausgabe des Schmitt-Triggers 234 wird zwei Puffern 236 und 238 bereitgestellt, und anschließend einem Drei-Zustand-Ausgangspuffer 240, um ein Ausgangssignal r_out zu erzeugen, wenn der Puffer 240 aktiviert ist, indem sowohl enblb als auch recvb beide aktiv niedrig sind. Die Empfangsschaltung stellt somit ein Ausgangssignal bereit, welches isoliert von dem Eingangssignal ist und welches steigende und fallende Flanken an den gleichen Relativpositionen aufweist wie das Eingangssignal (mit einer kleinen Ausbreitungsverzögerung für das gesamte Signal; z.B. 14 ns).
Der Logikisolator der vorliegenden Erfindung kann in einer Vielzahl von Arten untergebracht sein. 9 und 10 illustrieren eine Implementation für die Unterbringung eines Logikisolators mit fünf Logikleitungen. In dieser Ausführungsform ist der Isolator als rechteckiges Modul 250 ausgebildet, mit zwei Seitenwänden, die aus Schaltplatinen hergestellt sind und als systemseitige gedruckte Schaltplatine (PCB) 252 und als feldseitige PCB 254 bezeichnet werden. Ferner sind entlang der PCBs 252 und 254 integrierte Schaltungen (ICs) 268 und 270 jeweils angebracht. Diese ICs sind vorzugsweise unter Verwendung einer bekannten Chip-on-board-Technik montiert, in welcher der IC auf der PCB montiert ist und dann mit einer Verkapselungsflüssigkeit bedeckt wird, welche über dem IC aushärtet. Die Transformatoranordnung umfasst zehn Ringkerne 258, wobei fünf auf jeder der PCBs angebracht ist, wobei die Kerne mit fünf Verbindungsleitungen 260 verbindungsgekoppelt sind, welche zwei der Ringkerne verbinden.
Das Modul ist in einem aus Kunststoff gegossenen Gehäuse 264 eingeschlossen. Wie hier gezeigt ist, sind die PCBs 252 und 254 vertikal entlang der langen Seiten des Moduls 250 orientiert und fünf Träger 272, von denen jeder zum Halten von zwei der Kerne 258 vorgesehen ist, sowie ein Verbindungsleiter 260, welcher jede Transformatoranordnung bilden, sind vertikal und senkrecht zu den PCBs 252 und 254 orientiert und erstrecken sich über die kurze Seite des Moduls 250. Die Kerne werden somit mit Trägem 272 getrennt oberhalb des Bodens des Moduls gehalten.
Strom/Spannung kann von der Systemseite zur Feldseite hin durch Schaltungen an einem horizontal angebrachten Strom-/Spannungs-Anschlussfeld PCB 256 und einen großen Strom-/Spannungsringkern 262 bereitgestellt werden.
Wie oben in Verbindung mit den Auswahlleitungen, die einer Decodiereinrichtung zur Erzeugung von recvb-Signalen zugeführt werden, beschrieben wurde, wurde angemerkt, dass die Signalleitungen auf Grundlage einer Stiftprogrammierung ausgewählt werden könnten. Um dies zu erreichen, weist unter spezieller Bezugnahme auf 10 die PCB bestimmte geerdete Anschlussplatten 274 sowie bestimmte an eine +5V-Versorgung gekoppelte Anschlussplatten 276 auf. Diese Anschlussplatten sind an einer Position in der Nähe der Auswahlleitungen IC 270 positioniert, wenn die IC 270 auf der PCB 254 montiert ist. Wenn die IC 270 tatsächlich auf der PCB 254 montiert ist, so sind Anschlussleiter von den Auswahlstiften an der IC zu den Anschlussplatten mit der gewünschten Referenzspannung bereitgestellt, um die geeignete Kombination von recvb-Signalen zu erzeugen, wodurch gesteuert wird, welche Leitungen EIN-Leitungen sind und welche Leitungen AUS-Leitungen sind.
Wie außerdem in 10 gezeigt ist, weist das Modul 250 11 I/O-Stifte 280 auf, welche in einer Reihe entlang einer Seite des Moduls zum Anschluss der PCB 254 und des Strom-/Spannungs-Anschlussfelds 256 sowie an einem Ende des Moduls für feldseitige Anschlüsse ausgebildet sind (siehe außerdem die in 1 dargestellte, beispielhafte Anschlussbelegung). Elf andere I/O-Stifte, die hier nicht gezeigt sind, wären an dem anderen Ende des Moduls und an der anderen Seite des Moduls für einen Anschluss an die systemseitige Schaltung bereitgestellt.
Die in 9 und 10 gezeigte Implementation ist jedoch eine bestimmte Implementation, welche verwendet werden könnte, es könnten jedoch auch andere Implementationen eingesetzt werden. Unter Bezugnahme auf 12 müssen beispielsweise die Transformatoranordnungen und die Schaltungen nicht in einem einzigen Modul untergebracht sein, stattdessen könnten diese Bauteile auf einer Schaltplatine oder auf einer Karte in einem Prozess-Steuer-/Regelsystem verteilt sein, um nicht verwendeten Platz zu verwenden und die Ausnutzung des Platzes auf dieser Karte zu maximieren. In einer Ausführungsform umfasst jede Logikleitung eine gruppierte Transformatoranordnung 350, vorzugsweise eine Anordnung wie die in 3 und 4 oben gezeigten, eine gruppierte systemseitige IC 352 und eine gruppierte feldseitige IC 354. Durch Bereitstellen dieser drei Bauteile in separat gruppierter Form kann ein Abnehmer solcher Logikleitungen die Schaltung und den Transformator an gewünschten Stellen in einem größeren System, wie auf einer Prozess-Steuer-/Regelplatine in einem Prozess-Steuer-/Regelsystem, bereitstellen.
11 illustriert ein Beispiel, wie ein Isolationsmodul des in 9-10 gezeigten Typs verwendet werden kann. Eine bekannte I/O-Platine in einem Prozess-Steuer-/Regelsystem weist eine Feldseite 298 mit einer Anzahl von Paaren von Schraubanschlüssen 302 zur Verbindung zu und von Geräten, die überwacht und gesteuert/geregelt werden, auf. Die Schraubanschlüsse 302 sind elektrisch gekoppelt mit Schaltungen, welche typischerweise einen einfachen pulsbreiten Modulator (PWM) oder einen Sigma-Delta-Wandler zur Analog-Digital-Wandlung umfassen, dann über eine Isolationsbarriere mit einer Systemseite und dann mit einer Bus-Schnittstelle 324 zur Übertragung von der Platine herunter. Wie oben angemerkt, sind verfügbare kapazitive Kopplungsschaltungen aufgrund der Gleichtaktkopplung unerwünscht, während optische Koppler beträchtlichen Platz in Anspruch nehmen. Dennoch haben Hersteller von Prozess-Steuer-/Regelungen optische Koppler verwendet, die in komplexen Anordnungen orientiert sind, mit parallelen Fingern, die sich nach oben zur Feldseite hin erstrecken, um eine Anzahl von optischen Kopplern für jedes Paar Schraubanschlüsse zu halten.
Mit dem Modul der vorliegenden Erfindung kann eine Logikisolation in einer kompakten Anordnung für Logikisolation bereitgestellt werden, wobei außerdem zusätzliche Möglichkeiten auf der Feldseite bereitgestellt werden. Insbesondere kann die Schaltung einen programmierbaren Verstärker 304 und einen programmierbaren Analog-Digital-Wandler (A/D) 306, wie etwa ein Modell AD7715 Sigma Delta, hergestellt von Analog Devices, Inc. of Norwood, Massachusetts, umfassen. Jedes Paar Schraubanschlüsse 302, Verstärker 304 und A/D-Wandler 306 werden in einem rechteckigen Streifen 310 montiert. Eine Anzahl von Streifen 310 sind parallel und physikalisch im Abstand voneinander mit einem Barrierebereich 312 dazwischen angeordnet.
Eine Systemseite 330 der Platine 300 ist von einer Feldseite 298 durch eine physikalische Isolationsbarriere 316 getrennt. Isolationsmodule 318 sind vorzugsweise mit geeigneten Abmessungen konstruiert, um über die Isolationsbarriere 316 zu passen und ferner innerhalb der Breite des Streifens 310 zu liegen. Man beachte, dass die Bereitstellung von Stiften in einer Reihe an einem Ende einer langen Seite sowie in einer Reihe an einem anderen Ende der anderen langen Seite, wie es in 10 angedeutet ist, eine Anzahl von Stiften auf jede Seite der Isolationsbarriere 316 ermöglicht. Auf der Feldseite 298 ist jeder A/D-Wandler 306 mit einer Reihe von feldseitigen Stiften 320 gekoppelt, während auf der Systemseite 330 eine Gruppe von Stiften 322 mit einer Bus-Schnittstelle 324 sowie ferner mit einem Mikroprozessor 326, dem ein nichtflüchtiger Speicher 328 zugeordnet ist, gekoppelt ist. Auf der Systemseite können andere Schaltungen und Schutzmaßnahmen bereitgestellt sein.
Da gemäß der vorliegenden Erfindung Strom/Spannung von der Systemseite zur Feldseite durch den Strom-/Spannungstransformator bereitgestellt werden kann und da eine Anzahl von Datenleitungen zurück zur Feldseite bereitgestellt werden können, können sowohl der A/D-Wandler als auch der Verstärker beide programmierbar vorgesehen sein, um das tatsächlich durch den Isolator empfangene Signal zu verbessern. In diesem Fall können Signale über der Isolationsbarriere von dem Mikroprozessor zu der anderen Schaltung geliefert werden. Anstelle einer Stiftprogrammierung der Auswahlstifte, welche steuern, welche Leitungen EIN und welche AUS sind, können ferner Auswahlsignale von dem Mikroprozessor bereitgestellt werden, so dass die Richtungen der Logikleitungen steuerbar sind anstatt einmal während der Stiftprogrammierung fest verschaltet.
In einer Implementation weist jede der digitalen Logikleitungen vorzugsweise eine Bandbreite von 20 MHz und eine Ausbreitungsverzögerung von 11 ns auf, wodurch eine sehr schnelle Datenübertragung bereitgestellt wird, da jede Ausgabe durch Eingangslogikübergänge aktualisiert wird. Die Isolationsspannung weist einen Nennwert von 3000 V_RMS auf (getestet bei 4,8 kV), mit einer Übergangsimmunität von wenigstens 10 kV/μs. Das Abfragemittel überprüft automatisch die Eingabe nicht weniger als alle 10 μs. Dieses Merkmal garantiert, dass die Ausgabe nicht mehr als 10 μs nach dem Einschalten oder nach Störungszuständen stets gültig ist. Jede Ansteuerung benötigt nur ungefähr 130 μA pro MHz und jeder Empfänger benötigt nur ungefähr 62 μA pro MHz. Die Gesamtkapazität über die Barriere beträgt lediglich 10 pf.
Der DC-DC-Wandlertransformator dient als ein Strom-/Spannungsisolator, ist jedoch unabhängig von den Logikleitungen. Der vollständige Wandler weist einen Oszillator mit einer Frequenz auf, die durch eine RC-Schaltung erzeugt wird. Die Ausgabe von dem Oszillator wird an der Takteingabe eines Flip-Flops eingegeben, welches für eine Wellenformsymmetrie durch zwei dividiert. Die Q- und die Q-nicht-Ausgaben des Flip-Flops werden einem Paar von Ansteuerungstransistoren eingegeben, welche eine Ausgabe an die Primärseite des Strom-/Spannung-Kopplertransformators liefern. Die Sekundärseite des Transformators ist mit einem Zweiweggleichrichter gekoppelt, welcher Gleichspannungs-Ausgangssignale bereitstellt.
Nachdem eine Ausführungsform der vorliegenden Erfindung beschrieben wurde, sollte offensichtlich sein, dass Modifikationen durchgeführt werden können, ohne den Inhalt der vorliegenden Erfindung, wie er in den beigefügten Ansprüchen definiert ist, zu verlassen. Wenngleich beispielsweise der Isolator mit drei Leitungen AUS und zwei Leitungen EIN gezeigt ist, so könnten die Leitungen unterschiedlich verteilt sein, so dass keine oder alle Leitungen in beide Richtungen bereitgestellt sein können, und mehr oder weniger als 5 Leitungen könnten bereitgestellt sein. Zusätzlich können elektrostatische Abschirmungen zwischen den Transformatoren bereitgestellt sein und ein Ferrit-Ring kann um die Verbindungswicklung in jeder Transformatoranordnung ausgebildet sein, um eine Gleichtaktdrosselung zu bilden. Eine solche zusätzliche Abschirmung kann potentiell die Übergangsimmunität auf bis zu 100 kV/μs erhöhen. Als Alternative zu einem Verbindungsleiter zum Koppeln von zwei Wicklungen könnte eine Doppelabschirmung um eine erste Wicklung herum ausgebildet sein, wobei eine zweite Wicklung um die Abschirmung und um die erste Wicklung herum ausgebildet ist. Jede Abschirmung ist dann zu jeder Seite hin geerdet, um einen abgeschirmten Transformator bereitzustellen.

Claims

Logikisolator zum Isolieren von digitalen Logiksignalen, wobei der Isolator gekennzeichnet ist durch: eine Übertragungsschaltung (34) zum Empfangen eines digitalen Logiksignals mit steigenden und fallenden Flanken, wobei die Übertragungsschaltung eine Flankenerfassungsschaltung aufweist, um Impulse bereitzustellen, welche zeitliche Relativpositionen der steigenden und fallenden Flanken anzeigen, wobei die Übertragungsschaltung diese Impulse als ein Übertragungsausgangssignal bereitstellt; eine Transformatoranordnung (38), umfassend: einen ersten Kern (80), eine erste Wicklung (84), die um den ersten Kern gewickelt ist, um das Übertragungsausgangssignal zu empfangen, einen zweiten Kern (82), eine zweite Wicklung (86), die um den zweiten Kern gewickelt ist, um ein dem Übertragungsausgangssignal im Wesentlichen ähnliches Transformatorausgangssignal bereitzustellen, und einen geerdeten Verbindungsleiter (90), der sich durch den ersten Kern (80) und den zweiten Kern (82) erstreckt, um von der ersten Wicklung (84) der Transformatoranordnung empfangene, transiente Gleichtaktsignale zu erden, und eine Empfangsschaltung (66) zum Empfangen des Transformatorausgangssignals, umfassend eine Schaltung zum Umwandeln der Impulse in dem Transformatorausgangssignal in ein isoliertes Ausgangssignal, welches steigende und fallende Flanken an im Wesentlichen den selben Relativpositionen aufweist, wie die steigenden und fallenden Flanken in dem digitalen Logiksignal.
Isolator nach Anspruch 1, in welchem die Übertragungsschaltung (34) steigende und fallend Flanken in Impulse mit Dreipegellogik umwandelt, mit einem ersten Pegel, der eine steigende Flanke anzeigt, einem zweiten Pegel, der eine fallende Flanke anzeigt, und einem dritten Pegel, der weder die steigende Flanke, noch die fallende Flanke anzeigt.
Isolator nach Anspruch 1, in welchem die Übertragungsschaltung ferner einen Impulsgenerator (144) umfasst, zum Bereitstellen von Impulsen mit einer Breite, die ähnlich einer Breite der die steigenden und fallenden Flanken anzeigenden Impulse ist, wobei die Impulse einen Gleichstrompegel des digitalen Logiksignals anzeigen und der Transformatoranordnung (38) bereitgestellt werden.
Isolator nach Anspruch 3, in welchem der Isolator eine Schaltung (240, 242) umfasst, welche verhindert, dass für einige Zeit nach Erfassung einer Flanke der Transformatoranordnung (38) ein weiterer der Impulse bereitgestellt wird.
Isolator nach Anspruch 4, in welchem ein einzelner der Impulse verhindert wird, so dass dann, wenn die Periode der Impulse T ist, ein Impuls zu einer Zeit t nach der Erfassung einer Flanke bereitgestellt wird, wobei T < t < 2T ist.
Isolator nach Anspruch 5, in welchem die Empfangsschaltung (66) auf Impulse von dem Impulsgenerator anspricht, um den Gleichstrompegel des digitalen Logiksignals zu bestimmen.
Isolator nach Anspruch 1, in welchem die Übertragungsschaltung (34) auf einer ersten Seite der Transformatoranordnung (38) angeordnet ist und das digitale Eingangssignal von einem ersten Leiter (30) empfängt und die Empfangsschaltung (66) auf einer zweiten Seite der Transformatoranordnung (38) angeordnet ist und das empfangene Ausgangssignal einem zweiten Leiter bereitstellt, wobei der Isolator ferner eine Empfangsschaltung (44) auf der ersten Seite umfasst, welche angeschlossen ist, um ein Signal von der ersten Wicklung (84) zu empfangen und ein Signal an den ersten Leiter (30) bereitzustellen, sowie eine Übertragungsschaltung (64) auf der zweiten Seite umfasst, welche dazu angeschlossen ist, um ein Signal an die zweite Wicklung (86) bereitzustellen und ein Signal von dem zweiten Leiter (60) zu empfangen, wobei die Übertragungs- und die Empfangsschaltung auf jeweils der ersten und der zweiten Seite durch Steuer-/Regelsignale aktiviert und deaktiviert werden.
Isolator nach Anspruch 7, in welchem wenigstens eines der Steuer-/Regelsignale in einer veränderlichen Weise bereitgestellt ist.
Isolator nach Anspruch 7, in welchem wenigstens eines der Steuer-/Regelsignale von einer fest verdrahteten Verbindung bereitgestellt ist.
Isolator nach Anspruch 1, in welchem die Übertragungsschaltung einen Schmitt-Trigger (31) zum Empfangen des digitalen Eingangssignals sowie eine Transparenz-Latch-Schaltung (32) zum Empfangen eines Ausgangssignals von dem Schmitt-Trigger und zum Bereitstellen eines verriegelten Signals an die Flankenerfassungsschaltung umfasst.
Isolator nach Anspruch 1, in welchem eine Mehrzahl von Übertragungsschaltungen, eine Mehrzahl von jeweiligen Transformatoranordnungen (258) und eine Mehrzahl von jeweiligen Empfangsschaltungen vorgesehen sind, welche gemeinsam in einem einzelnen Modul untergebracht sind.
Isolator nach Anspruch 1, umfassend eine Mehrzahl von im Wesentlichen ähnlichen Übertragungsschaltungen, Transformatoranordnungen (258) und Empfangsschaltungen.
Verfahren zum logischen Isolieren eines digitalen Logiksignals, gekennzeichnet durch: Bereitstellen einer Transformatoranordnung (38), umfassend einen ersten Kern (80), eine erste Wicklung (84), die um den ersten Kern gewickelt ist, um das Übertragungsausgangssignal zu empfangen, einen zweiten Kern (82), eine zweite Wicklung (86), die um den zweiten Kern gewickelt ist, um ein Transformatorausgangssignal bereitzustellen, das im Wesentlichen ähnlich dem Übertragungsausgangssignal ist, sowie einen geerdeten Verbindungsleiter (90), der sich durch den ersten Kern (80) und den zweiten Kern (82) erstreckt, um von der ersten Wicklung (84) der Transformatoranordnung empfangene, transiente Gleichtaktsignale zu erden; Bereitstellen von Flankenimpulsen, welche steigende und fallende Flanken in einem digitalen Logiksignal anzeigen, an die erste Wicklung der Transformatoranordnung; periodisches Erzeugen von Aktualisierungsimpulsen mit einer Impulsbreite, die gleich einer Impulsbreite der Flankenimpulse ist, wobei die Aktualisierungsimpulse einen Gleichstrompegel des digitalen Logiksignals anzeigen; Bereitstellen der Aktualisierungsimpulse an die erste Wicklung der Transformatoranordnung; Empfangen eines Signals mit Flankenimpulsen und Aktualisierungsimpulsen an der zweiten Wicklung der Transformatoranordnung und Umwandeln des empfangenen Signals in ein digitales Ausgangslogiksignal, welches Relativpositionen von steigenden und fallenden Flanken in dem digitalen Logiksignal anzeigt.
Verfahren nach Anspruch 13, ferner umfassend einen Schritt des Verhinderns der Bereitstellung wenigstens eines Aktualisierungsimpulses an die erste Wicklung der Transformatoranordnung (38), nachdem ein Flankenimpuls bereitgestellt wurde.
Verfahren nach Anspruch 14, in welchem der Verhinderungsschritt das Verhindern eines Aktualisierungsimpulses in der Weise umfasst, dass dann, wenn die Aktualisierungsimpulse eine Periode von T aufweisen, ein Aktualisierungsimpuls zu einer Zeit t nach einer Flanke bereitgestellt wird, wobei T < t < 2T ist.
Verfahren nach Anspruch 13, in welchem der Bereitstellungsschritt das Bereitstellen der Aktualisierungsimpulse mit wenigstens drei Logikpegeln umfasst, und zwar mit einem ersten Pegel, der eine steigende Flanke anzeigt, einem zweiten Pegel, der eine fallende Flanke anzeigt, und einem dritten Pegel, der weder eine steigende Flanke, noch eine fallende Flanke anzeigt.