DE69838468T2 - Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität - Google Patents

Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität Download PDF

Info

Publication number
DE69838468T2
DE69838468T2 DE69838468T DE69838468T DE69838468T2 DE 69838468 T2 DE69838468 T2 DE 69838468T2 DE 69838468 T DE69838468 T DE 69838468T DE 69838468 T DE69838468 T DE 69838468T DE 69838468 T2 DE69838468 T2 DE 69838468T2
Authority
DE
Germany
Prior art keywords
source
layer
optical filter
edge
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69838468T
Other languages
English (en)
Other versions
DE69838468D1 (de
Inventor
Ping Palo Alto Mei
Rene A. Sunnyvale Lujan
James B. Los Altos Boyce
Christopher L. Mountain View Chua
Michael G. Mountain View Hack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of DE69838468D1 publication Critical patent/DE69838468D1/de
Application granted granted Critical
Publication of DE69838468T2 publication Critical patent/DE69838468T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02165—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors using interference filters, e.g. multilayer dielectric filters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/94—Laser ablative material removal

Description

  • Die vorliegende Erfindung bezieht sich auf Prozesse zur Herstellung von Dünnfilmstrukturen. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Ausbildung eines Dünnfilmtransistors, in dem sowohl die Source- als auch die Drain-Elektroden so ausgebildet sind, dass diese nicht irgendeinen Abschnitt des Transistorkanals überlappen, wodurch parasitäre Kapazität und Durchwirkspannung verringert oder vermieden werden.
  • Bei einer typischen Transistorstruktur mit untenliegendem Gate wird ein metallisches Gatematerial auf einem Substrat ausgebildet. Das Substrat ist für ultraviolettes Licht (UV) transparent, während das Gatemetall undurchlässiges für derartiges Licht ist. Über dem Gatemetall wird eine dielektrische Schicht ausgebildet und eine Schicht von aktivem Material, in der ein Kanal auszubilden ist, wird über der dielektrischen Schicht abgeschieden. Die Schicht aus aktivem Material kann beispielsweise intrinsisches, hydrogeniertes, amorphes Silicium (a-Si:H) sein oder ein ähnliches Material. Eine Passivierungsschicht aus Nitrid, aus der nachfolgend eine Insel ausgebildet wird, wird über der Schicht des aktiven Materials ausgebildet. Jede dieser zusätzlichen Schichten ist im Allgemeinen ebenso für UV-Licht transparent. Als Nächstes wird eine Schicht aus Fotolack über der Passivierungsschicht abgeschieden. Daraufhin wird UV-Licht durch das Substrat, die dielektrische Schicht, die Schicht aus aktivem Material, und die Passierungsschicht geleitet, wo dieses schließlich den Fotolack belichtet, mit der Ausnahme dort, wo das UV-Licht durch das Gatemetall abgeblockt wird. Daraufhin wird der Fotolack dort, wo dieser mit UV-Licht belichtet worden ist, entwickelt. Der gemusterte Fotolack wird als eine Maske verwendet, um die Passierungsschicht aus Nitrid in allen Gebieten zu ätzen, außer dort, wo die Belichtung des Fotolacks durch das Gatemetall blockiert wurde, (mit der Ausnahme von geringfügiger seitlicher Ätzung). Auf diese Weise wird eine Passivierungsinsel als Nitrid ausgebildet, die durch die Gate-Elektrode festgelegt ist. Daher wird dieser Teil der Struktur als "selbst ausgerichtet" bezeichnet.
  • Daraufhin wird eine Kontaktschicht, beispielsweise ein a-Si:H, das als n+ dotiert wird, über den verschiedenen Schichten abgeschieden. Daraufhin wird Lithografie oder ein ähnlicher Prozess angewendet, um einen Abschnitt der Kontaktschicht zu entfernen, der in etwa über dem Gatemetall liegt. Da es schwierig ist, dotiertes a-Si:H über dem intrin sischen a-Si:H zu ätzen (d.h. das erstere zu entfernen, aber nicht das letztere), wird die obenliegende Passivierungsinsel als die Ätzbarriere verwendet, um die Source- und Drain-Elektroden auszubilden. Die endgültige Struktur wird in 1(a) und 1(b) gezeigt, in der ein Dünnfilmtransistor (TFT) 10 aus einem Substrat 12, auf dem Substrat 12 ausgebildetem Gatematerial 14, dielektrischer Gateschicht 16, aktiver Schicht 18, oberer Passivierungsinsel 20, Drain-Elektrode 22 und Source-Elektrode 24 besteht. Aufgrund der vorstehend erwähnten Schwierigkeit, die Ätzung zwischen dotiertem a-Si:H und intrinsischem a-Si:H gezielt zu steuern, wird das dotierte a-Si:H nur so weit dotiert, wobei eine bestimmte Menge von dotiertem a-Si:H zurückgelassen wird, das die Passivierungsschicht 20 überlappt, wie in den Gebieten 28 und 30 gezeigt. Daher ist dieser Teil der Struktur nicht selbst ausgerichtet.
  • Wenngleich das Zurücklassen der Überlappungen 28 und 30 das Problem des Ätzens durch die gedopte a-Si:H in die intrinsische hinein a-Si:H behebt, gibt es mehrere Gründe, möglichst viel der Kontaktschicht zu entfernen, die über dem Gatemetall liegt. Erstens ist die elektrische Isolation zwischen den Source- und Drain-Elektroden umso besser, je größer der Spalt 26 zwischen denselben ist. Zweitens wird die Länge des Kanals des Transistors durch Leistungseigenschaften des Transistors, Materialien und andere Parameter vorgegeben. Die Überlappungen 28 und 30 bewirken, dass der Kanal länger ist als ansonsten notwendig, was wiederum die Verringerung der Größe der Gesamtstruktur begrenzt. Eine derartige Lange kann 5 oder mehr Mikrometer (μm) für sowohl den Kanal 26 als auch die Source-Überlappung 28 und die Drain-Überlappung betragen, gesamt somit 15 μm oder mehr. Sehr konkurrenzfähige Dünnfilm-Sensorzelien mit aktiver Matrix können heutzutage in der Größenordnung von 50 μm oder kleiner einschließlich über den Fotosensor, elektrische Verbindungen, etc. sein. Daher macht ein Reduzieren der Überlappung die Länge des Transistors kleiner, wodurch mehr Raum für Detektormaterial in der Zelle und/oder mehr Zellen in einem Feld einer gegebenen Größe geschaffen werden kann.
  • Schließlich, und wahrscheinlich von größter Bedeutung, wird eine parasitäre Kapazität zwischen dem Elektrodenmaterial für Source/Drain und dem Gatematerial dort eingeführt, wo diese miteinander überlappen. Die parasitäre Kapazität wird in der schematischen Darstellung der 2 veranschaulicht, die eine Zelle 50 entweder für eine Anzeige oder für Erfassung ist. Die Zelle 50 ist mit dem TFT 52 ausgestattet, der als ein Schalter zur Adressierung der Zelle arbeitet. Das Gate 54 des TFT 52 ist mit einer Gateleitung 60 verbunden und die Drain 56 des TFT 52 ist mit einer Datenleitung 62 verbun den. Die Source 58 des TFT 52 ist entweder zu einer Sensoreinrichtung (wie etwa einem p-i-n-Fotodetektor, nicht gezeigt) oder einer Anzeigeeinrichtung (wie etwa einer Flüssigkristall-Schichtstruktur, nicht gezeigt) verbunden, wobei beide Einrichtungen allgemein als Bildelement 66 bezeichnet werden.
  • Die in 1(a) gezeigten Überlappungen 28 und 30 bewirken tatsächlich eine parasitäre Kapazität zwischen der Source und dem Gate, die durch den Kondenstor 64 veranschaulicht wird. Die parasitäre Kapazität bedingt eine Spannungsdurchwirkung auf die Bildelementelektrode, die ein Flickern des Bildes verursacht (Ungenauigkeit in dem EIN-zu-AUS-Übergang) und ein Festhaften (Ungenauigkeit in dem AUS-zu-EIN-Übergang) im Falle einer Anzeigeeinrichtung. Im Fall einer Sensoreinrichtung bedingt die parasitäre Kapazität ein Ausleserauschen. Da weiterhin die Überlappung von Zelle zu Zelle über das Feld hinweg variieren kann (beispielsweise aufgrund von Variationen in dem Substrat, Auflösung der Lithografie, etc.) kann die Spannungsdurchwirkung in ähnlicher Weise von Zelle zu Zelle variieren.
  • 3 veranschaulicht eine Anzahl von ungünstigen Konsequenzen von parasitärer Kapazität und Spannungsdurchwirkung. In der 3 wird die Spannung Vg auf dem Gate 54 und die Spannung Vd auf der Drain 56 des TFT 52 zu den Zeiten t1 bis t5 gezeigt. In der 3 wird ebenfalls die aktuelle Spannung Vpix an dem Bildelement 66 als eine ausgezogene Linie und die ideale Spannung Videal am Bildelement 66 als gestrichelte Linie gezeigt. Zum Zeitpunkt t1 ist die Spannung auf der Datenleitung 62 hoch (typischerweise 5 bis 10 Volt). Die Spannung auf der Gateleitung 60 ist jedoch tief (typischerweise 0 Volt). Dementsprechend ist der Kanal des TFT 52 gesperrt, die Spannung kann nicht zwischen der Datenleitung 62 und dem Bildelement 66 durchfließen und, beispielsweise, in dem Fall einer typischen rückseitenbeleuchteten Flüssigkristallanzeige ist das Bildelement undurchlässig, oder AUS.
  • Zum Zeitpunkt t2 verbleibt die Spannung auf der Datenleitung 62 hoch, aber die Spannung auf der Gateleitung 60 ändert sich von tief zu hoch (typischerweise 10 bis 15 Volt). Der Kanal des TFT 52 wird dementsprechend geöffnet. Dies bedingt die Anwendung der Spannung von der Datenleitung 62 auf das Bildelement 66, wodurch das Bildelement 66 transparent wird, oder AN im Fall einer rückseitenbeleuchteten Anzeige. Das Bildelement 66 weist typischerweise ein bestimmtes Ausmaß von inhärenter Kapazität auf, die als Cpix angegeben ist. Aufgrund der Architektur eines integrierten TFT und der Bildelementstruktur besteht typischerweise weiterhin eine Überlappung zwischen der Source- Elektrode des TFT 52 und einer Elektrode des Bildelements. Dies bedingt eine Kapazität Cs zwischen der Source und dem Bildelement, die parallel zu Cpix ist. Wie vorstehend ausgeführt, besteht jedoch ebenso eine Kapazität zwischen der Source 58 und dem Gate 54 aufgrund der Überlappung 30 (1(a)). Das Gate 54 ist mit der Gateleitung 60 verbunden, während die Source 58 mit einer Elektrode des Bildelements 66 verbunden ist. Dies wird durch die Kapazität Cgs zwischen der Gateleitung 60 und dem Bildelement 66 dargestellt, die in 2 gezeigt ist. Daher ist zwischen Zeitpunkt t2 und Zeitpunkt t3 die Spannung an dem Bildelement 66 wie vorgesehen.
  • Zum Zeitpunkt t3 wird die Spannung auf der Gateleitung 60 auf tief geschaltet. Die Ladung in dem Kanal des TFT 52 wird dadurch abgebaut. Zu diesem Zeitpunkt besteht jedoch eine Differenz im Potenzial über Cgs, die dafür sorgt, dass ein Teil der in Cpix gespeicherten Ladung zu Cgs umverteilt wird, was einen Spannungsabfall ΔVp bedingt, der als Durchwirkspannung bezeichnet wird. Zum Zeitpunkt t4 ist die Spannung auf der Datenleitung 62 tief und die Spannung auf der Gateleitung 60 wird von tief auf hoch geschaltet. Dies öffnet wiederum den Kanal des TFT 52. Da die Spannung auf der Datenleitung 62 tief ist, werden jedoch die Kapazitäten Cpix, Cs und Cgs auf das Leitungsniveau der Datenleitung 62 entladen, wodurch das Bildelement 66 zu AUS geschaltet wird. Zum Zeitpunkt t5 ist sowohl die Spannung auf der Gateleitung 60 als auch auf der Datenleitung 62 tief. Es besteht jedoch wiederum eine Differenz im Potenzial über Cgs, die dafür sorgt, dass Ladungsumverteilung von Cgs auf das Bildelement 66 stattfindet, was einen weiteren Durchwirk-Spannungsabfall von ΔVp verursacht.
  • Idealerweise sind die Spannungen im Zustand AUS und Zustand AN konstant, wie in der gestrichelten Linie für Videal gezeigt wird. Die parasitäre Kapazität, die durch die Überlappung der Source-Elektrode mit der Gate-Elektrode beigetragen wird, schließt jedoch ein Erreichen dieser idealen Reaktion aus. Zum Zeitpunkt t3, wenn die Gate-Spannung von hoch auf tief wechselt, tritt statt dessen ein Spannungsabfall von dem durch die Datenleitung 62 festgelegten Wert auf. Im Fall einer Anzeigevorrichtung bedingt die Durchwirkspannung das vorstehend erwähnte "Bildflickern" (Helligkeitsvariation im AUS-zu-AN-Zustand). In ähnlicher Weise verbietet die Durchwirkspannung zum Zeitpunkt t5 ein klares Entladen von Cpix und Cs, was das vorstehend erwähnte "Bildkleben" bedingt (restliche Spannung und daher Transmission von Licht durch das Anzeigebildelement vom EIN-zu-AUS-Zustand).
  • In ähnlicher Weise bedingen bei der Anwendung der Zelle 50 auf Sensoranwendungen die verschiedenen Kapazitäts- und Durchwirkspannungsprobleme, wie vorstehend erörtert, ein Sensorrauschen. Das bedeutet, dass Durchwirkspannung von der Gateleitung 60 durch Cgs sich zu der Spannung addiert, die von dem Bildelement 66 ausgelesen wird, wodurch ein Signalfehler eingeführt wird.
  • Das Ausmaß der Durchwirkspannung ist eine Funktion des Niveaus der Datenleitungsspannung, ausgedrückt durch ΔVp ∝ f(Cpix, Cgs)·Vd
  • Wenn sich Vd beispielsweise bei Grauwertanwendungen ändert, variiert daher die Durchwirkspannung, was wiederum die Bildelementreaktion von der, die bei Vd erwartet wird, ändert. Dies bedeutet, dass die Grauwertsteuerung sowohl für Anzeige- wie Erfassungsapplikationen nicht gleichmäßig ist.
  • Es wurden verschiedene Vorgehensweisen im Stand der Technik verfolgt, um zu versuchen, den Problemen der parasitären Kapazität und der Durchwirkspannung zu begegnen. In einer Vorgehensweise wurde Ionenimplantierung verwendet, um die Source- und Drain-Elektroden in derselben Schicht auszubilden, wie der Kanal. Die Ionen wurden von der oberen Fläche her unter Verwendung der Passivierungsinsel als eine Maske eingebracht. Die Ionenimplantierung bedingt jedoch strukturellen Schaden an den Stellen der Implantierung. Es wurde Wärmebehandlung angewandt, um diesen Schaden zu beheben. Es wurde Laserwärmebehandlung, im Gegensatz zu der normalen Wärmebehandlung, verwendet, um das Ausdiffundieren von Wasserstoff zu verringern, das ansonsten die Kanalleitfähigkeit zerstören würde. Der Laserstrahl wurde von der Substratseite her in die Struktur eingegeben und die Gate-Elektrode wurde als eine Maske verwendet, um die Source- und Drain-Elektroden auszubilden. Der von der Substratseite der Struktur her eingebrachte Laserstrahl ist jedoch nicht in der Lage, das dem Kanal am Nächsten liegende Material wärmezubehandeln, da dieses durch die Kanten der Gate-Elektrode abgeschattet wird. Daher verbleibt zwischen der Source und dem Kanal und dem Gate und dem Kanal beschädigtes Material zurück.
  • Bei einer anderen Vorgehensweise wird eine Struktur, wie vorstehend beschrieben, ausgebildet. Daraufhin wird eine Schicht aus Chrom über der a-Si:H-Schicht der Source/Drain-Elektrode abgelagert. Es wird angenommen, dass dieses in der Bildung von Chromsilicid resultiert. Dieses Material kann daraufhin selektiv geätzt werden, ohne die darunterliegende intrinsische a-Si:H-Kanalschicht zu beschädigen. Die Ätzung wird bis unter die Deckfläche der Passivierungsinsel fortgeführt. Es gibt jedoch zwei Probleme bei dieser Vorgehensweise. Erstens resultiert eine Überlappung zwischen Source/Drain und Gate, ähnlich zu derjenigen, die unmittelbar vorstehend beschrieben wurde, die durch die Unterschiede in der Breite der Gate-Elektrode und der Passivierungsinsel verursacht wird. Diese Überlappung verbietet das vollständige Verhindern des Problems der parasitären Kapazität. Zweitens ist der Kontaktwiderstand von Chromsilicid sehr hoch. Dies ist trotz Bemühungen so, die Schicht für verbesserte Leitfähigkeit zu dotieren.
  • Bei noch einer weiteren Vorgehensweise wird selektives Ätzen vorgeschlagen durch Einsatz von negativem Fotolack (bei dem das belichtete Material widerstandsfähig gegen das Ätzen ist). Es wird eine Struktur hergestellt, wie vorstehend beschrieben. Aktiver Fotolack wird über der a-Si:H-Source/Drain-Elektrodenschicht abgelagert. Die Struktur wird unter Verwendung der Gate-Elektrode als eine Maske von unten her belichtet. Die Struktur wird geätzt, wodurch der nicht belichtete Abschnitt, der über der Gate-Elektrode liegt, entfernt wird. Vorausgesetzt, dass die Struktur für eine ausreichende Zeit geätzt werden kann (was die Dicke der Source/Drain-Elektrodenschicht festlegt), kann seitliches Ätzen angewandt werden, um das Material zu entfernen, das ansonsten eine Überlappung mit der Gate-Elektrode ausbilden würde. Diese Vorgehensweise scheint jedoch eine Kanaldicke oberhalb der optimalen Dicke für den TFT erfordern, um Überätzen in die Kanalschicht zu vermeiden.
  • JP61187369A und JP62205664A (Patent Abstract of Japan) beschreiben die Herstellung eines Dünnfilmtransistors.
  • JP6210075A (Patent Abstract of Japan) beschreibt ebenso die Herstellung eines Dünnfilmtransistors. Ein Licht abdeckender Film wird über einem lichtdurchlässigen Isolationsfilm ausgebildet.
  • JP-A-5-275 452 offenbart ein Verfahren zur Herstellung eines Dünnfilmtransistors, wobei eine Maske durch Rückseitenbeleuchtung gemustert wird, gefolgt von Laserdotierung.
  • Dementsprechend besteht ein Bedarf im Stand der Technik für eine verbesserte Dünnfilm-Transistorstruktur und für einen Herstellprozess derselben, der eine Überlappung zwischen den Source- und Drain-Elektroden auf der einen Seite und der Gate-Elektrode auf der anderen Seite vermeidet. In einem Feld derartiger Strukturen, in dem die TFTs-Bildelemente schalten, würde eine derartige Struktur eine erheblich verbesserte Geräte leistung bereitstellen durch Vermeiden von parasitärer Kapazität und Durchwirkspannung zwischen der Source-Elektrode und dem Bildelement. Variationen in der Gerätegeometrie und der Leistung von Zelle zu Zelle können ebenso erheblich verringert werden. Ebenso können die Gerätegeometrien verkleinert werden.
  • Gemäß der vorliegenden Erfindung, wie sie in den Ansprüchen festgelegt ist, wird ein verbessertes Verfahren zur Herstellung eines Dünnfilmtransistors bereitgestellt, der keine Überlappung zwischen den Elektroden aufweist. Die parasitäre Kapazität und die Durchwirkspannung zwischen der Source-Elektrode und der Gate-Elektrode werden in dieser Struktur stark verringert oder vermieden.
  • Es ist das Ziel der vorliegenden Erfindung, eine Dünnfilm-Transistorstruktur und Verfahren der Herstellung insbesondere in Bezug auf Verringern oder Vermeiden von parasitärer Kapazität und Durchwirkspannung zwischen der Source-Elektrode und der Gate-Elektrode der Einrichtung zu verbessern. Dieses Ziel wird durch Bereitstellen eines Verfahrens zur Ausbildung einer Halbleiterstruktur gemäß den Ansprüchen erreicht.
  • Die in der vorliegenden Erfindung bereitgestellten Merkmale schließen ein: Verringerung von Bildflickern und Festkleben der Anzeige, verringertes Ausleserauschen von bilderfassenden Anwendungen, und verbesserte Grauwertleistung sowohl für Anzeige- als auch Bilderfassungsapplikation. Die Erfindung ermöglicht es ebenso, die Dimensionen von TFT-Bildelementschaltern zu verkleinern.
  • Eine vollständigere Würdigung der Erfindung und viele der innenliegenden Vorteile derselben, wird man sofort erhalten und verstehen durch Bezug auf die nachfolgende eingehende Beschreibung und die beiliegenden Zeichnungen, in denen ähnliche Bezugsziffern ähnliche Elemente zwischen den verschiedenen Zeichnungen bezeichnen. Die nachfolgend kurz beschriebenen Zeichnungen sind nicht maßstäblich.
  • 1(a), 1(b) und 1(c) sind jeweils eine Querschnittsansicht, eine abgeschnittene Ansicht und eine Draufsicht auf einen Dünnfilmtransistor gemäß dem Stand der Technik.
  • 2 ist eine schematische Darstellung einer Zelle eines Feldes von derartigen Zellen, die einen Dünnfilmtransistor und ein Bildelement gemäß dem Stand der Technik einschließt.
  • 3 ist eine Veranschaulichung von verschiedenen Spannungen innerhalb der in 2 gezeigten Zelle, als eine Funktion der Zeit.
  • 4(a) und 4(b) sind jeweils eine Querschnittsansicht und eine Draufsicht eines TFTs gemäß der vorliegenden Erfindung in einem anfänglichen Zustand im Prozess dessen Herstellung.
  • 5(a) und 5(b) sind jeweils ein Querschnitt und eine Draufsicht eines TFT gemäß der vorliegenden Erfindung in einem Zwischenzustand in dem Herstellungsprozess desselben.
  • 6 ist eine Querschnittsansicht eines TFT gemäß der vorliegenden Erfindung, der einem Laserdotierungsprozess während seiner Herstellung unterzogen wird.
  • 7 ist ein Querschnitt eines Abschnitts einer optischen Filterinsel gemäß der vorliegenden Erfindung.
  • 8 ist ein Graph der Reflexion einer optischen Filterinsel als Funktion der Anzahl der Schichtpaare, die diese Insel aufbauen.
  • 9(a) und 9(b) sind Graphen der Reflexion über einen Wellenlängenbereich jeweils für eine modellierte und eine tatsächliche optische Filterinsel.
  • 10(a) und 10(b) sind jeweils Querschnitt und Draufsicht eines TFT gemäß der vorliegenden Erfindung in einem Zustand der Herstellung vor der Fertigstellung.
  • 11(a), 11(b) und 11(c) sind jeweils Querschnitt, Draufsicht und Innenansicht eines fertiggestellten TFT gemäß der vorliegenden Erfindung.
  • 12 ist ein Graph, der die Ergebnisse eines Experiments zeigt, das die Dotierungseffizienz misst als Funktion der Energiedichte des dotierenden Lasers für einen Laserdotierungsprozess gemäß der vorliegenden Erfindung zeigt.
  • 13 ist ein Graph der Dotierungstiefe als eine Funktion der Energiedichte des dotierenden Lasers für einen Laserdotierungsprozess gemäß der vorliegenden Erfindung.
  • 14 zeigt die Übertragungseigenschaften für einen selbstausgerichteten TFT, wir er durch die vorliegende Erfindung gelehrt wird, der eine Kanallänge von ungefähr 10 μm aufweist.
  • 15 zeigt die Übertragungseigenschaften eines selbstausgerichteten TFT, wie er durch die vorliegende Erfindung gelehrt wird, der eine Kanallänge von ungefähr 3 μm aufweist.
  • 16 ist ein Vergleich der Mobilität gegen die Kanallänge eines TFT, wie er gemäß dem Stand der Technik hergestellt wird und wie er gemäß der vorliegenden Erfindung hergestellt wird.
  • 17(a) und 17(b) zeigen die Ausgangscharakteristik des TFT jeweils mit Kanallängen von 10 μm und 3 μm.
  • 18 ist ein Graph der Gate-Spannung gegen den Source/Drain-Strom für TFTs, der einen Zwischenraum, Δx, zwischen den Source/Darain-Elektroden und der optischen Filterinsel von 1, 3 und 5 μm aufweist.
  • 19 zeigt einen Vergleich des Kontaktwiderstandes der Elektroden, wie sie durch die vorliegende Erfindung gelehrt werden, zu dem herkömmlich bekannten.
  • 20 zeigt die Ergebnisse eines Experiments, das die Übertragungseigenschaft für a-Si:H TFTs, laserbehandelt, mit Kanallängen von 3, 5 und 10 μm mißt.
  • 21 ist eine Querschnittsansicht eines TFT gemäß der vorliegenden Erfindung.
  • Mit Bezug auf 4(a) und 4(b) werden nun die Schritte eines Herstellprozesses gemäß einer Ausführung der vorliegenden Erfindung zusammen mit einer Beschreibung der sich ergebenden TFT-Struktur 100 bereitgestellt. Anfänglich ist eine Anzahl von Herstellungsschritten für den TFT gemäß der vorliegenden Erfindung gleich zu denen eines herkömmlichen Prozesses. Insbesondere wird eine Metall-Gateschicht, beispielsweise Chom, TiW, MoCr, etc. 400 bis 1000 Å, für eine Kanallänge von 3 bis 15 μm auf einem transparenten Substrat 104, wie etwa Glas (z.B. Corning 1737 von Corning Glass, Japan), Quarz, etc. durch Aufspritzablagerung und Standardlithografietechniken und nassem Ätzen ausgebildet. Die Metall-Gateschicht wird durch im Stand der Technik bekannte Prozesse gemustert, um die Metall-Gate-Elektrode 102 auszubilden.
  • Über der Gate-Elektrode 102 wird eine dielektrische Gateschicht 106 aus Siliciumnitrid durch plasmaverbesserte chemische Abscheidung bei 350°C mit einer Dicke von ungefähr 300 Å ausgebildet. Auf der dielektrischen Gateschicht 106 wird eine intrinsische a-Si:H-Schicht 108 von ungefähr 500 Å bei ungefähr 275°C abgeschieden, die den Kanal des TFT ausbilden wird. Daraufhin wird eine optische Filterschicht 110 auf der intrinsischen a-Si:H-Schicht 108 abgeschieden. Die optische Filterschicht 110 ist ein Stapel von Unterschichten mit genau eingestellten Dicken und Zusammensetzungen. Die Bedeutung und spezifischen Einzelheiten der optischen Filterschicht 110 werden weiterhin nachstehend erörtert. Für die Abscheidung von jeder dieser Schichten wird die plasmaverbesserte chemische Dampfabscheidung (Plasma Enhanced Chemical Vapor Deposition: PECVD) angewandt. Die Struktur, die an dieser Stelle des Prozesses vorliegt, ist im Querschnitt in 4(a) und in der Draufsicht in 4(b) gezeigt (die Schichten 106, 108 und 110 sind transparent).
  • Mit weiterem Bezug auf die 5(a) und 5(b) wird als Nächstes eine selbst ausgerichtete optische Filterinsel 112 aus der optischen Filterschicht 110 ausgebildet. Über der optischen Filterschicht 110 wird eine Schicht aus Fotolack (nicht gezeigt) abgeschieden. Diese Fotolackschicht wird durch Rückseitenbelichtung (d.h. durch das Substrat 104) gemustert. Die metallische Gate-Elektrode 102 ist für das Licht, das für die Belichtung des Fotolacks verwendet wird, undurchlässig und dient daher als eine Belichtungsmaske. Wie nachfolgend erörtert, ist die optische Filterschicht 110 für das Licht, das für die Belichtung des Fotolacks verwendet wird, relativ transparent, und daher wird der Fotolack belichtet außer dort, wo dieser über der metallischen Gate-Elektrode 102 vorhanden ist. Unter Verwendung eines Entwicklers wird der Fotolack von der Oberseite her entwickelt und die optische Filterschicht 110 wird mit einem gepufferten HF-Ätzmittel geätzt, um die Insel 112 auszubilden.
  • Laserdotierung ist ein Prozess zum Dotieren von Halbleitermaterialien, der Laserabtragung verwendet, um relativ energetische Dotierungsatome zu erzeugen. Es wird ein Laserpuls auf eine halbtransparente Quellschicht gerichtet, die die zu dotierende Spezies enthält (diese Schicht kann gemustert sein, und kann vom n-Typ, wie etwa PSi oder vom p-Typ, wie etwa BSi sein). Die Quellschicht wird in enge Nachbarschaft zu dem Substrat gebracht. Während der Anwendung des Laserstrahls werden Dotierungsatome in der Quellschicht angeregt. Weiterhin schmilzt der Laserstrahl die Oberflächenschicht des Substrats in dem zu dotierenden Gebiet kurzzeitig und örtlich auf. Während dieser kurzen Schmelzdauer werden angeregte Atome in die geschmolzene Oberflächenschicht des Substrats eingebracht. Wenn sich die geschmolzene Schicht verfestigt, sind die Dotierungsatome in der Schicht verteilt und elektrisch aktiviert. Da der Hochtemperaturzyklus während des Dotierungsprozesses kurz ist, etwa einige zehn Nanosekunden, ist diese Technik mit der Herstellung bei niedriger Temperatur kompatibel, was bei der Herstellung eines a-Si:H TFT besonders wichtig ist.
  • Mit nachfolgendem Bezug auf die 6 wird die Laserdotierung vorangebracht, indem zuerst ein Quellfilm 114 in die Nachbarschaft der oberen Fläche 116 der a-Si:H-Schicht 108 gebracht wird. Der Quellfilm 114 ist typischerweise eine Phosphor- und Siliciumlegierung, um ausgewählte Gebiete der a-Si:H-Schicht 108 für den n-Typ zu dotieren. Der Quellfilm 114 wird gleichförmig über einer Seite des Trägers 118 verteilt, der für den Laserstrahl transparent ist, wie etwa Glas oder Quarz. Der Träger 118 mit dem Quellfilm 114 wird in enger Nachbarschaft zu der oberen Fläche 116 angeordnet, wobei der Quellfilm 114 der oberen Fläche 116 gegenüber liegt. Der Zwischenraum 120 zwischen dem Quellfilm 114 und der oberen Fläche 116 wird mindestens gleich der Dicke 122 der Insel 112 sein, beispielsweise ungefähr 0,5 mm, kann aber bis zu mehreren Millimetern sein. Abstandselemente 124 und/oder die Insel 112 bestimmen die Größe des Zwischenraums 120. Je kleiner der Zwischenraum zwischen dem Quellfilm 114 und der oberen Fläche 116 ist, desto größer wird, allgemein gesprochen, die Anzahl der Dotierungsatome sein, die in die a-Si:H-Schicht 108 eingebracht werden.
  • Nachdem der Quellfilm 114 geeignet angeordnet worden ist, wird ein Laserstrahl B von oben durch den Träger 118 auf ein Gebiet 126 des Quellfilms 114 gesichtet. Alternativ dazu kann man den Laser über die gesamte Schicht 114 hinweg rastern. Während dieses Prozesses trägt der Laser den Quellfilm 114 ab, wodurch angeregte Dotierungsatome in den Zwischenraum 120 freigegeben werden. Diese Atome können kinetische Energien von 100 eV oder größer aufweisen. Ein geeigneter Laser für diesen Prozess ist ein XeCl-Excimerlaser mit einer Wellenlänge von ungefähr 308 nm. Ein Beispiel eines Quellfilms 114 ist PSi, das auf den Träger 118 durch eine plasmaverbesserte chemische Dampfabscheidung bei ungefähr 250°C zu einer Dicke von ungefähr 100 Å abgeschieden werden kann.
  • Zusätzlich zum Abtragen des Quellfilms 114 schmilzt die Laserenergie ebenso diejenigen Abschnitte der oberen Fläche 116 auf, auf welche diese einfällt. Es ist wichtig, dass die Insel 112 mittels Interferenz reflektierend für den Laserstrahl B ist. Daher wird das Gebiet unter der Insel 112, nämlich der Kanal 130 durch den Laserstrahl nicht beschädigt. Unterhalb des Gebiets 126 gelangen jedoch Dotierungsatome in die Schicht 108, wodurch beispielsweise ein n+-dotiertes Sourcegebiet 132 und ein n+-dotiertes Draingebiet 134 ausgebildet wird. Das Erreichen von Material sehr nahe an dem Kanal wird hierdurch erreicht, was aufgrund der Kantenabschattung der Gate-Elektrode sonst nicht möglich ist.
  • Dies hebt ebenso einen wichtigen Aspekt der vorliegenden Erfindung hervor. Das Material, das die optische Filterschicht 110 ausbildet, muss relativ transparent für die Strahlung sein, die für die Belichtung des Fotolacks verwendet wird, der über der Schicht 110 abgeschieden ist (z.B. ungefähr 400 nm), wodurch die Insel 112 ausgebildet wird, während dieses gleichzeitig ebenso reflektierend für Laserlicht sein muss, das verwendet wird, um den Quellfilm 114 abzutragen und die obere Fläche 116 lokal aufzuschmelzen (z.B. ungefähr 308 nm).
  • Nachfolgend in Bezug auf 7 wird ein Abschnitt 135 der Insel 112 im Querschnitt gezeigt. Die Insel 112 (und somit die optische Filterschicht 110) kann aus einer Anzahl von Unterschichten aufgebaut werden, die in einem Stapel angeordnet sind. Ein Beispiel für einen derartigen Stapel sind die alternierenden Schichten 136 und 138, jeweils aus Siliciumdioxid und Siliciumnitrid. Wie gezeigt, wird Siliciumnitrid als die oberste Schicht ausgewählt, da dieses dem Einbringen von Dotierungen während des Laserdotierungsprozesses widersteht und somit einen verbesserten Schutz für das darunter liegende Material bereitstellt. Die unterste Schicht 114 wird ebenso aus Siliciumnitrid gewählt, für verbesserte Widerstandsfähigkeit gegenüber von Dotierung und optimierter Passivierung über dem a-Si:H-Kanal. Andere Materialsysteme, die für die vorliegende Anwendung geeignet sein können, schließen Si/SiO2, Si/Al2O3, SiO2/TiO2, etc. ein, wobei das wesentliche Merkmal drin besteht, dass zwischen zwei Schichten jedes Paares jede Schicht einen unterschiedlichen Brechungsindex aufweist. Ein Beispiel der resultierenden Struktur ist ein sogenannter verteilter Bragg-Reflektor (distributed Bragg reflector: DBR). Ein weiteres Beispiel wäre ein sogenannter DBR mit graduellem Index, wobei der Index des Materials sich als eine Funktion der Position in der Dickenrichtung des Materials ändert.
  • Sowohl der Typ des Materials als auch die Dicke von jeder Unterschicht spielen eine wichtige Rollte zur Realisierung einer selektiven Transmission und Reflexion, die für die optische Filterschicht 110 erforderlich ist. Idealerweise sollte die optische Dicke T von jeder Oxid- und Nitridschicht in der Größenordnung von Vielfachen von 1/4 der Wellenlänge des Laserstrahls B sein, mit der Form T = (1/4)(λ/η) + (m/2)(λ/η), wobei η der Brechungsindex des Materials und m eine positive ganze Zahl 1, 2, ..., ist, um optimale Reflexion durch Phasenübereinstimmung mit dem Strahl zu erreichen. Als ein Beispiel kann die Dicke der Oxidschicht 136 (1/4)(308 nm)(1/1,48) = 52 nm sein und die Dicke der Nitridschicht 138 kann (1/4)(308 nm)(1/2,1) = 36,7 nm sein, wobei 1,48 und 1,21 die Brechungsindizes jeweils von Siliciumdioxid und Siliciumnitrid sind. Die Dicke der untersten Nitridschicht 140 kann unterschiedlich zu den Dicken der anderen individuellen Schichten sein, beispielsweise in der Größenordnung von 60 bis 65 nm, um einen Phasenabgleich zu den darüber liegenden Paaren zu erreichen. Da das Material unter der untersten Schicht 140 ein a-Si:H ist, im Gegensatz zu SiO2 oder SiN, wird die Schicht 140 somit eine unterschiedliche Dicke als die darüber liegenden Schichten aufweisen, um Phasenabgleich zu erreichen.
  • Ein weiterer wichtiger Aspekt, um die selektive Reflexion und Transmission der optischen Filterschicht 110 zu erreichen, besteht in der Anzahl ihrer Unterschichten. Das richtige Ausmaß der Reflexion wird den unter der Insel 112 liegenden a-Si:H-Kanal schützen. 8 zeigt eine Simulation der Reflexion eines Laserstrahls bei 308 nm als eine Funktion der Anzahl der Oxid/Nitridschichtenpaare, die die optische Filterinsel 112 aufbauen. Gemäß der vorliegenden Ausführung wurde die erforderliche Reflexion als mindestens 80 % festgelegt. Wie in 8 gezeigt, kann diese Anforderung durch eine optische Filterschicht mit zwei Paaren erfüllt werden. Ein einziges Paar kann ebenso funktionieren, abhängig beispielsweise von der Laserleistung, etc.
  • Die 9(a) und 9(b) zeigen simulierte und gemessene optische Reflexionsspektren für eine optische Filterschicht 110 mit zwei Paaren jeweils. Wie ersichtlich, stimmt die Simulation gut mit tatsächlichen Daten überein. Unterschiede zwischen der simulierten und der gemessenen optischen Reflexion bestehen hauptsächlich aufgrund von (1) einer Annahme von vernachlässigbarer Dispersion (keine Änderung des Index für eine Änderung in λ) für die Simulation, und (2) aufgrund der Annahme einer gleichförmigen optischen Dicke für die individuellen Schichten. Die optische Filterschicht mit zwei Paaren 110 stellt eine Reflexion von 80 % bei 308 nm bereit, die ausreichend ist, um den a-Si:H-Kanal zu schützen. Die Transmission bei der UV-Wellenlänge von 400 nm ist ungefähr 80 %, was den rückseitigen, selbst ausgerichteten Lithografieprozess ermöglicht. Die gesamte Dicke der optischen Filterschicht mit zwei Paaren ist ungefähr 241 nm. Diese Dicke ist für einen standardmäßigen Nassätzprozess mit gepuffertem HF geeignet.
  • Da die vorgeschlagene Insel 112 aus standardmäßigem dielektrischem Material ausgebildet werden kann, kann diese schließlich als eine dielektrische Gateschicht verwendet werden. Daher ist die Insel 112 für TFT-Strukturen mit oberseitigem Gate ebenso nützlich wie für TFT-Strukturen mit bodenseitigem Gate.
  • Mit erneutem Bezug auf den Herstellungsprozess der Struktur 100 wird eine Plasmahydrogenierung bei 250°C für 5 bis 10 Minuten durchgeführt, um die Defekte zu passivieren, die durch das Laserdotieren in dem Sourcegebiet 132 und dem Draingebiet 134 eingebracht wurden.
  • Mit nachfolgendem Bezug auf die 10(a) und 10(b) wird daraufhin ein Durchbruch 142 (gezeigt in 10(b)) gemustert und geätzt, um die Gate-Elektrode 102 zu kontaktieren. Eine metallische Kontaktschicht (nicht gezeigt), beispielsweise TiW/Al, wird daraufhin auf dem Substrat abgeschieden. Diese Metallschicht wird daraufhin mittels standardmäßiger Lithografie und nasser Ätzung gemustert und geätzt oder durch sonst in der Technik bekannte Prozesse, um die Source-Elektrode 144 und die Drain-Elektrode 146 auszubilden. Der Abstand zwischen dem Rand der Metallelektroden 144, 146 und dem Rand der Insel 112, der mit Δx bezeichnet ist, kann bis zu 5 μm oder größer sein.
  • Mit nachfolgendem Bezug auf die 11(a) und 11(b) wird eine Passivierungsschicht aus Siliciumnitrid oder Siliciumdioxid 148 durch PECVD abgeschieden und gemustert, um die Breite der Struktur 100 festzulegen. Schließlich wird die Struktur 100 durch eine Siliciumätzung erhalten, die das gesamte a-Si:H außerhalb des Gebietes, das durch die Source-Elektrode 144, die Drain-Elektrode 146, den Gate-Durchbruch 114 und der gemusterten Passivierungsschicht 148 bedeckt ist, entfernt.
  • Ein übliches Problem bei Dünnfilmtransistoren besteht in dem Seitenwand-Leckstrom zwischen der Source und der Drain, der durch Fremdatome verursacht wird, die auf den Seitenwänden der Schicht 18 zurückgelassen sind. Bei einer herkömmlichen TFT-Struktur (1(a), (b), (c)) wird die Kanalbreite w durch die Breite der Source- und Drain-Elektroden 22, 24 festgelegt. Da jede dieser Elektroden eine Überlappung mit dem Kanal aufweist, kann die Seitenwand der aktiven Schicht bei 150 überätzt werden (1(b)), um den Leckstrom zu verringern. Der elektrische Kontakt zwischen dem Sourcegebiet und dem Kanal und dem Draingebiet und dem Kanal wird davon nicht berührt, da die a-Si:H-Schicht dort geschützt ist, wo diese mit den Source- und Drain-Elektroden überlappt.
  • Für das TFT-Verfahren gemäß der vorliegenden Erfindung würde jedoch diese Überätzung den elektrischen Kontakt zwischen dem Sourcegebiet und dem Kanal und dem Draingebiet und dem Kanal unterbrechen, da kein Schutz an dem Rand des Kontakts besteht (d.h. keine überlappenden Elektroden). Wie in 11(b) gezeigt, wird die Passivierungsschicht 148 so ausgebildet, dass diese sowohl die Source-Elektrode 144 als auch die Drain-Elektrode 146 überdeckt und somit die Zwischenräume zwischen diesen Elektroden und der optischen Filterschicht 112 überdeckt. Eine Überätzung kann daraufhin fortgeführt werden, ohne den elektrischen Kontakt zwischen dem Sourcegebiet 132 und dem Kanal 130 und dem Draingebiet 134 und dem Kanal 130 zu unterbrechen. Zusätzlich wird die Passivierungsschicht 148 geringfügig schmaler belassen (z.B. 2 bis 5 μm schmaler) in der Richtung der Breite w, als die optische Filterinsel 112, um Fehlausrichtung der lithografischen Maske zu vermeiden. Wenn die lithografische Maske über der optischen Filterinsel 112 falsch ausgerichtet ist, dann kann die Schicht 108 im Gebiet 152 nicht überätzt werden, wie in 11(c) gezeigt, da dieselbe in diesem Gebiet durch die Passivierungsschicht 148 abgedeckt sein kann. Daher kann ein Überätzungsgebiet 152 in der Schicht 108 bereitgestellt werden, um Fremdatome zu entfernen, die Anlass für einen Seitenwand-Leckstrom geben könnten.
  • Wie nachstehend mit Bezug auf 11(a) erkennbar ist, überlappen weder die Source-Elektrode 144 noch die Drain-Elektrode 146 des TFT 100 die Gate-Elektrode 102 dieser Struktur. Die Ränder der Source- und Draingebiete sind angrenzend an die Ränder des Kanals, und daher mit dem Kanal "selbst ausgerichtet". Die parasitäre Kapazität Cgs aufgrund der Überlappung des Sourcekontakts (und Drainkontakts) mit dem Gatekontakt wird vermieden und die Probleme der Durchwirkspannung werden behoben. Die Spannungseigenschaften eines Bildelements (wie etwa Bildelement 66 in der Anordnung der 2) können daher den idealen Eigenschaften, die durch das gestrichelte Videal der 3 gezeigt sind, gut angenähert werden. Eine Analyse der Strukturen, die gemäß den vorstehenden Lehren hergestellt wird, stützt diese Analyse.
  • Es wurden eine Anzahl von Arbeiten zur Laserdotierung durchgeführt. In einer dieser Arbeiten wurden 100 nm von a-Si:H auf einem Quarzsubstrat mittels chemischer Dampfabscheidung bei niedrigem Druck (low Pressure chemical vapor deposition: LPCVD) abgeschieden. Ein Phosphor-Dotierungsmaterial wurde von dem Substrat unter Verwendung eines XeCl-Excimer-Lasers abgetragen.
  • Die Dotierungseffizienz und Tiefe hängen von der Energiedichte der Laserdotierung ab. Der Diffusionskoeffizient von Phosphor in geschmolzenem Si beträgt ungefähr 10–4 cm2/s, was verglichen mit der Diffusionsrate der festen Phase von ungefähr 10–11 cm2/s sehr schnell ist. Da der Temperaturanstieg und -abfall in dem Siliciumfilm während und nach der Bestrahlung mit gepulstem Laser abrupt ist, findet die wirksame Dotierungsdiffusion hauptsächlich in der flüssigen Phase statt. Eine höhere Laserdotierungsenergie bedingt eine längere Schmelzdauer und eine tiefere Schmelztiefe, was zu einem höheren Dotierungspegel und einer tieferen Dotierungstiefe führt. 12 zeigt die Ergebnisse eines Versuchs, der die Dotierungseffizienz gegenüber der Laserdotierungsenergiedichte zeigt. Die Dotierungseffizienz steigt stark mit der Energie an, wenn die Energie die Oberflächen-Schmelzschwelle von Silicium von ungefähr 150 mJ/cm2 übersteigt. Bei einer Laserdotierungs-Energiedichte von 350 mJ/cm2 beträgt die äquivalente Dotierungsrate ungefähr 1,6 × 1014 Atome/cm2 pro Laserpuls. Ungefähr 1014 Atome/cm2 ist eine typische Dosierung, die erforderlich ist, um Source- und Draingebiete des TFT auszubilden.
  • In 13 ist die Dotierungstiefe als eine Funktion der Laserdotierungs-Energiedichte aufgetragen. Die Dotierungstiefe verhält sich ähnlich wie die Schmelztiefe als eine Funktion der Laserenergiedichte. Im Allgemeinen bewegt sich die Fest-zu-Flüssig-Grenz schicht zu der Oberfläche hin, während die Dotierung in der entgegengesetzten Richtung während der Härtung diffundiert. Im Ergebnis ist die Dotierungstiefe geringfügig flacher als die Schmelztiefe.
  • Es wurden mehrere selbst ausgerichtete TFTs des vorstehend beschriebenen Typs hergestellt. Die Kanallängen dieser Strukturen waren im Bereich von 3 bis 10 μm. Die gesamte Breite dieser Strukturen war in der Größenordnung von 15 μm. Die Laserdotierung wurde bei 230 bis 250 mJ/cm2 durchgeführt mit zwischen 10 und 100 Pulsen eines XeCl-Lasers. Der Zwischenraum Δx variierte zwischen 1 und 5 μm für diese Strukturen.
  • Für die Einrichtungen mit längerem Kanal wurden DC-Leistungsdaten beobachtet, die mit herkömmlichen TFTs vergleichbar sind. 14 zeigt die Übertragungseigenschaften für einen selbstausgerichteten TFT, wie er in der vorliegenden Erfindung gelehrt wird, der eine Kanallänge von ungefähr 10 μm aufweist. Die Laserdotierung wurde bei 250 mJ/cm2 mit 10 Pulsen durchgeführt. Bei einer Source-/Drainspannung von 10 Volt sind die Feldeffektmobilität, die Schwellspannung, der Abfall unterhalb der Schwellspannung und der Strom im ausgeschalteten Zustand ähnlich zu demjenigen des herkömmlichen a-Si:H TFTs.
  • 15 zeigt die Übertragungseigenschaften eines selbstausgerichteten TFTs gemäß der vorliegenden Erfindung, der eine Kanallänge von 3 μm aufweist. Wenn die Kanallänge verkleinert wird, werden im Allgemeinen der Leckstrom und der Abfall unterhalb der Schwelle vergrößert, und die Schwellspannung wird reduziert, wie gezeigt. Die Mobilität wird jedoch durch die Verkleinerung nicht verringert, was im Gegensatz zu der allgemeinen Auffassung steht, dass die scheinbare Mobilität für TFTs mit kurzem Kanal geringer ist im Vergleich zu derjenigen von. TFTs mit langem Kanal. Ein Vergleich der Mobilität in Abhängigkeit von der Kanallänge eines TFTs, wie er gemäß dem Stand der Technik hergestellt wird und wie er gemäß der vorliegenden Erfindung hergestellt wird, ist in 16 gezeigt. Die Daten für den TFT nach dem Stand der Technik folgen der allgemein bekannten Mobilitätskurve, die eine relativ geringe Mobilität für Einrichtungen mit kurzen Kanälen zeigt, aufgrund des großen Kontaktwiderstands, verglichen mit dem Kanalwiderstand. Das TFT-Verfahren gemäß der vorliegenden Erfindung zeigt eine viel höhere Mobilität bei kurzen Kanallängen, was anzeigt, dass der Kontaktwiderstand vernachlässigbar ist.
  • Die 17(a) und 17(b) zeigen die Ausgangseigenschaften von TFTs mit Kanallängen jeweils von 10 μm und 3 μm. Ein Stromzusammendrängen ist bei keiner Einrichtung er sichtlich, was einen qualifizierten Kontakt der Einrichtung anzeigt. Es wurde eine weitere Untersuchung des Kontakts durchgeführt durch Vergleich des Verhaltens im angeschalteten Zustand zwischen ähnlichen TFTs mit unterschiedlichem Δx. Wie in 18 gezeigt, beeinflusst die Größe von Δx in dem Bereich von 1 bis 5 μm das TFT-Verhalten nicht, was einen ausreichenden Blattwiderstand in den dotierten Gebieten für die Source- und Drain-Elektroden anzeigt. Daher ist eine genaue Ausrichtung für die Source- und Drain-Elektrode nicht kritisch erforderlich als Teil des laufenden TFT-Herstellungsprozesses.
  • Für die meisten Anzeigeanwendungen werden die Bildelemente des TFTs in dem linearen Gebiet betrieben. Der Kontaktwiderstand des TFT in dem linearen Gebiet wurde aus dem Inversen der Ausgangsleitfähigkeit bestimmt. Der Kontaktwiderstand ist der Schnittpunkt des Ausgangswiderstands der Einrichtung mit der Kanallänge von null. 19 zeigt einen Vergleich des Kontaktwiderstands der Elektroden gemäß der vorliegenden Erfindung und wie allgemein bekannt. Die TFTs der vorliegenden Erfindung und die herkömmlichen TFTs weisen ähnliche Kanaleigenschaften und Gate-Dielektrika auf. Im Ergebnis passen die Steigungen der geraden Linie mit den Daten der 19 zusammen und sind nahezu gleich. Der auf eine Kanalbreite von 1 μm normierte Kontaktwiderstand ist für die herkömmliche Elektrode und die laserbearbeitete Elektrode jeweils 16,2 und 0,76 MΩ·μm. Der geringe Kontaktwiderstand der laserdotierten Source und Drain bedingen einen a-Si:H-TFT mit kurzem Kanal von hoher Leistungsfähigkeit.
  • TFTs mit kurzem Kanal erleichtern Verbesserungen bei dem Füllfaktor für großflächige Anzeigen. Da der Strom im eingeschalteten Zustand des TFT proportional zum Verhältnis der Kanalbreite zu der Kanallänge ist, steht die Verbesserung im Füllfaktor in Beziehung zum Quadrat der Verringerung der Kanallänge für konstantes W/L (Verhältnis von Kanalbreite zu Länge). Bei den in 11(a) und 11(b) gezeigten, selbstausgerichteten Strukturen, kann die Kanallänge einfach verkleinert werden.
  • Es sind mehrere Faktoren für Anzeigeanwendungen von Interesse, wenn die TFT-Abmessungen verkleinert werden. Einer besteht in der Feldeffektmobilität für TFTs mit kurzem Kanal. Wie vorstehend erörtert, muss der Kontaktwiderstand viel kleiner sein als der Kanalwiderstand, um dieselbe Mobilität im TFT zu erhalten, wenn die Kanallänge verkleinert wird. 20 zeigt die Ergebnisse eines Versuchs, der die Übertragungseigenschaften der Einrichtung für laserbearbeitete a-Si:H-TFTs mit Kanallängen von 3, 5 und 10 μm vermisst. Es ist ersichtlich, dass der Sättigungsstrom für die 3 μm-Einrichtung ungefähr derselbe ist wie derjenige für die 10 μm-Einrichtung.
  • Ein weiteres Problem beim Verkleinern des TFTs betrifft Effekte des kurzen Kanals. Diese Effekte schließen die Verringerung der Schwellspannung, Vergrößerung des Stromes im ausgeschalteten Zustand, und Verkleinerung der Schärfe des Abfalls unterhalb des Schwellwerts. In 20 ist ersichtlich, dass geringe Verkleinerungen in dem Abfall unterhalb des Schwellwerts und der Schwellwertspannung stattfinden. Der Strom im ausgeschaltenen Zustand für die 3 μm-Einrichtung ist ungefähr 0,5 pA/μm, was für bestimmte Anzeigeanwendungen ausreichend klein ist.
  • Mit Bezug auf 21 stellt die vorliegende Erfindung gemäß den Ansprüchen zusammenfassend eine Halbleiterstruktur 200 bereit, die ein Gategebiet 202, das in einer ersten Ebene 204 ausgebildet ist, die einen ersten Gaterand 206 aufweist, der in der ersten Gate-Randebene 208 liegt und einen zweiten Gaterand 210, der in einer zweiten Randebene 212 liegt, wobei die erste Gate-Randebene 208 und die zweite Randebene 212 allgemein senkrecht zu der ersten Ebene 204 sind, ein Sourcegebiet 214, das einen ersten Sourcerand 216 aufweist, der in der ersten Gate-Randebene 208 derart liegt, dass der erste Sourcerand 216 dem Gategebiet 202 benachbart ist, dieses jedoch nicht überlappt, ein Draingebiet 218, das einen ersten Drainrand 220 aufweist, der in der zweiten Gate-Randebene 212 derart liegt, dass der erste Drainrand 220 benachbart ist zu dem Gategebiet 202, dieses jedoch nicht überlappt, und eine optische Filterinsel 222 umfasst, die zwischen dem Sourcegebiet 212 und dem Draingebiet 218 angeordnet ist.
  • Weiterhin kann die Struktur 200 mit einer Source-Elektrode 224 ausgestattet werden, die einen ersten Source-Elektrodenrand 226 aufweist, der in einer Ebene 228 liegt, die im Wesentlichen parallel zu der ersten Gate-Randebene 208 ist, wobei der erste Source-Elektrodenrand 226 von der ersten Gate-Randebene 208 um beispielsweise 5 μm beabstandet ist, und die weiterhin mit einer Drain-Elektrode 230 ausgestattet ist, die einen ersten Drain-Elektrodenrand 232 aufweist, der in einer Ebene 234 liegt, die im Wesentlichen parallel zu der zweiten Gate-Randebene 212 ist, wobei der erste Drain-Elektrodenrand 232 von der zweiten Gate-Randebene 212 beispielsweise um 5 μm beabstandet ist. Bei dieser Struktur überlappt weder die Source-Elektrode 224 noch die Drain-Elektrode 230 das Gategebiet 202.
  • Es wurden Materialeigenschaften und Geräteleistungsdaten beschrieben, die sich auf einen TFT beziehen, der mit einer Laserdotierungstechnik gemäß der vorliegenden Er findung hergestellt wurde. Der Laserdotierungsprozess stellt ein praktisches Verfahren bereit, um die Source- und Draingebiete für einen a-Si:H-TFT mit einer hohen Dotierungseffizienz auszubilden. Der Kontaktwiderstand der laserdotierten Source/Drain ist ungefähr 20-mal kleiner als derjenige der herkömmlich dotierten a-Si:H-Elektrode. Der geringe Kontaktwiderstand behält die Feldeffektmobilität des TFT aufrecht, wenn die Kanallänge verkleinert wird (geringe Effekte bei kurzen Kanälen wurden für 3 μm-Gerate beobachtet). Der Strom im ausgeschaltenen Zustand des 3 μm-TFT ist ausreichend klein, um die Anforderung für einen Bildelementschalter zu erfüllen.
  • Die aktive Schicht des vorstehend beschriebenen TFT ist undotiertes, intrinsisches a-Si:H. Die aktive Schicht kann jedoch dotiert werden, um gewünschte TFT-Leistungsdaten bereitzustellen.

Claims (7)

  1. Ein Verfahren zur Ausbildung einer Halbleiterstruktur, das die Schritte umfasst: Bereitstellen eines Substrats (104); Ausbilden einer Halbleiterschicht (108) über dem Substrat; Bereitstellen eines Lasers, der einen Laserstrahl (B) aussendet; Ausbilden einer optischen Filterinsel (112) über der Halbleiterschicht (108), wobei die optische Filterinsel (112) ein Interferenzfilter ist und aus einer optischen Filterschicht (110) durch Rückseitenbeleuchtung gemustert wird, so dass diese in Bezug auf eine Gate-Elektrode (102) auf dem Substrat (104) selbstausgerichtet ist, wobei das Interferenzfilter, das aus der optischen Filterschicht (110) gemustert wird, im Wesentlichen für Licht transparent ist, das während der Rückseitenbeleuchtung verwendet wird, wenn die optische Filterinsel (112) durch Muster der optischen Filterschicht (110) ausgebildet wird, und gleichzeitig im Wesentlichen reflektierend ist für den Laserstrahl (B), der für die Dotierung der Halbleiterschicht (108) verwendet wird; Bereitstellen eines Trägers (118), der für den Laserstrahl transparent ist; Ausbilden eines Quellfilmes (114) auf dem Träger (118), wobei der Quellfilm (114) Dotierungsatome umfasst; Anordnen des Trägers (118) mit dem Quellfilm (114) in enger Nachbarschaft zu der Halbleiterschicht (108), und Ausbilden eines Sourcegebiets (214) und eines Draingebiets (218) indem der Laserstrahl durch den Träger (118) auf den Quellfilm (114) gerichtet wird, um Dotierungsatome für die Dotierung der Halbleiterschicht (108) in einem Gebiet zu erzeugen, das nicht durch die optische Filterinsel (112) abgedeckt ist.
  2. Das Verfahren gemäß Anspruch 1, wobei die Gate-Elektrode (202) in einer ersten Ebene (204) ausgebildet wird und einen ersten Gaterand (206) aufweist, der in einer ersten Randebene (208) liegt, und einen zweiten Gaterand (210) aufweist, der in einer zweiten Randebene (212) liegt, wobei die ersten und zweiten Randebenen (208, 212) allgemein senkrecht zu der ersten Ebene (204) sind; das Sourcegebiet (214) einen ersten Sourcerand (216) aufweist, der in der ersten Randebene (208) liegt; das Draingebiet (218) einen ersten Drainrand (220) aufweist, der in der zweiten Randebene (212) liegt; und wobei die optische Filterinsel (222) mindestens 80 % durchlässig für Strahlung bei 400 nm ist und mindestens 80 % reflektierend für Strahlung bei 308 nm ist.
  3. Das Verfahren gemäß Anspruch 2, weiterhin umfassend den Schritt, eine isolierende Schicht (106) in körperlichem Kontakt mit dem Gategebiet (202) bereitzustellen, und wobei die Halbleiterschicht (108) sich in körperlichem Kontakt mit der ersten isolierenden Schicht (106) befindet, und die Source- und Draingebiete (214, 218) in der Halbleiterschicht (108) ausgebildet werden.
  4. Das Verfahren gemäß. Ansprüchen 2 oder 3, weiterhin umfassend den Schritt, eine Source-Elektrode (224) in elektrischer Verbindung mit dem Source-Gebiet (214) und eine Drain-Elektrode (230) in elektrischer Verbindung mit dem Draingebiet (218) auszubilden, wobei die Source-Elektrode (224) einen Source-Elektrodenrand (226) aufweist, der in einer Ebene liegt, die ungefähr parallel zu der ersten Randebene (208) ist, wobei der Source-Elektrodenrand (226) von der ersten Randebene (208) um nicht mehr als 5 μm beabstandet ist, und wobei weiterhin die Drain-Elektrode (230) einen Drain-Elektrodenrand (232) aufweist, der in einer Ebene liegt, die ungefähr parallel zu der zweiten Randebene (212) ist, wobei der Drain-Elektrodenrand (232) von der zweiten Randebene (212) um nicht mehr als 5 um beabstandet ist, und weiterhin derart, dass weder die Source- noch die Drain-Elektroden (224, 230) die Gate-Elektrode (202) überlappen.
  5. Das Verfahren gemäß einem der Ansprüche 1 bis 4, wobei die optische Filterinsel (222) mindestens aus einer ersten Schicht aus Material ausgebildet ist, das einen Brechungsindex η und eine optische Dicke T aufweist gemäß
    Figure 00230001
    wobei m eine positive ganze Zahl ist und λ die Wellenlänge des Lasers, der für Laserdotierung des Sourcegebiets (214) und des Draingebiets (218) verwendet wird.
  6. Das Verfahren gemäß einem der Ansprüche 1 bis 5, wobei die optische Filterinsel (222) ausgebildet ist, um weiterhin eine zweite Schicht aus Material einzuschließen, das einen unterschiedlichen Brechungsindex wie die erste Schicht aus Material aufweist.
  7. Das Verfahren gemäß einem der Ansprüche 1 bis 6, wobei die optische Filterinsel (222) mindestens aus einem Paar von alternierenden Schichten (138, 136) aus Siliciumnitrid und Siliciumdioxid ausgebildet wird.
DE69838468T 1997-09-10 1998-08-17 Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität Expired - Lifetime DE69838468T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US927023 1997-09-10
US08/927,023 US6107641A (en) 1997-09-10 1997-09-10 Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage

Publications (2)

Publication Number Publication Date
DE69838468D1 DE69838468D1 (de) 2007-11-08
DE69838468T2 true DE69838468T2 (de) 2008-01-17

Family

ID=25454048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838468T Expired - Lifetime DE69838468T2 (de) 1997-09-10 1998-08-17 Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität

Country Status (4)

Country Link
US (3) US6107641A (de)
EP (1) EP0902481B1 (de)
JP (2) JP4750236B2 (de)
DE (1) DE69838468T2 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
KR100266217B1 (ko) * 1997-11-20 2000-09-15 구본준; 론 위라하디락사 플리커 방지용 액정표시장치
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
KR100303446B1 (ko) 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
KR100284809B1 (ko) * 1999-03-18 2001-03-15 구본준 다결정실리콘 박막트랜지스터
US6876003B1 (en) 1999-04-15 2005-04-05 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device, method of manufacturing transparent conductor film and method of manufacturing compound semiconductor light-emitting device
US6545291B1 (en) * 1999-08-31 2003-04-08 E Ink Corporation Transistor design for use in the construction of an electronically driven display
JP2001119029A (ja) * 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
US6586318B1 (en) * 1999-12-28 2003-07-01 Xerox Corporation Thin phosphorus nitride film as an N-type doping source used in laser doping technology
KR20010082831A (ko) * 2000-02-21 2001-08-31 구본준, 론 위라하디락사 액정표시장치의 제조방법
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2001257413A (ja) * 2000-03-14 2001-09-21 Toshiba Electronic Engineering Corp 半導体レーザ装置及びその製造方法
DE10034873B4 (de) * 2000-07-18 2005-10-13 Pacifica Group Technologies Pty Ltd Verfahren und Bremsanlage zum Regeln des Bremsvorgangs bei einem Kraftfahrzeug
US6642085B1 (en) * 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
US7068788B2 (en) * 2001-01-04 2006-06-27 Maxim Integrated Products, Inc. Data encryption for suppression of data-related in-band harmonics in digital to analog converters
TW480728B (en) * 2001-02-02 2002-03-21 Hannstar Display Corp Polysilicon thin film transistor structure and the manufacturing method thereof
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
TW516240B (en) * 2002-02-18 2003-01-01 Ind Tech Res Inst Method of fabricating film transistor on a transparent substrate
GB0207533D0 (en) * 2002-04-02 2002-05-08 Oxford Glycosciences Uk Ltd Protein
JP4387091B2 (ja) * 2002-11-05 2009-12-16 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6859311B2 (en) * 2003-03-24 2005-02-22 Memphis Eye & Cataract Associates Ambulatory Surgery Center Digital micromirror device having a window transparent to ultraviolet (UV) light
KR100500779B1 (ko) * 2003-10-10 2005-07-12 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
SG115733A1 (en) * 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
KR100646939B1 (ko) * 2005-08-29 2006-11-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
KR100659112B1 (ko) * 2005-11-22 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
EP1791173A1 (de) * 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Herstellungsverfahren für einen MOSFET und entsprechender MOSFET
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
JP4565572B2 (ja) * 2006-09-05 2010-10-20 株式会社フューチャービジョン 液晶表示パネルの製造方法
TWI345671B (en) * 2007-08-10 2011-07-21 Au Optronics Corp Thin film transistor, pixel structure and liquid crystal display panel
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
US7901974B2 (en) * 2008-02-08 2011-03-08 Omnivision Technologies, Inc. Masked laser anneal during fabrication of backside illuminated image sensors
KR101263726B1 (ko) * 2008-11-07 2013-05-13 엘지디스플레이 주식회사 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US7952096B2 (en) * 2008-12-08 2011-05-31 Omnivision Technologies, Inc. CMOS image sensor with improved backside surface treatment
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
US8278690B2 (en) 2010-04-27 2012-10-02 Omnivision Technologies, Inc. Laser anneal for image sensors
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
JP2014525091A (ja) 2011-07-13 2014-09-25 サイオニクス、インク． 生体撮像装置および関連方法
GB201202128D0 (en) 2012-02-08 2012-03-21 Univ Leeds Novel material
US20140061869A1 (en) * 2012-08-31 2014-03-06 Shelby F. Nelson Electronic element including dielectric stack
KR102080065B1 (ko) * 2013-04-30 2020-04-07 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2014209421A1 (en) 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
KR20150070648A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막 트랜지스터
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
CN108288589B (zh) * 2018-03-09 2021-11-23 广州新视界光电科技有限公司 一种薄膜晶体管及其制备方法以及薄膜晶体管驱动背板
CN113658869B (zh) * 2021-08-16 2023-07-25 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760242A (en) * 1972-03-06 1973-09-18 Ibm Coated semiconductor structures and methods of forming protective coverings on such structures
JPH0691105B2 (ja) * 1985-02-15 1994-11-14 株式会社日立製作所 薄膜トランジスタの製造方法
JPH0680683B2 (ja) * 1985-11-20 1994-10-12 富士通株式会社 薄膜トランジスタの製造方法
JPS62205664A (ja) * 1986-03-06 1987-09-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH0391932A (ja) * 1989-09-04 1991-04-17 Canon Inc 半導体装置の製造方法
JP3173854B2 (ja) * 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件
JPH06224218A (ja) * 1993-01-22 1994-08-12 Sharp Corp 半導体装置の製造方法
US5441905A (en) * 1993-04-29 1995-08-15 Industrial Technology Research Institute Process of making self-aligned amorphous-silicon thin film transistors
JPH07106578A (ja) * 1993-10-07 1995-04-21 Toshiba Corp 薄膜トランジスタ及びその製造方法
JPH1056180A (ja) * 1995-09-29 1998-02-24 Canon Inc 半導体装置及びその製造方法
JP3409542B2 (ja) * 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
JPH09139505A (ja) * 1995-11-10 1997-05-27 Sony Corp 薄膜半導体装置
US5733804A (en) * 1995-12-22 1998-03-31 Xerox Corporation Fabricating fully self-aligned amorphous silicon device
US5637519A (en) * 1996-03-21 1997-06-10 Industrial Technology Research Institute Method of fabricating a lightly doped drain thin-film transistor

Also Published As

Publication number Publication date
US6020223A (en) 2000-02-01
US6019796A (en) 2000-02-01
JPH11135802A (ja) 1999-05-21
EP0902481A3 (de) 2000-06-21
DE69838468D1 (de) 2007-11-08
JP4750236B2 (ja) 2011-08-17
JP2010093305A (ja) 2010-04-22
EP0902481B1 (de) 2007-09-26
US6107641A (en) 2000-08-22
EP0902481A2 (de) 1999-03-17

Similar Documents

Publication Publication Date Title
DE69838468T2 (de) Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE2755151C3 (de) Flüssigkristall-Bildschirm mit Matrix-Ansteuerung
DE69534667T2 (de) Farbanzeigevorrichtung
DE4344897B4 (de) Verfahren zur Herstellung von Dünnfilmtransistoren
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE19839063B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE10353387B4 (de) Verfahren zur Herstellung einer Leistungstransistoranordnung und Leistungstransistoranordnung
DE69633267T2 (de) Verfahren zur Herstellung eines invertierten Dünnschichtfeldeffekttransistors
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102007057089B4 (de) Flüssigkristallanzeige mit Photosensor und Herstellungsverfahren derselben
DE10331826A1 (de) Transflektives Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
DE60127047T2 (de) Festkörper-Bildsensor mit Gate-gesteuerten Photodioden und Verfahren zur Herstellung
DE69633533T2 (de) Herstellung eines Gitters mit metallischen Abtastzeilen zur Steuerung von Halbleiter-Gitterzeilen
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE19825524B4 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE69734501T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE4428312C2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE4421186A1 (de) Dünnfilmtransistor und Verfahren zu dessen Herstellung
DE69634429T2 (de) TFT-Array aus amorphem Silizium

Legal Events

Date Code Title Description
8364 No opposition during term of opposition