DE69916419T2

DE69916419T2 - Analog-digital-wandler

Info

Publication number: DE69916419T2
Application number: DE69916419T
Authority: DE
Inventors: B. John HUGHES; William Redman-White; Mark Bracey
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 1998-09-30
Filing date: 1999-09-23
Publication date: 2005-05-19
Anticipated expiration: 2019-09-24
Also published as: DE69916419D1; JP4290341B2; EP1046231B1; JP2002526964A; WO2000019614A3; US6313780B1; GB9821091D0; EP1046231A2; WO2000019614A2

Description

Die Erfindung bezieht sich auf stromgesteuerte, Pipelined-Analog-Digital-(A/D)Wandler und auf eine einzelne Stufe zur Verwendung in solchen Wandlern.
Ein solcher A/D-Wandler ist in einem Beitrag mit dem Titel „A Full Nyquist 15 MS/s 8-b Differential Switched-Current A/D Converter" von Mark Bracey, William Redman-White, Judith Richardson und John. B. Hughes, veröffentlicht in IEEE Journal of Solid-State Circuits, Vol. 31, Nr. 7, Juli 1996, offenbart. In dem offenbarten A/D-Wandler enthält jede Bit-Stufe zwei Stromspeicherschaltungen im Signalpfad. Das erhöht die Durchgangsdämpfung, Rauschen und Leistungsaufnahme.
Ein weiterer A/D-Wandler, der auch zwei Stromspeicherschaltungen im Signalpfad in jeder Bit-Stufe enthält, ist in einem Beitrag mit dem Titel „A 10 Bit Pipelined Switched-Current A/D Converter" von D. Macq und P. G. A. Jespers, veröffentlicht in IEEE Journal of Solid-State Circuits Vol. 29, Nr. 8, August 1994, offenbart. Dieser leidet natürlich unter denselben Nachteilen wie der im vorherigen Abschnitt.
Ein Pipelined-A/D-Wandler, in dem jede Bit-Stufe in dem Pipelined-Wandler nur einen einzigen Stromspeicher benutzt, ist in einem Beitrag mit dem Titel „New Current-Mode Pipeline A/D Converter Architecture" von Mikael Gustavsson und Nianxiong Tan, veröffentlicht in 1997 IEEE International Symposium on Circuits and Systems, 9.–12. Juni 1977, offenbart. In dieser Anordnung wird ein „Switched Current"-Speicher der ersten Generation als Größenwandler benutzt und der Stromspeicher der nächsten Bit-Zelle ist zeitversetzt, was es notwendig macht, den Ausgangsstrom in allen Taktphasen zu verschaffen.
Es wurde herausgefunden, dass es eine Verfälschung des im Stromspeicher gespeicherten Stromes bewirken kann, wenn eine Komparatorschaltung, die eine regenerative Halteschaltung enthält, mit dem Ausgang einer Stromspeicherschaltung verbunden ist. Wenn also nur ein einzelner Stromspeicher in einer Bit-Stufe verwendet wird, kann der zur nächsten Stufe weitergegebene Strom durch die Operation des Komparators verfälscht wer den. Das ist ein Faktor, der zum Vorschlag von Designs führte, in denen zwei Stromspeicher pro Bit-Stufe in dem Signalübertragungspfad benutzt werden. Wie in dem Beitrag von Bracey u. a. offenbart wird, gibt der erste Stromspeicher einen unverfälschten Strom an den zweiten Stromspeicher weiter, bevor der Vergleich stattfindet, und macht so jede Verfälschung des Stroms in dem ersten Stromspeicher durch die Aktion des Komparators bedeutungslos, weil der verfälschte Strom nach dem Anlegen an den Komparator nicht weiter benutzt wird.
Der Erfindung liegt als Aufgabe zugrunde, das Verschaffen eines stromgesteuerten Pipelined-A/D-Wandlers zu ermöglichen, in dem einige oder alle mit dem Stand der Technik verbundenen Probleme reduziert oder eliminiert werden.
Die Erfindung verschafft einen stromgesteuerten Pipelined-Analog-Digital-Wandler (ADC) mit einer Vielzahl seriell verbundener Umwandlungsstufen; in dem jede Umwandlungsstufe einen Stromeingang zur Aufnahme einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die durch die Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung während eines ersten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung während eines zweiten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit einem ersten, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang, einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einen an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten Eingang, und einem an den Stromausgang gekoppelten Ausgang, umfasst.
Die Verwendung von zwei Stromspeicherstufen in jeder Umwandlungsstufe, von der jede den Eingangsstrom zu verschiedenen Zeiten abtastet und von denen eine den abgetasteten Eingangsstrom an den Ausgang der Umwandlungsstufe weitergibt, ermöglicht es, die Durchgangsdämpfung zu minimieren, ohne den Nachteil einzugehen, dass der zur nächsten Stufe weitergegebene Strom durch Komparatorrückschlag verfälscht wird. Also spielt in der erfindungsgemäßen Anordnung der Stromspeicher, der mit dem Komparator verbunden ist, keine Rolle bei der Bestimmung des zur nächsten Stufe weitergegebenen Stroms, außer der Freigabe der Komparator-Entscheidung, die den DAC steuert, und wird folglich den Strom nicht verfälschen. Folglich ist jede durch Komparatorrückschlag verursachte Verfälschung des gespeicherten Stromes bedeutungslos, weil der – in der den Komparator treibenden Speicherzelle gespeicherte – Abtastwert nicht im Signalpfad ist und, nachdem die Entscheidung getroffen wurde, gelöscht wird.
Jede Umwandlungsstufe kann ein Bit des digitalen Ausgangssignals des ADC erzeugen. Das ermöglicht es, einen einfachen DAC zu verwenden, der lediglich das Ausgangssignal eines einzelnen Komparators als digitales Eingangssignal benutzt. Es könnte natürlich möglich sein, mehr als ein Bit pro Umwandlungsstufe zu konvertieren, aber das würde komplexere Schaltkreise erfordern, zum Beispiel eine Vielzahl von Komparatoren, eine Vielzahl von Ausgängen von dem ersten Stromspeicher (wofür durch Verwendung von Stromspiegelschaltungen gesorgt werden könnte), und eine Vielzahl von übereinstimmenden geschalteten Stromquellen in dem DAC.
Das Ausgangssignal der ersten Stromspeicherschaltung kann während des zweiten Abschnitts der Abtastperiode an den ersten Eingang des Komparators gelegt werden. Das ermöglicht eine minimale Verzögerung, bevor das Ergebnis des Vergleichs (und damit das digitale Ausgangssignal der Stufe) verfügbar ist.
Jede Abtastperiode kann in vier Phasen unterteilt werden, wobei während einer ersten Phase der Eingangsstrom-Abtastwert abgetastet und im ersten Stromspeicher gespeichert wird, während einer zweiten Phase der Eingangsstrom-Abtastwert abgetastet und im zweiten Stromspeicher gespeichert wird und das Ausgangssignal des ersten Stromspeichers in den ersten Eingang des Komparators gespeist wird, während einer dritten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, und während einer vierten und nachfolgenden Phase die Ausgangssignale des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist werden, wobei der Ausgang der aufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
Es wird Fachleuten bewusst sein, dass unter diesen Umständen jede Umwandlungsstufe nur drei der Phasen benötigt, um den Eingangsabtaststrom umzuwandeln und den Rest-Abtaststrom an die nächste Umwandlungsstufe weiterzugeben. Folglich schiebt das Timing von Stufe zu Stufe um eine Phase der Abtastperiode. Das ist von gerin ger Bedeutung, da die zeitlich abgleichende Logik schon vorhanden ist, um das Pipeline-Timing in Einklang zu bringen, und diese zusätzliche Timing-Verschiebung in dieser Logik leicht berücksichtigt werden kann. Eine Konsequenz ist, dass die totale Zeitverzögerung entlang der Pipeline für einen individuellen Eingangssignal-Abtastwert auf 75% des Wertes reduziert wird, bei dem die gesamte Abtastperiode für jede Umwandlungsstufe benutzt wird.
Alternativ kann jede Abtastperiode in vier Phasen unterteilt werden; wobei während einer ersten und zweiten Phase der Eingangsstrom-Abtastwert abgetastet und in der ersten Stromspeicherschaltung gespeichert wird, das Ausgangssignal der zweiten Stromspeicherschaltung in den ersten Eingang der stromaufsummierenden Mittel gespeist wird, das Ausgangssignal des DAC in den zweiten Eingang der stromaufsummierenden Mittel gespeist wird und der Ausgang der stromaufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen; während der dritten Phase der Eingangsstrom-Abtastwert abgetastet und in der zweiten Stromspeicherschaltung gespeichert wird und das Ausgangssignal der ersten Stromspeicherschaltung in den ersten Eingang des Komparators gespeist wird; und während einer vierten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, wobei das Ausgangssignal des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist wird, und der Ausgang der aufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
In diesem Fall benutzt jede Umwandlungsstufe alle Abtastperioden, um den Rest-Abtaststrom zum Anlegen an die nächste Stufe zu erzeugen, und es erlaubt der ersten Stromspeicherschaltung länger, einzuschwingen, und erzeugt so eine bessere Einschwinggenauigkeit.
Die Erfindung verschafft weiterhin einen stromgesteuerten Pipelined-Analog-Digital-Wandler zur Wandlung differenzieller Eingangsstrom-Abtastwerten mit einer Vielzahl seriell verbundener Umwandlungsstufen; in dem jede Umwandlungsstufe einen differenziellen Stromeingang zum Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsen tiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung, die geeignet ist, während eines ersten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung, die geeignet ist, während eines zweiten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, einen Stromkomparator mit erstem und zweitem, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang und einem Ausgang, der an den digitalen Ausgang und den Eingang eines zur Erzeugung eines differenziellen Ausgangsstroms als Antwort auf sein digitales Eingangssignal geeigneten Digital-Analog-Wandlers (DAC) gekoppelt ist, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten, differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang, und einem an den differenziellen Stromausgang gekoppelten Ausgang, um das differenzielle Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen, umfasst.
Auf diese Weise ist es möglich, einen differenziellen Eingangsstrom in ein digitales Signal umzuwandeln. Dies ermöglicht es, jegliche analoge Signalverarbeitung in einem differenziellen Modus vor der Umwandlung des analogen Signals in ein digitales Signal auszuführen, und ermöglicht es so, die Vorteile solcher Verarbeitung analoger Signale zu bekommen und jede Notwendigkeit zum Umwandeln von differenziellen zu unsymmetrischen Signalen im analogen Bereich zu vermeiden.
Jede Umwandlungsstufe kann ein Bit des digitalen Ausgangssignals des ADC produzieren. Das Ausgangssignal der ersten Stromspeicherschaltung kann während des zweiten Teils der Abtastperiode an die Eingänge des Komparators gelegt werden.
Jede Abtastperiode kann in vier Phasen unterteilt werden, wobei während einer ersten Phase der Eingangsstrom-Abtastwert abgetastet und im ersten Stromspeicher gespeichert wird, während einer zweiten Phase der Eingangsstrom-Abtastwert abgetastet und im zweiten Stromspeicher gespeichert wird und das Ausgangssignal des ersten Stromspeichers in die Eingänge des Komparators gespeist wird, und während einer dritten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, und das Ausgangssignal des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist wird, wobei die Ausgänge der aufsummierenden Mit tel an den Stromausgang gekoppelt sind, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
Alternativ kann jede Abtastperiode in vier Phasen unterteilt werden; wobei während einer ersten und zweiten Phase der Eingangsstrom-Abtastwert abgetastet und in der ersten Stromspeicherschaltung gespeichert wird, das Ausgangssignal der zweiten Stromspeicherschaltung in den ersten differenziellen Eingang der stromaufsummierenden Mittel gespeist wird, das Ausgangssignal des DAC in den zweiten differenziellen Eingang der stromaufsummierenden Mittel gespeist wird und der differenzielle Ausgang der stromaufsummierenden Mittel an den differenziellen Stromausgang gekoppelt ist, um das differenzielle Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen; während der dritten Phase der Eingangsstrom-Abtastwert abgetastet und in der zweiten Stromspeicherschaltung gespeichert wird, und während einer dritten Phase das Ausgangssignal der ersten Stromspeicherschaltung in den ersten Eingang des Komparators gespeist wird; und während einer vierten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, wobei die differenziellen Ausgangssignale des DAC und des zweiten Stromspeichers in die jeweiligen differenziellen Eingänge der aufsummierenden Mittel gespeist werden, und der differenzielle Ausgang der aufsummierenden Mittel an den differenziellen Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
Die Erfindung verschafft weiterhin einen gemultiplexten, stromgesteuerten Pipelined-Analog-Digital-Wandler (ADC) mit einer ersten und zweiten Vielzahl seriell verbundener Umwandlungsstufen; in dem jede Umwandlungsstufe der ersten Vielzahl einen Stromeingang zur Aufnahme einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung während eines vierten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit einem an den Ausgang der ersten Stromspeicherschaltung gekoppelten ersten Eingang und einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, Eingang, und einem an den Stromausgang gekoppelten Ausgang umfasst; und in dem jede Umwandlungsstufe der zweiten Vielzahl einen Stromeingang zur Aufnahme einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die durch die Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung während eines vierten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit einem an den Ausgang der ersten Stromspeicherschaltung gekoppelten ersten Eingang, einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten Eingang, und einem an den Stromausgang gekoppelten Ausgang umfasst; wobei der erste Stromspeicher, der Komparator und der DAC von den jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl der Umwandlungsstufen gemeinsam genutzt werden.
Durch das Multiplexen zweier Pipeline-Wandler kann eine effektive Verdopplung der Umwandlungsgeschwindigkeit erreicht werden und in Hinsicht auf die Erfindung kann eine Einsparung an Schaltkreisen erreicht werden. So können die erste Stromspeicherschaltung, der Komparator und der DAC von den jeweiligen Umwandlungsstufen in beiden Pipelines geteilt werden. Es ist natürlich möglich, die Anzahl der Pipelines in Vielfachen von zwei zu erhöhen, wobei jedes Pipeline-Paar sich den ersten Stromspeicher, den Komparator und den DAC teilt. Jede Erhöhung der Anzahl der Pipelines wird entsprechend die mögliche Umwandlungsrate erhöhen, auch wenn dies nur möglich ist, bis die effektive Abtastrate die interne Taktrate erreicht.
Jede Abtastperiode kann in vier Phasen unterteilt werden: wobei in der Umwandlungsstufe der ersten Vielzahl von Umwandlungsstufen während einer ersten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, der Ausgang der zweiten Stromspeicherstufe mit den aufsummierenden Mittel gekoppelt ist und der Ausgang des DAC mit den aufsummierenden Mittel gekoppelt ist; während einer zweiten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und das Ausgangssignal der ersten Stromspeicherschaltung in den Komparator gespeist wird; während einer dritten Phase der Ausgang des Komparators an den digitalen Ausgang der Umwandlungsstufe gekoppelt ist; und während einer vierten Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC gelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel eingespeist wird; und wobei in der Umwandlungsstufe der zweiten Vielzahl von Umwandlungsstufen während der ersten Phase der Ausgang des Komparators an den digitalen Ausgang gekoppelt ist, während der zweite Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC gelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel eingespeist wird und das Ausgangssignal der zweiten Stromspeicherschaltung in die stromaufsummierenden Mittel gespeist wird; während der dritten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, das Ausgangssignal des DAC in die stromaufsummierenden Mittel eingespeist wird, und das Ausgangssignal der zweiten Stromspeicherschaltung in die stromaufsummierenden Mittel eingespeist wird; und während der vierten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und der Ausgang der ersten Stromspeicherschaltung an den Komparatoreingang gekoppelt ist.
Das Ausgangssignal des Komparators kann zu Beginn der ersten und dritten Phase in eine erste Latch-Schaltung getaktet werden, wobei der Ausgang des Latch mit einem gemeinsamen digitalen Ausgang der jeweiligen Umwandlungsstufen der ersten und zweiten Vielfalt verbunden ist.
Das Ausgangssignal des ersten Latch kann zu Beginn der zweiten und vierten Phase in ein zweites Latch getaktet werden, wobei das Ausgangssignal des zweiten Latch das Eingangssignal für den DAC stellt.
Dies sichert, dass das Ausgangssignal des DAC, das in die geeignete aufsummierende Grenzschicht gespeist wird, von demselben Eingangsstrom-Abtastwert abhängig ist, wie der in dem entsprechenden zweiten Stromspeicher gespeicherte.
Die Erfindung bezieht sich noch weiter auf einen gemultiplexten, stromgesteuerten Pipelined-Analog-Digital-Wandler (ADC) zur Umwandlung von differenziellen Eingangsstrom-Abtastwerten mit einer ersten und zweiten Vielzahl seriell verbundener Umwandlungsstufen: in dem jede Umwandlungsstufe der ersten Vielzahl einen differenziellen Stromeingang zur Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung, die geeignet ist, während eines ersten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung, die geeignet ist, während eines zweiten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, einen Stromkomparator mit erstem und zweitem, an die differenziellen Ausgänge der ersten Stromspeicherschaltung gekoppelten Eingang und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC), der geeignet ist, einen differenziellen Ausgangssignal-Strom als Antwort auf sein digitales Eingangssignal zu erzeugen, gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang, und einem an den differenziellen Stromausgang gekoppelten differenziellen Ausgang umfasst; und in dem jede Umwandlungsstufe der zweiten Vielzahl einen Stromeingang zur Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die durch die Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung, die geeignet ist, während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung, die geeignet ist, während eines vierten Abschnitts jeder Abtastwert-Umwandlungsperiode differenzielle Stromabtastwerte zu speichern, einen Stromkomparator mit an die differenziellen Ausgänge der ersten Stromspeicherschaltung gekoppelten erstem und zweitem Eingang, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wand lers (DAC), der geeignet ist, einen differenziellen Ausgangs-Strom als Antwort auf sein digitales Eingangssignal zu erzeugen, gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang, und einen an den differenziellen Stromausgang gekoppelten differenziellen Ausgang umfasst; wobei der erste Stromspeicher, der Komparator und der DAC von den jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl der Umwandlungsstufen gemeinsam genutzt werden.
Das erlaubt es, die Vorteile der differenziellen Verarbeitung des analogen Signals in einem gemultiplexten Pipelined-Wandler in derselben Weise, wie oben in Bezug auf einen nicht gemultiplexten Wandler erläutert, zu erhalten.
Jede Abtastperiode kann in vier Phasen unterteilt werden: wobei in der Umwandlungsstufe der ersten Vielzahl von Umwandlungsstufen während einer ersten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtaststrom abtastet und speichert, der Ausgang der zweiten Stromspeicherstufe an die aufsummierenden Mittel gekoppelt ist und der Ausgang des DAC an die aufsummierenden Mittel gekoppelt ist; während einer zweiten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und das Ausgangssignal der ersten Stromspeicherschaltung in den Komparator gespeist wird; während einer dritten Phase der Ausgang des Komparators an den digitalen Ausgang der Umwandlungsstufe gekoppelt ist; und während einer vierten Phase das Ergebnis des Vergleichs als digitales Eingangssignal an den DAC gelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel eingespeist wird, und das Ausgangssignal der zweiten Stromspeicherschaltung in die aufsummierenden Mittel eingespeist wird; und wobei in der Umwandlungsstufe der zweiten Vielzahl von Umwandlungsstufen während der ersten Phase der Ausgang des Komparators an den digitalen Ausgang gekoppelt ist, während der zweiten Phase das Ergebnis des Vergleichs als digitales Eingangssignal an den DAC gelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel eingespeist wird, und das Ausgangssignal der zweiten Stromspeicherschaltung in die aufsummierenden Mittel eingespeist wird; während der dritten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, das Ausgangssignal des DAC in die aufsummierenden Mittel eingespeist wird, und das Ausgangssignal der zweiten Stromspeicherschaltung in die aufsummierenden Mittel eingespeist wird; und während der vierten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und spei chert und der Ausgang der ersten Stromspeicherschaltung an den Komparatoreingang gekoppelt ist.
Das Ausgangssignal des Komparators kann zu Beginn der ersten und dritten Phase in ein erstes Latch getaktet werden, wobei der Ausgang des Latch mit einem gemeinsamen digitalen Ausgang der entsprechenden Umwandlungsstufen der ersten und zweiten Vielfalt verbunden ist. Das Ausgangssignal des ersten Latch kann am Anfang der zweiten und vierten Phase in ein zweites Latch getaktet werden, wobei das Ausgangssignal des zweiten Latch das digitale Eingangssignal für den DAC bildet.
Die obigen und andere Eigenschaften und Vorteile der Erfindung werden durch die folgenden Beschreibungen von Ausführungsformen der Erfindung in Form von Beispielen mit Bezug auf die zugehörigen Zeichnungen deutlich. Es zeigen:
1 in Form eines Blockschaltbildes einen stromgesteuerten Pipelined-Analog-Digital-Wandler, in dem die vorliegende Erfindung ausgeführt werden kann,
2 einen Pipelined-ADC nach dem Stand der Technik,
3 Taktsignale, die zum Betrieb von Schaltern und Latches in der Ausführungsform der Erfindung verwendet werden
4 eine erste Ausführungsform einer Umwandlungsstufe für einen ADC gemäß der Erfindung
5 eine zweite Ausführungsform einer Umwandlungsstufe für einen gemultiplexten ADC gemäß der Erfindung
6 eine dritte Ausführungsform einer Umwandlungsstufe für einen gemultiplexten differenziellen ADC gemäß der Erfindung, und
7 die Ausführungsform nach 6, in der spezifische Implementierungen der Schaltungsblöcke gezeigt sind.
1 zeigt in Form eines Blockschaltbildes einen stromgesteuerten Pipelined-Analog-Digital-Wandler, in dem die vorliegende Erfindung ausgeführt werden kann. Der Wandler in 1 hat einen Eingang 1, an den ein umzuwandelndes Signal angelegt wird. Der Eingang 1 ist mit einem Spannungs-Strom-Wandler 2 verbunden, wenn das Eingangssignal in Form eines Spannungssignals anliegt. Wenn das Eingangssignal schon in Form eines Stromes vorliegt, wird der Spannungs-Strom-Wandler nicht benötigt. Zusätzlich wird eine Abtast- und Halteschaltung notwendig, wenn Eingang 1 ein kontinuierliches Signal empfängt, um das Eingangssignal für zwei Phasen des Taktsignals konstant zu halten. Die Abtast- und Halteschaltung kann, abhängig von der Form des Eingangssignals und ob sie vor oder hinter irgendeinem notwendigen Spannungs-Strom-Wandler angeordnet ist, wie es passt entweder eine Eingangsspannung oder einen Eingangsstrom abtasten. Der Ausgang des Spannungs-Strom-Wandlers 2 ist mit einem ersten Eingang einer Vielzahl von seriell miteinander verbundenen Umwandlungsstufen 3-1 bis 3-N verbunden, von denen jede eingerichtet ist, um ein Bit des digitalen Ausgangssignals zu erzeugen. Die erste Umwandlungsstufe 3-1 erzeugt das höchstwertigste Bit, während die letzte Umwandlungsstufe 3-N das niederwertigste Bit des digitalen Ausgangssignals erzeugt. Das Ausgangssignal jeder der Umwandlungsstufen 3-1 bis 3-N wird in eine zeitlich abgleichende Logik 4 eingespeist, deren Ausgangssignal das digitale N-Bit-Signal am Ausgang 5 erzeugt. Die Funktion der zeitlich abgleichende Logik 4 ist es, das Timing des Ausgangssignals von jeder der individuellen Bit-Stufen so aufzulösen, dass der bestimmte umzuwandelnde Abtastwert richtig angeordnet wird, um das N-Bit Ausgangssignal zu erzeugen. Wie Fachleuten klar sein wird, wird das Ausgangssignal von einem vorgegebenen Eingangsabtastwert, der von der Umwandlungsstufe 3-N erzeugt wird, N Abtastperioden später sein als das Ausgangssignal des höchstwertigsten Bits dieses Abtastwertes von der Umwandlungsstufe 3-1. Während also ein Pipelined-Analog-Digital-Wandler digitale Wörter mit der Abtastrate erzeugt, gibt es eine Verzögerung zwischen dem Anlegen eines Abtastwertes an den Analog-Digital-Wandler und dem entstehenden digitalen Code, der für die Umwandlung des speziellen Abtastwertes repräsentativ ist. Das heißt, zu der Zeit, wo das niederwertigste Bit für Abtastwert 1 entsteht, wird das höchstwertigste Bit für Abtastwert N umgewandelt.
2 zeigt eine in dem Beitrag von Bracey u. a. offenbarte unsymmetrische Form der Umwandlungsstufe. Wie in 2 gezeigt, hat die Umwandlungsstufe einen Eingang 20, der über einen Schalter S20 mit einer Stromspeicherschaltung M20 verbunden ist. Der Ausgang der Stromspeicherschaltung M20 ist über einen Schalter S21 mit dem Eingang einer zweiten Stromspeicherschaltung M21 und über einen Schalter S22 mit einem Eingang eines Komparators C20 verbunden. Das Ausgangssignal des Komparators wird in den Dateneingang eines Latch L20, dessen Takteingang mit einer Impulsform Φ₄ gespeist wird, eingespeist. Der Q-Ausgang des Latch L20 ist mit einem Ausgang 21 verbunden, an dem die von der Umwandlungsstufe erzeugte digitale Umwandlung verfügbar ist. Der Q-Ausgang des Latch ist weiterhin mit dem Eingang eines Digital-Analog-Wandlers 22 verbunden, dessen Ausgang über einen Schalter S23 mit einer aufsummierenden Grenzschicht 23 verbunden ist. Der Ausgang des zweiten Stromspeichers M21 ist über einen Schalter S24 mit der stromaufsummierenden Grenzschicht oder Knoten 23 S24 mit der stromaufsummierenden Grenzschicht oder Knoten 23 verbunden. Der stromaufsummierende Knoten 23 ist mit einem Ausgang 24 der Umwandlungsstufe verbunden, wo das analoge Restsignal zum Anlegen an die nächste Umwandlungsstufe in der Pipeline erzeugt wird.
3 zeigt die Impulsformen Φ₁, Φ₂, Φ₃ und Φ₄, die zum Betrieb der Schalter und Latch in der Umwandlungsstufe verwendet werden und ihre Beziehung zur Abtastperiode T_N. Die Schalter S20, S23 und S24 sind geschlossen, wenn die Impulsform Φ₁ den hohen Pegel hat, d. h. H ist. Schalter S21 ist geschlossen, wenn die Impulsform Φ₂ H ist. Schalter S22 schließt, wenn die Impulsform Φ₃ H ist. Das Latch L20 wird durch die ansteigende Flanke der Impulsform Φ₄ getaktet.
Im Betrieb wird ein Eingangsstrom an den Eingang 20 gelegt und während der Phase Φ₁ jeder Abtastperiode in dem ersten Stromspeicher M20 abgetastet und gespeichert. Während der Phase Φ₂ ist der erste Stromspeicher über den Schalter S21 mit dem zweiten Stromspeicher M21 verbunden und der Eingangsstrom wird erneut in den zweiten Stromspeicher M21 abgetastet um so einen sauberen Abtastwert zur Weiterleitung an die nächste Bit-Stufe zu verschaffen. Während der Phase Φ₃ schließt der Schalter S22 und der Schalter S21 öffnet und der in dem ersten Stromspeicher M20 gespeicherte Strom wird an den Eingang des Komparator C20, in dem er mit einem Referenzstrom verglichen wird, gelegt und der Komparator erzeugt ein Ausgangssignal, das in den Dateneingang des Latch L20 gespeist wird. Das Ergebnis des Vergleichs wird durch die ansteigende Flanke der Impulsform Φ₄ in das Latch getaktet und während der Phase Φ₄ ist das digitale Ausgangssignal der Bit-Stufe am Ausgang 21 verfügbar. Der Q Ausgang des Latch L20 ist auch mit dem Digital-Analog-Wandler 22 verbunden und während der Phase Φ₁ der Abtastperiode S_N+1 ist das analoge Restsignal am Ausgang 24 zur Abtastung durch die nächste Umwandlungsstufe in der Pipeline verfügbar. Eine detailliertere Beschreibung der Funktion einer Umwandlungsstufe und der Pipeline-Architektur des Analog-Digital-Wandlers kann durch Lesen des Beitrags von Bracey u. a., auf das in der Einleitung referiert wurde, erhalten werden.
4 zeigt in Form eines Blockschaltbildes eine Umwandlungsstufe für einen Pipelined-Analog-Digital-Wandler gemäß der Erfindung. Wie in 4 gezeigt wird, hat die Umwandlungsstufe einen Eingang 40, an den ein abgetasteter und gehaltener analoger Eingangsstrom gelegt wird. Der Eingang 40 ist über einen Schalter S41 mit dem Eingang eines ersten Stromspeichers M42 und über einen Schalter S40 mit dem Eingang eines zweiten Stromspeichers M41 verbunden. Der Ausgang des ersten Stromspeichers M42 ist über einen Schalter S42 mit einem Eingang des Komparators C43 verbunden. Der Ausgang des Komparators ist mit dem Dateneingang einer Latch-Schaltung L44 verbunden, die durch die ansteigende Flanke der Impulsform Φ₃ getaktet ist. Das Ausgangssignal der Latch-Schaltung L44 wird in den Ausgang 45, an dem das durch die Umwandlungsstufe beigetragene digitale Bit während der Phase Φ₃ verfügbar gemacht wird, und in den Eingang eines Digital-Analog-Wandlers 46 gespeist. Das Ausgangssignal des Analog-Digital-Wandlers 46 wird über einen Schalter S43 in einen aufsummierenden Knoten 48 gespeist. Das Ausgangssignal des zweiten Stromspeichers M41 wird über einen Schalter S44 auch in den aufsummierenden Knoten 48 gespeist. Der aufsummierende Knoten wird in den Ausgang 47 der Umwandlungsstufe gespeist. Der Eingang der nächsten Umwandlungsstufe hat einen ersten Schalter S40' und einen zweiten Schalter S41', die mit dem Ausgang der aktuellen Bit-Stufe verbunden sind. Die Schalter S41 und S40' sind geschlossen, wenn die Impulsform Φ₁ H ist, die Schalter S40 und S42 sind geschlossen, wenn die Impulsform Φ₂ H ist, die Schalter S43 und S44 sind geschlossen, wenn entweder die Impulsform Φ₁ oder die Impulsform Φ₄ H ist, und Schalter S41' ist geschlossen wenn die Impulsform Φ₄ H ist.
Die Funktionsweise der Umwandlungsstufe ist wie folgt:
Während Phase Φ₁ tastet der erste Stromspeicher M42 den Eingangsstrom ab und speichert ihn. Während Phase Φ₂ tastet der zweite Stromspeicher M41 den Eingangsstrom ab und speichert ihn und das Ausgangssignal des ersten Stromspeichers M42 wird in den Komparator C43 gespeist. Der Komparator C43 vergleicht den in seinen Eingang gespeisten Strom mit einem Referenzstrom, der für eine Umwandlung von 1 Bit pro Stufe Null sein wird, d. h. der Komparator stellt die Polarität des Stroms fest und sein Ausgangssignal nimmt einen vom Ergebnis des Vergleichs abhängigen Zustand an. Der Komparator C43, der als regenerativer Komparator ausgeführt ist, kann das in dem ersten Stromspeicher M42 gehaltenen Signal verfälschen, aber das hat keine Konsequenzen, da der an die nächste Bit-Stufe weiterzugebende Signalstrom in dem zweiten Stromspeicher M41 gehalten wird und unverfälscht bleibt. Während Phase Φ₃ wird das Ausgangssignal des Komparators in das Latch L44 getaktet. Während Phase Φ₄ der aktuellen Abtastperiode und während Phase Φ₁ der nächsten Abtastperiode wird das Ausgangssignal des Digital-Analog-Wandlers 46 von dem Ausgangssignal des zweiten Stromspeichers M41 abgezogen, um das an die nächste Stufe gegebene Signal zur Verfügung zu stellen. Wie gezeigt, tastet diese nächste Stufe in Phase Φ₄ das Ausgangssignal über den Schalter S41' in sein Gegenstück der ersten Stromspeicherschaltung M42 ab, und in Phase Φ₁ der nächsten Abtastperiode über den Schalter S40' in seinen zweiten Stromspeicher M41. Es ist festzustellen, dass die Umwandlungsstufe gemäß der Erfindung auch einen Vier-Phasen-Takt verwendet, aber im Gegensatz zu der vorhergehenden Ausführungsform, die für jede Stufe ein identisches Timing verwendet, rückt das Timing für jede aufeinanderfolgende Stufe der Ausführungsform von 4 um eine Taktphase vor. Das hat nur geringe Konsequenz, da ein Re-Timing des N-Bit-Ausgangssignals notwendig ist, um die durch die Pipeline erzeugte zeitliche Verschiebung zu umgehen, und so dieser zeitliche Vorlauf in der zeitlich abgleichenden Logik kompensiert wird. Es hat natürlich den Vorteil, dass die Verzögerung durch die Pipeline auf drei Viertel von derjenigen der in 2 gezeigten Anordnung reduziert wird.
Da, verglichen mit den in der vorigen Anordnung verwendeten zwei Stromspeicherschaltungen, nur ein Stromspeicher pro Stufe verwendet wird, um das Signal vom Eingang zum Ausgang laufen zu lassen, haben die Durchgangsdämpfung und das physikalisch erzeugte Rauschen der Stromspeicher nur den halben Effekt von denen in der vorigen Architektur. Es sollte festgestellt werden, dass der erste Stromspeicher M42, soweit wie die Ausbreitung des Signals betroffen ist, nicht im Signalpfad ist, sondern nur dazu dient, den an die Umwandlungsstufe angelegten Eingangsstrom an den Komparator innerhalb der Umwandlungsstufe zu legen. Das ergibt den Vorteil, dass die Durchgangsdämpfung und das physikalisch erzeugte Rauschen der Stromspeicher das Doppelte von den in der vorigen Architektur verwendeten sein kann und dies ein leistungsarmes Design erlaubt. Alternativ kann durch Verwendung derselben Stromspeicherparameter eine erhöhte Genauigkeit der Umwandlung erreicht werden.
Die in 4 gezeigte Umwandlungsstufe kann ein derart modifiziertes Timing haben, dass Schalter S41 geschlossen ist, wenn beide der Impulsformen Φ₁ und Φ₂ H sind, das heißt, sie tastet das Eingangssignal während der Phasen Φ₁ und Φ₂ jeder Abtastperiode ab. In dem Fall sind die Schalter S40 und S42 geschlossen, wenn die Impulsform Φ₃ H ist. Das Latch L44 wird durch Impulsform Φ₄ getaktet, und die Schalter S43 und S44 sind geschlossen, wenn alle der Impulsformen Φ₄, Φ₁ und Φ₂ H sind. In der nächsten Stufe ist Schalter S40' geschlossen, wenn Impulsform Φ₂ H ist, während Schalter S41' geschlossen ist, wenn jede der Impulsformen Φ₄ und Φ₁ H ist. Es wird Fachleuten klar sein, dass jeder der anderen Schalter in der nächsten Stufe in derselben Art wie Schalter S40' und S41' eine Taktphase früher geschlossen sind. Der Vorteil dieser Anordnung ist, dass es dem Stromspeicher M42 länger erlaubt, einzuschwingen und so eine bessere Einschwinggenauigkeit ergibt.
Es wird deutlich, dass jede Stufe der Pipeline vier Haupt-Taktphasen benötigt, um eine Einzel-Bit-Umwandlung zu vollenden. Also ist eine interne Abtastrate des Vierfachen der Umwandlungsrate erforderlich. Wenn zum Beispiel die geforderte Umwandlungsrate 15 Mega-Abtastungen pro Sekunde ist, ist ein interner Abtastratentakt von 60 MHz nötig, um diese Rate zu erreichen.
5 zeigt eine Umwandlungsstufe für eine gemultiplexte Pipeline und einen digitalen Wandler, wo zwei verschachtelte Wandler denselben Komparator, ersten Stromspeicher und DAC benutzen.
Wie in 5 gezeigt, hat die Umwandlungsstufe einen ersten Eingang 51 zur Aufnahme eines ersten Stromabtastwert-Eingangssignals und einen zweiten Eingang 52 zur Aufnahme eines zweiten Stromabtastwert-Eingangssignals. Der erste Eingang 51 ist über einen Schalter S51 mit dem Eingang einer Stromspeicherschaltung M51 und über einen Schalter S52 mit dem Eingang einer weiteren Stromspeicherschaltung M52 verbunden. Das Ausgangssignal der Stromspeicherschaltung M51 wird über einen Schalter S53 in einen aufsummierenden Knoten 53 gespeist. Das zweite Eingangssignal 52 wird über einen Schalter S54 in den Eingang einer Stromspeicherschaltung M53 und über einen Schalter S55 in den Eingang einer Stromspeicherschaltung M52 gespeist. Das Ausgangssignal der Stromspeicherschaltung M53 wird über einen Schalter S56 in einen aufsummierenden Knoten 54 gespeist. Der aufsummierende Knoten 53 ist mit einem ersten Eingang 55 der nächsten Umwandlungsstufe verbunden, während der aufsummierende Knoten 54 in einen zweiten Eingang 56 der nächsten Umwandlungsstufe gespeist wird. Das Ausgangssignal der Stromspeicherschaltung M52 wird über einen Schalter S57 in einen Eingang eines Komparators C50 gespeist. Das Ausgangssignal des Komparators C50 wird in den D-Eingang eines Latch L50 gespeist, dessen Q-Ausgangssignal in einen Ausgang 57 gespeist wird, der das digitale Ausgangssignal für die Umwandlungsstufe erzeugt, und in den D-Eingang eines weiteren Latch L51, dessen Q-Ausgangssignal in den Eingang eines Digital-Analog-Wandlers 58 gespeist wird. Das Ausgangssignal des Digital-Analog-Wandlers 58 wird über einen Schalter S58 in den ersten aufsummierenden Knoten 53 und über einen Schalter S59 in den zweiten aufsummierenden Knoten 54 gespeist.
Im Betrieb sind die an Eingang 51 und 52 gelegten Abtastsignale geschachtelt. Das heißt, Eingang 51 empfängt Abtastwerte S_N, S_N+2, S_N+4, usw., währen Eingang 52 Abtastwerte S_N+1, S_N+3, S_N+5, usw. empfängt. Schalter S51 ist geschlossen, wenn die Impulsform Φ₂ H ist, Schalter S52 ist geschlossen, wenn die Impulsform Φ₁ H ist, Schalter S53 ist geschlossen, wenn eine der Impulsformen Φ₄ oder Φ₁ H ist, Schalter S54 ist geschlossen, wenn die Impulsform Φ₄ H ist, Schalter S55 ist geschlossen, wenn die Impulsform Φ₃ H ist, Schalter S56 ist geschlossen, wenn eine der Impulsformen Φ₂ oder Φ₃ H ist, Schalter S57 ist geschlossen, wenn eine der Impulsformen Φ₂ oder Φ₄ H ist, Schalter S58 ist geschlossen, wenn eine der Impulsformen Φ₄ oder Φ₁ H ist, und Schalter S59 ist geschlossen, wenn eine der Impulsformen Φ₂ oder Φ₃ H ist. Das Latch L50 wird durch die ansteigende Flanke der Impulsformen Φ₃ und Φ₁ getaktet, während das Latch L51 durch die ansteigende Flanke der Impulsformen Φ₄ und Φ₂ getaktet wird. Wie aus 5 gesehen werden kann, werden der Stromspeicher M52, Komparator C50, Latche L50 und L51 und der Digital-Analog-Wandler 58 von beiden Eingangs-Datenströmen gemeinsam benutzt. Fachleuten wird klar sein, dass mit der in 5 gezeigten Umwandlungsstufe das zusätzliche Latch L51 benötigt wird, um das Anlegen des Vergleichs-Ergebnisses an den D/A-Wandler 58 zu verzögern, damit der von dem D/A-Wandler 58 erzeugte Strom sich nicht verändert, solange die Schalter S58 oder S59 geschlossen sind. Was erreicht wurde, sind in Wirklichkeit zwei parallele Pipelined-Analog-Digital-Wandler, die gemeinsam einen zweiten Stromspeicher, Komparator, Latche und Digital-Analog-Wandler benutzen.
Um die Funktion der geschachtelten Pipelined-Umwandlungsstufe zusammenzufassen: Die Abtastwerte S_N, S_N+2, S_N+4, usw. (das sind die ungeraden Abtastwerte) werden während der Phasen Φ₁ und Φ₂ der Abtastperioden T1, T2, T3 usw. an den Eingang der oberen Pipeline gelegt, und das digitale Ausgangssignal der Umwandlungsstufe für die obere Pipeline ist während der Phasen Φ₃ und Φ₄ der Abtastperioden T1, T2, T3 usw. verfügbar. Die Abtastwerte S_N+1, S_N+3, S_N+5, usw. (das sind die geraden Abtastwerte) werden während der Phasen Φ₃ und Φ₄ der Abtastperioden T1, T2, T3 usw. an den Eingang der unteren Pipeline gelegt, und das digitale Ausgangssignal der Umwandlungsstufe für die untere Pipeline ist während der Phasen Φ₁ und Φ₂ der Abtastperioden T2, T3; T4 usw. verfügbar. Dieses Timing gilt natürlich für die aktuelle Umwandlungsstufe, jede folgende Umwandlungsstufe hat das Timing jeder Pipeline um eine Phase der Abtastperiode T vorgeschoben.
6 zeigt eine Umwandlungsstufe zur Verwendung in einem komplett differenziellen Pipelined-Wandler mit zwei gemultiplexten Strömen von Stromabtastwerten zur Umwandlung.
Die Umwandlungsstufe hat erste Eingänge 60 und 61 zur Aufnahme eines ersten Satzes von Stromabtastwerten und zweite Eingänge 62 und 63 zur Aufnahme eines zweiten Satzes von Strom-Eingangsabtastwerten. Die Eingangssignale 60 und 61 werden über zwei Schalter S60 und S61 in die Eingänge eines differenziellen Stromspeichers M61 gespeist. Genauso werden die Eingangssignale 62 und 63 über zwei Schalter S62 und S63 in die Eingänge eines differenziellen Stromspeichers M62 gespeist. Weiterhin sind die Eingänge 60 und 61 über Schalter S64 und S65 mit den Eingängen eines differenziellen Stromspeichers M63 verbunden. Genauso sind die Eingänge 62 und 63 über Schalter S66 und S67 mit den Eingängen des differenziellen Stromspeichers M63 verbunden. Die Ausgänge des Stromspeichers M61 sind über Schalter S68 und S69 mit entsprechenden aufsummierenden Grenzschichten 64 und 65 verbunden, während die Ausgänge des Stromspeichers M62 über Schalter S70 und S71 mit entsprechenden aufsummierenden Grenzschichten 66 und 67 verbunden sind. Die Ausgänge des Stromspeichers M63 sind über Schalter S72 und S73 mit den entsprechenden Eingängen eines Komparators C60 verbunden. Der Ausgang des Komparators C60 ist mit dem Dateneingang einer Latch-Schaltung L60 verbunden, deren Q-Ausgang mit einem digitalen Ausgang 68 verbunden ist, um das digitale Ergebnis der Umwandlung in dieser Stufe zu liefern. Der Q-Ausgang des Latch L60 ist außerdem mit dem D-Eingang eines weiteren Latch L61 verbunden, dessen Q-Ausgang mit den Eingängen eines Digital-Analog-Wandlers S69 verbunden ist, dessen differenziellen Ausgänge über einen Schalter S74 mit der aufsummierenden Grenzschicht 64, über Schalter S75 mit der aufsummierenden Grenzschicht 65, über Schalter S76 mit der aufsummierenden Grenzschicht 66 und über Schalter S77 mit der aufsummierenden Grenzschicht 67 verbunden sind. Die aufsummierenden Grenzschichten 64 und 65 sind mit den Eingängen 70 und 71 der nächsten Bit-Stufe verbunden, während die aufsummierenden Grenzschichten 66 und 67 mit den Eingängen 72 und 73 der nächsten Bit-Stufe verbunden sind.
Wie in 6 gezeigt wird, sind die Schalter S60 und S61 geschlossen, wenn die Impulsform Φ₂ H ist, die Schalter S62 und S63 sind geschlossen, wenn die Impulsform Φ₄ H ist, die Schalter S64 und S65 sind geschlossen, wenn die Impulsform Φ₁ H ist, die Schalter S66 und S67 sind geschlossen, wenn die Impulsform Φ₃ H ist, die Schalter S68 und S69 sind geschlossen, wenn eine der Impulsformen Φ₄ oder Φ₁ H ist, die Schalter S70 und S71 sind geschlossen, wenn eine der Impulsformen Φ₂ oder Φ₃ H ist, die Schalter S72 und S73 sind geschlossen, wenn eine der Impulsformen Φ₄ oder Φ₂ H ist, die Schalter S74 und S75 sind geschlossen, wenn eine der Impulsformen Φ₄ oder Φ₁ H ist, und die Schalter S76 und S77 sind geschlossen, wenn eine der Impulsformen Φ₂ oder Φ₃ H ist. Die Latch-Schaltung L60 verriegelt den Ausgang der Komparatorschaltung C60 bei der ansteigenden Flanke der Impulsformen Φ₃ und Φ₁, während das Latch L60 den Q-Ausgang des Latch L60 bei der ansteigenden Flanke der Impulsformen Φ₄ und Φ₂ verriegelt.
Wie in 6 gezeigt ist, hat die nächste Umwandlungsstufe eine Eingangsschalt-Anordnung, die in der Form identisch zu der in der aktuellen Umwandlungsstufe ist. Sie umfasst Schalter S80 bis S87, die in derselben Konfiguration angeordnet sind wie Schalter S60 bis S67.
Jede Umwandlungsstufe arbeitet wie in 3 gezeigt, mit einer Umwandlungsperiode T, die in vier Phasen Φ₁, Φ₂, Φ₃ und Φ₄ unterteilt ist. Das ist die interne Abtastrate des Analog-Digital-Wandlers. Durch Erzeugung einer gemultiplexten Pipeline in der Art, dass ein (ungerader) Satz von Abtastwerten an die Eingänge 60 und 61 gelegt wird, während ein zweiter (gerader) Satz von Abtastwerten an die Eingänge 62 und 63 gelegt wird, kann die externe Abtastrate des Digital-Analog-Wandlers verdoppelt werden.
In der folgenden Beschreibung der Funktionsweise der oberen Pipeline des Wandlers wird angenommen, dass die an die Eingänge 60 und 61 angelegten Abtastwerte S₁, S₃, S₅, usw. während der Phase Φ₁ an den Stromspeicher M63 und während der Phase Φ₂ der Perioden T1, T2, T3 usw. an den Stromspeicher M61 gelegt werden. Also tastet der Stromspeicher M63 während der Phase Φ₁ der Umwandlungsperiode T1 das an die Eingänge 60 und 61 angelegte Eingangssignal ab und speichert den abgetasteten Strom. Während der Phase Φ₂ der Umwandlungsperiode T1 tastet der Stromspeicher M61 das an die Eingänge 60 und 61 angelegte Eingangssignal ab und speichert den abgetasteten Strom. Während der Phase Φ₂ wird der im Stromspeicher M63 gespeicherte Strom über Schalter S72 und S73 auch an den Komparator C60 gelegt. Das Ergebnis des Vergleichs wird bei der ansteigenden Flanke der Impulsform Φ₃ in das Latch L60 getaktet. Es ist dann am Q-Ausgang des Latch L60 und daher am Ausgang 68 während der Phasen Φ₃ und Φ₄ der Umwandlungsperiode T1 verfügbar. Das Q-Ausgangssignal des Latch L60 wird auch in den D-Eingang des Latch L61, das durch die ansteigende Flanke der Impulsform Φ₄ getaktet wird, eingespeist. Also wird zu Beginn der Phase Φ₄ das Ausgangssignal des Latch L61 an den Digital-Analog-Wandler 69 gelegt, der ein analoges Ausgangssignal erzeugt, das von dem Status des Q-Ausgangs des Latch 61 abhängig ist. Während der Phase Φ₄ der Umwandlungsperiode T1 und Phase Φ₁ der Umwandlungsperiode T2 wird das Ausgangssignal des Digital-Analog-Wandlers 69 über die Schalter S74 und S75 in die aufsummie renden Grenzschichten 64 und 65 eingespeist. Die Schalter S68 und S69 sind zu dieser Zeit auch geschlossen, und daher wird das analoge Rest-Ausgangssignal dieser Stufe an die Eingänge 70 und 71 der nächsten Umwandlungsstufe gelegt. Daher wird in Phase Φ₄ der Umwandlungsperiode T1 das analoge Rest-Signal der aktuellen Umwandlungsstufe an den, zum aktuellen Stromspeicher M63 äquivalenten Stromspeicher in der nächsten Umwandlungsstufe gelegt. In Phase Φ₁ der nächsten Umwandlungsperiode T2 sind die Schalter S80 und S81 geschlossen und der analoge Reststrom der aktuellen Stufe wird in den zum aktuellen Stromspeicher M61 äquivalenten Stromspeicher in der nächsten Stufe eingespeist.
So tastet die aktuelle Umwandlungsstufe der oberen Pipeline für jeden ungerade nummerierten Abtastwert S₁, S₃, S₅ usw. den Eingangsstrom während der Phasen Φ₁ und Φ₂ ab und macht das digitale Ausgangssignal während der Phasen Φ₃ und Φ₄ der Perioden T1, T2, T3 verfügbar. Wie beim einzelnen Pipelined-Wandler rückt das Timing für jede nachfolgende Stufe um eine Phase vor, d. h. in der nächsten Umwandlungsstufe wird das Eingangssignal während der Phasen Φ₄ von T1 und Φ₁ von T2 abgetastet, während das digitale Ausgangssignal während der Phasen Φ₂ und Φ₃ von T2 erzeugt wird. Wie früher diskutiert, hat dies eine geringe Bedeutung und dieses Vorrücken im Timing wird in der zeitlich abgleichenden Logik 4 berücksichtigt.
Die Funktionsweise der unteren Pipeline ist gleich wie die der oberen Pipeline and die Abtastwerte S₂, S₄, S₆ usw. werden während Phase Φ₃ der Periode T1, T2, T3 usw. an die Eingänge 62 und 63 der unteren Pipeline des Wandlers gelegt und über Schalter S66 und S67 in die Eingänge des Stromspeichers M63 gespeist, der den an die Eingänge 62 und 63 gelegten Eingangsstrom abtastet und speichert. Während Phase Φ₄ sind Schalter S62 und S63 geschlossen und die Eingänge des Stromspeichers M62 tasten den an die Eingänge 62 und 63 angelegten Eingangsstrom ab und speichern diesen. Während Phase Φ₄ der Periode T1 sind Schalter S72 und S73 geschlossen und der im Stromspeicher M63 gespeicherte analoge Strom wird in den Komparator C60 gespeist. Während Phase Φ₁ der nächsten Periode T2 wird das Ergebnis des Vergleichs durch die Impulspulsform Φ₁ in das Latch L60 gespeichert. So ist das während der Phasen Φ₃ und Φ₄ der Periode T1 mit den Eingängen 62 und 63 dieser Stufe verbundene Ergebnis der Umwandlung des Eingangsabtastwertes während der Phasen Φ₁ und Φ₂ der nächsten Umwandlungsperiode T2 am Ausgang 68 verfügbar. Das Q-Ausgangssignal des Latch L60 wird dann durch die Impulspulsform Φ₂ in Latch L61 getaktet und das Q-Ausgangssignal von Latch L61 steuert den Digital-Analog-Wandler 69. Schalter S76 und S77 sind während der Phasen Φ₂ und Φ₃ geschlossen, wie es auch Schalter S70 und S71 sind. Folglich wird der in Stromspeicher M62 gespeicherte Strom mit dem vom Digital-Analog-Wandler 69 erzeugten Strom aufsummiert, um den Reststrom der aktuellen Umwandlung zu bilden, und in die Eingänge 72 und 73 der nächsten Umwandlungsstufe gespeist. Während der Phase Φ₂ der nächsten Periode T2 sind die Schalter S86 und S87 geschlossen und der zu Stromspeicher M63 äquivalente Stromspeicher in der nächsten Stufe tastet den an die Eingänge 72 und 73 gelegten Reststrom ab und speichert diesen. Genauso sind während der Phase Φ₃ die Schalter S82 und S83 geschlossen und der zu Stromspeicher M62 in der aktuellen Stufe äquivalente Stromspeicher in der nächsten Stufe tastet den Eingangsstrom ab und speichert diesen.
Es ist offensichtlich, dass für jeden geraden Abtastwert S₂, S₄, S₆, usw. die aktuelle Umwandlungsstufe der unteren Pipeline den Eingangsstrom während der Phasen Φ₃ und Φ₄ der Perioden T1, T2, T3, usw. abtastet und während der Phasen Φ₁ und Φ₂ der Perioden T2, T3, T4 das digitale Ausgangssignal verfügbar macht.
Fachleuten wird klar sein, dass diese Anordnung Umwandlung mit der doppelten Abtastrate eines einzelnen, nicht gemultiplexten Pipelined-Wandlers ermöglicht. Es wird auch klar sein, dass diese Anordnung eine Einsparung an Komponenten ermöglicht, da der Stromspeicher, der Komparator und der Digital-Analog-Wandler für beide Pipelines verwendet werden können.
7a und 7 zeigen die Anordnung nach 6 in größerem Detail.
In 7 werden spezielle Ausführungsformen der Stromspeicher, des Komparators und des A/D-Wandlers gezeigt. Diese sind natürlich nur Beispiele der Stromspeicher, Komparatoren und D/A-Wandler und können durch andere Schaltkreise, die zur Ausführung dieser Funktionen fähig sind, ersetzt werden. In 7 wurden entsprechende Referenzzeichen für die Komponenten, die in 6 gezeigt werden, verwendet.
Wie in 7a gezeigt, umfasst jeder Stromspeicher erste und zweite p-Kanal-Feldeffekttransistoren P1 und P2 und erste und zweite n-Kanal-Feldeffekttransistoren N1 und N2. Die Transistoren P1 und N1 sind zwischen den Versorgungsbahnen V_dd und V_ss in Serie angeschlossen, genauso sind die Transistoren P2 und N2 zwischen den Versorgungsbahnen V_dd und V_ss in Serie angeschlossen. Ein Schalter SP1 ist zwischen einer Vorspannungsbahn V_b und der Gate-Elektrode von Transistor P1 angeschlossen, während ein Schalter SP2 zwischen der Vorspannungsbahn V_b und der Gate-Elektrode von Transistor P2 angeschlossen ist. Ein weiterer Schalter SP3 ist zwischen den Gate- und Drain-Elektroden von Transistor P1 angeschlossen, während ein weiterer Schalter SP4 zwi schen den Gate- und Drain-Elektroden von Transistor P2 angeschlossen ist. Ein Schalter SN1 ist zwischen den Gate- und Drain-Elektroden von Transistor N1 angeschlossen, während ein Schalter SN2 zwischen den Gate- und Drain-Elektroden von Transistor N2 angeschlossen ist. Der Schalter S60 ist zwischen dem Eingang 60 und der Grenzschicht der Drain-Elektroden der Transistoren P1 und N1 angeschlossen, während der Schalter S61 zwischen dem Eingang 61 und der Grenzschicht der Drain-Elektroden der Transistoren P1 und N1 angeschlossen ist. Die Grenzschicht der Transistoren P1 und N1 ist außerdem an eine Seite des Schalters S68 angeschlossen, während die Grenzschicht der Drain-Elektroden der Transistoren N2 und P2 an eine Seite des Schalters S69 angeschlossen ist. Die Stromspeicher M62 und M63 haben die selbe Konstruktion wie der Stromspeicher M61. Die Phasen Φ₁, Φ₂, Φ₃ und Φ₄ sind wie in 3 gezeigt in Sub-Phasen a) und b) unterteilt, und in der ersten oder a)-Sub-Phase der Phase Φ₂ sind die Schalter SP1, SP2, SN1 und SN2 im Stromspeicher M61 geschlossen. Folglich produzieren die Transistoren P1 und P2 konstante Bias-Ströme J, die durch die Vorspannung V_b definiert sind. Als ein Ergebnis geben die Transistoren N1 und N2, die Dioden-angeschlossen sind, einen Strom weiter, der gleich dem Bias-Strom plus dem an die Eingänge 60 beziehungsweise 61 gelegten Strom ist. Am Ende der a)-Sub-Phase werde die Schalter SN1, SN2, SP1 und SP2 geöffnet und die Schalter SP3 und SP4 schließen während der b)-Sub-Phase. Als ein Ergebnis wird der durch die Transistoren N1 und N2 festgestellte Strom aufrechterhalten, wenn die Schalter SN1 und SN2 durch die auf den Gate-Source-Kapazitäten dieser Transistoren gespeicherten Ladung öffnen. Genauso wird der durch die Transistoren P1 und P2 durchgelassenen Strom am Anfang aufrechterhalten, wenn die Schalter SP1 und SP2 geöffnet werden. Wenn die Schalter SP3 und SP4 schließen, stellt Transistor P1 den Unterschied zwischen dem von Transistor N1 und dem Eingangsstrom am Eingang 60 fest und Transistor P2 stellt den Unterschied zwischen den von Transistor N2 erzeugten Strömen und dem Eingangsstrom am Eingang 61 fest. Am Ende der b)-Sub-Phase von Phase Φ₂ öffnen die Schalter SP3 und SP4 und der Strom wird im Stromspeicher M61 durch die Ladungen auf den Gate-Source-Kapazitäten der Transistoren festgehalten. Zu dieser Zeit öffnen natürlich auch die Schalter S60 und S61. Während Phase Φ₄ und Phase Φ₁ der nächsten Abtastperiode werden die Schalter S68 und S69 geschlossen und der vom Stromspeicher M61 gespeicherte Strom wird an die aufsummierenden Grenzschichten 64 und 65 weitergeleitet. Der Stromspeicher M62 ist auf dieselbe Art ausgeführt wie der Stromspeicher M61. Seine Schalter SP1, SP2, SN1 und SN2 schließen während der a)-Sub-Phase von Phase Φ₄ während seine Schalter SP3 und SP4 während der b)-Sub-Phase von Phase Φ₄ schließen. Die Ausgangsschalter S70 und S71 schließen während der Phasen Φ₂ und Φ₃ der nächsten Periode und verbinden den Ausgang des Speichers M62 mit den aufsummierenden Grenzschichten 66 und 67.
Der Stromspeicher M63 hat wieder eine ähnliche Form wie der Stromspeicher M61. Aber im Falle des Stromspeichers M63 schließen die Schalter SP1, SP2, SN1 und SN2 während der a)-Sub-Phase der Phasen Φ₁ und Φ₃. Genauso schließen die Schalter SP3 und SP4 während der b)-Sub-Phase der Phasen Φ₁ und Φ₃. Also wird der Stromspeicher M63 den in ihn von Eingang 60 und 61 eingespeisten Strom während Phase Φ₁ erfassen und speichern und den in ihn von Eingang 62 und 63 eingespeisten Strom während Phase Φ₃. Während der Sub-Phase a) der Phasen Φ₂ und Φ₄ verbinden die Schalter S72a und S73a den Ausgang von Stromspeicher M63 mit dem Eingang des Komparators C60. Während der Sub-Phase b) der Phasen Φ₂ und Φ₄ verbinden die Schalter S72b und S73b die Ausgänge von Stromspeicher M63 mit dem Eingang des Komparators C60 in entgegengesetzter Hinsicht. Die Stromspeicher M61, M62 und M63 sind so, wie in der European Patent Application No. 0,608,936 (PHB33830) beschrieben und diese Patentanmeldung sei erwähnt, um eine vollständigere Beschreibung ihrer Konstruktion und Funktionsweise zu erhalten.
Der in 7b gezeigte Komparator hat dieselbe Form und Konstruktion wie der in European Patent Application No. 0,744,032 (PHB33958) beschriebene.
Der Komparator C60 hat einen ersten Eingang, der mit der Grenzschicht der Schalter S72a und S73a verbunden ist, und der über eine Leitung 101 in die Drain-Elektrode eines Transistors MP3 und über einen Schalter S104 in die Gate-Elektrode von Transistor MP3 gespeist wird. Die Leitung 101 ist weiterhin mit der Drain-Elektrode eines Transistors MP1 und mit der Drain-Elektrode eines Transistors MN1 verbunden. Ein zweiter Eingang ist mit der Grenzschicht der Schalter S72b und S73b verbunden und wird über eine Leitung 102 in die Drain-Elektrode eines Transistors MP4 und über einen Schalter S105 in dessen Gate-Elektrode gespeist. Die Leitung 102 ist weiterhin mit der Drain-Elektrode eines Transistors MP2 und mit der Drain-Elektrode eines Transistors MN2 verbunden. Die Gate-Elektrode von Transistor MP2 ist über einen Schalter S106 mit der Drain-Elektrode von Transistor MP1 verbunden, während die Gate-Elektrode von Transistor MP1 über einen Schalter S107 mit der Drain-Elektrode von Transistor MP2 verbunden ist. Die Source-Elektroden der Transistoren MP1 bis MP4 sind mit einer Versorgungsbahn V_dd verbunden, während die Source-Elektroden der Transistoren MN1 und MN2 mit einer Versorgungsbahn V_ss verbunden sind. Ein Eingangsanschluss 104 ist mit der Gate-Elektrode eines Transistors MP5 und über einen Schalter S108 mit der Gate-Elektrode von Transistor MP1 und über einen Schalter S109 mit der Gate-Elektrode eines Transistors MP2 verbunden.
Die Drain-Elektrode von Transistor MP5 ist mit den Drain- und Gate-Elektroden eines Transistors MN3 verbunden. Die Gate-Elektrode von Transistor MN3 ist mit den Gate-Elektroden der Transistoren MN1 und MN2 verbunden. Die Source-Elektrode von Transistor MN3 ist mit der Versorgungsbahn V_ss verbunden, während die Source-Elektrode von Transistor MP5 ist mit der Versorgungsbahn V_dd verbunden ist.
Die Gate-Elektrode von Transistor MP1 ist mit der Gate-Elektrode eines Transistors MP6 verbunden, während die Gate-Elektrode von Transistor MP2 mit der Gate-Elektrode eines Transistors MP7 verbunden ist. Die Drain-Elektrode von Transistor MP6 ist mit den Drain- und Gate-Elektroden eines Transistors MN4 verbunden, während die Drain-Elektrode von Transistor MP7 mit der Drain-Elektrode eines Transistors MN5 verbunden ist. Die Gate-Elektroden der Transistoren MN4 und MN5 sind miteinander verbunden. Die Grenzschicht der Drain-Elektroden der Transistoren MP7 und MN5 sind mit einem Ausgangsanschluss 105 verbunden. Die Source-Elektroden der Transistoren MP6 und MP7 sind mit der Versorgungsbahn V_dd verbunden, während die Source-Elektroden der Transistor MN4 und MN5 mit der Versorgungsbahn V_ss verbunden sind.
Die Schalter im Komparator sind während folgender Phasen und Sub-Phasen geschlossen: S72a, S73a, S104 und S105 sind während der a)-Sub-Phase der Phasen Φ₂ und Φ₄ geschlossen, S72b und S73b sind während der b)-Sub-Phasen der Phasen Φ₂ und Φ₄ geschlossen, S106 und S107 sind während der b)-Sub-Phasen der Phasen Φ₂ und Φ₄ und der a)-Sub-Phasen der Phasen Φ₁ und Φ₃ geschlossen, S108 und S109 sind während der b)-Sub-Phasen der Phasen Φ₁ und Φ₃ und der a)-Sub-Phasen der Phasen Φ₂ und Φ₄ geschlossen.
Der Komparator C60 umfasst ein überkreuztes Transistorpaar MP1 und MP2, die ein Latch bilden, das durch zwei Stromquellen MN1 und MN2 vorgespannt wird. Die Stromquellen erzeugen jede einen Strom mit dem Wert von 2J, wobei J denselben Wert hat wie die Biasströme in den Speicherzellen M61 bis M63. Das Zurücksetzen des Latch könnte mittels eines Schalters erreicht werden, der das überkreuzte Transistorpaar MP1 und MP2 während des ersten Teils der Phasen Φ₂ und Φ₄, bezeichnet mit Φ_2a und Φ_4a, kurzschließt. Trotzdem wird in dieser Ausführungsform ein Bias-Referenztransistor MP5 ver wendet, um den Strom in den Transistoren MP1 und MP2 gleich zu J, was das Äquivalent zu der Stromdichte in den assoziierten Speicherzellen ist, einzustellen. Also ist die vom Komparator, während der die Ausgangssignale von den S21 Speicherzellen während Phase Φ_2a und Φ_2b und Φ_4a und Φ_4b abtastet, definierte Eingangsspannung identisch mit der nominalen Einschwingspannung des Feinstromspeichers selber, was dabei Fehler im Stromtransfer minimiert. Der Differenzstrom zwischen dem in MN1/MN2 und dem in MP1/MP2 wird, inklusive jeglicher Abweichung von dem idealen 2 : 1 Verhältnis, von zwei Abtaststrom-Speichertransistoren MP3 und MP4 übertragen. Dieser Wert wird zusammen mit dem Eingangssignal während der Periode Φ_2a für die obere Pipeline und Φ_4a für die untere Pipeline erfasst. Während des mit Φ_2b bezeichneten zweiten Teils der Phase Φ₂ und mit Φ_4b bezeichneten der Phase Φ₄ werden die Eingangsstromspeicher-Schalter geöffnet, das sind die Schalter S104 und S105. Folglich speichert er in einem Erfassen das differenzielle Eingangssignal Idm, dessen gleichlaufender Komponente Icm und jegliche Abweichungsströme. Während Φ_2b und Φ_4b sind die Latch-Transistoren MP1 und MP2 durch die Schalter S106 und S107 über Kreuz gekoppelt. Die Eingangssignal-Schalter S72b und S73b sind geschlossen, so dass die Eingangsströme in entgegengesetztem Sinn, das bedeutet einen differenziellen Eingangstrom mit umgekehrten Vorzeichen, Idm zusammen mit dessen gleichlaufender Komponente Icm angelegt werden. Die Stromspeicher MP3 und MP4 wirken nun als Stromquellen und an das Latch wird ein Differenzstrom von plus 2Idm angelegt. Das Gleichphasige und die Abweichung werden so in den Stromquellen MP3 und MP4 absorbiert. Das Latch geht nun mit einer durch die C/g_m-Zeitkonstanten bestimmten Rate in seine Entscheidung. Das Ausgangssignal ist für den oberen Pipeline-Vergleich vom Ende der Phase Φ_2b bis zum Ende der Phase Φ_3a und für den unteren Pipeline-Vergleich vom Ende der Phase Φ_4b bis zum Ende der Phase Φ_1a der nächsten Umwandlungsperiode verfügbar.
Zur korrekten Funktionsweise des Komparators müssen die Ausgangssignal-Niveau-Umsetzer mit den Transistoren MN4 und MN5 zusammen mit den Transistoren MP6 und MP7 so konstruiert sein, dass während der Rücksetzperiode beide Transistoren MP6 und MP7 im Sättigungsarbeitsbereich sind, bis das Latch im wesentlichen gesetzt ist, d. h. die Kapazitäten im ganzen Schaltsystem ausbalanciert sind. Ein Weg, wie dies erreicht werden kann, ist es, das Verhältnis Kanalweite zu Länge von Transistor MN5 größer zu machen als das von Transistor MN4. Folglich hat während des Rücksetzens der Ausgang des Komparators immer den niedrigen Pegel (L).
Das Ausgangssignal des Komparators C60 wird in den D-Eingang einer Latch-Schaltung L60 gespeist, die von den der Impulsform Φ₁ und Φ₃ getaktet wird. Der Q-Ausgang von Latch L60 ist mit dem Ausgang 68 verbunden, der den digitalen Wert dieser Umwandlungsstufe abgibt. Dieser ist während der Phasen Φ₁ und Φ₃ jeder der Umwandlungsperioden verfügbar. Also ist während der Phase Φ₃ einer Umwandlungs-periode die digitale Umwandlung des an die Eingänge 60 und 61 angelegten Eingangssignals verfügbar, während während der Phase Φ₁ der nächsten Umwandlungsperiode die digitale Umwandlung des an die Eingänge 62 und 63 angelegten Signals verfügbar wird. Das Q-Ausgangssignal von Latch L60 wird auch in den D-Eingang von Latch L61 gespeist, das von der ansteigenden Flanke der Impulsformen Φ₂ und Φ₄ getaktet wird.
Die Q- und Q-Ausgänge steuern die Ausgangsschalter des Analog-Digital-Wandlers 69 und die Zustände dieser Ausgänge bestimmen die Polarität des über die Schalter S74 bis S77 in die aufsummierenden Grenzschichten 64 bis 67 gespeisten Stroms. Die Schalter S74 und S75 sind während der Phase Φ₄ der aktuellen Umwandlungsperiode und Φ₁ der nächsten Umwandlungsperiode geschlossen. Also wird der Status von Latch L61 wie von Phase Φ₄ getaktet die Polarität des vom Digital-Analog-Wandler 69 erzeugten und in die aufsummierenden Grenzschichten 64 und 65 gespeisten Stroms bestimmen. Diese Ausgangssignale bleiben bis zu Phase Φ₂ der nächsten Umwandlungsperiode, wenn die neuen Daten in Latch L61 getaktet werden, konstant. Also wird für die Dauer der Phase Φ₄ der aktuellen Umwandlungsperiode und Φ₁ der nächsten Umwandlungsperiode ein konstanter Strom in die aufsummierenden Grenzschichten eingespeist werden, dessen Polarität von dem Ergebnis des Vergleichs im Komparator C60 während der Phase Φ₂ der aktuellen Umwandlungsperiode abhängig ist.
Der Digital-Analog-Wandler 69 umfasst einen p-Kanal-Feldeffekttransistor P10, dessen Source-Elektrode mit einer Versorgungsbahn V_dd verbunden ist und dessen Gate- und Drain-Elektroden über eine Stromquelle S mit den Gate- und Drain-Elektroden eines n-Kanal-Feldeffekttransistors N10 verbunden sind, dessen Source-Elektrode mit einer Versorgungsbahn V_ss verbunden ist. Ein weiterer p-Kanal-Feldeffekttransistor P11 hat seine Source-Elektrode an die Versorgungsbahn V_dd angeschlossen, seine Gate-Elektrode an die Gate-Elektrode von Transistor P10 angeschlossen und seine Drain-Elektrode an die Grenzschicht von einer Seite der zwei Schalter S90 und S91 angeschlossen. Ein weiterer n-Kanal-Feldeffekttransistor N11 hat seine Source-Elektrode an die Versorgungsbahn V_ss ange schlossen, seine Gate-Elektrode an die Gate-Elektrode von Transistor N10 angeschlossen und seine Drain-Elektrode an die Grenzschicht von einer Seite der zwei Schalter S92 und S93 angeschlossen. Die Grenzschicht der anderen Seite der Schalter S90 und S92 ist an einen ersten Ausgang 110 des DAC angeschlossen, während die Grenzschicht der anderen Seite der Schalter S91 und S93 an einen zweiten Eingang 111 des DAC angeschlossen ist. Der Ausgang 110 des DAC ist mit der Grenzschicht der Schalter S75 und S77 verbunden, während der Ausgang 111 des DAC mit der Grenzschicht der Schalter S74 und S76 verbunden ist. Die Schalter S90 und S93 sind geschlossen, wenn der Q-Ausgang von Latch L61 H ist, während die Schalter S91 und S92 geschlossen sind, wenn der Q-Ausgang von Latch L61 H ist.
Auf diese Weise wird der D/A-Wandler 69 während Phase Φ₄ der aktuellen Umwandlungsperiode und Phase Φ₁ der nächsten Umwandlungsperiode einen differenziellen Strom erzeugen, dessen Polarität von dem Komparator-Ausgangssignal abhängig ist, das von den Eingangsströmen in Eingang 60 und 61 während der Phasen Φ₁ und Φ₂ der aktuellen Umwandlungsperiode abgeleitet wird. Dieser wird mit den Eingangsströmen in die Eingänge 60 und 61 aufsummiert, die in dem Stromspeicher M61 gespeichert wurden und die auch zu dieser Zeit verfügbar gemacht werden.
In ähnlicher Weise wird der D/A-Wandler 69 während der Phasen Φ₂ und Φ₃ der nächsten Umwandlungsperiode einen differenziellen Strom erzeugen, dessen Polarität von dem Komparator-Ausgangssignal abhängig ist, das von den Eingangsströmen in Eingang 62 und 63 während der Phasen Φ₃ und Φ₄ der aktuellen Umwandlungsperiode abgeleitet wird. Die Schalter S76 und S77 sind während der Phasen Φ₂ und Φ₃ geschlossen und ermöglichen es so, dass die Ausgangssignale von D/A-Wandler 69 an die aufsummierenden Grenzschichten 72 und 73 weitergegeben werden, wo sie mit den Eingangsströmen der Eingänge 62 und 63, die in dem Stromspeicher M62 gespeichert wurden und die auch zu dieser Zeit verfügbar gemacht werden, aufsummiert werden.
Viele Modifikationen, die Fachleuten deutlich sein werden, können an den gezeigten Ausführungsformen gemacht werden. Zum Beispiel können viele Formen von Stromspeicherschaltungen in Abhängigkeit von der erforderlichen Performance verwendet werden. Die in 5 gezeigte Ausführungsform verwendet Stromspeicherschaltungen, wie sie in EP-A-0608 936 gezeigt wurden und die allgemein als S21-Stromspeicher bekannt sind, aber viele andere Stromspeicherschaltungen könnten benutzt werden. Sie werden verbesserte S21-Stromspeicherschaltungen enthalten, wie sie in EP-A-0789920 (PHB 34007), EP-A-0789919 (PHB 34009) und EP-A-0789918 (PHB 34010) offenbart wurden und auch die in EP-A-0848852 (PHB 34088) offenbarte S31-Stromspeicherschaltung. Zusätzlich könnten Stromspeicherschaltungen der ersten Generation, wie in EP-A-0308 807 (PHB 33386) oder auch als Strom-Kopien bekannte Stromspeicherschaltungen der zweiten Generation benutzt werden. Zusätzlich sind weiter Stromspeicherschaltungen bekannt, die geregelte Kaskoden-Schaltungen verwenden und auch A-B-Stromspeicher. Jede dieser Stromspeicherschaltungen könnte in einem Analog-Digital-Wandler nach der vorliegenden Erfindung verwendet werden. Auch die spezielle Form des Stromkomparators und DAC kann aus vielen Alternativen in Abhängigkeit von Performanceanforderungen an den Analog-Digital-Wandler ausgewählt werden.

Claims

Stromgesteuerter Pipelined-Analog-Digital-Wandler (ADC; 4) mit einer Vielzahl von seriell verbundenen Umwandlungsstufen; in dem jede Umwandlungsstufe einen Stromeingang (40) zum Aufnehmen einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang (47) zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang (45) zur Erzeugung eines digitalen Signals, das die durch die Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel (S41) zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung (CM1) während eines ersten Abschnitts (Φ₁) jeder Abtastwert-Umwandlungsperiode, Mittel (S42) zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung (CM2) während eines zweiten Abschnitts von jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator (C43) mit einem ersten, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang, einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel (S43, S44) mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten Eingang, und einem an den Stromausgang gekoppelten Ausgang (48) umfasst.
ADC nach Anspruch 1, in dem jede Umwandlungsstufe ein Bit des digitalen Ausgangssignals des ADC erzeugt.
ADC nach Anspruch 1 oder Anspruch 2, in dem der Ausgang der ersten Stromspeicherschaltung während des zweiten Abschnitts der Abtastperiode an den ersten Eingang des Komparators gelegt wird.
ADC nach einem vorhergehenden Anspruch, in dem jede Abtastperiode in vier Phasen unterteilt ist, worin während einer ersten Phase der Eingangsstrom-Abtastwert abgetastet und im ersten Stromspeicher gespeichert wird, während einer zweiten Phase der Eingangsstrom-Abtastwert abgetastet und im zweiten Stromspeicher gespeichert wird und das Ausgangssignal des ersten Stromspeichers in den ersten Eingang des Komparators gespeist wird, während einer dritten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, und während einer vierten und anschließenden Phase die Ausgangssignale des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist werden, wobei der Ausgang der aufsummierenden Mittel an den Stromausgang gekoppelt sind, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
ADC nach einem der Ansprüche 1 bis 3, in dem jede Abtastperiode in vier Phasen unterteilt ist, worin während einer ersten und zweiten Phase der Eingangsstrom-Abtastwert abgetastet und in der ersten Stromspeicherschaltung gespeichert wird, das Ausgangssignal der zweiten Stromspeicherschaltung in den ersten Eingang der stromaufsummierenden Mittel gespeist wird, das Ausgangssignal des DAC in den zweiten Eingang der stromaufsummierenden Mittel gespeist wird und der Ausgang der stromaufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen; während der dritten Phase der Eingangsstrom-Abtastwert abgetastet und in der zweiten Stromspeicherschaltung gespeichert wird und das Ausgangssignal der ersten Stromspeicherschaltung in den ersten Eingang des Komparators gespeist wird; und während einer vierten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, das Ausgangssignal des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist werden und der Ausgang der aufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
Stromgesteuerter Pipelined-Analog-Digital-Wandler (ADC; 6) zur Umwandlung differenzieller Eingangsstrom-Abtastwerte mit einer Vielzahl von seriell verbundenen Umwandlungsstufen; in dem jede Umwandlungsstufe einen differenziellen Stromeingang zur Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten ersten Stromspeicherschaltung während eines ersten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten zweiten Stromspeicherschaltung während eines zweiten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit erstem und zweitem, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang und einem Ausgang, der an den digitalen Ausgang und an den Eingang eines zur Erzeugung eines differenziellen Ausgangsstroms als Antwort auf sein digitales Eingangssignal geeigneten Digital-Analog-Wandlers (DAC) gekoppelt ist, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten, differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang und einem differenziellen Ausgang, der an den differenziellen Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen, umfasst.
ADC nach Anspruch 6, in dem jede Umwandlungsstufe ein Bit des digitalen Ausgangssignals des ADC erzeugt.
ADC nach Anspruch 5 oder Anspruch 6, in dem der Ausgang der ersten Stromspeicherschaltung während des zweiten Abschnitts der Abtastperiode an die Eingänge des Komparators gelegt wird.
ADC nach einem der Ansprüche 6 bis 8, in dem jede Abtastperiode in vier Phasen unterteilt ist, worin während einer ersten Phase der Eingangsstrom-Abtastwert abgetastet und im ersten Stromspeicher gespeichert wird, während einer zweiten Phase der Eingangsstrom-Abtastwert abgetastet und im zweiten Stromspeicher gespeichert wird und das Ausgangssignal des ersten Stromspeichers in die Eingänge des Komparators gespeist wird, und während einer dritten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, und das Ausgangssignal des DAC und des zweiten Stromspeichers in die jeweiligen Eingänge der aufsummierenden Mittel gespeist wird, wobei der Ausgang der aufsummierenden Mittel an den Stromausgang gekoppelt ist, um das Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
ADC nach einem der Ansprüche 6 bis 8, in dem jede Abtastperiode in vier Phasen unterteilt ist; worin während einer ersten und zweiten Phase der Eingangsstrom-Abtastwert abgetastet und in der ersten Stromspeicherschaltung gespeichert wird, das Ausgangssignal des zweiten Stromspeichers in den ersten differenziellen Eingang der stromaufsummierenden Mittel gespeist wird, das Ausgangssignal des DAC in den zweiten differenziellen Eingang der stromaufsummierenden Mittel gespeist wird und der differenzielle Ausgang der stromaufsummierenden Mittel an den differenziellen Stromausgang gekoppelt ist, um das differenzielle Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen; während der dritten Phase der Eingangsstrom-Abtastwert abgetastet und in der zweiten Stromspeicherschaltung gespeichert wird, während einer dritten Phase das Ausgangssignal der ersten Stromspeicherschaltung in den ersten Eingang des Komparators gespeist wird; und während einer vierten Phase das Ergebnis des Vergleichs als von der aktuellen Umwandlungsstufe durchgeführte digitale Umwandlung in den digitalen Ausgang und in den Eingang des DAC gespeist wird, die differenziellen Ausgangssignale des DAC und des zweiten Stromspeichers in die jeweiligen differenziellen Eingänge der aufsummierenden Mittel gespeist werden, wobei der differenzielle Ausgang der aufsummierenden Mittel an den differenziellen Stromausgang gekoppelt ist, um das differenzielle Reststrom-Ausgangssignal der Umwandlungsstufe zu verschaffen.
Stromgesteuerter, gemultiplexter Pipelined-Analog-Digital-Wandler (ADC; 5) mit einer ersten und zweiten Vielzahl von seriell verbundenen Umwandlungsstufen; in dem jede Umwandlungsstufe der ersten Vielzahl einen Stromeingang zur Aufnahme einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung während eines ersten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung während eines zweiten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit einem ersten, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang und einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten Eingang und einem an den Stromausgang gekoppelten Ausgang umfasst; und in dem jede Umwandlungsstufe der zweiten Vielzahl einen Stromeingang zum Aufnehmen einer Serie von Eingangsstrom-Abtastwerten, einen Stromausgang zur Erzeugung einer Serie von Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten Stromspeicherschaltung während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten Stromspeicherschaltung während eines vierten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit einem ersten, an den Ausgang der ersten Stromspeicherschaltung gekoppelten Eingang, einem zweiten Eingang, der einen Referenzstrom aufnimmt, und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC) gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten Eingang, einem zweiten, an den Ausgang des DAC gekoppelten Eingang und einem an den Stromausgang gekoppelten Ausgang umfasst: wobei der erste Stromspeicher, der Komparator und der DAC gemeinsam von den jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl von Umwandlungsstufen genutzt werden.
ADC nach Anspruch 11, in dem jede Abtastperiode in vier Phasen unterteilt ist; worin in der Umwandlungsstufe der ersten Vielzahl von Umwandlungsstufen während einer ersten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, der Ausgang der zweiten Stromspeicherschaltung mit den stromaufsummierenden Mitteln gekoppelt ist und der Ausgang des DAC mit den stromaufsummierenden Mitteln gekoppelt ist; während einer zweiten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und das Ausgangssignal der ersten Stromspeicherschaltung in den ersten Komparator gespeist wird; während einer dritten Phase der Ausgang des Komparators an den digitalen Ausgang der Umwandlungsstufe gekoppelt ist; und während einer vierten Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC angelegt wird, das Ausgangssignal des DAC in die aufsummie renden Mittel gespeist wird und das Ausgangssignal der zweiten Stromspeicherschaltung in die aufsummierenden Mittel gespeist wird; und worin in der Umwandlungsstufe der zweiten Vielzahl von Umwandlungsstufen während der ersten Phase der Ausgang des Komparators an den digitalen Ausgang gekoppelt ist, während der zweiten Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC angelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel gespeist wird und das Ausgangssignal des zweiten Stromspeichers in die stromaufsummierenden Mittel gespeist wird; während der dritten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, das Ausgangssignal des DAC in die stromaufsummierenden Mittel gespeist wird und das Ausgangssignal des zweiten Stromspeichers in die stromaufsummierenden Mittel gespeist wird; und während der vierten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und der Ausgang des ersten Stromspeichers an den Komparatoreingang gekoppelt ist.
ADC nach Anspruch 12, in dem das Ausgangssignal des Komparators zu Beginn der ersten und dritten Phase in ein erstes Latch getaktet wird und der Ausgang des Latch mit einem gemeinsamen digitalen Ausgang der jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl gekoppelt ist.
ADC nach Anspruch 13, in dem das Ausgangssignal der ersten Latch-Schaltung zu Beginn der zweiten und vierten Phase in eine zweite Latch-Schaltung getaktet wird und das Ausgangssignal der zweiten Latch-Schaltung das digitale Eingangssignal für den DAC verschafft.
Stromgesteuerter, gemultiplexter Pipelined-Analog-Digital-Wandler (ADC) zur Umwandlung differenzieller Eingangsstrom-Abtastwerte mit einer ersten und zweiten Vielzahl von seriell verbundenen Umwandlungsstufen: in dem jede Umwandlungsstufe der ersten Vielzahl einen differenziellen Stromeingang zur Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten, zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten, Stromspeicherschaltung während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten, zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten, Stromspeicherschaltung während eines vierten Abschnitts jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit erstem und zweitem, an die differenziellen Ausgänge der ersten Stromspeicherschaltung gekoppelten Eingang und einem an den digitalen Ausgang und den Eingang eines Digital-Analog-Wandlers (DAC), der geeignet ist, einen differenziellen Ausgangsstrom als Antwort auf sein digitales Eingangssignal zu erzeugen, gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten, differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang und einen an den differenziellen Stromausgang gekoppelten differenziellen Ausgang umfasst; und in dem jede Umwandlungsstufe der zweiten Vielzahl einen differenziellen Stromeingang zur Aufnahme einer Serie von differenziellen Eingangsstrom-Abtastwerten, einen differenziellen Stromausgang zur Erzeugung einer Serie von differenziellen Reststrom-Abtastwerten und einen digitalen Ausgang zur Erzeugung eines digitalen Signals, das die von der Stufe durchgeführte digitale Umwandlung repräsentiert, Mittel zur Kopplung des Stromeingangs an den Eingang einer ersten, zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten Stromspeicherschaltung während eines dritten Abschnitts jeder Abtastwert-Umwandlungsperiode, Mittel zur Kopplung des Stromeingangs an den Eingang einer zweiten, zur Speicherung eines differenziellen Strom-Abtastwertes geeigneten, Stromspeicherschaltung während eines vierten Abschnitts von jeder Abtastwert-Umwandlungsperiode, einen Stromkomparator mit erstem und zweitem, an die differenziellen Ausgänge der ersten Stromspeicherschaltung gekoppelten Eingang und einem an den digitalen Ausgang und den Eingang eines DAC, der geeignet ist, einen differenziellen Ausgangsstrom als Antwort auf sein digitales Eingangssignal zu erzeugen, gekoppelten Ausgang, und stromaufsummierende Mittel mit einem ersten, an den Ausgang der zweiten Stromspeicherschaltung gekoppelten, differenziellen Eingang, einem zweiten, an den Ausgang des DAC gekoppelten, differenziellen Eingang, und einem an den differenziellen Stromausgang gekoppelten differenziellen Ausgang umfasst: wobei der erste Stromspeicher, der Komparator und der DAC gemeinsam von den jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl von Umwandlungsstufen genutzt werden.
ADC nach Anspruch 15, in dem jede Abtastperiode in vier Phasen unterteilt ist; worin in der Umwandlungsstufe der ersten Vielzahl von Umwandlungsstufen während einer ersten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, der Ausgang der zweiten Stromspeicherschaltung mit den aufsummierenden Mitteln gekoppelt ist, und der Ausgang des DAC mit den aufsummierenden Mitteln gekoppelt ist; während einer zweiten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert und das Ausgangssignal der ersten Stromspeicherschaltung in den Komparator gespeist wird; während einer dritten Phase der Ausgang des Komparators an den digitalen Ausgang der Umwandlungsstufe gekoppelt ist; und während einer vierten Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC angelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel gespeist wird, und das Ausgangssignal der zweiten Stromspeicherschaltung in die aufsummierenden Mittel gespeist wird; und worin in der Umwandlungsstufe der zweiten Vielzahl von Umwandlungsstufen während der ersten Phase der Ausgang des Komparators an den digitalen Ausgang gekoppelt ist, während der zweiten Phase das Ergebnis des Vergleichs als dessen digitales Eingangssignal an den DAC angelegt wird, das Ausgangssignal des DAC in die aufsummierenden Mittel gespeist wird und das Ausgangssignal der zweiten Stromspeicherschaltung in die stromaufsummierenden Mittel gespeist wird; während der dritten Phase die erste Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, das Ausgangssignal des DAC in die stromaufsummierenden Mittel gespeist wird und das Ausgangssignal der zweiten Stromspeicherschaltung in die stromaufsummierenden Mittel gespeist wird; und während der vierten Phase die zweite Stromspeicherschaltung den Eingangsstrom-Abtastwert abtastet und speichert, und der Ausgang des ersten Stromspeichers an den Komparatoreingang gekoppelt ist.
ADC nach Anspruch 16, in dem das Ausgangssignal des Komparators zu Beginn der ersten und dritten Phase in eine erste Latch-Schaltung getaktet wird, wobei der Ausgang des Latch mit einem gemeinsamen digitalen Ausgang der jeweiligen Umwandlungsstufen der ersten und zweiten Vielzahl gekoppelt ist.
ADC nach Anspruch 17, in dem das Ausgangssignal der ersten Latch-Schaltung zu Beginn der zweiten und vierten Phase in eine zweite Latch-Schaltung getaktet wird, wobei das Ausgangssignal der zweiten Latch-Schaltung das digitale Eingangssignal für den DAC verschafft.