DE69925953D1 - Prüfung einer Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung inklusiv eines Prüfungsverfahrens - Google Patents

Prüfung einer Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung inklusiv eines Prüfungsverfahrens

Info

Publication number
DE69925953D1
DE69925953D1 DE69925953T DE69925953T DE69925953D1 DE 69925953 D1 DE69925953 D1 DE 69925953D1 DE 69925953 T DE69925953 T DE 69925953T DE 69925953 T DE69925953 T DE 69925953T DE 69925953 D1 DE69925953 D1 DE 69925953D1
Authority
DE
Germany
Prior art keywords
semiconductor device
testing
manufacturing
device including
test method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69925953T
Other languages
English (en)
Other versions
DE69925953T2 (de
Inventor
Takefumi Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69925953D1 publication Critical patent/DE69925953D1/de
Application granted granted Critical
Publication of DE69925953T2 publication Critical patent/DE69925953T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
DE69925953T 1998-04-24 1999-04-23 Prüfung einer Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung inklusiv eines Prüfungsverfahrens Expired - Lifetime DE69925953T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11550698 1998-04-24
JP11550698 1998-04-24
JP09813399A JP3662439B2 (ja) 1998-04-24 1999-04-05 半導体試験用データ処理装置及び方法並びに半導体試験装置
JP9813399 1999-04-05

Publications (2)

Publication Number Publication Date
DE69925953D1 true DE69925953D1 (de) 2005-08-04
DE69925953T2 DE69925953T2 (de) 2005-12-22

Family

ID=26439337

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69925953T Expired - Lifetime DE69925953T2 (de) 1998-04-24 1999-04-23 Prüfung einer Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung inklusiv eines Prüfungsverfahrens

Country Status (6)

Country Link
US (1) US6721676B1 (de)
EP (1) EP0955551B1 (de)
JP (1) JP3662439B2 (de)
CN (1) CN1157775C (de)
DE (1) DE69925953T2 (de)
HK (1) HK1023182A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7194474B2 (en) * 1999-12-01 2007-03-20 General Electric Company Method of processing test information
WO2003085706A1 (en) * 2002-04-11 2003-10-16 Advantest Corporation Manufacturing method and apparatus to avoid prototype-hold in asic/soc manufacturing
US6799152B1 (en) * 2002-07-26 2004-09-28 Macronix International Co., Ltd. Critical dimension statistical process control in semiconductor fabrication
JP4880889B2 (ja) * 2003-09-09 2012-02-22 セイコーインスツル株式会社 半導体装置の製造方法
JP4761431B2 (ja) * 2003-09-09 2011-08-31 セイコーインスツル株式会社 半導体装置の製造方法
US7408336B2 (en) * 2005-10-26 2008-08-05 International Business Machines Corporation Importation of virtual signals into electronic test equipment to facilitate testing of an electronic component
US20070283104A1 (en) * 2006-05-31 2007-12-06 International Business Machines Corporation Concurrent Hardware Selftest for Central Storage
CN104750046B (zh) * 2013-12-30 2017-09-01 北京北方微电子基地设备工艺研究中心有限责任公司 半导体制造的工艺任务处理方法及系统

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537580A (en) * 1994-12-21 1996-07-16 Vlsi Technology, Inc. Integrated circuit fabrication using state machine extraction from behavioral hardware description language
US5668745A (en) * 1995-10-20 1997-09-16 Lsi Logic Corporation Method and apparatus for testing of semiconductor devices
US6363509B1 (en) * 1996-01-16 2002-03-26 Apple Computer, Inc. Method and apparatus for transforming system simulation tests to test patterns for IC testers
US5920490A (en) * 1996-12-26 1999-07-06 Adaptec, Inc. Integrated circuit test stimulus verification and vector extraction system
US5845234A (en) * 1997-04-22 1998-12-01 Integrated Measurement Systems, Inc. System and method for efficiently generating testing program code for use in automatic test equipment
US6061283A (en) * 1998-10-23 2000-05-09 Advantest Corp. Semiconductor integrated circuit evaluation system

Also Published As

Publication number Publication date
CN1157775C (zh) 2004-07-14
CN1233850A (zh) 1999-11-03
EP0955551A3 (de) 2000-10-04
HK1023182A1 (en) 2000-09-01
JP2000009810A (ja) 2000-01-14
EP0955551A2 (de) 1999-11-10
DE69925953T2 (de) 2005-12-22
JP3662439B2 (ja) 2005-06-22
EP0955551B1 (de) 2005-06-29
US6721676B1 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
DE69526895D1 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69937416D1 (de) Halbleiter-Prüfvorrichtung, Prüfsockelvorrichtung und Verfahren zur Herstellung
DE69726668D1 (de) Verfahren und Vorrichtung zur Prüfung einer Speicherschaltung in einer Halbleitereinrichtung
DE69818289D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
DE60007688D1 (de) Verfahren und Vorrichtung zur Herstellung eines Werkzeugs
DE69514201T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69940335D1 (de) Vorrichtung und Verfahren zum zerstörungsfreien Prüfen einer Halbleiteranordnung
DE69425643T2 (de) Reinigungsmittel für Halbleiter-Anordnung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE69702716D1 (de) Verfahren und vorrichtung zur ausrichtung einer luftbetankungssonde
DE69703052D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung eines Spülmittels zur Halbleiter-Reinigung
DE60021564D1 (de) Verfahren und vorrichtung für eine fühlerprüfung
DE69934243D1 (de) Gerät und methode zur auswertung eines lothöckerzusammenmbaus, und dazu gehörende halbleiterherstellungsvorrichtung und verfahren
DE60238892D1 (de) Vorrichtung zum Nachweis einer Feinstruktur an der Oberfläche einer Probe und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69917740D1 (de) Vorrichtung zur prüfung einer stabförmigen probe
DE60140242D1 (de) VERFAHREN UND EINRICHTUNG ZUR REIFENPRüFUNG
DE69800328T2 (de) Vorrichtung und Verfahren zur Inspektion der Mikrotextur am Umfang einer Halbleiterscheibe
DE19980623T1 (de) Vorrichtung und Verfahren zur Prüfung auf Undichtigkeiten
DE69508679T2 (de) Wafer und Verfahren zur Herstellung eines Wafers
DE69942346D1 (de) Verfahren und vorrichtung zur zerstörungsfreien prüfung
DE50115216D1 (de) Halbleiterbauelement und verfahren zur identifizierung eines halbleiterbauelementes
DE69824125D1 (de) Verfahren zur Herstellung eines Bauteils und Herstellungsvorrichtung
DE69925953D1 (de) Prüfung einer Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung inklusiv eines Prüfungsverfahrens
DE60002455D1 (de) Verfahren und vorrichtung zur automatischen softwareprüfung
DE60044911D1 (de) Verfahren zur verbesserung einer röntgenstrahlenuntersuchung und zugehörige vorrichtung
DE59801360D1 (de) Testschaltung und verfahren zum prüfen einer digitalen halbleiter-schaltungsanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE