DE69929212T2

DE69929212T2 - Erweitertes rauschvorhersagendes maximal-wahrscheinlichkeits (npml) -datendetektionsverfahren und gerät für eine speichereinheit mit direktem zugriff (dasd)

Info

Publication number: DE69929212T2
Application number: DE69929212T
Authority: DE
Inventors: S. Gregory BUSH; D. Roy CIDECIYAN; D. Jonathan COKER; S. Evangelos ELEFTHERIOU; L. Richard GALBRAITH; J. David STANEK
Original assignee: Hitachi Global Storage Technologies Netherlands BV
Current assignee: HGST Netherlands BV
Priority date: 1998-08-31
Filing date: 1999-08-31
Publication date: 2006-07-27
Anticipated expiration: 2019-09-01
Also published as: KR20010072417A; EP1110216B1; US6158027A; KR100379670B1; WO2000013179A1; HUP0103435A3; MY122342A; EP1110216A1; CN1315039A; TW448424B; DE69929212D1; JP3483854B2; JP2002524812A; HUP0103435A2; CN1322508C

Description

Die vorliegende Erfindung betrifft Verfahren und Vorrichtungen zur Datendetektion und im Besonderen ein Verfahren und eine Vorrichtung zur Rauschvorhersage-Datendetektion für die verbesserte Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektion in einer Direktzugriffsspeichervorrichtung.
Ein Teilantwort-Maximalwahrscheinlichkeits-(Partial Response/Maximum Likelihood oder PRML-)Detektionskanal wird vorteilhaft verwendet, um digitale Daten mit hoher Dichte auf Platten schreiben und lesen zu können. Das US-Patent Nr. 4.786.890 offenbart einen PRML-Kanal der Klasse IV, der einen lauflängenbeschränkten (Run Length Limited oder RLL-) Code verwendet. Das Polynom des geoffenbarten Partial-Response-Kanals der Klasse IV entspricht (1-D²), worin D ein Ein-Bit-Intervall-Verzögerungsoperator und D² ein Zwei-Bit-Intervall-Verzögerungsoperator ist und die Antwortausgangswellenform des Kanals beschrieben wird, indem die Eingangswellenwellenform herangezogen und von der gleichen, um eine Zwei-Bit-Intervall verzögerten Wellenform abgezogen wird. Ein (0, k = 3/k1 = 5)-PRML-Modulationscode wird verwendet, um 8-Bit-Binärdaten in Codewörter umzuwandeln, die aus 9-Bit-Codesequenzen bestehen, wobei die innerhalb einer Sequenz zulässige Höchstzahl k an aufeinander folgenden Nullen 3 ist und die in ausschließlich geraden oder ausschließlich ungeraden Sequenzen zulässige Höchstzahl k1 an aufeinander folgenden Nullen 5 ist. An PRML-Detektionskanäfen in Plattenlaufwerken wurden verschiedenste Verbesserungen vorgenommen.
Beispielsweise offenbart das am 23.03.1993 an Richard L. Galbraith ausgegebene und an den vorliegenden Anmelder übertragene US-Patent Nr. 5.196.849 eine Vorrichtung und ein Verfahren zur Kodierung einer vordefinierten Anzahl an Bits binärer Daten zu Codewörtern mit einer vordefinierten Anzahl an Bits für PRML-Datenkanäle. Blockcodes der Rate 8/9, die Beschränkungen hinsichtlich der Einsen und der Lauflänge (0, 8, 12, ∞) und (0, 8, 6, ∞) aufweisen, sind geoffenbart, um in den PRML-Detektions-Kanälen eine Takt- und Verstärkungsregelung sowie eine geminderte Anfälligkeit für Fehlentzerrungseftekte bereitzustellen.
Das am 03.08.1995 an Richard L. Galbraith, Gregory J. Kerwin und Joe M. Poss ausgegebene und an den vorliegenden Anmelder übertragene US-Patent Nr. 5.233.482 offenbart Verfahren und Vorrichtungen zum Ausgleich von Temperaturspitzen für die Datendetektion in einem PRML-Kanal. Ein Beispiel für eine selbstentzerrende Anpassungsanordnung für die Datendetektion in einem PRML-Daten-Kanal wird vom am 20.06.1995 an Jonathan D. Coker, Richard L. Galbraith et al. ausgegebenen und an den vorliegenden Anmelder übertragenen US-Patent Nr. 5.426.541 bereitgestellt. Das am 08.04.1997 an Jonathan D. Coker et al. ausgegebene und an den vorliegenden Anmelder übertragene US-Patent Nr. 5.619.539 offenbart Verfahren und Vorrichtungen für Teilantwort-Maximalwahrscheinlichkeits=(PRML-), erweiterte Teilantwort-Maximalwahrscheinlichkeits-(EPRML-) und Viterbi-Datendetektion in einer Direktzugriffsspeichervorrichtung (DASD).
Die Maximalwahrscheinlichkeits-Sequenzdetektion ist dann ein optimales Detektionsverfahren, wenn es sich beim Rauschen am Detektoreingang um additives, weißes, Gaußsches Rauschen (AWGN) handelt. Der Klasse-IV-Teilantwort-Maximalwahrscheinlichkeits-(PRML-) Detektor ist bei einer Benutzerbitdichte von PW50 > 2T aufgrund der deutlichen Färbung des Systemrauschens nicht mehr optimal. Ein solches Farbrauschen am Eingang des Maximalwahrscheinlichkeits-Sequenzdetektors (MLSD), beispielsweise einem Viterbi-Detektor, verschlechtert die Leistung der Soft-Error-Rate (SER) des Kanals. Es besteht Bedarf an einem System mit verbesserter Leistung.
Dementsprechend stellt die vorliegende Erfindung eine Datendetektionsvorrichtung zur verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektion in einer Direktzugriffsspeichervorrichtung bereit, das Folgendes umfasst: einen Maximalwahrscheinlichkeitsdetektor zum Empfang eines Datensignals aus einem Datenkanal in der Direktzugriffsspeichervorrichtung und zur Bereitstellung eines geschätzten Sequenzsignals; ein Rauschbleichfilter mit einem Frequenzverhalten von (1 + αD)/(1 – βD²), das mit dem Maximalwahrscheinlichkeitsdetektor gekoppelt ist, um ein kombiniertes geschätztes Sequenzsignal und das Datensignal zu empfangen und ein rauschgefiltertes Signal bereitzustellen; ein Anpassungsfilter und zumindest ein Fehlerereisgnisfilter, die mit dem Rauschbleichfilter gekoppelt sind, um das rauschgefilterte Signal zu empfangen und ein fehlerereignisgefiltertes Signal bereitzustellen; und eine Fehlerkorrektureinheit, die mit dem Maximalwahrscheinlichkeitsdetektor gekoppelt ist, um das geschätzte Sequenzsignal zu empfangen, und mit dem Anpassungs- und Fehlerereignisfilter gekoppelt ist, um das fehlerereignisgefilterte Signal zu empfangen und ein fehlerkorrigiertes geschätztes Sequenzsignal bereitzustellen.
Die vorliegende Erfindung stellt vorzugsweise ein verbessertes Verfahren und eine verbesserte Vorrichtung zur Rauschvorhersage-Datendetektion für die verbesserte Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektion in einer Direktzugriffsspeichervorrichtung bereit. Dieses Verfahren und diese Vorrichtung weisen im Wesentlichen keine negativen Auswirkungen auf und überwinden einige Nachteile von Anordnungen nach dem Stand der Technik
Die vorliegende Erfindung stellt ferner ein Datendetektionsverfahren für die verbesserte Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektion in einer Direktzugriffsspeichervorrichtung bereit, das die folgenden Schritte umfasst: das Empfangen eines Datensignals aus einem Datenkanal in der Direktzugriffsspeichervorrichtung; das Anlegen des empfangenen Datensignals an einen Maximalwahrscheinlichkeitsdetektor zur Bereitstellung eines geschätzten Sequenzsignals; das Kombinieren des geschätzten Sequenzsignals und des empfangenen Datensignals zur Bereitstellung eines kombinierten Signals; das Anlegen des kombinierten Signals an ein Rauschbleichfilter mit einem Frequenzverhalten von (1 + αD)/(1 – βD²) zur Bereitstellung eines rauschgefilterten Signals; das Anlegen des rauschgefilterten Signals an ein Anpassungsfilter und zumindest ein Fehlerereignisfilter zur Bereitstellung eines fehlerereignisgefilterten Signals; und das Anlegen des geschätzten Sequenzsignals und des fehlerereignisgefilterten Signals an eine Fehlerkorrektureinheit zur Bereitstellung eines fehlerkorrigierten geschätzten Sequenzsignals.
Außerdem stellt die vorliegende Erfindung ein Datendetektionsverfahren für die verbesserte Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektion in einer Direktzugriffsspeichervorrichtung bereit, das die folgenden Schritte umfasst: das Empfangen eines Partial-Response-Signals der Klasse IV (PR4-Signal) aus einem Datenkanal in der Direktzugriffsspeichervorrichtung; das Anlegen des empfangenen PR4-Daten-Signals an einen Maximalwahrscheinlichkeitsdetektor zur Bereitstellung eines geschätzten Sequenzsignals; das Anlegen des kombinierten Signals an einen Rauschvorhersage-Maximalwahrscheinlichkeitsdetektor zur Bereitstellung eines fehlerkorrigierten geschätzten Sequenzsignals, wobei der Rauschvorhersage-Maximalwahrscheinlichkeitsdetektor ein Rauschbleichfilter mit einem Frequenzverhalten von (1 + αD)/(1 – βD²) zur Bereitstellung eines rauschgefilterten Signals umfasst.
Nun werden unter Bezugnahme auf die folgenden Zeichnungen Ausführungsformen der vorliegenden Erfindung ausschließlich zu Beispielzwecken beschrieben:
1 ist ein Schaubild einer Direktzugriffsspeichervorrichtung (DASD), bei der es sich um eine Ausführungsform der Erfindung handelt;
2A ist ein Blockdiagramm eines Datenkanals der Direktzugriffsspeichervorrichtung (DASD) aus 1, bei dem sich um eine Ausführungsform der Erfindung handelt;
2B ist ein schematisches Diagramm, in dem ein Umsetzungsbeispiel von 2A mit einem Viterbi-Detektor dargestellt ist;
3A ist eine Darstellung im Blockdiagramm des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors aus 2A, bei dem es sich um eine Ausführungsform der vorliegenden Erfindung handelt;
3B ist ein Beispiel für ein Funktionsdiagramms, das die Arbeit der Filter, einschließlich der 2-L- und 4-L-Fehlerereignisfilter, im verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektor aus 3A, veranschaulicht;
3C ist ein Blockdiagramm, das einen zweifach verschachtelten ("Dual Interleaved") Viterbi-Detektor und einen zweifach verschachtelten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektor des Datenkanals aus 2A einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
4A ist eine schematische Darstellung im Blockdiagramm, die ein Beispiel für eine Polbleichfilter-, ein polangepasstes Filter- und eine 2-L-Fehlerfilterfunktion des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML=) Detektors aus 3A veranschaulicht;
4B ist eine Tabelle, die beispielhaft Anfangswerte für Speicherelemente des Beispiels für das Polbleichfilter, die polangepasste Filter- und eine 2-L-Fehlerfilterfunktion aus 4A veranschaulicht;
5 ist eine schematische Darstellung im Blockdiagramm, die eine Alternative für das Polbleichfilter, das polangepasste Filter und 2-L-Fehlerfilterfunktion des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors aus 3A veranschaulicht;
6 ist eine schematische Darstellung im Blockdiagramm, die ein Nullbleichfilter, ein nullangepasstes Filter und eine 2-L- und 4-L-Fehlerfilterfunktion des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
die 7A und 7B bilden gemeinsam eine schematische Darstellung im Blockdiagramm, die eine Fehlerkorrektureinheit des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors aus 3A gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
die 8A und 8B stellen eine ideale gesamtwirksame 2-L- bzw. 4-L-FIR-Fehlerprüffilterantwort gemäß einer Ausführungsform der vorliegenden Erfindung dar;
die 8C und 8D stellen die erhaltenen 2-L- bzw. 4-L-Fehlerprüfsignale des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors aus 3A für eine injizierte 2-L-Fehlereingabe und eine injizierte 4-L-Fehlereingabe gemäß einer Ausführungsform der vorliegenden Erfindung dar.
Mit Bezug auf die Zeichnungen ist in 1 eine Direktzugriffsspeichervorrichtung (DASD) dargestellt, die im Allgemeinen mit 100 gekennzeichnet ist und einen Stapel 102 aus Platten 104 umfasst, von denen jede zumindest eine magnetische Oberfläche 106 aufweist. Die Platten 104 sind zum Zweck einer gleichzeitigen Rotation auf und durch eine integrierte Spindel- und Motoranordnung 108 parallel zueinander montiert. Die Informationen auf den einzelnen Magnetplattenoberflächen 106 werden durch eine entsprechende Wandlerkopfanordnung 110, die entlang einem Weg mit einer über die Plattenoberfläche 106 verlaufenden radialen Komponente bewegbar ist, von der Plattenoberfläche 106 gelesen oder auf diese geschrieben.
Jede Wandlerkopfanordnung 110 ist von einem Arm 112 getragen. Die Arme 112 sind miteinander verbunden, sodass sie durch eine Schwingspulenmotor-(VCM-) Magnetanordnung 114 zu gleichzeitig ausgeführten Schwenkbewegungen veranlasst werden. An die VCM-Magnetanordnung 114 angelegte Ansteuerungssignale veranlassen die Arme 112, sich gemeinsam zu bewegen, um die Wandlerkopfanordnungen 110 deckungsgleich mit den Informationsspeicherspuren an den Plattenoberflächen 106, wo die Informationen geschrieben oder gelesen werden, zu positionieren. Wie 1 zu entnehmen ist, ist gemeinsam mit einer Basisauflage 118 der DASD 100 eine Elektronikkarte 116 montiert. Der Nutzen der vorliegenden Erfindung ist nicht auf die Einzelheiten einer bestimmten DASD-Konstruktion eingeschränkt.
Mit Bezug auf 2A ist ein Blockdiagramm eines Teilantwort-Maximalwahrscheinlichkeits- (PRML-) Kanals 200 dargestellt, das in der DASD vorhanden ist und einen verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektor 202 umfasst. Vorzugsweise stellt der verbesserte Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektor 202 die Vorteile der Rauschvorhersagedetektion bereit, ohne die Funktionalität des PRML-Kanals 200 zu beeinträchtigen.
Zu schreibende Daten werden an einen Kodierer 204 angelegt, um eine modulationskodierte Ausgabe mit vorbestimmten Lauflängenbeschränkungen zu erhalten. Ein Vorkodierer 206 folgt auf den Kodierer 204, beschrieben durch eine 1/(10⊕D²)-Operation, worin D ein Elementverzögerungsoperator und das Symbol zur Darstellung einer Modulo-2-Addition verwendet wird. Die Modulo-2-Addition kann als exklusive ODER-Operation betrachtet werden. Ein PRML-Precomp 208, der mit dem Vorkodierer 206 gekoppelt ist, stellt ein moduliertes, binäres Impulssignal bereit, welches an eine Schreibschaltung 210 angelegt wird, die den modulierten Schreibstrom für das Schreiben auf der Plattenoberfläche bereitstellt. Ein analoges Lesesignal wird am Kopf- und Plattenblock 212 erhalten, beschrieben durch die (1 – D²)-Operation. Das Lesesignal wird an einen Regelverstärker (VGA) 214 angelegt, und das verstärkte Lesesignal wird an ein Tiefpassfilter 216 angelegt. Das gefilterte Lesesignal wird von einem Analog-Digital-Wandler (ADC) 218, der beispielsweise 64 mögliche 6-Bit-Abtastwerte bereitstellt, in eine digitale Form umgewandelt. Die Abtastwerte des ADC 218 werden an ein Digitalfilter 220, beispielsweise an ein nicht rekursives (FIR-) 10-Tap-Digitalfilter, angelegt. Das gefilterte Signal aus dem Digitalfilter 220 ist ein Partial-Response-Signal der Klasse IV (PR4-Signal).
Das PR4-Signal wird zwei parallelen Wegen eingespeist. Das gefilterte PR4-Signal aus dem Digitalfilter 220 wird an einen Viterbi-Detektor 222 angelegt und an einen verbesserten Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektor 202 angelegt. Die Ausgabe des Viterbi-Detektors 222 wird ebenfalls an den verbesserten Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektor 202 angelegt, um den Maximalwahrscheinlichkeits-(ML-) Detektionsvorgang für die Datenabfrage abzuschließen.
2B veranschaulicht ein Beispiel für einen Viterbi-Detektor 222 des Datenkanals 200 aus 2A. Es versteht sich, dass die vorliegende Erfindung nicht auf die Verwendung mit einem Viterbi-Detektor 222 eingeschränkt ist. Merkmale der vorliegenden Erfindung können auch mit anderen Maximalwahrscheinlichkeitsdetektoren angewendet werden.
Der verbesserte Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektor 202 stellt eine Fehlerkorrektur einer geschätzten -Ausgangsdatensequenz des Maximalwahrscheinlichkeitsdetektors, beispielsweise eines herkömmlichen PRML-Viterbi-Detektors 222, bereit. Zusätzlich zum Faktum, dass der Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektor 202 geeignet ist, mit nur minimaler Modifikation des DASD-Datenkanals 200 auf wirksame Weise verwendet zu werden, kann er auch vorteilhaft in seinen wesentlichen Bestandteilen durch eine zweifach verschachtelte Ausführung, wie in 3C dargestellt, umgesetzt werden. Jedes Interleaving kann vorteilhaft mit einer halben Bitrate arbeiten, wodurch eine sehr hohe höchstmögliche Datenrate erreicht werden kann.
Mit bezug auf 3A ist eine Funktionsdarstellung im Blockdiagramm des verbesserten Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektors 202 einer Ausführungsform der vorliegenden Erfindung dargestellt. Das gefilterte PR4-Signal aus dem Digitalfilter 220 wird an eine Anpassungsverzögerung 302 angelegt, die mit einer Addierfunktion 304 gekoppelt ist. Die Anpassungsverzögerung 302 stellt die gleiche Verzögerung wie der Viterbi-Detektor 222 bereit. Die Ausgabe des Viterbi-Detektors 222 wird über die Verzögerungsfunktion D² 306 an die Addierschaltung 304 angelegt. Das kombinierte Signal aus der Addierschaltung 304 wird an ein Bleichfilter 308 angelegt.
Der verbesserte Rauschvorhersage-Maximalwahrscheinlichtkeits-(NPML-) Datendetektor 202 verwendet ein Bleichfilter 308 das eine allgemeine Form eines Frequenzverhaltens von
aufweist.
Im Allgemeinen sind die Werte α und β ausgewählte Werte von ungleich null und kleiner als 1. Als Beispiel dienende Umsetzungsmöglichkeiten des Bleichfilters 308 sind in den 4A oder 5 und 6 dargestellt. Die Eingabe in das Bleichfilter 308 ist aus der verzögerten PR4-Signalausgabe der Anpassungsverzögerung 306 abzüglich der durch den Viterbi geschätzten Sequenz oder Antwort des PR4-Viterbi-Detektors 222, der an eine Zwei-Bit-Verzögerungsfunktion (D²) 306 gekoppelt ist, abgeleitet. Die Ausgabe des Bleichfilters 308 stellt ein geweißtes oder gebleichtes Rauschen mit minimierter Leistung bereit, um Fehlerereignisse besser erkennbar zu machen. Eine Struktur eines angepassten Filters 310 und eine Vielzahl an vordefinierten Fehlerereignisfiltern (#1 – #N) 312 werden zur Identifizierung der am wahrscheinlichsten dominanten Fehlerereignisse nach der Weißung des Rauschens durch das Bleichfilter 308 verwendet. Die 3B und 3C veranschaulichen ein Beispiel für eine Umsetzung des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202 mit einem Paar an Fehlerereignisfiltern 312 zur Identifizierung von 2-Längen-(2-L-) und 4-Längen-(4-L-) Fehlerereignissen. Zumindest ein Fehlerereignisfilter 312 wird mit dem angepassten Filter 310 verwendet, um ein dominantes Fehlerereignis zu identifizieren.
Ein Normalisierer 314 koppelt jedes der Fehlerereignisfilter 312 mit einer Vergleichsfunktion 316, die ein Maximalgrößen-Fehlerereignis speichert, indem sie alle Fehlerereignisfilter 312 innerhalb eines von einem Zeitgeber 318 definierten Zeitfensters beobachtet und den. Ereignistyp und die Polarität des absoluten Maximalgrößen-Fehlerereignisses registriert. Der Zeitgeber 318 wird mit einem neuen Maximalgrößen-Fehlerereignis rückgestellt. Ein Ende des Zeitgebers ist an die Vergleichsfunktion 316 und eine datenstrommodifizierende Torschaltung 322 angelegt. Die registrierte Ereignistyp- und Polaritätsinformation der Vergleichsfunktion 316 wird an die modifizierende Torschaltung 322 angelegt. Die modifizierende Torschaltung wird dazu verwendet, den geschätzten Sequenzdatenstrom zu korrigieren. Eine fehlerkorrigierte geschätzte Sequenzsignalausgabe wird an einen 10⊕D²-Nachkodierer 324 angelegt.
Mit bezug auf 3B ist eine Zeitbereichsdarstellung bereitgestellt, um die Arbeit des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202 zu veranschaulichen. Das PR4-Signal wird zum Zeitpunkt K, dargestellt durch Y_K abzüglich der Ausgabe des PR4-Viterbi-Detektors 60, dargestellt durch (a_K – a_K _-2), an eine Polbleich-/angepasste/2-L-Fehler-Struktur angelegt, die als eine zweifach verschachtelte Filterstruktur 400 in 4A oder 500 in 5 ausgeführt ist. Eine Nullbleich-/angepasste/4-L-Fehler-Struktur, die mit der Bleich-/angepassten/-Struktur gekoppelt ist, ist als zweifach verschachtelte Halbratenfilterstruktur 600 in 6 ausgeführt. Wie in 3B dargestellt ist, entsprechen sowohl α als auch β 0,5. Die pol- und nullgefilterte Signalausgabe des Bleichfilters 308, die geweißtes und minimiertes Rauschen darstellt, wird an das angepasste Pol- und Nullfilter 310 angelegt, das zum IRR-Bleichfilter 308 zeitumgekehrt ist. Das Zwei-Bit- oder 2-L-Fehlerfilter 312 und das 4-L-Konvertierungsfehlerfilter 312 sind zur Identifizierung von 2-L- und 4-L-Fehlerereignissen als Reaktion auf eine entsprechende Ausgabe des angepassten Pol- und Nullfilters 310 veranschaulicht. Ein Multiplikator, der mit einem Faktor von 1,5 dargestellt ist, stellt das 2-L-Fehlerprüfsignal bereit. Die Ausgabe des 4-L-Konvertierungsfehlerfilters 312 wird an eine Verzögerungsfunktion D² angelegt, um das 4-L-Fehlerprüfsignal bereitzustellen. Das 2-L-Fehlerprüfsignal und das 4-L-Fehlerprüfsignal weisen nicht gleichzeitig die Maximalgröße auf.
3C veranschaulicht das PR4-Signal, dargestellt durch Y_K bzw. Y_K- ₂ wird an zweifach, also gerade und ungerade, verschachtelte Viterbi-Detektoren 222 angelegt und jeweils an eine aus der zweifach, gerade und ungerade, verschachtelten Polbleich-, angepasste und Fehler-Struktur 400 aus 4A oder 500 aus 5 des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors 202 angelegt. Die gerade und die ungerade PR4-Viterbi-Ausgabe (A_K-24 und A_K-25) werden über eine entsprechende Verzögerungsfunktion (D²) 302, 304, die für die Polarität des Fehlerereignissignals benötigt wird, an die zweifach, gerade und ungerade, verschachtelte Polbleich-, angepasste und Fehler-Struktur 400 aus 4A oder 500 aus 5 und an eine Fehlerkorrektureinheit 700 aus den 7A und 7B angelegt. Die gerade und die ungerade verzögerten PR4-Viterbi-Ausgaben (A_K-26 und A_K-27) werden an die zweifach, gerade und ungerade, verschachtelte Polbleich-, angepasste und Fehler-Struktur 400 aus 4A oder 500 aus 5 angelegt. Die Abtastausgaben SK_K-35, SK_K-36, SK_K-37 bzw. SK_K-34, SK_K-35, SK_K-36 aus der gerade und ungerade verschachtelten Polbleich-, angepasste und Fehler-Struktur 400 aus 4A oder 500 aus 5 werden an eine gerade bzw. ungerade verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600 aus 6 angelegt. Eine entsprechende Verzögerungsfunktion (D²) 306, 308 stellt die entsprechenden verzögerten Abtastwertausgaben bereit, SK_K-37 für die gerade verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600 und SK_K-36 für die ungerade verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600 bereit. Zwei und vier Größenausgaben TM_K-40, FM_K-44 und TM_K-49, FM_K-43 aus der entsprechenden geraden bzw. ungeraden verschachtelten Cosinus-/2-L-/4-L-Filterstruktur 600 werden an die Fehlerkorrektureinheit 700 angelegt. Die Fehlerkorrektureinheit 700 stellt eine fehlerkorrigierte geschätzte Sequenz bereit, die durch (A_K-52 und A_K-51) dargestellt ist und an den 1-D²-Nachkodierer 324 aus 3A angelegt wird.
4A veranschaulicht ein kombiniertes Polbleichfilter, ein polangepasstes Filter und eine 2-L-Fehlerfilterfunktion, die im Allgemeinen durch das Bezugszeichen 400 gekennzeichnet sind. Die Kombination aus Polbleichfilter, polangepasstes Filter und 2-L-Fehlerfilterfunktion 400 ist durch ein nicht rekursives (FIR-) 4-Tap-Filter bereitgestellt, wie in 4A dargestellt ist. Das 6-Bit-(5..0) PR4-Signal, dargestellt durch Y_K, wird über eine Verzögerungsfunktion (D²⁴) 402 an eine erste Addierschaltung 404 angelegt. Das PR4-Viterbi-Ausgangssignal (A_K-26 und A_K-24) wird an die Addierschaltung 404 angelegt. Die 6-Bit(5...0)-Funktion der Addierschaltung 404 ist durch R_K-24 gleich Y_K-24 + (A_K-26 + A_K-24) dargestellt. Die nachstehend angeführte Tabelle 1 veranschaulicht die logische Implementierung für die Berechnungen der Addierschaltung 404. Die Ausgabe der Addierschaltung 404 wird an eine zweite Addierschaltung 406 und an eine Verzögerungsfunktion (D⁸) 408 angelegt. Die Verzögerungsfunktion (D⁸) 408 ist mit einem Multiplikator 410 gekoppelt, der mit einem Faktor von 16 dargestellt ist, und an eine dritte Addierschaltung 412 gekoppelt. Die 10-Bit-(9..0) Ausgabe der zweiten Addierschaltung 406, dargestellt durch L_K-24, wird an eine Verzögerungsfunktion (D²) 414 angelegt und über einen Multiplikator 416, der mit einem Faktor von 2 dargestellt ist, zur Addierschaltung 406 rückgeführt und wird über einen Multiplikator 418, der mit einem Faktor von 1/8 oder 0,125 dargestellt ist, an eine vierte Addierschaltung 420 angelegt. Die nachstehend angeführte Tabelle 2 veranschaulicht die logische Implementierung für die Berechnungen der Addierschaltung 406. Die 7-Bit-(6..-1) Ausgabe der dritten Addierschaltung 412, dargestellt durch T_K-32, wird an eine Polbleichfunktion, definiert durch eine Verzögerungsfunktion (D²) 424, und einen mit einem Faktor von 0,5 dargestellten Multiplikator 426 angelegt. Die nachstehend angeführte Tabelle 3 veranschaulicht die logische Implementierung für die Berechnungen der Addierschaltung 412. Drei abgetastete Werte der 8-Bit-(6..-1) Ausgabe der vierten Addierschaltung 420, dargestellt durch SK_K-34, werden an die gerade und die ungerade verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600, so wie in den 3C und 6 dargestellt, angelegt. Die nachstehend angeführte Tabelle 4 veranschaulicht die logische Implementierung für die Berechnungen der Addierschaltung 420. Zu beachten ist, dass die Ergebnisse einer jeden der vier Addierschaltungen 404, 406, 412 und 420 zeichenunerweitert ohne Sättigungsprüfung sein können.
4B veranschaulicht beispielhafte Anfangswerte für Speicherelemente der kombinierten Polbleichfilter-, polangepassten Filter- und 2-L-Fehlerereignisfilterfunktion 400 des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202.
5 veranschaulicht eine Alternative des Polbleichfilters, des polangepassten Filters und der 2-L-Fehlerfilterfunktion, die im Allgemeinen mit dem Bezugszeichen 500 gekennzeichnet ist. Die Kombination aus Polbleichfilter, polangepasstes Filter und 2-L-Fehlerfilterfunktion 500 ist durch eine rekursive (IIR-) und ein nicht rekursive (FIR-) 3-Tap-Filterfunktion bereitgestellt, wie in 5 dargestellt ist. Das 6-Bit-(5..0) PR4-Signal, dargestellt durch Y_K, wird über eine Verzögerungsfunktion (D²⁴) 502 an eine Addierschaltung 504 angelegt. Das PR4-Viterbi-Ausgangssignal (A_K-26 und A_K- ₂₄) wird an die Addierschaltung 504 angelegt. Die Ausgabe der Addierschaltung 504 wird an eine zweite Addierschaltung 506 angelegt. Die zweite Addierschaltung 506 definiert eine Polbleichfunktion mit einem Sättigungsprüfer 508, einer Verzögerungsfunktion (D²) 510 und einem Multiplikator 512, der mit einem Faktor von 0,5 dargestellt ist. Die logische Implementierung für die Berechnungen an der 7-Bit-(5..-2) Ausgabe des Sättigungsprüfers 508, dargestellt durch H_K-24, ist in der nachstehend angeführte Tabelle 5 veranschaulicht. Eine Kombination aus polangepasster Filter- und 2-L-Fehlerereignisfilterfunktion ist durch eine Vielzahl an Verzögerungsfunktionen (D²) 514, 516 und 518, eine Vielzahl an Multiplikatoren 520, 522 und 524, dargestellt mit einem Faktor von 0,25, 0,25 bzw. 0,5, die an eine Addierschaltung 526 angelegt werden, definiert. Die 7-Bit-(6..-1) Ausgabe der Addierschaltung 526, dargestellt durch SK_K-32, wird an eine Verzögerungsfunktion (D²) 528 angelegt und so eine 7-Bit-(6..-1) Ausgabe bereitgestellt, die durch SK_K-34 dargestellt ist. Die nachstehend angeführte Tabelle 6 veranschaulicht die logische Implementierung für die Berechnungen der Addierschaltung 526.
6 veranschaulicht die verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600 des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202. Abtastausgabewerte SK_K-35, SK_K-36, SK_K-37 werden an die gerade verschachtelte Cosinus-/2-L-/4-L-Filterstruktur 600, dargestellt in 6, angelegt. Eine Vielzahl an Multiplikatoren 602, 604 und 606, die mit einem Faktor von 0,5, 1,25 bzw. 0,5 dargestellt sind, legen die Abtastausgabewerte SK_K-35, SK_K-36, SK_K-37 an eine Addierschaltung 608 an. Die logische Implementierung für die Berechnungen an der Ausgabe der Addierschaltung 608, gekennzeichnet mit TL_K-36, ist in der nachstehend angeführten Tabelle 7 veranschaulicht. Eine Verzögerungsfunktion (D²) 610 und ein mit einem Faktor von 1,5 dargestellter Multiplikator 612 stellen eine normalisierte 8-Bit-Zwei-Längen-Ausgabe TN_K-36 bereit, die an einen Zeichengrößenumwandler 614 angelegt wird. Der Zeichengrößenumwandler 614 stellt eine 9-Bit-Zeichengrößen-(S, 6..0) 2-L-Ausgabe TM_K-38 bereit, die an eine Verzögerungsfunktion (D²) 616 angelegt wird, welche eine verzögerte 9-Bit-Zeichengrößen-(S, 6..0) 2-L-Ausgabe TM_K-40 bereitstellt. Die logische Implementierung für die Berechnungen an der Ausgabe des Multiplikators 612, gekennzeichnet mit TN_K-38, ist in der nachstehend angeführten Tabelle 8 veranschaulicht. Die Ausgabe TL_K-36 der Addierschaltung wird an eine zweite Verzögerungsfunktion (D²) 618 angelegt, die eine verzögerte TL_K-36 bereitstellt, welche mit-der verzögerten Ausgabe TL_K-36 an eine Addierschaltung 620 angelegt wird, um eine normalisierte 8-Bit-4-L-Ausgabe FN_K-40 bereitzustellen, die an einen Zeichengrößenumwandler 622 angelegt wird. Die logische Implementierung für die Berechnungen an der Ausgabe der Addierschaltung 620, gekennzeichnet mit FN_K-40, ist in der nachstehend angeführten Tabelle 9 veranschaulicht. Zu beachten ist, dass die Ergebnisse der logischen Implementierungen der Tabellen 7, 8 und 9 zeichenunerweitert ohne Sättigungsprüfung sein können.
Die 7A und 7B veranschaulichen ein Beispiel für eine Fehlerkorrektureinheit 700 der 3C für 2-L-/4-L-Fehlerkorrekturen des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202. Die als Beispiel angeführte Fehlerkorrektureinheit 700 speichert ein Maximalgrößen-Fehlerereignis in einem definierten Zeitfenster und registriert den Ereignistyp und die Polarität des absoluten Maximalwert-Fehlerereignisses. Mit Bezug auf 7A umfasst die Fehlerkorrektureinheit 700 eine Vielzahl an Komparatoren 702, 704, 706, 708, 710 und 712. Die Komparatoren 702, 704 vergleichen die jeweiligen 8-Bit-Zwei-Längengrößen- (6..0) Ausgaben TM_K-39 bzw. TM_K-40 mit einem Schwellenwert MV. Die Komparatoren 706, 708 vergleichen die jeweiligen 8-Bit-Vier-Längengrößen-(6..0) Ausgaben FM_K-43 bzw. FM_K-44 mit dem Schwellenwert MV. Der Komparator 710 vergleicht die 8-Bit-Zwei-Längengrößen- (6..0) Ausgaben TM_K-40, TM_K-39. Der Komparator 712 vergleicht die 8-Bit-Vier-Längengrößen- (6..0) Ausgaben FM_K-44, FM_K-43. Ein Vergleich der Zwei-Längen-(2-L-) Größenausgaben mit den Vier-Längen- (4-L-) Größenausgaben ist nicht notwendig, da eine Maximalgröße 2-L und 4-L nicht gleichzeitig auftreten kann.
Die Ausgabe des TM_K-40-/Schwellenkomparators 704 wird an ein UND-Tor 714 angelegt, wobei ein zweiter Eingang des UND-Tors 714 mit dem Ausgang des TM_K- ₄₀-TM_K-39-Komparators 710 verbunden ist. Die Ausgabe des FM_K-44-/Schwellenkomparators 708 wird an UND-Tor 716 und an ein ODER-Tor 720 angelegt, wobei ein zweiter Eingang des UND-Tors 716 mit dem Ausgang des FM_K ₄₄-/FM_K-43-Komparators 712 verbunden ist. Ein zweiter Eingang des ODER-Tors 720 ist mit dem FM_K-43-/Schwellenkomparator 706 verbunden. Ein Ausgang des ODER-Tors 720 ist mit einem UND-Tor 722 verbunden. Einzweiter Eingang des UND-Tors 722 ist angeschlossen, um eine 4-L-Fehlerkorrektureingabe zu ermöglichen. Die Ausgabe des TM_K-40-/Schwellenkomparators 704 wird an ein ODER-Tor 724 angelegt, wobei ein zweiter Eingang des ODER-Tors 724 mit dem TMA_K-39-/Schwellenkomparator 702 verbunden ist. Die Ausgabe des UND-Tors 722 wird an ein NOR-Tor 726 angelegt, wobei ein zweiter Eingang des NOR-Tors 726 mit dem Ausgang des ODER-Tors 724 verbunden ist.
Das NOR-Tor 726 stellt eine Rückstell-Eingabe für einen 2-Bit-Aufwärtszähler 728 und eine Eingabe für ein UND-Tor 730 bereit. Der Zähler 728 ist bei Zählwert "11" gesättigt und stellt so eine "10"-Dekodierausgabe bereit. Der Zählerzeitgeber 728 wird mit jedem neuen Maximalgrößen-2-L-/-4-L-Fehlerereignis rückgesetzt. Die Ausgabe des Zählerzeitgebers 728 stellt eine zweite Eingabe für das UND-Tor 730 bereit und stellt damit ein ZEITGEBERSTEUERUNGssignal bereit. Die UND-Tore 714 und 716 werden an die Eingänge 0, 1 eines Multiplexers 732 angelegt, wodurch eine Eingabe des wertniedrigsten Bits (LSB-Eingabe) an den Eingang 0 des Multiplexers 734 abgeben wird. Das NOR-Tor 726 stellt eine Auswahleingabe S des Multiplexers 734 bereit. Der Multiplexer stellt über eine Verzögerungsfunktion (D²) 736 eine 2-Bit-(1..0)-Größentyp-(MT-) Ausgabe bereit, die an den Eingang 1 des Multiplexers 734 zurückgekoppelt wird.
Eine Vielzahl an seriengeschalteten Multiplexern 738, 740 , 742 stellen eine 7-Bit-(6..0)-Größenwert-(MV-) Ausgabe einer Verzögerungsfunktion (D²) 744 bereit, die an den Eingang 1 des Multiplexers 740 zurückgeführt wird. Ein STATISCHER SCHWELLENWERT wird an den Eingang 1 des Multiplexers 742 angelegt. Die nachstehend angeführte Tabelle 10 veranschaulicht Auswahlbits für die Polbleich-, angepasste, 2-L-Filter-Struktur 400 aus 4. Die nachstehend angeführte Tabelle 11 veranschaulicht Auswahlbits für die Polbleich-, angepasste, 2-L-Filter-Struktur 500 aus 5. Die 2-L-/4-L-Größenwerte TM_K-39, TM_K-40, FM_K-43, FM_K-44 werden an entsprechende Eingänge 0, 1, 2, 3 des Multiplexers 738 angelegt. Der 2-L-/4-L-Zeichenwert von TM_K-39, TM_K-40, FM_K-43, FM_K-44 wird jeweils an die Eingänge 0, 1, 2, 3 eines Multiplexers 746 angelegt, der mit einem Multiplexer 748 verbunden ist. Die Multiplexer 746, 748 stellen einen ZEICHENSTEUERUNGswert bereit, der an einem Ausgang einer Verzögerungsfunktion (D²) 750 angezeigt und der an den Eingang 1 des Multiplexers 748 zurückgekoppelt wird. Die Ausgabe des UND-Tors 722 wird an einen Auswahleingang S des Multiplexers 732, einen Auswahleingang S1 des Multiplexers 738, einen Auswahleingang S1 des Multiplexers 746 angelegt und eine Eingabe des werthöchsten Bits (MSB-Eingabe) wird an den Multiplexer 734 angelegt. Die Ausgabe des NOR-Tors 726 wird an einen Auswahleingang S der Multiplexer 734, 740 und 748 angelegt.
Mit Bezug auf 7B umfasst die Fehlerkorrektureinheit 700 ein UND-Tor 760, das das ZEITGEBERSTEUERUNGssignal aus 7A empfängt, und einen zweiten Eingang, der die KORREKTURFREISCHALTUNGseingabe zur Ermöglichung von Korrekturen durch den verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektor 202 empfängt. Ein Inverter 762 invertiert die ZEICHENSTEUERUNGseingabe aus 7A. Ein 1-aus-4-Dekodierer 762 empfängt die 2-Bit-(1..0)-Größentyp-(MT-) Ausgabe der Verzögerungsfunktion (D²) 736 aus 7A an den Eingängen S1, SO und wird vom ZEITGEBERSTEUERUNGssignal über das UND-Tor 760 freigegeschaltet. Das Viterbi-Ausgangssignal mit geschätzter gerader Sequenz A_K-26 wird an eine Verzögerungsfunktion (D²⁰) 766 angelegt, die mit einer Vielzahl an seriengeschalteten Multiplexern 768, 770, 772 über eine Vielzahl an entsprechenden Verzögerungsfunktionen (D²) 774, 776 und 778 gekoppelt ist. Das Viterbi-Ausgangssignal mit geschätzter ungerader Sequenz A_K-27 wird an eine Verzögerungsfunktion (D²⁰) 780 angelegt, die mit einer Vielzahl an seriengeschalteten Multiplexern 782, 784, 786 über eine Vielzahl an entsprechenden Verzögerungsfunktionen (D²) 788, 790 und 792 gekoppelt ist. Die ZEICHENSTEUERUNG wird an den Eingang 1 der Multiplexer 768, 770, 772, 782, 784 und 786 angelegt. Die Ausgabe D0 des 1-aus-4-Dekodierers 764 wird an einen Auswahleingang S des Multiplexers 768 angelegt. Die Ausgabe D¹ des 1-aus-4-Dekodierers 764 wird an einen Auswahleingang S der Multiplexers 786 angelegt. Die Ausgabe D3 des 1-aus-4-Dekodierers 764 wird an einen Auswahleingang S der Multiplexers 770 und 772 angelegt.
8A veranschaulicht ein ideale gesamtwirksame 2-L-Fehlerprüffilterantwort des Bleichfilters, des angepassten Filters und des 2-L-Fehlerereignisfilters 308, 310 und 312 des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202.
8B veranschaulicht ein ideale gesamtwirksame 4-L-Fehlerprüffilterantwort des Bleichfilters, des angepassten Filters und des 4-L-Fehlerereignisfilters 308, 310 und 312 des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Datendetektors 202.
Die 8C und 8D stellen die erhaltenen 2-L- bzw. 4-L-Fehlerprüfsignale des verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-) Detektors 202 für eine injizierte 2-L-Fehlereingabe und eine injizierte 4-L-Fehlereingabe dar. Mit Bezug auf die 8C und 8D ist anzumerken, dass das 2-L-Fehlerprüfsignal und das 4-L-Fehlerprüfsignal nie gleichzeitig die Maximalgröße aufweisen. In 8C wird mit der injizierten 2-L-Fehlereingabe ein signifikantes 4-L-Fehlerprüfsignal erhalten, während ein korrektes 2-L-Maximalgrößen-Fehlerprüfsignal detektiert wird. In 8D wird mit der injizierten 4-L-Fehlereingabe ein signifikantes 2-L-Fehlerprüfsignal erhalten, während ein korrektes 4-L-Maximalgrößen-Fehlerprüfsignal detektiert wird.
Tabelle 1
Tabelle 2
Tabelle 3
Tabelle 4
Tabelle 5
Tabelle 6
Tabelle 7
Tabelle 8
Tabelle 9
Tabelle 10 STATISCHER SCHWELLENWERT für die Polbleich-, angepasste, 2-L-Filterstruktur 400 aus 4A:
Tabelle 11 STATISCHER SCHWELLENWERT für die Polbleich-, angepasste, 2-L-Filterstruktur 500 aus 5A:

Claims

Datendetektionsvorrichtung zur verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-)Datendetektion in einer Direktzugriffsspeichervorrichtung (100), umfassend: einen Maximalwahrscheinlichkeitsdetektor (202) zum Empfang eines Datensignals aus einem Datenkanal (200) in der Direktzugriffsspeichervorrichtung und zur Bereitstellung eines geschätzten Sequenzsignals; ein Rauschbleichfilter (308) mit einem Frequenzverhalten von (1 + αD)/(1 – βD²), das mit dem Maximalwahrscheinlichkeitsdetektor gekoppelt ist, um ein kombiniertes geschätztes Sequenzsignal und das Datensignal zu empfangen und ein rauschgefiltertes Signal bereitzustellen; ein Anpassungsfilter (310) und zumindest ein Fehlerereignisfilter (312), die mit dem Rauschbleichfilter gekoppelt sind, um das rauschgefilterte Signal zu empfangen und ein fehlerereignisgefiltertes Signal bereitzustellen; eine Fehlerkorrektureinheit (700), die mit dem Maximalwahrscheinlichkeitsdetektor gekoppelt ist, um das geschätzte Sequenzsignal zu empfangen, und mit dem Anpassungs- und Fehlerereignisfilter gekoppelt ist, um das fehlerereignisgefilterte Signal zu empfangen und ein fehlerkorrigiertes geschätztes Sequenzsignal bereitzustellen.
Datendetektionsvorrichtung nach Anspruch 1, worin das Rauschbleichfilter mit dem Frequenzverhalten von (1 + αD)/(1 – βD²) ein rekursives (IIR-) Filter umfasst.
Datendetektionsvorrichtung nach Anspruch 1 oder 2, worin der im Rauschbleichfilter enthaltene Wert α einen ausgewählten Wert von ungleich null und kleiner als 1 aufweist.
Datendetektionsvorrichtung nach Anspruch 1, 2 oder 3, worin der im Rauschbleichfilter enthaltene Wert β einen ausgewählten Wert von ungleich null und kleiner als 1 aufweist.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 4, worin das Rauschbleichfilter ein Frequenzverhalten von (1 + 0,5D)/(1 – 0,5D²) aufweist.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 5, worin das Anpassungs- und Fehlerereignisfilter ein angepasstes Filter und zumindest ein Vorgabeereignisfehlerfilter umfasst, wobei jedes Vorgabeereignisfehlerfilter ein dominantes Fehlerereignis identifiziert.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 6, worin das Anpassungs- und Fehlerereignisfilter ein nicht rekursives (FIR-) Filter umfasst.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 7, worin das Rauschbleichfilter, das Anpassungs- und Fehlerereignisfilter ein nicht rekursives (FIR-) 4-Tap-Filter umfassen.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 8, worin das Rauschbleichfilter, das Anpassungs- und Fehlerereignisfilter ein nicht rekursives (FIR-) 3-Tap-Filter umfassen.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 9, worin die Fehlerkorrektureinheit einen Zähler zur Identifizierung eines vordefinierten Zeitfensters, einen Komparator und eine Logikfunktion (316) zur Identifizierung eines Maximalgrößen-Fehlerereignistyps und dessen Polarität sowie eine modifizierende Logik-Torschaltung zur Korrektur des geschätzten Sequenzsignals und zur Bereitstellung des fehlerkorrigierten geschätzten Sequenzsignals umfasst.
Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 10, worin das Datensignal aus dem Datenkanal in der Direktzugriffsspeichervorrichtung ein Partial-Response-Signal der Klasse IV (PR4-Signal) umfasst.
Datendetektionsvorrichtung nach Anspruch 11, worin der Maximalwahrscheinlichkeitsdetektor einen Viterbi-Detektor (222) umfasst.
Datendetektionsvorrichtung nach Anspruch 12, worin das kombinierte geschätzte Sequenzsignal und das detektierte Datensignal durch Y_K-24 + (A_K-26 – A_K-24) dargestellt sind, worin Y_K-24 das Partial-Response-Signal der Klasse IV (PR4-Signal) darstellt und (A_K-24 – A_K-24) das geschätzte Sequenzsignal aus dem Viterbi-Detektor darstellt.
Direktzugriffsspeichervorrichtung, umfassend einen Datenkanal zur Bereitstellung eines detektierten Datensignals; und die Datendetektionsvorrichtung nach einem der Ansprüche 1 bis 13.
Datendetektionsverfahren zur verbesserten Rauschvorhersage-Maximalwahrscheinlichkeits-(NPML-)Datendetektion in einer Direktzugriffsspeichervorrichtung, umfassend die Schritte: des Empfangens eines Datensignals aus einem Datenkanal (200) in der Direktzugriffsspeichervorrichtung (100); des Anlegens des empfangenen Datensignals an einen Maximalwahrscheinlichkeitsdetektor (202) zur Bereitstellung eines geschätzten Sequenzsignals; des Kombinierens des geschätzten Sequenzsignals und des empfangenen Datensignals zur Bereitstellung eines kombinierten Signals; des Anlegens des kombinierten Signals an ein Rauschbleichfilter (308) mit einem Frequenzverhalten von (1 + αD)/(1 – βD²) zur Bereitstellung eines rauschgefilterten Signals; des Anlegens des rauschgefilterten Signals an ein Anpassungsfilter (310) und zumindest ein Fehlerereignisfilter (312) zur Bereitstellung eines fehlerereignisgefilterten Signals; und des Anlegens des geschätzten Sequenzsignals und des fehlerereignisgefilterten Signals an eine Fehlerkorrektureinheit (700) zur Bereitstellung eines fehlerkorrigierten geschätzten Sequenzsignals.
Datendetektionsverfahren nach Anspruch 15, worin der Schritt des Kombinierens des geschätzten Sequenzsignals und des empfangenen Datensignals den Schritt der Bereitstellung einer vordefinierten Verzögerung für das empfangene Datensignal umfasst, wobei die vordefinierte Verzögerung an den Maximalwahrscheinlichkeitsdetektor angepasst ist.
Datendetektionsverfahren nach Anspruch 15 oder 16, worin der Schritt des Anlegens des kombinierten Signals an das Rauschbleichfilter den Schritt der Bereitstellung des Rauschbleichfilters, worin β einen ausgewählten Wert von ungleich null und kleiner als 1 aufweist, umfasst.
Datendetektionsverfahren nach einem der Ansprüche 15 bis 17, worin der Schritt des Anlegens des kombinierten Signals an das Rauschbleichfilter den Schritt der Bereitstellung des Rauschbleichfilters, worin α einen ausgewählten Wert von ungleich null und kleiner als 1 aufweist, umfasst.
Datendetektionsverfahren nach einem der Ansprüche 15 bis 18, worin der Schritt des Anlegens des kombinierten Signals an das Rauschbleichfilter den Schritt der Bereitstellung des Rauschbleichfilters mit dem Frequenzverhalten von (1 + 0,5D)/(1 – 0,5D²) umfasst.
Datendetektionsverfahren nach Anspruch 16, worin der Schritt des Kombinierens des geschätzten Sequenzsignals und des empfangenen Datensignals weiters Folgendes umfasst: das Abziehen des geschätzten Sequenzsignals vom verzögerten Datensignal zur Bereitstellung eines kombinierten Signals, wobei das verzögerte Datensignal ein Partial-Response-Signal der Klasse IV (PR4-Signal) ist.