DE69930102T2 - Verfahren zur herstellung von integrierten schaltungen - Google Patents

Verfahren zur herstellung von integrierten schaltungen Download PDF

Info

Publication number
DE69930102T2
DE69930102T2 DE69930102T DE69930102T DE69930102T2 DE 69930102 T2 DE69930102 T2 DE 69930102T2 DE 69930102 T DE69930102 T DE 69930102T DE 69930102 T DE69930102 T DE 69930102T DE 69930102 T2 DE69930102 T2 DE 69930102T2
Authority
DE
Germany
Prior art keywords
defects
wafer
stage
processing
class
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69930102T
Other languages
English (en)
Other versions
DE69930102D1 (de
Inventor
R. Venkat NAGASWAMI
G. Johannes VAN GESSEL
A. Dries VAN WEZEP
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69930102D1 publication Critical patent/DE69930102D1/de
Publication of DE69930102T2 publication Critical patent/DE69930102T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67288Monitoring of warpage, curvature, damage, defects or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von integrierten Schaltungen, wie in dem vorkennzeichnenden Teil von Anspruch 1 beschrieben.
  • Ein Verfahren dieser Art ist aus der Zusammenfassung der offen gelegten Japanischen Patentanmeldung 5-259015 (1993) bekannt.
  • Integrierte Schaltungen werden hergestellt, indem Wafer einer Reihe von Bearbeitungsstufen unterworfen werden. Während der Bearbeitung können Defekte auf dem Wafer auftreten, wodurch die Ausbeute funktionsgemäß arbeitender, integrierter Schaltungen auf dem Wafer reduziert wird. Durch fehlerhaft arbeitende Vorrichtungen kann die Anzahl Defekte erhöht werden. Die Zusammenfassung der offen gelegten Japanischen Patentanmeldung 5-259015 (1993) schlägt vor, die Anzahl Defekte, wie zum Beispiel Teilchen- oder Strukturierungsfehler auf dem Wafer nach einem Bearbeitungsschritt zu zählen. Sollte die Anzahl Defekte zu hoch sein, wird versucht, den Bearbeitungsschritt noch einmal auszuführen, um die Defekte zu beheben. Ist dieses nicht möglich, wird der Wafer ausrangiert, und die Verfahrensbedingungen werden vor Bearbeitung weiterer Wafer eingestellt.
  • Ein Verfahren dieser Art kann bei Fertigungs-Management-Systemen angewandt werden, um die Ausbeute zu erhöhen und die Korrektur nicht funktionsgemäß arbeitender Vorrichtungen zu steuern. Wenn jedoch ein solches Verfahren in jedem Bearbeitungsschritt angewandt wird, um die Vorrichtung, welche diesem Bearbeitungsschritt unterworfen ist, auf fehlerhaftes Arbeiten zu prüfen, würde das Fertigungs-Management-System, selbst wenn dieses möglich wäre, ohne die Bearbeitungsschritte zu stören, sehr teuer werden. Darüber hinaus ist es im Allgemeinen nicht sicher, dass nach einem Bearbeitungsschritt ermittelte Defekte tatsächlich an der diesen Bearbeitungsschritt ausführenden Vorrichtung liegen: die Defekte könnten auf Vorrichtungen zurückzuführen sein, welche frühere Bearbeitungsschritte ausführen.
  • Der Erfindung liegt unter anderem als Aufgabe zugrunde, ein Verfahren zur Herstellung von integrierten Schaltungen vorzusehen, in welchem zu bearbeitende Vorrich tungen, welche nicht zufrieden stellend arbeiten, ermittelt werden, ohne dass es dabei erforderlich ist, Defekte in jedem Bearbeitungsschritt zu ermitteln.
  • Das erfindungsgemäße Verfahren zur Herstellung von integrierten Schaltungen ist durch den kennzeichnenden Teil von Anspruch 1 gekennzeichnet. Hier beziehen sich „Vorrichtungen" im Allgemeinen auf Anordnungen, welche in einem Stadium eine individuelle Wirkung auf Wafer eines integrierten Schaltkreises haben; eine Vorrichtung kann, wie hier verwendet, eine Komponente eines Systems darstellen, welches mehrere solcher Komponenten aufweist. „Bearbeitungsschritte" beziehen sich im Allgemeinen auf Aufgaben, welche von den Vorrichtungen durchgeführt werden.
  • Beispiele verschiedener Klassen von Defekten, zwischen welchen unterschieden werden kann, sind Kratzer, Teilchenverunreinigung, Gitterstapelfehler, Tropfflüssigkeit, Fokussierungsfehler, Defekte in Strukturen, Brücken zwischen Strukturen, schlecht entwickelte Strukturen, abweichende Linienbreiten, Vorhandensein von Haarrissen, Wolframteilchen, Ti/TiN-Teilchen, blockierte Ätzung, Korrosion, fehlende Kontakte usw.
  • Durch getrenntes Zählen von Defekten verschiedener Klassen nach einer Anzahl Bearbeitungsschritte sowie durch Herstellen von Assoziationen, welche verschiedene Klassen von Defekten automatisch mit Bearbeitungsschritten verknüpfen, besteht die Möglichkeit, Vorrichtungen zu ermitteln, von welchen angenommen wird, dass diese nicht automatisch zufrieden stellend und ohne eingehende Prüfung arbeiten. Sobald eine Vorrichtung off-line gebracht wird, wird dieses einem Prozess-Operator signalisiert, der die Vorrichtung einstellt oder repariert, bevor diese erneut on-line gebracht wird.
  • Oftmals stehen mehrere äquivalente Vorrichtungen zur Verfügung, welche von einer Gruppe von Vorrichtungen, die jeweils mindestens einen der Bearbeitungsschritte ausführen können, mindestens diesen einen der Bearbeitungsschritte ausführen. In diesem Fall wird darüber Buch geführt, welche Vorrichtung den mindestens einen der Bearbeitungsschritte auf dem Wafer ausgeführt hat, und es wird unter Verwendung der Aufzeichnung die Vorrichtung ausgewählt, die off-line gebracht wird, wenn der mindestens eine Bearbeitungsschritt der bestimmten Klasse zugeordnet wird, wobei die Vorrichtung, welche off-line gebracht wird, aus der Gruppe entfernt wird, so dass diese nicht mehr ausgewählt wird, um, zumindest bis eine Einstellung vorgenommen wurde, den mindestens einen Bearbeitungsschritt auszuführen. Somit kann die überzählige Anzahl Defekte mit einer bestimmten Vorrichtung verbunden werden.
  • Ein anderes Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist in Anspruch 2 beschrieben. Dieses Ausführungsbeispiel sieht die Anwendung einer anderen Zählung vor, wobei die Zunahme der Anzahl von Defekten auf Grund einer Anzahl Verfahrensschritte zwischen der Defektzählung in einer ersten Stufe und der Defektzählung in einer zweiten Stufe dargestellt wird. Die Differenzzählung spricht wesentlich besser auf Defekte an, die von Vorrichtungen verursacht wurden, welche Bearbeitungsschritte zwischen der zweiten und ersten Stufe ausführen, wodurch Vorrichtungen sicherer off-line geschaltet werden können.
  • Ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist in Anspruch 3 beschrieben. Unter Verwendung eines Teils der in der zweiten Stufe ermittelten Defekte kann eine vernünftige Schätzung der Anzahl vorheriger Defekte ohne Eingreifen in das Verfahren realisiert werden.
  • Ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist in Anspruch 4 beschrieben. Statt Defekte einzeln zu zählen, werden sämtliche Defekte einer Gruppe als lediglich ein Defekt gezählt. Dieses verhindert unnötiges Ausschalten auf Grund eines komplizierten, lokalen Defekts, welcher die Gesamtausbeute kaum beeinträchtigt. Handelt es sich bei Gruppen lediglich um einen geringen Bruchteil der Defekte, kann man die Defekte einer Gruppe von der Gesamtheit der Zählung sogar weglassen.
  • Ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist in Anspruch 5 beschrieben. Im Grunde genommen muss lediglich die Defektdichte, d.h. die Anzahl Defekte je Flächeneinheit auf dem Wafer, bekannt sein, um zu entscheiden, ob eine Off-Line-Schaltung von Vorrichtungen erfolgen soll. Durch Zählen von Defekten auf lediglich einem Teil des Wafers kann die zur Zählung erforderliche Zeit reduziert werden.
  • Ein weiteres Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist in Anspruch 6 beschrieben. Gemäß diesem Ausführungsbeispiel werden visuelle Defekte zuerst unabhängig von ihrer Klasse auf Grund von Abnormalitäten der Wafer ermittelt, welche zum Beispiel festgestellt werden, indem Bildlagen eines Chips auf dem Wafer mit entsprechenden Bildlagen für einen Nachbarchip oder eines bekannten, „guten" Chips verglichen werden. Danach werden die Defekte, welche festgestellt wurden, klassifiziert. Die Defekte können vor Klassifizierung in Gruppen unterteilt werden, um die zur Klassifizierung erforderliche Zeit zu reduzieren. Im Prinzip muss lediglich ein Bruchteil von willkürlich ausgesuchten Abnormalitäten klassifiziert werden, wenn davon ausgegangen wird, dass die Gesamtanzahl von Defekten jeder Klasse proportional zu der Gesamtanzahl von klassifizierten Abnormalitäten, dividiert durch den Bruchteil, ist.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – ein automatisches Fertigungssystem zur Herstellung von integrierten Schaltungen;
  • 2 – einen Ablaufplan eines Herstellungsverfahrens einer integrierten Schaltung;
  • 3a-b – Beispiele von Defekten aus verschiedenen Defektklassen;
  • 4 – einen Ablaufplan eines Verfahrens gemäß der vorliegenden Erfindung.
  • 1 zeigt ein erläuterndes Beispiel eines automatischen Fertigungssystems zur Herstellung von integrierten Schaltungen. Das System weist einen Zentralrechner 10 mit Speichereinheiten 101, 102, Bearbeitungsstationen 14a-i sowie ein Netzwerk 12, welches den Zentralrechner 10 mit der Bearbeitungsstation 14a-i verbindet, auf. Gruppen von Wafern 16a-n, welche auf die Bearbeitung in den Bearbeitungsstationen 14a-i warten, sind symbolisch dargestellt. Es ist ein Transportsystem 18 zum Transport der Gruppen 16an zwischen den Bearbeitungsstationen 14a-i dargestellt.
  • Bei Betrieb stellt das Fertigungssystem für integrierte Schaltungen sicher, dass Wafer einer Reihe von Bearbeitungsstufen unterworfen sind, um eine gewünschte, integrierte Schaltung herzustellen.
  • 2 zeigt ein Beispiel eines Teils eines Ablaufplans eines Herstellungsverfahrens von integrierten Schaltungen. Der Ablaufplan zeigt eine Anzahl Bearbeitungsschritte 20a-i, welche auf dem Wafer sequentiell ausgeführt werden. Beispiele von Bearbeitungsschritten sehen das Aufbringen von Photolack, Belichtung des Photolacks unter Verwendung einer Photomaske, Photolackentwicklung, Ätzung, Implantation, Materialabscheidung von Flüssigkeiten, Dämpfen, Gasen und vieles mehr vor. Der Ablaufplan zeigt ebenfalls zwei visuelle Kontrollschritte 22, 24, welche zwischen verschiedenen Bearbeitungsschritten auszuführen sind.
  • Verschiedene Bearbeitungsschritte werden im Allgemeinen von verschiedenen Bearbeitungsstationen 14a-i ausgeführt, welche Vorrichtungen zur Ausführung spezifischer Arten von Bearbeitungsschritten aufweisen. Solche Vorrichtungen umfassen zum Beispiel Wafer-Stepper, Ätzanlagen, Entwickler, Implantationsvorrichtungen, Beschichtungsvorrichtungen und vieles mehr. Je nach An der Vorrichtung können eine oder mehrere äquivalente Vorrichtungen vorhanden sein, um den gleichen Bearbeitungsschritt auszuführen. 1 zeigt dieses durch Darstellen verschiedener Bearbeitungsstationen 14a-i für äquivalente Vorrichtungen senkrecht unter einander.
  • Jeder Wafer bzw. jede Gruppe von Wafern 16a-n weist eine Identität auf, welche in dem Zentralrechner 10 dargestellt ist. Der Zentralrechner 10 speichert Informationen in Bezug auf den Ablaufplan des Verfahrens, welchem ein Wafer bzw. eine Gruppe von Wafern 16a-n folgen sollte. Diese Informationen definieren die Verfahrensschritte 20a-i, welche auszuführen sind, sowie deren Reihenfolge. Der Zentralrechner zeichnet ebenfalls auf, welche Verfahrensschritte 20a-i auf einem Wafer bzw. einer Gruppe von Wafern 16a-n bereits ausgeführt wurden und bestimmt, welcher nächste Verfahrensschritt 20a-i auf einem Wafer bzw. eine Gruppe von Wafern 16a-n ausgeführt werden soll. Der Zentralrechner 10 übermittelt den Bearbeitungsstationen 14a-i oder dem Transportsystem Signale über das Netzwerk 12, um sicherzustellen, dass die Gruppen bzw. Wafer zu einer Bearbeitungsstatiuon 14a-i, welche den nächsten Bearbeitungsschritt 20a-i ausführen kann, transportiert werden. Der Transport kann durch das Transportsystem 18 oder durch eine Bedienperson durchgeführt werden.
  • Sobald ein Wafer bzw. eine Gruppe von Wafern 16a-n an einer Bearbeitungsstation 14a-i zu bearbeiten ist, wird dem Zentralrechner 10 die Identität der Wafer bzw. der Gruppe 16a-n von der Bearbeitungsstation 14a-i gemeldet. Der Zentralrechner prüft, ob der Ablaufplan vorschreibt, dass der identifizierte Wafer bzw. die identifizierte Gruppe 16a-n dem bestimmten, nächsten Verfahrensschritt, für den die Bearbeitungsstation 14a-i verwendet wird, unterworfen werden soll. Wenn nicht, übermittelt der Zentralrechner 10 der Bearbeitungsstation 14a-i ein Fehlersignal, um eine Bearbeitung dieses Wafers bzw. dieser Gruppe 16a-n mit Hilfe dieser Bearbeitungsstation 14a-i zu verhindern. Die Bearbeitungsstation 14a-i reagiert auf dieses Signal zum Beispiel so, dass sie es ablehnt, den Wafer bzw. die Gruppe 16a-n zu laden oder einer Bedienperson, welche die Absicht signalisierte, den Wafer bzw. die Gruppe 16a-n mit Hilfe der Bearbeitungsstation 14a-i zu bearbeiten, eine Fehlermeldung anzeigt. Nach Bearbeiten zeigt der Zentralrechner 10 die nächste Bearbeitungsstation 14a-i oder Gruppe von äquivalenten Bearbeitungsstationen 14a-i an, zu welcher der Wafer bzw, die Gruppe 16a-n transportiert werden sollte.
  • Es können zur Feststellung von Defekten mehrere Arten Defektermittlungssysteme verwendet werden. Zum Beispiel sind visuelle Kontrollstationen vorgesehen, um visuelle Kontrollschritte 22, 24 an Wafern auszuführen, sobald diese einer Anzahl Bearbeituingsschritten unterworfen worden sind. Die ermittelten Defekte werden zur Steuerung des Einsatzes der Bearbeitungsstationen 14a-i verwendet. Zu diesem Zweck legt man eine Anzahl Defektklassen mit unterschiedlichem visuellem Aussehen fest. Klassenbeispiele sind Kratzer, Teilchenverunreinigung, Gitterstapelfehler, Tropfflüssigkeit, Fokussierungsfehler, Defekte in Strukturen, Brücken zwischen Strukturen, schlecht entwickelte Strukturen, abweichende Linienbreiten, Vorhandensein von Haarrissen, Wolframteilchen, Ti/TiN-Teilchen, blockierte Ätzung, Zeichen von Korrosion, fehlende Kontakte usw. Die Defekte können von einer Person oder automatisch, z.B. unter Verwendung eines visuellen Strukturerkennungssystems, klassifiziert werden.
  • Die 3a-b zeigen Beispiele von Defekten verschiedener Klassen. 3a zeigt eine Abbildung einer integrierten Schaltung, die ein Bildmerkmal 40 aufweist, welches normalerweise auf Abbildungen der integrierten Schaltung nicht vorhanden ist. Das Bildmerkmal 40 wird einer Defektklasse zugeordnet, welche Merkmale umfasst, die durch Merkmale mit ungleichmäßiger Form mit scharfen Ecken charakterisiert sind. Diese Klasse wird Ätzanlagen zugewiesen (und wird als Defekt in Folge einer blockierten Ätzung bezeichnet). Sobald die Dichte von Defekten aus dieser Klasse ihre Regelgrenze überschreitet, wird die Ätzanlage, welche die relevante Schicht erzeugt, off-line geschaltet.
  • 3b zeigt eine Abbildung einer integrierten Schaltung, bei welcher Kontakte (sichtbar als Punkte) 42a, 44a an Stellen 42b, 44b auf der rechten Seite der Abbildung, wo diese in normalen Schaltkreisen vorhanden sein sollten, fehlen. Eine solche Abbildung wird in eine Klasse von Defekten eingeteilt, welche durch fehlende Kontakte charakterisiert sind. Diese Klasse wird zum Beispiel einer Oxidätzanlage zugeordnet. Sobald die Dichte von Defekten aus dieser Klasse ihre Regelgrenze überschreitet, wird die Oxidätzanlage, welche zur Bearbeitung der integrierten Schaltung verwendet wurde, off-line geschaltet.
  • Im Allgemeinen ordnet man jede Klasse einem oder mehreren Gerätetypen zu, welche in spezifischen Bearbeitungsschritten 20a-i eingesetzt werden. Wird eine Klasse einem Bearbeitungsschritt zugeordnet, so bedeutet dieses, dass die in dem zugeordneten Bearbeitungsschritt 20a-i verwendete Vorrichtung in dieser Klasse Defekte verursachen kann, wenn die den Bearbeitungsschritt 20a-i ausführende Vorrichtung nicht funktionsgemäß arbeitet. Assoziationsbeispiele sind:
    Kratzer – sämtliche Vorrichtungen in sämtlichen Schritten;
    Vorhandensein vieler verschiedener Teilchentypen – sämtliche Vorrichtungen in sämtlichen Schritten;
    Wiederholdefekt – Retikel in Belichtungsschritt
    schlechter Fokus – lithographisches Belichtungssystem in lithographischen Schritten;
    Pinhole-Defekt – Vorrichtung, welche zur Anwendung des Photolackschrittes verwendet wird;
    Überbrückungsdefekt – Vorrichtung, welche zur Anwendung des Photolackschrittes verwendet wird;
    schlechte Entwicklung – Vorrichtung, welche bei dem Entwicklungsschritt eingesetzt wird;
    abweichende Linienbreite – Vorrichtung, welche bei lithographischen Schritten eingesetzt wird;
    Vorhandensein von Haarrissen – Ätzung, CVD (chemische Aufdampfung) SOG;
    blockierte Ätzung – Ätzanlagen, lithographische Einrichtung;
    Korrosion – Ätzung, Photolackablösung;
    Polymer-Haarrisse – Polymerbildung durch Ätzeinrichtung;
  • Die Zählung der Anzahl Defekte wird zur Steuerung der Verwendung von Vorrichtungen eingesetzt. Diese Funktion wird zum Beispiel durch den Zentralrechner 10 ausgeführt. Zu diesem Zweck hält der Zentralrechner 10 Informationen über die Assoziation z.B. in Form einer Datenbank mit Relationen R1=(Defektklasse, Bearbeitungsschritt, Art der Vorrichtung) in Speicher 101. Der Zentralrechner hält ebenfalls Informationen, z.B. in Form einer Datenbank mit Relationen R2=(Wafer, Bearbeitungsschritt, Vorrichtung) in Speicher 102, über die Vorrichtungen, welche eingesetzt werden, um Bearbeitungsschritte auf jedem Wafer bzw. jeder Gruppe 16a-n auszuführen. Des weiteren ist für jede Klasse eine Regelgrenze festgelegt, wobei eine Anzahl Defekte in dieser Defektklasse angegeben ist, die in dem Stadium des Verfahrens, in welchem die Defekte ermittelt werden, akzeptabel ist.
  • 4 zeigt einen Ablaufplan zur Steuerung des Einsatzes von Bearbeitungsstationen 14a-i mit Hilfe der ermittelten Defekte. In einem ersten Schritt 30 werden Defekte visuell ermittelt, und es wird deren Position festgehalten. In einem zweiten Schritt 32 werden die ermittelten Defekte in, Defektarten mit unterschiedlichem visuellem Aussehen umfassende Klassen klassifiziert. Es wird eine Zählung der Anzahl Defekte in jeder Klasse gehalten. Die nachfolgenden Schritte 34, 36, 37, 38, 39 werden für jede der Klassen ausgeführt. Zu diesem Zweck wird eine tatsächliche Klasse für eine Anfangsklasse in dem zweiten Schritt 32 initialisiert.
  • In einem dritten Schritt wird die Zählung der Anzahl Defekte in der tatsächlichen Klasse mit einer für diese Klasse festgelegten Regelgrenze verglichen. Sollte die Anzahl Defekte in der Klasse die Regelgrenze überschreiten, wird ein vierter Schritt 36 ausgeführt, welcher die Bearbeitungsschritte 20a-i bestimmt, die der tatsächlichen Klasse zugeordnet sind. In einem fünften Schritt 37 wird festgelegt, welche Vorrichtungen diese Bearbeitungsschritte auf dem geprüften Wafer ausführten und der, der defekten Klasse zugeordneten An sind. Diese Vorrichtungen werden dann in einem sechsten Schritt 38 offline geschaltet. In einem siebten Schritt 39 wird ermittelt, ob sämtliche Klassen berücksichtig wurden. Auf diesen Schritt wird ebenfalls ab dem dritten Schritt übergegangen, wenn die Zählung von Defekten der tatsächlichen Klasse unterhalb der Regelgrenze liegt. Sollten Klassen verbleiben, welche nicht berücksichtigt wurden, wird der Ablaufplan für eine der verbleibenden Klassen ab dem dritten Schritt wiederholt.
  • Sobald die Vorrichtungen off-line geschaltet sind, werden diese nicht mehr zur Ausführung der Bearbeitungsschritte 20a-i verwendet. Dieses wird zum Beispiel dadurch bewirkt, dass der Bearbeitungsstation 14a-i für diese Vorrichtung ein Off-Line-Zustand oder ein Fehler gemeldet wird, wenn ein Operator versucht, einen neuen Wafer bzw. eine Gruppe 16a-n an der Bearbeitungsstation zu laden oder aber die Leistung des Ladebetriebs an der Bearbeitungsstation 14a-h deaktiviert wird. Infolgedessen müssen nachfolgende Gruppen an anderen, äquivalenten Bearbeitungsstationen 14a-h bearbeitet werden, oder sie müssen warten, bis die Vorrichtung erneut on-line ist.
  • Die Tatsache, dass eine Vorrichtung off-line geschaltet wird, wird gemeldet, um einem Operator die Möglichkeit zu geben, die Vorrichtung zu überprüfen und wieder einzustellen, zu reparieren oder auszutauschen. Ist dieses erfolgt, wird die Vorrichtung noch einmal on-line geschaltet, und die normale Bearbeitung an der entsprechenden Bearbeitungsstation 14a-i kann wieder aufgenommen werden.
  • Gemäß der vorliegenden Erfindung wird die visuelle Kontrolle eingesetzt, um die Leistung der in den Bearbeitungsstationen 14a-i vorgesehenen Bearbeitungsvorrichtungen zu messen, jedoch nicht, um sämtliche einzelnen fehlerhaften Chips zu ermitteln.
  • Daher ist es ausreichend, Stichproben vorzunehmen, statt alle Wafer oder alle Defekte zu kontrollieren. Zum Beispiel könnte man lediglich einen Teil der Wafer oder lediglich einen Teil der Fläche auf den Wafern, welche überprüft werden, kontrollieren. Ebenso könnte man lediglich eine Stichprobe aller Defekte klassifizieren. Die gesamte Stichprobenprüfung kann in geschätzte Defektdichten pro Flächeneinheit auf sämtlichen Wafern umgewandelt werden.
  • In einem Ausführungsbeispiel werden bei visueller Überprüfung auf den Wafern Defekte in zwei Schritten ermittelt und in verschiedene Klassen klassifiziert. Dieses kann zum Beispiel durch Vergleichen der Abbildung eines Chips auf dem Wafer mit einem anderen Chip auf dem Wafer realisiert werden. Sollte der Unterschied an einer bestimmten Stelle auf einem Chip zu groß sein, werden ein Defekt und die entsprechende Position gemeldet. Die Positionen, für welche Defekte gemeldet werden, werden anschließend näher analysiert, um den Defekt zu klassifizieren. Die Klassifizierung kann realisiert werden, indem eine Abbildung einer Fläche des Chips, welche die Stelle umgibt, einer Bedienperson gezeigt und von dieser ein Klassifizierungscode der von der Bedienperson erkannten Klasse erhalten wird. Alternativ kann eine visuelle Klassifizierungseinrichtung eingesetzt werden.
  • In einem Ausführungsbeispiel zählt man keine einzelnen Defektpositionen, sondern lediglich Gruppen von räumlich nahen Defektpositionen. Somit kann verhindert werden, dass Vorrichtungen auf Grund einiger weniger lokaler Defekte mit vielen Defektpositionen abgeschaltet werden.
  • Visuelle Kontrollschritte können während des Bearbeitungsvorgangs in mehr als einem anderen Stadium stattfinden. In 2 findet die visuelle Kontrolle zum Beispiel in einem Stadium zwischen den Schritten 20b und 20c und in einem späteren Stadium zwischen den Schritten 20f und 20g statt. In der Regel sind die Bearbeitungsschritte, welche verschiedenen Defektklassen zugeordnet werden, von dem Stadium abhängig, in welchem die visuelle Kontrolle stattfindet. Normalerweise wird lediglich eine Anzahl der letzten vorhergehenden Schritte 20a-i vor dem Stadium des visuellen Kontrollschritts 22, 24, jedoch keine früheren Bearbeitungsschritte 20a-i einer Defektklasse zugeordnet. Der Zentralrechner kann dieses zum Beispiel realisieren, indem er eine Datenbank mit Relationen R1a=(Stadium, Defektklasse, Bearbeitungsschritt) R3=(Stadium, Defektklasse, Regelgrenze) hält und nur solche Vorrichtungen off-line schaltet, welche den Defektklassen für das Stadium, in dem die Kontrolle stattfindet, wenn die Zählung von Defekten in der Klasse die Regelgrenze für diese, für dieses Stadium definierte Klasse überschreitet, zugeordnet sind.
  • Zuweilen sind Defekte aus weitaus früheren Bearbeitungsschritten 20a-i in einem Stadium, in welchem ein Kontrollschritt 22, 24 stattfindet, noch immer sichtbar. Dieses kann die Zuverlässigkeit, mit welcher die Zählung der Anzahl Defekte in einer Klasse verwendet werden kann, um Vorrichtungen off-line zu nehmen, beeinträchtigen. Um dieses Problem zu verringern, kann man Defekte, welche durch solche weitaus früheren Bearbeitungsschritte verursacht wurden, unberücksichtigt lassen.
  • Eine bevorzugte Möglichkeit, dieses zu tun, ist, Aufzeichnungen der Positionen auf einem Wafer zu machen, auf welchen Defekte in einem früheren Stadium ermittelt wurden und Defekte auf diesem Wafer in einem späterem Stadium zu zählen, wenn sich diese Defekte nicht an oder in der Nähe von Stellen befinden, an welchen Defekte in einem früheren Stadium ermittelt wurden (bzw. an welchen Defekte in verwandten Klassen in dem früheren Stadium ermittelt wurden; eine erste und eine zweite Klasse sollen verwandt sein, wenn bekannt ist, dass Defekte aus der ersten Klasse nach einem ersten Schritt oftmals Defekten aus der zweiten Klasse nach einem späteren Schritt vorangehen). Wenn somit zum Beispiel in dem früheren Stadium Defekte einer Klasse C1 auf Positionen (R1, ....) und Defekte einer Klasse C2 auf Positionen (R2, ....) und danach Defekte aus Klasse C auf mehreren Positionen (R0, R1, R2, Ra, Rb) ermittelt wurden, werden diese Positionen mit den Positionen der Defekte der verwandten Klassen C1, C2 in dem früheren Stadium verglichen und lediglich solche Defekte gezählt, welche auf Positionen (R0, Ra, Rb) vorkommen, auf welchen keine verwandten Defekte in dem früheren Stadium ermittelt wurden. Unter Umständen kann nur ein Bruchteil der Defekte an Stellen, an welchen frühere Defekte festgestellt wurden, ausgeschlossen werden. Ein solcher Bruchteil erklärt dann die Wahrscheinlichkeit, dass der frühere Defekt die Ermittlung des späteren Defekts an der gleichen Stelle bewirkt.
  • Hierdurch ist es jedoch erforderlich, eine Kontrolle auf dem gleichen Wafer durchzuführen und Informationen über defekte Stellen zu halten. Eine andere Möglichkeit, Defekte, welche durch weitaus frühere Bearbeitungsschritte verursacht wurden, unberücksichtigt zu lassen, ist, die Zählung von, in einem früheren Stadium ermittelten Defekten in verschiedenen Klassen als eine Vorhersage der Zählung von Defekten in verschiedenen Klassen, welche in dem späteren Stadium sichtbar sind, einzusetzen. Diese Vorhersage kann zum Beispiel eine lineare Vorhersage sein: pred (Nbi) = c Nai
  • Hier stellt Nai die Zählung von Defekten in der iten Klasse in Stadium „a" und pred(Nbi) die Vorhersage der Zählung Nbi in der iten Klasse in einem späteren Stadium „b" dar. Es können Zählungen Nbi für den gleichen Wafer oder für einen Wafer aus der gleichen Gruppe oder Serie verwendet werden. „c" ist ein Faktor, welcher so ausgewählt wird, dass er eine gute Vorhersage gewährleistet. Selbstverständlich kann die Vorhersage ebenfalls eine lineare Kombination aus Zählungen verschiedener Klassen oder sogar von Klassen in verschiedenen Stadien sein. Der Faktor „c" oder Faktoren können zum Beispiel aus Kontrollstatistiken, welche erhalten werden, wenn die Vorrichtungen funktionsgemäß arbeiten, ermittelt werden.
  • Eine solche Vorhersage wird dann von der tatsächlichen Zählung von Defekten in diesen Klassen in dem späteren Stadium subtrahiert: DNbi = Nbi – pred(Nbi)
  • Das Ergebnis DNbi wird mit der für das spätere Stadium definierten Regelgrenze verglichen; sollte das Ergebnis DNbi die Regelgrenze überschreiten, wird eine Vorrichtung bzw. Vorrichtungen off-line geschaltet.

Claims (7)

  1. Verfahren zur Herstellung von integrierten Schaltkreisen, wonach: – ein Wafer mit einer Vorrichtung bearbeitet wird, – eine Anzahl sichtbarer Defekte auf dem Wafer nach Bearbeitung mit der Vorrichtung gezählt wird, – die Vorrichtung als fehlerhaft arbeitend betrachtet wird, wenn die Anzahl eine Regelgrenze überschreitet, dadurch gekennzeichnet, dass nach dem Verfahren – Klassen defekter Typen in Bezug auf sichtbares Aussehen und für jede Klasse eine jeweilige Regelgrenze definiert wird, – eine Assoziation aufrechterhalten wird, wobei die Klassen Vorrichtungsarten, die in den Bearbeitungsstufen verwendet werden, zugeordnet werden, – die Bearbeitungsstufen auf einem Wafer ausgeführt werden, – jeweilige Anzahlen Defekte verschiedener Klassen auf dem Wafer nach Ausführen der Bearbeitungsstufen ermittelt werden, – die jeweilige Anzahl für jede Klasse mit der Regelgrenze für diese Klasse verglichen wird, – wenn die jeweilige Anzahl Defekte einer bestimmten Klasse die Regelgrenze für diese bestimmte Klasse überschreitet, die Assoziation angewandt wird, um die bestimmte Bearbeitungsstufe und die der bestimmten Klasse zugeordnete, bestimmte Vorrichtungsart zu ermitteln, und eine in dieser bestimmten Bearbeitungsstufe verwendete Vorrichtung der bestimmten Vorrichtungsart off-line gebracht wird.
  2. Verfahren nach Anspruch 1, wobei der Ermittlungsschritt in einer ersten Stufe während der Bearbeitung des Wafers ausgeführt wird, wonach: – Stellen weiterer Defekte auf dem Wafer in einer zweiten Stufe ermittelt werden, wobei mindestens einer der Bearbeitungsschritte auf die zweite Stufe folgt und der ersten Stufe vorausgeht, – die Ermittlung der jeweiligen Anzahlen das Zählen sichtbarer Defekte in der ersten Stufe umfasst, wobei ausschließlich solche sichtbaren Defekte gezählt werden, welche sich nicht an einer Stelle auf dem Wafer befinden, an der weitere Defekte in der zweiten Stufe festgestellt wurden.
  3. Verfahren nach Anspruch 1, wobei der Ermittlungsschritt in einer ersten Stufe während der Bearbeitung des Wafers ausgeführt wird, wonach: – eine Zählung sichtbarer Defekte in der ersten Stufe erfolgt, – weiterhin eine weitere Anzahl Defekte auf dem Wafer in einer zweiten Stufe ermittelt wird, wobei die Bearbeitungsschritte auf die zweite Stufe folgen und der ersten Stufe vorausgehen, – die Anzahl Defekte ermittelt wird, indem von der Zahl der Defekte eine von der weiteren Anzahl abgeleitete, geschätzte, vorherige Anzahl Defekte abgezogen wird.
  4. Verfahren nach Anspruch 1, wobei die Defekte von zumindest einer Klasse in räumlich lokalisierte Gruppen von Defekten gebündelt werden, wobei die jeweilige Anzahl Defekte in der mindestens einen Klasse Zählungen von Gruppen statt Zählungen von einzelnen Defekten beinhaltet.
  5. Verfahren nach Anspruch 1, wobei die Zählung lediglich für einen Teilbereich bzw. für Teilbereiche des Wafers vorgenommen wird.
  6. Verfahren nach Anspruch 1, wonach Defekte durch Ermitteln von Abweichungen zwischen Strukturen auf dem Wafer und Referenzstrukturen festgestellt werden, wobei die ermittelten Defekte nach dem visuellen Aussehen klassifiziert werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei zumindest die Schritte des Definierens, Aufrechterhaltens, Ermittelns, Vergleichens und Off-line Setzens unter Verwendung eines Computersystems zur Fertigungskontrolle automatisch ausgeführt werden.
DE69930102T 1998-02-10 1999-01-28 Verfahren zur herstellung von integrierten schaltungen Expired - Lifetime DE69930102T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98200413 1998-02-10
EP98200413 1998-02-10
PCT/IB1999/000157 WO1999041774A2 (en) 1998-02-10 1999-01-28 Method of manufacturing integrated circuits in which malfunctioning apparatuses are detected

Publications (2)

Publication Number Publication Date
DE69930102D1 DE69930102D1 (de) 2006-04-27
DE69930102T2 true DE69930102T2 (de) 2006-08-31

Family

ID=8233378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930102T Expired - Lifetime DE69930102T2 (de) 1998-02-10 1999-01-28 Verfahren zur herstellung von integrierten schaltungen

Country Status (5)

Country Link
US (1) US6242270B1 (de)
EP (1) EP0972300B1 (de)
JP (1) JP2001522541A (de)
DE (1) DE69930102T2 (de)
WO (1) WO1999041774A2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560504B1 (en) * 1999-09-29 2003-05-06 Advanced Micro Devices, Inc. Use of contamination-free manufacturing data in fault detection and classification as well as in run-to-run control
JP2002270667A (ja) * 2001-03-12 2002-09-20 Sony Corp 半導体製造方法及び半導体製造装置
US6749720B2 (en) * 2001-03-21 2004-06-15 Owens Corning Fiberglas Technology, Inc. Wet-formed mat applications for cement backerboards
JP2003022945A (ja) * 2001-07-06 2003-01-24 Mitsubishi Electric Corp 工程管理装置、工程管理方法および工程を管理するためのプログラム
AU2002343545A1 (en) * 2001-10-19 2003-06-10 Auburn University Estimating reliability of components for testing and quality optimization
JP3699960B2 (ja) * 2003-03-14 2005-09-28 株式会社東芝 検査レシピ作成システム、欠陥レビューシステム、検査レシピ作成方法及び欠陥レビュー方法
WO2005096688A1 (en) * 2004-04-02 2005-10-13 Original Solutions Inc. System and method for defect detection and process improvement for printed circuit board assemblies
US8108805B2 (en) * 2010-03-26 2012-01-31 Tokyo Electron Limited Simplified micro-bridging and roughness analysis
US9639774B2 (en) * 2012-12-07 2017-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for determining applicabilty of a processing device, a processing path and a processing pattern
WO2020179000A1 (ja) * 2019-03-06 2020-09-10 株式会社日立ハイテク 欠陥検査装置、欠陥検査プログラム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144493A (en) * 1976-06-30 1979-03-13 International Business Machines Corporation Integrated circuit test structure
US5495417A (en) * 1990-08-14 1996-02-27 Kabushiki Kaisha Toshiba System for automatically producing different semiconductor products in different quantities through a plurality of processes along a production line
JPH05259015A (ja) 1991-04-19 1993-10-08 Matsushita Electron Corp 半導体装置の製造方法
JPH05121521A (ja) * 1991-10-29 1993-05-18 Komatsu Electron Metals Co Ltd 半導体ウエハ製造装置および製造方法
US5544256A (en) * 1993-10-22 1996-08-06 International Business Machines Corporation Automated defect classification system
JPH07201946A (ja) * 1993-12-28 1995-08-04 Hitachi Ltd 半導体装置等の製造方法及びその装置並びに検査方法及びその装置
US5787190A (en) * 1995-06-07 1998-07-28 Advanced Micro Devices, Inc. Method and apparatus for pattern recognition of wafer test bins
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US6091846A (en) * 1996-05-31 2000-07-18 Texas Instruments Incorporated Method and system for anomaly detection
US6021380A (en) * 1996-07-09 2000-02-01 Scanis, Inc. Automatic semiconductor wafer sorter/prober with extended optical inspection
JPH10123202A (ja) * 1996-10-21 1998-05-15 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US6072574A (en) * 1997-01-30 2000-06-06 Micron Technology, Inc. Integrated circuit defect review and classification process
US5862055A (en) * 1997-07-18 1999-01-19 Advanced Micro Devices, Inc. Automatic defect classification individual defect predicate value retention
US6084420A (en) * 1998-11-25 2000-07-04 Chee; Wan Soo Probe assembly for testing

Also Published As

Publication number Publication date
WO1999041774A2 (en) 1999-08-19
US6242270B1 (en) 2001-06-05
WO1999041774A3 (en) 1999-10-28
EP0972300A2 (de) 2000-01-19
JP2001522541A (ja) 2001-11-13
DE69930102D1 (de) 2006-04-27
EP0972300B1 (de) 2006-03-01

Similar Documents

Publication Publication Date Title
DE69832131T2 (de) Methode zur Behandlung von Halbleiterwafern auf einer Roboterförderstrasse mit in-situ Detektion von Partikeln auf der Waferrückseite
EP0346801B1 (de) Verfahren und Anordnung zur Ausführung eines Programms in einem heterogenen Mehrrechnersystem
DE10297564B4 (de) Verfahren und Vorrichtung zum Steuern der Photolithographie-Überlagerungsjustierung mit vorwärtsgekoppelter Überlagerungsinformation
DE112004001259B4 (de) Verfahren und System zum Ausführen einer Messverteilung auf der Grundlage einer Fehlererkennung und computerlesbares Speichermedium
DE69930102T2 (de) Verfahren zur herstellung von integrierten schaltungen
DE102006004411A1 (de) Verfahren und System für die Messdatenbewertung in der Halbleiterbearbeitung durch auf Korrelation basierende Datenfilterung
DE19735358C2 (de) Aussrichtungskorrekturverfahren
DE10240115B4 (de) Verfahren und System zum Handhaben von Substraten in einer Produktionslinie mit einer Cluster-Anlage und einer Messanlage
DE10103253A1 (de) Verfahren und Anordnung zum Transportieren und Inspizieren von Halbleitersubstraten
DE10032322A1 (de) System und Verfahren zur Auffindung der Kombination aus Operation/Werkzeug, welche den integrierten Ausfall in einer Halbleiterfertigungseinrichtung verursacht
DE102007039982B3 (de) Verfahren zur optischen Inspektion und Visualisierung der von scheibenförmigen Objekten gewonnenen optischen Messerwerte
EP1420311A1 (de) Verfahren und Vorrichtung zur rechnergestützten Überwachung eines Prozessparameters eines Herstellungsprozesses
DE10134755B4 (de) Verfahren zur Messung einer charakteristischen Abmessung wenigstens einer Struktur auf Halbleiterwafern
EP1420312A2 (de) Verfahren, Vorrichtung, computerlesbarer Speicher und Computerprogramm-Element zum rechnergestützten Überwachen und Regeln eines Herstellungsprozesses
DE69738638T2 (de) System zum testen von echtzeit/netzunabhängigen anwendungen
EP1080393A1 (de) Verfahren zur messung der lage von strukturen auf einer maskenoberfläche
DE60133452T2 (de) Verfahren zur Justierung von Verarbeitungsparametern plattenförmiger Gegenstände in einer Verarbeitungsvorrichtung
DE10230891A1 (de) Photolithographisches Verarbeitungssystem und Verfahren dafür
WO1999022279A2 (de) Verfahren zur ermittlung realisierbarer konfigurationen von bearbeitungsanlagen
DE102009016289A1 (de) Verfahren und Vorrichtung zur Identifizierung von Gegenständen sowie zum Verfolgen von Gegenständen in einem Produktionsprozess
EP1420314A2 (de) Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten
DE60103748T2 (de) Dickenmessung mit einem rasterkraftmikroskop
DE10059908C1 (de) Verfahren zum automatischen Überwachen der Herstellung von integrierten Schaltkreisen abhängig von der Anzahl ausgeführter Bearbeitungsschritte
DE69634104T2 (de) Scheibenorientierungsinspektionssystem
DE10030461A1 (de) Halbleiter-Fabrikautomatisierungssystem und Verfahren zum Verarbeiten von wenigstens einer Halbleiterwafer-Kassette

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL