DE69933933T2 - Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung - Google Patents

Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung Download PDF

Info

Publication number
DE69933933T2
DE69933933T2 DE69933933T DE69933933T DE69933933T2 DE 69933933 T2 DE69933933 T2 DE 69933933T2 DE 69933933 T DE69933933 T DE 69933933T DE 69933933 T DE69933933 T DE 69933933T DE 69933933 T2 DE69933933 T2 DE 69933933T2
Authority
DE
Germany
Prior art keywords
insulator layer
hole
channel
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69933933T
Other languages
English (en)
Other versions
DE69933933D1 (de
Inventor
Mehul San Jose NAIK
Samuel Los Altos Hills BROYDO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of DE69933933D1 publication Critical patent/DE69933933D1/de
Publication of DE69933933T2 publication Critical patent/DE69933933T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung bezieht sich auf Metallisierungs- und Verbindungsherstellungsprozesse zur Herstellung integrierter Schaltungen. Insbesondere bezieht sich die Erfindung auf einen verbesserten Dualdamaszenierungsprozess zur Herstellung einer Verbindungsstruktur innerhalb einer integrierten Schaltung.
  • 2. Beschreibung des Standes der Technik
  • Damaszenierungstechniken wurden in Antwort auf die erhöhten Anforderungen an Metallätzen, dielektrischer Lückenfüllung sowie Planarisierung entwickelt, die bei einer moderner Herstellung integrierter Schaltungen verwendet werden. Der Hauptvorteil eines Verwendens einer Damaszenierungstechnik ist die Eliminierung von Metallätz- sowie Isolatorlückenfüllschritten innerhalb des Prozesses zur Herstellung der Verbindungsstrukturen. Aufgrund des komplizierten Kupferätzens gewinnt das Eliminieren von Metallätzschritten an Bedeutung, da die Industrie von Aluminium- auf Kupfermetalllisationsmaterialien übergeht.
  • Es gibt zwei Arten von Damaszenierungsprozessen: einzelne und duale. Bei einem einzelnen Damaszinierungsprozess zur Herstellung von Verbindungsstrukturen, wie in den 1A–1G dargestellt, wird ein erster Isolator 102 auf einem Substrat 100 abgelagert und ein Durchgangsloch 104 wird in den Isolator 102 unter Verwendung beispielsweise eines reaktiven Ionenätzungsprozesses (RIE) geätzt. Anschließend wird das Durchgangsloch 104 mit einer Metallschicht 106 durch Metallablagerung gefüllt. Der Stopfen wird durch beispielsweise chemisches mechanisches Polieren (CMP) planiert, um einen „Stopfen" 108 auszubilden. Anschließend wird ein zweiter Isolator 110 oben auf dem ersten Isolator 102 abgelagert und wenigstens ein Kanal 112 wird durch die zweite Isolatorschicht 110 unter Verwendung eines RIE-Prozesses geätzt. Der Kanal 112 wird dann mit einer Metallschicht 114 unter Verwendung eines Metallablagerungsprozesses gefüllt, um eine Verbindungsleitung auszubilden, die dann durch CMP planiert wird. Auf diese Art und Weise werden eine Vielzahl von Verbindungsleitungen 116 gebildet, um leitend die Stopfen 108 miteinander zu verbinden.
  • Bei einem konventionellen Dualdamaszenierungsansatz zum Bilden von Verbindungen werden die Durchgangslöcher und Kanäle simultan mit Metall gefüllt, wodurch weniger Metallisierungs- und Planarisierungsschritte bei dem Herstellungsprozess erforderlich sind. Da sowohl die Leitung als auch das Durchgangsloch bei einem Dualdamaszenierungsprozess simultan metallisiert werden, eliminieren derartige Strukturen jede Kopplung zwischen dem Metallstopfen und der Metallleitung.
  • Eine Dualdamaszenierungstechnik, wie in den 2A–2E dargestellt, lagert insbesondere oben auf einem Substrat 200 einen Isolator 202 ab, welcher eine Dicke aufweist, die identisch ist mit jener des Durchgangslochs zuzüglich jener des Kanals. Eine Maske 204 in Form einer Durchgangslochmaske wird über den Isolator 202 abgelagert und wenigstens ein Durchgangsloch 206 wird in den Isolator geätzt. Die Maske wird anschließend entfernt und eine zweite Maske 204 wird ausgebildet, wobei letztere die Kanalmaske darstellt. Danach wird wenigstens ein Kanal 210 bis zu einer Tiefe geätzt, die nahezu die Mitte des Isolators 202 erreicht. Es wird die Kanaltiefe unter Verwendung einer blinden Ätzsperre erzeugt, d.h. die Ätzung wird nach einer vordefinierten Zeitdauer angehalten. Ein derartiger Prozess ist notorisch ungenau, um eine reproduzierbare und eindeutig definierbare Tiefe des Kanals herzustellen. Jede unentwickelte Photolackmaske 212 von der zweiten Maske, die innerhalb der Durchgangslochöffnung angeordnet ist, schützt den Durchgangslochboden vor dem Ätzmittel. Der zum Entfernen der zweiten Maske verwendete Abdecklackablöseprozess muss beherrscht werden, um ebenfalls den gesamten Abdecklack von dem Durchgangsloch zu entfernen. Anschließend werden sowohl der Kanal 210 als auch das Durchgangsloch 206 mit einer Metallschicht 214 in einem einzigen Schritt metallisiert und die Struktur wird dann planiert, damit eine Kanal- und Stopfenverbindungsstruktur gebildet wird.
  • Das US-Patent Nr. 5,635,423 offenbart einen verbesserten Dualdamaszenierungsprozess. Bei diesem Prozess wird ein erster Isolator mit der gewünschten Dicke eines Durchgangslochs abgelagert. Anschließend wird eine dünne Ätzsperrschicht über der ersten Isolatorschicht abgelagert und ein zweiter Isolator, der eine Dicke aufweist, die ungefähr gleich ist mit der erwünschten Kanaltiefe, wird oben auf der Ätzsperrschicht abgelagert. Eine Photolackmaske (eine Durchgangslochmaske) wird dann oben auf dem zweiten Isolator ausgebildet. Anschließend wird ein Ätzprozess verwendet, um Löcher durch den zweiten Isolator, welcher eine Größe gleich jener des Durchgangslochdurchmessers aufweist, zu ätzen. Die Ätzung wird an der Ätzsperrschicht angehalten. Die Durchgangslochmaske wird dann entfernt und eine Kanalmaske wird oben auf dem zweiten Isolator ausgebildet. Es ist darauf zu achten, dass der Abdecklack vollständig bis zu dem Boden des Durchgangslochs, das vorhergehend ausgebildet wurde, entwickelt, sonst würde eventuell die Ätzsperrschicht und der erste Isolator nicht richtig in den darauf folgenden Prozeßschritten zum Ausbilden des Durchgangslochs geätzt werden. Unter Verwendung der Kanalmaske werden Kanäle in dem zweiten Isolator geätzt und gleichzeitig wird das Durchgangsloch durch die Ätzsperre und den ersten Isolator geätzt. Sobald der Kanal und das Durchgangsloch ausgebildet sind, kann die Struktur anschließend metallisiert werden, um die Verbindungen zu bilden.
  • Bei diesem Prozess wird das Durchgangsloch, wenn irgendwelcher Photolack in dem Durchgangsloch oder in dem zweiten Isolator verbleibt, nicht in der ersten Isolatorschicht ausgebildet oder unsauber ausgebildet. Ferner verbleibt eine Teilmenge des Photolacks auch dann in dem Durchgangsloch, wenn die Kanalkante das Durchgangsloch kreuzt, so dass dann das Durchgangsloch nicht vollständig ausgebildet und deformiert sein wird. Ein derartiges unfertiges Durchgangsloch wird im Allgemeinen zu einem Verbindungsfehler führen.
  • Demnach besteht im Fachgebiet Bedarf für einen eine Verbindungsstruktur bildenden Dualdamaszenierungsprozess, ohne das nachteilige Erfordernis einer vollständigen Entfernung des zum Definieren des Durchgangslochs verwendeten Photolacks, selbst wenn die Kanalkante das Durchgangsloch kreuzt.
  • ÜBERSICHT DER ERFINDUNG
  • Die mit den Techniken des Standes der Technik, welche zur Bildung von Metallverbindungen verwendet werden, verbundenen Nachteile werden durch die vorliegende Erfindung einer Dualdamaszenierungstechnik, die ein vollständiges Durchgangsloch in einem einzigen Schritt bildet, überwunden. Im Einzelnen lagert das Verfahren der vorliegenden Erfindung ab eine erste Isolatorschicht oben auf einem Substrat, eine Ätzsperrschicht über der ersten Isolatorschicht sowie eine zweite Isolatorschicht oben auf der Ätzsperrschicht. Eine Durchgangslochmaske wird dann ausgebildet, beispielsweise durch eine Spin-on-chemische -Niederdruckgasphasenabscheidung (CVD) oder einen Photolack, welcher gemäß der/den Stelle/en und Abmessung/en des endgültigen Durchgangslochs oder -löcher entwickelt und strukturiert wird. Anschließend werden die erste Isolatorschicht, die Ätzsperrschicht sowie die zweite Isolatorschicht in einem einzigen Schritt, beispielsweise unter Verwendung eines reaktiven Ionenätzungsprozesses, geätzt. Das Loch, welches durch diese drei Schichten ausgebildet ist, weist den Durchmesser des endgültigen Durchgangslochs auf. Anschließend wird ein Photolackablöseprozess durchgeführt, um den gesamten Photolack zu entfernen, der zur Bildung der Durchgangslochmaske verwendet wird. Eine zweite Maske, die Kanalmaske, wird dann ausgebildet, z. B. durch Zentrifugieren auf einem Photolack, Entwickeln sowie Strukturieren dieses Photolacks. Die Struktur definiert die Stelle und Abmessungen des Kanals oder der Kanäle, der/die in der zweiten Isolatorschicht auszubilden sind. Während des Entwickelns der Kanalmaske kann es sein, dass der Abdecklack von dem Durchgangsloch nicht vollständig durch Entwickeln entfernt wird, d. h. etwas Photolack verbleibt zweckmäßiger Weise innerhalb des Durchgangslochs. Der Kanal wird anschließend in die zweite Isolatorschicht unter Verwendung eines Reaktivionenätzungsprozesses geätzt. Der unentwickelte Photolack, der unter Umständen in dem Durchgangsloch verbleibt nachdem die Kanalmaske ausgebildet ist, schützt das Durchgangsloch während des Kanalätzprozesses davor, dass dieses noch weiter geätzt wird. Die Sperrschicht bildet ein weiteres Prozessfenster, innerhalb welchem der Kanal zu ätzen ist. Beispielsweise ist es unter Verwendung des Prozesses der vorliegenden Erfindung nicht von Bedeutung, dass die Kanalkante vielleicht das Durchgangsloch kreuzt und der Photolack in einem Durchgangsloch verbleibt, da das Durchgangsloch vollständig vor der Kanallithographie gebildet wird. Sobald der Kanal ausgebildet ist, wird die Kanalmaske entfernt und sowohl der Kanal als auch das Durchgangsloch werden gleichzeitig metallisiert. Anschließend wird die Metallisierung durch eine chemische mechanische Polierung (CMP) oder einen Rückätzprozess planiert.
  • Um die Verbindungsstruktur hin zur Bildung einer Mehrebenenstruktur fortzusetzen, wird eine Passivierungsschicht oben auf der, gemäß obiger gebildeter Struktur abgelagert. Anschließend wird der Prozess wiederholt, um eine weitere Dualdamaszenierungsstruktur herzustellen. Vor der Metallisierung der oberen Struktur wird die Passivierungsschicht geätzt, um ein Kontaktdurchgangsloch zu der darunter liegenden Struktur zu öffnen. Die obere Struktur wird dann metallisiert und planiert, um eine zweite Ebene der Mehrebenenverbindungsstruktur zu bilden. Der Prozess mag wieder und wieder wiederholt werden, um zusätzliche Ebenen hinzuzufügen.
  • Der Prozess zum Bilden einer Dualdamaszenierungsverbindungsstruktur in Übereinstimmung mit der vorliegenden Erfindung kann unter Umständen durch ein Computerprogramm implementiert werden, welches auf einem Mehrzweckcomputer ausgeführt wird. Der Computer steuert/regelt die verschiedenen Prozessschritte, um die vorstehende(/en) Struktur(/en) zu bilden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Lehren der vorliegenden Erfindung können leicht in Anbetracht der folgenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstanden werden, wobei:
  • 1A–1G die Abfolge von Prozeßschritten eines Einzeldamaszenierungsprozesses des Standes der Technik zeigen;
  • 2A–2E die Abfolge von Prozeßschritten eines Dualdamaszenierungsprozesses des Standes der Technik zeigen;
  • 3A–3H die Abfolge von Prozeßschritten eines Dualdamaszenierungsprozesses in Übereinstimmung mit der vorliegenden Erfindung zeigen.
  • 4A–4G die Abfolge von Prozeßschritten zeigen, die, falls in Kombination mit den Schritten aus den 3A–3H verwendet, eine Mehrebenen-Verbindungsstruktur bilden;
  • 5 ein Blockdiagramm eines computerbeherrschten Halbleiterwaferprozesssystems zeigt, welches verwendet wird, um die Verbindungsstruktur der vorliegenden Erfindung herzustellen; und
  • 6 ein Flussdiagramm eines Softwareprogramms zeigt, welches durch den Computer aus 5 ausgeführt wird, um das Halbleiterwaferprozesssystem zu regeln/steuern.
  • Zum besseren Verständnis wurden nach Möglichkeit identische Bezugszeichen verwendet, um gemeinsame identische Elemente der Figuren zu kennzeichnen.
  • DETAILLIERTE BESCHREIBUNG
  • 3A–3H zeigen die Prozeßschritte eines Dualdamaszenierungsprozesses der vorliegenden Erfindung. 3A zeigt eine erste Isolatorschicht 302, welche auf einem Substrat 300 mit einer Dicke ungefähr identisch mit der gewünschten Tiefe eines Durchgangslochs abgelagert wurde. Die erste Isolatorschicht 302 ist im Allgemeinen jeder Isolator, der innerhalb der Verbindungsstruktur verwenden werden soll, wie beispielsweise Siliziumdioxid (SiO2) oder ein Material mit niedriger dielektrischer Konstante (k), wie beispielsweise fluoriertes Polyimid, fluoriertes Silikatglas (FSG), amorph-fluorierter Kohlenstoff (a-C:F), eine Klasse von Materialien, welche bekannt sind als Polyarylether (allgemein bekannt als PAE2.0, PAE2.3 und FLARE2.0), SILK, DVS-BCB, Aerogele, HSQ, MSSQ, Parolen und seine Copolymere, Parolen A-F4, jedes von Siliziumoxid abgeleitete Material mit niedrigem k (z.B. schwarzer Diamant), FlowFill und dergleichen. 1B zeigt die Ablagerung einer Ätzsperrschicht 304, welche oben auf der ersten Isolatorschicht 302 abgelagert ist. Die Ätzsperrschicht 304 wird beispielsweise aus Siliziumnitrid hergestellt, wenn der Isolator ein Oxid, ein Oxid-basiertes Material oder ein organisches Material mit niedrigem k ist. Im Allgemeinen ist das Ätzsperrmaterial jedes Dielektrikum, welches mit der zum Ätzen der Isolatorschicht verwendeten Chemie schwierig zu ätzen ist. Amorpher Kohlenstoff kann beispielsweise als eine Ätzsperre dann verwendet werden, wenn der Isolator Oxid-basiert, SiC oder eine Kombination aus SiC/SiN oder jede geschichtete Ätzsperre ist, derart, dass die zwei Schichtdicken für einen bestimmten Isolator optimiert werden können. 3C zeigt das Ablagern einer zweiten Isolatorschicht 306, welche oben auf der Ätzsperrschicht 304 abgelagert wurde. Die zweite Isolatorschicht 306 ist wieder jeder mit der Verbindungsstruktur zu verwendende Isolator, beispielsweise Siliziumdioxid oder ein Material mit einer niedrigen dielektrischen Konstante (k), wie beispielsweise jene, die vorstehend mit Bezugnahme auf die erste Isolatorschicht aufgelistet wurde. Das erste und zweite Isolatorschichtmaterial müssen nicht aus dem gleichen Material sein.
  • 3D zeigt einen oben auf der Deckfläche der zweiten Isolatorschicht 306 abgelagerten Photolack, der entwickelt und strukturiert wurde, um eine Apertur 310 zu definieren. Die Apertur 310 weist beispielsweise eine Größe sowie eine Form des endgültigen Durchgangslochs auf, das in der ersten Isolatorschicht 302 gebildet wird. Der Photolack wird in diesem Fall auf herkömmliche Art und Weise ausgebildet, entwickelt sowie strukturiert.
  • In 3E werden alle drei Schichten, nämlich die erste Isolatorschicht 302, die Ätzsperrschicht 304 sowie die zweite Isolatorschicht 306, in einem einzigen Arbeitsschritt nacheinander geätzt, unter Verwendung eines herkömmlichen reaktiven Ionenätzungsprozesses, der ein Loch 312 durch alle drei Schichten bildet, d. h. die Schichten werden in der folgenden Reihenfolge geätzt: erst Schicht 306, 304 und dann 302. Das Loch weist in etwa den Durchmesser des endgültigen Durchgangslochs auf. Zusätzlich wurde der Photolack in 3 abgelöst, nachdem der Ätzprozess beendet wurde. Im Allgemeinen wurde ein konventioneller Photolack-Ablöseprozess, d.h. eine Trockenveraschung unter Verwendung einer Sauerstoff- oder Sauerstoffluorchemie, gefolgt von einem nasschemischen Ablösen zum Entfernen der Reste verwendet. Für Materialien mit niedrigem k, die nachteilig durch Sauerstoff beeinflusst werden (wie beispielsweise organisches Material mit niedrigem k, HSQ und dergleichen), wird keine Trockenaschung verwendet. In derartigen Fällen wird eine nasse Photolackablöselösung verwendet. Dem nassen Ablösen kann ein Nachaschnasschemie-Restentfernungsprozess folgen. Obwohl ein einzelner Ätzschritt vorstehend beschrieben wurde, könnte jede Schicht, d.h. die Schichten 306, 304 sowie 302, mit individuellen Ätzprozessen geätzt werden, die Ätzmittelchemien aufweisen, die durch das Material jeder Schicht definiert sind.
  • 3F zeigt die Struktur nachdem ein Photolack auf derselben zentrifugiert oder auf andere Weise auf der Oberseite der zweiten Isolatorschicht 306 aufgetragen wurde, und nachdem dieser entwickelt und strukturiert wurde, um einen Aperturkanal zu definieren. Diese Apertur weist die Größe und Form der endgültigen Kanalebene auf, um in der zweiten Isolatorschicht gebildet zu sein. Es ist anzumerken, dass der Entwicklungsprozess für die Kanalmaske nicht den ganzen Photolack von dem Loch 312 entfernt, d. h. der Photolack 316 verbleibt in dem Loch 312. Demnach werden während eines schrittweisen Ätzprozesses die Lochausmaße durch das Ätzmittel weder beeinflusst noch verändert.
  • 3G zeigt die Struktur nachdem ein Kanal 320 durch die zweite Isolatorschicht bis hin zu der Ätzsperrschicht geätzt wurde, d. h. die Ätzsperrschicht wird auf herkömmliche Weise als ein Endpunktindikator bei dem Ätzprozess verwendet, wie sie gut aus dem Stand der Technik bekannt ist. Der Ätzprozess verwendet für einen Siliziumdioxidisolator eine Chemie des CxHyFz-Typs. Wenn ein Material mit kleiner dielektrischer Konstante (k) (d.h. k < 3.8) bei der einen oder anderen Isolatorschicht verwendet wird, sind die Ätzsperrschichten im Allgemeinen Siliziumnitrid oder Siliziumdioxid. Zusätzlich wird eine harte Maske als eine Deckschicht der Struktur verwendet, um eine genaue Definition des Durchgangslochs während des Ätzens sicherzustellen. In der allgemein mit der Nummer 08/987,219 gekennzeichneten, am 09. Dezember 1997 eingereichten US-Patentanmeldung wird ein verständlicher Überblick von in Mehrschicht-Metallisierungsstrukturen verwendeten Materialien mit kleinem k beschrieben.
  • Sobald Ätzen beendet ist, wird der verbleibende Photolack von der Oberfläche der zweiten Isolatorschicht 306 sowie von dem Inneren des Lochs 312 abgelöst. Die Struktur aus 3G wird üblicherweise unter Verwendung von Aluminium, einer Aluminiumlegierung, von Kupfer, einer Kupferlegierung oder von anderen derartigen Metallen metallisiert. Die Metallisierung kann unter Verwendung einer chemischen Niederdruck-Gasphasenabscheidung (CVD), Abscheidung aus der Dampfphase (PVD), einer Kombination aus CVD/PVD, einer Galvanisierung und Niederelektroplattierung durchgeführt werden. Um eine Dualdamaszenierungsverbindungsstruktur 322 fertig zustellen, wird die metallisierte Struktur unter Verwendung eines chemischen mechanischen Polierens (CMP) oder eines Rückätzprozesses planiert, um die in 3H dargestellte Struktur 322 auszubilden.
  • Unter Verwendung des vorstehend beschriebenen Prozesses wird ein vollständiges Durchgangsloch geätzt, da das Durchgangsloch vor dem Kanal ausgebildet wird. Ausrichtungsfehler, die die Größe des Durchgangslochs im Stand der Technik beeinflusst haben, haben beispielsweise keine Auswirkung, wenn der Prozess der vorliegenden Erfindung angewendet wird. Überdies kann die Kanalbreite mit der Durchgangslochbreite identisch ausgebildet sein, was einen Anstieg der Dichte von innerhalb der integrierten Schaltung hergestellten Bauteilen gestattet.
  • Die vorstehende Technik kann dazu verwendet werden, eine Mehrschicht-Verbindungsstruktur zu definieren und herzustellen. Dieser Prozess zur Herstellung einer Mehrschicht-Verbindungsstruktur wird im Wesentlichen dadurch ausgeführt, indem die vorstehende Dualdamaszenierungstechnik wiederholt wird.
  • 4A bis 4G stellen die sich daraus ergebende Struktur zum Herstellen einer Mehrschichtstruktur in Übereinstimmung mit der vorliegenden Erfindung nach jedem Prozeßschritt dar. 4A geht von der Annahme aus, dass eine erste Schicht 400, wie durch die 3A–3H definiert, fertig gestellt wurde, um eine erste Verbindung 402 (Durchgangsloch- und Kanalkombination) auszubilden. 4A stellt anschließend die Ablagerung einer Passivierungsschicht 404 (d.h. Siliziumnitrid) dar. Zusätzlich wird eine dritte Isolatorschicht 406 sowie eine Ätzsperrschicht 408 und eine vierte Isolatorschicht 410 anschließend oben auf der Passivierungsschicht 404 abgelagert. Die dritte Isolatorschicht 406 wird mit einer Dicke etwa gleich jener der gewünschten Tiefe eines zweiten Durchgangslochs abgelagert. Ablagern der dritten Isolatorschicht 406 wird allgemein unter Verwendung eines chemischen Niederdruckgasphasenabscheidungsprozesses (CVD) ausgeführt. Die Ätzsperrschicht 408, die allgemein aus Silziumnitrid ausgebildet ist, wird durch einen CVD-Prozess abgelagert. Die vierte Isolatorschicht 410 wird auf ähnliche Art und Weise mittels eines CVD-Prozesses mit einer Dicke aufgetragen, die an die Endkanaltiefe heranreicht.
  • 4B stellt einen Photolack 412 dar, welcher oben auf der Deckfläche der vierten Isolatorschicht 410 abgelagert, entwickelt und strukturiert wurde. Dieser Photolack wird die Durchgangslochmaske bilden. Der Photolack wird beispielsweise darauf zentrifugiert, entwickelt und strukturiert, um eine Apertur 414 zu definieren, welche die Stelle und Abmessung des in der dritten Isolatorschicht 406 zu bildenden endgültigen Durchgangslochs aufweist. Der Photolack kann alternativ unter Verwendung eines chemischen Niederdruckgasphasenabscheidungsprozesses anstatt eines Spin-On-Prozesses aufgetragen werden.
  • 4C stellt die Struktur dar, nachdem ein Ätzmittel sich durch die vierte Isolatorschicht 410, die Ätzsperrschicht 408 und die dritte Isolatorschicht 406 unter Verwendung einer auf CxHyFz-basierenden Ätzchemie geätzt hat. Nach Teilätzen durch die dritte Isolatorschicht wird die Ätzchemie auf eine Ätzchemie umgestellt, die hoch selektiv gegenüber der Passivierungsschicht 404 ist, derart, dass alle drei Schichten geätzt werden, wobei dieselbe bei der Passivierungsschicht 404 anhält. Das Loch 416, das in diesem Ätzschritt gebildet wird, weist die Größe des endgültigen Durchgangslochs auf, welches bei der dritten Isolatorschicht 406 metallisiert sein wird. 4C stellt die Struktur dar, nachdem der Photolack, der dazu verwendet wurde, um das Durchgangsloch zu definieren, von der Struktur abgelöst wurde.
  • 4D stellt die Struktur dar, nachdem der Photolack 418, welcher entwickelt und strukturiert wurde, um eine Apertur 420 zu definieren, oben auf der vierten Isolatorschicht 410 ausgebildet wurde. Es ist festzuhalten, dass ein Teil des Photolacks 422 in dem Durchgangsloch (Loch 416) abgelagert sein kann, welcher das Durchgangsloch und die Passivierungsschicht davor schützt, geätzt zu werden, da der Kanal in der vierten Isolatorschicht 410 geätzt ist. Der Photolack wird beispielsweise darauf zentrifugiert (oder anderweitig abgelagert), entwickelt sowie strukturiert, um die Größe und Form des in der vierten Isolatorschicht auszubildenden Endkanals zu definieren.
  • 4E stellt die Struktur dar, nachdem die Kanalätzung durchgeführt wurde, um den Kanal 424 in der vierten Isolatorschicht 410 unter Verwendung eines reaktiven Ionenätzungsprozesses auszubilden. 4E stellt ebenfalls die Struktur dar, nachdem der nicht entwickelte Photolack von der Struktur abgelöst wurde.
  • Schließlich wird die Passivierungsschicht 404, wie in 4F dargestellt ist, innerhalb des Durchgangslochs 416 geätzt und die dritte Isolatorschicht 406 aufgemacht, um eine Verbindungsstelle zu der darunter liegenden Verbindungsstruktur 402, die in der ersten Verbindungsschicht 400 definiert ist, auszubilden. Obgleich die vorstehende Beschreibung davon ausgeht, dass die Ätzsperrschicht sowie die Passivierungsschicht aus dem gleichen Material oder der gleichen Dicke ausgebildet sind, ist es nicht erforderlich, dass die Ätzsperrschicht sowie die Passivierungsschichten aus dem gleichen Material und mit der gleichen Dicke hergestellt sind. Ausgehend von hierin gegebener Beschreibung wird es dem Fachmann leicht möglich sein, die Prozedur zu modifizieren, um die Verwendung von verschiedenen Materialien und/oder Dicken der Ätzsperre sowie der Passivierungsschichten zu erleichtern.
  • Die zweite Verbindungsschicht 426 kann, wie in 4G gezeigt ist, derart metallisiert sein, dass die zweite Verbindungsstruktur 428 leitend 404 mit der unteren Verbindungsstruktur 402 verbunden ist. Die metallisierte Struktur wird dann unter Verwendung von CNP oder eines Rückätzprozesses planiert, um in die Mehrschicht-Dualdamaszenierungsstruktur aus 4G überzugehen.
  • Bei diesem Prozess sind zwei Abdecklackschritte beteiligt. Die Passivierungsschicht 402 wird nicht willentlich während eines Durchgangsloch- oder Kanalätzens entfernt, um das darunter liegende Metall (z. B. Kupfer) vor Abdecklackablöseprozessen zu schützen. Da für ein derartiges Ablösen Sauerstoff-basiertes Plasma üblicherweise verwendet wird, stellt Kupferkorrosion während des Ablösens des Abdecklacks oder des anschließenden Resteentfernungsätzens, typischerweise durch Nasschemie, Anlass zur Besorgnis dann dar, wenn zur Metallisierung Kupfer verwendet wird.
  • Die Passivierungsschicht kann alternativ während eines Ätzens des Durchgangslochs durch die vierte Isolatorschicht 410, Ätzsperrschicht 408 sowie durch die dritte Isolatorschicht 406 entfernt werden. In diesem Fall können, um Kupfer vor Korrosion während des Abdecklackablöseprozesses zu schützen, Niedertemperatur-Abdecklackablöseprozesse kombiniert mit einer Nasschemie (für eine Nachätzresteentfernung) verwendet werden, die Kupfer nicht korrodiert. Es ist jedoch bevorzugt, dass die Passivierungsschicht während der Durchgangsloch- und Kanalätzschritte nicht entfernt wird.
  • 5 stellt ein Blockdiagramm eines computersteuerten/-geregelten Halbleiterwaferprozesssystems 500 dar, welches zur Herstellung der Verbindungsstruktur der vorliegenden Erfindung verwendet wird. Das System 500 beinhaltet ein Computersystem 502, welches über einen Computerverbindungsbus 504 mit einer Vielzahl von Kammern und Untersystemen zur Ausführung verschiedener Prozessschritte auf einem Halbleiterwafer verbunden ist. Diese Kammern und Untersysteme umfassen eine (dielektrische) Isolatorablagerungskammer 506, eine Ätzsperrablagerungskammer 508, eine Photolackmaskenbildungskammer 510, eine Ätzkammer 512, eine Photolackablösekammer 514 sowie eine Metallisierungskammer 516. Das Computersystem beinhaltet einen Prozessor (CPU) 518, einen Speicher 520 sowie verschiedene Hilfsschaltungen 522. Der Prozessor 518 kann jeder Universalprozessor sein, der in einer industriellen Einrichtung zur Beherrschung verschiedener Kammern und Unterprozessoren verwendet werden kann. Der Speicher 520 ist mit dem Prozessor 518 verbunden. Der Speicher 520 kann wenigstens ein abrufbarer Speicher sein, wie beispielsweise ein RAM, ein Festwertspeicher (ROM), eine Diskette, eine Festplatte oder jede andere Form digitaler Speicherung. Die Unterstützungsschaltungen 522 sind mit dem Prozessor 518 verbunden, um den Prozessor in herkömmlicher Art und Weise zu unterstützen. Diese Schaltungen umfassen einen Cachespeicher, Spannungsversorgungen, Taktschaltungen, Eingabe-/Ausgabe-Schaltkreise sowie Untersysteme und dergleichen. Die Steuerungs-/Regelungssoftware, welche dazu verwendet wird, die Herstellungsschritte der vorliegenden Erfindung zu implementieren, wird allgemein im Speicher 520 als Softwareroutine 524 abgespeichert. Die Software kann ebenfalls durch einen CPU, der sich von der durch den CPU beherrschten Hardware entfernt befindet, gespeichert und/oder ausgeführt werden.
  • Die Softwareroutine 524 transformiert, wenn durch den CPU 518 ausgeführt, den Mehrzweckcomputer 502 in einen Computer mit einem bestimmten Zweck, welcher die verschiedenen Kammern derart steuert/regelt, dass die Herstellungsschritte in jede der Kammern durchgeführt werden. Die spezifischen Prozessfunktionen, welche durch die Softwareroutine 524 durchgeführt werden, werden im Einzelnen in Bezugnahme auf 6 nachstehend diskutiert.
  • Obwohl ein Mehrzweckcomputer 502, der dazu programmiert ist, ein Computer mit einem spezifischen Zweck zu werden, um das Halbleiterwaferprozesssystem 500 zu beherrschen, offenbart ist, ist davon auszugehen, dass die Rechenfunktionen des einzelnen dargestellten Mehrzweckcomputers 502 unter den verschiedenen Kammern und Untersystemen verteilt sein können und auf Prozessoren ausgeführt werden können, welche solchen Kammern und Untersystemen zugeordnet sind, während der Mehrzweckcomputer lediglich als eine Steuerung/Regelung der Computer verwendet wird, die mit jeder der Kammern und jedem der Untersysteme verknüpft sind. Obwohl der Prozess der vorliegenden Erfindung als eine implementierte Softwareroutine diskutiert wurde, können weiterhin einige der hierein offenbarten Verfahrensschritte in einer Hardware sowie durch eine Software-Steuerung/Regelung durchgeführt werden. Die Erfindung kann beispielsweise als Software implementiert und von einem Computersystem oder in einer Hardware als eine anwendungsspezifische integrierte Schaltung oder einer anderen Art von Hardwareimplementierung oder unter einer Kombination aus Software und Hardware ausgeführt werden.
  • 6 stellt ein Flussdiagramm der Prozeßschritte dar, die innerhalb der Halbleiterwaferprozesssystemroutine 524 beinhaltet sind. Die Routine 524 beginnt mit Schritt 600, indem ein Wafer innerhalb der (dielektrischen) Isolatorablagerungskammer angeordnet wird, wobei der Isolator oben auf dem Wafer abgelagert wird. In Schritt 602 veranlasst die Routine die Ätrsperrschichtablagerungskammer dazu, eine Ätrsperrschicht oben auf der Isolatorschicht abzulagern. Allgemein wird die Isolatorschicht 600 und die Ätrsperrschicht 602 in zwei verschiedenen Typen von Halbleiterwaferprozesskammern abgelagert. Demnach muss die Kontrollperson den Wafer von einer Kammer zu der anderen im Allgemeinen unter Verwendung eines Wafertransportroboters bewegen.
  • Die Isolator- und Ätrsperrschichten können alternativ in einer einzigen Kammer abgelagert werden, um einen Wafertransferschritt zu umgehen.
  • Im Falle, dass getrennte Kammern verwendet werden, wird der Wafer von der Ätzsperrablagerungskammer zurück zu der Isolatorschichtablagerungskammer transportiert, um eine zweite Isolatorschicht oben auf der Ätrsperrschicht abzulagern. Der Durchgangslochphotolack wird anschließend in Schritt 606 abgelagert und strukturiert, um die Stellen für die Durchgangslöcher zu identifizieren. In Schritt 608 wird die Maskenstruktur dann unter Verwendung einer Ätzkammer geätzt, um die Durchgangslöcher durch die erste und zweite Isolatorschicht sowie durch die Ätrsperrschicht auszubilden. Der Wafer wird dann zu einer Photolackablösekammer bewegt, wo der Photolack in Schritt 610 bewegt wird. In Schritt 612 wird der Wafer dann zurück zu der Photolackmaskenbildungskammer transportiert, um diejenige Kanalphotolackmaske zu erlangen, welche auf der Durchgangslochstruktur ausgebildet und strukturiert ist. Der die Maskenstruktur beinhaltende Wafer wird zu der Ätzkammer transportiert, um in Schritt 614 den Kanal in den Wafer zu ätzen. In Schritt 616 wird der Kanal und die Durchgangslochstruktur in einer Metallisierungskammer auf herkömmliche Weise durch chemische Niederdruckgasphasenabscheidung (CVD), Abscheidung aus der Dampfphase (PVD), einer Kombination aus CVD/PVD, Galvanisierung oder durch eine Niederelektroplattierung mit einem metallischen Material auf der Dualdamaszenierungsstruktur metallisiert. In Schritt 618 wird die Metallisierung anschließend in einer CMP-Maschine oder unter Verwendung eines Rückätzprozesses innerhalb einer Ätzkammer planiert. Demzufolge wird eine Dualdamaszenierungsverbindungsstruktur in Übereinstimmung mit der vorliegenden Erfindung gebildet. Wenn eine Mehrschichtstruktur hergestellt werden soll, kann der Prozess zwischen Schritt 600 bis 618 unter Verwendung einer Passivierungsschicht zwischen den Ebenen, wie vorstehend mit Bezugnahme auf 4A bis 4G diskutiert wurde, wiederholt werden.
  • Obwohl verschiedene Ausführungsformen, die die Lehren der vorliegenden Erfindung verkörpern, hier gezeigt und im Einzelnen dargelegt wurden, kann ein Fachmann auf leichte Art und Weise viele andere unterschiedliche Ausführungsformen entwickeln, die dennoch diese Lehren verkörpern.

Claims (21)

  1. Verfahren zum Bilden einer Verbindungsstruktur, umfassend folgende Schritte in der gegebenen Reihenfolge: (a) Ablagern einer ersten Isolatorschicht (302) auf einem Substrat (300); (b) Ablagern einer Ätzsperrschicht (304) auf der ersten Isolatorschicht (302); (c) Ablagern einer zweiten Isolatorschicht (306) oben auf der Ätzsperrschicht (304); (d) Bilden einer ersten Maske (308) oben auf der zweiten Isolatorschicht (306); (e) Ätzen der ersten Isolatorschicht (302), der Ätzsperrschicht (304) und der zweiten Isolatorschicht (306), um ein Durchgangsloch (312) zu definieren; (f) Entfernen der ersten Maske (308); (g) Bilden einer zweiten Maske (314), um einen Kanal (318) zu definieren; (h) Ätzen der zweiten Isolatorschicht (306), wie sie durch die zweite Maske (314) definiert ist, um einen Kanal (318) zu bilden; sowie (i) Metallisieren des Durchgangslochs (312) und des Kanals (318), um eine Verbindungsstruktur zu bilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Maske (308) durch folgende Schritte gebildet wird: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Durchgangslochs (312) zu definieren.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Maske (314) durch folgende Schritte gebildet wird: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Kanals (318) zu definieren.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Photolack nicht vollständig innerhalb des Durchgangslochs (312) entwickelt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ätzschritt, welcher das Durchgangsloch (312) bildet, eine reaktive Ionenätzung ist.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Ätzung des Kanals (318) in der zweiten Isolatorschicht (306) eine reaktive Ionenätzung ist.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolatorschicht (302) sowie die zweite Isolatorschicht (306) aus Siliziumdioxid hergestellt sind.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolatorschicht (302) oder die zweite Isolatorschicht (306) oder beide aus einem Material mit niedriger Dielektrizitätskonstante hergestellt ist bzw. sind.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass dieses ferner umfasst: Bilden einer zweiten Ebene einer Verbindungsstruktur, welche ein zweites Durchgangsloch (416) und einen zweiten Kanal (424) enthält, mittels Passivieren der Metallisierung und anschließendem Wiederholen der Schritte (a) bis (h), anschließendem Ätzen einer Passivierungsschicht (404), um die Metallisierung an einem Boden des zweiten Durchgangslochs (416) freizulegen, sowie mittels Metallisieren des zweiten Durchgangslochs (416) und Kanals (424).
  10. Verfahren zum Bilden einer Mehrfachebenenverbindungsstruktur, umfassend folgende Schritte in der gegebenen Reihenfolge: (a) Ablagern einer ersten Isolatorschicht (302) auf einem Substrat (300); (b) Ablagern einer Ätzsperrschicht (304) auf der ersten Isolatorschicht (302); (c) Ablagern einer zweiten Isolatorschicht (306) oben auf der Ätzsperrschicht (304); (d) Bilden einer ersten Maske (308) oben auf der zweiten Isolatorschicht (306); (e) Ätzen der ersten Isolatorschicht (302), der Ätzsperrschicht (304) und der zweiten Isolatorschicht (306), um ein Durchgangsloch (312) zu definieren; (f) Entfernen der ersten Maske (308); (g) Bilden einer zweiten Maske (314), um einen Kanal (318) zu definieren; (h) Ätzen der zweiten Isolatorschicht (306), wie sie durch die zweite Maske (314) definiert ist, um einen Kanal (318) zu bilden; (i) Metallisieren des Durchgangslochs (312) und des Kanals (318), um eine Verbindungsstruktur zu bilden; (j) Planieren der Metallisierung; (k) Bilden einer Passivierungsschicht (404) über der planierten Metallisierung; (l) Wiederholen der Schritte (a) bis (h), um eine zweite Ebene der Verbindungsstruktur zu bilden, die ein zweites Durchgangsloch (416) und einen zweiten Kanal (424) beinhaltet; (m) Entfernen der Passivierungsschicht (404) an einem Boden des zweiten Durchgangslochs (416); und (n) Metallisieren des zweiten Durchgangslochs (416) und des zweiten Kanals (424), um eine zweite Schicht für die Verbindungsstruktur zu bilden.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die erste Maske (308) durch folgende Schritte gebildet wird: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Durchgangslochs (312) zu definieren.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die zweite Maske (314) durch folgende Schritte gebildet wird: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Kanals (318) zu definieren.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Photolack nicht vollständig innerhalb des Durchgangslochs (312) entwickelt wird.
  14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass der Ätzschritt, welcher das Durchgangsloch (312) bildet, eine Kombination einer reaktiven Ionenätzung und einer isotropischen Ätzung ist.
  15. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Ätzung des Kanals (318) in der zweiten Isolatorschicht (306) eine reaktive Ionenätzung ist.
  16. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die erste Isolatorschicht (302) und die zweite Isolatorschicht (306) aus Siliziumdioxid hergestellt sind.
  17. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die erste Isolatorschicht (302) oder die zweite Isolatorschicht (306) oder beide aus einem Material mit niedriger Dielektrizitätskonstante hergestellt ist bzw. sind.
  18. Digitales Speichermedium (520), welches ein Computerprogramm (524) beinhaltet, das, wenn durch einen Computer (502) ausgeführt, bewirkt, dass der Computer (502) ein Halbleiterwaferprozesssystem (500) betreibt, um eine Verbindungsstruktur zu bilden, mittels Durchführung folgender Schritte in der gegebenen Reihenfolge: (a) Ablagern einer ersten Isolatorschicht (302) auf einem Substrat (300); (b) Ablagern einer Ätzsperrschicht (304) auf der ersten Isolatorschicht (302); (c) Ablagern einer zweiten Isolatorschicht (306) oben auf der Ätzsperrschicht (304); d) Bilden einer ersten Maske (308) oben auf der zweiten Isolatorschicht (306); (e) Ätzen der ersten Isolatorschicht (302), der Ätzsperrschicht (304) und der zweiten Isolatorschicht (306), um ein Durchgangsloch (312) zu definieren; (f) Entfernen der ersten Maske (308); (g) Bilden einer zweiten Maske (314), um einen Kanal (318) zu definieren; (h) Ätzen der zweiten Isolatorschicht (306), wie sie durch die zweite Maske (314) definiert ist, um einen Kanal (318) zu bilden; sowie (i) Metallisieren des Durchgangslochs (312) und des Kanals (318), um eine Verbindungsstruktur zu bilden.
  19. Digitales Speichermedium (520) nach Anspruch 18, dadurch gekennzeichnet, dass das darin gespeicherte Computerprogramm (524), wenn ausgeführt, ferner bewirkt, dass das Halbleiterwaferprozesssystem (500) die erste Maske (308) durch die folgenden Schritte bildet: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Durchgangslochs (312) zu definieren.
  20. Digitales Speichermedium (520) nach Anspruch 18, dadurch gekennzeichnet, dass das darin gespeicherte Computerprogramm (524), wenn ausgeführt, ferner bewirkt, dass das Halbleiterwaferprozesssystem (500) die zweite Maske (308) bildet, welche durch die folgenden Schritte gebildet wird: Auftragen eines Photolackmaterials auf die zweite Isolatorschicht (306); Entwickeln des Photolacks; und Strukturieren des Photolacks, um eine Stelle sowie ein Ausmaß des Kanals (318) zu definieren.
  21. Digitales Speichermedium (520) nach Anspruch 18, dadurch gekennzeichnet, dass das darin gespeicherte Computerprogramm (524), wenn ausgeführt, ferner bewirkt, dass das Halbleiterwaferprozesssystem (500) die Schritte des Bildens einer zweiten Ebene einer Verbindungsstruktur durchführt, welche ein zweites Durchgangsloch (416) sowie einen zweiten Kanal (424) beinhaltet, mittels Passivieren der Metallisierung und anschließendem Wiederholen der Schritte (a) bis (h), anschließendem Ätzen einer Passivierungsschicht (404), um die Metallisierung an einem Boden des zweiten Durchgangslochs (416) freizulegen sowie mittels Metallisieren des zweiten Durchgangslochs (416) und Kanals (424).
DE69933933T 1998-07-23 1999-07-01 Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung Expired - Fee Related DE69933933T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US122080 1993-09-15
US09/122,080 US6245662B1 (en) 1998-07-23 1998-07-23 Method of producing an interconnect structure for an integrated circuit
PCT/US1999/015073 WO2000005763A1 (en) 1998-07-23 1999-07-01 Method of producing an interconnect structure for an integrated circuit

Publications (2)

Publication Number Publication Date
DE69933933D1 DE69933933D1 (de) 2006-12-21
DE69933933T2 true DE69933933T2 (de) 2007-08-02

Family

ID=22400481

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69933933T Expired - Fee Related DE69933933T2 (de) 1998-07-23 1999-07-01 Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung

Country Status (7)

Country Link
US (2) US6245662B1 (de)
EP (1) EP1101247B1 (de)
JP (1) JP2002521821A (de)
KR (1) KR100633979B1 (de)
DE (1) DE69933933T2 (de)
TW (1) TW457675B (de)
WO (1) WO2000005763A1 (de)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6649515B2 (en) 1998-09-30 2003-11-18 Intel Corporation Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures
US6406995B1 (en) 1998-09-30 2002-06-18 Intel Corporation Pattern-sensitive deposition for damascene processing
US6635583B2 (en) 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7378740B2 (en) * 1998-12-01 2008-05-27 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
EP1192656A1 (de) * 1999-06-30 2002-04-03 Intel Corporation Verfahren zum schutz einer unteren kontaktschicht während der herstellung einer doppeldamaszen-struktur
US6274478B1 (en) * 1999-07-13 2001-08-14 Motorola, Inc. Method for forming a copper interconnect using a multi-platen chemical mechanical polishing (CMP) process
US6365327B1 (en) * 1999-08-30 2002-04-02 Agere Systems Guardian Corp. Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit
JP2001135723A (ja) * 1999-11-04 2001-05-18 Nec Corp 半導体装置及びその製造方法
US6376370B1 (en) 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6469775B1 (en) * 2000-01-31 2002-10-22 Micron Technology, Inc. Reticle for creating resist-filled vias in a dual damascene process
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6399478B2 (en) * 2000-02-22 2002-06-04 Sanyo Electric Co., Ltd. Method of making a dual damascene structure with modified insulation
ATE352869T1 (de) * 2000-03-20 2007-02-15 Koninkl Philips Electronics Nv Halbleitervorrichtung und verfahren zu deren herstellung
US6348395B1 (en) * 2000-06-07 2002-02-19 International Business Machines Corporation Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
JP2002194547A (ja) 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US6576550B1 (en) 2000-06-30 2003-06-10 Infineon, Ag ‘Via first’ dual damascene process for copper metallization
WO2002003457A2 (en) * 2000-06-30 2002-01-10 Infineon Technologies Ag Via first dual damascene process for copper metallization
US6846737B1 (en) * 2000-08-15 2005-01-25 Intel Corporation Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
JP4194259B2 (ja) 2000-08-31 2008-12-10 富士フイルム株式会社 ネガ型レジスト組成物
US6455432B1 (en) * 2000-12-05 2002-09-24 United Microelectronics Corp. Method for removing carbon-rich particles adhered on a copper surface
US6383929B1 (en) * 2001-01-11 2002-05-07 International Business Machines Corporation Copper vias in low-k technology
US6743732B1 (en) * 2001-01-26 2004-06-01 Taiwan Semiconductor Manufacturing Company Organic low K dielectric etch with NH3 chemistry
US6388330B1 (en) * 2001-02-01 2002-05-14 Advanced Micro Devices, Inc. Low dielectric constant etch stop layers in integrated circuit interconnects
US6372631B1 (en) * 2001-02-07 2002-04-16 Advanced Micro Devices, Inc. Method of making a via filled dual damascene structure without middle stop layer
US6391766B1 (en) * 2001-02-21 2002-05-21 Advanced Micro Devices, Inc. Method of making a slot via filled dual damascene structure with middle stop layer
US6365505B1 (en) * 2001-02-21 2002-04-02 Advanced Micro Devices, Inc. Method of making a slot via filled dual damascene structure with middle stop layer
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
DE10154500B4 (de) * 2001-11-07 2004-09-23 Infineon Technologies Ag Verfahren zur Herstellung dünner, strukturierter, metallhaltiger Schichten mit geringem elektrischen Widerstand
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US7226853B2 (en) * 2001-12-26 2007-06-05 Applied Materials, Inc. Method of forming a dual damascene structure utilizing a three layer hard mask structure
US6806203B2 (en) 2002-03-18 2004-10-19 Applied Materials Inc. Method of forming a dual damascene structure using an amorphous silicon hard mask
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
US6821905B2 (en) * 2002-07-30 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd Method for avoiding carbon and nitrogen contamination of a dielectric insulating layer
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
US6838372B2 (en) 2002-09-25 2005-01-04 Cookson Electronics, Inc. Via interconnect forming process and electronic component product thereof
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US6917108B2 (en) 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7638440B2 (en) 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
WO2005087974A2 (en) 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
US7098105B2 (en) * 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7339272B2 (en) * 2004-06-14 2008-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with scattering bars adjacent conductive lines
US7094442B2 (en) 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) * 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
WO2006125462A1 (en) * 2005-05-25 2006-11-30 Freescale Semiconductor, Inc Cleaning solution for a semiconductor wafer
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) * 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) * 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7776744B2 (en) 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7572572B2 (en) 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) * 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7704887B2 (en) * 2005-11-22 2010-04-27 Applied Materials, Inc. Remote plasma pre-clean with low hydrogen pressure
KR100650907B1 (ko) * 2005-12-29 2006-11-28 동부일렉트로닉스 주식회사 구리 금속으로 된 집적회로 인덕터 및 그 제조 방법
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7476933B2 (en) * 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7902074B2 (en) 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
WO2008023214A1 (en) * 2006-08-23 2008-02-28 Freescale Semiconductor, Inc. Rinse formulation for use in the manufacture of an integrated circuit
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR100953729B1 (ko) * 2008-06-18 2010-04-19 서울시립대학교 산학협력단 과도금층을 이용한 반도체 적층모듈 제조공정의 단축방법
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
DE102016104306B4 (de) 2016-03-09 2020-04-09 Infineon Technologies Ag Dehnungs-sensor bzw. reduzierung einer durch eine dehnung verursachte drift einer brückenschaltung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962058A (en) * 1989-04-14 1990-10-09 International Business Machines Corporation Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
JPH03198327A (ja) 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
US5013400A (en) * 1990-01-30 1991-05-07 General Signal Corporation Dry etch process for forming champagne profiles, and dry etch apparatus
US5262354A (en) 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5439780A (en) 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
US5371042A (en) 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5443995A (en) 1993-09-17 1995-08-22 Applied Materials, Inc. Method for metallizing a semiconductor wafer
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5614765A (en) 1995-06-07 1997-03-25 Advanced Micro Devices, Inc. Self aligned via dual damascene
JPH10509285A (ja) 1995-09-14 1998-09-08 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 縮小したフィーチャーサイズのためのダマスクプロセス
US5693568A (en) 1995-12-14 1997-12-02 Advanced Micro Devices, Inc. Reverse damascene via structures
US5702982A (en) 1996-03-28 1997-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making metal contacts and interconnections concurrently on semiconductor integrated circuits
US6114216A (en) 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US5920790A (en) * 1997-08-29 1999-07-06 Motorola, Inc. Method of forming a semiconductor device having dual inlaid structure
US5882996A (en) * 1997-10-14 1999-03-16 Industrial Technology Research Institute Method of self-aligned dual damascene patterning using developer soluble arc interstitial layer
US5877076A (en) * 1997-10-14 1999-03-02 Industrial Technology Research Institute Opposed two-layered photoresist process for dual damascene patterning
EP0933814A1 (de) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
US6365327B1 (en) * 1999-08-30 2002-04-02 Agere Systems Guardian Corp. Process for manufacturing in integrated circuit including a dual-damascene structure and an integrated circuit
US6426298B1 (en) * 2000-08-11 2002-07-30 United Microelectronics Corp. Method of patterning a dual damascene

Also Published As

Publication number Publication date
US20020048929A1 (en) 2002-04-25
US6548396B2 (en) 2003-04-15
EP1101247B1 (de) 2006-11-08
JP2002521821A (ja) 2002-07-16
WO2000005763A9 (en) 2000-08-03
TW457675B (en) 2001-10-01
WO2000005763A1 (en) 2000-02-03
EP1101247A1 (de) 2001-05-23
DE69933933D1 (de) 2006-12-21
KR100633979B1 (ko) 2006-10-16
KR20010072034A (ko) 2001-07-31
US6245662B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
DE69933933T2 (de) Verfahren zur herstellung einer leiterbahnstruktur für eine integrierte schaltung
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4214091C2 (de)
DE10318299A1 (de) Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung
EP0609496A1 (de) Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE102009006798A1 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102011002769A1 (de) Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE102004028026A1 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE19719909A1 (de) Zweifaches Damaszierverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee