DE69938607T2 - Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements - Google Patents

Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements Download PDF

Info

Publication number
DE69938607T2
DE69938607T2 DE69938607T DE69938607T DE69938607T2 DE 69938607 T2 DE69938607 T2 DE 69938607T2 DE 69938607 T DE69938607 T DE 69938607T DE 69938607 T DE69938607 T DE 69938607T DE 69938607 T2 DE69938607 T2 DE 69938607T2
Authority
DE
Germany
Prior art keywords
carrier
chip
cover
openings
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69938607T
Other languages
English (en)
Other versions
DE69938607D1 (de
Inventor
Douglas S. Lafayette ONDRICEK
David V. Scotts Valley Pedersen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FormFactor Inc
Original Assignee
FormFactor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/205,502 external-priority patent/US20020004320A1/en
Application filed by FormFactor Inc filed Critical FormFactor Inc
Priority claimed from PCT/US1999/028824 external-priority patent/WO2000033360A1/en
Publication of DE69938607D1 publication Critical patent/DE69938607D1/de
Application granted granted Critical
Publication of DE69938607T2 publication Critical patent/DE69938607T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft im Allgemeinen elektronische Einrichtungen und deren Prüfung. Insbesondere betrifft die vorliegende Erfindung eine Vorrichtung für den Transport und die Handhabung eines Chips von einem ursprünglichen Wafer bis zu einer Prüfplatte, einer Leiterplatte und/oder einem Endproduktsubstrat.
  • Beschreibung des Standes der Technik
  • Das Thema der Verpackung in Chip-Baugröße war über viele Jahre Mittelpunkt intensiver Untersuchungen der Industrie. Eine sehr vielversprechende Technologie beinhaltet das Befestigen von kleinen, elastischen Elementen auf einem geeigneten Substrat und die Verwendung dieser Elemente, um einen Kontakt zwischen einer aktiven Einrichtung und anderen Schaltungen zu bewirken. Verfahren zur Herstellung solcher für Mikroelektronik verwendeten elastischen Verbindungselemente und zur Herstellung von Federkontaktelementen direkt auf Halbleitereinrichtungen sind bekannt. Ein besonders nützliches elastisches Verbindungselement weist ein freistehendes Federkontaktelement auf, das an einem Ende an einer elektronischen Einrichtung gesichert ist und ein freies Ende aufweist, das von der elektronischen Einrichtung wegsteht, um eine zweite elektronische Einrichtung leicht zu kontaktieren. Siehe beispielsweise Patent der Vereinigten Staaten 5,476,211 mit dem Titel "Method for Manufacturing Electrical Contacts, Using a Sacrificial Member".
  • Eine Halbleitereinrichtung mit an dieser angebrachten Federkontaktelementen wird Federhalbleitereinrichtung genannt. Eine Federhalbleitereinrichtung kann mit einem Verbindungssubstrat auf eine von zwei prinzipiellen Weisen verbunden werden. Es kann dauerhaft verbunden sein, wie durch Löten der freien Enden der Federkontaktelemente an entsprechende Anschlüsse auf einem Verbindungssubstrat, wie einer Leiterplatte. Alternativ kann es reversibel mit den Anschlüssen verbunden sein, einfach indem die Federhalbleitereinrichtung gegen das Verbindungssubstrat gedrückt wird, so dass eine Druckverbindung zwischen den Anschlüssen und den Kontaktteilbereichen der Federkontaktelemente hergestellt wird. Eine solche reversible Druckverbindung kann als Selbstanschlußvorgang für die Federhalbleitereinrichtung beschrieben werden. Eine Erörterung der Herstellung von Halbleitern mit Federverpackung (MicroSpringTM-Kontakten) ist zu finden im Patent der Vereinigten Staaten 5,829,128 , herausgegeben am 3. November 1998, mit dem Titel "Method of Mounting Resilient Contact Structures to Semiconductor Devices". Eine Erörterung der Verwendung und der Prüfung von Halbleitern mit MicroSpringTM-Kontakten ist offenbart in der US-Patentanmeldung US-A-2004 152 348, mit dem Titel "Socket for Mating with Electronic Component, Particularly Semiconductor Device with Spring Packaging, for Fixturing, Testing, Burning-In or Operating Such a Component", und ist auf den Anmelder der vorliegenden Erfindung übertragen.
  • Die Fähigkeit, eine Federhalbleitereinrichtung aus einer Druckverbindung mit einem Verbindungssubstrat zu lösen, wäre im Zusammenhang mit einem Austauschen oder einem Aufrüsten der Federhalbleitereinrichtung nützlich. Eine sehr nützliche Aufgabe wird erfüllt, indem einfach reversible Verbindungen zu einer Federhalbleitereinrichtung hergestellt werden. Dies ist auch nützlich für ein – vorübergehendes oder dauerhaftes – Anbringen an einem Verbindungssubstrat eines Systems zum Voraltern der Federhalbleitereinrichtung oder um Festzustellen, ob die Federhalbleitereinrichtung ihre Spezifikationen erfüllt. Als ein allgemeiner Vorschlag kann dies durch Herstellen von Druckverbindungen mit den Federkontaktelementen bewerkstelligt werden. Ein solcher Kontakt kann geringere Beschränkungen bezüglich der Kontaktkraft und dergleichen aufweisen.
  • Bei einem typischen Fertigungsprozess wird ein Wafer einer begrenzten Prüfung unterzogen, um eine grobe Funktionalität oder Nicht-Funktionalität einzelner Komponenten auf dem Wafer zu bestimmen. Die funktionstüchtigen einzelnen Halbleiterkomponenten oder Chips werden dann für eine weiteres Voraltern und eine umfassendere Prüfung verpackt. Der Verpackungsprozess ist sowohl teuer als auch zeitaufwändig.
  • Die Verwendung der MicroSpring-Kontakte für Verbindungen stellt einen vollständig prüfbaren Chip bereit, während er sich noch auf dem Wafer befindet. Ein bevorzugtes Verfahren zum Prüfen der Chips besteht darin, sie zu vereinzeln und sie anschließend durch einen mehr oder weniger typischen Prüfablauf zu bewegen, wie er derzeit an verpackten Einrichtungen durchgeführt wird. Ein wesentlicher Unterschied besteht darin, dass die Chips bereits verpackt werden, sobald sie vom Wafer vereinzelt sind, aber derzeitige Prüfanlagen nicht zur Verwendung mit solchen Einrichtungen geeignet sind.
  • Um dies zu erreichen, könnte ein Teil auf Chip-Ebene oder ein IC-Chip in einen Träger platziert werden, sobald er vom ursprünglichen Wafer getrennt ist. Der Träger könnte dann den Chip zur Prüfplatte transportieren, beispielsweise für Voralterungsprüfungen. Sobald alle Chips im Träger die Überprüfung durchlaufen haben, könnte der Träger dann zum Transportieren und Montieren der Chips auf der Leiterplatte oder zum Endproduktsubstrat verwendet werden.
  • Ein solcher Träger wäre für einen Chip besonders nützlich, der MicroSpring-Kontakte oder ähnliche Kontakte umfasst. Ein solcher Träger wäre auch für einen herkömmlichen Chip nützlich, um einen Kontakt mit einer Prüfvorrichtung oder einem Endprodukt herzustellen, das einen geeigneten Verbindungsmechanismus umfasst. Eine Prüfvorrichtung oder ein Endprodukt mit MicroSpring-Kontakten wäre zum Verbinden mit einem herkömmlichen Chip besonders nützlich.
  • Ein Träger auf Chip-Ebene würde verschiedene Vorteile gegenüber der Technik bereitstellen. Erstens würde ein einzelner Chip geprüft werden und könnte ausgetauscht werden, falls er die Prüfung nicht besteht. Zweitens könnte ein Träger auf Chip-Ebene einen Verfolgungsmechanismus beinhalten, der jeden einzelnen Chip verfolgen könnte, der relevante Informationen auf dem Träger zum Überwachen und Verfolgen speichert. Drittens ermöglicht ein Träger auf Chip-Ebene die leichte Handhabung von zahlreichen Chips und schützt die Chips und ihre Federkontakte während des Transports, der Lagerung und der Verwendung. Ferner könnte ein Träger das Ausmaß der Kompression begrenzen, dem die Federkontakte am unter Test stehenden Chip ausgesetzt wurden, welche geringer sein kann als die während der anschließenden Erstverwendung des Chips zugelassene Kompression. Die Begrenzung der Kompression könnte durch Entscheidungen bezüglich der Gestaltung erreicht werden, um eine maximale zulässige Kompression für die Federkontakte während der Prüfphase festzulegen. Dann können verschiedene Grenzen für die tatsächliche Verwendung übernommen werden. Dieses Merkmal würde die "Bewegungs"-Lebensdauer der Feder verlängern.
  • Die US 5,772,451 offenbart eine Prüfanlage zum Prüfen eines Chips in einer LGA Packung. Auf der Unterseite eines Trägers ist ein Kontaktsubstrat angeordnet. Das Kontaktsubstrat weist BGA Kontakte an der Unterseite und elastische Kontaktelemente an der Oberseite auf, wobei die letzteren einen flexiblen Kontakt an die LGA-Kontaktstellen auf der Unterseite eines LGA verpackten Chips vorsehen, der in eine Öffnung des Trägers eingesetzt ist. Einstell-Pins sind auf der Unterseite des Trägers vorgesehen, um in Löcher einer Schaltplatte eingeführt zu werden und dabei die BGA-Kontakte auf die Kontaktstellen auf der Fläche der Leiterplatine auszurichten.
  • Der Träger von US 5,278,447 weist eine obere Platte und eine untere Platte auf, um eine flachen Keramik-Packung und eine 2-dimensionale Balkenstruktur externer Leitungen in einer lagerichtigen, gesicherten Beziehung zueinander zu fixieren.
  • Die US 5,541,525 schlägt einen Prüfträger für einen unverpackten Halbleiterchip vor, dessen Packungsabmessungen und Aufbau denen einer herkömmlichen Packung entspricht, wobei vorübergehende elektrische Verbindungen zwischen Kontaktstellen auf dem Halbleiterchip und den äußeren Pins des Trägers hergestellt werden. Die Kontaktstellen an der Unterseite des Chips werden durch vorstehende Kontaktpins auf der Fläche eines Kontaktsubstrates im Inneren des Trägers kontaktiert.
  • Es ist eine Aufgabe der Erfindung, eine Vorrichtung zum Tragen und Kontaktieren eines unverpackten Chips oder einer Vielzahl unverpackter Chips vorzusehen, wobei zuverlässige elektrische Verbindungen zwischen den Schaltungen der Vorrichtung und den Kontakten auf dem oder den Chips vorgesehen sind.
  • Die Erfindung ist in Anspruch 1 festgelegt. Bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Erfindung ist in 12A dargestellt. Die weiteren Figuren sollen das Verständnis der Erfindung unterstützen, stellen die Erfindung aber nicht dar.
  • 1A ist eine Querschnittsdarstellung eines Trägermoduls mit einem Träger, der einen Chip trägt mit einer Abdeckung, die den Chip innerhalb des Trägers befestigt.
  • 1B und 1C stellen eine auseinandergezogene Seiten- und Draufsicht der 1A dar.
  • 1D stellt ein weiteres besonders bevorzugtes Beispiel dar.
  • 1E stellt ein JEDEC-Magazin dar, das neun Träger enthält, wobei ein Zehnter so orientiert ist, dass er zum Magazin hinzugefügt werden kann.
  • 2A ist eine Draufsicht auf ein Beispiel des Trägers der vorliegenden Erfindung.
  • 2B ist eine Draufsicht auf ein zweites Beispiel des Trägers.
  • 3A ist eine Draufsicht auf ein Beispiel einer Abdeckung mit Löchern darin.
  • 3B ist eine Draufsicht auf ein zweites Beispiel einer Abdeckung mit Löchern darin.
  • 4 ist eine Querschnittsansicht eines alternativen Beispiels des Trägermoduls, das aufweist: einen Träger, der einen Chip trägt, mit einer Abdeckung, die am Träger durch Einschnappen verriegelt ist und den Chip innerhalb des Trägers sichert.
  • 5 ist eine Querschnittsansicht des in 1A dargestellten Moduls, welches auf einer Prüfplatte angebracht ist und Abstandhalter verwendet.
  • 6A ist eine Querschnittsansicht eines alternativen Moduls, das an einer Prüfplatte angebracht ist und Abstandstücke verwendet.
  • 6B ist eine Querschnittsansicht eines alternativen Moduls, das an einer Prüfplatte angebracht ist und Abstandstücke verwendet.
  • 7 ist eine Querschnittsansicht eines weiteren Beispiels, wobei der Träger zwei Simse innerhalb jeder Öffnung aufweist und die Abdeckung eine hinzugefügte Komponente aufweist, die sich in die Öffnung hinab erstreckt, um den Chip innerhalb des Trägers zu sichern.
  • 8 ist eine Querschnittsansicht eines alternativen Beispiels, wobei der Träger selbst den Chip an Ort und Stelle durch die Verwendung von Schnappverschlüssen sichert statt durch eine Abdeckung.
  • 9A ist eine Querschnittsansicht, die ein Verfahren zum Festspannen des Trägermoduls an einer Platte durch Absenken eines Arms über der Rückseite der Platte darstellt.
  • 9B ist eine Querschnittsansicht eines weiteren Beispiels, wobei der Träger an der Ladeplatte durch federbelastete Haltearme gesichert ist.
  • 9C ist eine Querschnittsansicht eines weiteren Beispiels, wobei der Träger an der Ladeplatte durch federbelastete, Gewindestangen gesichert ist.
  • 9D stellt ein besonders bevorzugtes Beispiel dar.
  • 10 ist eine Querschnittsansicht, die ein alternatives Verfahren zum Anbringen des Trägermoduls an der Platte darstellt, wobei das Trägermodul zuerst am Arm angebracht und dann an die Stelle auf der Platte abgesenkt wird.
  • 11 ist eine Querschnittsansicht, die ein Verfahren zum Anbringen des in 8 dargestellten Trägermoduls an einer Platte darstellt.
  • 12A ist eine Querschnittsansicht einer Vorrichtung der vorliegenden Erfindung, wobei die Positionierlöcher auf der Platte eine geneigte Vorderkante aufweisen, so dass das Trägermodul an seinen Platz gleitet und eine Wischwirkung durch die Kontaktfedern des Chips über die entsprechende Kontaktstelle auf der Platte erzeugt.
  • 12B und 12C stellen eine Seiten- und eine Draufsicht einer Prüfplatte mit Federn sowie eines entsprechenden Trägers, einer Abdeckung und eines Chips dar.
  • 13A ist eine Draufsicht auf einen Träger bei einer Ausgestaltung der vorliegenden Erfindung, welche ferner ein Verfolgungsetikett auf dem Träger und eine Identifikationsmarkierung auf dem Chip umfasst.
  • 13B ist eine Stirnansicht eines Trägers bei einer Ausgestaltung der vorliegenden Erfindung, welche ferner ein Verfolgungsetikett auf dem Träger und eine Verbindung an eine elektronischen Speichereinrichtung umfasst.
  • 13C ist eine perspektivische Ansicht, die ein Magazin für mehrere Träger zeigt.
  • 14 ist ein Ablaufplan, der die bei der Verfolgung eines Trägers und/oder eines einzelnen Chips durch die Fertigung, den Transport und die Endverwendung beteiligten Schritte darstellt.
  • 15 ist ein Ablaufplan, der die bei der Fertigung und der anschließenden Verwendung der vorliegenden Erfindung beteiligten Schritte darstellt.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Ein Verfahren und eine Vorrichtung zum Handhaben eines Chipsa mit integrierter Schaltung (IC) beim Prüfen und einer Endanwendung sind beschrieben. Ein Verfahren und eine Vorrichtung zum Verfolgen des Chips sind offenbart. Bei der folgenden ausführlichen Beschreibung sind zahlreiche spezifische Details dargelegt, um ein gründlicheres Verständnis der vorliegenden Erfindung vorzusehen, welche in 12A dargestellt ist. Es wird jedoch für einen Fachmann offensichtlich sein, dass die vorliegende Erfindung ohne diese spezifischen Details ausgeführt werden kann. Bei anderen Fällen wurden gut bekannte Einrichtungen, Verfahren, Prozeduren und einzelne Komponenten nicht im einzelnen beschrieben, um die Aspekte der vorliegenden Erfindung nicht unnötig unverständlich zu machen.
  • Ein Träger ist beschrieben zur Verwendung beim Transportieren und Verfolgen von IC-Chips durch eine Prüfung, nachdem sie vom ursprünglichen Wafer abgetrennt wurden. Der Träger wird im Allgemeinen verwendet, um die Chips während des Prüfens zu transportieren und zu stützen, und kann markiert werden, um das Verfolgen sowohl des Trägers als auch seiner einzelnen Komponenten zu ermöglichen. Der Träger kann mit Chips verwendet werden, die entweder gelötete Feder-, Stift-in-Loch-Feder- oder Druckfederkontakte aufweisen. Sobald die Prüfung beendet ist, kann der Träger anschließend zu einer Leiterplatine transportiert und an dieser angebracht werden, um eine Endsubstrat-Packung auszubilden.
  • Der Träger kann mit Chips verwendet werden, die überhaupt keine Federn aufweisen, um mit Prüf- oder Endanwendungsprodukten zu koppeln, die geeignete Kontaktmechanismen zum Herstellen eines elektrischen Kontakts mit dem Chip umfassen. Ein bevorzugtes Prüfprodukt umfasst elastische, freistehende Kontaktelemente ziemlich ähnlich zu den Federn auf Silizium, die im einzelnen in dieser Anmeldung beschrieben werden. Ein bevorzugtes Endanwendungsprodukt schließt ähnliche Federn ein.
  • Ein allgemeines Trägermodul ist in 1A dargestellt. Der Träger, oder das untere Bauteil 10 wird zum Tragen der Chips 12 während des Transports, des Prüfens und/oder der Endanwendungs-Verwendung des Chips 12 verwendet. Der Träger 10 besteht typischerweise aus einem organischen Material, wie einem Polymer, und kann unter Verwendung von Spritzgießen ausgebildet werden. Bei einem bevorzugten Beispiel wird Epoxidglas-Laminatmaterial auf Größe geschnitten und maschinell in eine gewünschte Form gebracht. Der Chip 12 wird durch die Öffnung 14 im Träger 10 platziert, wo er auf dem Sims 18 liegt, der zumindest einen Teil der Basis der Öffnung 14 säumt. Man beachte, dass die Wände der Öffnung 14 vorzugsweise abgeschrägt sind, um ein leichtes Einsetzen des Chips 12 in die Öffnung 14 zu ermöglichen. Man beachte auch, dass der Chip vor seinem Verpacken in den Träger gesetzt wird. Das heißt, es ist kein Gehäuse vorhanden, das den Chip umgibt und schützt. Nach dem Prüfen im Träger 10 kann der Träger als Endpackung für den Chip 12 dienen.
  • Die Federkomponenten 16 des Chips 12 erstrecken sich durch die Öffnung 14 nach unten, um einen späteren elektrischen Kontakt mit den Kontaktstellen entweder einer Prüfplatte, einer Leiterplatine oder einer Endanwendungs-Substratpackung zu ermöglichen. Die Federkomponenten 16 erstrecken sich durch die Öffnung 14 an der Unterseite des Simses 18 vorbei. Die Federkomponenten oder -kontakte 16 sind im Allgemeinen längliche, elastische, elektrische Kontaktelemente. Eine ausführliche Erörterung solcher elastischer, elektrischer Kontaktelemente ist zu finden im US-Patent Nr. 5,864,946 mit dem Titel "Method of Making Contact Tip Structures", herausgegeben am 2. Februar 1999 an Eldridge et al., auf den Anmelder der vorliegenden Erfindung übertragen.
  • Man beachte, dass die Höhe H = H1 – H2 die maximale Kompressionsgrenze für die Federkomponenten 16 vorsieht. H1 ist die Abmessung von der Unterseite des Trägers 10 zur Unterseite der Abdeckung 20, welche die Stelle der Oberseite des Chips ist, wenn die Federn unter Druck stehen. H2 ist die Dicke des Chips. Ein weiterer zu betrachtender Faktor besteht darin, dass bei bestimmten Geometrien die Federn Anschlüsse berühren, die über eine gewisse Kontaktfläche angehoben sind und somit in die Öffnung 14 gelangen. In diesem Fall muss die Dicke des Anschlusses bei der Festlegung der minimalen Federlänge unter maximaler Kompression berücksichtigt werden.
  • Mit anderen Worten, die Federn können nicht weiter als die Höhe H zusammengedrückt werden. Im Allgemeinen gibt es drei Federkomponentenhöhen, die besonders erwähnenswert sind – 1) die Höhe eines neuen Produkts oder Ruhehöhe (z. B. 30 mils (1 mil = 2,54·10–5 m)), 2) die Voralterungshöhe zum Prüfen (z. B. 28 mils) und 3) die Betriebshöhe (z. B. 25 mils). Es ist bevorzugt, während der Prüfung die Federn so wenig wie möglich zusammenzudrücken, um die Federlebensdauer zu bewahren, das heißt, die Elastizität für die beste Leistung im späteren Betrieb aufrechtzuerhalten. Mit anderen Worten, eine erhöhte Kompression der Federkomponenten ist für einen Endbetrieb erwünscht, um einen guten elektrischen Kontakt sicherzustellen, und eine minimale Kompression vor dem Endbetrieb.
  • Die 1B und 1C stellen eine auseinandergezogene Seitenansicht und Draufsicht der Vorrichtung von 1A dar. Diese zeigen eine 2-mal-4-Anordnung von Chips mit einer Abdeckung 20 mit entsprechenden Öffnungen. 1D zeigt ein weiteres bevorzugtes Beispiel. Diese zeigt eine ein-mal-8-Anordnung von acht Chips, einen Träger 10, eine Abdeckung 20 und Wärmestrahlungselemente 20A. Bei dieser auseinandergezogenen Ansicht sind Befestigungsstifte 8 hinsichtlich ihrer Länge übertrieben dargestellt, um die auseinandergezogene Ansicht darzustellen. In der Praxis würden die Sicherungsstifte 8 eine Länge aufweisen, die die Abdeckung 20 sicher positioniert am Träger 10 hält, wobei der Träger 10 an der Platte 30 gesichert ist.
  • Die 2A und 2B stellen Draufsichten auf den Träger 10 dar, die zwei Beispiele von möglichen Anordnungen der Öffnungen 14 im Träger 10 zeigen. 2A ist eine Darstellung eines Trägers 10 (entsprechend der in 1A gezeigten Querschnittsansicht des Trägers 10) mit acht Öffnungen, die in zwei Reihen mit jeweils vier Öffnungen 14 angeordnet sind. 2B ist eine alternative Anordnung, wobei acht Öffnungen 14a im Träger 10a (diese Draufsicht entspricht nicht direkt der Querschnittsansicht von 1A) in einer einzelnen geradlinigen Reihe angeordnet sind. Man beachte, dass, obwohl sowohl 2A als auch 2B einen Träger 10 mit acht in einer geradlinigen Weise angeordneten Öffnungen 14 darstellen, dies keine Anforderung des Trägers ist. Statt dessen ist die tatsächliche Anzahl, Position und Orientierung der Öffnungen 14 im Träger 10 eine Auswahl bezüglich der Gestaltung, die von zahlreichen Faktoren abhängt.
  • Unter Rückbezug auf 1A ist eine Abdeckung (oder ein Deckel, etc.) 20 an den Träger 10 gekoppelt. Wie beim Träger kann die Abdeckung 20 aus einem organischen Material unter Verwendung von Einspritzmaterialien ausgebildet werden. Bei einem bevorzugten Beispiel ist die Abdeckung aus Epoxidglaslaminat maschinell hergestellt. Die Abdeckung kann auch aus einem Metallblech bestehen, um die Wärmeableitung zu unterstützen, und kann an ihr angebrachte zusätzliche Wärmeableitungskomponenten aufweisen, wie an dieser angebrachte Rippen. Die Abdeckung kann als Halteelement betrachtet werden. Man beachte, dass irgendein Halteelement, wie Schnappverschlüsse, Kugellager, Halter, eine einzelne Stange, etc., zusätzlich mit einer Abdeckung verwendet werden können, um den Chip innerhalb des Trägers zu sichern. Solche Halteelemente werden typischerweise so positioniert, dass sie mechanisch an einem Abschnitt einer Rückseitenfläche des Chips anliegen, wenn der Chip im Träger angeordnet ist.
  • Die Abdeckung 20 dient zwei Hauptfunktionen. Erstens wird die Abdeckung 20 verwendet, um den Chip 12 in der Öffnung 14 des Trägers 10 während des Transports zu sichern. Zweitens sieht die Abdeckung 20 einen Widerstand gegen die Rückseite des Chips 12 vor, wenn der Chip 12 während der Prüfung oder der Verwendung unter Druck steht. Dieser Druck entsteht durch die Kraft der Federn, die gegen den Chip 12 und das darunterliegende Substrat, wie die Prüfplatte 30 (siehe 5), drücken. Die Abdeckung 20 kann am Träger 10 in irgendeiner von mehreren mechanischen Koppel-Betriebsarten gekoppelt werden. In 1A ist eine Schnappschale 22B und ein Druckkopf 22B dargestellt. Der Druckkopf 22A ist an der Abdeckung 20 durch einen Niet 22 befestigt. Eine Mutter und ein Bolzen oder eine Klemme können jedoch auch verwendet werden. Die 5 und 6B schließen eine Darstellung einer weiteren Alternative unter Verwendung einer Variation eines Schnappverschlusses ein, um die beiden Komponenten aneinander zu befestigen. Das Verfahren zum Koppeln des Trägers 10 und der Abdeckung 20 ist nicht signifikant, außer als zum Sicherstellen, dass es sich um eine vorübergehende Verbindung handelt, die in den meisten (aber nicht allen) Fällen nützlich ist. Eine vorübergehende Verbindung ermöglicht, dass die Abdeckung 20 zu einem bestimmten späteren Zeitpunkt abgenommen werden kann, beispielsweise um den Chip 12 nach dem Prüfen oder der Verwendung zu entnehmen, oder um zu ermöglichen, dass ein bestimmter Chip 12 entfernt und ausgetauscht wird, oder um zu ermöglichen, dass die Abdeckung 20 selbst ausgetauscht wird.
  • Die Abdeckung 20 kann auch Öffnungen 24 umfassen, die einen Abschnitt der Rückseite des Chips 12 freilassen. Bei 1A ist eine einzige Öffnung 24 gezeigt, die den Großteil der Rückseite des Chips 12 freilegt und derart angeordnet ist, dass sie ungefähr über der Mitte sowohl des Chips 12 als auch der Trägeröffnung 14 liegt. 3A stellt eine Draufsicht auf die Abdeckung 20 dar, die die über jedem der Chips 12 angeordneten rechteckigen Öffnungen 24 zeigt. Man beachte jedoch, dass es nicht notwendig ist, dass die Öffnungen 24 entweder rechteckig oder einzeln über jedem Chip liegen. 3B stellt beispielsweise eine mögliche alternative Ausgestaltung der Abdeckung 20a dar, bei der zwei ovale Öffnungen 24a über jedem der Chips 12 im Träger 10 liegen.
  • Obwohl die Abdeckung 20 keine Öffnungen aufweisen muss und ein Vollplatten-Material sein kann, sehen die Öffnungen mehrere Vorteile für den Träger vor. Erstens ermöglichen die Öffnungen 24, dass ein temperaturgeregeltes Gas direkt zur Rückseite des Chips 12 befördert werden kann. Während des Voralterungsprüfens unterstützt ein temperaturgeregeltes Gas das Aufrechterhalten einer konstanten, gewünschten Temperatur. Dies ermöglicht hauptsächlich, dass die Temperatur des Chips 12 so modifiziert wird, dass die Leistung bei verschiedenen Betriebstemperaturen ausgewertet werden kann. Ein heißes Gas könnte direkt der Rückseite des Chips 12 zugeführt werden, wie für Prüfzwecke erforderlich. Zweitens ermöglichen die Öffnungen 24, dass zusätzliche Kopplungen mit dem unter Test stehenden Chip hergestellt werden können. Ein Thermoelement könnte beispielsweise verwendet werden, um die Temperatur jedes Chips zu überwachen, oder andere Kopplungen könnten verwendet werden, um Messungen, wie die des Widerstandes, während des Prüfens oder des Betriebs durchzuführen. Drittens sehen die Öffnungen 24 einen Zugang zur Rückseite jedes Chips 12 vor, was ermöglicht, dass eine Identifikationsmarkierung ID nach Bedarf hinzugefügt werden kann (siehe 13). Der Chip 12 könnte beispielsweise mit einem Tintenpunkt markiert werden, um ein Versagen bei der Prüfung anzuzeigen. Ein Teil könnte markiert werden, um die Prüfergebnisse zu zeigen, wie ein direktes Markieren einer Geschwindigkeitseinstufung. Eine Produkt-Identifikationsinformation, wie der Hersteller, die Chargen-Nummer und dergleichen, kann aufgebracht werden. Zusätzlich könnte ein Strichcode oder ein anderer maschinenlesbarer Code auf die Rückseite jedes Chips gedruckt werden, um die Verfolgung jedes Chips 12 zu ermöglichen, oder ein Magnetstreifen mit einem Code könnte auf dem Chip angeordnet werden. (Für weitere Einzelheiten siehe nachstehende Erörterung zur Nachverfolgung.)
  • Unter Rückbezug auf 1A dient der Schnappverschluss, der zum Koppeln des Trägers 10 und der Abdeckung 20 verwendet wird, auch zum Vorsehen eines Abstandhalters 26. Bei einem bevorzugten Beispiel ist der Abstandhalter 26 ein Teil der Befestigung, die den Schnappverschluss 22B am Träger 10 befestigt. Ein Abstandhalter kann am Gehäuse 10 ausgebildet oder anderweitig daran befestigt werden.
  • Der Abstandhalter 26 erstreckt sich von der Basis des Trägers 10 weiter nach unten als die Federkomponenten 16 und dient zum Vorsehen eines Schutzes für die Federkomponenten 16 während des Transports, der Lagerung oder der Handhabung. Wenn beispielsweise der Träger 10 vor der Prüfung auf eine flache Oberfläche abgesetzt werden würde, würde der Abstandhalter 26 verhindern, dass die Federkomponenten 16 zusammengedrückt werden. Man beachte, dass, wenn ein anderes Verfahren als ein Schnappverschluss und ein Niet 22, wie in 1A gezeigt, zum Koppeln des Trägers 10 und der Abdeckung 20 verwendet wird, beispielsweise die Verwendung einer Schraube, die sich nicht über die ganze Strecke durch die zwei Komponenten erstreckt, oder die Verwendung eines Schnappverschlusses, dann kann ein Abstandhalter hinzugefügt werden oder als Teil des Trägers während des Fertigungsprozesses hergestellt werden. 4 stellt die Verwendung eines solchen hergestellten Abstandhalters dar, um einen Schutz für die Federn vorzusehen, wenn ein Schnappverschluss verwendet wird, um den Träger und die Abdeckung zu koppeln.
  • Die Abstandhalter stellen auch eine sehr wesentliche zweite Funktion bereit, indem sie die korrekte Positionierung des Trägers auf einer Platte unterstützen. Während des Prüfens wird der Träger 10 an einer Prüfplatte 30 angebracht, wie in 5 gezeigt. Die Federkomponenten 16 werden mit Kontaktstellen 31 auf der Prüfplatte 30 in Kontakt gebracht. Wenn der Träger 10 auf der Prüfplatte 30 angebracht wird, ist es daher wichtig sicherzustellen, dass jede Federkomponente 16 mit einer Kontaktstelle 31 auf der Platine 30 abgeglichen ist und in Kontakt mit ihr steht. Um dies zu bewerkstelligen, sind Positionierlöcher 32 auf die Prüfplatte 30 mit den Abstandhaltern 26 abgestimmt. Wenn der Träger 10 an der Platte 30 angebracht ist und sich die Abstandhalter 26 innerhalb der Positionierlöcher 32 befinden, stehen auf diese Weise die Federkomponenten 16 mit den Kontaktstellen 31 auf der Oberseite der Platte 30 in Kontakt. Beim Fall von 5 kann eine Prüfplatte 30 Löcher 32 aufweisen, die flacher sind als die Löcher auf einem Endsubstrat, das ein Teil der Endpackung des Chips ist. Auf diese Weise werden die Federn bei der Prüfung weniger zusammengedrückt als bei der Endverwendung. Wie in den 2A und 2B zu sehen ist, werden drei oder mehr Positionierlöcher und entsprechende Abstandhalter derart verwendet, dass nur eine korrekte Ausrichtung und Sitz möglich ist. Man beachte, dass, obwohl nur drei Abstandhalter 26 in den 2A und 2B gezeigt sind, nach Bedarf leicht mehr hinzugefügt werden könnten. Bei einer besonders bevorzugten Ausgestaltung, die in den 1B und 1C dargestellt ist, reichen zwei versetzte Positionierlöcher aus, um die Stifte auszurichten. Ausrichtungsstifte 13 sind an einer Aufspannplatte 13 auf einer Seite der Platte 30 befestigt. Löcher 15 im Träger und in der Abdeckung sind zu den Ausrichtungsstiften 13 ausgerichtet. Bei einem mäßigen Versatz ist es für einen Anwender leicht, den Träger korrekt auszurichten. Obwohl der Träger auf die entgegengesetzten Ausrichtungsstifte aufgesteckt werden könnte, wäre der Träger offensichtlich nicht auf die Befestigungsvorrichtung ausgerichtet, und daher ist es leicht die Ausrichtung korrekt einzustellen.
  • 1E zeigt ein Standard-JEDEC-Magazin mit 9 Trägern in Schlitzen und einem offenen Schlitz. Ein Träger 10 ist gezeigt, der zum Einsetzen in das Magazin bereit ist.
  • Wie in 6A und 6B gezeigt, können Abstandstücke 60 verwendet werden, um zu verhindern, dass die Federkomponenten bis zur die Höchstgrenze zusammengedrückt werden. Die Abstandstücke können während der Prüfung verwendet werden, aber nicht während der Verwendung des Chips, um die Federn während des Prüfens weniger als während der Verwendung zusammenzudrücken. Wenn die Abstandstücke 60 anstelle der Abstandhalter verwendet werden, sind alternative Mittel erforderlich, um die Positionierung und das Abgleichen des Trägers zu unterstützen, wenn er an der Platte angebracht wird. Beispielsweise können Standardausrichtungsverfahren, wie eine Spaltstrahloptik, verwendet werden, um die Positionen der Federn und der Anschlüsse zu identifizieren und sie in genauer Ausrichtung zusammenzubringen.
  • Bei 7 weist der Träger 70 sowohl einen ersten Sims 72 als auch einen zweiten Sims 74 auf, die die Öffnung 76 säumen. Der Chip 12 wird durch die Öffnung 76 abgesenkt und durch den ersten Sims 72 abgestützt. Die Abdeckung 78 weist eine verlängerte Komponente 79 auf, die abwärts in die Öffnung 76 passt und am zweiten Sims 74 aufliegt. Auf diese Weise dient die Komponente 79 zum Befestigen des Chips 12 im Träger 70 und sieht einen Widerstand gegen die Druckkraft vor, die gegen die Federkontakte des Chips 12 ausgeübt wird. Man beachte jedoch, dass der Träger weiter modifiziert werden könnte, so dass ein tatsächlicher zweiter Sims nicht erforderlich wäre und stattdessen die verlängerte Komponente 79 auf der Rückseite des Chips 12 aufliegen würde. Bei einem Fall können verschiedene Ecken mit verlängerten Komponenten mit verschiedenen Höhen verwendet werden, um zu bewirken, dass die Federn beim Prüfen weniger zusammengedrückt werden als bei der Verwendung.
  • 8 stellt eine Stützvorrichtung mit lediglich einem Träger ohne Abdeckung dar. Statt dessen weist der Träger 80 Federverschlüsse 82 auf, die den Chip 12 innerhalb der Öffnung 84 sichern. Die Federverschlüsse sind eine Form eines Halters, der mit dem Träger gekoppelt ist. Wenn der Chip 12 in die Öffnung 84 abgesenkt wird, weiten sich die Federverschlüsse, um den Chip 12 durchzulassen. Sobald der Chip 12 vollständig in die Öffnung 84 abgesenkt ist, kehren die Federverschlüsse 82 in ihre ursprüngliche Position zurück und rasten den Chip 12 an Ort und Stelle ein. Die Federverschlüsse können durch eine Handhabungsanlage in einer "offenen" Position gehalten werden, um einen leichten Durchgang eines Chips in den Träger zu ermöglichen, und anschließend in eine "geschlossene" Position bewegt werden, um den Chip an Ort und Stelle zu halten. Dies ist insofern vorteilhaft, als es mehrere Teile und Schritte des Herstellungsprozesses beseitigt. Da jedoch die Rückseite des Chips 12 nicht vollständig abgestützt ist, wenn eine Druckkraft ausgeübt wird, kann der Siliziumchip 12 einer Wölbung und einer Beschädigung unterworfen sein. Die spezielle Auswahl des Prüfchips, der Abmessungen des Chips, der Federkräfte, der Stärke der Materialien und dergleichen wird die Eignung dieser Gestaltung für eine gegebene Anwendung beeinflussen.
  • Sobald jedes der verschiedenen Module auf der Platte angeordnet wurde, muss das Trägermodul (mit dem Träger, dem Chip und der Abdeckung) sicher an die Platte gekoppelt werden. Diese Kopplung kann auf irgendeine von mehreren Arten erreicht werden. Bei vielen bevorzugten Beispielen ist die Kopplung nicht dauerhaft, so dass das Trägermodul gelöst und entfernt werden kann. Man beachte, dass sowohl einzelne als auch mehrere Träger an einer Platte angebracht werden können.
  • Ein bevorzugtes Beispiel zum Koppeln des Trägermoduls an die Platte ist ein Greifer, wie der in 9A dargestellte. Eine Abstützung 90 befindet sich an einer Kante der Platte. Ein Gelenkarm 92 erstreckt sich von der Abstützung 90 und über die Rückseite des Trägermoduls 94. Sobald das Trägermodul auf der Platte 30 angeordnet wurde, wird der Arm 92 abgesenkt, so dass er über der Rückseite des Trägermoduls 94 liegt. Sobald der Arm 92 abgesenkt wird, rastet er bei einem zweiten Stützarm 96 auf einer entgegengesetzten Seite des Trägermoduls 94 ein, der einen Aufnahme-Schnappverschluss 98 aufweist, der anschließend den Arm 92 sicher hält. Die Größe des Arms 92 relativ zum Trägermodul 94 und die Anzahl solcher verwendeter Arme ist eine reine Gestaltungsentscheidung, die hauptsächlich von der Größe des Trägermoduls 94 abhängt. Als nur ein Beispiel kann ein Arm 92 ein einzelnes Trägermodul 94 sichern, während ein anderer Arm 92 mehrere Trägermodule sichern kann.
  • Mit Bezug auf 9B sichert eine Gelenkabdeckung einen Chip in einer Position gegenüber einer Ladeplatte. Das Gehäuse 91 umfasst eine Öffnung für den Chip 12 ganz ähnlich wie die Struktur des vorstehend im einzelnen erörterten Trägers, beispielsweise in Verbindung mit 7. Ein Aufsatz 92A ist drehbar gelagert und mit dem Gehäuse 91 verbunden. In der offenen Position ist es leicht, den Chip 12 einzusetzen. In der geschlossenen Position dient er zum Sichern des Chips 12. Er kann in der geschlossenen Position durch einen Verschluss 93 gesichert sein. Das Gehäuse 92 kann an der Platte 30 auf eine permanente oder semi-permanente Weise befestigt sein, wie durch Schrauben von der gegenüberliegenden Seite der Platte 30 (nicht dargestellt). Dies ist besonders nützlich zum Prüfen begrenzter Mengen von Chips, wie während früher Entwicklungsphasen.
  • 9C stellt ein weiteres Verfahren zum Sichern des Trägers an der Platte dar. Jeder Pfosten 90B stützt einen Arm 92B ab, der gegen den Träger schwenkt, um ihn an der Platte 30 zu sichern. Der Arm 92B steht unter Spannung einer Torsionsfeder (nicht dargestellt), die den Druck gegen den Träger aufrechterhält. Die Federkraft reicht aus, um den Träger in Position zu halten, kann jedoch durch einen Anwender, der den Träger auf der Platte platziert, überwunden werden.
  • Wie in 10 gezeigt, ist es klar, dass das Trägermodul 104 nicht zuerst an der Platte 30 angeordnet/angebracht werden muss. Statt dessen kann das Trägermodul 104 am Arm 102 selber angebracht sein (wiederum durch irgendein nicht-dauerhaftes mechanisches Mittel) und dann abgesenkt werden, bis sich das Trägermodul 104 in der korrekten Position relativ zur Platte 30 befindet und der Arm 102 an Ort und Stelle einschnappt und durch den Schnappverschluss 108 der zweiten Abstützung 106 sicher gehalten wird.
  • Eine Modifikation der obigen Konstruktion kann bei dem in 8 gezeigten Modul verwendet werden (d. h. ein Träger, der Schnappverriegelungen zum Sichern des Chips anstelle einer Abdeckung verwendet). 11 zeigt einen Arm 112 mit herausragenden Komponenten 115, die in die Öffnung 84 passen. Diese herausragenden Komponenten 115 sehen die Abstützung und den Widerstand vor, die erforderlich sind, wenn der Chip unter Druck steht, der verhindert, dass der Chip aufgrund von Wölbung beschädigt wird. Wie bei den vorherigen Greifern wird der Arm 112 abgesenkt, bis er in seine Lage einschnappt und durch den Schnappverschluss 118 der zweiten Abstützung 116 sicher gehalten wird.
  • Die vorliegende Erfindung schließt ein Merkmal ein, das ermöglicht, dass die Federkontakte eine Wischwirkung über die Lötaugen-(oder Kontakt-)Stellen aufweisen, wenn das Trägermodul an der Prüfplatte angebracht wird. Wenn irgendeine Verbindung zwischen zwei elektrischen Komponenten hergestellt wird, ist es häufig vorteilhaft, eine relativ zur anderen zu bewegen, so dass eine einen streifenden Kontakt mit der anderen herstellt. Dies entfernt gewöhnlich Ablagerungen, die eine gute elektrische Verbindung verhindern könnten. Daher ist die Fähigkeit, während der Prüfung eine Wischwirkung mit gelöteten Federn zu ermöglichen, ein erheblicher Vorteil.
  • Während des Prüfens ist eine Wischwirkung typischerweise inhärent durch eine Federdruckverbindung vorgesehen, aber nicht notwendigerweise durch Federn für eine Lötverbindung. Bevorzugte Federformen für Druckverbindungsfedern schließen eine solche Geometrie ein, bei der das Zusammendrücken der Feder direkt in Richtung des Trägersubstrats (in der Z-Achse, wenn das Substrat in der XY-Ebene liegt) bewirkt, dass der Kontaktbereich der Feder sich seitlich bewegt, das heißt mit einer XY-Komponente. Dies führt zu einer Wischwirkung über die Fläche eines Anschlusses, die typischerweise mehr oder weniger planar ist. Bevorzugte Federformen für Lötverbindungsfedern oder Federn für eine Stift-in-Loch-Verbindung können beim Zusammendrücken nicht viel oder keine XY-Bewegung aufweisen.
  • Das Verfahren zum Erzielen einer Wischwirkung ist in 12A dargestellt. Bei dieser Figur sind die Positionierlöcher 122 auf der Platte 120 geringfügig modifiziert, so dass sie eine geneigte Vorderkante 124 aufweisen. Wenn das Trägermodul 126 über der Vorderkante 124 der Positionslöcher 122 angeordnet und in die Position abgesenkt wird, gleiten die Abstandhalter 128 die geneigte Vorderkante 124 hinab, bevor sie zu einem sicheren Stillstand im Positionierungsloch 124 kommen. Diese Gleitbewegung des Trägermoduls 126 bewirkt, dass die Kontaktfedern über die Kontaktstellen auf der Platte 120 wischen. Die Wischwirkung führt zu einer besseren elektrischen Endverbindung zwischen den Kontaktfedern und den Kontaktstellen.
  • Alternativ (nicht dargestellt) aber nicht entsprechend der Erfindung, wird ein anderes Positionierloch verwendet mit einem im Wesentlichen in der Ebene der Platte liegendem Muster, das eine Verschiebung des Trägers relativ zur Platte ermöglicht. Während der Träger mit der Platte in Kontakt gebracht wird, wird der Träger innerhalb des Positionierlochs bewegt, um eine Wischwirkung zu erzeugen. Wenn eine Handhabevorrichtung verwendet wird, um die Träger zu positionieren, ist es unkompliziert, eine seitliche Bewegung als Teil des Ladeprozesses zu programmieren.
  • Bisher hat sich die Erörterung auf Träger für Chips konzentriert, bei denen die Chips Federn umfassen. Dieselben Prinzipien gelten jedoch genauso gut für eine Vorrichtung und ein Verfahren, die nicht in den Geltungsbereich der Erfindung fallen, bei denen die Prüfplatte oder eine Endpackungs-Vorrichtung Federelemente umfasst. Mit Bezug auf die 12B und 12C, und durch Vergleich mit den 1B und 1C, kann die Ladeplatte 30A mit Federn ausgerüstet sein. Eine bevorzugte Weise zum Positionieren von Federn auf einer solchen Platte ist im einzelnen beschrieben im Patent der Vereinigten Staaten 5,772,451 mit dem Titel "Sockets for Electronic Components and Methods of Connecting to Electronic Components". Dieses Patent beschreibt das Befestigen von elastischen Kontakten an einem geeigneten Substrat. Das Substrat kann einen Kontakt einschließen, wie gegenüberliegend zu den Federn angeordnete Lötkugeln, und kann wiederum aufgeschmolzen werden, um sich mit Anschlüssen auf einem Substrat, wie einer Leiterplatine, zu verbinden. Wenn hier eine solche Komponente verwendet wird, kann ein Substrat 125 mit Federn 127 ausgerüstet werden und so positioniert werden, dass sie wie gezeigt Anschlüsse auf Halbleiterchips kontaktieren. Eine Ausgestaltung positioniert Lötkugeln 123 auf der gegenüberliegend zu den Federn 127 liegenden Seite des Substrats 125. Die Lötkugeln können an Anschlüssen auf der Platte, beispielsweise durch Aufschmelzen, befestigt werden. Die Federn können mit dem Chip zum Prüfen oder für einen anderen Betrieb der Chips in Kontakt gebracht werden. Wenn es erwünscht ist, kann ein Substrat 125 von der Platte zum Austausch, zur Reparatur oder für andere Zwecke entfernt werden. Die Abstandhalter 26 sind hinsichtlich der Höhe vergrößert, um während der Prüfung die korrekte Federspannung einzustellen. Wenn entsprechend ein ähnlicher Träger bei Endprodukten verwendet werden soll, kann eine wie in 12B dargestellte Federverbindung mit geeigneten Abstandhaltern für eine korrekte Verbindung bereitgestellt werden.
  • Der Chip kann im Träger angeordnet und verarbeitet werden, wie allgemein in dieser Offenbarung beschrieben. Auf diese Weise können herkömmliche Chips ohne Federn auf ganz dieselben Weisen verarbeitet, geprüft und verwendet werden, wie vorstehend für Chips mit Federn beschrieben.
  • Die vorliegende Erfindung kann ferner durch die Verwendung einer Verfolgungseinrichtung verbessert werden. Wie in 13A gezeigt, kann beispielsweise ein Verfolgungsmechanismus zum Träger 130 hinzugefügt werden. Wahlweise kann eine Identifikationsmarkierung ID auf die Rückseite des Chips 12, der sich innerhalb des Trägers 130 befindet, aufgebracht werden. Die Fähigkeit, einen Träger zu verfolgen und zu irgendeiner gegebenen Zeit die Vorgeschichte des darin gelagerten Chips zu kennen, sieht mehrere Vorteile gegenüber dem Stand der Technik vor. Durch Anordnen eines Verfolgungsetiketts auf dem Träger und Aufzeichnen von Informationen hinsichtlich jedes zum Träger hinzugefügten und/oder von diesem entnommenen Chips, kann ein. Benutzer zu irgendeiner gegebenen Zeit auf die Information auf dem Chip zugreifen, einschließlich des bestimmten Wafers, von dem er stammt, und der speziellen Fertigungscharge von Wafern, die sogar den speziellen Hersteller enthielt. Obwohl Fähigkeiten zur Verfolgung auf Wafer-Ebene existieren, steht derzeit keine derartige Fähigkeit auf Chip-Ebene zur Verfügung. Durch Anordnen eines Verfolgungsetiketts auf dem Träger der vorliegenden Erfindung können jedoch Informationen auf Chip-Ebene beibehalten werden.
  • Wie in 13B gezeigt, kann das Verfolgungsetikett vorteilhaft auf der Seite des Trägers angeordnet sein, so dass es sichtbar ist, selbst wenn sich eine Abdeckung an ihrer Stelle befindet. Zusätzlich kann als nur ein alternatives Verfahren der Träger mit einer programmierbaren Einrichtung, wie einem EEPROM, versehen sein. Verbindungen mit einem EEPROM sind in 13B dargestellt.
  • Zuerst wird ein Verfolgungsetikett oder ein Identifikationscode auf den Träger aufgebracht (siehe 14 für den Ablaufplan). Man beachte jedoch, dass das Verfolgungsetikett auf den Träger aufgebracht werden kann, nachdem der Träger mit Chips bestückt ist. Der Wafer wird zertrennt. Wenn jeder Chip in den Träger geladen wird, wird eine Information hinsichtlich dieses Chips in einem Verfolgungsetikett auf dem Träger gespeichert. Die Information kann einschließen – ist jedoch nicht begrenzt auf – Informationen, die den speziellen Wafer identifiziert, von dem der Chip erzeugt wurde, Informationen, die einen speziellen Halbleiterwafer in einer speziellen Charge von Wafer identifiziert, Informationen, die eine spezielle Wafer-Bearbeitungscharge identifiziert, in der der Wafer erzeugt wurde, und den Ort des Chips auf dem Wafer. Das Verfolgungsetikett kann einen Strichcode oder einen gespeicherten Code in einer Speichervorrichtung, wie Magnetmedien oder einem Halbleiterspeichereinrichtung, auf dem Träger umfassen.
  • Dieser Prozess ist bei einer besonders bevorzugten Ausgestaltung noch leistungsstärker. Die Waferprüfung wird wie üblich durchgeführt. Teile, die selbst die grundlegende Prüfung nicht bestehen, werden gekennzeichnet. Bei Einrichtungen, die einer Modifikation zugänglich sind, können die Teile zu diesem Zeitpunkt modifiziert werden. Viele Speichereinrichtungen sind beispielsweise mit redundanten Untereinheiten hergestellt. Ein vorläufiges Prüfen identifiziert Untereinheiten, die bestehen oder durchfallen, und eine automatisierte Anlage kann eine geeignete Gruppe von Funktionseinheiten auswählen, so dass die Einrichtung insgesamt korrekt funktionieren wird. Eine beliebige Menge an Information kann auf diesen Teilen verfolgt werden, vom lediglichen Vermerken der Ausfälle bis zu ausführlichen Aufzeichnungen, welche Einheiten von welchen Einrichtungen funktionstüchtig befunden wurden, und irgendwelche anderen Informationen, die für die Herstellung nützlich sein könnten. Als nur ein weiteres Beispiel werden bei vielen Herstellungsgegebenheiten Prüfelemente in ansonsten ungenutzten Teilabschnitten eines Halbleiterwafers gefertigt. Solche Bereiche umfassen Ritzrahmen-Bereiche oder ungenutzte Teilbereiche nahe der Kante eines Wafers. Informationen über diese Prüfeinheiten können in einer Datenbank beibehalten werden, zusammen mit Informationen über Einrichtungen, die auf dem Wafer zu finden sind.
  • Die breite Vielfalt von Prozessschritten bei der Herstellung von Halbleitern weist wahrscheinlich einen gewissen Grad an Abweichungen in verschiedenen Bereichen eines Wafers auf. Es wird äußerste Sorgfalt angewendet, um solche Schwankungen zu minimieren, aber in einem gewissen Umfang sind Teile in verschiedenen Bereichen eines Wafers wahrscheinlich geringfügig unterschiedlich. Durch Verfolgen der Identität von einzelnen Chips, wenn sie vom Wafer getrennt und einer Prüfung und einer anderen Verwendung unterzogen werden, kann eine Waferkarte rekonstruiert werden, die die Ergebnisse irgendeiner gewünschten Prüfung für einen gegebenen Chip sowie seine Nachbarn für irgendeinen Bereich eines Wafers zeigt. Schwankungen über Chargen von Wafer können ebenso erfasst und ausgewertet werden. Bisher war eine solche Verfolgung bestenfalls äußerst schwierig, da es zu schwer wird, die Identität von Teilen bei einer komplexen Fertigungsumgebung mit hohem Volumen zu überwachen.
  • Diese Informationen können für den Ablauf eines Prozesses in der Fertigung äußerst wertvoll sein. Die durch die Prüfung gesammelte Informationen werden der Fertigungsabteilung sobald als möglich zur Verfügung gestellt. Bei einem automatisierten System können Schwellen festgelegt werden, die Warnmeldungen für Prozesse auslösen, die sich von der Spezifikation entfernen, und die Fabriketage kann unmittelbar benachrichtigt werden. Es bestehen zumindest zwei Hautvorteile bei diesem Rückkopplungssystem, wenn das gängige System verwendet wird. Erstens, da die Wafer fast unmittelbar nach dem Zertrennen geprüft werden können, besteht eine minimale Verzögerung von einer Freigabe der Herstellung bis zum Erlangen erster Prüfergebnisse. Dies kann in nur Stunden sein, obwohl es häufig eine geringe Anzahl an Tagen ist, aber dies steht im Vergleich zu einem Minimum von einigen Tagen und typischerweise mehreren Wochen unter Verwendung gängiger Prozesse. Der zweite große Vorteil besteht darin, dass durch Verfolgen der Identität jedes Chips eine Waferkarte rekonstruiert werden kann. Wenn Testergebnisse irgendeine Art Schwankungen zeigen, die mit einer Position auf dem Wafer in Beziehung steht, kann diese Information für die Fertigungsabteilung insofern sehr wertvoll sein, als es sicher ist, dass Prozesse in allen Bereichen des Wafers während der Herstellung einheitlich sind. Die schnelle zeitliche Reaktion (schnelle Rückkopplungsschleife) ist hier besonders wertvoll, da Anfangs-Proben eines Durchlaufs ausgewertet werden können und spätere Chargen desselben Durchlaufs gegebenenfalls modifiziert werden können.
  • Wenn man sich dem bevorzugten Verfahren zuwendet, zertrennt eine automatisierte Anlage den Wafer nach dem Prüfen und der ersten Fehlerbeseitigung bei der Einrichtung. Die Handhabungsanlage legt ausgewählte Chips in einen Träger. Informationen über die bestimmte Stelle eines speziellen Chips auf einem bestimmten Wafer wird verfolgt, wie zu Beispiel in einer Fertigungsdatenbank. Eine Gruppe von acht Chips kann beispielsweise in den Träger von 2A geladen werden. Durch Verfolgen der eindeutigen Positionen innerhalb des Trägers reicht es für die Fertigungsdatenbank aus, die Träger-ID-Informationen und die Position jedes Chips innerhalb des Trägers zu verfolgen.
  • Der Träger kann wie vorstehend angegeben auf vielfältige Weise markiert werden. Eine besonders bevorzugte Markierung weist einen Strichcode oder einen anderen maschinenlesbaren Code auf, der entlang der Seite des Trägers gedruckt ist, in einer Position, die durch eine automatisierte Handhabung und durch Anwender gelesen werden kann, selbst wenn sich eine Abdeckung über dem Träger befindet. Eine weitere besonders bevorzugte Markierung umfasst eine EEPROM-Einrichtung im Träger. Eine automatische Handhabungsanlage kann wesentliche Informationen in den EEPROM eingeben. Die Anlage kann auch Informationen vom EEPROM lesen. Diese könnte so einfach wie ein eindeutiger Identifikationscode sein, der an die Fertigungsdatenbank gebunden ist.
  • Gruppen von Trägern können in einem Magazin angeordnet werden. Ein Magazin kann ebenso wie die Träger markiert werden. Eine Organisation höherer Ordnung ist durchaus zweckmäßig, wie bei der Organisation von Gruppen von Magazinen in einem Förderwagen. In Abhängigkeit von der Anzahl Chips in einem Träger und der Größe von Teilen kann ein Wafer in Chips vereinzelt werden, die die Träger in einer gewissen geringen Anzahl von Magazinen, beispielsweise in der Größenordnung von 5 bis 10, füllen. In Abhängigkeit der Größe eines Produktionsdurchlaufs würde dann eine Charge von beispielsweise 25 Wafern etwa 125 bis 250 Magazine belegen.
  • Mit Bezug auf 13C kann ein Magazin 130 mit einer Reihe von Nuten 131 versehen sein, von denen jede einen Träger aufnehmen kann. Eine Vorderkante des Magazins 130 umfasst ein Etikett 132. Das Magazin trägt eine programmierbare Einrichtung 134, geeigneterweise einen EEPROM, mit einer Verbindung 133, die für einen Kontakt durch eine automatische Handhabungsanlage leicht zugänglich ist. Somit kann das Etikett eine Führung für Anwender und durch Maschinen abtastbar sein, falls erwünscht. Die programmierbare Verbindung kann einen Zugriff auf eine elektronische Verfolgungseinrichtung ermöglichen.
  • Eine Identifikationsmarkierung kann auch auf jeden Chip selbst aufgebracht werden. Eine solche Identifikationsmarkierung würde typischerweise auf die Rückseite des Chips (die Seite gegenüberliegend zu den Federkontakten) aufgebracht werden, nachdem er in den Träger geladen wurde, wobei die Markierung durch eine Öffnung im Träger aufgebracht wurde oder aufgebracht werden kann, bevor der Chip im Träger platziert ist. Die Identifikationsmarkierung auf dem Chip kann aufweisen: einen Tintenpunkt, der den Erfolg oder das Versagen bei einer Prüfsequenz angibt, eine eindeutige oder halbeindeutige Identifikationsnummer, einen Strichcode, der eine speziellere Information hinsichtlich der Vorgeschichte dieses speziellen Chips enthält oder andere nützliche Informationen. Als nur ein Beispiel kann eine Reihe von Chips in einer Charge mit sequentiellen, eindeutigen Identifikationsinformationen markiert werden. Eine separate Charge kann dieselben Identifikationsinformationen verwenden, kann jedoch von der ersten Charge durch andere Mittel, wie die Zeit im Werk, eine gewisse Position in einem externen Träger und dergleichen, unterschieden werden. Als ein spezielles Beispiel können 16 Informationsbits verwendet werden, um Chips innerhalb einer Charge zu verfolgen, und eine gewisse Anzahl von Bits höherer Ordnung könnten verwendet werden, um größere Gruppen von Produkten zu identifizieren.
  • Die Vorrichtung der vorliegenden Erfindung kann auf vielfältige Weise zusammengestellt und verwendet werden (siehe Ablaufplan von 15 als ein Beispiel). Chips können beispielsweise in einen Träger geladen und innerhalb des Trägers durch ein Halteelement befestigt werden, um ein Trägermodul zu bilden. Dieses Trägermodul kann dann auf einer Platte positioniert und anschließend nach unten befestigt werden, beispielsweise durch eine Klemme. Alternativ kann das Trägermodul an der Klemme oder einem Kopplungsmechanismus angebracht und anschließend auf der Platte positioniert werden, indem es an Ort und Stelle befestigt/verriegelt wird. Oder der Träger könnte zuerst an der Platte angebracht und der Chip anschließend darin eingesetzt und befestigt werden. Weitere Variationen existieren bezüglich der Schritte denen bei der Zusammenstellung des Trägermoduls und seiner Anbringung an entweder einer Prüfplatte oder einer Endsubstratpackung gefolgt wird. Es ist nicht erforderlich, dass eine spezielle Abfolge von Schritten bei der Zusammenstellung der Vorrichtung der vorliegenden Erfindung eingehalten wird.

Claims (20)

  1. Vorrichtung, die aufweist: eine Testplatte (120), die Positionierlöcher (122) und eine Vielzahl von Kontaktstellen aufweist; und ein Trägermodul, das an der Testplatte gelagert ist und aufweist: einen Träger (126) mit einer Öffnung, mit einem Sims, der zumindest einen Teil der Öffnung säumt, und mit Abstandshaltern (128), die sich von einer Basis des Trägers erstrecken und so angepasst sind, dass sie mit den Positionierlöchern zusammenpassen; einen unverpackten Chip (12), der einen integrierten Schaltkreis und eine Vielzahl von länglichen, elastischen Verbindungselementen aufweist, wobei der Chip (12) innerhalb des Trägers (126) auf dem Sims so angeordnet ist, dass sich die Verbindungselemente durch die Öffnung erstrecken, um einen elektrischen Kontakt zu den Kontaktstellen auszubilden; und ein Haltemittel, das so angepasst ist, dass es den Chip (12) innerhalb des Trägers (126) hält; wobei jedes Positionierloch (122) eine geneigte, erste Seitenwand (124) umfasst, die so ausgestaltet ist, dass bei der Lagerung des Trägermoduls an die Testplatte die Abstandshalter (128) so angeordnet werden können, dass sie an der geneigten, ersten Seitenwand (124) abgleiten, bevor sie vollständig in den Positionierlöchern positioniert sind, so dass die Verbindungselemente wischend mit den Testplattenkontaktstellen in Eingriff kommen.
  2. Vorrichtung nach Anspruch 1, wobei das Haltemittel eine Abdeckung aufweist.
  3. Vorrichtung nach Anspruch 2, wobei sowohl der Träger (126) als auch die Abdeckung aus einem organischen Material bestehen.
  4. Vorrichtung nach Anspruch 2, wobei der Träger (126) aus einem organischen Material besteht und die Abdeckung aus einem metallischen Material besteht.
  5. Vorrichtung nach Anspruch 2, wobei die Abdeckung ferner ein Wärmeübertragungsmedium aufweist.
  6. Vorrichtung nach Anspruch 2, wobei der Träger (126) durch eine Vielzahl mechanischer Komponenten mit der Abdeckung verbunden ist.
  7. Vorrichtung nach Anspruch 6, wobei die mechanischen Komponenten zumindest eines der folgenden aufweisen: Schrauben, Bolzen, Schnapper, Schnappverschlüsse und Klemmen.
  8. Vorrichtung nach Anspruch 1, wobei der Träger (126) acht Öffnungen aufweist.
  9. Vorrichtung nach Anspruch 8, wobei die acht Öffnungen in einer einzigen Reihe positioniert sind.
  10. Vorrichtung nach Anspruch 8, wobei die acht Öffnungen in zwei Reihen mit vier Öffnungen positioniert sind.
  11. Vorrichtung nach Anspruch 2, wobei die Abdeckung eine Abdeckungsöffnung aufweist, wobei die Abdeckungsöffnnung so über der Öffnung im Träger (126) angeordnet ist, dass eine Rückseite des Chips (12), der innerhalb der Öffnung im Träger gelagert ist, freiliegend ist.
  12. Vorrichtung nach Anspruch 11, wobei die Abdeckung eine Vielzahl von Abdeckungsöffnungen aufweist, wobei jede aus der Vielzahl von Abdeckungsöffnungen so angepasst ist, dass sie einen Teil der Rückseite des Chips (12) offenlegt.
  13. Vorrichtung nach Anspruch 1, wobei der Träger (126, 130) eine Verfolgungskennzeichnung aufweist.
  14. Vorrichtung nach Anspruch 13, wobei die Verfolgungskennzeichnung einen maschinenlesbaren Code oder ein EEPROM aufweist.
  15. Vorrichtung nach Anspruch 2, die ferner eine Vielzahl der Öffnungen im Träger (126) jeweils für einen entsprechenden Einzelchip (12) umfasst.
  16. Vorrichtung nach Anspruch 15, wobei der Träger (126, 130) ferner eine Verfolgungskennzeichnung aufweist.
  17. Vorrichtung nach Anspruch 1 oder 2, wobei der Träger (126) eine Vielzahl der Öffnungen aufweist, wobei jede einen darin angeordneten, unverpackten Halbleiterchip (12) umfasst; wobei die Vorrichtung ferner ein Befestigungsmittel aufweist, das den Träger (126) an die Testplatte (120) mit den gegen die Kontaktstellen gepressten Verbindungselementen befestigt.
  18. Vorrichtung nach Anspruch 1, wobei das Haltemittel einen Schnappverschluss aufweist.
  19. Vorrichtung nach Anspruch 17, wobei die Abdeckung eine Vielzahl von Abdeckungsöffnungen aufweist, wobei jede der Abdeckungsöffnungen über einer entsprechenden Öffnung im Träger (126) angeordnet ist, so dass die Rückseite jedes Chips (12) innerhalb jeder der Vielzahl von Öffnungen im Träger freiliegend ist.
  20. Vorrichtung nach Anspruch 19, wobei jeder der Einzelchips (12) eine Identifikationsmarkierung (ID) umfasst, die an der Rückseite des Chips angebracht ist, der so angepasst ist, dass er von außen durch die Abdeckungsöffnungen zugänglich ist.
DE69938607T 1998-12-04 1999-12-03 Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements Expired - Lifetime DE69938607T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US205502 1998-12-04
US09/205,502 US20020004320A1 (en) 1995-05-26 1998-12-04 Attaratus for socketably receiving interconnection elements of an electronic component
US260466 1999-03-01
US09/260,466 US6644982B1 (en) 1998-12-04 1999-03-01 Method and apparatus for the transport and tracking of an electronic component
PCT/US1999/028824 WO2000033360A1 (en) 1998-12-04 1999-12-03 A method and apparatus for the transport and tracking of an electronic component

Publications (2)

Publication Number Publication Date
DE69938607D1 DE69938607D1 (de) 2008-06-05
DE69938607T2 true DE69938607T2 (de) 2009-06-10

Family

ID=22762450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69938607T Expired - Lifetime DE69938607T2 (de) 1998-12-04 1999-12-03 Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements

Country Status (5)

Country Link
US (5) US6627483B2 (de)
EP (1) EP1523229B1 (de)
KR (3) KR20010053283A (de)
DE (1) DE69938607T2 (de)
MY (1) MY122343A (de)

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US5729150A (en) * 1995-12-01 1998-03-17 Cascade Microtech, Inc. Low-current probe card with reduced triboelectric current generating cables
US5914613A (en) 1996-08-08 1999-06-22 Cascade Microtech, Inc. Membrane probing system with local contact scrub
US6256882B1 (en) 1998-07-14 2001-07-10 Cascade Microtech, Inc. Membrane probing system
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6464513B1 (en) * 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US7138653B1 (en) * 2000-06-08 2006-11-21 Micron Technology, Inc. Structures for stabilizing semiconductor devices relative to test substrates and methods for fabricating the stabilizers
US6415977B1 (en) * 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
DE10143173A1 (de) 2000-12-04 2002-06-06 Cascade Microtech Inc Wafersonde
DE50204874D1 (de) * 2001-05-31 2005-12-15 Inventio Ag Einrichtung zur ermittlung der position einer schienengeführten aufzugskabine mit codeträger
WO2003052435A1 (en) 2001-08-21 2003-06-26 Cascade Microtech, Inc. Membrane probing system
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
JP3870780B2 (ja) * 2001-12-21 2007-01-24 ヤマハ株式会社 半導体装置の製造方法
CN100365422C (zh) * 2002-03-06 2008-01-30 株式会社爱德万测试 插入体主体、插入体和电子部件处理装置
US7010854B2 (en) * 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
JP4101233B2 (ja) * 2002-04-25 2008-06-18 株式会社アドバンテスト 電子部品試験装置
US20050104609A1 (en) * 2003-02-04 2005-05-19 Microfabrica Inc. Microprobe tips and methods for making
US20060053625A1 (en) * 2002-05-07 2006-03-16 Microfabrica Inc. Microprobe tips and methods for making
US7412767B2 (en) * 2003-02-04 2008-08-19 Microfabrica, Inc. Microprobe tips and methods for making
US7273812B2 (en) * 2002-05-07 2007-09-25 Microfabrica Inc. Microprobe tips and methods for making
US20060006888A1 (en) * 2003-02-04 2006-01-12 Microfabrica Inc. Electrochemically fabricated microprobes
US20060238209A1 (en) * 2002-05-07 2006-10-26 Microfabrica Inc. Vertical microprobes for contacting electronic components and method for making such probes
US7265565B2 (en) 2003-02-04 2007-09-04 Microfabrica Inc. Cantilever microprobes for contacting electronic components and methods for making such probes
US20060051948A1 (en) * 2003-02-04 2006-03-09 Microfabrica Inc. Microprobe tips and methods for making
US7640651B2 (en) * 2003-12-31 2010-01-05 Microfabrica Inc. Fabrication process for co-fabricating multilayer probe array and a space transformer
US7531077B2 (en) 2003-02-04 2009-05-12 Microfabrica Inc. Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US20050184748A1 (en) * 2003-02-04 2005-08-25 Microfabrica Inc. Pin-type probes for contacting electronic circuits and methods for making such probes
US7363705B2 (en) * 2003-02-04 2008-04-29 Microfabrica, Inc. Method of making a contact
US7694246B2 (en) * 2002-06-19 2010-04-06 Formfactor, Inc. Test method for yielding a known good die
KR100471357B1 (ko) * 2002-07-24 2005-03-10 미래산업 주식회사 반도체 소자 테스트 핸들러용 캐리어 모듈
US6724205B1 (en) * 2002-11-13 2004-04-20 Cascade Microtech, Inc. Probe for combined signals
US10416192B2 (en) 2003-02-04 2019-09-17 Microfabrica Inc. Cantilever microprobes for contacting electronic components
US9244101B2 (en) * 2003-02-04 2016-01-26 University Of Southern California Electrochemical fabrication process for forming multilayer multimaterial microprobe structures
US7567089B2 (en) * 2003-02-04 2009-07-28 Microfabrica Inc. Two-part microprobes for contacting electronic components and methods for making such probes
US8613846B2 (en) 2003-02-04 2013-12-24 Microfabrica Inc. Multi-layer, multi-material fabrication methods for producing micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US7042065B2 (en) * 2003-03-05 2006-05-09 Ricoh Company, Ltd. Semiconductor device and method of manufacturing the same
US6864573B2 (en) * 2003-05-06 2005-03-08 Daimlerchrysler Corporation Two piece heat sink and device package
US9671429B2 (en) 2003-05-07 2017-06-06 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US7057404B2 (en) 2003-05-23 2006-06-06 Sharp Laboratories Of America, Inc. Shielded probe for testing a device under test
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
EP1688810A1 (de) * 2003-11-28 2006-08-09 Matsushita Electric Industrial Co., Ltd. Schaltungssubstrat-herstellungsverfahren und -system, dafür verwendetes substrat und schaltungssubstrat damit
JP2007517231A (ja) 2003-12-24 2007-06-28 カスケード マイクロテック インコーポレイテッド アクティブ・ウェハプローブ
JP4537702B2 (ja) * 2003-12-26 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10641792B2 (en) 2003-12-31 2020-05-05 University Of Southern California Multi-layer, multi-material micro-scale and millimeter-scale devices with enhanced electrical and/or mechanical properties
US20080108221A1 (en) * 2003-12-31 2008-05-08 Microfabrica Inc. Microprobe Tips and Methods for Making
US20060006095A1 (en) * 2004-07-08 2006-01-12 White Robert J Jr Universal storage tray for electronic components
WO2006031646A2 (en) 2004-09-13 2006-03-23 Cascade Microtech, Inc. Double sided probing structures
US7151388B2 (en) * 2004-09-30 2006-12-19 Kes Systems, Inc. Method for testing semiconductor devices and an apparatus therefor
CN101133338A (zh) * 2004-12-02 2008-02-27 Sv探针私人有限公司 具有分段的衬底的探针卡
US7656172B2 (en) 2005-01-31 2010-02-02 Cascade Microtech, Inc. System for testing semiconductors
US7535247B2 (en) 2005-01-31 2009-05-19 Cascade Microtech, Inc. Interface for testing semiconductors
US7352197B1 (en) * 2005-04-14 2008-04-01 Xilinx, Inc. Octal/quad site docking compatibility for package test handler
US7407359B2 (en) * 2005-05-27 2008-08-05 Danville Automation Holdings Llc Funnel plate
KR100652417B1 (ko) * 2005-07-18 2006-12-01 삼성전자주식회사 인-트레이(Ｉｎ-ｔｒａｙ) 상태의 반도체 패키지 검사장치및 검사방법
DE102005052798B4 (de) * 2005-11-05 2007-12-13 Semikron Elektronik Gmbh & Co. Kg Anordnung mit Leistungshalbleitermodulen und mit Vorrichtung zu deren Positionierung sowie Verfahren zur Oberflächenbehandlung der Leistungshalbleitermodule
TWM309248U (en) * 2006-06-05 2007-04-01 Hon Hai Prec Ind Co Ltd Tool for carrying a central processing unit
US7453277B2 (en) * 2006-06-06 2008-11-18 Advanced Inquiry Systems, Inc. Apparatus for full-wafer test and burn-in mechanism
US7764072B2 (en) 2006-06-12 2010-07-27 Cascade Microtech, Inc. Differential signal probing system
US7403028B2 (en) 2006-06-12 2008-07-22 Cascade Microtech, Inc. Test structure and probe for differential signals
US7723999B2 (en) 2006-06-12 2010-05-25 Cascade Microtech, Inc. Calibration structures for differential signal probing
JP2008021888A (ja) * 2006-07-14 2008-01-31 Nec Electronics Corp 治具装置
KR100803773B1 (ko) * 2006-10-26 2008-02-15 엘지전자 주식회사 조리기기
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
US8881246B2 (en) * 2006-12-29 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for providing secured integrated engineering analysis
US20080231258A1 (en) * 2007-03-23 2008-09-25 Formfactor, Inc. Stiffening connector and probe card assembly incorporating same
US8496113B2 (en) * 2007-04-13 2013-07-30 Techwing Co., Ltd. Insert for carrier board of test handler
US20080252330A1 (en) * 2007-04-16 2008-10-16 Verigy Corporation Method and apparatus for singulated die testing
CN201112655Y (zh) * 2007-06-19 2008-09-10 富士康(昆山)电脑接插件有限公司 电连接器组件
US7876114B2 (en) 2007-08-08 2011-01-25 Cascade Microtech, Inc. Differential waveguide probe
US8549912B2 (en) 2007-12-18 2013-10-08 Teradyne, Inc. Disk drive transport, clamping and testing
US7996174B2 (en) 2007-12-18 2011-08-09 Teradyne, Inc. Disk drive testing
DE502009000123D1 (de) * 2008-02-15 2010-11-18 Multitest Elektronische Syst Vorrichtung und verfahren zum ausrichten und halten einer mehrzahl singulierter halbleiterbauelemente in aufnahmetaschen eines klemmträgers
US8095234B2 (en) 2008-04-17 2012-01-10 Teradyne, Inc. Transferring disk drives within disk drive testing systems
US7945424B2 (en) 2008-04-17 2011-05-17 Teradyne, Inc. Disk drive emulator and method of use thereof
US8305751B2 (en) 2008-04-17 2012-11-06 Teradyne, Inc. Vibration isolation within disk drive testing systems
US8238099B2 (en) 2008-04-17 2012-08-07 Teradyne, Inc. Enclosed operating area for disk drive testing systems
US8160739B2 (en) 2008-04-17 2012-04-17 Teradyne, Inc. Transferring storage devices within storage device testing systems
US20090262455A1 (en) 2008-04-17 2009-10-22 Teradyne, Inc. Temperature Control Within Disk Drive Testing Systems
US8117480B2 (en) 2008-04-17 2012-02-14 Teradyne, Inc. Dependent temperature control within disk drive testing systems
US8102173B2 (en) 2008-04-17 2012-01-24 Teradyne, Inc. Thermal control system for test slot of test rack for disk drive testing system with thermoelectric device and a cooling conduit
US7848106B2 (en) 2008-04-17 2010-12-07 Teradyne, Inc. Temperature control within disk drive testing systems
US8041449B2 (en) 2008-04-17 2011-10-18 Teradyne, Inc. Bulk feeding disk drives to disk drive testing systems
US8086343B2 (en) 2008-06-03 2011-12-27 Teradyne, Inc. Processing storage devices
TW201027647A (en) * 2008-08-27 2010-07-16 Verigy Pte Ltd Singapore Methods, apparatus and articles of manufacture for testing a plurality of singulated die
US7888957B2 (en) 2008-10-06 2011-02-15 Cascade Microtech, Inc. Probing apparatus with impedance optimized interface
WO2010059247A2 (en) 2008-11-21 2010-05-27 Cascade Microtech, Inc. Replaceable coupon for a probing apparatus
US7960989B2 (en) * 2008-12-03 2011-06-14 Formfactor, Inc. Mechanical decoupling of a probe card assembly to improve thermal response
US7772863B2 (en) * 2008-12-03 2010-08-10 Formfactor, Inc. Mechanical decoupling of a probe card assembly to improve thermal response
US8760187B2 (en) * 2008-12-03 2014-06-24 L-3 Communications Corp. Thermocentric alignment of elements on parts of an apparatus
US8485511B2 (en) 2009-03-11 2013-07-16 Centipede Systems, Inc. Method and apparatus for holding microelectronic devices
US8531042B2 (en) * 2009-06-30 2013-09-10 Oracle America, Inc. Technique for fabricating microsprings on non-planar surfaces
US8547123B2 (en) 2009-07-15 2013-10-01 Teradyne, Inc. Storage device testing system with a conductive heating assembly
US8628239B2 (en) 2009-07-15 2014-01-14 Teradyne, Inc. Storage device temperature sensing
US8466699B2 (en) 2009-07-15 2013-06-18 Teradyne, Inc. Heating storage devices in a testing system
US7995349B2 (en) 2009-07-15 2011-08-09 Teradyne, Inc. Storage device temperature sensing
US7920380B2 (en) 2009-07-15 2011-04-05 Teradyne, Inc. Test slot cooling system for a storage device testing system
US8116079B2 (en) 2009-07-15 2012-02-14 Teradyne, Inc. Storage device testing system cooling
US8687356B2 (en) 2010-02-02 2014-04-01 Teradyne, Inc. Storage device testing system cooling
US8970244B2 (en) * 2009-09-26 2015-03-03 Centipede Systems, Inc. Transport apparatus for moving carriers of test parts
EP2480371B1 (de) * 2009-09-26 2017-06-28 Centipede Systems, Inc. Träger zum halten mikroelektronischer vorrichtungen
US20110156033A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Method and system for tracing die at unit level
US8872532B2 (en) * 2009-12-31 2014-10-28 Formfactor, Inc. Wafer test cassette system
US9779780B2 (en) 2010-06-17 2017-10-03 Teradyne, Inc. Damping vibrations within storage device testing systems
US8687349B2 (en) 2010-07-21 2014-04-01 Teradyne, Inc. Bulk transfer of storage devices using manual loading
US9001456B2 (en) 2010-08-31 2015-04-07 Teradyne, Inc. Engaging test slots
US8188597B2 (en) * 2010-09-22 2012-05-29 International Business Machines Corporation Fixture to constrain laminate and method of assembly
US8640997B1 (en) 2010-09-28 2014-02-04 Robert Caskey Sensor harness clamp for continuous casting sensors
CA2718863A1 (en) 2010-10-29 2011-01-11 Ibm Canada Limited - Ibm Canada Limitee Tray holder
US10326684B2 (en) * 2011-10-19 2019-06-18 Fedex Supply Chain Logistics & Electronics, Inc Test fixture and method for securing and testing network devices
US10187167B2 (en) * 2011-10-19 2019-01-22 FedEx Supply Chain Logistics & Electronics, Inc. System and method for securing and testing set-top boxes
KR20120060299A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 테스트 소켓
US9346151B2 (en) 2010-12-07 2016-05-24 Centipede Systems, Inc. Precision carrier for microelectronic devices
US8683674B2 (en) 2010-12-07 2014-04-01 Centipede Systems, Inc. Method for stacking microelectronic devices
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
US8691629B2 (en) * 2011-05-27 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging jig and process for semiconductor packaging
DE202011101848U1 (de) * 2011-06-10 2011-08-11 Epants Gmbh Testanordnung zur elektrischen Prüfung von vereinzelten Schaltungsträgern
CN103109366B (zh) * 2011-09-13 2014-07-23 丰田自动车株式会社 半导体模块
US8535956B2 (en) * 2012-02-14 2013-09-17 International Business Machines Corporation Chip attach frame
KR101318366B1 (ko) * 2012-03-15 2013-10-16 주식회사디아이 엘이디 테스트 장치
KR101318365B1 (ko) * 2012-03-15 2013-10-16 주식회사디아이 엘이디 테스트 장치
EP2677326A1 (de) * 2012-06-18 2013-12-25 Multitest elektronische Systeme GmbH Vorrichtung zum Prüfen von elektronischen Bauteilelementen
US9459312B2 (en) 2013-04-10 2016-10-04 Teradyne, Inc. Electronic assembly test system
KR102083489B1 (ko) * 2013-09-17 2020-03-03 삼성전자 주식회사 에스에스디 제조용 자동화 모듈 장치
US9885748B2 (en) * 2015-06-09 2018-02-06 International Business Machines Corporation Module testing utilizing wafer probe test equipment
US10338131B2 (en) * 2015-11-24 2019-07-02 Texas Instruments Incorporated System and method for high voltage stress testing plurality of parallel units
EP4290243A3 (de) * 2017-03-03 2024-02-28 AEHR Test Systems Elektroniktester
US11226390B2 (en) 2017-08-28 2022-01-18 Teradyne, Inc. Calibration process for an automated test system
US10845410B2 (en) 2017-08-28 2020-11-24 Teradyne, Inc. Automated test system having orthogonal robots
US10725091B2 (en) 2017-08-28 2020-07-28 Teradyne, Inc. Automated test system having multiple stages
US10948534B2 (en) 2017-08-28 2021-03-16 Teradyne, Inc. Automated test system employing robotics
US20190099820A1 (en) * 2017-10-02 2019-04-04 Juniper Networks, Inc. Apparatus, system, and method for mitigating warpage of circuit boards during reflow processes
JP7061188B2 (ja) * 2017-10-20 2022-04-27 フォームファクター， インコーポレイテッド ダイレクトメタルガイドプレート
WO2019089611A1 (en) * 2017-10-31 2019-05-09 Formfactor, Inc. Mems probe card assembly having decoupled electrical and mechanical probe connections
US10983145B2 (en) 2018-04-24 2021-04-20 Teradyne, Inc. System for testing devices inside of carriers
JP7281250B2 (ja) * 2018-05-11 2023-05-25 株式会社アドバンテスト 試験用キャリア
US10775408B2 (en) 2018-08-20 2020-09-15 Teradyne, Inc. System for testing devices inside of carriers
US11262383B1 (en) 2018-09-26 2022-03-01 Microfabrica Inc. Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making
CN109539957B (zh) * 2018-11-14 2021-04-06 上达电子（深圳）股份有限公司 用于检测fpc板翘曲的脆盘及fpc板翘曲的检测方法
CN112289754B (zh) * 2019-07-23 2023-09-12 珠海格力电器股份有限公司 一种功率模块及封装方法
US11800695B2 (en) 2019-11-14 2023-10-24 Google Llc Memory insertion machine
US11350525B2 (en) * 2020-05-18 2022-05-31 Nuvoton Technology Corporation Method and apparatus for mounting a DUT on a test board without use of socket or solder
US11754622B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Thermal control system for an automated test system
US11754596B2 (en) 2020-10-22 2023-09-12 Teradyne, Inc. Test site configuration in an automated test system
US11867749B2 (en) 2020-10-22 2024-01-09 Teradyne, Inc. Vision system for an automated test system
US11899042B2 (en) 2020-10-22 2024-02-13 Teradyne, Inc. Automated test system

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3407925A (en) * 1965-03-19 1968-10-29 Elco Corp Microelectronic carrier
US3982159A (en) * 1974-11-11 1976-09-21 E. I. Du Pont De Nemours And Company Leadless package retaining frame
US4293175A (en) 1978-06-08 1981-10-06 Cutchaw John M Connector for integrated circuit packages
US4330163A (en) 1979-12-05 1982-05-18 E. I. Du Pont De Nemours And Company Zero insertion force connector for LSI circuit package
US4417777A (en) 1981-10-13 1983-11-29 Molex Incorporated Integrated circuit carrier assembly
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5829128A (en) 1993-11-16 1998-11-03 Formfactor, Inc. Method of mounting resilient contact structures to semiconductor devices
US5131535A (en) 1986-06-27 1992-07-21 Symtek Systems, Inc. Electrical device transport medium
US4765471A (en) 1987-04-10 1988-08-23 Robert Murphy Electrical component carrier
US5195237A (en) 1987-05-21 1993-03-23 Cray Computer Corporation Flying leads for integrated circuits
US5045975A (en) * 1987-05-21 1991-09-03 Cray Computer Corporation Three dimensionally interconnected module assembly
US4804130A (en) 1987-06-18 1989-02-14 Mcdonnell Douglas Corporation Chip carrier sealing and bonding fixture
US4899107A (en) * 1988-09-30 1990-02-06 Micron Technology, Inc. Discrete die burn-in for nonpackaged die
US4949148A (en) * 1989-01-11 1990-08-14 Bartelink Dirk J Self-aligning integrated circuit assembly
DE3903060A1 (de) * 1989-02-02 1990-08-09 Minnesota Mining & Mfg Vorrichtung zum pruefen von integrierten schaltungsanordnungen
US4906194A (en) * 1989-04-13 1990-03-06 Amp Incorporated High density connector for an IC chip carrier
US5366380A (en) * 1989-06-13 1994-11-22 General Datacomm, Inc. Spring biased tapered contact elements for electrical connectors and integrated circuit packages
JPH03142847A (ja) 1989-10-30 1991-06-18 Hitachi Ltd 半導体集積回路装置
JPH0711422Y2 (ja) 1989-12-25 1995-03-15 山一電機工業株式会社 Ｉｃソケット
CA2034703A1 (en) 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
JP2844857B2 (ja) * 1990-06-21 1999-01-13 ソニー株式会社 混成集積回路の製造装置
JP2609014B2 (ja) 1990-07-17 1997-05-14 三菱電機株式会社 半導体装置の製造方法及び製造装置
JPH0480672A (ja) 1990-07-24 1992-03-13 Minato Electron Kk 記憶装置を有するｉｃのキャリアボード
US5118369A (en) * 1990-08-23 1992-06-02 Colorcode Unlimited Corporation Microlabelling system and process for making microlabels
US5905382A (en) 1990-08-29 1999-05-18 Micron Technology, Inc. Universal wafer carrier for wafer level die burn-in
US5176525A (en) 1991-04-17 1993-01-05 Data I/O Corporation Modular socket apparatus
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5541525A (en) 1991-06-04 1996-07-30 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5578934A (en) * 1991-06-04 1996-11-26 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
CA2073899A1 (en) 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
JPH0536792A (ja) 1991-07-31 1993-02-12 Sumitomo Electric Ind Ltd バーンイン方法および装置
US5278447A (en) 1992-01-16 1994-01-11 Lsi Logic Corporation Semiconductor device assembly carrier
US5599194A (en) 1992-08-18 1997-02-04 Enplas Corporation IC socket and its contact pin
US5648893A (en) * 1993-07-30 1997-07-15 Sun Microsystems, Inc. Upgradable multi-chip module
US5500605A (en) 1993-09-17 1996-03-19 At&T Corp. Electrical test apparatus and method
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
GB9400384D0 (en) 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5646816A (en) 1994-03-18 1997-07-08 Lucent Technologies Inc. Identification icon indicia for plug-in units of a power distribution system
CA2120280C (en) * 1994-03-30 1998-08-18 Chris J. Stratas Method and apparatus for retention of a fragile conductive trace with a protective clamp
US5635832A (en) * 1994-06-15 1997-06-03 Advantest Corporation IC carrier for use with an IC handler
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JP3294978B2 (ja) 1994-10-11 2002-06-24 株式会社アドバンテスト Ｉｃキャリア
DE19537358B4 (de) 1994-10-11 2007-03-01 Advantest Corp. IC-Träger
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
JPH08179006A (ja) 1994-12-22 1996-07-12 Advantest Corp Ｉｃテストハンドラ用テストトレイの機構
JPH08213128A (ja) * 1995-02-08 1996-08-20 Texas Instr Japan Ltd ソケット
EP0742682B1 (de) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. IC-Packungsfassungssystem mit niedrigem Profil
US6033935A (en) * 1997-06-30 2000-03-07 Formfactor, Inc. Sockets for "springed" semiconductor devices
US20020004320A1 (en) 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US5998864A (en) 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US5613861A (en) 1995-06-07 1997-03-25 Xerox Corporation Photolithographically patterned spring contact
US5686842A (en) * 1995-08-31 1997-11-11 Nat Semiconductor Corp Known good die test apparatus and method
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US5644249A (en) 1996-06-07 1997-07-01 Probe Technology Method and circuit testing apparatus for equalizing a contact force between probes and pads
WO1998001906A1 (en) 1996-07-05 1998-01-15 Formfactor, Inc. Floating lateral support for ends of elongate interconnection elements
US5783461A (en) 1996-10-03 1998-07-21 Micron Technology, Inc. Temporary semiconductor package having hard-metal, dense-array ball contacts and method of fabrication
US6078845A (en) * 1996-11-25 2000-06-20 Schlumberger Technologies, Inc. Apparatus for carrying semiconductor devices
US5976913A (en) * 1996-12-12 1999-11-02 Tessera, Inc. Microelectronic mounting with multiple lead deformation using restraining straps
US5786635A (en) 1996-12-16 1998-07-28 International Business Machines Corporation Electronic package with compressible heatsink structure
US5952840A (en) * 1996-12-31 1999-09-14 Micron Technology, Inc. Apparatus for testing semiconductor wafers
JP3786303B2 (ja) 1997-01-16 2006-06-14 Ｊｓｒ株式会社 検査治具
US5927512A (en) 1997-01-17 1999-07-27 Micron Technology, Inc. Method for sorting integrated circuit devices
US6060891A (en) * 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6064218A (en) * 1997-03-11 2000-05-16 Primeyield Systems, Inc. Peripherally leaded package test contactor
US6181567B1 (en) 1997-06-04 2001-01-30 Ncr Corporation Method and apparatus for securing an electronic package to a circuit board
US5848702A (en) 1997-06-05 1998-12-15 Advanced Micro Devices, Inc. Tray with flippable cover
JPH1172534A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp テスト端子付き半導体装置およびｉｃソケット
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US6245444B1 (en) * 1997-10-02 2001-06-12 New Jersey Institute Of Technology Micromachined element and method of fabrication thereof
US6018249A (en) * 1997-12-11 2000-01-25 Micron Technolgoy, Inc. Test system with mechanical alignment for semiconductor chip scale packages and dice
US6078500A (en) * 1998-05-12 2000-06-20 International Business Machines Inc. Pluggable chip scale package
US5979913A (en) * 1998-05-19 1999-11-09 Kosik; Thomas Universal driving and setting tool and method of using same
US6292003B1 (en) 1998-07-01 2001-09-18 Xilinx, Inc. Apparatus and method for testing chip scale package integrated circuits
US6031282A (en) 1998-08-27 2000-02-29 Advantest Corp. High performance integrated circuit chip package
US6208156B1 (en) * 1998-09-03 2001-03-27 Micron Technology, Inc. Test carrier for packaging semiconductor components having contact balls and calibration carrier for calibrating semiconductor test systems
US6627483B2 (en) * 1998-12-04 2003-09-30 Formfactor, Inc. Method for mounting an electronic component
US6264533B1 (en) 1999-05-28 2001-07-24 3M Innovative Properties Company Abrasive processing apparatus and method employing encoded abrasive product
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
US6920689B2 (en) * 2002-12-06 2005-07-26 Formfactor, Inc. Method for making a socket to perform testing on integrated circuits

Also Published As

Publication number Publication date
KR20010080672A (ko) 2001-08-22
EP1523229A3 (de) 2005-07-27
US20070269909A1 (en) 2007-11-22
KR20010081065A (ko) 2001-08-25
EP1523229A2 (de) 2005-04-13
EP1523229B1 (de) 2007-10-24
DE69938607D1 (de) 2008-06-05
MY122343A (en) 2006-04-29
US6627483B2 (en) 2003-09-30
KR20010053283A (ko) 2001-06-25
US20020025603A1 (en) 2002-02-28
KR100431916B1 (ko) 2004-05-17
KR100429755B1 (ko) 2004-05-03
US6644982B1 (en) 2003-11-11
US7217580B2 (en) 2007-05-15
US6887723B1 (en) 2005-05-03
US20050164416A1 (en) 2005-07-28

Similar Documents

Publication Publication Date Title
DE69938607T2 (de) Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements
DE69924152T2 (de) Verfahren zum Montieren eines elektronischen Beuteils
DE10297654B4 (de) Halteeinsatz und Handhabungsvorrichtung mit einem solchen Halteeinsatz für elektronische Bauelemente
DE60220553T2 (de) Presselement und vorrichtung für ein elektronisches bauelement
DE19680786B4 (de) Halbleiterbauelement-Testgerät
DE19928524B4 (de) IC-Prüfgerät
DE102010025760A1 (de) Vorrichtung zum Testen einer integrierten Schaltung
DE112005002859T5 (de) Handhabungsgerät für elektronische Bauelemente, Sockelführung für Prüfkopf und Einsatz und Stössel für das Handhabungsgerät
DE10297763T5 (de) Prüfgerät für elektronische Bauelemente
DE4411973A1 (de) KGD-Anordnung
DE19914775A1 (de) IC-Prüfgerät
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE19626611C2 (de) Transportvorrichtung für Halbleitervorrichtungen
EP1135794B1 (de) Verfahren und vorrichtung zum transport und zur verfolgung eines elektronischen bauelements
DE19521137A1 (de) Befestigungsvorrichtung für eine Kugelgitteranordnungseinrichtung
DE19638402C2 (de) Prüfvorrichtung für einen Mehrkontakt-Chip
DE112004002858T5 (de) Träger für eine Stapel-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10297047B4 (de) Lötfreie Leiterplatten-Baugruppe
DE102005007593B4 (de) Sockel-Vorrichtung zum Testen von Halbleiter-Bauelementen und Verfahren zum Aufnehmen eines Halbleiter-Bauelements in einer Sockel-Vorrichtung
DE19806564A1 (de) Halbleiterbauelement-Testgerät
DE10300532B4 (de) System mit mindestens einer Test-Sockel-Vorrichtung zum Testen von Halbleiter-Bauelementen
DE19816404A1 (de) IC-Trägereinsatz
DE60318124T2 (de) Einrichtung zur handhabung elektronischer komponenten und verfahren für temperaturanwendung in einer handhabungseinrichtung für elektronische komponenten
DE19626505A1 (de) Verfahren zur Handhabung von elektronischen Bauelementen in der Endmontage
EP0372666A1 (de) Multikompatible Halteeinrichtung für zu prüfende Leiterplatten bzw. Flachbaugruppen, und für Kontaktstift-Trägerplatten und Niederhalteplatten zur Verwendung in Prüfgeräten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition