EP0020244A2 - Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte - Google Patents
Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte Download PDFInfo
- Publication number
- EP0020244A2 EP0020244A2 EP80400711A EP80400711A EP0020244A2 EP 0020244 A2 EP0020244 A2 EP 0020244A2 EP 80400711 A EP80400711 A EP 80400711A EP 80400711 A EP80400711 A EP 80400711A EP 0020244 A2 EP0020244 A2 EP 0020244A2
- Authority
- EP
- European Patent Office
- Prior art keywords
- row
- ebs
- memory
- transcoding
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
Definitions
- the invention relates to a method and a device for delivering the read addresses of an image memory for a teletext receiver.
- French patent application 2 363 949 discloses a system for displaying data on the screen of a television receiver, or teletext system.
- the data is broadcast by a transmitting station in the form of time-multiplexed channels, and each channel or magazine is made up of data packets and is divided into pages.
- the user after having selected a magazine, chooses a page and the corresponding data are written in an image memory and are read in a character generator in order to display the corresponding characters on the screen of the television receiver .
- each page is organized into 25 horizontal rows of 40 characters, each row occupying 10 television lines.
- the invention aims to make optimum use of the capacity of the image memory.
- the invention takes advantage of the fact that the first row is a service row the display of which on the screen of the television receiver is always carried out in the same way, with single-height characters, while for the other rows, it the possibility of changing the display mode must be provided, for example by doubling the height of the characters, hiding the characters, etc.
- the invention provides, under these conditions, that the 24 positions available in memory are assigned respectively to the 24 rows other than the first for reading data common to all the characters of the row considered.
- the data in question can be an indication that the row contains only double height characters, or an indication that one is in an upper row or in a lower row, taking into account the possibility of producing double characters height which consequently occupy two consecutive rows.
- This data will be sent to the character generator to allow it to define an appropriate character alignment.
- the invention also relates to a device for addressing an image memory, comprising a counter delivering a sequence of 5 binary elements (ebs) in parallel ADR1 to ADR5 for supplying the row addresses, a counter delivering a sequence of 6 ebs in parallel ADC1 to ADC6 to provide the column addresses, and a transcoding circuit which corresponds to a couple of an address row between 0 and 24 and from a column address between 0 and 39 a character address between 0 and 999, which is transmitted to the memory in the form of a sequence of 10 ebs in parallel A O to A 9 , characterized by the fact that the transcoding circuit transmits to the image memory the row address ADR1 to ADR5 unchanged when it receives a column address worth at least 40.
- ebs binary elements
- the transmission of the addresses stored with a column address of at least 40 provides the read addresses for the positions 1000 to 1023 remaining available in the image memory.
- the transcoding circuit comprises a transcoding memory to which are applied the ebs ADR1 to ADR5 transmitting the row address and the three ebs ADC4 to ADC6 of high weight, the three ebs ADC1 to ADC3 being transmitted directly to the image memory.
- the three ebs ADC1 to ADC3 are applied to a switch which also receives the three least significant ebs ADR1 to ADR3, the switch being controlled by a signal emitted by the transcoding memory, the switch transmitting ADC1 to ADC3 when the ebs ADC4 to ADC6 applied to the transcoding memory represent a value less than 40 and transmitting the ADR1 to ADR3 otherwise, the transcoding memory then transmitting the ebs ADR4 and ADR5 without modification.
- the addressing device shown serves to supply the reading addresses of an image memory 1 which can contain the character data necessary for the composition of a teletext page, the characters being produced by a character generator not shown here. .
- a page is made up of 25 rows of 40 characters and therefore includes 1000 characters.
- the memory 1 is a random access memory with an effective capacity of 1024 x 20 ebs. Of the 1024 positions, 1000 are occupied by the character data, and therefore 24 positions remain available.
- the first row is a service row whose display on the screen of the television receiver is always carried out in the same way, with single height characters, while for the other rows, it is necessary to provide the possibility of changing the mode. display, for example by doubling the height of the characters, hiding the characters, etc.
- the invention provides for assigning the 24 positions available in memory each to a row other than the first row, the data written in these positions constituting control words which apply to all the characters of a row.
- the device described below makes it possible to address the 24 available positions by assigning them each to a row.
- the addressing device comprises a row counter 2 capable of delivering in parallel 5 binary elements ADR1 to ADR5 representing the numbers 0 to 31 and a column counter 3 which can deliver 6 binary elements ADC1 to ADC6 representing the numbers 0 to 63.
- the column counter 3 is incremented by a clock 10 defining the character time interval, equal at 10 image points in the ANTIOPE system, approximately 1 ⁇ s, and it is reset at each TLG line synchronization signal, ie every 64 ⁇ s.
- the row counter 4 is incremented every 10 lines by the row counter 11 which receives the top TLG lines. It is reset by the TTR top frame which also resets the line counter 11.
- the transcoding memory 4 receives the row addresses carried by the wires ADR1 to ADR5 and the most significant column address bits ADC4 to ADC6, while the least significant bits ADC1 to ADC3 are applied to the switch 5 and are transmitted without transcoding to the image memory 1 on the wires A 0 , A 1 , A 2 .
- Transcoding memory 4 matches a couple of values carried by the wires ADC4 to ADC6 and ADR1 to ADR5 a value carried by the 7 wires A to A 9 connected to the image memory, and the set of wires A 0 to A 9 carries a reading address between 0 and 999, which allows the addressing of 1000 character data.
- the 3 most significant row address ebs ADR1 to ADR3 are also applied to switch 5, and this transmits them without modification to the image memory in one of its two operating positions, the other position corresponding to the transmission of column address ebs ADC1 to ADC3.
- the switch 5 is controlled by the level of the signal present on an 8th output A of the transcoding memory 4.
- the switch 5 transmits the ebs ADC1 to ADC3. This phase is where the image memory receives the 1000 addresses allowing the reading of the character data.
- the image memory 1 then receives the address stored in its all, which allows the reading of one of the 24 positions not assigned to the character data.
- the output A c returns to its initial state.
- the image memory 1 again receives the character addresses from the moment when the column counter 3 is reset.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
Description
- L'invention concerne un procédé et un dispositif pour délivrer les adresses de lecture d'une mémoire d'image pour récepteur de télétexte.
- On connaît par la demande de brevet français 2 363 949 un système pour l'affichage de données sur l'écran d'un récepteur de télévision, ou système de télétexte. Dans ce système, les données sont diffusées par une station émettrice sous la forme de voies multiplexées dans le temps, et chaque voie ou magazine se compose de paquets de données et est découpée en pages. L'usager, après avoir sélectionné un magazine, choisit une page et les données correspondantes sont inscrites dans une mémoire d'image et sont lues dans un générateur de caractères en vue de l'affichage des caractères correspondants sur l'écran du récepteur de télévision.
- Selon la spécification ANTIOPE, chaque page est organisée en 25 rangées horizontales de 40 caractères, chaque rangée occupant 10 lignes de télévision. La mémoire d'image doit donc avoir une capacité de 25 x 40 = 1000 données de caractère.
- Mais on sait que, en pratique, les capacités de mémoire sont toujours des puissances de 2. Dès lors, la capacité réelle de la mémoire d'image sera 1024 données, ce qui laisse 24 positions disponibles.
- L'invention vise à utiliser d'une manière optimale la capacité de la mémoire d'image.
- L'invention tire parti du fait que la première rangée est une rangée de service dont l'affichage sur l'écran du récepteur de télévision est réalisé toujours de la même façon, avec des caractères simple hauteur, alors que pour les autres rangées, il faut prévoir la possibilité de modifier le mode d'affichage, par exemple en doublant la hauteur des caractères, en masquant les caractères, etc. L'invention prévoit, dans ces conditions, que les 24 positions disponibles en mémoire sont affectées respectivement aux 24 rangées autres que la première pour la lecture de données communes à tous les caractères de la rangée considérée.
- Les données en question peuvent être l'indication que la rangée ne contient que des caractères double hauteur, ou l'indication que l'on se trouve dans une rangée supérieure ou dans une rangée inférieure, compte tenu de la possibilité de produire des caractères double hauteur qui occupent par conséquent deux rangées consécutives. Ces données seront adressées au générateur de caractères pour lui permettre de définir un alignement de caractères approprié.
- Il peut s'agir également de l'indication qu'il faut masquer les caractères d'une rangée.
- L'invention a également pour objet un dispositif pour l'adressage d'une mémoire d'image, comprenant un compteur délivrant une séquence de 5 éléments binaires (ebs) en parallèle ADR1 à ADR5 pour fournir les adresses rangée, un compteur délivrant une séquence de 6 ebs en parallèle ADC1 à ADC6 pour fournir les adresses colonne, et un circuit de transcodage qui fait correspondre à un couple d'une adresse rangée comprise entre 0 et 24 et d'une adresse colonne entre 0 et 39 une adresse caractère comprise entre 0 et 999, qui est transmise à la mémoire sous la forme d'une séquence de 10 ebs en parallèle AO à A9, caractérisé par le fait que le circuit de transcodage transmet à la mémoire d'image l'adresse rangée ADR1 à ADR5 inchangée lorsqu'il reçoit une adresse colonne valant au moins 40.
- La transmission des adresses rangée avec une adresse colonne d'au moins 40 fournit les adresses de lecture pour les positions 1000 à 1023 restant disponibles dans la mémoire d'image.
- Dans une forme de réalisation avantageuse, le circuit de transcodage comprend une mémoire de transcodage à laquelle sont appliqués les ebs ADR1 à ADR5 transmettant l'adresse rangée et les trois ebs ADC4 à ADC6 de poids élevé, les trois ebs ADC1 à ADC3 étant transmis directement à la mémoire d'image.
- On utilise ici le fait que les adresses des derniers caractères de chaque rangée sont toujours exprimées par un nombre 8k + 7 puisque les premiers caractères sont numérotés 0, 40, 80, etc. On peut dès lors transmettre les 3 ebs de poids faible sans les soumettre au transcodage. On peut ainsi utiliser une mémoire de capacité réduite, puisqu'il suffit d'une capacité de 256 x 7 ebs au lieu de 2048 x 10 ebs.
- De préférence, les trois ebs ADC1 à ADC3 sont appliqués à un commutateur qui reçoit également les trois ebs ADR1 à ADR3 de poids faible, le commutateur étant commandé par un signal émis par la mémoire de transcodage, le commutateur transmettant les ADC1 à ADC3 lorsque les ebs ADC4 à ADC6 appliqués à la mémoire de transcodage représentent une valeur inférieure à 40 et transmettant les ADR1 à ADR3 dans le cas contraire, la mémoire de transcodage transmettant alors les ebs ADR4 et ADR5 sans modification.
- L'invention sera bien comprise à la lecture de la description ci-après, pour la compréhension de laquelle on se reportera au dessin annexé qui représente le dispositif d'adressage selon l'invention.
- Le dispositif d'adressage représenté sert à fournir les adresses de lecture d'une mémoire d'image 1 pouvant contenir les données de caractère nécessaire à la composition d'une page de télétexte, les caractères étant produits par un générateur de caractères non représenté ici.
- Dans le système ANTIOPE, une page est formée de 25 rangées de 40 caractères et comprend donc 1000 caractères.
- La mémoire 1 est une mémoire vive d'une capacité effective de 1024 x 20 ebs. Sur les 1024 positions, 1000 sont occupées par les données de caractères, et donc 24 positions restent disponibles.
- La première rangée est une rangée de service dont l'affichage sur l'écran du récepteur de télévision est réalisé toujours de la même façon, avec des caractères simple hauteur, alors que pour les autres rangées, il faut prévoir la possibilité de modifier le mode d'affichage, par exemple en doublant la hauteur des caractères, en masquant les caractères, etc. L'invention prévoit d'affecter les 24 positions disponibles en mémoire chacune à une rangée autre que la première rangée, les données inscrites en ces positions constituant des mots de commande qui s'appliquent à tous les caractères d'une rangée.
- Le dispositif décrit ci-après permet d'adresser les 24 positions disponibles en les affectant chacune à une rangée.
- Le dispositif d'adressage comprend un compteur de rangées 2 capable de délivrer en parallèle 5 éléments binaires ADR1 à ADR5 représentant les nombres 0 à 31 et un compteur de colonnes 3 qui peut délivrer 6 éléments binaires ADC1 à ADC6 représentant les nombres 0 à 63. Le compteur de colonnes 3 est incrémenté par une horloge 10 définissant l'intervalle de temps de caractère, égal à 10 points d'image dans le système ANTIOPE, soit environ 1 µs, et il est réinitialisé à chaque top de synchronisation ligne TLG, soit toutes les 64 µs.
- Le compteur de rangées 4 est incrémenté toutes les 10 lignes par le compteur de lignes 11 qui reçoit les tops lignes TLG. Il est réinitialisé par le top trame TTR qui réinitialise également le compteur de lignes 11.
- L'ensemble des compteurs 2 et 3 pourrait donc fournir
32 x 64 = 2048 adresses de lecture. Comme seulement 1024 adresses de lecture sont nécessaires, il est prévu un circuit de transcodage composé d'une mémoire de transcodage 4 du type PROM et un commutateur 5 à deux voies, commercialisé sous le nom de multiplexeur. - La mémoire de transcodage 4 reçoit les adresses de rangée portées par les fils ADR1 à ADR5 et les éléments binaires d'adresse de colonne ADC4 à ADC6 qui ont le poids le plus élevé, tandis que les éléments binaires ADC1 à ADC3 de poids faible sont appliqués au commutateur 5 et sont transmis sans transcodage à la mémoire d'image 1 sur les fils A0, A1, A2.
- La mémoire de transcodage 4 fait correspondre à un couple
de valeurs portées par les fils ADC4 à ADC6 et ADR1 à ADR5 une valeur portée par les 7 fils A à A9 reliés à la mémoire d'image, et l'ensemble des fils A0 à A9 porte une adresse de lecture comprise entre 0 et 999, ce qui permet l'adressage des 1000 données de caractère. - A titre d'exemple, si l'adresse de colonne est 15 et l'adresse de rangée est 8, l'adresse de lecture fournie à la mémoire d'image sera 40 x 8 + 15 = 335.
- La possibilité de transmettre sans transcodage les trois éléments binaires ADC1 à ADC3 de poids faible tient au fait que la dernière adresse colonne de chaque rangée est toujours exprimée par un nombre 8k + 7, puisque le nombre de caractères d'une rangée est 40, donc un multiple de 8.
- Ceci réduit la capacité de mémoire nécessaire pour le transcodage à 256 x 7 ebs, au lieu de 2048 x 10 ebs si l'adresse colonne était appliquée dans sa totalité à la mémoire 4.
- D'autre part, les 3 ebs d'adresse rangée de poids faible ADR1 à ADR3 sont également appliqués au commutateur 5, et celui-ci les transmet sans modification à la mémoire d'image dans l'une de ses deux positions de fonctionnement, l'autre position correspondant à la transmission des ebs d'adresse colonne ADC1 à ADC3.
- Le commutateur 5 est commandé par le niveau du signal présent sur une 8ème sortie A de la mémoire de transcodage 4.
- Aussi longtemps que la valeur transmise par les fils ADC4 à ADC6 à la mémoire de transcodage 4 est inférieure à 40, le commutateur 5 transmet les ebs ADC1 à ADC3. Cette phase est celle où la mémoire d'image reçoit les 1000 adresses permettant la lecture des données de caractères.
- Lorsque la valeur transmise par ADC4 à ADC6 atteint 40, ce qui correspond à 1 pour ADC6, 0 pour ADC5 et 1 pour ADC4, la sortie A change d'état et le commutateur 5 transmet les ebs d'adresse rangée ADR1 à ADR3. En même temps, la mémoire 4, du fait de sa programmation, transmet sans les modifier les ebs d'adresse rangée ADR4 et ADR5.
- La mémoire d'image 1 reçoit alors l'adresse rangée dans sa totalité, ce qui permet la lecture de l'une des 24 positions non affectées aux données de caractère.
- Lorsque la valeur transmise par ADC4 à ADC6 atteint 48, soit 110, la sortie Ac revient à son état initial. La mémoire d'image 1 reçoit de nouveau les adresses caractère à partir du moment où le compteur de colonnes 3 est réinitialisé.
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7913240 | 1979-05-23 | ||
FR7913240A FR2463453A1 (fr) | 1979-05-23 | 1979-05-23 | Procede et dispositif pour l'adressage d'une memoire d'image dans un systeme de teletexte |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0020244A2 true EP0020244A2 (fr) | 1980-12-10 |
EP0020244A3 EP0020244A3 (en) | 1981-02-11 |
EP0020244B1 EP0020244B1 (fr) | 1983-05-04 |
Family
ID=9225830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP80400711A Expired EP0020244B1 (fr) | 1979-05-23 | 1980-05-21 | Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte |
Country Status (8)
Country | Link |
---|---|
US (1) | US4315257A (fr) |
EP (1) | EP0020244B1 (fr) |
JP (1) | JPS55161485A (fr) |
CA (1) | CA1162293A (fr) |
DE (1) | DE3062949D1 (fr) |
ES (1) | ES491634A0 (fr) |
FR (1) | FR2463453A1 (fr) |
SU (1) | SU1048996A3 (fr) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4388645A (en) * | 1981-04-13 | 1983-06-14 | Zenith Radio Corporation | Teletext communication system with timed multipage local memory |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
HU180133B (en) * | 1980-05-07 | 1983-02-28 | Szamitastech Koord | Equipment for displaying and storing tv picture information by means of useiof a computer access memory |
JPS5836089A (ja) * | 1981-08-27 | 1983-03-02 | Sony Corp | 画像表示装置 |
US4740912A (en) * | 1982-08-02 | 1988-04-26 | Whitaker Ranald O | Quinews-electronic replacement for the newspaper |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659283A (en) * | 1969-05-09 | 1972-04-25 | Applied Digital Data Syst | Variable size character raster display |
US3794970A (en) * | 1972-11-24 | 1974-02-26 | Ibm | Storage access apparatus |
US3955189A (en) * | 1974-07-24 | 1976-05-04 | Lear Siegler | Data display terminal having data storage and transfer apparatus employing matrix notation addressing |
FR2344927A1 (fr) * | 1976-03-15 | 1977-10-14 | Sperry Rand Corp | Decodeur d'adresse memoire |
FR2367318A1 (fr) * | 1976-10-08 | 1978-05-05 | Data General Corp | Dispositif de compression de bits de donnees |
GB1515309A (en) * | 1975-09-25 | 1978-06-21 | Mullard Ltd | Character display |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3911418A (en) * | 1969-10-08 | 1975-10-07 | Matsushita Electric Ind Co Ltd | Method and apparatus for independent color control of alphanumeric display and background therefor |
US3685038A (en) * | 1970-03-23 | 1972-08-15 | Viatron Computer Systems Corp | Video data color display system |
JPS50120922A (fr) * | 1974-03-11 | 1975-09-22 | ||
JPS51101424A (en) * | 1975-03-04 | 1976-09-07 | Hitachi Ltd | Deisupureisochino seigyohoshiki |
US4190835A (en) * | 1976-09-22 | 1980-02-26 | U.S. Philips Corporation | Editing display system with dual cursors |
JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
-
1979
- 1979-05-23 FR FR7913240A patent/FR2463453A1/fr active Granted
-
1980
- 1980-05-20 ES ES491634A patent/ES491634A0/es active Granted
- 1980-05-21 DE DE8080400711T patent/DE3062949D1/de not_active Expired
- 1980-05-21 EP EP80400711A patent/EP0020244B1/fr not_active Expired
- 1980-05-22 US US06/152,497 patent/US4315257A/en not_active Expired - Lifetime
- 1980-05-22 SU SU802929204A patent/SU1048996A3/ru active
- 1980-05-22 CA CA000352524A patent/CA1162293A/fr not_active Expired
- 1980-05-23 JP JP6797380A patent/JPS55161485A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659283A (en) * | 1969-05-09 | 1972-04-25 | Applied Digital Data Syst | Variable size character raster display |
US3794970A (en) * | 1972-11-24 | 1974-02-26 | Ibm | Storage access apparatus |
US3955189A (en) * | 1974-07-24 | 1976-05-04 | Lear Siegler | Data display terminal having data storage and transfer apparatus employing matrix notation addressing |
GB1515309A (en) * | 1975-09-25 | 1978-06-21 | Mullard Ltd | Character display |
FR2344927A1 (fr) * | 1976-03-15 | 1977-10-14 | Sperry Rand Corp | Decodeur d'adresse memoire |
FR2367318A1 (fr) * | 1976-10-08 | 1978-05-05 | Data General Corp | Dispositif de compression de bits de donnees |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4388645A (en) * | 1981-04-13 | 1983-06-14 | Zenith Radio Corporation | Teletext communication system with timed multipage local memory |
Also Published As
Publication number | Publication date |
---|---|
FR2463453B1 (fr) | 1985-02-15 |
DE3062949D1 (en) | 1983-06-09 |
SU1048996A3 (ru) | 1983-10-15 |
FR2463453A1 (fr) | 1981-02-20 |
CA1162293A (fr) | 1984-02-14 |
EP0020244A3 (en) | 1981-02-11 |
ES8104597A1 (es) | 1981-04-01 |
US4315257A (en) | 1982-02-09 |
JPS55161485A (en) | 1980-12-16 |
ES491634A0 (es) | 1981-04-01 |
EP0020244B1 (fr) | 1983-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0426923B1 (fr) | Procédé d'embrouillage et de désembrouillage de signaux vidéo composites et dispositif de mise en oeuvre | |
US5208671A (en) | Teletext decoder arrangement | |
WO2000077555A1 (fr) | Procede et dispositif destines a l'utilisation de faisceaux optiques non coherents pour la transmission d'images | |
FR2565748A1 (fr) | Procede de diffusion et reception de donnees numeriques par le reseau de television | |
FR2680890A1 (fr) | Antememoire configurable et systeme de traitement d'images contenant une telle antememoire. | |
FR2566949A1 (fr) | Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point | |
EP0020244B1 (fr) | Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte | |
KR880014478A (ko) | 컴퓨터 비디오 디멀티플렉서 | |
EP0202166A1 (fr) | Circuit de mémoire d'image virtuelle permettant le multifenêtrage | |
CA2198893A1 (fr) | Transmission d'images graphiques | |
TW330273B (en) | The image-processing device and method for mapping image memory | |
FR2618282A1 (fr) | Procedes et appareils d'emmagasinage de signaux video numeriques. | |
KR880001150A (ko) | 비데오 신호발생용 장치 | |
FR2492618A1 (fr) | Appareil d'affichage d'informations en couleurs | |
FR2491651A1 (fr) | Ensemble a memoire pour le transfert de donnees vers un dispositif de visualisation a tube a rayon cathodique | |
EP0487400A1 (fr) | Architecture de terminal et circuit de gestion | |
FR2666165A1 (fr) | Procede de presentation d'images sur un ecran matriciel et systeme pour la mise en óoeuvre du procede. | |
JPS5776977A (en) | Peproducing device for halftone picture | |
CN1194077A (zh) | 并行模式的屏幕显示系统 | |
EP1120977A1 (fr) | Décodeur MPEG d'images de séquences multiples | |
EP0493180B1 (fr) | Procédé de synchronisation de fonctions de commande avec des signaux vidéo dans un récepteur de télévision et dispositif de mise en oeuvre | |
FR2463555A1 (fr) | Dispositif d'affichage permanent d'information graphique sur un ecran de television et de transmission simultanee sur ligne telephonique | |
EP0391755A2 (fr) | Système de visualisation d'images | |
EP0020927B1 (fr) | Système d'affichage à balayage par trames et sous-trames | |
JPS6156919B2 (fr) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT NL SE |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT NL SE |
|
17P | Request for examination filed |
Effective date: 19810331 |
|
ITF | It: translation for a ep patent filed |
Owner name: CALVANI SALVI E VERONELLI S.R.L. |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT LI NL SE |
|
REF | Corresponds to: |
Ref document number: 3062949 Country of ref document: DE Date of ref document: 19830609 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 19840530 Year of fee payment: 5 |
|
26N | No opposition filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: CH Payment date: 19840606 Year of fee payment: 5 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: SE Payment date: 19840630 Year of fee payment: 5 Ref country code: BE Payment date: 19840630 Year of fee payment: 5 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: NL Payment date: 19870531 Year of fee payment: 8 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Effective date: 19880521 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Effective date: 19880522 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LI Effective date: 19880531 Ref country code: CH Effective date: 19880531 |
|
BERE | Be: lapsed |
Owner name: CIE CONTINENTALE DE SIGNALISATION Effective date: 19880531 Owner name: ETS PUBLIC TELEDIFFUSION DE FRANCE Effective date: 19880531 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Effective date: 19881201 |
|
NLV4 | Nl: lapsed or anulled due to non-payment of the annual fee | ||
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Effective date: 19890201 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: BE Effective date: 19890531 |
|
EUG | Se: european patent has lapsed |
Ref document number: 80400711.0 Effective date: 19890510 |