EP0020244B1 - Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte - Google Patents
Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte Download PDFInfo
- Publication number
- EP0020244B1 EP0020244B1 EP80400711A EP80400711A EP0020244B1 EP 0020244 B1 EP0020244 B1 EP 0020244B1 EP 80400711 A EP80400711 A EP 80400711A EP 80400711 A EP80400711 A EP 80400711A EP 0020244 B1 EP0020244 B1 EP 0020244B1
- Authority
- EP
- European Patent Office
- Prior art keywords
- ebs
- row
- memory
- adr1
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
Definitions
- the invention also relates to a device for addressing an image memory, comprising a counter delivering a sequence of 5 binary elements (ebs) in parallel ADR1 to ADR5 to provide the addresses stored, a counter delivering a sequence of 6 ebs in parallel ADC1 to ADC6 to provide the column addresses, and a transcoding circuit which corresponds to a pair of a row address between 0 and 24 and a column address between 0 and 39 a character address between 0 and 999, which is transmitted to the memory in the form of a sequence of 10 ebs in parallel A o to A 9 , characterized in that the transcoding circuit transmits to the image memory the address row ADR1 to ADR5 unchanged when it receives a column address worth at least 40.
- ebs binary elements
- the transmission of the addresses stored with a column address of at least 40 provides the read addresses for the positions 1000 to 1023 remaining available in the image memory.
- the transcoding circuit comprises a transcoding memory to which are applied the ebs ADR1 to ADR5 transmitting the row address and the three ebs ADC4 to ADC6 of high weight, the three ebs ADC1 to ADC3 being transmitted directly at 1 has image memory.
- a page is formed of 25 rows of 40 characters and therefore includes 1000 characters.
- the addressing device comprises a row counter 2 capable of delivering 5 binary elements ADR1 to ADR5 in parallel representing the numbers 0 to 31 and a column counter 3 which can deliver 6 binary elements ADC1 to ADC6 representing the numbers 0 to 63.
- the column counter 3 is incremented by a clock 10 defining the character time interval, equal to 10 image points in the ANTIOPE system, ie approximately 1 ⁇ s, and it is reset at each line synchronization top TLG, ie every 64 ⁇ s.
Description
- L'invention concerne un procédé et un dispositif pour délivrer les adresses de lecture d'une mémoire d'image pour récepteur de télétexte.
- On connaît par la demande de brevet français 2363949 un système pour l'affichage de données sur l'écran d'un récepteur de télévision, ou système de télétexte. Dans ce système, les données sont diffusées par une station émettrice sous la forme de voies multiplexées dans le temps, et chaque voie ou magazine se compose de paquets de données et est découpée en pages. L'usager, après avoir sélectionné un magazine, choisit une page et les données correspondantes sont inscrites dans une mémoire d'image et sont lues dans un générateur de caractères en vue de l'affichage des caractères correspondants sur l'écran du récepteur de télévision.
- Selon la spécification ANTIOPE, chaque page est organisée en 25 rangées horizontales de 40 caractères, chaque rangée occupant 10 lignes de télévision. La mémoire d'image doit donc avoir une capacité de 25x40=1000 données de caractère.
- Mais on sait que, en pratique, les capacités de mémoire sont toujours des puissances de 2. Dès lors, la capacité réelle de la mémoire d'image sera 1024 données, ce qui laisse 24 positions disponibles.
- L'invention vise à utiliser d'une manière optimale la capacité de la mémoire d'image.
- L'invention tire parti du fait que la première rangée est une rangée de service dont l'affichage sur l'écran du récepteur de télévision est réalisé toujours de la même façon, avec des caractères simple hauteur, alors que pour les autres rangées, il faut prévoir la possibilité de modifier le mode d'affichage, par exemple en doublant la hauteur des caractères, en masquant les caractères, etc. Dans ces conditions l'invention, telle que définie dans la revendication 1, que les 24 positions disponibles en mémoire sont affectées respectivement aux 24 rangées autres que la première pour la lecture de données communes à tous les caractères de la rangée considérée.
- Les données en question peuvent être l'indication que la rangée ne contient que des caractères double hauteur, ou l'indication que l'on se trouve dans une rangée supérieure ou dans une rangée inférieure, compte tenu de la possibilité de produire des caractères double hauteur qui occupent par conséquent deux rangées consécutives. Ces données seront adressées au générateur de caractères pour lui permettre de définir un alignement de carac- tèrés approprié.
- Il peut s'agir également de l'indication qu'il faut masquer les caractères d'une rangée.
- L'invention a également pour objet un dispositif pour l'adressage d'une mémoire d'image, comprenant un compteur délivrant une séquence de 5 éléments binaires (ebs) en parallèle ADR1 à ADR5 pour fournir les adresses rangée, un compteur délivrant une séquence de 6 ebs en parallèle ADC1 à ADC6 pour fournir les adresses colonne, et un circuit de transcodage qui fait correspondre à un couple d'une adresse rangée comprise entre 0 et 24 et d'une adresse colonne entre 0 et 39 une adresse caractère comprise entre 0 et 999, qui est transmise à la mémoire sous la forme d'une séquence de 10 ebs en parallèle Ao à A9, caractérisé par le fait que le circuit de transcodage transmet à la mémoire d'image l'adresse rangée ADR1 à ADR5 inchangée lorsqu'il reçoit une adresse colonne valant au moins 40.
- La transmission des adresses rangée avec une adresse colonne d'au moins 40 fournit les adresses de lecture pour les positions 1000 à 1023 restant disponibles dans la mémoire d'image.
- Dans une forme de réalisation avantageuse, le circuit de transcodage comprend une mémoire de transcodage à laquelle sont appliqués les ebs ADR1 à ADR5 transmettant l'adresse rangée et les trois ebs ADC4 à ADC6 de poids élevé, les trois ebs ADC1 à ADC3 étant transmis directement à 1 a mémoire d'image.
- On utilise ici le fait que les adresses des derniers caractères de chaque rangée sont toujours exprimées par un. nombre 8k + 7 puisque les premiers caractères sont numérotés 0, 40, 80, etc. On peut dès lors transmettre les 3 ebs de poids faible sans les soumettre au transcodage. On peut ainsi utiliser une mémoire de capacité réduite, puisqu'il suffit d'une capacité de 356 x 7 ebs au lieu de 2048 x 10 ebs.
- De préférence, les trois ebs ADC1 à ADC3 sont appliqués à un commutateur qui reçoit également les trois ebs ADR1 à ADR3 de poids faible, le commutateur étant commandé par un signal émis par la mémoire de transcodage, le commutateur transmettant les ADC1 à ADC3 lorsque les ebs ADC4 à ADC6 appliqués à la mémoire de transcodage représentent une valeur inférieure à 40 et transmettant les ADR1 + ADR3 dans le cas contraire, la mémoire de transcodage transmettant alors les ebs ADR4 et ADR5 sans modification. ,
- L'invention sera bien comprise à la lecture de la description ci-après, pour la compréhension de laquelle on se reportera au dessin annexé qui représente le dispositif d'adressage selon l'invention.
- Le dispositif d'adressage représenté sert à fournir les adresses de lecture d'une mémoire d'image 1 pouvant contenir les données de caractère nécessaire à la composition d'une page de télétexte, les caractères étant produits par un générateur de caractères non représenté ici.
- Dans le système ANTIOPE, une page est formée de 25 rangées de 40 caractères et comprend donc 1000 caractères.
- La mémoire 1 est une mémoire vive d'une capacité effective de 1024 × 20 ebs. Sur les 1024 positions, 1000 sont occupées par les données de caractères, et donc 24 positions restent disponibles.
- La première rangée est une rangée de service dont l'affichage sur l'écran du récepteur de télévision est réalisé toujours de la même façon, avec des caractères simple hauteur, alors que pour les autres rangées, il faut prévoir la possibilité de modifier le mode d'affichage, par exemple en doublant la hauteur des caractères, en masquant les caractères, etc. L'invention prévoit d'affecter les 24 positions disponibles en mémoire chacune à une rangée autre que la première rangée, les données inscrites en ces positions constituant des mots de commande qui s'appliquent à tous les caractères d'une rangée.
- Le dispositif décrit ci-après permet d'adresser les 24 posititions disponibles en les affectant chacune à une rangée.
- Le dispositif d'adressage comprend un compteur de rangées 2 capable de délivrer en parallèle 5 éléments binaires ADR1 à ADR5 représentant les nombres 0 à 31 et un compteur de colonnes 3 qui peut délivrer 6 éléments binaires ADC1 à ADC6 représentant les nombres 0 à 63. Le compteur de colonnes 3 est incrémenté par une horloge 10 définissant l'intervalle de temps de caractère, égal à 10 points d'image dans le système ANTIOPE, soit environ 1 µs, et il est réinitialisé à chaque top de synchronisation ligne TLG, soit toutes les 64 µs.
- Le compteur de rangées 4 est incrémenté toutes les 10 lignes par le compteur de lignes 11 qui reçoit les tops lignes TLG. Il est réinitialisé par le top trame TTR qui réinitialise également le compteur de lignes 11.
- L'ensemble des compteurs 2 et 3 pourrait donc fournir 32x64=2048 adresses de lecture. Comme seulement 1024 adresses de lecture sont nécessaires, il est prévu un circuit de transcodage composé d'une mémoire de transcodage 4 du type PROM et un commutateur 5 à trois voies, commercialisé sous le nom de multiplexeur.
- La mémoire de transcodage 4 reçoit les adresses de rangée portées par les fils ADR1 à ADR5 et les éléments binaires d'adresse de colonne ADC4 à ADC6 qui ont le poids le plus élevé, tandis que les éléments binaires ADC1 à ADC3 de poids faible sont appliqués au commutateur 5 et sont transmis sans transcodage à la mémoire d'image 1 sur les fils Ao, Ai, A2.
- La mémoire de transcodage 4 fait correspondre à un couple de valeurs portées par les fils ADC4 à ADC6 et ADR1 + ADR5 une valeur portée par les 7 fils A3 + A9 reliés à la mémoire d'image, et l'ensemble des fils Ao + A9 porte une adresse de lecture comprise entre 0 et 999, ce qui permet l'adressage des 1000 données de caractère.
- A titre d'exemple, si l'adresse de colonne est 15 et l'adresse de rangée est 8, l'adresse de lecture fournie à la mémoire d'image sera 40 × 8 + 15 =335.
- La possibilité de transmettre sans transéôdagé les trois éléments binaires ADC1 à ADC3 de poids faible tient au fait que la dernière adresse colonne de chaque rangée est toujours exprimée par un nombre 8k+7, puisque le nombre de caractères d'une rangée est 40, donc un multiple de8.
- Ceci réduit la capacité de mémoire nécessaire pour le transcodage à 256 × 7 ebs, au lieu de 2048 x 10 ebs si l'adresse colonne était appliquée . dans sa totalité à la mémoire 4.
- D'autre part, les 3 ebs d'adresse rangée de poids faible ADR1 à ADR3 sont également appliqués au commutateur 5, et celui-ci les transmet sans modification à la mémoire d'image dans l'une de ses deux positions de fonctionnement, l'autre position correspondant à la transmission des ebs d'adresse colonne ADC1 + ADC3.
- Le commutateur 5 est commandé par le niveau du signal présent sur une 8ème sortie Ac de la mémoire de transcodage 4.
- Aussi longtemps que la valeur transmise par les fils ADC4 à ADC6 à la mémoire de transcodage 4 est inférieure à 40, le commutateur 5 trasmet les ebs ADC1 à ADC3. Cette phase est celle où la mémoire d'image reçoit les 1000 adresses permettant la lecture des données de caractères.
- Lorsque la valeur transmise par ADC4 à ADC6 atteint 40, ce qui correspond à 1 pour ADC6, 0 pour ADC5 et 1 pour ADC4, la sortie Ac change d'étant et le commutateur 5 transmet ies ebs d'adresse rangée ADR1 à ADR3. En même temps, la mémoire 4, du fait de sa programmation, transmet sans les modifier les: ebs d'adresse rangée ADR4 et ADR5.
- La mémoire d'image 1 reçoit alors l'adresse rangée dans sa totalité, ce qui permet la lecture de l'une des 24 positions non affectées aux données de caractère.
- Lorsque la valeur transmise par ADC4 à ADC6 atteint 48, soit 110, la sortie Ac revient à son état initial. La mémoire d'image 1 reçoit de nouveau les adresses caractère à partir du moment où le compteur de colonnes 3 est réinitialisé.
Claims (4)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7913240 | 1979-05-23 | ||
FR7913240A FR2463453A1 (fr) | 1979-05-23 | 1979-05-23 | Procede et dispositif pour l'adressage d'une memoire d'image dans un systeme de teletexte |
Publications (3)
Publication Number | Publication Date |
---|---|
EP0020244A2 EP0020244A2 (fr) | 1980-12-10 |
EP0020244A3 EP0020244A3 (en) | 1981-02-11 |
EP0020244B1 true EP0020244B1 (fr) | 1983-05-04 |
Family
ID=9225830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP80400711A Expired EP0020244B1 (fr) | 1979-05-23 | 1980-05-21 | Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte |
Country Status (8)
Country | Link |
---|---|
US (1) | US4315257A (fr) |
EP (1) | EP0020244B1 (fr) |
JP (1) | JPS55161485A (fr) |
CA (1) | CA1162293A (fr) |
DE (1) | DE3062949D1 (fr) |
ES (1) | ES8104597A1 (fr) |
FR (1) | FR2463453A1 (fr) |
SU (1) | SU1048996A3 (fr) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
HU180133B (en) * | 1980-05-07 | 1983-02-28 | Szamitastech Koord | Equipment for displaying and storing tv picture information by means of useiof a computer access memory |
US4388645A (en) * | 1981-04-13 | 1983-06-14 | Zenith Radio Corporation | Teletext communication system with timed multipage local memory |
JPS5836089A (ja) * | 1981-08-27 | 1983-03-02 | Sony Corp | 画像表示装置 |
US4740912A (en) * | 1982-08-02 | 1988-04-26 | Whitaker Ranald O | Quinews-electronic replacement for the newspaper |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659283A (en) * | 1969-05-09 | 1972-04-25 | Applied Digital Data Syst | Variable size character raster display |
US3911418A (en) * | 1969-10-08 | 1975-10-07 | Matsushita Electric Ind Co Ltd | Method and apparatus for independent color control of alphanumeric display and background therefor |
US3685038A (en) * | 1970-03-23 | 1972-08-15 | Viatron Computer Systems Corp | Video data color display system |
US3794970A (en) * | 1972-11-24 | 1974-02-26 | Ibm | Storage access apparatus |
JPS50120922A (fr) * | 1974-03-11 | 1975-09-22 | ||
US3955189A (en) * | 1974-07-24 | 1976-05-04 | Lear Siegler | Data display terminal having data storage and transfer apparatus employing matrix notation addressing |
JPS51101424A (en) * | 1975-03-04 | 1976-09-07 | Hitachi Ltd | Deisupureisochino seigyohoshiki |
GB1515309A (en) * | 1975-09-25 | 1978-06-21 | Mullard Ltd | Character display |
IT1084020B (it) * | 1976-03-15 | 1985-05-25 | Sperry Rand Corp | Decodificatore degli indirizzi di una memoria |
US4190835A (en) * | 1976-09-22 | 1980-02-26 | U.S. Philips Corporation | Editing display system with dual cursors |
US4117470A (en) * | 1976-10-08 | 1978-09-26 | Data General Corporation | Data bit compression system |
JPS5399826A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Controller for data display |
-
1979
- 1979-05-23 FR FR7913240A patent/FR2463453A1/fr active Granted
-
1980
- 1980-05-20 ES ES491634A patent/ES8104597A1/es not_active Expired
- 1980-05-21 DE DE8080400711T patent/DE3062949D1/de not_active Expired
- 1980-05-21 EP EP80400711A patent/EP0020244B1/fr not_active Expired
- 1980-05-22 CA CA000352524A patent/CA1162293A/fr not_active Expired
- 1980-05-22 SU SU802929204A patent/SU1048996A3/ru active
- 1980-05-22 US US06/152,497 patent/US4315257A/en not_active Expired - Lifetime
- 1980-05-23 JP JP6797380A patent/JPS55161485A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US4315257A (en) | 1982-02-09 |
ES491634A0 (es) | 1981-04-01 |
EP0020244A3 (en) | 1981-02-11 |
ES8104597A1 (es) | 1981-04-01 |
FR2463453A1 (fr) | 1981-02-20 |
EP0020244A2 (fr) | 1980-12-10 |
DE3062949D1 (en) | 1983-06-09 |
JPS55161485A (en) | 1980-12-16 |
SU1048996A3 (ru) | 1983-10-15 |
CA1162293A (fr) | 1984-02-14 |
FR2463453B1 (fr) | 1985-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0112832B1 (fr) | Système numérique de visualisation | |
EP0488454B1 (fr) | Dispositif décodeur de télétexte | |
CN1164079C (zh) | 具有屏上显示旋转功能的视频显示装置 | |
US4682161A (en) | Variable size character display without loss of obscured character positions | |
US4922238A (en) | Method and system for smooth scrolling of a displayed image on a display screen | |
CA2275720A1 (fr) | Guide electronique des programmes (epg) assorti d'insertions publicitaires | |
FR2544898A1 (fr) | Dispositif d'affichage video sur ecran d'affichage par balayage d'une trame ligne par ligne et point par point | |
US4581721A (en) | Memory apparatus with random and sequential addressing | |
EP0965911A3 (fr) | Générateur d'adresse, entrelaceur, désentrelaceur et unité de transmission | |
EP0020244B1 (fr) | Procédé et dispositif pour l'adressage d'une mémoire d'image dans un système de télétexte | |
FR2566949A1 (fr) | Systeme d'affichage d'images video sur un ecran a balayage ligne par ligne et point par point | |
FR2680890A1 (fr) | Antememoire configurable et systeme de traitement d'images contenant une telle antememoire. | |
KR880014478A (ko) | 컴퓨터 비디오 디멀티플렉서 | |
JPS644191B2 (fr) | ||
JP2916504B2 (ja) | テレテキストデコーダ | |
CA2198893A1 (fr) | Transmission d'images graphiques | |
EP0513805A2 (fr) | Méthode et dispositif pour commander les demandes d'accès à la mémoire de police de caractères dans un système de commande d'affichage | |
EP0966150A3 (fr) | Appareil et procédé de traitement d'image et support d'enregistrement | |
EP0487400B1 (fr) | Architecture de terminal et circuit de gestion | |
FR2492618A1 (fr) | Appareil d'affichage d'informations en couleurs | |
EP0111946A2 (fr) | Systèmes d'affichage de données | |
CN1108053C (zh) | 并行模式的屏幕显示系统 | |
GB2187614A (en) | Teletext systems | |
FR2496369A1 (fr) | Procede et dispositif pour la visualisation de messages composes de pages sur un dispositif d'affichage a trame balayee tel qu'un ecran d'un tube a rayons cathodiques | |
JPS57111190A (en) | Character broadcast receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT NL SE |
|
PUAL | Search report despatched |
Free format text: ORIGINAL CODE: 0009013 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT NL SE |
|
17P | Request for examination filed |
Effective date: 19810331 |
|
ITF | It: translation for a ep patent filed |
Owner name: CALVANI SALVI E VERONELLI S.R.L. |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Designated state(s): BE CH DE GB IT LI NL SE |
|
REF | Corresponds to: |
Ref document number: 3062949 Country of ref document: DE Date of ref document: 19830609 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 19840530 Year of fee payment: 5 |
|
26N | No opposition filed | ||
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: CH Payment date: 19840606 Year of fee payment: 5 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: SE Payment date: 19840630 Year of fee payment: 5 Ref country code: BE Payment date: 19840630 Year of fee payment: 5 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: NL Payment date: 19870531 Year of fee payment: 8 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: GB Effective date: 19880521 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Effective date: 19880522 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LI Effective date: 19880531 Ref country code: CH Effective date: 19880531 |
|
BERE | Be: lapsed |
Owner name: CIE CONTINENTALE DE SIGNALISATION Effective date: 19880531 Owner name: ETS PUBLIC TELEDIFFUSION DE FRANCE Effective date: 19880531 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Effective date: 19881201 |
|
NLV4 | Nl: lapsed or anulled due to non-payment of the annual fee | ||
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee | ||
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Effective date: 19890201 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: BE Effective date: 19890531 |
|
EUG | Se: european patent has lapsed |
Ref document number: 80400711.0 Effective date: 19890510 |