EP0782767A1 - Semiconductor structures with advantageous high-frequency properties and process for producing them - Google Patents

Semiconductor structures with advantageous high-frequency properties and process for producing them

Info

Publication number
EP0782767A1
EP0782767A1 EP95934077A EP95934077A EP0782767A1 EP 0782767 A1 EP0782767 A1 EP 0782767A1 EP 95934077 A EP95934077 A EP 95934077A EP 95934077 A EP95934077 A EP 95934077A EP 0782767 A1 EP0782767 A1 EP 0782767A1
Authority
EP
European Patent Office
Prior art keywords
layer
highly conductive
semiconductor
semiconductor wafer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP95934077A
Other languages
German (de)
French (fr)
Inventor
Andreas Plettner
Karl Haberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of EP0782767A1 publication Critical patent/EP0782767A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to semiconductor structures with advantageous high-frequency properties and methods for producing such semiconductor structures.
  • Each electrical signal line influences its immediate surroundings through the electromagnetic field lines emanating from it, which spread out according to the prevailing potential relationships.
  • Another proposal provides for the production of a so-called local "ground plane", which is achieved using a multi-layer metallization process (cf. DS Gardner, QT Vu, PJ van Wijnen, TJ Maloney, DB Fräser, IEDM 93 Processings, pages 251 -254, 1993).
  • ground plane is a metallic layer that runs at a small distance from the semiconductor surface and is connected to ground potential. This metal layer essentially determines the capacitive and inductive coatings for the conductor tracks above them and thus their shaft resistances, so that capacitive and inductive influences by active elements or conductor tracks located in the respective closer surroundings are ver ⁇ are negligible.
  • the present invention is based on the object of specifying semiconductor structures with improved properties at high frequencies and methods for the simple production of such structures.
  • a semiconductor structure which has a buried, highly conductive layer which can be connected to a predetermined potential, preferably ground potential.
  • This buried, highly conductive layer which is intended to serve as a "ground plane" improves the signal transmission properties in the semiconductor structure of integrated components or conductors. tracks improved. In particular, this results in a considerable reduction in the parasitic effects at high frequencies.
  • the inductive and capacitive coatings of integrated lines or components are essentially determined by the highly conductive layer, so that each integrated element (conductor track or component) has approximately a constant characteristic impedance. This enables improved synchronicity between the signals which pass through the individual components or conductor tracks.
  • the highly conductive layer also reduces the inductive coating by orders of magnitude, which leads to a reduction in the transit time of the signals. The wave resistance is reduced to the same extent.
  • Another aspect of the present invention extends this idea to so-called 3D structures, i.e. on structures in which several active layers are arranged one above the other.
  • 3D structures i.e. on structures in which several active layers are arranged one above the other.
  • the method for producing such a highly conductive, buried layer according to claim 1 has the advantage that it is very simple to carry out and in particular can be carried out using technologically already sophisticated method steps.
  • FIG. 2 shows an illustration to clarify the method steps in a preferred embodiment which is based on the method according to FIG. 1;
  • FIG. 3 shows an illustration to illustrate a further method variant, based on the method as was explained with reference to FIG. 1;
  • FIG. 4 shows an illustration to illustrate a further method variant, based on the method as was explained with reference to FIG. 1;
  • Fig. 5 is a schematic diagram for explaining another aspect of the present invention.
  • FIG. 6 shows a schematic illustration of a preferred embodiment of a semiconductor structure according to the invention.
  • One aspect of the present invention is to provide methods with which a highly conductive “buried” layer in a semiconductor structure can generally be achieved in a simple manner.
  • FIG. 1 illustrates the elementary method steps which, in accordance with this partial aspect of the present invention, serve to produce the “buried” highly conductive layer.
  • a first semiconductor substrate 1 is shown, into which active components and / or conductor tracks are integrated or applied following the method to be described or at the beginning of the method.
  • the corresponding active elements 2 and conductor tracks 3 have already been drawn in by way of example in FIG. 1. In this embodiment it is therefore assumed that the active layer is suitable for the Integration of the active elements and conductor tracks in the semiconductor substrate 1 is located.
  • the conductor tracks are preferably isolated from the semiconductor substrate by an oxide layer.
  • Another semiconductor substrate 4 is provided with a highly conductive layer 5.
  • This layer can consist of metal corresponding to the "buried" layers already known in the prior art, or it can be a highly doped semiconductor layer.
  • the highly conductive layer 5 can be applied to the semiconductor substrate 4 in various ways, for example by ion implantation or metallization processes, as will be explained in more detail below.
  • this insulation layer 6 or 7 is applied to both the back of the semiconductor substrate 1 and to the highly conductive layer 5, which is applied to the second semiconductor substrate 4.
  • this insulation layer can be an oxidation layer, ie an SiO 2 layer.
  • the two semiconductor substrates are connected to one another via the insulation layers, which can be achieved, for example, by gluing or a tempering process, the known SFB (silicon fusion bonding) technology preferably being used in the case of silicon substrates.
  • SFB silicon fusion bonding
  • the substrate is removed so far (by grinding, etching, etc.) until an active layer of suitable thickness is obtained, into or onto which subsequently the components or conductor tracks can be integrated.
  • the highly conductive layer is preferably placed at a reference potential, where this is preferably the ground potential.
  • the semiconductor layer in which the active elements are implemented is preferably very thin, for example in the range from 0.1 to 2 ⁇ m. Technologically, this can preferably be achieved by a suitable back-thinning process.
  • the highly conductive layer has a thickness of less than 2 ⁇ m, preferably 0.5 ⁇ m.
  • the thickness of the insulation layer is preferably 0.1-2 ⁇ m.
  • the semiconductor substrates 1 and 4 shown in FIG. 1 can be wafers which were produced using known methods which have been tried and tested in mass production and are therefore available at low cost for commercial applications.
  • FIG. 2 A preferred variant of the general embodiment of the method described with reference to FIG. 1 is shown in FIG. 2.
  • BESOI Back Etched Silicon On Insulator
  • SIMOX separation by implanted oxygen
  • An SiO 2 layer 22 has additionally been applied to this BESOI wafer by means of conventional methods.
  • the active layer of the BESOI wafer is the silicon layer 23, which has a corresponding purity and planarity.
  • Layer 24 is the insulation layer provided in accordance with general SOI technology, which in this case preferably consists of an SiO 2 layer.
  • the Si substrate 25 forms the base substrate of the wafer.
  • a further wafer 26 is shown spatially separated therefrom, which has an n-doped Si substrate 27, to which or in which a highly conductive layer 28 is applied, which in the present case is an n "* - doped layer.
  • a highly conductive layer 28 which in the present case is an n "* - doped layer.
  • Si0 2 layer 29 which acts as an insulation layer.
  • the two wafers 21 and 26 are then preferably connected by means of the SFB (Silicon Fusion Bonding) technology, as a result of which a strong covalent bond is achieved between the oxide layers.
  • SFB Silicon Fusion Bonding
  • the active Si layer 23 still has to be exposed.
  • This can be achieved by means of known methods, such as, for example, so-called selective etching methods, which are based on the use of etching agents which attack the Si substrate 25 and the SiO 2 layer 24 more than the active layer 23.
  • selective etching methods which are based on the use of etching agents which attack the Si substrate 25 and the SiO 2 layer 24 more than the active layer 23.
  • mechanical methods are also possible for removing the layers 25 and 24, such as suitable polishing methods.
  • a commercially available BESOI wafer is used which, with its actual "upper” side, after it has been oxidized in an oxidation process, with a further wafer, which has the carries a highly conductive layer, is "bonded".
  • planarity problems can be largely eliminated.
  • FIG. 3 shows a further preferred embodiment, in which two separate wafers 31 and 32 are again shown.
  • the wafer 31 corresponds to the wafer 21 in FIG. 2, so that the corresponding manufacturing steps need not be mentioned again.
  • the use of a BESOI wafer is again only a preferred embodiment and that this wafer can also be formed by a general semiconductor structure with a corresponding insulation layer 6, as shown in FIG. 1.
  • the further wafer 32 (again in the present case preferably formed by an Si substrate) has a metal layer 33 as a conductive layer, this layer not being applied continuously but in a lattice-shaped manner (lattice-shaped means here generally a layer interspersed with openings).
  • W, Ti or TiSi can preferably be used as the metal.
  • the reason that the metal layer 33 is not continuous is that the bonding process between the two wafers can be difficult when using metal for the highly conductive layer, so that it can be particularly advantageous for industrial production to provide the clearances of the preferably finely designed metal grid 33 with semiconductor material 34, which is oxidized and allows problem-free bonding with the corresponding insulation layer of the first wafer.
  • such a metal grating can be produced by providing the surface of the second wafer 32 with a fine trench network with widths and depths in the ⁇ m range. These trenches are then filled, for example, with tungsten, so that a coherent, fine-meshed, "buried" metal net is formed which essentially closes with the surface. The actual bonding process then takes place on the two silicon or SiO regions of the two wafers. Generally speaking, this technique avoids the bonding of heterogeneous materials.
  • the trench network can be produced, for example, using lithographic processes.
  • the filling with metal can take place by means of a metal coating, which is then polished back to the semiconductor layer, so that the metal is flush with the semiconductor material in a surface-homogeneous manner.
  • a CMP (Chemical Mechanical Polishing) process for example, can be used for the back polishing.
  • the application of the highly conductive layer 33 as a lattice structure is not limited to cases in which metal is used as the highly conductive layer. Even if highly doped semiconductor layers are used for this, the lattice-shaped design can offer advantages for further processing.
  • FIG. 4 again shows a wafer 41 produced using SOI technology, which in particular in turn is a BESOI or can be a SIMOX wafer.
  • An example of this wafer is an integrated structure 42, which may already be present at the beginning of the bonding process with the further wafer 44, or which may be supplied using conventional methods after the method according to the invention.
  • the step of oxidizing is no longer necessary, since this wafer already has an oxidation layer 43, up to which the Si substrate 44 is removed by means of corresponding methods, so that ultimately the thinner wafer 41 is bonded to the wafer 44 .
  • the wafer 44 is shown here as having a highly doped n ++ layer as a highly conductive layer, this highly conductive layer can of course be formed by highly doped polysilicon or metal etc.
  • tungsten is a suitable metal in the case of a metal layer.
  • a TiN layer or a combination of a W layer with a TiN layer is also conceivable, as is the deposition of suicides.
  • the TiN layer can serve as a diffusion barrier against W diffusion both into the oxide and into bulk silicon.
  • the preferred SFB method does not have to be used for bonding, but that any method suitable for this can be used, for example wise also gluing process. This also applies in the same way to the embodiments explained with reference to FIGS. 2 and 3.
  • silicon was only ever mentioned as an example of a semiconductor substrate and that any other semiconductor material familiar to the person skilled in the art can therefore also be used.
  • the specified N doping can always be a P doping and the SiO 2 layers can be formed by other oxide layers or generally by insulation layers.
  • the highly conductive layer can also be achieved by implanting, for example, phosphorus or arsenic into the silicon wafer (or into another base substrate).
  • the concentration of the implantation decreases from the surface of the substrate to the inside of the substrate. Due to the subsequent oxidation, which preferably results in an SiO layer, the implanted phosphorus or arsenic atoms (or corresponding other suitable atoms) are pushed in front of the oxidation front, so that an increase in the charge carrier concentration occurs directly under the finished oxidation layer.
  • the high-dose implantation of the foreign atoms does not have to be particularly demanding, since the concentration increases as a result of the subsequent oxidation process.
  • the present invention relates not only to methods for producing a "ground plane” or buried highly conductive layer, but also to semiconductor structures themselves which have such buried highly conductive layers, specifically regardless of the type of manufacture, how these buried highly conductive layers are produced.
  • a particular aspect of the present invention consists in generally specifying semiconductor structures in which a highly conductive layer is buried in a semiconductor structure by any desired method, with buried ones Layer the advantageous high-frequency properties mentioned above can be achieved.
  • ground planes In contrast to the "ground planes" which are known in the prior art, it is provided according to one aspect of the present invention that such "ground planes" are not applied in isolation over the surface of the semiconductor and thus over the active layer, but rather to integrate highly conductive layer in the base substrate, so that the component manufacturer is given complete freedom of design and, on the other hand, no complex lithography steps associated with an adjustment are required.
  • the semiconductor structure according to this aspect of the present invention can have a structure as described using the above method, wherein this structure cannot be achieved by the corresponding method, but by other methods.
  • the buried layers can also be produced by using epitaxial processes and not, as described above, by joining two semiconductor substrates together. The possibility of the epitaxy procedure is discussed in more detail below.
  • 6 again shows an embodiment for a semiconductor structure, a base substrate 61 made of silicon with a highly conductive layer 62 and an insulation layer (eg SiO 2 ) 63 lying above it being shown.
  • An active semiconductor layer 64, in which components or conductor tracks 65 are integrated, is located above the insulation layer.
  • conductor tracks 66 can also be provided directly on the insulation layer 63.
  • a plurality of active layers are created one above the other in a semiconductor structure.
  • a highly conductive layer can be introduced between two superimposed active layers, which in addition to the general advantages outlined above also has the advantage that interference between the components or interconnects of the different active layers is largely prevented and that moreover the same capacitive and inductive coatings are obtained for each active layer, ie that the electrical behavior of a specific active layer is independent of its position in the 3D structure.
  • the present invention extends to such 3D structures with highly conductive layers, preferably metal layers, between them, regardless of the type of production with which these highly conductive layers are produced, i.e. also on the 3D structure as such.
  • the individual conductive layers are preferably set to the same reference potential, although different reference potentials for the individual highly conductive layers can also be advantageous for certain applications. If one of the methods according to the invention is used for the production of the 3D structure, it is particularly appropriate here to connect a plurality of BESOI wafers or SIMOX wafers arranged one above the other. For each wafer over which another wafer is arranged, the active layer after the integration is coated with an oxide layer, to which the highly conductive layer and then the oxide layer for connection to the next wafer are applied.
  • a wafer 51 which corresponds to the wafer 1 from FIG. 1 and is embodied here as a silicon wafer, is bonded directly to a previously oxidized metal plate 52.
  • the metal plate can be part of a waveguide or some other conductive base plate. Instead of the metal plate 52, other conductive base plates can also be used.
  • This approach of the present invention is based on the idea of placing semiconductor structures and conductor tracks that are applied to semiconductor substrates directly on a common base plate.
  • the active semiconductor layer that is to say preferably the active thin silicon layer shown in FIGS. 2 to 5
  • the active semiconductor layer can also be applied for the active components by means of an epitaxy method.
  • a prerequisite for this is that the lattice constants of the base wafer and the highly conductive coating (the highly conductive layer) as well as the insulator and the silicon useful layer match as closely as possible.
  • a possible combination of these layers could be made from Si, CoSi and CaF, for example.
  • This partial aspect of the present invention makes it possible to avoid, for certain applications, that a second wafer must be used.
  • the highly conductive layer can be used for layer thickness measurement, similar to that described in P 44 20 862.6. However, not only can layers be measured more easily during the production process due to the presence of the highly conductive layer, but also layer thickness measurements on the finished semiconductor substrate are facilitated in later process steps.
  • the highly conductive layer can be used to measure the thickness of the actual wear layer.
  • the highly conductive layer can serve as a mirror for electromagnetic radiation, in particular visible and infrared light, which is used in the known manner for measuring the layer thickness by means of ellipsometry or spectral reflection.
  • the buried layer consists of a ferromagnetic material or generally a material of high permeability, a statement can also be made by means of magnetically safe distance measurement about the remaining useful layer thickness and thus possibly about the layer thickness already achieved during the grinding / etching process in the course of the thinning process. Further details are given in the above-mentioned patent application P 44 40 682.6.
  • a ground plane integrated in this way can also be used advantageously in other components.
  • a "ground plane” can, due to the spatial bundling of the field lines on the individual structures, preferably MOS structures, enable a spatially narrower structure and additionally accelerate the transfer process.
  • a metallic "ground plane” can be created by the reflection of the light, which is then twice the active volume of the individual 15
  • a suitable thickness of the intermediate oxide can at the same time increase the coupling of light through destructive interference.
  • the highly conductive layer or "ground plane” can serve to shield against interference radiation or magnetic fields. Even a 2 ⁇ m thick tungsten layer is an effective shield against ⁇ -particles, which cause "soft errors" in semiconductor memories.
  • a highly conductive layer or "ground plane” made of ferroelectric material (e.g. nickel) or generally made of a material with high magnetic permeability can also shield magnetic fields.

Abstract

A process for producing a semiconductor structure with a highly conductive buried layer with the steps: application of an insulating layer (22) to a first surface of a first semiconductor substrate (23); application of an insulating layer (29) on a surface of a layer (28) of highly conductive material which is physically separate from the first semiconductor substrate; and bonding the two insulation layers.

Description

Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie Verfahren zur Herstellung derartiger HalbleiterstrukturenSemiconductor structures with advantageous high-frequency properties and methods for producing such semiconductor structures
Die vorliegende Erfindung betrifft Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie Verfahren zur Herstellung derartiger Halbleiterstrukturen.The present invention relates to semiconductor structures with advantageous high-frequency properties and methods for producing such semiconductor structures.
Mit zunehmender Arbeitsgeschwindigkeit integrierter Schaltungen - im EntwicklungsStadium sind heute bereits bis zu 2 GHz er¬ reichbar -, werden die Beeinflussungen, die ein aktives Bau¬ element oder eine Leitungsstrecke durch benachbarte aktive Bau¬ elemente oder Leitungen erfährt, zunehmend problematisch. Ins¬ besondere als problematisch treten dabei Übersprecheffekte zwi¬ schen benachbarten Signalleitungen auf sowie Laufzeitunter¬ schiede, die zu Synchronisationsfehlern, Signalverzögerungen etc. führen können.With increasing operating speed of integrated circuits - up to 2 GHz can already be reached in the development stage - the influences which an active component or a line section experiences through adjacent active components or lines become increasingly problematic. Crosstalk effects between adjacent signal lines and runtime differences that can lead to synchronization errors, signal delays, etc. are particularly problematic.
Jede elektrische Signalleitung beeinflußt durch die von ihr ausgehenden elektromagnetischen Feldlinien, die sich entspre¬ chend den vorherrschenden Potentialverhältnissen ausbreiten, ihre nächste Umgebung. Bei dem Entwurf einer integrierten Schaltung ist es daher insbesondere hinsichtlich der Verbin¬ dungsleitungen zwischen aktiven Elementen schwierig, die zu erwartenden Laufzeitverzόgerungen mit einzukalkulieren, da diese Laufzeitverzδgerungen im wesentlichen durch die kapa¬ zitiven und induktiven Beläge der Leitungen bestimmt werden, welche wiederum von den in der Nähe dieser Leitung angeordneten aktiven Elementen sowie Signalleitungen beeinflußt werden.Each electrical signal line influences its immediate surroundings through the electromagnetic field lines emanating from it, which spread out according to the prevailing potential relationships. When designing an integrated circuit, it is therefore difficult, particularly with regard to the connection lines between active elements, to take the expected delay delays into account, since these delay delays are essentially determined by the capacitive and inductive coatings on the lines, which in turn are determined by the in the proximity of this line arranged active elements and signal lines are affected.
Ein Ansatz zur Lösung dieser Probleme besteht darin, koaxiale, das heißt abgeschirmte Leitungen, innerhalb des hochintegrier¬ ten Schaltkreises vorzusehen. Bisherige Lösungen sehen die Fer¬ tigung von Mikro-Koaxial-Leiterbahnen in den Verdrahtungsebenen der integrierten Schaltungen vor, bei denen mittels üblicher Metallisierungstechniken sowie lithographischer Verfahren eine innere Leiterbahn durch einen Isolator gelegt wird und der Iso¬ lator von einer weiteren Metallschicht ummantelt wird, wie dies beispielsweise in M.E. Thomas, I.A. Saadat, S. Segigahama, IEEE-90, "VLSI Multilevel Micro-Coaxial Interconnects for High Speed Devices" beschrieben ist. Der Nachteil bei dieser Lösung besteht in den zusätzlich erforderlichen Maskenschritten und somit in einem hohen Fertigungsaufwand.One approach to solving these problems is to provide coaxial, that is to say shielded, lines within the highly integrated circuit. Previous solutions provide for the production of micro-coaxial conductor tracks in the wiring levels of the integrated circuits, in which an inner conductor track is laid through an insulator using conventional metallization techniques and lithographic methods and the insulator is encased by a further metal layer, such as this for example in ME Thomas, IA Saadat, S. Segigahama, IEEE-90, "VLSI Multilevel Micro-Coaxial Interconnects for High Speed Devices". The disadvantage of this solution lies in the additional mask steps required and thus in a high manufacturing effort.
Ein weiterer Vorschlag sieht die Herstellung einer sogenannten lokalen "ground plane" vor, die mittels eine Mehrlagenmetalli- sierungsverfahrens erreicht wird (vgl. D.S. Gardner, Q.T. Vu, P.J. van Wijnen, T.J. Maloney, D.B. Fräser, IEDM 93 Procee- dings, Seiten 251-254, 1993) .Another proposal provides for the production of a so-called local "ground plane", which is achieved using a multi-layer metallization process (cf. DS Gardner, QT Vu, PJ van Wijnen, TJ Maloney, DB Fräser, IEDM 93 Processings, pages 251 -254, 1993).
Die sogenannte "ground plane" ist dabei eine in geringem Ab¬ stand isoliert über der Oberfläche des Halbleiters verlaufende metallische Schicht, die auf Massepotential gelegt wird. Durch diese Metallschicht werden die kapazitiven und induktiven Be¬ läge für die darüberliegenden Leiterbahnen und somit deren Wel¬ lenwiderstände im wesentlichen bestimmt, so daß kapazitive und induktive Beeinflussungen durch aktive Elemente bzw. Leiterbah¬ nen, die sich in der jeweiligen näheren Umgebung befinden, ver¬ nachlässigbar sind.The so-called "ground plane" is a metallic layer that runs at a small distance from the semiconductor surface and is connected to ground potential. This metal layer essentially determines the capacitive and inductive coatings for the conductor tracks above them and thus their shaft resistances, so that capacitive and inductive influences by active elements or conductor tracks located in the respective closer surroundings are ver ¬ are negligible.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, Halblei¬ terstrukturen mit verbesserten Eigenschaften bei hohen Frequen¬ zen sowie Verfahren zur einfachen Herstellung derartiger Struk¬ turen anzugeben.The present invention is based on the object of specifying semiconductor structures with improved properties at high frequencies and methods for the simple production of such structures.
Die Aufgabe wird durch die Gegenstände der unabhängigen Patent¬ ansprüche gelös . Bevorzugte Ausgestaltungen sind Gegenstand der Unteransprüche.The object is achieved by the subject matter of the independent patent claims. Preferred embodiments are the subject of the dependent claims.
Gemäß einem Aspekt der vorliegenden Erfindung wird allgemein eine Halbleiterstruktur angegeben, die eine vergrabene, hoch- leitfähige Schicht aufweist, welche auf ein vorgegebenes Poten¬ tial, vorzugsweise Massepotential, gelegt werden kann. Durch diese vergrabene, hochleitfähige Schicht, die als "ground plane" dienen soll, werden die Signalübertragungseigenschaften in der Halbleiterstruktur integrierter Bauelemente oder Leiter- bahnen verbessert. Insbesondere wird dadurch bei hohen Frequen¬ zen eine erhebliche Reduktion der parasitären Effekte erreicht. Die induktiven und kapazitiven Beläge integrierter Leitungen oder Bauelemente werden im wesentlichen durch die hochleitfä- hige Schicht bestimmt, so daß jedes integrierte Element (Lei¬ terbahn oder Bauelement) etwa einen konstanten Wellenwiderstand aufweist. Dies ermöglicht eine verbesserte Synchronität zwi¬ schen den Signalen, die die einzelnen Bauelemente oder Leiter¬ bahnen durchlaufen. Durch die hochleitfähige Schicht wird dar¬ über hinaus der induktive Belag um Größenordnungen verringert, was zu einer Verringerung der Laufzeit der Signale führt. Im gleichen Maße verringert sich dabei der Wellenwiderstand.According to one aspect of the present invention, a semiconductor structure is generally specified which has a buried, highly conductive layer which can be connected to a predetermined potential, preferably ground potential. This buried, highly conductive layer, which is intended to serve as a "ground plane", improves the signal transmission properties in the semiconductor structure of integrated components or conductors. tracks improved. In particular, this results in a considerable reduction in the parasitic effects at high frequencies. The inductive and capacitive coatings of integrated lines or components are essentially determined by the highly conductive layer, so that each integrated element (conductor track or component) has approximately a constant characteristic impedance. This enables improved synchronicity between the signals which pass through the individual components or conductor tracks. The highly conductive layer also reduces the inductive coating by orders of magnitude, which leads to a reduction in the transit time of the signals. The wave resistance is reduced to the same extent.
Ein anderer Aspekt der vorliegenden Erfindung weitet diesen Gedanken auf sogenannte 3D-Strukturen aus, d.h. auf Struktu¬ ren, bei denen mehrere aktive Schichten übereinander angeord¬ net sind. Durch das Vorsehen hochleitfähiger Schichten zwi¬ schen den einzelnen aktiven Schichten wird eine Beeinflus¬ sung zwischen Bauelementen bzw. Leiterbahnen unterschied¬ licher aktiver Schichten weitgehend unterbunden.Another aspect of the present invention extends this idea to so-called 3D structures, i.e. on structures in which several active layers are arranged one above the other. By providing highly conductive layers between the individual active layers, an influence between components or conductor tracks of different active layers is largely prevented.
Das Verfahren zur Herstellung einer derartigen hochleitfähi- gen, vergrabenen Schicht gemäß Patentanspruch 1 weist den Vorteil auf, daß es sehr einfach durchzuführen ist und ins¬ besondere mit technologisch bereits ausgereiften Verfahrens- schritten durchgeführt werden kann.The method for producing such a highly conductive, buried layer according to claim 1 has the advantage that it is very simple to carry out and in particular can be carried out using technologically already sophisticated method steps.
Weitere Aspekte der vorliegenden Erfindung sowie bevorzugte Ausführungsformen ergeben sich aus den Patentansprüchen sowie der Figurenbeschreibung.Further aspects of the present invention and preferred embodiments result from the patent claims and the description of the figures.
Im folgenden werden bevorzugte Ausführungsformen der vorlie¬ genden Erfindung unter Bezugnahme auf die beiliegenden Zeich¬ nungen näher erläutert. Dabei zeigen die Zeichnungen im einzel¬ nen: Fig. 1 zeigt eine vereinfachte Darstellung zur Erläuterung der elementaren Verfahrensschritte gemäß einem ersten Aspekt der vorliegenden Erfindung.Preferred embodiments of the present invention are explained in more detail below with reference to the accompanying drawings. The drawings show in detail: 1 shows a simplified illustration to explain the elementary method steps according to a first aspect of the present invention.
Fig. 2 zeigt eine Darstellung zur Verdeutlichung der Verfah¬ rensschritte bei einer bevorzugten Ausführungsform, die auf dem Verfahren gemäß Fig. 1 aufbaut;FIG. 2 shows an illustration to clarify the method steps in a preferred embodiment which is based on the method according to FIG. 1;
Fig. 3 zeigt eine Darstellung zur Verdeutlichung einer weite¬ ren Verfahrensvariante, aufbauend auf dem Verfahren, wie es anhand der Fig. l erläutert wurde;FIG. 3 shows an illustration to illustrate a further method variant, based on the method as was explained with reference to FIG. 1;
Fig. 4 zeigt eine Darstellung zur Verdeutlichung einer weite¬ ren Verfahrensvariante, aufbauend auf dem Verfahren, wie es anhand der Fig. 1 erläutert wurde; undFIG. 4 shows an illustration to illustrate a further method variant, based on the method as was explained with reference to FIG. 1; and
Fig. 5 zeigt eine schematische Darstellung zur Erläuterung eines weiteren Aspekts der vorliegenden Erfindung; undFig. 5 is a schematic diagram for explaining another aspect of the present invention; and
Fig. 6 zeigt eine schematische Darstellung einer bevorzugten Auführungsform einer erfindungsgemäßen Halbleiterstruktur.6 shows a schematic illustration of a preferred embodiment of a semiconductor structure according to the invention.
Ein Aspekt der vorliegenden Erfindung besteht darin, Verfahren anzugeben, mit denen allgemein eine hochleitfähige "vergrabene" Schicht in einer Halbleiterstruktur in einfacher Weise erreicht werden kann.One aspect of the present invention is to provide methods with which a highly conductive “buried” layer in a semiconductor structure can generally be achieved in a simple manner.
Fig. l verdeutlicht die elementaren Verfahrensschritte, die gemäß diesem Teilaspekt der vorliegenden Erfindung zur Herstel¬ lung der "vergrabenen" hochleitfähigen Schicht dienen.1 illustrates the elementary method steps which, in accordance with this partial aspect of the present invention, serve to produce the “buried” highly conductive layer.
Gezeigt ist ein erstes Halbleitersubstrat l, in welches im An¬ schluß an das zu beschreibende Verfahren oder bereits zu Beginn des Verfahrens aktive Bauelemente und/ oder Leiterbahnen inte¬ griert werden bzw. aufgebracht werden. In der Fig. 1 sind die entsprechenden aktiven Elemente 2 sowie Leiterbahnen 3 bei¬ spielhaft bereits eingezeichnet. Es wird bei dieser Ausfüh¬ rungsform also angenommen, daß sich die aktive Schicht für die Integration der aktiven Elemente und Leiterbahnen im Halblei¬ tersubstrat 1 befindet. Die Leiterbahnen sind dabei vorzugs¬ weise durch eine Oxidschicht von dem Halbleitersubstrat iso¬ liert.A first semiconductor substrate 1 is shown, into which active components and / or conductor tracks are integrated or applied following the method to be described or at the beginning of the method. The corresponding active elements 2 and conductor tracks 3 have already been drawn in by way of example in FIG. 1. In this embodiment it is therefore assumed that the active layer is suitable for the Integration of the active elements and conductor tracks in the semiconductor substrate 1 is located. The conductor tracks are preferably isolated from the semiconductor substrate by an oxide layer.
Ein weiteres Halbleitersubstrat 4 wird mit einer hochleitfähi- gen Schicht 5 versehen. Diese Schicht kann aus Metall bestehen entsprechend den im Stand der Technik bereits bekannten "ver¬ grabenen" Schichten oder aber eine hochdotierte Halbleiter¬ schicht sein. Die hochleitfahige Schicht 5 kann auf unter¬ schiedliche Arten auf das Halbleitersubstrat 4 aufgebracht wer¬ den, beispielsweise durch Ionenimplantation oder Metallisierungsverfahren, wie dies im folgenden noch genauer erläutert wird.Another semiconductor substrate 4 is provided with a highly conductive layer 5. This layer can consist of metal corresponding to the "buried" layers already known in the prior art, or it can be a highly doped semiconductor layer. The highly conductive layer 5 can be applied to the semiconductor substrate 4 in various ways, for example by ion implantation or metallization processes, as will be explained in more detail below.
Anschließend wird sowohl auf die Rückseite des Halbleitersub¬ strats 1 als auch auf die hochleitfahige Schicht 5, die auf dem zweiten Halbleitersubstrat 4 aufgebracht ist, jeweils eine Isolationsschicht 6 bzw. 7 aufgebracht. Diese Isolationsschicht kann beispielsweise im Falle eines Si-Halbleitersubstats eine Oxidationsschicht sein, d.h. eine Si02-Schicht.Then, an insulation layer 6 or 7 is applied to both the back of the semiconductor substrate 1 and to the highly conductive layer 5, which is applied to the second semiconductor substrate 4. In the case of a Si semiconductor substrate, for example, this insulation layer can be an oxidation layer, ie an SiO 2 layer.
Nach dem Aufbringen der Isolationsschichten werden die beiden Halbleitersubstrate über die Isolationsschichten miteinander verbunden, was beispielsweise durch Kleben oder einem Temper¬ vorgang erreicht werden kann, wobei sich im Falle von Silizium- subtraten vorzugsweise die bekannte SFB (Silicon fusion bonding) -Technik anbietet.After the insulation layers have been applied, the two semiconductor substrates are connected to one another via the insulation layers, which can be achieved, for example, by gluing or a tempering process, the known SFB (silicon fusion bonding) technology preferably being used in the case of silicon substrates.
Im Falle, daß in dem Halbleiterstubstrat 1 noch keine Bauelemente oder Leiterbahn integriert sind, wird, falls erforderlich, das Substrat so weit abgetragen (durch Schleifen, Ätzen etc.), bis eine aktive Schicht geeigneter Dicke erhalten wird, in die oder auf die anschließend die Bauelemente oder Leiterbahnen integriert werden können.In the event that no components or conductor tracks are integrated in the semiconductor substrate 1, if necessary, the substrate is removed so far (by grinding, etching, etc.) until an active layer of suitable thickness is obtained, into or onto which subsequently the components or conductor tracks can be integrated.
Bei der fertiggestellten Halbleiterstruktur wird die hochlei¬ tende Schicht vorzugsweise auf ein Bezugspotential gelegt, wo- bei dies vorzugsweise das Massepotential ist.In the finished semiconductor structure, the highly conductive layer is preferably placed at a reference potential, where this is preferably the ground potential.
Die Halbleiterschicht, in der die aktiven Elemente realisiert sind, ist vorzugswesie sehr dünn ausgeführt, etwa im Bereich von 0,1 - 2 μm. Dies kann technologisch vorzugswesie durch ein geeignetes Rückdünnverfahren erreicht werden. Die hochleit¬ fahige Schicht weist eine Dicke von weniger als 2 μm, vor¬ zugsweise 0,5 μm, auf. Die Dicke der Isolationsschicht be¬ trägt vorzugswesie 0, 1 - 2 μm.The semiconductor layer in which the active elements are implemented is preferably very thin, for example in the range from 0.1 to 2 μm. Technologically, this can preferably be achieved by a suitable back-thinning process. The highly conductive layer has a thickness of less than 2 μm, preferably 0.5 μm. The thickness of the insulation layer is preferably 0.1-2 μm.
Selbstverständlich kann es sich bei den in der Fig. 1 bezeich¬ neten Halbleitersubstraten 1 und 4 um Wafer handeln, die mit bekannten und in der Massenproduktion bewährten Methoden herge¬ stellt wurden und somit für kommerzielle Anwendungen ausrei¬ chend kostengünstig zur Verfügung stehen.Of course, the semiconductor substrates 1 and 4 shown in FIG. 1 can be wafers which were produced using known methods which have been tried and tested in mass production and are therefore available at low cost for commercial applications.
Eine bevorzugte Variante der anhand der Fig. l beschrie¬ benen allgemeinen Ausführungsform des Verfahrens ist in Fig. 2 dargestellt.A preferred variant of the general embodiment of the method described with reference to FIG. 1 is shown in FIG. 2.
Gezeigt ist in schematischer Weise ein kommerziell erhältlicher BESOI (Back Etched Silicon On Insulator) -Wafer, welcher mit der allgemeinen Bezugsziffer 21 bezeichnet ist. Statt des BESOI- Wafers kann auch ein mittels SIMOX (Seperation by Implanted Oxygen) -Technik hergestellter Wafer Verwendung finden. Auf die¬ sen BESOI-Wafer ist zusätzlich eine Si02-Schicht 22 mittels üb¬ licher Verfahren aufgebracht worden. Die aktive Schicht des BESOI-Wafers ist die Siliziumschicht 23, die eine entsprechende Reinheit sowie Planarität aufweist. Die Schicht 24 ist die ent¬ sprechend der allgemeinen SOI-Technik vorgesehene Isolations- schicht, die in diesem Fall vorzugswesie aus eine Si02-Schicht besteht. Das Si-Substrat 25 bildet das Grundsubstrat des Wa- fers.A commercially available BESOI (Back Etched Silicon On Insulator) wafer, which is designated by the general reference number 21, is shown schematically. Instead of the BESOI wafer, a wafer produced using SIMOX (separation by implanted oxygen) technology can also be used. An SiO 2 layer 22 has additionally been applied to this BESOI wafer by means of conventional methods. The active layer of the BESOI wafer is the silicon layer 23, which has a corresponding purity and planarity. Layer 24 is the insulation layer provided in accordance with general SOI technology, which in this case preferably consists of an SiO 2 layer. The Si substrate 25 forms the base substrate of the wafer.
Räumlich davon getrennt ist ein weiterer Wafer 26 gezeigt, der ein n-dotiertes Si-Substrat 27 aufweist, auf welches oder in welches eine hochleitfahige Schicht 28 aufgebracht ist, die vorliegend eine n"*-dotier e Schicht ist. Auf die n++-dotierte Schicht wird wiederum eine Si02-Schicht 29 aufgebracht, die als Isolationsschicht wirkt. Anschließend werden die beiden Wafer 21 und 26 vorzugsweise mittels der SFB (Silicon Fusion Bonding) -Technik verbunden, wodurch eine starke kovalente Bin¬ dung zwischen den Oxidschichten erzielt wird.A further wafer 26 is shown spatially separated therefrom, which has an n-doped Si substrate 27, to which or in which a highly conductive layer 28 is applied, which in the present case is an n "* - doped layer. On the n ++ -doped Layer is in turn applied an Si0 2 layer 29, which acts as an insulation layer. The two wafers 21 and 26 are then preferably connected by means of the SFB (Silicon Fusion Bonding) technology, as a result of which a strong covalent bond is achieved between the oxide layers.
Als Ergebnis obigen Verfahrens wurde somit in einfacher Weise eine hochleitfahige Schicht 28 unter einer aus den Schichten 22 und 29 bestehenden Isolationsschicht und damit unter der akti¬ ven Schicht 23 "vergraben" .As a result of the above method, a highly conductive layer 28 was thus "buried" in a simple manner under an insulation layer consisting of layers 22 and 29 and thus under active layer 23.
Für die anschließende Nutzbarmachung dieses "gebondeten" Wafers muß die aktive Si-Schicht 23 noch freigelegt werden. Dies kann mittels bekannter Verfahren, wie beispielsweise mit sogenannten selektiven Ätz-Verfahren erreicht werden, die darauf beruhen, daß Ätz-Mittel Verwendung finden, die das Si-Substrat 25 und die Si02-Schicht 24 stärker angreifen als die aktive Schicht 23. Jedoch sind für das Abtragen der Schichten 25 und 24 auch mechanische Verfahren möglich, wie beispielsweise geeignete Po- 1ierverfahren.For the subsequent utilization of this “bonded” wafer, the active Si layer 23 still has to be exposed. This can be achieved by means of known methods, such as, for example, so-called selective etching methods, which are based on the use of etching agents which attack the Si substrate 25 and the SiO 2 layer 24 more than the active layer 23. However mechanical methods are also possible for removing the layers 25 and 24, such as suitable polishing methods.
Wie anhand der Fig. 2 ersichtlich ist, wird bei einer bevorzug¬ ten Ausführungsform ein kommerziell erhältlicher BESOI-Wafer verwendet, der mit seiner eigentlichen "oberen" Seite, nachdem diese in einem Oxidationsvorgang oxidiert wurde, mit einem wei¬ teren Wafer, welcher die hochleitfahige Schicht trägt, "gebon- det" wird. Durch die Verwendung kommerziell erhältlicher Wafer können dabei Planaritätsprobleme weitgehend ausgeräumt werden.As can be seen from FIG. 2, in a preferred embodiment, a commercially available BESOI wafer is used which, with its actual "upper" side, after it has been oxidized in an oxidation process, with a further wafer, which has the carries a highly conductive layer, is "bonded". By using commercially available wafers, planarity problems can be largely eliminated.
Fig. 3 zeigt eine weitere bevorzugte Ausführungsform, bei der wiederum zwei separate Wafer 31 sowie 32 gezeigt sind. Der Wa¬ fer 31 entspricht dabei dem Wafer 21 der Fig. 2, so daß die entsprechenden Herstellungsschritte nicht nochmals erwähnt werden müssen. Auch sollte klar sein, daß die Verwendung eines BESOI-Wafers wiederum nur eine bevorzugte Ausführungsform dar¬ stellt und daß dieser Wafer auch durch eine allgemeine Halb¬ leiterstruktur mit einer entsprechenden Isolationsschicht 6, wie sie in Fig. 1 gezeigt ist, gebildet sein kann. Der weitere Wafer 32 (vorliegend wiederum vorzugsweise durch ein Si-Substrat gebildet) weist im Gegensatz zu der konkreten Darstellung der Fig. 2 als leitfähige Schicht eine Metall¬ schicht 33 auf, wobei diese Schicht nicht durchgehend, sondern gitterfδrmig aufgebracht ist (gitterfδrmig bedeutet hierbei allgemein eine Schicht, die mit Öffnungen durchsetzt ist) . Als Metall kann dabei vorzugsweise W, Ti oder TiSi dienen.FIG. 3 shows a further preferred embodiment, in which two separate wafers 31 and 32 are again shown. The wafer 31 corresponds to the wafer 21 in FIG. 2, so that the corresponding manufacturing steps need not be mentioned again. It should also be clear that the use of a BESOI wafer is again only a preferred embodiment and that this wafer can also be formed by a general semiconductor structure with a corresponding insulation layer 6, as shown in FIG. 1. In contrast to the specific illustration in FIG. 2, the further wafer 32 (again in the present case preferably formed by an Si substrate) has a metal layer 33 as a conductive layer, this layer not being applied continuously but in a lattice-shaped manner (lattice-shaped means here generally a layer interspersed with openings). W, Ti or TiSi can preferably be used as the metal.
Der Grund dafür, daß die Metallschicht 33 nicht durchgehend ausgeführt ist, liegt darin, daß der Bondprozeß zwischen den beiden Wafern bei Verwendung von Metall für die hochleitfahige Schicht erschwert sein kann, so daß es insbesondere für die in¬ dustrielle Fertigung vorteilhaft sein kann, in den Freiräumen des vorzugsweise fein ausgeführten Metallgitters 33 Halbleiter¬ material 34 vorzusehen, welches oxidiert wird und ein problem¬ loses Bonden mit der entsprechenden Isolationsschicht des er¬ sten Wafers gestattet.The reason that the metal layer 33 is not continuous is that the bonding process between the two wafers can be difficult when using metal for the highly conductive layer, so that it can be particularly advantageous for industrial production to provide the clearances of the preferably finely designed metal grid 33 with semiconductor material 34, which is oxidized and allows problem-free bonding with the corresponding insulation layer of the first wafer.
Prozeßtechnisch kann die Herstellung eines derartigen Metall- gitters dadurch erfolgen, daß die Oberfläche des zweiten Wafers 32 mit einem feinen Grabennetz mit Breiten und Tiefen im μm-Bereich versehen wird. Anschließend werden diese Gräben beispielsweise mit Wolfram aufgefüllt, so daß ein zusammenhän¬ gendes feinmaschiges, "vergrabenes" und im wesentlichen mit der Oberfläche abschließendes Metallnetz gebildet wird. Der eigent¬ liche Bond-Vorgang findet dann an den beiden Silizium- bzw. SiO -Bereichen der beiden Wafer statt. Durch diese Technik wird, allgemein ausgedrückt, das Bonden heterogener Materialien vermieden. Die Herstellung des Grabennetzes kann beispielsweise mit lithographischen Verfahren erreicht werden. Das Auffüllen mit Metall kann durch einen Metallüberzug erfolgen, der dann bis auf die Halbleiterschicht rückpoliert wird, so daß das Me¬ tall flächenhomogen mit dem Halbleitermaterial abschließt. Für das Rückpolieren kann beispielsweise ein CMP (Chemical Mechani- cal Polishing) -Verfahren verwendet werden. Das Aufbringen der hochleitfähigen Schicht 33 als Gitterstruk¬ tur ist jedoch nicht auf Fälle beschränkt, in denen als hoch- leitfähige Schicht Metall Vewendung findet. Auch wenn hochdo¬ tierte Halbleiterschichten hierfür eingesetzt werden, kann die gitterfδrmige Ausbildung für die weitere Verarbeitung Vorteile bieten.In terms of process technology, such a metal grating can be produced by providing the surface of the second wafer 32 with a fine trench network with widths and depths in the μm range. These trenches are then filled, for example, with tungsten, so that a coherent, fine-meshed, "buried" metal net is formed which essentially closes with the surface. The actual bonding process then takes place on the two silicon or SiO regions of the two wafers. Generally speaking, this technique avoids the bonding of heterogeneous materials. The trench network can be produced, for example, using lithographic processes. The filling with metal can take place by means of a metal coating, which is then polished back to the semiconductor layer, so that the metal is flush with the semiconductor material in a surface-homogeneous manner. A CMP (Chemical Mechanical Polishing) process, for example, can be used for the back polishing. However, the application of the highly conductive layer 33 as a lattice structure is not limited to cases in which metal is used as the highly conductive layer. Even if highly doped semiconductor layers are used for this, the lattice-shaped design can offer advantages for further processing.
Zur weiteren Verdeutlichung, in welch vielfältiger Weise der in Zusammenhang mit den Fig. 1 bis 3 besprochene Aspekt der Erfin¬ dung verwirklicht sein kann, ist in Fig. 4 nochmals ein mittels SOI Technik hergestellter Wafer 41 gezeigt, der insbesondere wiederum ein BESOI- oder ein SIMOX-Wafer sein kann. Beispiel¬ haft ist bei diesem Wafer bereits eine integrierte Struktur 42 mit eingezeichnet, welche zu Beginn des Bondvorgangs mit dem weiteren Wafer 44 bereits vorhanden sein kann oder aber im An¬ schluß an das erfindungsgemäße Verfahren mittels üblicher Me¬ thoden zugeführt wird. Bei dem dargestellten Wafer 41 ist der Schritt des Oxidierens nicht mehr erforderlich, da dieser Wafer bereits eine Oxidationsschicht 43 aufweist, bis zu der das Si-Substrat 44 mittels entsprechender Verfahren abgetragen wird, so daß letztendlich der dünnere Wafer 41 mit dem Wafer 44 gebondet wird.To further clarify the variety of ways in which the aspect of the invention discussed in connection with FIGS. 1 to 3 can be realized, FIG. 4 again shows a wafer 41 produced using SOI technology, which in particular in turn is a BESOI or can be a SIMOX wafer. An example of this wafer is an integrated structure 42, which may already be present at the beginning of the bonding process with the further wafer 44, or which may be supplied using conventional methods after the method according to the invention. In the wafer 41 shown, the step of oxidizing is no longer necessary, since this wafer already has an oxidation layer 43, up to which the Si substrate 44 is removed by means of corresponding methods, so that ultimately the thinner wafer 41 is bonded to the wafer 44 .
Wiederum sei ausdrücklich darauf hingewiesen, daß der Wafer 44 vorliegend zwar mit einer hochdotierten n++-Schicht als hoch¬ leitende Schicht gezeigt ist, daß diese hochleitende Schicht jedoch selbstverständlich durch hochdotiertes Poly-Silizium oder Metall usw. gebildet werden kann.Again, it should be expressly pointed out that although the wafer 44 is shown here as having a highly doped n ++ layer as a highly conductive layer, this highly conductive layer can of course be formed by highly doped polysilicon or metal etc.
Wie erwähnt, ist im Falle einer Metallschicht Wolfram ein ge¬ eignetes Metall. Jedoch ist auch eine TiN-Schicht oder eine Kombination aus einer W-Schicht mit einer TiN-Schicht denkbar, ebenso die Deposition von Suiziden. Bei einer kombinierten W-TiN-Schicht kann die TiN-Schicht als Diffusionsbarriere gegen die W-Diffusion sowohl ins Oxid als auch ins Bulk-Silizium die¬ nen. Auch sollte klar sein, daß für das Bonden nicht das bevor¬ zugte SFB-Verfahren herangezogen werden muß, sondern daß jedes hierfür geeignete Verfahren Verwendung finden kann, beispiels- weise auch Klebverfahren. Dies gilt in gleicher Weise auch für die anhand der Fig. 2 und 3 erläuterten Ausführungsformen. Auch sollte klar sein, daß bei den erwähnten Ausführungsformen Sili¬ zium stets nur als Beispiel für ein Halbleitersubstrat erwähnt wurde und daß daher auch jedes andere dem Fachmann geläufige Halbleitermaterial Verwendung finden kann. Ebenso kann die an¬ gegebene N-Dotierung stets auch eine P-Dotierung sein und die Si02-Schichten können durch andere Oxidschichten bzw. allgemein durch Isolationsschichten gebildet sein.As mentioned, tungsten is a suitable metal in the case of a metal layer. However, a TiN layer or a combination of a W layer with a TiN layer is also conceivable, as is the deposition of suicides. In the case of a combined W-TiN layer, the TiN layer can serve as a diffusion barrier against W diffusion both into the oxide and into bulk silicon. It should also be clear that the preferred SFB method does not have to be used for bonding, but that any method suitable for this can be used, for example wise also gluing process. This also applies in the same way to the embodiments explained with reference to FIGS. 2 and 3. It should also be clear that in the above-mentioned embodiments silicon was only ever mentioned as an example of a semiconductor substrate and that any other semiconductor material familiar to the person skilled in the art can therefore also be used. Likewise, the specified N doping can always be a P doping and the SiO 2 layers can be formed by other oxide layers or generally by insulation layers.
Die hochleitfahige Schicht kann, wie erwähnt, auch durch Im¬ plantieren von beispielsweise Phosphor oder Arsen in den Sili- ziumwafer (oder in ein anderes Grundsubstrat) erreicht werden. Die Konzentration der Implantation nimmt dabei von der Ober¬ fläche des Substrats zum Inneren des Substrats hin ab. Durch das nachträgliche Oxidieren, wodurch vorzugsweise eine SiO - Schicht erhalten wird, werden jedoch die implantierten Phosphor oder Arsen-Atome (oder entsprechend andere geeignete Atome) vor der Oxidationsfront hergeschoben, so daß eine Erhöhung der Ladungsträgerkonzentration unmittelbar unter der fertiggestell¬ ten Oxidationsschicht auftritt. Mit anderen Worten sind an die Hochdosis-Implantation der Fremdatome keine allzu großen Anfor¬ derungen zu stellen, da durch den anschließenden Oxidationsvor- gang eine Konzentrationserhδhung auftritt.As mentioned, the highly conductive layer can also be achieved by implanting, for example, phosphorus or arsenic into the silicon wafer (or into another base substrate). The concentration of the implantation decreases from the surface of the substrate to the inside of the substrate. Due to the subsequent oxidation, which preferably results in an SiO layer, the implanted phosphorus or arsenic atoms (or corresponding other suitable atoms) are pushed in front of the oxidation front, so that an increase in the charge carrier concentration occurs directly under the finished oxidation layer. In other words, the high-dose implantation of the foreign atoms does not have to be particularly demanding, since the concentration increases as a result of the subsequent oxidation process.
Ausdrücklich wird nochmals darauf hingewiesen, daß sich vorlie¬ gende Erfindung nicht nur auf Verfahren zur Herstellung einer "ground plane" bzw. vergrabenen hochleitfähigen Schicht be¬ zieht, sondern auch auf Halbleiterstrukturen selbst, die der¬ artige vergrabene hochleitf hige Schichten aufweisen, und zwar unabhängig von der Art der Herstellung, wie diese vergrabenen hochleitfähigen Schichten erzeugt werden.It is expressly pointed out once again that the present invention relates not only to methods for producing a "ground plane" or buried highly conductive layer, but also to semiconductor structures themselves which have such buried highly conductive layers, specifically regardless of the type of manufacture, how these buried highly conductive layers are produced.
Ein besonderer Aspekt der vorliegenden Erfindung besteht darin, allgemein Halbleiterstrukturen anzugeben, bei denen eine hoch- leitfähige Schicht durch beliebige Verfahren in einer Halblei¬ terstruktur vergraben wird, wobei durch diese vergrabene Schicht die obengenannten vorteilhaften Hochfrequenzeigen¬ schaften erreicht werden.A particular aspect of the present invention consists in generally specifying semiconductor structures in which a highly conductive layer is buried in a semiconductor structure by any desired method, with buried ones Layer the advantageous high-frequency properties mentioned above can be achieved.
Im Gegensatz zu den "ground planes", die im Stand der Technik bekannt sind, ist gemäß einem Aspekt der vorliegenden Erfin¬ dung vorgesehen, derartige "ground planes" nicht isoliert über der Oberfläche des Halbleiters und somit über der aktiven Schicht aufzubringen, sondern die hochleitfahige Schicht in das Grundsubstrat zu integrieren, so daß dem Bauelementeher¬ steller völlige Designfreiheit erhalten bleibt und anderer¬ seits keine aufwendigen, mit einer Justierung einhergehenden Lithographieschritte erforderlich werden.In contrast to the "ground planes" which are known in the prior art, it is provided according to one aspect of the present invention that such "ground planes" are not applied in isolation over the surface of the semiconductor and thus over the active layer, but rather to integrate highly conductive layer in the base substrate, so that the component manufacturer is given complete freedom of design and, on the other hand, no complex lithography steps associated with an adjustment are required.
Anhand der Fig. 1 wurden die allgemeinen Verfahrensschritte eines bevorzugten Verfahrens für eine derartige Halbleiter¬ struktur angegeben. Da sich die Erfindung jedoch auch auf solche Halbleiterstrukturen bezieht, die mit anderen Ver¬ fahren hergestellt wurden, sei nochmals erwähnt, daß der Grundgedanke darin besteht, unter der aktiven Schicht eines Halbleitersubstrats 1 eine Isolationsschicht (in Fig. l durch die verbundenen Schichten 6 und 7 gebildet) vorzusehen und un¬ ter dieser Isolationsschicht nochmals eine hochleitfahige Schicht 5, die wiederum auf einem Halbleitersubstrat 4 aufge¬ bracht sein kann. Hinsichtlich der Dicke der aktiven Halblei¬ terschicht, der Isolationsschicht sowie der hochleitenden Schicht gilt das oben Gesagte.1, the general process steps of a preferred process for such a semiconductor structure were specified. However, since the invention also relates to such semiconductor structures that were produced using other methods, it should be mentioned again that the basic idea is to place an insulation layer under the active layer of a semiconductor substrate 1 (in FIG. 1 through the connected layers 6 and 7 formed) and under this insulation layer again a highly conductive layer 5, which in turn can be applied to a semiconductor substrate 4. With regard to the thickness of the active semiconductor layer, the insulation layer and the highly conductive layer, what has been said above applies.
Die Halbleiterstruktur gemäß diesem Aspekt der vorliegenden Erfindung kann einen Aufbau aufweisen, wie er anhand obiger Verfahren beschrieben wurde, wobei dieser Aufbau nicht durch die entsprechenden Verfahren, sondern durch andere Verfahren erreicht worden sein kann. Beispielsweise können die vergra¬ benen Schichten auch durch Verwendung von Epitaxieverfahren erzeugt werden und nicht, wie oben beschrieben, durch das Zusammenfügen zweier Halbleitersubstrate. Auf die Möglichkeit des Epitaxieverfahrens wird weiter unter noch ausführlicher eingegangen. Fig. 6 zeigt nochmals eine Ausführungsform für eine Halbleiter¬ struktur, wobei ein Grundsubstrat 61 aus Silizium mit einer hochleitfähigen Schicht 62 und einer darüberliegenden Isola¬ tionsschicht (z.B. Si02) 63 gezeigt ist. Über der Isolations¬ schicht befindet sich eine aktive Halbleiterschicht 64, in die Bauelemente oder Leiterbahnen 65 integriert sind. Statt oder zusätzlich dazu können Leiterbahnen 66 auch direkt auf der Isolationsschicht 63 vorgesehen sein.The semiconductor structure according to this aspect of the present invention can have a structure as described using the above method, wherein this structure cannot be achieved by the corresponding method, but by other methods. For example, the buried layers can also be produced by using epitaxial processes and not, as described above, by joining two semiconductor substrates together. The possibility of the epitaxy procedure is discussed in more detail below. 6 again shows an embodiment for a semiconductor structure, a base substrate 61 made of silicon with a highly conductive layer 62 and an insulation layer (eg SiO 2 ) 63 lying above it being shown. An active semiconductor layer 64, in which components or conductor tracks 65 are integrated, is located above the insulation layer. Instead of or in addition to this, conductor tracks 66 can also be provided directly on the insulation layer 63.
Die oben erläuterten Verfahren können insbesondere auch dazu dienen, um sogenannte 3D-Halbleiterstrukturen zu erzeugen.The methods explained above can also be used in particular to generate so-called 3D semiconductor structures.
Bei diesen Strukturen werden mehrere aktive Schichten über¬ einander in einer Halbleiterstruktur angelegt. Gemäß dem erfindungsgemäßen Verfahren kann dabei zwischen jeweils zwei übereinanderliegenden aktiven Schichten eine hochleitfahige Schicht eingebracht werden, die neben den oben geschilderten allgemeinen Vorteilen zusätzlich den Vorteil mit sich bringt, daß Störungen zwischen den Bauelementen oder Leiterbahnen der unterschiedlichen aktiven Schichten weitgehend unterbunden werden und daß darüber hinaus für jede aktive Schicht gleiche kapazitive und induktive Beläge erhalten werden, d.h. daß das elektrische Verhalten einer bestimmten aktiven Schicht unabhängig von seiner Lage in der 3D-Struktur ist.In these structures, a plurality of active layers are created one above the other in a semiconductor structure. According to the method of the invention, a highly conductive layer can be introduced between two superimposed active layers, which in addition to the general advantages outlined above also has the advantage that interference between the components or interconnects of the different active layers is largely prevented and that moreover the same capacitive and inductive coatings are obtained for each active layer, ie that the electrical behavior of a specific active layer is independent of its position in the 3D structure.
Ausdrücklich sei wiederum angemerkt, daß sich die vorliegende Erfindung auf derartige 3D-Strukturen mit dazwischenliegenden hochleitfähigen Schichten, vorzugsweise Metallschichten, auch unabhängig von der Art der Herstellung, mit der diese hochleit¬ fähigen Schichten erzeugt werden, erstreckt, d.h. auch auf die 3D-Struktur als solche.It should again be expressly noted that the present invention extends to such 3D structures with highly conductive layers, preferably metal layers, between them, regardless of the type of production with which these highly conductive layers are produced, i.e. also on the 3D structure as such.
Die einzelnen leitfähigen Schichten werden bei der Verwendung der 3D-Struktur vorzugsweise auf ein gleiches Bezugspotential gelegt, wobei für bestimmte Anwendungen auch unterschiedliche Bezugspotentiale für die einzelnen hochleitfähigen Schichten von Vorteil sein können. Wird für die Herstellung der 3D-Struktur eines der erfindungs¬ gemäßen Verfahren verwendet, so bietet sich hier insbesondere an, mehrere BESOI-Wafer oder SIMOX-Wafer übereinander angeord¬ net miteinander zu verbinden. Dabei wird bei jedem Wafer, über dem ein anderer Wafer angeordnet ist, die aktive Schicht nach der Integration mit einer Oxidschicht überzogen, auf die dann die hochleitfahige Schicht und darüber die Oxidschicht für die Verbindung mit dem nächsten Wafer aufgebracht wird.When using the 3D structure, the individual conductive layers are preferably set to the same reference potential, although different reference potentials for the individual highly conductive layers can also be advantageous for certain applications. If one of the methods according to the invention is used for the production of the 3D structure, it is particularly appropriate here to connect a plurality of BESOI wafers or SIMOX wafers arranged one above the other. For each wafer over which another wafer is arranged, the active layer after the integration is coated with an oxide layer, to which the highly conductive layer and then the oxide layer for connection to the next wafer are applied.
Anhand der Fig. 5 wird eine Ausführungsform besprochen, die sich auf einen weiteren Aspekt der vorliegenden Erfindung bezieht. Ein Wafer 51, welcher dem Wafer l aus Fig. 1 ent¬ spricht und hier als Siliziumwafer ausgeführt ist, wird un¬ mittelbar auf eine vorher oxidierte Metallplatte 52 gebon- det. Die Metallplatte kann dabei ein Teil eines Wellenlei¬ ters sein oder eine sonstige leitfähige Grundplatte. Statt der Metallplatte 52 kδnnen auch andere leitfähige Grund¬ platten verwendet werden. Diesem Ansatz der vorliegenden Erfindung liegt der Gedanke zugrunde, Halbleiterstrukturen und Leiterbahnen, die auf Halbleitersubstraten aufgebracht sind, unmittelbar auf eine gemeinsame Grundplatte zu setzen.An embodiment is discussed with reference to FIG. 5, which relates to a further aspect of the present invention. A wafer 51, which corresponds to the wafer 1 from FIG. 1 and is embodied here as a silicon wafer, is bonded directly to a previously oxidized metal plate 52. The metal plate can be part of a waveguide or some other conductive base plate. Instead of the metal plate 52, other conductive base plates can also be used. This approach of the present invention is based on the idea of placing semiconductor structures and conductor tracks that are applied to semiconductor substrates directly on a common base plate.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung kann die aktive Halbleiterschicht, also vorzugsweise die in den Fig. 2 bis 5 gezeigte aktive dünne Silizumschicht, für die aktiven Bauelemente auch mittels eines Epitaxie- Verfahrens aufgebracht werden. Voraussetzung hierfür ist eine möglichst gute Übereinstimmung der Gitterkonstanten des Grundwafers und des hochleitenden Belags (der hochlei¬ tenden Schicht) sowie des Isolators und der Silizum-Nutz- Schicht. Eine mögliche Kombination dieser Schichten ließe sich beispielsweise aus Si, CoSi und CaF herstellen. Durch diesen Teilaspekt der vorliegenden Erfindung läßt sich für bestimmte Anwendungen vermeiden, daß ein zweiter Wafer ver¬ wendet werden muß.According to a further aspect of the present invention, the active semiconductor layer, that is to say preferably the active thin silicon layer shown in FIGS. 2 to 5, can also be applied for the active components by means of an epitaxy method. A prerequisite for this is that the lattice constants of the base wafer and the highly conductive coating (the highly conductive layer) as well as the insulator and the silicon useful layer match as closely as possible. A possible combination of these layers could be made from Si, CoSi and CaF, for example. This partial aspect of the present invention makes it possible to avoid, for certain applications, that a second wafer must be used.
Da in dem erfindungsgemäßen Verfahren eine hochleitfahige Schicht in der Halbleiterstruktur vorgesehen ist, werden Rück- 14Since a highly conductive layer is provided in the semiconductor structure in the method according to the invention, 14
schleif- bzw. Polierverfahren, bei denen es darauf ankommt, eine gewisse Schichtdicke möglichst exakt zu erreichen, er¬ leichtert. Die hochleitende Schicht kann zur Schichtdicken- messung verwendet werden, ähnlich wie dies in P 44 20 862.6 beschrieben ist. Jedoch können nicht nur während des Herstel¬ lungsverfahrens Schichten aufgrund des Vorhandenseins der hochleitfähigen Schicht leichter gemessen werden, sondern es werden dadurch auch Schichtdickenmessungen an dem fertigen Halbleitersubstrat bei späteren Prozeßschritten erleichtert.Grinding or polishing processes, which depend on achieving a certain layer thickness as precisely as possible, are facilitated. The highly conductive layer can be used for layer thickness measurement, similar to that described in P 44 20 862.6. However, not only can layers be measured more easily during the production process due to the presence of the highly conductive layer, but also layer thickness measurements on the finished semiconductor substrate are facilitated in later process steps.
Die hochleitende Schicht kann zur Schichtdickenmessung der eigentlichen Nutzschicht verwendet werden. In diesem Falle kann die hochleitende Schicht als Spiegel für elektroma¬ gnetische Strahlung, insbesondere sichtbares und infratrotes Licht, dienen, das in der bekannten Weise zur Schichtdicken¬ messung mittels Ellipsometrie oder spektraler Reflexion heran¬ gezogen wird. Besteht die vergrabene Schicht aus einem ferro- magnetischen Material oder allgemein einem Material hoher Permeabilität, kann auch mittels magnetsicher Abstandsmessung eine Aussage über die noch verbliebene Nutzschichtdicke und damit evtl. über die beim Schleif/ÄtzVorgang bereits erreichte Schichtdicke im Verlauf des Dünnungsprozesses getroffen werden. Näheres ist in der obengenannten Patentanmeldung P 44 40 682.6 angegebe .The highly conductive layer can be used to measure the thickness of the actual wear layer. In this case, the highly conductive layer can serve as a mirror for electromagnetic radiation, in particular visible and infrared light, which is used in the known manner for measuring the layer thickness by means of ellipsometry or spectral reflection. If the buried layer consists of a ferromagnetic material or generally a material of high permeability, a statement can also be made by means of magnetically safe distance measurement about the remaining useful layer thickness and thus possibly about the layer thickness already achieved during the grinding / etching process in the course of the thinning process. Further details are given in the above-mentioned patent application P 44 40 682.6.
Neben den Vorteilen für Hochfrequenz-Bausteine ist eine derar¬ tig integrierte "ground plane" auch in anderen Bauelementen vorteilhaft einzusetzen. Dies gilt insbesondere für CCDs für optische Sensor-Arrays. Diese Elemente detektieren Licht durch die Erzeugung und Trennung von Elektron-Loch-Paaren in Halblei¬ tersubstraten, wobei für den Auslesemechanismus die möglichst verlustfreie Verschiebung dieser optisch generierten Ladungspa¬ kete wichtig ist. Eine "ground plane" kann durch die räumliche Bündelung der Feldlinien an den einzelnen Strukuren, vorzugs¬ weise MOS-Strukturen, einen räumlich engeren Aufbau ermöglichen und zusätzlich den Transfer-Prozeß beschleunigen. Darüber hin¬ aus kann eine metallische "ground plane" durch die Reflexion des Lichts, das dann zweimal das aktive Volumen der einzelnen 15In addition to the advantages for high-frequency components, a ground plane integrated in this way can also be used advantageously in other components. This applies in particular to CCDs for optical sensor arrays. These elements detect light through the generation and separation of electron-hole pairs in semiconductor substrates, the most loss-free displacement of these optically generated charge packets being important for the readout mechanism. A "ground plane" can, due to the spatial bundling of the field lines on the individual structures, preferably MOS structures, enable a spatially narrower structure and additionally accelerate the transfer process. In addition, a metallic "ground plane" can be created by the reflection of the light, which is then twice the active volume of the individual 15
CCD-Zellen bzw. des optischen Sensors durchläuft, den Wirkungs¬ grad erhöhen. Durch eine geeignete Dicke des Zwischenoxids kann gleichzeitig die Lichteinkopplung durch destruktive Interferenz erhδht werden.CCD cells or the optical sensor passes through, increase the efficiency. A suitable thickness of the intermediate oxide can at the same time increase the coupling of light through destructive interference.
Des weiteren kann die hochleitfahige Schicht bzw. "ground plane" der Abschirmung von Störstrahlung oder magnetischen Fel¬ dern dienen. Bereits eine 2 μm dicke Wolfram-Schicht stellt eine wirkungsvolle Abschirmung gegenüber α-Teilchen dar, die in Halbleiterspeichern "Soft-Errors" verursachen. Eine hochleitfa¬ hige Schicht bzw. "ground plane" aus ferroelektrischem Material (z.B. Nickel) oder allgemein aus einem Material mit hoher ma¬ gnetischer Permeabilität kann darüber hinaus Magnetfelder ab¬ schirmen. Furthermore, the highly conductive layer or "ground plane" can serve to shield against interference radiation or magnetic fields. Even a 2 μm thick tungsten layer is an effective shield against α-particles, which cause "soft errors" in semiconductor memories. A highly conductive layer or "ground plane" made of ferroelectric material (e.g. nickel) or generally made of a material with high magnetic permeability can also shield magnetic fields.

Claims

Patentansprüche: Claims:
1. Verfahren zur Herstellung einer Halbleiterstruktur mit einer vergrabenen hochleitfähigen Schicht mit folgenden Schritten:1. A method for producing a semiconductor structure with a buried highly conductive layer comprising the following steps:
Ausbilden einer ersten isolierenden Schicht (6; 22; 43) auf ei¬ ner ersten Oberfläche eines ersten Halbleitersubstrats (2; 23),Forming a first insulating layer (6; 22; 43) on a first surface of a first semiconductor substrate (2; 23),
Ausbilden einer zweiten isolierenden Schicht (7; 29; 34) auf ei¬ ner Oberfläche einer zumindest teilweise aus hochleitfähigem Ma¬ terial bestehenden Schicht, die körperlich von dem ersten Halb¬ leitersubstrat getrennt ist, und ihrerseits auf einem zweiten Halbleitersubstrat (27; 44) aufgebracht ist,Forming a second insulating layer (7; 29; 34) on a surface of an at least partially layer made of highly conductive material, which is physically separated from the first semiconductor substrate, and in turn on a second semiconductor substrate (27; 44) is upset
Verbinden der beiden Isolationsschichten.Connect the two insulation layers.
2. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest das erste Halbleitersubstrat ein Si-Substrat ist.2. The method according to any one of the preceding claims, characterized in that at least the first semiconductor substrate is a Si substrate.
3. Verfahren nach Anspruch oder 2, dadurch gekennzeichnet, daß die Isolationsschichten durch einen Oxidationsvorgang herge¬ stellt werden.3. The method according to claim or 2, characterized in that the insulation layers are herge¬ by an oxidation process.
4. Verfahren nach einem der vorherghenden Ansprüche, dadurch ge¬ kennzeichnet, daß die Isolationsschicht eine Si02-Schicht ist.4. The method according to any one of the preceding claims, characterized ge indicates that the insulation layer is a Si0 2 layer.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn¬ zeichnet, daß das Verbinden der beiden Isolationsschichten durch Kleben erfolgt.5. The method according to any one of claims 1 to 4, characterized gekenn¬ characterized in that the connection of the two insulation layers is carried out by gluing.
ERSATZBLAπ (REGEL26) REPLACEMENT BLAπ (RULE 26)
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn¬ zeichnet, daß das Verbinden durch einen Temperaturvorgang er¬ folgt.6. The method according to any one of claims 1 to 4, characterized gekenn¬ characterized in that the connection follows er¬ by a temperature process.
7. Verfahren nach Anspruch 1 bis 4 oder 6, dadurch gekennzeich¬ net, daß das Verbinden der oxidierten Oberflächen mittels eines Bonding-Verfahrens erreicht wird.7. The method according to claim 1 to 4 or 6, characterized gekennzeich¬ net that the connection of the oxidized surfaces is achieved by means of a bonding method.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß8. The method according to claim 7, characterized in that
die Verbindung der oxidierten Oberflächen mittels eines SFB (Silicon Fuion Bonding) -Verfahrens erreicht wird.the connection of the oxidized surfaces is achieved by means of an SFB (Silicon Fuion Bonding) process.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochleitfahige Schicht durch eine hoch¬ dotierte Halbleiterschicht gebildet wird.9. The method according to any one of the preceding claims, characterized in that the highly conductive layer is formed by a highly doped semiconductor layer.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn¬ zeichnet, daß die hochleitfahige Schicht durch Metall, insbeson¬ dere durch W, Ti oder TiSi gebildet wird.10. The method according to any one of claims 1 to 8, characterized gekenn¬ characterized in that the highly conductive layer is formed by metal, in particular by W, Ti or TiSi.
11. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn¬ zeichnet, daß die hochleitfahige Schicht durch Poly-Silizium ge¬ bildet wird.11. The method according to any one of claims 1 to 8, characterized gekenn¬ characterized in that the highly conductive layer is formed by poly-silicon ge.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die hochleitfahige Schicht aus einer Metallkombination, vorzugsweise einer Kombination aus einer W- und TiN-Schicht, gebildet wird, wobei die TiN-Schicht als Diffusionsbarriere ausgelegt ist.12. The method according to claim 10, characterized in that the highly conductive layer is formed from a metal combination, preferably a combination of a W and TiN layer, the TiN layer being designed as a diffusion barrier.
ERSATZBLÄΪ7 (REGEL 26) ERSATZBLÄΪ7 (RULE 26)
13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste und/oder zweite Halbleitersubstrat ein Wafer ist.13. The method according to any one of the preceding claims, characterized in that the first and / or second semiconductor substrate is a wafer.
14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das erste Halbleitersubstrat nach dem Ver¬ binden mittels geeigneter Verfahren, vorzugsweise mittels Po¬ lier- oder Ätzverfahren, bearbeitet wird, um eine für die Inte¬ gration geeignete aktive Schicht zu erhalten.14. The method according to any one of the preceding claims, characterized in that the first semiconductor substrate after being connected is processed by means of suitable methods, preferably by means of a polishing or etching method, in order to obtain an active layer suitable for integration.
15. Verfahren nach einem der Ansprüche 1 bis 15, dadurch geken - zeichnt, daß die hochleitfahige Schicht, insbesondere wenn es sich um eine Metallschicht handelt, als Gitterstruktur (33) auf¬ gebracht wird und die entsprechende isolierende Schicht auch über dem nicht von der Gitterstruktur abgedeckten Teil der Ober¬ fläche des zweiten Halbleiterstubstrats ausgebildet wird.15. The method according to any one of claims 1 to 15, characterized - characterized in that the highly conductive layer, in particular if it is a metal layer, is applied as a lattice structure (33) and the corresponding insulating layer also over that not by the Part of the surface of the second semiconductor substrate which is covered by the lattice structure is formed.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die metallische Gitterstruktur mittels photolithographischer Verfah¬ ren erzeugt wird, derart, daß im zweiten Halbleitersubstrat eine Grabenstruktur erzeugt wird, die anschließend mit Metall aufgefüllt wird.16. The method according to claim 15, characterized in that the metallic lattice structure is produced by means of photolithographic processes such that a trench structure is produced in the second semiconductor substrate, which is then filled with metal.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Metall als Überzug aufgebracht wird und anschließend vorzugswei¬ se durch ein Polierverfahren bis auf das zweite Halbleiter¬ substrat abgetragen wird.17. The method according to claim 16, characterized in that the metal is applied as a coating and then vorzugwei¬ se is removed by a polishing process down to the second semiconductor substrate.
18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Metall als Überzug aufgebracht wird und18. The method according to any one of the preceding claims, characterized in that the metal is applied as a coating and
ERSATZBLAπ(REGEL26) anschließend vorzugsweise durch ein Polierverfahren bis auf das zweite Halbleitersubstrat abgetragen wird.REPLACEMENT BLAπ (RULE 26) is then preferably removed by a polishing process down to the second semiconductor substrate.
19. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest für das erste Halbleiterstubstrat ein BESOI- oder SIMOX-Wafer verwendet wird.19. The method according to any one of the preceding claims, characterized in that a BESOI or SIMOX wafer is used at least for the first semiconductor substrate.
20. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß bei dem BESOI-Wafer auf die aktive Schicht eine Oxidschicht als Iso¬ lationsschicht aufgebracht wird.20. The method according to claim 10, characterized in that in the BESOI wafer an oxide layer is applied as an insulation layer on the active layer.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die Rückseite des BESOI-Wafers und die daran anschließende Oxidschicht mittels bekannter Verfahren entfernt werden, um die spätere aktive Si-Schicht freizulegen.21. The method according to claim 19 or 20, characterized in that the back of the BESOI wafer and the subsequent oxide layer are removed by means of known methods to expose the later active Si layer.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die nicht benötigten Schichten mittels selektiver Ätzverfahren ent¬ fernt werden.22. The method according to claim 21, characterized in that the layers which are not required are removed by means of selective etching processes.
23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die nicht benötigten Schichten mittels Polierverfahren, vorzugsweise mittels eines CMP-Verfahrens, entfernt werden.23. The method according to claim 21, characterized in that the layers which are not required are removed by means of a polishing method, preferably by means of a CMP method.
24. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Grundsubstrat des BESOI- oder SIMOX-Wafers bis auf die Oxid¬ schicht entfernt wird und diese freigelegte Oxidschicht für das Verbinden verwendet wird.24. The method according to claim 19, characterized in that the base substrate of the BESOI or SIMOX wafer is removed except for the oxide layer and this exposed oxide layer is used for the connection.
ERSATZBLAπ(REGEL26) REPLACEMENT BLAπ (RULE 26 )
25. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Verfahren mehrfach angewendet wird, um 3D-Strukturen herzustellen.25. The method according to any one of the preceding claims, characterized in that the method is used several times to produce 3D structures.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß meh¬ rere BESOI- oder SIMOX-Wafer übereinander angeordnet verbunden werden, wobei die BESOI- oder SIMOX-Wafer vorzugsweise durch ein Rückdünnverfahren rückgedünnt wurden.26. The method according to claim 25, characterized in that several BESOI or SIMOX wafers are connected arranged one above the other, the BESOI or SIMOX wafers preferably being thinned back by a back-thinning process.
27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß die aktiven Schichten des BESOI- oder SIMOX-Wafers nach der Integra¬ tion der entsprechenden Leiterbahnen oder aktiven Bauelemente mit einer Oxidschicht, einer darüberliegenden hochleitfähigen Schicht und nochmals mit einer Oxidschicht überdeckt werden, wo¬ bei letztere für das Verbinden mit dem daraufliegenden Wafer verwendet wird.27. The method according to claim 26, characterized in that the active layers of the BESOI or SIMOX wafer after the integration of the corresponding conductor tracks or active components with an oxide layer, an overlying highly conductive layer and again covered with an oxide layer, wo¬ the latter is used for the connection to the wafer lying thereon.
28. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochleitf hige Schicht zur Schichtdick¬ messung, insbesondere bei während des Verfahrens oder in späte¬ ren Verfahrensschritten durchzuführenden Rückschleifvorgängen dient.28. The method according to any one of the preceding claims, characterized in that the highly conductive layer is used for layer thickness measurement, in particular in the case of regrinding operations to be carried out during the method or in later method steps.
29. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hergestellte Halbleiterstruktur ein Mikrowellenleiter is .29. The method according to any one of the preceding claims, characterized in that the semiconductor structure produced is a microwave conductor.
30. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die hochleitfahige Schicht aus Metall, vor¬ zugsweise Wolfram, hergestellt ist und mit einer ausreichenden Stärke für die Abschirmung von Stδrstrahlung oder Störfeldern aufgebracht wird.30. The method according to any one of the preceding claims, characterized in that the highly conductive layer is made of metal, preferably tungsten, and with a sufficient Strength for shielding against interference or interference fields is applied.
31. Halbleiterwaferstruktur, die vor der Integration von Bauele¬ menten und/oder Leiterbahnen folgende Schichten aufweist:31. Semiconductor wafer structure which has the following layers before the integration of components and / or conductor tracks:
eine erste Halbleiterwaferschicht mit einer ersten und zweiten Oberfläche, die auf der ersten Oberfläche eine aktive Schicht mit einer Stärke im Bereich von 0,1 bis 2μm für die spätere Inte¬ gration von Bauelementen und/oder Leiterbahnen aufweist,a first semiconductor wafer layer with a first and second surface, which has an active layer on the first surface with a thickness in the range from 0.1 to 2 μm for the later integration of components and / or conductor tracks,
eine Isolationsschicht, die an die zweite Oberfläche der ersten Halbleiterwaferschicht anschließt,an insulation layer that connects to the second surface of the first semiconductor wafer layer,
eine als vergrabene Groundplane dienende hochleitfahige Schicht, die an die Isolationsschicht anschließt, unda highly conductive layer serving as a buried ground plane, which connects to the insulation layer, and
eine zweite Halbleiterschicht, die die Groundplane von der ande¬ ren Seite her überdeckt.a second semiconductor layer covering the ground plane from the other side.
32. Halbleiterwaferstruktur nach Anspruch 31, dadurch gekenn¬ zeichnet, daß die Isolationsschicht eine Oxidschicht, vorzugs¬ weise eine Si02-Schicht, ist.32. Semiconductor wafer structure according to claim 31, characterized in that the insulation layer is an oxide layer, preferably an Si0 2 layer.
33. Halbleiterwaferstruktur nach Anspruch 31 oder 32, dadurch gekennzeichnet, daß die hochleitfähge Schicht durch eine Metall- schicht, vorzugsweise eine W, Ti- oder TiSi-Schicht, gebildet wird. 33. Semiconductor wafer structure according to claim 31 or 32, characterized in that the highly conductive layer is formed by a metal layer, preferably a W, Ti or TiSi layer.
34. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 33, dadurch gekennzeichnet, daß die hochleitfähigke Schicht durch eine Poly-Silizium-Schicht gebildet wird.34. Semiconductor wafer structure according to one of claims 31 to 33, characterized in that the highly conductive layer is formed by a poly-silicon layer.
35. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 32, dadurch gekennzeichnet, daß die hochleitfahige Schicht aus einer Metallkombination, vorzugswesie einer Kombination aus ei¬ ner W- und TiN-Schicht, gebildet wird, wobei die TiN-Schicht als Diffusionsbarriere ausgelegt ist.35. Semiconductor wafer structure according to one of claims 31 to 32, characterized in that the highly conductive layer is formed from a metal combination, preferably a combination of a W and TiN layer, the TiN layer being designed as a diffusion barrier.
36. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 35, dadurch gekennzeichnet, daß die hochleitfahige Schicht, insbe¬ sondere wenn es sich um eine Metallschicht handelt, als Gitter¬ struktur aufgebracht wird.36. Semiconductor wafer structure according to one of claims 31 to 35, characterized in that the highly conductive layer, in particular if it is a metal layer, is applied as a lattice structure.
37. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 36, dadurch gekennzeichnet, daß zumindest das erste Halbleiter¬ substrat ein BESOI- oder SIMOX-Wafer ist.37. Semiconductor wafer structure according to one of claims 31 to 36, characterized in that at least the first semiconductor substrate is a BESOI or SIMOX wafer.
38. Halbleiterwaferstruktur nach Anspruch 37, dadurch gekenn¬ zeichnet, daß bei dem BESOI-Wafer auf die aktive Schicht eine Oxidschicht als Isolationsschicht aufgebracht ist.38. Semiconductor wafer structure according to claim 37, characterized in that an oxide layer is applied as an insulation layer to the active layer in the BESOI wafer.
39. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 38, dadurch gekennzeichnet, daß die hochleitfahige Schicht aus Me¬ tall, vorzugsweise Wolfram, hergestellt ist und mit einer aus¬ reichenden Stärke für die Abschirmung von Störstrahlung oder Störfeldern aufgebracht ist. 39. Semiconductor wafer structure according to one of claims 31 to 38, characterized in that the highly conductive layer is made of metal, preferably tungsten, and is applied with sufficient strength for shielding against interference radiation or interference fields.
40. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 39, dadurch gekennzeichnet, daß die Halbleiterstruktur ein CCD- Element ist.40. Semiconductor wafer structure according to one of claims 31 to 39, characterized in that the semiconductor structure is a CCD element.
41. Halbleiterwaferstruktur nach einem der Ansprüche 31 bis 40, dadurch gekennzeichnet, daß die hochleitfahige Schicht eine Stärke von weniger als 0,2 μm aufweist.41. Semiconductor wafer structure according to one of claims 31 to 40, characterized in that the highly conductive layer has a thickness of less than 0.2 μm.
42. 3D-Halbleitewaferstruktur, bestehend aus mehreren Halblei- terwaferstrukturen gemäß den Ansprüchen 31 bis 41.42. 3D semiconductor wafer structure, consisting of a plurality of semiconductor wafer structures according to claims 31 to 41.
43. 3D-Halbleiterwaferstruktur nach Anspruch 42, dadurch gekenn¬ zeichnet, daß die hochleitfähigen Schichten mit von außen zu¬ gänglichen Kontakten versehen sind, über die die hochleitfähigen Schichten auf vorbestimmte Potentiale gelegt werden können.43. 3D semiconductor wafer structure according to claim 42, characterized in that the highly conductive layers are provided with contacts which are accessible from the outside and via which the highly conductive layers can be connected to predetermined potentials.
44. Halbleiterwaferstruktur, die vor der Integration von Bauele¬ menten und/oder Leiterbahnen folgende Schichten aufweist:44. Semiconductor wafer structure which has the following layers before the integration of components and / or conductor tracks:
eine erste Halbleiterwaferschicht mit einer ersten und zweiten Oberfläche, die auf der ersten Oberfläche eine aktive Schicht mit einer Stärke im Bereich von 0,1 bis 2μm für die spätere Inte¬ gration von Bauelementen und/oder Leiterbahnen aufweist,a first semiconductor wafer layer with a first and second surface, which has an active layer on the first surface with a thickness in the range from 0.1 to 2 μm for the later integration of components and / or conductor tracks,
eine Isolationsschicht, die an die zweite Oberfläche der ersten Halbleiterwaferschicht anschließt,an insulation layer that connects to the second surface of the first semiconductor wafer layer,
eine als Groundplane dienende Metallschicht, die an die Isola¬ tionsschicht anschließt.a metal layer serving as a ground plane, which adjoins the insulation layer.
GRSATZBLATT (RrrR 26) GRSATZBLATT ( RrrR 26)
EP95934077A 1994-09-19 1995-09-19 Semiconductor structures with advantageous high-frequency properties and process for producing them Withdrawn EP0782767A1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4433330 1994-09-19
DE4433330A DE4433330C2 (en) 1994-09-19 1994-09-19 Method for producing semiconductor structures with advantageous high-frequency properties and a semiconductor wafer structure
PCT/EP1995/003697 WO1996009648A1 (en) 1994-09-19 1995-09-19 Semiconductor structures with advantageous high-frequency properties and process for producing them

Publications (1)

Publication Number Publication Date
EP0782767A1 true EP0782767A1 (en) 1997-07-09

Family

ID=6528583

Family Applications (1)

Application Number Title Priority Date Filing Date
EP95934077A Withdrawn EP0782767A1 (en) 1994-09-19 1995-09-19 Semiconductor structures with advantageous high-frequency properties and process for producing them

Country Status (4)

Country Link
US (1) US5985739A (en)
EP (1) EP0782767A1 (en)
DE (1) DE4433330C2 (en)
WO (1) WO1996009648A1 (en)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19724087A1 (en) * 1997-06-07 1998-12-10 Fraunhofer Ges Forschung Transmitting and receiving device for high-frequency radiation and method for high-frequency transmission
US6242298B1 (en) * 1997-08-29 2001-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device having epitaxial planar capacitor and method for manufacturing the same
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
US6358820B1 (en) 2000-04-17 2002-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
JP4776752B2 (en) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 Semiconductor device
DE10129846C1 (en) * 2001-06-21 2002-11-14 Infineon Technologies Ag Process for electrically contacting switching elements used in communications networks comprises applying a first layer on a first switching component, forming a hole in the first layer, and further processing
US7262864B1 (en) * 2001-07-02 2007-08-28 Advanced Micro Devices, Inc. Method and apparatus for determining grid dimensions using scatterometry
AUPS112202A0 (en) * 2002-03-14 2002-04-18 Commonwealth Scientific And Industrial Research Organisation Semiconductor manufacture
US6960490B2 (en) * 2002-03-14 2005-11-01 Epitactix Pty Ltd. Method and resulting structure for manufacturing semiconductor substrates
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US7122481B2 (en) * 2003-07-25 2006-10-17 Intel Corporation Sealing porous dielectrics with silane coupling reagents
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
KR20110091797A (en) 2003-11-28 2011-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 A light emitting device
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
FR2922360A1 (en) * 2007-10-12 2009-04-17 Soitec Silicon On Insulator METHOD FOR MANUFACTURING SEMICONDUCTOR TYPE SUBSTRATE ON INTEGRATED GROUND PLAN INSULATOR.
US8404557B2 (en) 2011-04-18 2013-03-26 Infineon Technologies Austria Ag Method for forming a semiconductor device and a semiconductor device
FR2980636B1 (en) 2011-09-22 2016-01-08 St Microelectronics Rousset PROTECTION OF AN ELECTRONIC DEVICE AGAINST REAR-BACK LASER ATTACK, AND CORRESPONDING SEMICONDUCTOR SUPPORT
US9446467B2 (en) 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US9875989B2 (en) 2016-01-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
JP2020503692A (en) 2016-12-29 2020-01-30 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド Joint structure with integrated passive components
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10522499B2 (en) 2017-02-09 2019-12-31 Invensas Bonding Technologies, Inc. Bonded structures
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. Tsv as pad
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030943A (en) * 1976-05-21 1977-06-21 Hughes Aircraft Company Planar process for making high frequency ion implanted passivated semiconductor devices and microwave integrated circuits
JPH0680794B2 (en) * 1985-01-29 1994-10-12 日本電信電話株式会社 Method for manufacturing semiconductor integrated circuit device
JP2559700B2 (en) * 1986-03-18 1996-12-04 富士通株式会社 Method for manufacturing semiconductor device
JPH043933A (en) * 1990-04-20 1992-01-08 Fujitsu Ltd Semiconductor device
KR930006732B1 (en) * 1991-05-08 1993-07-23 재단법인 한국전자통신연구소 Semiconductor substrate having the structure assembly varied and method of the same
JPH05198739A (en) * 1991-09-10 1993-08-06 Mitsubishi Electric Corp Laminated semiconductor device and its manufacture
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
EP0635885B1 (en) * 1993-07-22 1998-12-16 Raytheon Company High density circuit assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9609648A1 *

Also Published As

Publication number Publication date
WO1996009648A1 (en) 1996-03-28
US5985739A (en) 1999-11-16
DE4433330C2 (en) 1997-01-30
DE4433330A1 (en) 1996-03-28

Similar Documents

Publication Publication Date Title
DE4433330C2 (en) Method for producing semiconductor structures with advantageous high-frequency properties and a semiconductor wafer structure
DE112010000142B4 (en) Cost-optimized method of forming high-density passive capacitors to replace discrete capacitors using a cost-optimized modular 3D wafer-wafer integration scheme
DE19813239C1 (en) Wiring method for manufacturing a vertical integrated circuit structure and vertical integrated circuit structure
DE4433846C2 (en) Method of making a vertical integrated circuit structure
DE10200399B4 (en) A method for producing a three-dimensionally integrated semiconductor device and a three-dimensionally integrated semiconductor device
DE102009044967B4 (en) System on a chip with RF shielding on the chip
DE19516487C1 (en) Vertical integration process for microelectronic system
DE4400985C1 (en) Method for producing a three-dimensional circuit arrangement
DE102005046624B3 (en) Production of semiconductor arrangement with formation of conductive substrate, structural element region (SER) layer for insulating SER from substrate useful in semiconductor technology, e.g. in production of DMOS-field effect transistors
EP0698288B1 (en) Process for producing vertically connected semiconductor components
DE10051601A1 (en) Semiconductor device with multi-layer interconnection structure has blind conductors and stops embedded in insulating layers of LSI circuits
DE102019219696B4 (en) SILICON THRU-PHONES FOR HETEROGENE INTEGRATION OF SEMICONDUCTOR DEVICE STRUCTURES AND MANUFACTURING PROCESSES
DE102009004725A1 (en) Through-hole semiconductor circuit and method of manufacturing vertically integrated circuits
DE102011002580A1 (en) Hall sensor for high temperature application, has selection circuitry provided in silicon on insulator (SOI) thin film, that is electrical connected with vertical Hall sensor element provided at sensor region
WO2006066690A1 (en) Component with a semiconductor junction and method for the production thereof
DE19653632A1 (en) Silicon substrate on an insulator and method of manufacturing the same
EP1016140B1 (en) Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card
DE19918671B4 (en) Vertically integrable circuit and method for its manufacture
DE102011104305A1 (en) Production method for a semiconductor component with a conductor layer in the semiconductor body and semiconductor component
EP1312115B1 (en) Semiconductor arrangement and method for production thereof
DE102008029235B3 (en) Intersections of isolation trenches of SOI technology
DE19816245A1 (en) Contacting electric component at its rear side
DE10359217A1 (en) Electrical via of HL-chips
DE102019125487A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD
DE19746642C2 (en) Method for producing a semiconductor component and its use in a chip card

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19970124

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): CH DE FR GB LI

17Q First examination report despatched

Effective date: 19980227

RTI1 Title (correction)

Free format text: PROCESS OF PRODUCING SEMICONDUCTOR STRUCTURES WITH ADVANTAGEOUS HIGH-FREQUENCY PROPERTIES

RTI1 Title (correction)

Free format text: PROCESS OF PRODUCING SEMICONDUCTOR STRUCTURES WITH ADVANTAGEOUS HIGH-FREQUENCY PROPERTIES

RTI1 Title (correction)

Free format text: PROCESS OF PRODUCING SEMICONDUCTOR STRUCTURES WITH ADVANTAGEOUS HIGH-FREQUENCY PROPERTIES

RTI1 Title (correction)

Free format text: PROCESS OF PRODUCING SEMICONDUCTOR STRUCTURES WITH ADVANTAGEOUS HIGH-FREQUENCY PROPERTIES

RTI1 Title (correction)

Free format text: PROCESS OF PRODUCING SEMICONDUCTOR STRUCTURES WITH ADVANTAGEOUS HIGH-FREQUENCY PROPERTIES

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20021204