EP0847597A1 - Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung - Google Patents
Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnungInfo
- Publication number
- EP0847597A1 EP0847597A1 EP97929104A EP97929104A EP0847597A1 EP 0847597 A1 EP0847597 A1 EP 0847597A1 EP 97929104 A EP97929104 A EP 97929104A EP 97929104 A EP97929104 A EP 97929104A EP 0847597 A1 EP0847597 A1 EP 0847597A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- chip
- carrier substrate
- arrangement
- chips
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Definitions
- the present invention relates to a method for forming a spatial chip arrangement according to claim 1 and a spatially formed chip arrangement according to claim 1 1
- MCM multi-chip modules
- the components have so far been checked after completion and before delivery or installation in the electronic device in question.On the one hand, this involves an additional component test following the actual manufacturing process.On the other hand, performing a Component tests only after completion of the complete component, that in the event of a component failure, which is usually only due to the failure of a single chip, the entire component becomes a reject.
- the present invention is therefore based on the object of proposing a method for forming a spatial chip arrangement or a spatial chip arrangement which, despite achieving a high integration density, creates a possibility for early fault detection, so that a classification of the entire component as a committee can be largely prevented
- a spatial chip arrangement with a plurality of chips, which are arranged in different levels and are electrically connected to one another, to contact the chips via their peripheral connection surfaces with assigned conductor tracks of a conductor track structure arranged on at least one carrier substrate.
- the chips can either be arranged transversely to the rectilinear carrier substrate be, or parallel to the longitudinal extension of a flexible carrier substrate
- both alternatives according to the invention offer, on the one hand, the possibility of arranging the chips in a space-saving structure, and, on the other hand, the possibility of a simple electrical check of the chips connected to the carrier substrate during the manufacture of the stack-like chip arrangement
- the space-saving arrangement of the chips is created in the one case by the transverse arrangement of the chips relative to the longitudinal extent of the carrier substrate and in the other case in that after the connection of the chips to the flexible carrier substrate has been established, the carrier substrate due to its flexibility corresponding to the desired spatial arrangement the chips can be arranged with any changes in direction of the longitudinal extension.
- the flexible carrier substrate can be arranged in a meandering or spiral form, which results in a high spatial integration density for the chips
- a particularly high integration density can be generated by placing the chips with their peripheral connection surfaces arranged along one side edge in a connection position adjacent to the conductor tracks and arranged transversely to the longitudinal extent of the conductor tracks, and then a connection between mutually assigned pairings from the conductor track and the connection area via a connection material applied between the respective conductor track and the associated connection area
- a particularly high integration density can be achieved by contacting the chips parallel to the longitudinal extension of the carrier substrate with their connection surfaces on conductor tracks from conductor structures arranged on both sides of the carrier substrate and, after contacting the chips, a meandering arrangement of the carrier substrate to form the spatial chip arrangement takes place
- the carrier substrate or substrates have one end in one Clamping device is fixed. Therefore, the clamping device can also be used as a test device
- a spacing device is arranged on the upper side of the previously contacted chip before contacting another chip the spacer achieves insulation between the chips.
- a static stabilization of the stack-like structure of the chip arrangement is also made possible. This stabilizing effect can be increased even further if an adhesive material, for example an adhesive application, is selected for the spacing device
- solder material is used as the connecting material, it proves to be advantageous if the connecting material is applied to the conductor tracks and / or the connection surfaces in the form of individual connecting material depots and is subsequently activated by remelting.
- This type of solder material depot application is particularly suitable in the case of the transverse one Chips arranged for the longitudinal extension of the carrier substrate
- a so-called “face-down technique” for establishing the connection such as the “flip-chip method”
- Another possibility is the use of an adhesive material which is cured by UV radiation, that is to say is activated to produce a durable connection
- the chip arrangement produced is potted to form a housing.
- the spatial chip arrangement according to the invention has a plurality of chips which are arranged in different levels and are electrically connected to one another, the chips being connected via their peripheral connection surfaces to associated conductor tracks of a conductor track structure of at least one carrier substrate, the carrier substrate having a conductor track structure arranged at least on one side on a carrier layer, the Conductor tracks are connected to respectively assigned connection surfaces of the chips arranged transversely to the carrier substrate, or the carrier substrate has two conductor track structures arranged on both sides on a flexible carrier layer and the conductor tracks of each conductor track structure are connected to associated chips arranged on both sides parallel to the carrier substrate
- the chips are several over several rows of peripheral connection surfaces Carrier substrates connected, which are each assigned to a row
- the spatial chip arrangement can be arranged externally
- this external contact surface arrangement is to provide a printed circuit board parallel to an outer chip, forming an outer termination, with a surface contact arrangement arranged on its outside, which is distributed over the surface and which is arranged on the printed circuit board peripherals and by means of a connecting conductor structure with the external contact arrangement connecting internal contacts is connected to the conductor tracks of the carrier substrate
- chips are arranged in the chip arrangement which have two peripheral rows of connection pads arranged offset from one another and each conductor track structure has a number of conductor tracks corresponding to the total number of connection areas of both rows, a multiplicity of conductor tracks with the peripheral connection areas of the can be made with a particularly simple circuit track structure Connect chips
- a particularly high integration density can be achieved in the case of the chips arranged parallel to the carrier substrate if the carrier substrate is arranged in a meandering manner at least in some areas.
- the chip arrangement has a potting material in the interstices between the carrier substrate and the chips, a mechanically particularly stable chip housing that is hermetically shielded from environmental influences can be achieved.
- the housing can also be formed by encapsulation or extrusion coating with a suitable material.
- I shows an embodiment of a stack-shaped chip arrangement during manufacture in a variant of the method according to the invention
- FIG. 1 is a plan view of a chip shown in FIG. 1,
- FIG. 3 shows a side view of the chip arrangement shown in FIG. 1, now completed, during the production process
- FIG. 4 shows a plan view of a chip arrangement which is slightly modified compared to FIG. 3,
- FIG. 5 shows the illustration of a carrier substrate for forming a chip arrangement
- FIG. 6 shows a partial side view of a chip arrangement corresponding to the view in FIG. 3,
- FIG. 8 shows a carrier substrate contacted on both sides with chips to form a further embodiment of a chip arrangement
- FIG. 9 shows a chip arrangement formed with the carrier substrate shown in FIG. 8,
- FIG. 10 shows a variant of the carrier substrate shown in FIG. 8 with a different application compared to FIG. Order of chips
- FIG. 11 is a chip arrangement formed with the carrier substrate shown in FIG. 10,
- Fig. 12 shows a variant of that shown in Fig. 9, with the in
- Fig. 8 shown carrier substrate formed chip arrangement
- FIG. 1 shows a process stage in the production of a chip stack arrangement 20 shown in the final state in FIG. 3.
- two flexibly designed carrier substrates 2 1, 22 with their one are used in the exemplary embodiment shown here
- the ends 26, 27 of the carrier substrates 2 1, 22 are received in a clamping device 28 in the present case a spacer block 29 against which the ends 26, 27 of the carrier substrates 2 1 and 22 are held clamped by clamping jaws 30, 3 1.
- the spacer block 29 is dimensioned such that a first chip 32 is shown in the manner shown in FIG between the carrier substrates 2 1, 22 with its row here running in two perpendicular to the plane of the drawing peripheral connection surfaces 33 can be positioned adjacent to the conductor tracks 23 of the conductor track structures 24, 25
- connection surfaces 33 of the chip 32 are provided via solder connections 34 from a remelted solder material depot 35 to form an electrically conductive connection between the connection surfaces 33 and the associated conductor tracks 23 of the conductor track structures 24 or 25
- the chip stack arrangement 20 (FIG. 3) is constructed in a sandwich-like manner from an alternating arrangement of further chips 36 to 39 and intermediate adhesive layers 40 to 43.
- the adhesive layers 40 to 43 serve on the one hand to form a spacing device between adjacent chips 32, 36 and 36, 37 and 37, 38 and 38, 39 and on the other hand because of the flexible carrier substrates 2 1, 22 for the relative fixing of the entire arrangement
- the solder material depots 35 for producing the solder connections 34 are separated by a tool designed as an application capillary 44 in the connection area 45 between the connection areas 33 and the conductor tracks 23.
- the thermal energy required to produce the solder connection by remelting can, if the application capillary 44 is designed appropriately as a thermode device, be provided by the latter itself or also by a remelting device separate therefrom
- the plan view of a chip 53 shown in FIG. 2 also shows a variant which deviates from the representation of the chip stack arrangement 20 in FIG. 3 for forming a chip stack arrangement 46 shown in FIG. 4, in the case of which it deviates from the representation in FIG Fig. 1 in addition to the two oppositely arranged carrier substrates 2 1, 22, which are assigned to transverse sides 47, 48 of the chip 53, two further carrier substrates 49, 50 are provided, which are assigned to the longitudinal sides 51, 52 of the chip 53
- the chip stack arrangement 46 shown in FIGS. 2 and 4 with a total of four carrier substrates 21, 22 and 49, 50 here, as is clearly evident from FIG. 2, is suitable for a combination with chips of the type 53 which are not are provided only with two rows of peripheral connection surfaces 33 arranged opposite one another, but also with two further peripheral rows of connection surfaces 54 arranged opposite one another
- the connection surfaces 54 of the chip 53 and the connection surfaces 33 of the chip 53 are also connected to the conductor tracks 23 of the carrier substrates 2 1, 22 and 49, 50 via solder connections 34
- Solder material connections proposed here other types of connection and connection materials for electrically contacting the connection surfaces 33 and 54 of the chips can be used.
- conductive adhesives can also be used
- the chip stack arrangement is constructed in the manner shown in FIG. 1, that is to say by sandwiching the chips on top of one another It is advisable to increase the mechanical stability of the entire chip stack arrangement 20 or 46, in particular in the case that flexible support substrates 21, 22 and 49, 50 are used, the individual chips 32 to 39 or 53 by means of adhesive spacers 40 to connect to 43.
- Chip stack arrangement also take place with only one carrier substrate.
- the construction of the chip stack arrangement can also take place with an orientation deviating from the orientation of the carrier substrates 21, 22 shown in FIG. 1 - for example with a horizontal orientation of the carrier substrate or carriers
- the construction of a chip-stack arrangement 20 shown by way of example in FIG. 1 enables a component test of the individual chips 32 to 39 which takes place virtually simultaneously with the construction of the chip-stack arrangement after each application of an individual chip, starting with the chip 32, and completion of the electrically conductive connections formed here as a solder connection 34
- an electrical check of the last chip used last was carried out via the conductor tracks 23 of the carrier substrates 21, 22 and 27 of the carrier substrates 2 1, 22.
- the clamping device 28, in particular the spacer block 29 of the clamping device 28 as an electrical test device or at least as a contact device for an electrical test device
- the arrangement shown in FIG. 1 for forming a chip stack arrangement 20 enables continuous production of chip stack arrangements 20 in a particularly simple manner.
- the carrier substrates 2 1 and 22 are arranged as endless substrates on rolls or a similar storage device and are kept ready for each a carrier substrate section 99, 100 is moved forward after the clamping device 28 has been released, the carrier substrate sections 99, 100 being dimensioned such that the desired number of chips can be arranged between the carrier substrate sections 99, 100 to form the chip stack arrangement 20
- the carrier substrate sections 99, 1 00, which are now connected to the chips, are separated by a suitable separating device, not shown here, adjacent to the clamping device 28, so that, caused by a further advancing movement, the next carrier substrate sections 99, 100 with C. hips can be populated
- the chip stack arrangement 20 or 46 can be terminated at least on one side with a printed circuit board 55 or 56 which, as shown by way of example in FIGS. 3 and 4, can be provided with an external contact surface arrangement 57 or 58 in the manner of a “ball grid array”
- a printed circuit board 55 or another device that enables an external contact area arrangement can be arranged both at the upper and at the lower end of a chip stack arrangement 20 or 46 to form a closed housing for those in the chip stack arrangement 20 or the chips 32 and 36 to 39 or 53 arranged in the chip stack arrangement 46, the chip stack arrangement 20 or 46 is filled with a potting material in the chip gaps 66 shown in the example of the chip stack arrangement 20 in FIG. 3, which also can additionally encase the carrier substrates and housings and chip stack arrangements provided with an external contact surface arrangement can be used particularly advantageously in SMD technology
- FIG. 5 shows, with solid lines, a flexible carrier substrate 67 in a representation that is spread out in the plane, in which an external contact surface arrangement 68 is integrally formed in a flexible carrier layer 69 of the carrier substrate 67.
- the conductor track structure 7 1 composed of individual conductor tracks 70 merges into a connecting conductor track structure 72 in the end region of the carrier substrate 67.
- the connecting conductor track structure 72 has contact tracks 73 which are arranged on the same side of the carrier layer 69 as the conductor tracks 70 of the conductor track structure 7 1 on the opposite side of the Carrier layer 69 is provided opposite the free ends of the contact tracks 73 here, external contact areas formed by solder points 74, which are connected to the contact tracks via through-holes (not shown in more detail). NEN 73 are connected
- the carrier substrate 67 shown in solid lines in FIG. 5 enables, analogously to the two carrier substrates 21 shown in FIG. 1,
- the carrier substrate 67 shown in solid lines being suitable for combination with chips which, like the chips 32 and 36 to 39 shown in FIG. 1, have two rows opposite one another Having peripheral connection areas
- the carrier substrate 67 which is provided with a total of 32 conductor tracks 23, is suitable for connecting chips which each have 1 6 pe ⁇ phere connection areas in two opposite rows. The connection of the chip connection areas with the conductor tracks
- a carrier substrate can be used according to The type of carrier substrate 67 is provided with an integrated external contact connection flat arrangement, and can also be used for equipping with a total of four rows of chips having peripheral connections. Additional external contact surfaces are then to be provided in the external contact surface arrangement
- FIG. 6 shows, by way of example, another possibility for forming an external contact surface arrangement 75, in relation to the case of a chip stack arrangement with two carrier substrates 21, 22 33 of an uppermost chip 39 with its carrier substrate ends 76, 77 turned over in the direction of the upper side or contact surface side of the chip 39.
- An adhesive spacing device 78 is located in between for the defined position of the carrier substrate ends 76, 77 and their fixing relative to the chip 39 in the manner of the spacing devices 40 to 43 of the arrangement shown in FIG. 1
- the conductor tracks 23 are plated through in the area of the carrier substrate ends 76, 77 on the rear side of the carrier substrates 2 1, 22
- the external contact areas of the external contact area arrangement are formed by solder points 79.
- FIG. 8 shows a configuration made of a carrier substrate 80 which is provided on both sides with conductor tracks 8 1 having conductor track structures 82, 83 and chips 84, 85, 86, 87, 88, which are alternately offset, as shown in FIG. 8, can be contacted on both conductor track structures 82 and 83 of the carrier substrate 80.
- the contacting can be carried out according to the flip chip method known per se, in which the chips 84 to 88 with their connection surfaces 89 (FIG. 7), which are not shown in more detail - Provided contact metallizations are set against the conductor tracks 8 1 of the conductor structures 82 and 83 assigned to the individual connection surfaces 89 and connected to them under the influence of pressure and temperature. From the adjacent representation of a chip 84 and the conductor structure 82 of the carrier substrate s 80 it is clear that each connection surface 89 is assigned a conductor 8 1
- an electrical component test can be carried out using the conductor tracks 8 1 of the carrier substrate 80, just like that in FIG. 1 If a component failure is found, the arrangement shown can then be removed from the carrier substrate 80 again by loosening the connection, that is to say by desoldering, and replaced with a new chip
- the flexible carrier substrate 80 can be used to form the chip stack arrangement 90 shown in FIG. 9 be arranged in the form of a meander, an adhesive intermediate layer 91 for fixing the meandering structure being arranged between a chip 84 to 88 and an adjacent carrier substrate section 92.
- the formation of an external contact surface arrangement can be carried out analogously to the examples already explained above the chip stack arrangements 20 and 46 can also be cast in the chip stack arrangement 90, for example with an epoxy resin, in order to enable housing of the chip stack arrangement 90.
- FIG. 10 shows a configuration modified compared to FIG. 8, in which chips 93 are also arranged on both sides of the carrier substrate 80 provided on both sides with the conductor track structure 82 or 83, but in each case lying one above the other in pairs
- FIG. 11 shows an example of a chip stack arrangement 94, which is formed on the basis of the configuration shown in FIG. 10.
- the carrier substrate 80 is again arranged in a meandering shape, with the adhesive intermediate layers 9 1 now each being arranged between adjacent chips 93 are
- FIG. 12 shows an arrangement of a chip stack arrangement 95 based on the configuration shown in FIG. 8 to clarify that any stack arrangements constructed in FIG. 8 or also in the configuration in FIG. 10 can be achieved
Abstract
Verfahren zur Ausbildung einer räumlichen Chipanordnung mit mehreren, in verschiedenen Ebenen angeordneten, elektrisch miteinander verbundenen Chips (32, 36, 37, 38, 39), bei dem die Chips über ihre peripheren Anschlußflächen (33) mit zugeordneten Leiterbahnen (23) einer auf mindestens einem Trägersubstrat (21, 22) angeordneten Leiterbahnstruktur (24, 25) verbunden werden, indem die Chips entweder quer zur Längserstreckung des Trägersubstrats oder parallel zur Längserstreckung des flexibel ausgebildeten Trägersubstrats angeordnet werden, sowie eine mittels dieses Verfahrens ausgebildete räumliche Chipanordnung.
Description
Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche ChipanordnunR
Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung einer raumlichen Chipanordnung gemäß dem Anspruch 1 und eine räumlich ausgebildete Chipanordnung gemäß dem Anspruch 1 1
Mit der zunehmenden Miniaturisierung von elektronischen Geräten, wie beispielsweise t ragbaren Telefonen, die allgemein auch als „Handy" be- zeichnet werden, oder tragbarer Computer, bekannt unter dem Begriff „Notebook", nehmen auch die Anforderungen an die Integrationsdichte der darin verwendeten elektronischen Bausteine zu I n besonderem Maße betrifft dies sicherlich in derartigen Geraten eingesetzte Speicherbausteine oder Speichererweiterungen, die optional verwendet werden können Als Bauform für derartige hochintegrierte Speicherbausteine kommen mittlerweile in der Regel sogenannte „Multi-Chip-Module" (MCM) zum Einsatz, bei denen die einzelnen Chips übereinander angeordnet und elektrisch untereinander verbunden sind. Aufgrund der hohen Integrationsdichte, also der Anordnung einer Vielzahl von Chips auf kleinstem Raum, steigt naturlich auch die Ausfallwahrscheinlichkeit eines solchen Speicherbausteins, da es zum Bauteilversagen ausreichend ist, wenn auch nur einer der in einer Vielzahl verarbeiteten Chips fehlerhaft ist Um ein Bauteilversa-
gen im Betrieb der hochintegrierten Bausteine weitestgehend ausschließen zu können, erfolgt bislang eine Überprüfung der Bausteine nach Fertigstellung und vor Auslieferung bzw Einbau in das betreffende elektronische Gerat Hiermit ist zum einen ein zusätzlicher, dem eigentlichen Her- Stellungsvorgang nachfolgender Bauteiltest verbunden Zum anderen bedeutet die Durchführung eines Bauteiltests erst nach Fertigstellung des kompletten Bauteils, daß im Falle eines Bauteilversagens, das in der Regel nur durch das Versagen eines einzelnen Chips bedingt ist, das gesamte Bauteil zum Ausschuß wird .
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Ausbildung einer raumlichen Chipanordnung bzw eine raumliche Chipanordnung vorzuschlagen, das bzw die trotz Erzielung einer hohen Integrationsdichte eine Möglichkeit zur frühzeitigen Fehlerdetektierung schafft, so daß eine Klassierung des kompletten Bauteils als Ausschuß weitestgehend verhindert werden kann
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Chipanordnung mit den Merkmalen des Anspruchs 1 1 gelost
Erfindungsgemäß wird vorgeschlagen, zur Ausbildung einer raumlichen Chipanordnung mit mehreren, in verschiedenen Ebenen angeordneten, elektrisch miteinander verbundenen Chips die Chips über ihre peripheren Anschlußflachen mit zugeordneten Leiterbahnen einer auf mindestens einem Tragersubstrat angeordneten Leiterbahnstruktur zu kontaktieren Dabei können die Chips entweder quer zum geradlinig ausgerichteten Tragersubstrat angeordnet werden, oder parallel zur Längserstreckung eines flexiblen Trägersubstrats
Beide erfindungsgemäßen Alternativen bieten zum einen die Möglichkeit, die Chips in einer raumsparenden Struktur anzuordnen, und zum anderen die Möglichkeit einer einfachen elektrischen Überprüfung der mit dem Tragersubstrat verbundenen Chips wahrend der Herstellung der stapelfor- migen Chipanordnung
Die raumsparende Anordnung der Chips wird in dem einen Fall durch die Queranordnung der Chips relativ zur Längserstreckung des Tragersubstrats und in dem anderen Fall dadurch geschaffen, daß nach Herstellung der Verbindung der Chips mit dem flexiblen Tragersubstrat das Träger- Substrat aufgrund seiner Flexibilität entsprechend der gewünschten Raumanordnung der Chips mit beliebigen Richtungswechseln der Langserstrek- kung angeordnet werden kann So kann das flexible Tragersubstrat beispielsweise maanderformig oder auch spiralenförmig angeordnet werden, woraus eine hohe räumliche Integrationsdichte für die Chips folgt
In dem einen Fall laßt sich eine besonders hohe Integrationsdichte dadurch erzeugen, daß die Chips mit ihren längs einer Seitenkante angeordneten peripheren Anschlußflachen in eine den Leiterbahnen benachbarte, quer zur Längserstreckung der Leiterbahnen angeordnete Verbindungsposition gebracht werden und anschließend eine Verbindung zwischen jeweils ein- ander zugeordneten Paarungen aus Leiterbahn und Anschlußflache über ein zwischen der jeweiligen Leiterbahn und der zugeordneten Anschlußflache appliziertes Verbindungsmaterial erfolgt
In dem anderen Fall kann eine besonders hohe Integrationsdichte dadurch erreicht werden, daß die Chips parallel zur Längserstreckung des Trager- Substrats mit ihren Anschlußflachen auf Leiterbahnen von beidseitig auf dem Tragersubstrat angeordneten Leiterbahnstrukturen kontaktiert werden und nach Kontaktierung der Chips eine maanderformige Anordnung des Tragersubstrats zur Ausbildung der raumlichen Chipanordnung erfolgt
Als besonders vorteilhaft erweist sich die Durchfuhrung der beiden vorge- nannten Verfahrensalternativen, wenn nach erfolgter Kontaktierung eines Chips mit dem Tragersubstrat eine elektrische Überprüfung des Chips über die mit einer Prufeinπchtung verbundene Leiterbahnstruktur des Trägersubstrats erfolgt
Unabhängig von der Relativanordnung der Chips gegenüber dem Trager- Substrat erweist es sich als vorteilhaft, wenn zur Vorbereitung der Kontaktierung der Chips das oder die Tragersubstrate mit einem Ende in einer
Einspanneinrichtung fixiert wird Daher läßt sich die Einspanneinrichtung auch als Prüfeinrichtung verwenden
Insbesondere in dem Fall, wenn es sich um Chips mit rückseitiger Metallisierung handelt, erweist es sich als vorteilhaft, wenn jeweils vor Kontak- tierung eines weiteren Chips eine Abstandseinrichtung auf der Oberseite des zuvor kontaktierten Chips angeordnet wird Zum einen wird bei geeigneter Auswahl des Materials für die Abstandseinrichtung eine Isolierung zwischen den Chips erreicht. Zum anderen wird auch eine statische Stabilisierung des stapeiförmigen Aufbau s der Chipanordnung ermöglicht Die- ser Stabilisierungseffekt läßt sich noch weiter steigern, wenn für die Abstandseinrichtung ein adhäsives Material, beispielsweise ein Klebeauftrag, gewählt wird
Im Falle der Verwendung eines Lotmaterials als Verbindungsmaterial erweist es sich als vorteilhaft, wenn das Verbindungsmaterial in Form ver- einzelter Verbindungsmaterialdepots auf die Leiterbahnen und/oder die Anschlußflachen aufgebracht und anschließend durch Umschmelzen aktiviert wird Diese Art der Lotmaterialdepotapplikation ist besonders geeignet in dem Fall der querliegend zur Längserstreckung des Trägersubstrats angeordneten Chips Im Fall der parallel zur Längserstreckung des flexiblen Trägersubstrats angeordneten Chips erweist sich zur Verbindung der Chips mit dem Trägersubstrat eine sogenannte „Face-down- Technik" zur Herstellung der Verbindung, wie beispielsweise das „Flip- Chip-Verfahren", als besonders geeignet Eine weitere Möglichkeit besteht in der Verwendung eines Klebematerials, das durch UV-Bestrahlung ausgehärtet, also zur Herstellung einer haltbaren Verbindung aktiviert wird
Um letztendlich eine möglichst einfache Außenkontaktierung der raumlichen Chipanordnung zu ermöglichen, erweist es sich als besonders vorteilhaft, wenn nach Kontaktierung des letzten Chips zunächst ein Uber- stand des Tragersubstrats über der Oberseite des Chips umgeschlagen und mit der Oberseite verbunden wird und anschließend eine Durchkontaktie- rung von der Rückseite des Trägersubstrats auf die mit den Chipanschluß-
flachen verbundene Leiterbahnstruktur des Trägersubstrats erfolgt Alternativ ist es auch möglich, bereits von vornherein mit einer entsprechenden Durchkontaktierung versehene Trägersubstrate zu verwenden
Eine vorteilhafte Alternative hierzu wird erreicht, wenn zur Ausbildung einer Außenkontaktanordnung an der Chipanordnung vor der Kontaktierung des ersten Chips oder nach Kontaktierung des letzten Chips eine Leiterplatte oder auch ein modifizierter Chip mit einer auf der Außenseite an-geordneten, flächig verteilten Außenkontaktanordnung über an der Leiterplattenperipherie oder der Chipperipherie angeordnete und mittels einer Anschlußleiterbahnstruktur mit der Außenkontaktanordnung verbundene Innenkontakte mit den Leiterbahnen des Tragersubstrats kontaktiert wird
Um eine gegen Umwelteinflusse möglichst weitgehend abgedichtete Chipanordnung mit einer darüber hinaus möglichst großen mechanischen Sta- bilitat zu erzielen, ist es vorteilhaft, wenn nach Kontaktierung der gewünschten Anzahl der Chips ein Verguß der erzeugten Chipanordnung zur Ausbildung einer Gehausung erfolgt.
Die erfindungsgemäße raumliche Chipanordnung weist mehrere in verschiedenen Ebenen angeordnete, elektrisch miteinander verbundene Chips auf, wobei die Chips über ihre peripheren Anschlußflachen mit zugeordneten Leiterbahnen einer Leiterbahnstruktur von zumindest einem Trägersubstrat verbunden sind, wobei das Trägersubstrat eine zumindest einseitig auf einer Trägerschicht angeordnete Leiterbahnstruktur aufweist, deren Leiterbahnen mit jeweils zugeordneten Anschlußflachen der quer zum Tragersubstrat angeordneten Chips verbunden sind , oder das Trägersubstrat zwei beidseitig auf einer flexiblen Tragerschicht angeordnete Leiterbahnstrukturen aufweist und die Leiterbahnen jeder Leiterbahnstruktur mit jeweils zugeordneten Anschlußflachen beidseitig parallel zum Tragersubstrat angeordneter Chips verbunden sind
Bei einer vorteilhaften Ausfuhrungsform der Chipanordnung sind die Chips über mehrere Reihen peripherer Anschlußflachen mit mehreren
Trägersubstraten verbunden, die jeweils einer Reihe zugeordnet sind
Unabhängig von der grundsatzlichen Ausbildung der Chipanordnung, also unabhängig davon, ob eine Mehrzahl querliegend zur Längserstreckung des Trägersubstrats angeordneter Chips mit dem Tragersubstrat verbunden sind, oder ob die Chips parallel zur Längserstreckung des Tragersubstrats mit diesem verbunden sind, kann die raumliche Chipanordnung mit einer außenliegend angeordneten Außenkontaktflachenanordnung versehen sein Eine Möglichkeit der Ausbildung dieser Außenkontaktflachenanordnung besteht darin, parallel zu einem äußeren Chip, einen äußeren Abschluß bildend, eine Leiterplatte mit einer auf ihrer Außenseite angeordneten, flächig verteilten Außenkontaktanordnung vorzusehen, die über an der Leiterplattenperipheπe angeordnete und mittels einer Anschlußleiterbahnstruktur mit der Außenkontaktanordnung verbundende Innenkontakte mit den Leiterbahnen des Tragersubstrats verbunden ist
Zur Erhöhung der mechanischen Stabilität der gesamten Chipanordnung erweist es sich als vorteilhaft, wenn zwischen den Chips Abstandseinrichtungen vorgesehen sind
Wenn in der Chipanordnung Chips angeordnet sind, die zwei periphere, versetzt zueinander angeordnete Reihen Anschlußflächen aufweisen und jede Leiterbahnstruktur eine der Gesamtzahl der Anschlußflächen beider Reihen entsprechende Anzahl von Leiterbahnen aufweist, läßt sich bei besonders einfach ausgebildeter Leiterbahnstruktur eine Vielzahl von Leiterbahnen mit den peripheren Anschlußflachen der Chips verbinden
Eine besonders hohe Integrationsdichte laßt sich im Fall der parallel zum Trägersubstrat angeordneten Chips erzielen, wenn das Trägersubstrat zumindest bereichsweise maanderformig angeordnet ist.
Wenn die Chipanordnung in den zwischen dem Tragersubstrat und den Chips vorhandenen Zwischenräumen ein Vergußmaterial aufweist, laßt sich eine mechanisch besonders stabil ausgebildete und hermetisch gegen Umwelteinflusse abgeschirmte Chipgehausung erzielen. Die Gehausung
kann auch durch Einhüllung oder Umspritzung mit einem geeigneten Material ausgebildet sein.
Nachfolgend werden verschiedene Ausführungsformen der räumlichen Chipanordnung unter Erläuterung der zu ihrer Herstellung angewendeten Verfahren anhand der Zeichnungen näher erläutert Es zeigen
Fig. I ein Ausführungsbeispiel einer stapeiförmigen Chipanordnung während der Herstellung in einer Variante des erfindungsgemäßen Verfahrens,
Fig. 2 eine Draufsicht auf einen in Fig. 1 dargestellten Chip,
Fig. 3 eine Seitenansicht der in Fig. 1 während des Herstellungsverfahrens gezeigten, nunmehr fertiggestellten Chipanordnung,
Fig. 4 eine Draufsicht auf eine gegenüber Fig. 3 leicht modifizierte Chipanordnung,
Fig. 5 die Darstellung eines Trägersubstrats zur Ausbildung einer Chipanordnung;
Fig. 6 eine in der Ansicht Fig. 3 entsprechende Teilseitenansicht einer Chipanordnung,
Fig. 7 die Kontaktoberfläche eines Chips mit einer Draufsicht eines zugeordneten Trägersubstrats,
Fig. 8 ein beidseitig mit Chips kontaktiertes Tragersubstrat zur Ausbildung einer weiteren Ausführungsform einer Chipanordnung;
Fig. 9 eine mit dem in Fig. 8 dargestellten Trägersubstrat ge- bildete Chipanordnung,
Fig. 10 eine Variante zu dem in Fig. 8 dargestellten Trägersubstrat mit einer gegenüber Fig. 8 abweichenden An-
Ordnung von Chips,
Fig. 1 1 eine mit dem in Fig. 10 dargestellten Tragersubstrat gebildete Chipanordnung,
Fig. 12 eine Variante zu der in Fig. 9 dargestellten, mit dem in
Fig. 8 dargestellten Trägersubstrat gebildeten Chipanordnung
Fig. 1 zeigt ein Verfahrensstadium bei der Herstellung einer in Fig. 3 im Endzustand dargestellten Chip-Stapelanordnung 20 Zur Ausbildung der Chip-Stapelanordnung 20 (Fig. 3) werden bei dem vorliegend dargestellten Ausfuhrungsbeispiel zwei flexibel ausgebildete Tragersubstrate 2 1 , 22 mit ihren eine Mehrzahl von Leiterbahnen 23 aufweisenden Leiterbahnstrukturen 24, 25 einander gegenüberliegend angeordnet Zur Fixierung der Tragersubstrate 2 1 , 22 in der in Fig. 1 dargestellten Relativposition werden die Tragersubstrate 2 1 , 22 mit ihren Enden 26, 27 in einer Einspanneinrichtung 28 aufgenommen Die Einspanneinrichtung 28 weist im vorliegenden Fall einen Abstandsblock 29 auf, gegen den die Enden 26, 27 der Tragersubstrate 2 1 bzw 22 durch Klemmbacken 30, 3 1 geklemmt gehalten werden Der Abstandsblock 29 ist so bemessen, daß ein erster Chip 32 in der in Fig. I dargestellten Weise zwischen den Tragersubstraten 2 1 , 22 mit seinen hier in zwei senkrecht zur Zeichenebene verlaufenden Reihen peripherer Anschlußflächen 33 benachbart den Leiterbahnen 23 der Leiterbahnstrukturen 24, 25 positioniert werden kann
Hierzu liegt der Chip 32 mit seiner Rückseite am Abstandsblock 29 der Einspanneinrichtung 28 an
Bei der in Fig. 1 dargestellten Konfiguration sind die Anschlußflachen 33 des Chips 32 über Lotverbindungen 34 aus einem umgeschmolzenen Lotmaterialdepot 35 zur Ausbildung einer elektrisch leitfahigen Verbindung zwischen den Anschlußflächen 33 und den zugeordneten Leiterbahnen 23 der Leiterbahnstrukturen 24 bzw 25 vorgesehen
Aus Fig. 1 wird deutlich, daß die Chip-Stapelanordnung 20 (Fig. 3) sandwichartig aufgebaut wird aus einer alternierenden Anordnung von weiteren Chips 36 bis 39 und zwischenliegenden Kleberschichten 40 bis 43 Die Kleberschichten 40 bis 43 dienen dabei zum einen zur Ausbildung einer Abstandseinrichtung zwischen benachbarten Chips 32, 36 und 36, 37 und 37, 38 und 38, 39 sowie andererseits wegen der flexiblen Tragersubstrate 2 1 , 22 zur relativen Fixierung der gesamten Anordnung
Wie aus Fig. 1 weiterhin zu ersehen ist, werden, wie in Fig. 1 am Beispiel der Verbindung des obersten Chips 39 dargestellt, die Lotmaterialdepots 35 zur Erzeugung der Lotverbindungen 34 vereinzelt durch ein als Applikationskapillare 44 ausgebildetes Werkzeug positionsgenau im Verbindungsbereich 45 zwischen den Anschlußflachen 33 und den Leiterbahnen 23 plaziert Die zur Herstellung der Lotverbindung durch Umschmelzen notwendige thermische Energie kann bei entsprechender Ausbildung der Applikationskapillare 44 als Thermodeneinrichtung durch diese selbst oder auch durch eine hiervon getrennte Umschmelzeinrichtung erfolgen
Mit der in Fig. 2 dargestellten Draufsicht auf einen Chip 53 ist gleichzeitig eine von der Darstellung der Chip-Stapelanordnung 20 in Fig. 3 abweichende Variante zur Ausbildung einer in Fig. 4 dargestellten Chip- Stapelanordnung 46 dargestellt, bei der abweichend von der Darstellung in Fig. 1 zusatzlich zu den beiden gegenüberliegend angeordneten Tragersubstraten 2 1 , 22, die hier Querseiten 47, 48 des Chips 53 zugeordnet sind, zwei weitere Tragersubstrate 49, 50, vorgesehen, die Längsseiten 5 1 , 52 des Chips 53 zugeordnet sind
Die in den Fig. 2 und 4 dargestellte Chip-Stapelanordnung 46 mit hier insgesamt vier Tragersubstraten 21 , 22 und 49, 50 ist, wie deutlich aus Fig. 2 hervorgeht, geeignet für eine Kombination mit Chips in der Art des Chips 53 , die nicht nur mit zwei gegenüberliegend angeordneten Reihen peripherer Anschlußflachen 33 , sondern darüber hinaus mit zwei weiteren gegenüberliegend angeordneten peripheren Reihen von Anschlußflachen 54 versehen sind
Entsprechend den unter Bezugnahme auf die Fig. 1 gemachten Ausfuhrungen sind auch die Anschlußflächen 54 des Chips 53 wie die Anschlußflachen 33 des Chips 53 über Lotverbindungen 34 mit den Leiterbahnen 23 der Tragersubstrate 2 1 , 22 und 49, 50 verbunden Natürlich können auch abweichend von den hier vorgeschlagenen Lotmaterialverbindungen andere Verbindungsarten und Verbindungsmaterialien zur elektrischen Kontaktierung der Anschlußflächen 33 und 54 der Chips verwendet werden Beispielsweise sind auch leitfahige Kleber einsetzbar
Unabhängig davon, ob es sich hinsichtlich der besonderen Ausfuhrungs- form um eine Chip-Stapelanordnung 20 oder eine Chip-Stapelanordnung 46 handelt, erfolgt der Aufbau der Chip-Stapelanordnung nach der in Fig. 1 dargestellten Art, also durch ein sandwichartiges Aufeinanderschichten der Chips Dabei empfiehlt es sich, zur Erhöhung der mechanischen Stabilität der gesamten Chip-Stapelanordnung 20 oder 46, insbesondere in dem Fall, daß flexibel ausgebildete Tragersubstrate 21 , 22 und 49, 50 verwendet werden, die einzelnen Chips 32 bis 39 oder 53 durch adhäsiv ausgebildete Abstandseinrichtungen 40 bis 43 miteinander zu verbinden.
Im Fall der Verwendung von in sich starren Tragersubstraten kann darauf verzichtet werden. Je nach Konfiguration der Anschlußflachen der in eine Chip-Stapelanordnung zu intergπerenden Chips kann der Aufbau einer
Chip-Stapelanordnung auch mit nur einem Trägersubstrat erfolgen. Bei in sich starr ausgebildeten Tragersubstraten kann der Aufbau der Chip- Stapelanordnung auch bei von der in Fig. 1 dargestellten Orientierung der Tragersubstrate 21 , 22 abweichender Orientierung - beispielsweise bei waagerechter Ausrichtung des oder der Tragersubstrate - erfolgen
Unabhängig von der Ausbildung der zum Aufbau einer Chip-Stapelanordnung verwendeten Tragersubstrate ermöglicht der beispielhaft in Fig. 1 dargestellte Aufbau einer Chip-Stapelanordnung 20 einen quasi gleichzeitig mit dem Aufbau der Chip-Stapelanordnung erfolgenden Bau- teiltest der einzelnen Chips 32 bis 39. Hierzu wird nach jeder Applikation eines einzelnen Chips, beginnend mit dem Chip 32, und Fertigstellung der hier als Lotverbindung 34 ausgebildeten, elektrisch leitfahigen Verbindun-
gen zu den Leiterbahnen 23 der Trägersubstrate 2 ] , 22 eine elektrische Überprüfung des jeweiligen zuletzt eingesetzten Chips über die Leiterbahnen 23 der Tragersubstrate 21 , 22 durchgeführt Eine hierzu geeignete, nicht naher dargestellte Prüfeinrichtung kann als separate Einrichtung mit den in der Einspanneinrichtung 28 eingespannten Enden 26 und 27 der Tragersubstrate 2 1 , 22 verbunden werden Es besteht jedoch auch die Möglichkeit, die Einspanneinrichtung 28, insbesondere den Abstandsblock 29 der Einspanneinrichtung 28, als elektrische Prufeinrichtung oder zumindest als Kontakteinrichtung für eine elektrische Prufeinrichtung aus- zufuhren
Die in Fig. 1 dargestellte Anordnung zur Ausbildung einer Chip-Stapelanordnung 20 ermöglicht auf besonders einfache Art und Weise eine kontinuierliche Herstellung von Chip-Stapelanordnungen 20 Hierzu werden die Tragersubstrate 2 1 und 22 als Endlossubstrate auf Rollen oder einer ahnlichen Vorratseinrichtung angeordnet bereitgehalten und jeweils um einen Tragersubstratabschnitt 99, 100 nach einem Losen der Einspanneinrichtung 28 vorbewegt, wobei die Tragersubstratabschnitte 99, 100 so bemessen sind, daß die gewünschte Anzahl von Chips zwischen den Tra- gersubstratabschnitten 99, 100 zur Ausbildung der Chip-Stapelanordnung 20 angeordnet werden kann Nach Fertigstellung der Anordnung werden die nunmehr mit den Chips verbundenen Tragersubstratabschnitte 99, 1 00 durch eine geeignete, hier nicht näher dargestell te Trenneinrichtung benachbart der Einspanneinrichtung 28 abgetrennt , so daß, durch eine weitere Vorschubbewegung bewirkt, die nächsten T ragersubstratabschnitte 99, 100 mit Chips bestuckt werden können
Um eine Kontaktierung der fertiggestellten Chi p- Stapelanordnung 20 oder 46 zu vereinfachen, kann die Chip-Stapelanordnung 20 bzw 46 zumindest zu einer Seite hin mit einer Leiterplatte 55 bzw 56 abgeschlossen werden, die, wie in den Fig. 3 und 4 beispielhaft dargestellt, mit einer Außenkon- taktflachenanordnung 57 bzw. 58 nach Art eines „Ball-Grid-Array" versehen sein kann
Wie insbesondere aus der in Fig. 4 dargestellten Draufsicht deutlich wird,
sind zur Verbindung mit der Leiterplatte 56 die hier flexibel ausgebildeten
Tragersubstrate 2 1 , 22 und 49, 50 mit ihren oberen Enden über peπphere Kontaktrander 59, 60, 6 1 und 62 der Leiterplatte 56 derart umgeschlagen, daß die Leiterbahnen 23 der Tragersubstrate 21 , 22 und 49, 50 in einer Uberdeckungslage mit Innenkontaktflachen 63 der Leiterplatte 56 kontaktiert werden können Von den I nnenkontaktflachen 63 führen Kontaktbahnen 64 zu den einzelnen in der vorbeschriebenen Außenkontaktflachenanordnung 58 konfigurierten Außenkontaktflachen 65 der Leiterplatte 56
Wie Fig. 3 zeigt, kann eine Leiterplatte 55 oder auch eine andere eine Außenkontaktflachenanordnung ermöglichende Einrichtung sowohl am oberen als auch am unteren Ende einer Chip-Stapelanordnung 20 oder auch 46 angeordnet sein Zur Ausbildung einer abgeschlossenen Gehausung für die der in der Chip-Stapelanordnung 20 oder auch der Chip- Stapelanordnung 46 angeordneten Chips 32 und 36 bis 39 bzw 53 ist die Chip-Stapelanordnung 20 bzw 46 in den am Beispiel der Chip-Stapelanordnung 20 in Fig. 3 dargestellten Chip-Zwischenräumen 66 mit einem Vergußmaterial ausgefüllt, das zudem auch zusätzlich die Tragersubstrate umhüllen kann Gehäuste und mit einer Außenkontaktflachenanordnung versehene Chip-Stapelanordnungen lassen sich besonders vorteilhaft in der SMD-Technologie verwenden
Fig. 5 zeigt mit durchgezogenen Linien dargestellt ein flexibles Tragersubstrat 67 in einer in der Ebene ausgebreiteten Darstellung, bei dem eine Außenkontaktflachenanordnung 68 integral in einer flexiblen Tragerschicht 69 des Tragersubstrats 67 ausgebildet ist. Hierzu geht die aus einzelnen Leiterbahnen 70 zusammengesetzte Leiterbahnstruktur 7 1 im Endbereich des Tragersubstrats 67 in eine Anschlußleiterbahnstruktur 72 über Die Anschlußleiterbahnstruktur 72 weist Kontaktbahnen 73 auf, die auf derselben Seite der Tragerschicht 69 angeordnet sind wie die Leiterbahnen 70 der Leiterbahnstruktur 7 1 Auf der Gegenseite der Trager- Schicht 69 sind gegenüberliegend den freien Enden der Kontaktbahnen 73 hier durch Lotpunkte 74 gebildete Außenkontaktflachen vorgesehen, die über nicht naher dargestellte Durchkontaktierungen mit den Kontaktbah-
nen 73 verbunden sind
Das in Fig. 5 in ausgezogenen Linien dargestellte Tragersubstrat 67 ermöglicht analog den beiden in Fig. 1 dargestellten Tragersubstraten 21 ,
22 die Kombination mehrerer Chips 32 und 36 bis 39 zu einer Chip- Stapelanordnung, wobei das mit ausgezogenen Linien dargestellte Tragersubstrat 67 zur Kombination mit Chips geeignet ist, die, wie die in Fig. 1 dargestellten Chips 32 und 36 bis 39, zwei gegenüberliegende Reihen peripherer Anschlußflachen aufweisen Ausgehend von dem in Fig. 5 dargestellten Ausfuhrungsbeispiel ist das Tragersubstrat 67, das mit ins- gesamt 32 Leiterbahnen 23 versehen ist, geeignet , Chips zu verbinden, die in zwei gegenüberliegenden Reihen jeweils 1 6 peπphere Anschlußflachen aufweisen Die Verbindung der Chipanschlußflachen mit den Leiterbahnen
23 kann analog zu der unter Bezugnahme auf Fig. 1 erläuterten Art und Weise erfolgen Wie in Fig. 5 durch zwei seitlich an einem Hauptstrang 96 des Tragersubstrats 6 1 angesetzte, mit gestricheltem Linienverlauf dargestellte Seitenstrange 97, 98 angedeutet, kann ein Tragersubstrat, das nach Art des Tragersubstrats 67 mit einer integrierten Außenkontaktanschluß- flachenanordnung versehen ist, auch zur Bestückung mit insgesamt vier Reihen peripherer Anschlüsse aufweisenden Chips verwendet werden Da- bei sind dann zusatzliche Außenkontaktflachen in der Außenkontaktflachenanordnung vorzusehen
Fig. 6 zeigt hier beispielhaft, bezogen auf den Fall einer Chip-Stapelanordnung mit zwei Tragersubstraten 21 , 22, eine andere Möglichkeit zur Ausbildung einer Außenkontaktflachenanordnung 75 Zur Ausbildung der Außenkontaktflachenanordnung 75 sind die Tragersubstrate 21 , 22 nach Durchfuhrung der Kontaktierung der Leiterbahnen 23 mit Anschlußflachen 33 eines obersten Chips 39 mit ihren Tragersubstratenden 76, 77 in Richtung auf die Oberseite oder Kontaktflachenseite des Chips 39 umgeschlagen Zur definierten Lage der Tragersubstratenden 76, 77 und deren Fest- legung gegenüber dem Chip 39 befindet sich zwischenliegend eine adhasi- ve Abstandseinrichtung 78, etwa nach Art der Abstandseinrichtungen 40 bis 43 der in Fig. 1 dargestellten Anordnung
Zur Ausbildung der Außenkontaktflachenanordnung 75 sind die Leiterbahnen 23 im Bereich der Tragersubstratenden 76, 77 auf die Ruckseite der Tragersubstrate 2 1 , 22 durchkontaktiert Dies kann durch Applikation und Umschmelzen von Lotkugeln in Tragerschichtausnehmungen, die auf die Ruckseite der Leiterbahn 23 münden, geschehen, so daß, wie in Fig. 6 dargestellt, die Außenkontaktflachen der Außenkontaktflachenanordnung durch Lotpunkte 79 gebildet sind.
Fig. 8 zeigt eine Konfiguration aus einem Trägersubstrat 80, das beidseitig mit Leiterbahnen 8 1 aufweisenden Leiterbahnstrukturen 82, 83 verse- hen i st und Chips 84, 85, 86, 87, 88, die alternierend versetzt, wie in Fig. 8 dargestellt, auf beide Leiterbahnstrukturen 82 bzw. 83 des Tragersubstrats 80 kontaktiert werden Die Kontaktierung kann nach dem an sich bekannten Flip-Chip-Verfahren durchgeführt werden, bei dem die Chips 84 bis 88 mit ihren Anschlußflächen 89 (Fig. 7), die mit nicht naher darge- stellten Kontaktmetallisierungen versehen sind, gegen die den einzelnen Anschlußflächen 89 jeweils zugeordneten Leiterbahnen 8 1 der Leiterbahnstrukturen 82 und 83 gesetzt und unter Einwirkung von Druck und Temperatur mit diesen verbunden werden Aus der nebeneinander liegenden Darstellung eines Chips 84 und der Leiterbahnstruktur 82 des Trager- Substrat s 80 wird deutlich, daß jeder Anschlußflache 89 eine Leiterbahn 8 1 zugeordnet ist
Wie schon unter Bezugnahme auf Fig. 1 ausgeführt, kann auch bei der in Fig. 8 dargestellten Konfiguration nach jeder Kontaktierung eines Chips 84 bis 88 ein elektrischer Bauteiltest unter Ausnutzung der Leiterbahnen 8 1 des Tragersubstrats 80 durchgeführt werden Genau wie bei der in Fig. 1 dargestellten Anordnung kann dann bei Feststellung eines Bauteilversagens der jeweilige Chip durch Losen der Verbindung, also etwa durch Entloten, wieder vom Tragersubstrat 80 entfernt und gegen einen neuen Chip ausgetauscht werden
Nach Durchfuhrung der Bauteiltests kann das flexible Tragersubstrat 80 zur Ausbildung der in Fig. 9 dargestellten Chip-Stapelanordnung 90
maanderformig angeordnet werden, wobei jeweils eine adhasive Zwischenschicht 91 zur Fixierung des maanderformigen Aufbaus zwischen einem Chip 84 bis 88 und einem benachbarten Tragersubstratabschnitt 92 angeordnet wird Zur Ausbildung einer Außenkontaktflachenanordnung kann analog zu den bereits vorstehend ausgeführten Beispielen verfahren werden Darüber hinaus ist analog zu den Ausfuhrungen betreffend die Chip- Stapelanordnungen 20 und 46 auch bei der Chip-Stapelanordnung 90 ein Verguß, beispielsweise mit einem Epoxidharz, möglich, um eine Gehausung der Chip-Stapelanordnung 90 zu ermöglichen.
Fig. 10 zeigt eine gegenüber Fig. 8 abgewandelte Konfiguration, bei der Chips 93 zwar auch auf beiden Seiten des beidseitig mit der Leiterbahnstruktur 82 bzw. 83 versehenen Tragersubstrats 80 angeordnet werden, jedoch jeweils paarweise einander uberliegend
Fig. 1 1 zeigt ein Beispiel für eine Chip-Stapelanordnung 94, die ausge- hend von der in Fig. 10 dargestellten Konfiguration gebildet ist Dabei ist das Tragersubstrat 80 wieder maanderformig angeordnet, wobei nunmehr die adhasiven Zwischenschichten 9 1 jeweils zwischen benachbarten Chips 93 angeordnet sind
Fig. 12 zeigt schließlich eine ausgehend von der in Fig. 8 dargestellten Konfiguration alternative Anordnung einer Chip-Stapelanordnung 95 zur Verdeutlichung, daß mit der in Fig. 8 oder auch der in Fig. 10 dargestellten Konfiguration beliebig aufgebaute Stapelanordnungen erzielbar sind
Claims
Verfahren zur Ausbildung einer raumlichen Chipanordnung (20, 46, 90, 94, 95) mit mehreren, in verschiedenen Ebenen angeordneten, elektrisch miteinander verbundenen Chips (32, 36, 37, 38, 39, 53, 84 bis 88; 93), bei dem die Chips über ihre peripheren Anschlußflachen (33; 54) mit zugeordneten Leiterbahnen (23) einer auf mindestens einem Tragersubstrat (21, 22, 49, 50, 67, 80) angeordneten Leiterbahnstruktur (24, 25, 71, 82, 83) verbunden werden, indem die Chips entweder quer zur Längserstreckung des Tragersubstrats oder parallel zur Längserstreckung des flexibel ausgebildeten Trägersubstrats angeordnet werden
Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß die längs zumindest einer Seitenkante eines Chips (32, 36 bis 39) angeordneten peripheren Anschlußflachen (33, 54) in eine den Leiterbahnen (23) benachbarte, quer zur Längserstreckung der Leiterbahnen (23) angeordnete Verbindungsposition gebracht werden und anschließend eine Verbindung zwischen jeweils einander zugeordneten Paarungen aus Leiterbahn (23) und Anschlußfläche (33 bzw 54) über ein zwischen der jeweiligen Leiterbahn und der zuge- ordneten Anschlußfläche appliziertes Verbindungsmaterial (35) erfolgt
Verfahren nach Anspruch 1, dadurch g e k e n n z e i c h n e t, daß die Chips (84 bis 88) parallel zur Längserstreckung des Tragersubstrats (80) mit ihren Anschlußflachen (54) auf Leiterbahnen (81) von beidseitig auf dem Trägersubstrat (80) angeordneten Leiterbahnstrukturen (82, 83) kontaktiert werden und nach Kontaktierung der Chips (84 bis 88) durch eine maanderformige Anordnung des Tragersubstrats die raumliche Chipanordnung (90, 94, 95) ausgebildet wird
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß nach erfolgter Kontaktierung eines Chips (32, 36 bis 39, 53, 84 bis 88, 93) eine elektrische Überprüfung des Chips über die mit einer Prufeinrichtung verbundene Leiterbahnstruktur (24, 25, 71, 82, 83) des Tragersubstrats (21, 22, 49, 50, 67, 80) erfolgt
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß das Tragersubstrat (21, 22, 49, 50) zur Vorbereitung der Kontaktierung der Chips (32, 36 bis 39, 53) mit einem Ende (26, 27) in einer Einspanneinrichtung (28) fixiert wird
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g ek e n n z e i c h n e t, daß vor Kontaktierung eines weiteren Chips eine Abstandseinrichtung (40 bis 43) auf der Oberseite des zuvor kontaktierten Chips angeordnet wird
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß das Verbindungsmaterial in Form vereinzelter Verbindungsmaterialdepots (35) auf die Leiterbahnen (23) und/oder die Anschluß- flachen (33, 54) aufgebracht und anschließend aktiviert wird
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß zur Ausbildung einer Außenkontaktanordnung (75) an der Chipanordnung (20, 46) nach Kontaktierung des letzten Chips zunächst ein Überstand des Tragersubstrats (21, 22) über der Oberseite des Chips umgeschlagen und mit der Oberseite verbunden wird, und anschließend eine Durchkontaktierung von der Ruckseite des Tragersubstrats auf die Leiterbahnen (23) des Trägersubstrats erfolgt
Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch g e k e n n z e i c h n e t, daß zur Ausbildung einer Außenkontaktanordnung (55, 56) an der Chipanordnung vor der Kontaktierung des ersten Chips (32) oder nach Kontaktierung des letzten Chips (39) eine Leiterplatte (55, 56) mit einer auf ihrer Außenseite angeordneten, flachig verteilten Außenkontaktanordnung (57, 58) über ihre an der Leiterplattenperipherie angeordnete und mittels einer Anschlußleiterbahnstruktur (72) mit der Außenkontaktanordnung verbundene Innenkontakte (63) mit den Leiterbahnen (23) des Tragersubstrats (21, 22, 49, 50) kontaktiert wird
Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch g e k e n n z e i c h n e t, daß nach Kontaktierung der gewünschten Anzahl von Chips ein Verguß der erzeugten Chipanordnung zur Ausbildung einer Gehausung erfolgt
11 Raumliche Chipanordnung (20, 46, 90, 94, 95) mit mehreren in verschiedenen Ebenen angeordneten, elektrisch miteinander verbundenen Chips (32, 36 bis 39; 53, 84 bis 88, 93), bei der die Chips über ihre peripheren Anschlußflachen (33, 54) mit zugeordneten Leiterbahnen (21, 81) einer Leiterbahnstruktur (24, 25; 82, 83) von zumindest einem Tragersubstrat (21, 22, 49, 50, 67; 80) verbunden sind, wobei das Tragersubstrat eine zumindest einseitig auf einer Trägerschicht angeordnete Leiterbahnstruktur (24, 25) aufweist, deren Leiterbahnen (23) mit jeweils zugeordneten Anschlußflachen (33) der quer zum Tragersubstrat (21, 22, 49, 50) angeordneten
Chips verbunden sind, oder wobei das Tragersubstrat (80) zwei beidseitig auf einer flexiblen Tragerschicht angeordnete Leiterbahnstrukturen (82, 83) aufweist und die Leiterbahnen (81) jeder Leiterbahnstruktur (82, 83) mit je- weils zugeordneten Anschlußflächen beidseitig parallel zum Tragersubstrat (80) angeordneter Chips (84 bis 86, 93) verbunden sind
12. Chipanordnung nach Anspruch 11, dadurch ge k e n n ze i c h n e t, daß die Chips über mehrere Reihen peripherer Anschlußflachen (33) mit mehreren Tragersubstraten (21, 22, 49, 50) verbunden sind, die jeweils einer Reihe Anschlußflachen (33) zugeordnet sind
13 Chipanordnung nach Anspruch 11 oder 12, dadurch g e k en nz ei c h ne t, daß parallel zu einem Chip, einen äußeren Abschluß bildend, eine Leiterplatte (55, 56) mit einer auf ihrer Außenseite angeordneten, flächig verteilten Außenkontaktflachenanordnung (57, 58) über ihre an der Leiterplattenperipherie angeordneten und mittels einer Anschlußleiterbahnstruktur (72) mit der Außenkontaktflachenanordnung (57, 58) verbundenen Innenkontakte (63) mit den Leiterbah- nen des Tragersubstrats (21, 22, 49, 50) kontaktiert ist. Chipanordnung nach einem oder mehreren der Ansprüche 11 bis 13, dadurch g e k e n n z e i c h n e t, daß zwischen den Chips (32, 36 bis 39; 53; 84 bis 88, 93) Abstandseinrichtungen (40 bis 43, 78) vorgesehen sind
Chipanordnung nach einem oder mehreren der Ansprüche 11 bis 14, dadurch g e k e n n z ei c h n e t, daß die Chips (84 bis 88) zwei periphere, versetzt zueinander angeordnete Reihen Anschlußflächen (89) aufweisen und jede Leiterbahnstruktur (82, 83) eine der Gesamtzahl der Anschlußflachen bei- der Reihen entsprechende Anzahl von Leiterbahnen (81) aufweist
Chipanordnung nach einem oder mehreren der Ansprüche 11 bis 15, dadurch g ek e n n z e i c h n e t, daß das Trägersubstrat (80) maanderformig angeordnet ist
Chipanordnung nach einem oder mehreren der Ansprüche 11 bis 16, dadurch ge k e n n ze i c h n e t, daß die Chipanordnung (20, 46, 90, 94, 95) durch ein in Chipzwischenräume (66) eingefülltes Vergußmaterial zu einem Block ausgebildet ist.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19626126A DE19626126C2 (de) | 1996-06-28 | 1996-06-28 | Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung |
DE19626126 | 1996-06-28 | ||
PCT/DE1997/001212 WO1998000868A1 (de) | 1996-06-28 | 1997-06-14 | Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
EP0847597A1 true EP0847597A1 (de) | 1998-06-17 |
Family
ID=7798388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP97929104A Withdrawn EP0847597A1 (de) | 1996-06-28 | 1997-06-14 | Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung |
Country Status (6)
Country | Link |
---|---|
US (2) | US6281577B1 (de) |
EP (1) | EP0847597A1 (de) |
JP (1) | JP3739013B2 (de) |
KR (1) | KR100595047B1 (de) |
DE (1) | DE19626126C2 (de) |
WO (1) | WO1998000868A1 (de) |
Families Citing this family (104)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100304959B1 (ko) * | 1998-10-21 | 2001-09-24 | 김영환 | 칩 적층형 반도체 패키지 및 그 제조방법 |
JP3694825B2 (ja) * | 1999-11-18 | 2005-09-14 | 日本航空電子工業株式会社 | 導体パターンの形成方法及びコネクタ、フレキシブルプリント配線板、異方導電性部材 |
US6262895B1 (en) * | 2000-01-13 | 2001-07-17 | John A. Forthun | Stackable chip package with flex carrier |
JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
US6560117B2 (en) * | 2000-06-28 | 2003-05-06 | Micron Technology, Inc. | Packaged microelectronic die assemblies and methods of manufacture |
US6576494B1 (en) | 2000-06-28 | 2003-06-10 | Micron Technology, Inc. | Recessed encapsulated microelectronic devices and methods for formation |
US6552910B1 (en) | 2000-06-28 | 2003-04-22 | Micron Technology, Inc. | Stacked-die assemblies with a plurality of microelectronic devices and methods of manufacture |
FI111197B (fi) * | 2000-07-12 | 2003-06-13 | Nokia Oyj | Multichip-moduli |
US7298031B1 (en) * | 2000-08-09 | 2007-11-20 | Micron Technology, Inc. | Multiple substrate microelectronic devices and methods of manufacture |
US6607937B1 (en) * | 2000-08-23 | 2003-08-19 | Micron Technology, Inc. | Stacked microelectronic dies and methods for stacking microelectronic dies |
GB0029312D0 (en) | 2000-12-01 | 2001-01-17 | Philips Corp Intellectual Pty | Flexible electronic device |
US6884653B2 (en) * | 2001-03-21 | 2005-04-26 | Micron Technology, Inc. | Folded interposer |
DE10125497C2 (de) * | 2001-05-23 | 2003-06-05 | Pac Tech Gmbh | Verfahren zur Herstellung eines Kontaktsubstrats sowie Kontaktsubstrat |
DE10136655C1 (de) * | 2001-07-20 | 2002-08-01 | Optosys Technologies Gmbh | Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben |
US6627984B2 (en) * | 2001-07-24 | 2003-09-30 | Dense-Pac Microsystems, Inc. | Chip stack with differing chip package types |
US20030038356A1 (en) * | 2001-08-24 | 2003-02-27 | Derderian James M | Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods |
SG111919A1 (en) * | 2001-08-29 | 2005-06-29 | Micron Technology Inc | Packaged microelectronic devices and methods of forming same |
US20030042615A1 (en) | 2001-08-30 | 2003-03-06 | Tongbi Jiang | Stacked microelectronic devices and methods of fabricating same |
US6950312B2 (en) * | 2001-10-02 | 2005-09-27 | International Business Machines Corporation | Electronic units and method for packaging and assembly of said electronic units |
US6747348B2 (en) * | 2001-10-16 | 2004-06-08 | Micron Technology, Inc. | Apparatus and method for leadless packaging of semiconductor devices |
US6576992B1 (en) * | 2001-10-26 | 2003-06-10 | Staktek Group L.P. | Chip scale stacking system and method |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US6956284B2 (en) * | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
US6940729B2 (en) * | 2001-10-26 | 2005-09-06 | Staktek Group L.P. | Integrated circuit stacking system and method |
US20060255446A1 (en) * | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
DE10164800B4 (de) * | 2001-11-02 | 2005-03-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips |
US6750547B2 (en) | 2001-12-26 | 2004-06-15 | Micron Technology, Inc. | Multi-substrate microelectronic packages and methods for manufacture |
US6896760B1 (en) * | 2002-01-16 | 2005-05-24 | Micron Technology, Inc. | Fabrication of stacked microelectronic devices |
US6958533B2 (en) * | 2002-01-22 | 2005-10-25 | Honeywell International Inc. | High density 3-D integrated circuit package |
US7198693B1 (en) | 2002-02-20 | 2007-04-03 | Micron Technology, Inc. | Microelectronic device having a plurality of stacked dies and methods for manufacturing such microelectronic assemblies |
US7109588B2 (en) * | 2002-04-04 | 2006-09-19 | Micron Technology, Inc. | Method and apparatus for attaching microelectronic substrates and support members |
US6682955B2 (en) * | 2002-05-08 | 2004-01-27 | Micron Technology, Inc. | Stacked die module and techniques for forming a stacked die module |
US6903001B2 (en) * | 2002-07-18 | 2005-06-07 | Micron Technology Inc. | Techniques to create low K ILD for BEOL |
SG120879A1 (en) * | 2002-08-08 | 2006-04-26 | Micron Technology Inc | Packaged microelectronic components |
US6855572B2 (en) * | 2002-08-28 | 2005-02-15 | Micron Technology, Inc. | Castellation wafer level packaging of integrated circuit chips |
SG114585A1 (en) * | 2002-11-22 | 2005-09-28 | Micron Technology Inc | Packaged microelectronic component assemblies |
SG143931A1 (en) * | 2003-03-04 | 2008-07-29 | Micron Technology Inc | Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths |
SG137651A1 (en) * | 2003-03-14 | 2007-12-28 | Micron Technology Inc | Microelectronic devices and methods for packaging microelectronic devices |
US6841029B2 (en) * | 2003-03-27 | 2005-01-11 | Advanced Cardiovascular Systems, Inc. | Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability |
US20040233641A1 (en) * | 2003-05-19 | 2004-11-25 | Mark Moshayedi | Processor/memory module with foldable substrate |
US7368810B2 (en) * | 2003-08-29 | 2008-05-06 | Micron Technology, Inc. | Invertible microfeature device packages |
US7071421B2 (en) * | 2003-08-29 | 2006-07-04 | Micron Technology, Inc. | Stacked microfeature devices and associated methods |
US20050104171A1 (en) * | 2003-11-13 | 2005-05-19 | Benson Peter A. | Microelectronic devices having conductive complementary structures and methods of manufacturing microelectronic devices having conductive complementary structures |
US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
US7091124B2 (en) | 2003-11-13 | 2006-08-15 | Micron Technology, Inc. | Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices |
DE102004005586B3 (de) * | 2004-02-04 | 2005-09-29 | Infineon Technologies Ag | Halbleiterbauteil mit einem Halbleiterchipstapel auf einer Umverdrahtungsplatte und Herstellung desselben |
US7253089B2 (en) | 2004-06-14 | 2007-08-07 | Micron Technology, Inc. | Microfeature devices and methods for manufacturing microfeature devices |
SG145547A1 (en) * | 2004-07-23 | 2008-09-29 | Micron Technology Inc | Microelectronic component assemblies with recessed wire bonds and methods of making same |
US7602618B2 (en) * | 2004-08-25 | 2009-10-13 | Micron Technology, Inc. | Methods and apparatuses for transferring heat from stacked microfeature devices |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
US8278751B2 (en) * | 2005-02-08 | 2012-10-02 | Micron Technology, Inc. | Methods of adhering microfeature workpieces, including a chip, to a support member |
SG130055A1 (en) * | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
SG130061A1 (en) * | 2005-08-24 | 2007-03-20 | Micron Technology Inc | Microelectronic devices and microelectronic support devices, and associated assemblies and methods |
SG130066A1 (en) * | 2005-08-26 | 2007-03-20 | Micron Technology Inc | Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices |
US7807505B2 (en) * | 2005-08-30 | 2010-10-05 | Micron Technology, Inc. | Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods |
US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
US7745944B2 (en) * | 2005-08-31 | 2010-06-29 | Micron Technology, Inc. | Microelectronic devices having intermediate contacts for connection to interposer substrates, and associated methods of packaging microelectronic devices with intermediate contacts |
US7485969B2 (en) * | 2005-09-01 | 2009-02-03 | Micron Technology, Inc. | Stacked microelectronic devices and methods for manufacturing microelectronic devices |
US20070045807A1 (en) * | 2005-09-01 | 2007-03-01 | Micron Technology, Inc. | Microelectronic devices and methods for manufacturing microelectronic devices |
TWI306652B (en) * | 2005-10-28 | 2009-02-21 | Chipmos Technologies Inc | Light emitting diode package structure |
US20070148820A1 (en) * | 2005-12-22 | 2007-06-28 | Micron Technology, Inc. | Microelectronic devices and methods for manufacturing microelectronic devices |
SG133445A1 (en) * | 2005-12-29 | 2007-07-30 | Micron Technology Inc | Methods for packaging microelectronic devices and microelectronic devices formed using such methods |
SG135074A1 (en) | 2006-02-28 | 2007-09-28 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices |
SG135979A1 (en) * | 2006-03-08 | 2007-10-29 | Micron Technology Inc | Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods |
SG136009A1 (en) | 2006-03-29 | 2007-10-29 | Micron Technology Inc | Packaged microelectronic devices recessed in support member cavities, and associated methods |
US7910385B2 (en) * | 2006-05-12 | 2011-03-22 | Micron Technology, Inc. | Method of fabricating microelectronic devices |
SG139573A1 (en) * | 2006-07-17 | 2008-02-29 | Micron Technology Inc | Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods |
US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
US7749882B2 (en) | 2006-08-23 | 2010-07-06 | Micron Technology, Inc. | Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices |
US7868440B2 (en) * | 2006-08-25 | 2011-01-11 | Micron Technology, Inc. | Packaged microdevices and methods for manufacturing packaged microdevices |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
SG143098A1 (en) * | 2006-12-04 | 2008-06-27 | Micron Technology Inc | Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices |
US7750449B2 (en) | 2007-03-13 | 2010-07-06 | Micron Technology, Inc. | Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components |
SG149726A1 (en) * | 2007-07-24 | 2009-02-27 | Micron Technology Inc | Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods |
SG150396A1 (en) * | 2007-08-16 | 2009-03-30 | Micron Technology Inc | Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods |
KR20090032845A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
JP2009176815A (ja) * | 2008-01-22 | 2009-08-06 | Olympus Corp | 実装構造体 |
US7972968B2 (en) * | 2008-08-18 | 2011-07-05 | Applied Materials, Inc. | High density plasma gapfill deposition-etch-deposition process etchant |
US7872332B2 (en) | 2008-09-11 | 2011-01-18 | Micron Technology, Inc. | Interconnect structures for stacked dies, including penetrating structures for through-silicon vias, and associated systems and methods |
US7557439B1 (en) * | 2008-09-29 | 2009-07-07 | Tdk Corporation | Layered chip package that implements memory device |
US8314487B2 (en) * | 2009-12-18 | 2012-11-20 | Infineon Technologies Ag | Flange for semiconductor die |
US8697457B1 (en) * | 2011-06-22 | 2014-04-15 | Bae Systems Information And Electronic Systems Integration Inc. | Devices and methods for stacking individually tested devices to form multi-chip electronic modules |
US8796822B2 (en) | 2011-10-07 | 2014-08-05 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
US9076664B2 (en) | 2011-10-07 | 2015-07-07 | Freescale Semiconductor, Inc. | Stacked semiconductor die with continuous conductive vias |
JP6263554B2 (ja) * | 2013-01-31 | 2018-01-17 | パック テック−パッケージング テクノロジーズ ゲーエムベーハー | 半導体チップ配置の形成方法 |
US9888283B2 (en) | 2013-03-13 | 2018-02-06 | Nagrastar Llc | Systems and methods for performing transport I/O |
USD758372S1 (en) * | 2013-03-13 | 2016-06-07 | Nagrastar Llc | Smart card interface |
US9082757B2 (en) | 2013-10-31 | 2015-07-14 | Freescale Semiconductor, Inc. | Stacked semiconductor devices |
CN103560119B (zh) * | 2013-11-05 | 2016-06-01 | 华进半导体封装先导技术研发中心有限公司 | 用于多屏蔽芯片的三维柔性基板封装结构及制作方法 |
US10002653B2 (en) | 2014-10-28 | 2018-06-19 | Nxp Usa, Inc. | Die stack address bus having a programmable width |
USD864968S1 (en) | 2015-04-30 | 2019-10-29 | Echostar Technologies L.L.C. | Smart card interface |
US10729051B2 (en) * | 2016-06-20 | 2020-07-28 | Kemet Electronics Corporation | Component stability structure |
WO2019022902A1 (en) | 2017-07-24 | 2019-01-31 | Cerebras Systems Inc. | APPARATUS AND METHOD FOR INTERCONNECTING MULTIPLE CHIPS |
US10468369B2 (en) | 2017-07-24 | 2019-11-05 | Cerebras Systems Inc. | Apparatus and method for securing substrates with varying coefficients of thermal expansion |
WO2019040273A1 (en) * | 2017-08-24 | 2019-02-28 | Cerebras Systems Inc. | APPARATUS AND METHOD FOR FIXING COMPONENTS OF AN INTEGRATED CIRCUIT |
WO2019233568A1 (de) | 2018-06-05 | 2019-12-12 | Pac Tech - Packaging Technologies Gmbh | Halbleiterchip-stapelanordnung sowie halbleiterchip zur herstellung einer derartigen halbleiterchip-stapelanordnung |
US10840216B2 (en) | 2019-03-05 | 2020-11-17 | Cerebras Systems Inc. | Systems and methods for powering an integrated circuit having multiple interconnected die |
US11145530B2 (en) | 2019-11-08 | 2021-10-12 | Cerebras Systems Inc. | System and method for alignment of an integrated circuit |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3105869A (en) * | 1962-03-23 | 1963-10-01 | Hughes Aircraft Co | Electrical connection of microminiature circuit wafers |
WO1982004161A1 (en) * | 1981-05-21 | 1982-11-25 | Ishihara Shokichi | Device for preventing a computer program from being copied |
US4770640A (en) * | 1983-06-24 | 1988-09-13 | Walter Howard F | Electrical interconnection device for integrated circuits |
US4922378A (en) * | 1986-08-01 | 1990-05-01 | Texas Instruments Incorporated | Baseboard for orthogonal chip mount |
US5031072A (en) * | 1986-08-01 | 1991-07-09 | Texas Instruments Incorporated | Baseboard for orthogonal chip mount |
US4862249A (en) * | 1987-04-17 | 1989-08-29 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US4953005A (en) * | 1987-04-17 | 1990-08-28 | Xoc Devices, Inc. | Packaging system for stacking integrated circuits |
US5016138A (en) * | 1987-10-27 | 1991-05-14 | Woodman John K | Three dimensional integrated circuit package |
US4983533A (en) * | 1987-10-28 | 1991-01-08 | Irvine Sensors Corporation | High-density electronic modules - process and product |
US4833568A (en) * | 1988-01-29 | 1989-05-23 | Berhold G Mark | Three-dimensional circuit component assembly and method corresponding thereto |
JPH0364088A (ja) * | 1989-08-01 | 1991-03-19 | Mitsubishi Electric Corp | 半導体装置 |
US5006925A (en) * | 1989-11-22 | 1991-04-09 | International Business Machines Corporation | Three dimensional microelectric packaging |
JPH03171646A (ja) * | 1989-11-29 | 1991-07-25 | Seiko Epson Corp | 半導体装置の試験装置 |
US5345205A (en) * | 1990-04-05 | 1994-09-06 | General Electric Company | Compact high density interconnected microwave system |
WO1992003035A1 (en) * | 1990-08-01 | 1992-02-20 | Staktek Corporation | Ultra high density integrated circuit packages, method and apparatus |
US5475920A (en) * | 1990-08-01 | 1995-12-19 | Burns; Carmen D. | Method of assembling ultra high density integrated circuit packages |
US5151559A (en) * | 1991-05-02 | 1992-09-29 | International Business Machines Corporation | Planarized thin film surface covered wire bonded semiconductor package |
JPH0513666A (ja) * | 1991-06-29 | 1993-01-22 | Sony Corp | 複合半導体装置 |
JPH0513967A (ja) * | 1991-07-03 | 1993-01-22 | Mitsubishi Electric Corp | 半導体記憶制御装置及びその高密度実装方法 |
US5252857A (en) * | 1991-08-05 | 1993-10-12 | International Business Machines Corporation | Stacked DCA memory chips |
US5239447A (en) * | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
US5397916A (en) * | 1991-12-10 | 1995-03-14 | Normington; Peter J. C. | Semiconductor device including stacked die |
JP3126784B2 (ja) * | 1992-01-27 | 2001-01-22 | 株式会社日立製作所 | 積層マルチチップ半導体装置 |
US5224023A (en) * | 1992-02-10 | 1993-06-29 | Smith Gary W | Foldable electronic assembly module |
US5241450A (en) * | 1992-03-13 | 1993-08-31 | The United States Of America As Represented By The United States Department Of Energy | Three dimensional, multi-chip module |
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
US5247423A (en) * | 1992-05-26 | 1993-09-21 | Motorola, Inc. | Stacking three dimensional leadless multi-chip module and method for making the same |
JPH0613727A (ja) * | 1992-06-26 | 1994-01-21 | Murata Mfg Co Ltd | 電子部品の実装構造 |
US5854534A (en) * | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
JPH0685161A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 高密度実装型半導体装置 |
US5285571A (en) * | 1992-10-13 | 1994-02-15 | General Electric Company | Method for extending an electrical conductor over an edge of an HDI substrate |
US5327327A (en) * | 1992-10-30 | 1994-07-05 | Texas Instruments Incorporated | Three dimensional assembly of integrated circuit chips |
DE4320055A1 (de) * | 1993-06-17 | 1994-12-22 | Ghassem Dipl Ing Azdasht | Belötungsvorrichtung |
US5448511A (en) * | 1994-06-01 | 1995-09-05 | Storage Technology Corporation | Memory stack with an integrated interconnect and mounting structure |
US5517754A (en) * | 1994-06-02 | 1996-05-21 | International Business Machines Corporation | Fabrication processes for monolithic electronic modules |
KR0134648B1 (ko) * | 1994-06-09 | 1998-04-20 | 김광호 | 노이즈가 적은 적층 멀티칩 패키지 |
US5425493A (en) * | 1994-08-10 | 1995-06-20 | International Business Machines Corporation | Selective addition of a solder ball to an array of solder balls |
US5567654A (en) * | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
US5466634A (en) * | 1994-12-20 | 1995-11-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers and fabrication methods therefore |
US5588205A (en) * | 1995-01-24 | 1996-12-31 | Staktek Corporation | Method of manufacturing a high density integrated circuit module having complex electrical interconnect rails |
US5592364A (en) * | 1995-01-24 | 1997-01-07 | Staktek Corporation | High density integrated circuit module with complex electrical interconnect rails |
JP2944449B2 (ja) * | 1995-02-24 | 1999-09-06 | 日本電気株式会社 | 半導体パッケージとその製造方法 |
US5514907A (en) * | 1995-03-21 | 1996-05-07 | Simple Technology Incorporated | Apparatus for stacking semiconductor chips |
US5648684A (en) * | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
US5604377A (en) * | 1995-10-10 | 1997-02-18 | International Business Machines Corp. | Semiconductor chip high density packaging |
US5754405A (en) * | 1995-11-20 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stacked dual in-line package assembly |
US5790380A (en) * | 1995-12-15 | 1998-08-04 | International Business Machines Corporation | Method for fabricating a multiple chip module using orthogonal reorientation of connection planes |
US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
US5793116A (en) | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
US5828031A (en) * | 1996-06-27 | 1998-10-27 | International Business Machines Corporation | Head transducer to suspension lead termination by solder ball place/reflow |
FR2753717B1 (fr) * | 1996-09-24 | 1998-10-30 | Procede et installation pour la production d'essences de craquage catalytique a faible teneur en soufre | |
US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
US6227437B1 (en) * | 1999-08-24 | 2001-05-08 | Kulicke & Soffa Industries Inc. | Solder ball delivery and reflow apparatus and method of using the same |
-
1996
- 1996-06-28 DE DE19626126A patent/DE19626126C2/de not_active Expired - Lifetime
-
1997
- 1997-04-22 US US08/847,961 patent/US6281577B1/en not_active Expired - Lifetime
- 1997-06-14 KR KR1019980701465A patent/KR100595047B1/ko active IP Right Grant
- 1997-06-14 JP JP50372098A patent/JP3739013B2/ja not_active Expired - Lifetime
- 1997-06-14 EP EP97929104A patent/EP0847597A1/de not_active Withdrawn
- 1997-06-14 WO PCT/DE1997/001212 patent/WO1998000868A1/de not_active Application Discontinuation
-
2001
- 2001-09-24 US US09/962,553 patent/US7087442B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
See references of WO9800868A1 * |
Also Published As
Publication number | Publication date |
---|---|
KR100595047B1 (ko) | 2006-11-30 |
US6281577B1 (en) | 2001-08-28 |
DE19626126A1 (de) | 1998-01-02 |
KR19990044229A (ko) | 1999-06-25 |
US20020009828A1 (en) | 2002-01-24 |
US7087442B2 (en) | 2006-08-08 |
WO1998000868A1 (de) | 1998-01-08 |
JP3739013B2 (ja) | 2006-01-25 |
DE19626126C2 (de) | 1998-04-16 |
JPH11511910A (ja) | 1999-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0847597A1 (de) | Verfahren zur ausbildung einer räumlichen chipanordnung und räumliche chipanordnung | |
DE102006005645B4 (de) | Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung | |
DE10121895B4 (de) | Solarzellenmodul und Verfahren zur Herstellung | |
EP3262666B1 (de) | Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements | |
DE2843144C2 (de) | ||
DE102006004788B4 (de) | Halbleiterbauelement und Fertigungsverfahren für dieses | |
EP1450404B1 (de) | Anordnung in Druckkontaktierung mit einem Leistungshalbleitermodul | |
DE4128603A1 (de) | Halbleiteranordnung | |
DE3724703A1 (de) | Entkopplungskondensator fuer schaltkreisbausteine mit rasterfoermigen kontaktstiftanordnungen und daraus bestehende entkopplungsanordnungen | |
EP1716595A2 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
DE1069235B (de) | ||
DE102006016345A1 (de) | Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben | |
DE10154556A1 (de) | Gestapelte Halbleiterbauelementestruktur | |
WO2005081316A2 (de) | Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben | |
DE10110203B4 (de) | Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung | |
DE102015202256B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre | |
DE3824654A1 (de) | Elektronische baueinheit | |
DE19648492A1 (de) | Multi-Chip-Modul | |
DE3622223A1 (de) | Verfahren zum herstellen eines elektronischen netzwerkbausteins | |
DE102016101757A1 (de) | Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte | |
DE102004027788A1 (de) | Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung | |
DE10023869C2 (de) | Anordnung einer Mehrzahl von Schaltungsmodulen | |
DE3440925C2 (de) | ||
EP0004556B1 (de) | Verfahren und Vorrichtung zur Herstellung eines Zwischenträgers für Halbleiterchips | |
DE102011077469A1 (de) | Solarzellenmodul und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
17P | Request for examination filed |
Effective date: 19980324 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): DE FR GB |
|
17Q | First examination report despatched |
Effective date: 20000707 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
18D | Application deemed to be withdrawn |
Effective date: 20050104 |