EP1127405A1 - Frequenzstabilisierte sende-/empfangsschaltungsanordnung - Google Patents

Frequenzstabilisierte sende-/empfangsschaltungsanordnung

Info

Publication number
EP1127405A1
EP1127405A1 EP99959202A EP99959202A EP1127405A1 EP 1127405 A1 EP1127405 A1 EP 1127405A1 EP 99959202 A EP99959202 A EP 99959202A EP 99959202 A EP99959202 A EP 99959202A EP 1127405 A1 EP1127405 A1 EP 1127405A1
Authority
EP
European Patent Office
Prior art keywords
frequency
converter
oscillator
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP99959202A
Other languages
English (en)
French (fr)
Inventor
Markus Doetsch
Peter Jung
Jörg PLECHINGER
Peter Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of EP1127405A1 publication Critical patent/EP1127405A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals

Definitions

  • the invention relates to a frequency-stabilized transmission and / or reception circuit arrangement according to the preamble of claim 1, which is provided in particular for the use of m communication transmitters for wired and / or wireless communication.
  • the invention further relates to an integrated circuit according to claim 5.
  • the bandwidth available for the transmission is of central importance, since it limits the maximum achievable number of messages that can be transmitted per unit of time when a minimum transmission quality is specified.
  • the available bandwidth is usually limited.
  • the best possible utilization of the available bandwidth must also be ensured on the hardware side.
  • the total bandwidth that can be detected is divided into m traffic channels with a predetermined channel bandwidth, with a subscriber m being assigned a specific traffic channel to the mobile radio network.
  • the high-frequency part of the communication terminal is set to the assigned channel frequency by means of the frequency converter stage, and a bandwidth limitation of the received or to be transmitted signal, which is necessary to avoid channel crosstalk, is usually implemented in the intermediate, Low-frequency or baseband range realized by filtering away signal components that are not required using appropriate analog or digital band or low-pass filters.
  • the frequency converter stage must be adjustable to the desired channel frequency with high accuracy and stability over time.
  • the oscillator circuit operating the frequency converter stage must have a high frequency stability.
  • the invention has for its object to provide a circuit arrangement provided for use in a communication terminal, which can be produced inexpensively and which at the same time allows an oscillator frequency to be generated with frequency stability which is sufficiently high in practice.
  • the capacitive resonance element is preferably a quartz crystal.
  • FIG. 1 shows a schematic illustration of a circuit arrangement according to the invention in the form of a block diagram
  • Fig. 2 is a circuit diagram of the oscillator circuit shown in Fig. 1;
  • Fig. 3 is a circuit diagram of the reference oscillator shown in Fig. 2.
  • an integrated circuit (IC) 1 provided for a communication terminal, for example a mobile telephone, comprises a data processing circuit 2, an A / D converter 6, a D / A converter 7 and an oscillator circuit (VCO: voltage controlled oscillator) 8 .
  • VCO voltage controlled oscillator
  • the scope of the data processing circuit 2 is indicated in FIG. 1 by a dashed border.
  • the data processing circuit 2 comprises a digital signal conversion circuit 3 with a digital filter contained therein (not shown), a channel estimator 4 and a digital I / Q modulator 5.
  • the data processing circuit 2, m may not shown manner constricting further digital circuitry and control element such as memory elements, micro processors, microcontrollers, etc., and also in the fol ⁇ have digital circuits mentioned, such as a data detector D, etc.
  • An oscillator frequency f - generated by the VCO 8 can be varied via a control input 9 of the VCO 8 and becomes the IC 1 as a system clock and in particular the A / D converter 6 and the D / A converter 7 as a sampling frequency at an oscillator output 10 of the VCO 8 provided.
  • the IC 1 operating in the low-frequency or baseband range is connected to a high-frequency part 11 of the communication terminal.
  • the high-frequency part 11 may first 13 and second 14 have Abwart mixers which receive a catch antenna of a Emp ⁇ 12-supplied received signal.
  • the downward mixers 13, 14 are operated with mixed frequency signals 16, 17 which are phase-shifted by 90 ° to one another and which are generated by a 90 ° phase shifter 15.
  • analog output reception signals 24, 25 of the two downward mixers 13, 14 likewise have a 90 ° phase shift (so-called in-phase (I) and quadrature branches (Q)).
  • the analog output receive signals 24, 25 are fed to corresponding I or Q inputs of the A / D converter 6, which digitizes them independently of one another.
  • analog I and Q output signals 26, 27 output by the D / A converter 7 and likewise phase-shifted 90 ° are superimposed on one another in an adder stage 19 of the high-frequency section, and an output transmission signal 28 formed in the adder section 19 becomes one Up mixer 18 supplied as an input signal.
  • the up Wartsmischer 18 converts the output transmission signal 28 by mixing it with a mixed frequency signal 20 em transmission signal which is fed to a transmission antenna 21 (which in practice is identical to the reception antenna 12) and is emitted by the latter.
  • the high-frequency part 11 has an n: m frequency multiplier 22 to which the oscillator frequency f ⁇ _ is supplied on the input side and which contains both the mixed frequency signal 20 for the upward mixer 18 and the mixed frequency signal 23 on which the downward mixing is based for the 90 ° Phasensch ⁇ eber 15 generated.
  • the high-frequency part 11 can be realized in many different ways than shown here and can also include, for example, an intermediate frequency stage and suitable bandpass filters for bandwidth limitation.
  • the two downward mixers 13, 14 are selected by the frequency multiplier 22 by selecting suitable values for n and m operated such that the generated analog output receive signals 24, 25 (I and Q branches) are in the low-frequency or baseband range. They can thus be easily scanned and digitized by the A / D converter 6.
  • Digital data signals 29 (I branch) and 30 (Q branch) generated by the A / D converter 6 are supplied to the signal conversion circuit 3.
  • the signal conversion circuit 3 leads possibly a digital Fre ⁇ quenzverschiebung by the obtained digital data signals 29, 30 and subsequent digital filtering.
  • the di ⁇ gitale filtering implemented the required Bandbreitenbe- limitation ( ⁇ 200 kHz) of the receiving side Ubertragungswegs. It can be implemented, for example, by a digital low-pass filter (in the baseband range for data signals 29, 30) or a digital band-pass filter (in the low-frequency range for data signals 29, 30) contained in the signal conversion circuit 3.
  • the signal conversion circuit 3 is connected downstream of a channel estimator 4.
  • Whose task is based on predetermined data sequences (so-called. Training sequences), which are regularly emitted by the base station and the channel estimator 4 are known, continuously (approximately every 0.5 msec), a current transfer function of the mobile radio channel to ermit ⁇ stuffs.
  • the transmission function characterizes the current transmission behavior of the mobile radio channel. The continuous re-determination of the transmission function is necessary because the spread of miles in the air interface of the mobile radio channel changes constantly due to changing environmental influences (for example, shields and reflections on buildings).
  • the determined (estimated) transmission functions and the filtered digital reception data are fed via an output 31 of the channel estimator 4 to a data detector D (not shown in detail).
  • a data detector D (not shown in detail).
  • This carries out a recognition of an originally transmitted digital data signal by means of the transmission functions obtained.
  • further digital processing steps deinterleaving, channel decoding, source decoding) follow, which allow a complete reconstruction of the sent message.
  • the design of the data processing circuit 2 depends to a large extent on the specific area of application of the communication terminal.
  • wire- or glasmaschinege ⁇ -bound communication terminals may for example, be dispensed to the channel estimator. 4
  • the sender's mode of operation of the communication terminal is largely analogous to the receiver's mode of operation described above:
  • the digital I / Q modulator 5 is fed via an input 32 em previously source-coded, channel-coded and interleaved digital input signal E.
  • the digital I / Q modulator 5 scans the digital input signal E in accordance with a predetermined modulation method, for example GMSK (Gaussian Minimum Shift Keying), a bandwidth limitation being brought about at the same time.
  • GMSK Gausian Minimum Shift Keying
  • the I / Q modulator 5 provides the D / A converter 7 with keyed (modulated) digital data signals 33, 34.
  • the frequency conversion of the corresponding analog I and Q output signals 26, 27 then takes place in the manner already described in the upward mixer 18.
  • a temporal change in the oscillator frequency f ( , ⁇ caused by frequency drift or frequency noise results in a corresponding change in the frequency positions of the (receiving-side) digital I and Q data signals 29, 30 and the radio wave emitted (on the transmitting side).
  • the mixed frequency signals 20, 23 fed to the downward and upward mixers 13, 14; 18 are derived from the oscillator frequency f 0z and thus also contain their frequency stabilizations.
  • Such frequency position changes occurring on the receiving and transmitting side are undesirable since they mismatch the mentioned signals to the (receiving side) Filtering m of the signal conversion circuit 3 or to the (channel-side) assigned traffic channel frequency result. In both cases, effective bandwidth losses occur and an increased channel talk can occur.
  • the regulation of frequency d ⁇ fts of the oscillator frequency f ⁇ 7 takes place via the control input 9 of the VCO 8. It can be carried out in the case of a mobile radio application , for example, in the course of the frequency readjustment of the VCO 8 which is required anyway to take account of the Doppler frequency shift between transmitted and received radio waves.
  • the base station transmits m regular frequency intervals (for example every 47 ms) a frequency standard (FCB: frequency correction burst) in the form of a sine wave.
  • FCB frequency standard
  • the FCB is sought in a manner not shown in detail in the high-frequency stage 11 with a frequency grid (grid width, for example, 20 kHz).
  • the frequency standard can be determined with the accuracy of the raster width by tuning to the raster frequency with maximum FCB received signal strength.
  • the oscillator frequency f (J ) is then suitably adjusted via a control voltage signal m output by the high-frequency part 11 and supplied to the control input 9 of the VCO 8.
  • the frequency noise of the VCO 8 is component-related and is mainly generated by a reference oscillator, which can be understood as a resonator of the VCO 8.
  • the VCO 8 If the VCO 8 has no noise requirements, the VCO 8 or its reference oscillator (expensive)
  • Fig. 2 shows an example of a circuit diagram of the VCO 8, which is designed here in the form of a PLL control loop.
  • the VCO 8 has the reference oscillator 80 already mentioned, a controller 81, a tracking oscillator 82, a phase detector 83 and a comparison circuit 84.
  • the comparison circuit 84 is supplied with an output voltage signal from the phase detector 83 and a control voltage signal present at the control input 9. From these two voltage signals, the comparison circuit 84 determines a control deviation signal, for example by subtraction, which is fed to the controller 81. Depending on the control deviation signal, the controller 81 controls the tracking oscillator 82, which then generates a voltage signal U 0z with the oscillator frequency f 0z .
  • the PLL control loop is closed by the phase detector 83, which determines the phase shift between a voltage signal U R of the frequency f R received by the reference oscillator 80 and the voltage signal Uoz of the oscillator frequency f 0z and reports this back to the comparison circuit 84 as an output voltage signal as described.
  • FIG. 3 shows a circuit diagram of the reference oscillator 80.
  • the reference oscillator 80 is known with regard to its circuitry structure and is referred to in the art as "Hartley-
  • Oscillator ". It has an inductance L and a capacitor C connected in parallel with the inductance L.
  • a capacitive resonance element 800 is a quartz oscillator connected in positive feedback between a base and a collector of a transistor T.
  • a variable capacitor C 3 is in series connected to the quartz crystal and a resistor R is connected to the collector of the transistor T. According to the dash-dotted line representing the circumference of the IC 1, the inductance L, the transistor T, the variable capacitor C G and the resistor R are integral in the IC 1 formed, while the quartz crystal 800 is not designed as an integral element of the IC 1.
  • Reference list representing the circumference of the IC 1

Abstract

Eine Sende-/Empfangsschaltungsanordnung weist einen IC (1) mit einem A/D- und/oder D/A-Umsetzer (6, 7), einen den Abtasttakt für den A/D- und/oder D/A-Umsetzer (6, 7) bereitstellenden VCO (8) mit Referenzoszillator sowie eine digitale Datenverarbeitungsschaltung (2) auf. Der IC (1) steht mit einem Hochfrequenzteil (11) in Verbindung, dessen Frequenzumsetzerstufe (13, 14; 18) mit einer von der steuerbaren Oszillatorfrequenz foz abgeleiteten Mischfrequenz betrieben wird. Ein kapazitives Resonanzelement (800) des Referenzoszillators ist ausserhalb des IC (1) angeordnet.

Description

Beschreibung
Frequenzstabilisierte Sende-/Empfangsschaltungsanordnung
Die Erfindung betrifft eine frequenzstabilisierte Sende- und/oder Empfangsschaltungsanordnung nach dem Oberbegriff des Anspruchs 1, die insbesondere zum Einsatz m Kommunikation- sendgeraten für die drahtgebundene und/oder drahtlose Kommunikation vorgesehen ist. Ferner betrifft die Erfindung einen integrierten Schaltkreis nach Anspruch 5.
Derartige Sende- und/oder Empfangsschaltungsanordnungen sind bekannt und beispielsweise m dem Artikel "Radio Frequency Integrated Circuit Technology for Low-Power Wireless Communi- cations", L. E. Larson, IEEE Personal Communications, Seiten 11 bis 19, Juni 1998 beschrieben.
Bei der Übertragung von Nachrichten ist die für die Übertragung zur Verfugung stehende Bandbreite eine zentrale Große, da sie bei Vorgabe einer minimalen Ubertragungsqualitat die maximal erreichbare Anzahl der pro Zeiteinheit übertragbaren Nachrichten begrenzt. Die verfugbare Bandbreite ist in der Regel knapp bemessen. Neben softwaretechnischen und auf der Vorgabe einer geeigneten Datenstruktur beruhenden Losungsan- satzen des Bandbreitenproblems ist stets auch auf der Hardwareseite für eine bestmögliche Ausnutzung der verfugbaren Bandbreite zu sorgen.
Im Bereich des Mobilfunks ist beispielsweise die erfugbare Gesamtbandbreite m Verkehrskanale mit vorgegebener Kanal- bandbreite aufgeteilt, wobei einem Teilnehmer bei Einwahl m das Mobilfunknetz ein bestimmter Verkehrskanal zugewiesen wird. Das Hochfrequenzteil des Kommunikationsendgerates wird mittels der Frequenzumsetzerstufe auf die zugewiesene Kanal- frequenz eingestellt und eine zur Vermeidung von Kanaluber- sprechen erforderliche Bandbreitenbegrenzung des empfangenen oder zu sendenden Signals wird üblicherweise im Zwischen-, Tieffrequenz- oder Basisbandbereich durch Wegfiltern von nicht benotigten Signalanteilen durch entsprechende analoge oder digitale Band- oder Tiefpaßfilter realisiert.
Zur bestmöglichen Ausnutzung der Kanalbandbreite muß die Frequenzumsetzerstufe mit hoher Genauigkeit und zeitlicher Stabilität auf die gewünschte Kanalfrequenz einstellbar sein. Hierfür muß der die Frequenzumsetzerstufe betreibende Oszillatorschaltkreis eine hohe Frequenzstabilitat aufweisen.
Zur Erzielung hoher Frequenzstabilitaten des Oszillatorschaltkreises ist es aus dem eingangs genannten Artikel bereits bekannt, entweder den gesamten Oszillatorschaltkreis oder auch nur den Referenzoszillator als externes Hybπdbau- teil auszulegen. Nachteilig an diesen Losungen sind die verhältnismäßig hohen Kosten, die bei Verwendung von Hybndbau- teilen auftreten.
Eine ebenfalls m dem erwähnten Artikel beschriebene alterna- tive Losung besteht darin, eine vollständig integrierte Implementierung des Oszillatorschaltkreises vorzusehen. Ein vollständig integrierter Oszillatorschaltkreis zeigt jedoch eine für viele Anwendungen zu geringe Frequenzstabilitat.
Der Erfindung liegt die Aufgabe zugrunde, eine zum Einsatz m einem Kommunikationsendgerat vorgesehene Schaltungsanordnung zu schaffen, die kostengünstig herstellbar ist und die es gleichzeitig gestattet, eine Oszillatorfrequenz mit für die Praxis ausreichend hoher Frequenzstabilitat zu erzeugen.
Die der Erfindung zugrundeliegende Aufgabe wird durch die Merkmale der Ansprüche 1 und 5 gelost.
Durch die bis auf das kapazitive Resonanzelement vollständige Integration des Oszillatorschaltkreises m den integrierten
Schaltkreis wird insgesamt ein hoher Integrationsgrad der er- fmdungsgemaßen Schaltungsanordnung erzielt, wodurch deren Herstellungskosten gering gehalten werden können. Durch die externe Anordnung ("Auslagerung") des kapazitiven Resonanze¬ lements bezüglich des integrierten Schaltkreises kann dennoch eine hohe Frequenzstabilitat gewahrleistet werden.
Bei dem kapazitiven Resonanzelement handelt es sich vorzugsweise um einen Schwingquarz.
Ein unter Kostengesichtspunkten gunstiger besonders hoher In- tegrationsgrad der erfmdungsgemaßen Schaltungsanordnung wird erreicht, wenn der integrierte Schaltkreis weitere Elemente wie ein digitales Filter, einen Kanalschatzer oder einen Datendetektor umfaßt.
Die Erfindung wird nachfolgend anhand eines Ausfu rungsbei- spiels unter Bezugnahme auf die Zeichnung erläutert. In dieser zeigt:
Fig. 1 eine schematische Darstellung einer erfmdungsgemaßen Schaltungsanordnung m Form eines Blockschaltbildes;
Fig. 2 ein Schaltbild des m Fig. 1 dargestellten Oszillatorschaltkreises; und
Fig. 3 ein Schaltbild des m Fig. 2 gezeigten Referenzoszillators .
Nach Fig. 1 umfaßt ein für ein Kommumkationsendgerat, beispielsweise ein Mobiltelefon vorgesehener integrierter Schaltkreis (IC) 1 eine Datenverarbeitungsschaltung 2, einen A/D-Umsetzer 6, einen D/A-Umsetzer 7 und einen Oszillatorschaltkreis (VCO: voltage controlled oscillator) 8.
Der Umfang der Datenverarbeitungsschaltung 2 ist m Fig. 1 durch eine gestrichelte Randlmie angedeutet. Die Datenverarbeitungsschaltung 2 umfaßt eine digitale Signalumformungsschaltung 3 mit einem darin enthaltenen digitalen Filter (nicht dargestellt), einen Kanalschatzer 4 und einen digitalen I/Q-Modulator 5. Die Datenverarbeitungsschaltung 2 kann m nicht dargestellter Weise weitere digitale Schaltungs- und Steuerungselement wie beispielsweise Speicherelemente, Mikro- Prozessoren, Mikrocontroller usw. sowie auch weitere im fol¬ genden noch erwähnte digitale Schaltungen wie beispielsweise einen Datendetektor D usw. aufweisen.
Eine von dem VCO 8 erzeugte Oszillatorfrequenz f - ist über einen Steuereingang 9 des VCO 8 variierbar und wird dem IC 1 als Systemtakt und insbesondere dem A/D-Umsetzer 6 und dem D/A-Umsetzer 7 als Abtastfrequenz an einem Oszillatorausgang 10 des VCO 8 zur Verfugung gestellt.
Der im Tieffrequenz- oder Basisbandbereich arbeitende IC 1 steht mit einem Hochfrequenzteil 11 des Kommumkationsendge- rates Verbindung.
E pfangsseitig kann das Hochfrequenzteil 11 erste 13 und zweite 14 Abwartsmischer aufweisen, die ein von einer Emp¬ fangsantenne 12 bereitgestelltes Empfangssignal entgegennehmen. Die Abwartsmischer 13, 14 werden mit um 90° zueinander phasenverschobenen Mischfrequenzsignalen 16, 17 betrieben, welche von einem 90°-Phasenschιeber 15 erzeugt werden. Folg- lieh weisen analoge Ausgangsempfangssignale 24, 25 der beiden Abwartsmischer 13, 14 ebenfalls eine 90°-Phasenverschιebung auf (sog. Inphase- (I) und Quadraturzweig (Q) ) . Die analogen Ausgangsempfangssignale 24, 25 werden entsprechenden I- bzw. Q-Emgangen des A/D-Umsetzers 6 zugeführt, welcher sie unab- hangig voneinander digitalisiert.
Auf der Sendeseite des Hochfrequenzteils 11 werden von dem D/A-Umsetzer 7 ausgegebene, ebenfalls 90° phasenverschobene analoge I- und Q-Ausgangssignale 26, 27 m einer Addierstufe 19 des Hochfrequenzteils einander überlagert und ein m der Addierstufe 19 gebildetes Ausgangssendesignal 28 wird einem Aufwartsmischer 18 als Eingangssignal zugeführt. Der Auf- wartsmischer 18 setzt das Ausgangssendesignal 28 durch Mischung mit einem Mischfrequenzsignal 20 m em Sendesignal um, welches einer Sendeantenne 21 (die der Praxis identisch mit der Empfangsantenne 12 ausgeführt ist) zugeleitet und von dieser abgestrahlt wird.
Darüber hinaus weist das Hochfrequenzteil 11 einen n:m Fre- quenzvervielfacher 22 auf, dem emgangsseitig die Oszillatorfrequenz fυ_ zugeführt wird und der sowohl das Mischtrequenz- Signal 20 für den Aufwartsmischer 18 als auch em der Abwartsmischung zugrundeliegendes Mischfrequenzsignal 23 für den 90°-Phasenschιeber 15 erzeugt. Die letztgenannten Signale 20, 23 sind Sinusschwingungen mit einer Frequenz f = (n/m) f , wobei n und m ganze, für die beiden Signale 20, 23 m der Regel unterschiedliche Zahlen sind.
Das Hochfrequenzteil 11 kann vielfaltig anderer Weise als hier dargestellt realisiert sein und kann darüber hinaus beispielsweise auch eine Zwischenfrequenzstufe sowie geeignete Bandpaßfllter zur Bandbreitenbegrenzung umfassen.
Nachfolgend wird die Arbeitsweise der beschriebenen Schaltungsanordnung naher erläutert, wobei sich Zahlenangaben auf den im digitalen Mobilfunk eingesetzten GSM- (Global System for Mobile Communications-) Standard beziehen.
Bei Empfang eines von einer Basisstation auf einem der hierfür reservierten Verkehrskanale (im Bereich von 935 bis 960 MHz, Kanalbandbreite 200 kHz) ausgesendeten Teilnehmerfunksi- gnals werden die beiden Abwartsmischer 13, 14 von dem Fre- quenzvervielfacher 22 durch Wahl geeigneter Werte für n und m derart betrieben, daß die erzeugten analogen Ausgangsempfangssignale 24, 25 (I- und Q-Zweig) im Tieffrequenz- oder Basisbandbereich liegen. Sie können somit problemlos von dem A/D-Umsetzer 6 abgetastet und digitalisiert werden. Die für die Abtastung verwendete Oszillatorfrequenz kann beispielsweise f0- = 13 MHz betragen. on dem A/D-Umsetzer 6 erzeugte digitale Datensignale 29 (I- Zweig) und 30 (Q-Zweig) werden der Signalumformungsschaltung 3 zugeführt.
Die Signalumformungsschaltung 3 fuhrt ggf. eine digitale Fre¬ quenzverschiebung der erhaltenen digitalen Datenssignale 29, 30 sowie eine nachfolgende digitale Filterung durch. Die di¬ gitale Filterung realisiert die erforderliche Bandbreitenbe- grenzung (< 200 kHz) des empfangsseitigen Ubertragungswegs. Sie kann beispielsweise durch em m der Signalumformungsschaltung 3 enthaltenes digitales Tiefpaßfilter (bei Datensignalen 29, 30 im Basisbandbereich) oder em digitales Band- paßfilter (bei Datensignalen 29, 30 im Tieffrequenzbereich) realisiert sein.
Der Signalumformungsschaltung 3 ist em Kanalschatzer 4 nachgeschaltet. Dessen Aufgabe besteht darin, anhand von vorgegebenen Datensequenzen (sog. Trainingssequenzen), die von der Basisstation regelmäßig abgestrahlt werden und dem Kanal- schatzer 4 bekannt sind, fortlaufend (etwa alle 0,5 ms) eine aktuelle Ubertragungsfunktion des Mobilfunkkanals zu ermit¬ teln. Die Ubertragungsfunktion charakterisiert das momentane Ubertragungsverhalten des Mobilfunkkanals. Die fortlaufende Neuermittlung der Ubertragungsfunktion ist erforderlich, weil sich die Weilenausbreitung m der Luftschnittstelle des Mo- bilfunkkanal durch wechselnde Umgebungseinflusse (bspw. Abschirmungen und Reflexionen an Gebäuden) standig ändert.
Die ermittelten (geschätzten) Ubertragungsfunktionen sowie die gefilterten digitalen Empfangsdaten werden über einen Ausgang 31 des Kanalschatzers 4 einem nicht im einzelnen dargestellten Datendetektor D zugeführt. Dieser fuhrt mittels der erhaltenen Ubertragungsfunktionen eine Erkennung eines ursprünglich gesendeten digitalen Datensignals durch. In der Regel schließen sich weitere digitale Verarbeitungsschritte (Entschachtelung, Kanaldecodierung, Quellendecodierung) an, die eine vollständige Rekonstruktion der gesendeten Nachricht erlauben.
Die Auslegung der Datenverarbeitungsschaltung 2 ist m hohem Maße von dem konkreten Einsatzbereich des Kommunikationsend- gerates abhangig. Insbesondere bei draht- oder glasfaserge¬ bundenen Kommunikationsendgeraten kann beispielsweise auf den Kanalschatzer 4 verzichtet werden.
Die senderseitige Arbeitsweise des Kommunikationsendgerates ist weitgehend analog zu der vorstehend beschriebenen empfan- gerseitigen Arbeitsweise:
Dem digitalen I/Q-Modulator 5 wird über einen Eingang 32 em zuvor ggf. quellencodiertes, kanalcodiertes und verschachteltes digitales Eingangssignal E zugeführt. Der digitale I/Q- Modulator 5 tastet das digitale Eingangssignal E gemäß einem vorgegebenen Modulationsverfahren, beispielsweise GMSK (Gaus- sian Minimum Shift Keying) um, wobei gleichzeitig eine Band- breitenbegrenzung herbeigeführt wird. Ausgangsseitig stellt der I/Q-Modulator 5 dem D/A- Umsetzer 7 umgetastete (modulierte) digitale Datensignale 33, 34 zur Verfugung. Die Frequenzumsetzung der entsprechenden analogen I- und Q-Ausgangs- signale 26, 27 erfolgt dann m der bereits beschriebenen Wei- se dem Aufwartsmischer 18.
Eine durch Frequenzdrift oder Frequenzrauschen verursachte zeitliche Veränderung der Oszillatorfrequenz f(,~ bewirkt eine entsprechende Veränderung der Frequenzlagen der (empfangssei- tigen) digitalen I- und Q-Datensignale 29, 30 und der (sende- seitig) abgestrahlten Funkwelle. Dem liegt zugrunde, daß die den Abwarts- und Aufwartsmischern 13, 14; 18 zugefuhrten Mischfrequenzsignale 20, 23 von der Oszillatorfrequenz f0z abgeleitet sind und somit auch deren Frequenzmstabilitaten beinhalten. Solche empfangs- und sendeseitig auftretenden Frequenzlageveranderungen sind unerwünscht, da sie eine Fehlanpassung der genannten Signale an die (empfangsseitige) Filterung m der Signalumformungsschaltung 3 bzw. an die (sendeseitig) zugewiesene Verkehrskanalfrequenz zur Folge haben. In beiden Fallen treten effektive Bandbreitenverluste auf und es kann zu einem erhöhten Kanalubersprechen kommen.
Die Ausregelung von Frequenzdπfts der Oszillatorfrequenz fθ7 erfolgt über den Steuereingang 9 des VCO 8. Sie kann im Fall einer Mobilfunkanwendung beispielsweise im Zuge der ohnehin erforderlichen Frequenznachregelung des VCO 8 zur Berucksich- tigung der Doppler-Frequenzverschiebung zwischen gesendeten und empfangenen Funkwellen durchgeführt werden. Zu diesem Zweck wird von der Basisstation m regelmäßigen Zeitabstanden (beispielsweise alle 47 ms) em Frequenznormal (FCB: frequency correction burst) m Form einer Sinusschwingung ausge- strahlt. Das FCB wird m nicht naher dargestellter Weise m der Hochfrequenzstufe 11 mit einem Frequenzraster (Rasterweite beispielsweise 20 kHz) gesucht. Durch Abstimmung auf die Rasterfrequenz mit maximaler FCB-Empfangssignalstarke kann das Frequenznormal mit der Genauigkeit der Rasterweite ermit- telt werden. Die Oszillatorfrequenz f(J, wird dann über em von dem Hochfrequenzteil 11 ausgegebenes und dem Steuereingang 9 des VCO 8 zugefuhrtes Steuerspannungssignal m geeigneter Weise nachgestellt.
Das Frequenzrauschen des VCO 8 ist Bauteil-bedingt und wird hauptsächlich einem Referenzoszillator erzeugt, der als Resonator des VCO 8 aufgefaßt werden kann.
Bei maximalen Anforderungen an die Rauschfreiheit des VCO 8 müssen für den VCO 8 oder dessen Referenzoszillator (teure)
Hybridbauteile eingesetzt werden. Erfmdungsgemaß ist jedoch der gesamte VCO 8 mit Ausnahme eines kapazitiven Resonanzelements 800 integral m dem IC 1 ausgebildet. Hierdurch wird em Kompromiß zwischen niedrigem Frequenzrauschen und kosten- gunstiger Aufbauweise erzielt, der m der Praxis f r eine Vielzahl von Anwendungen vorteilhaft ist. Fig. 2 zeigt in beispielhafter Weise ein Schaltbild des VCO 8, der hier in Form eines PLL-Regelkreises ausgeführt ist.
Der VCO 8 weist den bereits erwähnten Referenzoszillator 80, einen Regler 81, einen Nachlaufoszillator 82, einen Phasendetektor 83 und eine Vergleichsschaltung 84 auf. Der Vergleichsschaltung 84 wird ein Ausgangsspannungssignal des Phasendetektors 83 und ein am Steuereingang 9 anliegendes Steuerspannungssignal zugeführt. Aus diesen beiden Spannungs- Signalen ermittelt die Vergleichsschaltung 84 beispielsweise durch Subtraktion ein Regelabweichungssignal, das dem Regler 81 zugeleitet wird. In Abhängigkeit von dem Regelabweichungssignal steuert der Regler 81 den Nachlaufoszillator 82 an, welcher daraufhin ein Spannungssignal U0z mit der Oszil- latorfrequenz f0z erzeugt. Der PLL-Regelkreis wird durch den Phasendetektor 83 geschlossen, welcher die Phasenverschiebung zwischen einem von dem Referenzoszillator 80 entgegengenommenen Spannungssignal UR der Frequenz fR und dem Spannungssignal Uoz der Oszillatorfrequenz f0z ermittelt und diese der Vergleichsschaltung 84 wie beschrieben als Ausgangsspannungssignal rückmeldet.
Fig. 3 zeigt ein Schaltbild des Referenzoszillators 80. Der Referenzoszillator 80 ist bezüglich seines schaltungstechni- sehen Aufbaus bekannt und wird in der Technik als "Hartley-
Oszillator" bezeichnet. Er weist eine Induktivität L und einen zu der Induktivität L parallel geschalteten Kondensator C auf. Als kapazitives Resonanzelement 800 dient ein in Mitkopplung zwischen eine Basis und einen Kollektor eines Tran- sisitors T geschalteter Schwingquarz. Ein Stellkondensator C3 ist in Reihe mit dem Schwingquarz geschaltet und ein Widerstand R ist mit dem Kollektor des Transistors T verbunden. Gemäß der den Umfang des IC 1 repräsentierenden strichpunktiert eingezeichneten Linie ist die Induktivität L, der Tran- sistor T, der Stellkondensator CG und der Widerstand R integral in dem IC 1 ausgebildet, während der Schwingquarz 800 nicht als integrales Element des IC 1 ausgeführt ist. Bezugszeichenliste
1 integrierter Schaltkreis
2 Datenverarbeitungsschaltung
3 Signalumformungsschaltung
4 Kanalschätzer 5 I/Q-Modulator
6 A/D-Umsetzer
7 D/A-Umsetzer
8 VCO
9 Steuereingang 10 Oszillatorausgang
11 Hochfrequenzteil
12 Empfangsantenne
13 erster Abwärtsmischer
14 zweiter Abwärtsmischer 15 90°-Phasenschieber
16 Mischfrequenzsignal
17 Mischfrequenzsignal
18 Aufwärtsmischer
19 Addierstufe 20 Mischfrequenzsignal
21 Sendeantenne
22 n:m Frequenzvervielfacher
23 Mischfrequenzsignal
24 analoges Ausgangsempfangssignal 25 analoges Ausgangsempfangssignal
26 I-Ausgangssignal
27 Q-Ausgangssignal
28 Ausgangssendesignal
29 digitales Datensignal 30 digitales Datensignal
31 Ausgang des Kanalschätzers
32 Eingang des I/Q-Modulators 33 digitales Datensignal
34 digitales Datensignal
80 Referenzoszillator 81 Regler
82 Nachlaufoszillator
83 Phasendetektor
84 Vergleichsschaltung
800 kapazitives Resonanzelement
D Datendetektor
E Eingangssignal
L Induktivität C Kondensator
T Transistor
R Widerstand
Cs Stellkondensator
f0 Oszillatorfrequenz fR Frequenz des Referenzoszillators
U02 Spannungssignal des Oszillators
U Spannungssignal des Referenzoszillators

Claims

Patentansprüche
1. Sende- und/oder Empfangsschaltungsanordnung mit
- zumindest einem A/D- und/oder D/A-Umsetzer (6, 7), - einem einen Abtasttakt für den A/D- und/oder D/A-Umsetzer
(6, 7) bereitstellenden Oszillatorschaltkreis (8) mit steuerbarer Oszillatorfrequenz füz, der einen Referenzoszillator (80) konstanter Frequenz fR und einen Steuereingang (9) zur gezielten Veränderung der Oszillatorfrequenz f= um- faßt,
- einer digitalen Datenverarbeitungsschaltung (2; 3, 4, 5), die ein von dem A/D-Umsetzer (6) ausgegebenes digitales Datensignal (29, 30) entgegennimmt und weiterverarbeitet und/oder dem D/A-Umsetzer (7) ein digitales Datensignal (33, 34) bereitstellt, und
- einem Hoch- und/oder Zwischenfrequenzteil (11), das zumindest eine Frequenzumsetzerstufe (13, 14; 18) aufweist, die mit einer von der steuerbaren Oszillatorfrequenz f()r abgeleiteten Mischfrequenz betrieben wird und dem A/D-Umsetzer (6) ein analoges Ausgangsempf ngssignal (24, 25) bereitstellt und/oder von dem D/A-Umsetzer (7) ein analoges Aus- gangssendesignal (26, 27, 28) erhält, d a d u r c h g e k e n n z e i c h n e t, daß zumindest der A/D- und/oder D/A-Umsetzer (6, 7), die Da- tenverarbeitungsschaltung (2; 3, 4, 5) und der Oszillatorschaltkreis (8) mit Ausnahme eines kapazitiven Resonanzelements (800) des Referenzoszillators (80) als monolithisch integrierter Schaltkreis (IC; 1) ausgebildet sind.
2. Sende- und/oder Empfangsschaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß der integrierte Schaltkreis (1, IC) ein digitales Filter (3) und einen digitalen Modulator (5) umfaßt.
3. Sende- und/oder Empfangsschaltungsanordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, daß der integrierte Schaltkreis (1, IC) einen Kanalschatzer
(4) umfaßt.
4. Sende- und/oder Empfangsschaltungsanordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t, daß der integrierte Schaltkreis (1, IC) einen Datendetektor (D) umfaßt.
5. Integrierter Schaltkreis für ein Kommunikationsendgerat
- zumindest einem A/D- und/oder D/A-Umsetzer (6, 7),
- einem einen Abtasttakt für den A/D- und/oder D/A-Umsetzer (6, 7) bereitstellenden Oszillatorschaltkreis (8) mit steuerbarer Oszillatorfrequenz fc , der einen Referenzoszilla- tor (80) konstanter Frequenz fR und einen Steuereingang (9) zur gezielten Veränderung der Oszillatorfrequenz fυ umfaßt, und
- einer digitalen Datenverarbeitungsschaltung (2; 3, 4, 5), die em von dem A/D-Umsetzer (6) ausgegebenes digitales Da- tensignal (29, 30) entgegennimmt und weiterverarbeitet und/oder dem D/A-Umsetzer (7) em digitales Datensignal (33, 34) bereitstellt, wobei der integrierte Schaltkreis mit einem zumindest eine Frequenzumsetzerstufe (13, 14; 18) aufweisenden Hoch- und/oder Zwischenfrequenzteil (11) des Kommunikationsendgera- tes m elektrischer Verbindung steht, das dem A/D-Umsetzer (6) em analoges Ausgangsempfangssignal (24, 25) bereitstellt und/oder von dem D/A-Umsetzer (7) em analoges Ausgangssende- signal (26, 27, 28) erhalt, und dessen Frequenzumsetzerstufe (13, 14; 18) mit einer von der steuerbaren Oszillatorfrequenz f abgeleiteten Mischfrequenz betrieben wird, d a d u r c h g e k e n n z e i c h n e t, daß em kapazitives Resonanzelements (800) des Referenzoszillators (80) außerhalb des integrierten Schaltkreises (IC; 1) ausgebildet ist.
EP99959202A 1998-10-22 1999-10-12 Frequenzstabilisierte sende-/empfangsschaltungsanordnung Ceased EP1127405A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19848797 1998-10-22
DE19848797 1998-10-22
PCT/DE1999/003274 WO2000025419A1 (de) 1998-10-22 1999-10-12 Frequenzstabilisierte sende-/empfangsschaltungsanordnung

Publications (1)

Publication Number Publication Date
EP1127405A1 true EP1127405A1 (de) 2001-08-29

Family

ID=7885341

Family Applications (1)

Application Number Title Priority Date Filing Date
EP99959202A Ceased EP1127405A1 (de) 1998-10-22 1999-10-12 Frequenzstabilisierte sende-/empfangsschaltungsanordnung

Country Status (6)

Country Link
US (2) US6847812B2 (de)
EP (1) EP1127405A1 (de)
JP (1) JP2002528985A (de)
KR (1) KR100427854B1 (de)
CN (1) CN1149734C (de)
WO (1) WO2000025419A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000025419A1 (de) 1998-10-22 2000-05-04 Infineon Technologies Ag Frequenzstabilisierte sende-/empfangsschaltungsanordnung
EP1170874A1 (de) 2000-07-05 2002-01-09 Infineon Technologies AG Empfangseinrichtung, insbesondere für den Mobilfunk
KR100446540B1 (ko) * 2001-04-16 2004-09-01 삼성전자주식회사 데이터 통신용 송신기
KR20040072718A (ko) * 2002-01-11 2004-08-18 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 클록 신호 제공 방법 및 믹스된 신호 통신 칩
JP2003219291A (ja) * 2002-01-22 2003-07-31 Alps Electric Co Ltd チューナ用集積回路及び該チューナ用集積回路を用いたテレビジョンチューナ
US7647069B2 (en) * 2002-10-25 2010-01-12 Nxp B.V. Single oscillator DSSS and OFDM radio receiver
US6944432B2 (en) * 2002-11-12 2005-09-13 Nokia Corporation Crystal-less oscillator transceiver
JP4015008B2 (ja) * 2002-11-21 2007-11-28 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
DE102004043635A1 (de) * 2004-04-01 2005-10-20 Conti Temic Microelectronic Verfahren und Einrichtung zur Demodulation
US7231530B1 (en) * 2004-04-06 2007-06-12 Cisco Technology, Inc. System and method for saving power in a wireless network by reducing power to a wireless station for a time interval if a received packet fails an integrity check
US7606328B1 (en) * 2004-06-18 2009-10-20 Rockwell Collins, Inc. Common signal generation for an RF receiver
JP2006295761A (ja) * 2005-04-14 2006-10-26 Mitsubishi Electric Corp 無線基地局
JP2006319393A (ja) * 2005-05-10 2006-11-24 Renesas Technology Corp 通信用半導体集積回路および無線通信装置
JP2007096762A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 無線機
WO2007110805A2 (en) * 2006-03-28 2007-10-04 Nxp B.V. Transmitter with delay mismatch compensation
US20090036144A1 (en) * 2007-07-31 2009-02-05 Wong Wendy C Techniques for mobility induced error correction
KR101531557B1 (ko) * 2008-10-20 2015-06-26 삼성전자주식회사 이동통신 시스템의 채널 추정 장치 및 방법
RU208820U1 (ru) * 2021-10-19 2022-01-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Томский государственный университет систем управления и радиоэлектроники" (ТУСУР) Устройство управления ключами стабилизированного источника тока в имитаторе солнечной батареи

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916640A (en) 1987-06-03 1990-04-10 Allen-Bradley Company, Inc. Video image processing system
JP2656288B2 (ja) * 1988-02-29 1997-09-24 株式会社東芝 位相検波回路
US5301364A (en) * 1988-11-30 1994-04-05 Motorola, Inc. Method and apparatus for digital automatic gain control in a receiver
JPH0456443A (ja) 1990-06-26 1992-02-24 Sony Corp 局部発振装置
JPH0465912A (ja) 1990-07-02 1992-03-02 Sony Corp デシメーション回路
KR940007469B1 (ko) 1991-05-23 1994-08-18 삼성전자 주식회사 이동 무선전화기에 있어서 주파수 소스회로
US5416524A (en) * 1991-07-18 1995-05-16 Zenith Electronics Corp. Digital television synchronization system and method
US5283811A (en) * 1991-09-03 1994-02-01 General Electric Company Decision feedback equalization for digital cellular radio
JP2840493B2 (ja) 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5278865A (en) * 1992-05-08 1994-01-11 At&T Bell Laboratories Timing recovery scheme for a transceiver using a single sample clock source for transmitting and receiving signals
US5267260A (en) 1992-11-19 1993-11-30 Samsung Electronics Co., Ltd. Spread spectrum receiver using the code division multiple access mode
US5430890A (en) 1992-11-20 1995-07-04 Blaupunkt-Werke Gmbh Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency
CA2164694C (en) * 1993-06-07 1999-03-23 Hidehiro Takahashi Phase detector
AU6339594A (en) * 1993-06-09 1994-12-15 Alcatel N.V. Synchronized clock
US5397335A (en) 1993-07-13 1995-03-14 Origin Medsystems, Inc. Trocar assembly with improved adapter seals
US5361276A (en) * 1993-09-13 1994-11-01 At&T Bell Laboratories All digital maximum likelihood based spread spectrum receiver
US5475374A (en) * 1994-01-31 1995-12-12 Motorola, Inc. Method and apparatus for energy conservation in a communication system
US5617236A (en) * 1994-08-15 1997-04-01 Actisys Corporation Infrared communication device for multistandard operations
US5594612A (en) * 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5535432A (en) 1994-09-14 1996-07-09 Ericsson Ge Mobile Communications Inc. Dual-mode satellite/cellular phone with a frequency synthesizer
JP3268138B2 (ja) * 1994-09-29 2002-03-25 三菱電機株式会社 通信装置、周波数シンセサイザ及びシンセサイズ方法
US5764693A (en) * 1994-11-14 1998-06-09 Research In Motion Limited Wireless radio modem with minimal inter-device RF interference
US5510845A (en) * 1994-12-23 1996-04-23 Samsung Electronics Co., Ltd. Receivers for digital signals buried within the trace and retrace intervals of NTSC television signals
KR960038686A (ko) * 1995-04-13 1996-11-21 김광호 단일 주파수에 의한 신호 송수신회로
GB2304245B (en) * 1995-08-04 1999-12-22 Plessey Semiconductors Ltd Digital I-Q converter circuit
GB2304243B (en) 1995-08-04 2000-03-15 Nokia Mobile Phones Ltd Analogue to digital and digital to analogue converters
US5874914A (en) 1995-10-09 1999-02-23 Snaptrack, Inc. GPS receiver utilizing a communication link
ATE511662T1 (de) 1995-10-09 2011-06-15 Snaptrack Inc Gps-empfänger und verfahren zur verarbeitung von gps-signalen
JP3364098B2 (ja) * 1995-12-04 2003-01-08 シャープ株式会社 衛星放送チューナ
WO1997024652A1 (en) * 1995-12-29 1997-07-10 Advanced Micro Devices, Inc. Integrated circuit reset incorporating battery monitor and watchdog timer
JPH09270723A (ja) 1996-03-29 1997-10-14 Alps Electric Co Ltd 携帯電話機の受信回路用ｉｃ
CA2183140C (en) 1996-08-12 2001-11-20 Grant Mcgibney Ofdm timing and frequency recovery system
JPH1065605A (ja) 1996-08-23 1998-03-06 Sony Corp 受信方法、タイミング検出装置及び受信装置
US5783974A (en) 1997-01-27 1998-07-21 Hitachi America, Ltd. Digital interpolation up sampling circuit and digital modulator using same
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
US6307891B1 (en) * 1997-04-22 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for freezing a communication link during a disruptive event
US6137826A (en) * 1997-11-17 2000-10-24 Ericsson Inc. Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals
US6308048B1 (en) 1997-11-19 2001-10-23 Ericsson Inc. Simplified reference frequency distribution in a mobile phone
US6005506A (en) * 1997-12-09 1999-12-21 Qualcomm, Incorporated Receiver with sigma-delta analog-to-digital converter for sampling a received signal
US6061704A (en) 1997-12-23 2000-05-09 Telefonaktiebolaget Lm Ericsson Method and apparatus for rate conversion
US6307896B1 (en) 1998-04-03 2001-10-23 Tektronix, Inc. Instrumentation receiver for digitally modulated radio frequency signals
US6643321B1 (en) * 1998-09-30 2003-11-04 Alvarion Ltd. Method for rapid synchronization of a point to multipoint communication system
WO2000025419A1 (de) 1998-10-22 2000-05-04 Infineon Technologies Ag Frequenzstabilisierte sende-/empfangsschaltungsanordnung
US6370188B1 (en) * 1999-03-31 2002-04-09 Texas Instruments Incorporated Phase and frequency offset compensation in a telecommunications receiver

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0025419A1 *

Also Published As

Publication number Publication date
JP2002528985A (ja) 2002-09-03
CN1149734C (zh) 2004-05-12
US6847812B2 (en) 2005-01-25
US20010055957A1 (en) 2001-12-27
USRE41583E1 (en) 2010-08-24
CN1324512A (zh) 2001-11-28
WO2000025419A1 (de) 2000-05-04
KR100427854B1 (ko) 2004-04-28
KR20010080269A (ko) 2001-08-22

Similar Documents

Publication Publication Date Title
EP1127405A1 (de) Frequenzstabilisierte sende-/empfangsschaltungsanordnung
DE69737000T2 (de) Funksender Empfänger für Senden und Empfang von MF Signalen in zwei Bändern
DE69534121T2 (de) Dual-mode satelliten/zellulares-telefon mit einem frequenzsynthetisierer
DE4193233C2 (de) Einrichtung und Verfahren zur Gleichstromversatz-Korrektur für einen Empfänger
DE69636812T2 (de) Frequenzabweichungskorrektur für teilnehmerendgeräte
DE4191766C2 (de) Frequenzsteuerschaltkreis für einen einstellbaren Empfänger-Oszillator
DE69834875T2 (de) Frequenzumsetzungsschaltung
DE10257185B3 (de) Phasenregelschleife mit Sigma-Delta-Modulator
DE69532722T2 (de) Zweiwegfunksystem mit synchronisierter frequenz
DE69630478T2 (de) Sender und Sendeempfänger
DE69333166T2 (de) Frequenz-synchronisiertes bidirektionales funksystem
DE19805963C2 (de) Integrierbare Schaltung zur Frequenzaufbereitung eines im UHF-Bereich arbeitenden Funk-Sende-Empfängers, insbesondere eines Schnurlostelefons
DE4498745B4 (de) Funkfrequenztransceiver und Verfahren zum Betrieb desselben
DE3524146A1 (de) Frequenzwandlerschaltung
DE19735391B4 (de) Digitales Funksende- und -empfangssystem
DE69904368T2 (de) Zwischenverstärkersystem und verfahren zum empfang eines modulierten eingangssignals und übertragung eines modulierten ausgangssignals
DE69925596T2 (de) Schnelle synchronisierung in nachrichtenübertragungssystemen
EP1133826B1 (de) Frequenzstabilisierte sende-/empfangsanordnung
EP0905879B1 (de) Sender zum Erzeugen eines hochfrequenten Sendesignals
EP0905878A2 (de) Modulator zum Erzeugen eines hochfrequenten Sendesignals
EP1075739B1 (de) Mit frequenzsprungtechnik arbeitendes digitales mehrteilnehmer-funk-nachrichtenübertragungssystem
DE60032667T2 (de) Mobiltelefon mit einer Demodulationsschaltung mit einem verbesserten Überlagerungsoszillator
DE60030337T2 (de) Sende-Empfänger für drahtlose Kommunikation
DE60021913T2 (de) Frequenzerzeugung für cdma-endgerät mit zeitgeschlitzten empfangsmodus
DE3912814C1 (en) Radio call system - compares ref. signal with unmodulated output to obtain oscillator control voltage

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010423

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

RIN1 Information on inventor provided before grant (corrected)

Inventor name: SCHMIDT, PETER

Inventor name: PLECHINGER, JOERG

Inventor name: JUNG, PETER

Inventor name: DOETSCH, MARKUS

17Q First examination report despatched

Effective date: 20030919

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20051117