EP1766589B1 - Procede de gestion d'une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede. - Google Patents

Procede de gestion d'une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede. Download PDF

Info

Publication number
EP1766589B1
EP1766589B1 EP05753731.8A EP05753731A EP1766589B1 EP 1766589 B1 EP1766589 B1 EP 1766589B1 EP 05753731 A EP05753731 A EP 05753731A EP 1766589 B1 EP1766589 B1 EP 1766589B1
Authority
EP
European Patent Office
Prior art keywords
readers
reader
cycle
synchronization
txl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Not-in-force
Application number
EP05753731.8A
Other languages
German (de)
English (en)
Other versions
EP1766589A1 (fr
Inventor
Dan Tudor Vuza
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GPI France SAS
Original Assignee
Gaming Partners International
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gaming Partners International filed Critical Gaming Partners International
Publication of EP1766589A1 publication Critical patent/EP1766589A1/fr
Application granted granted Critical
Publication of EP1766589B1 publication Critical patent/EP1766589B1/fr
Not-in-force legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F17/00—Coin-freed apparatus for hiring articles; Coin-freed facilities or services
    • G07F17/32—Coin-freed apparatus for hiring articles; Coin-freed facilities or services for games, toys, sports, or amusements

Definitions

  • the present invention relates generally to the field of chips incorporating an electronic chip and contactless radiofrequency readers of these chip tokens, these readers, also RFID reader (Radiofrequency Identification), being able to work in reading and / or in writing.
  • RFID reader Radiofrequency Identification
  • the invention finds its application in the field of casinos or gaming rooms for the management of a large fleet of gambling chips, also called casino chips, these being distributed between the bank
  • casino chips also called casino chips
  • the use of contactless radiofrequency readers communicating with chip chips facilitates the work of the casino operator, particularly for the detection of fraudulent tokens, the location and location of the casino. the tracking of chips in the casino, the counting of chips in number and value, the monitoring of transactions at tables of exchange or game, etc ...
  • a game token is any disc or plate-shaped element most often made of rigid plastic material.
  • the tokens have various patterns in designs and colors to form a more or less complex decor and reduce the risk of forgery and / or fraudulent reproduction.
  • Some tokens incorporate an electronic memory circuit, or electronic chip, in which information about the token is stored, including its serial number or identification code and its numerical value.
  • These tokens equipped with electronic memory circuits are also referred to as electronic chip tokens or electronic memory tokens.
  • the electronic circuits are of the PROM single read-only type, reprogrammable EEPROM memory with readability and / or write capability or even microprocessors with a memory.
  • the electronic circuits of the chips or electronic circuits comprise a winding used to make a radio frequency transponder without contact and to communicate by magnetic coupling with the antennas of the radio frequency readers, the electric field radiated by the antennas of the readers being also used to generate the energy electric necessary for fleas.
  • the communication of the information-carrying signals is done by modulation / demodulation of a pre-established frequency carrier wave, by way of non-limiting example of 125 KHz.
  • each reader is associated with a microprocessor control unit so as to issue commands and data to a chip in the corresponding antenna field and to receive and process the responses therefrom, some readers being able to control in turn several antennas.
  • a central reader control unit that manages a plurality of readers is used.
  • the document US-5,646,607 discloses an identification system using transponders and interrogation devices, the identification system for identifying the position or presence of the transponders in a defined area.
  • the system implements in particular synchronization means interrogation devices, so that they transmit their transmission information exactly simultaneously.
  • this system is not effective for processing transmission operations whose durations are all different, such a system being based on a predetermined time interval for transmit the information.
  • the purpose of the invention is to propose a method of managing a plurality of contactless radiofrequency readers of Tokens making it possible to eliminate disturbances between readers due to disordered transmission / reception operations, in particular by close-up antennas, or at least to reduce very significantly the effects on the communications go and / or return between readers and chips.
  • the invention proposes a method of coordinating management of a plurality of contactless radio-frequency chip readers in accordance with claim 1.
  • the synchronization of the Tx / Rx cycles by separate grouping of the transmission operations Tx on one side and the reception operations Rx on the other hand makes it possible to make several parallel antenna readers work simultaneously, the final time saving for the processing a batch of chips shared between Nx active readers simultaneously compared to a treatment of this batch by a single reader or the Nx readers but work successively to avoid the aforementioned disturbances being much greater than the delay introduced by the process synchronization.
  • the readers concerned by the synchronization process are the only Nx readers then active of the plurality of NL readers, and for which a TxMx cycle is pending, without prejudice to any generalization or assimilation of others. readers of the plurality if necessary, for example non-limiting as will appear below in the case of cuts and restoration of antenna currents.
  • the grouping makes it possible to minimize the time interval necessary for the Tx transmissions thus grouped (in this case the longest transmission time Tx) and to start the reception operations Rx immediately after the instant Tx transmissions are terminated so as to also reduce the time interval required for the Rx receptions thus grouped to the longest reception time.
  • This variant makes it possible, on the one hand, to eliminate the disturbances caused by the cuts and recovery of antenna current and, on the other hand, to obtain this elimination without hindering the coordinated management of the plurality of readers and at a lower cost in material resources. and software.
  • the TxL times, real and / or assimilated are in the form of multiples of the period of the carrier wave used by the readers.
  • the synchronization process is implemented by a synchronization circuit according to a synchronization cycle CS initiated either by the first request for authorization to execute a real Tx / Rx cycle or similar, made by a reader as a result a request from a central control unit of the reader, either automatically at the end of the last Rx reception operation of the real Tx / Rx cycles corresponding to the previous CS synchronization cycle or to the actual Tx / Rx cycle failure at the end of transmission operations Tx assimilated.
  • a synchronization cycle CS initiated either by the first request for authorization to execute a real Tx / Rx cycle or similar, made by a reader as a result a request from a central control unit of the reader, either automatically at the end of the last Rx reception operation of the real Tx / Rx cycles corresponding to the previous CS synchronization cycle or to the actual Tx / Rx cycle failure at the end of transmission operations Tx assimilated.
  • This procedure of the method according to the invention makes it possible to actually involve in the synchronization process only the Nx readers actually active (having a Tx / Rx cycle pending) of the plurality NL of readers in coordinated management.
  • This operating mode of the method according to the invention makes it possible to limit the waiting of the execution orders of the transmissions Tx of the active readers.
  • This procedure of the method according to the invention makes it possible to automatically process the series or series of several Tx / Rx cycles for the same reader without risk of interruption.
  • the step of collecting the times TxL, real and / or assimilated is carried out for all the NL readers of the plurality of readers with determination of the number Nx of readers for which an order of execution of the transmission Tx, real or assimilated, will have to be issued and in that the step of transmitting transmission execution orders Tx is adapted as a function of Nx.
  • This operating mode of the method according to the invention allows a saving of time in the execution of the synchronization cycle.
  • the clock signals of each reader of the plurality of readers are synchronized from the same time base.
  • This operating mode allows the readers to generate synchronized carrier waves at the chosen frequency, in this case, by way of non-limiting example, at 125 KHz.
  • This procedure makes it possible to process during the first iteration of the method only the collisions with "strong" degree (for which the uncertainty is low) and which in practice corresponds to the true collisions (for example reading by the reader of an answer to a request for identification of a given serial number token, stored in its own chip, by the chip of another token carrying a neighboring serial number), the false collisions (generally resulting from the difficulty, and therefore of a high level of uncertainty, to read the value of the bit concerned in the response) being then eliminated from the processing of the first iteration.
  • the processing may consist in obtaining confirmation by targeted interrogation of certain serial number fields of the number of the token originating from the answer, even if it eliminates the incriminated token by rendering it "silent" (inhibition of operation Rx), if it is not one of the wanted tokens.
  • This operating mode makes it possible to very substantially accelerate the management of true collisions and the playing and / or writing times of the chips. It should be noted that each false collision unnecessarily increases the reading time due to attempts to discover SNR serial numbers which in reality do not exist, hence the need to avoid such collisions.
  • the discrimination between the "strong” and “low” degrees of the collisions is obtained by fixing for each reader a predetermined sharing threshold associated with the level of uncertainty on the detected value of the response bit concerned.
  • This mode of operation makes it possible to adapt the sharing threshold to each reader and to his immediate environment (distance between reader antennas, forms and / or arrangement of the antennas, real power dissipated, etc.).
  • the sharing threshold is chosen so as to distinguish the true collisions, collisions of "strong” degree, resulting from the simultaneous responses of several separate chips, false collisions, collisions of "weak” degree resulting in particular from electromagnetic disturbances external to the readers or disturbances between antenna readers in close proximity during the transmission of Rx responses.
  • the invention also relates to a synchronization circuit for a plurality of non-contact token electronic chip readers for implementing the method according to the invention presented above in all its variants, the circuit comprising a processing unit.
  • microprocessor-based device adapted to perform the execution of the synchronization process
  • the processing unit being associated with an interface circuit intended to be suitably connected with each of the readers of said plurality of readers.
  • the processing unit has the hardware and software means to perform the execution of the synchronization process.
  • the synchronization circuit is able to work independently, for example so as to be installed next to the readers of the same casino table but can also be integrated or attached to the central unit of the casino. management of readers.
  • the interface circuit comprises demultiplexing means between the data transmission lines from the readers.
  • the interface circuit advantageously comprises means for delivering to the readers synchronized clock signals from the time base of said processing unit of the synchronization circuit.
  • the invention also relates to a non-contact token electronic chip reader adapted for implementing the method according to the invention in association with a synchronization circuit defined above, the reader comprising signal switching means. clock to switch from an internal time base to the time base of said processing unit.
  • the invention also relates to a non-contact token electronic chip reader adapted for implementing the method according to the invention in association with a synchronization circuit defined above, the reader having hardware and software means allowing him to within a plurality of readers to carry out the execution of the synchronization process, the coordinated management of the read and / or write cycles Tx / Rx, in particular in its variant to cut control and / or restore the current of antenna and / or in its variant with implementation of the accelerated collision management process.
  • the invention also relates to a system for reading and / or writing radio frequency contactless smart chips to be used with implementation of the method according to the invention in all its variants, having a plurality of readers defined above connected to a synchronization circuit defined above and managed by a central microprocessor control unit.
  • the invention also relates to a system for reading and / or writing radiofrequency non-contact chip chips for use with implementation of the method according to the invention in all its variants, comprising a plurality of clock-matched readers defined above and synchronized by the time base of a synchronization circuit defined above.
  • the embodiment of the non-contact chip electronic reading and / or write system 10 according to the invention intended to be used with implementation of the method according to the invention illustrated schematically in FIG. figure 3 comprises, by way of example having no limiting character, a plurality 12 of three readers L1, L2 and L3 respectively referenced 12a, 12b, 12c.
  • Each reader comprises at least one antenna, respectively 13a, 13b 13c, associated with the plate 14 a same game table or cash table to define corresponding read / write zones in which are arranged game chips 15a, 15b and 15c to electronic chip (plates or disks), either unitarily flat (chips 15b) or stacked (tokens 15a and 15c), the batteries can reach the number of 20 or more chips.
  • the three readers 12a, 12b and 12c are of the VEGAS read-write device type (VEGRED2 version) produced by Gaming Partners International SAS.
  • Each gaming chip includes an electronic chip 16 radio frequency transponder without contact, in this case a transponder Hitag Vegas produced by Philips Semiconductors.
  • the three readers 12a, 12b and 12c are connected by RS232 serial interfaces 17a, 17b and 17c to a same host computer OH 18 defining a central control unit of the readers transmitting commands to the readers and using the data provided by them.
  • each reader can have its own central control unit (computer OH); for example, we can have a synchronization card, three readers and three independent computers.
  • Each reader 12a, 12b or 12c comprises in particular a microprocessor reader ⁇ P (not shown) and a digital signal processor DSP (not shown), used in particular for the processing including the "anti-collision" algorithm.
  • the three readers 12a, 12b and 12c are loaded with the same software and configured identically so that the operating characteristics of the three readers 12a, 12b and 12c are identical (to the specific identity of each reader near).
  • the TX transmission of a command to the chips by a reader is performed by strong modulation of the current of the antenna associated with the reader, detected by the chips 16 placed in the field thereof .
  • the reception Rx by the reader of the response of the chips as a result of a command is performed by the detection by the reader of the low modulation of the voltage on the antenna.
  • the energy required for the operation of the chip 16 is provided by the magnetic field of the antenna of the corresponding reader.
  • the reader (12a, 12b or 12c) sends commands to the chips by modulating the amplitude of the oscillations of the magnetic field.
  • the chips respond by modulating an internal resistance, the magnetic coupling ensuring the transmission of this modulation to the reader.
  • the following states are distinguished in the operation of the chip 16 Hitag type.
  • the chip is outside the field of the antenna. Ready. The chip has just been placed in the field of the antenna. In this state it accepts only the SetCC command, after which it sends the serial number (SNR) to the reader and goes to the Initial state . Initial. In this state the chip accepts the following commands. SetCC - same effect as in Ready state .
  • ReadID - the reader sends N bits to the chips (1 ⁇ N ⁇ 31). Chips in which the first N bits of the SNR coincide with the N bits received respond by sending the other 32-N bits of the SNR; the other chips go to the Ready state .
  • Select - the drive sends 32 bits to the chips.
  • the chip whose SNR coincides with the received bits responds by sending the data from its configuration page into memory and switches to the selected state; the other chips go to the Ready state .
  • the chip accepts the read and write commands of the data as well as the Halt command, after which it switches to the Silent state .
  • Quiet. In this state the chip does not respond to any other command, thus allowing the reader to communicate with other chips. The only way to leave this state is to return to the Off state .
  • the reader In order to get the chips 16 out of the Silent state , the reader has the command HFReset momentary stopping of the current of the antenna. It also has the SetPowerDown command that turns off the antenna during periods of inactivity.
  • the three readers 12a, 12b and 12c are also connected to a synchronization circuit CSL 20 made by an electronic card comprising at least the following three main components: a microprocessor processing unit 22 model AT89C55WD of the company ATMEL, a circuit of Xilinx CPLD XC9572 interface model 24 and a MAX202 type 26 interface from the company Maxim.
  • a microprocessor processing unit 22 model AT89C55WD of the company ATMEL
  • a circuit of Xilinx CPLD XC9572 interface model 24 and a MAX202 type 26 interface from the company Maxim.
  • the microprocessor 22 executes the synchronization protocol of the invention. It also communicates, through the serial interface 26, to a computer attached to the CSL circuit (in this case advantageously but not mandatory the computer 18) with which one can perform tests to check if all the components of the system (CSL, readers 12a, 12b and 12c and interconnect cables 17a, 17b and 17c) function properly. Note, however, that the presence of a computer for the CSL circuit 20 is not required during normal operation of the system 10 according to the invention.
  • each reader with a clock switching circuit, for example the switching circuit 28 illustrated in FIG. figure 5 (after possibly turning off the internal clock divider circuit of the reader associated with the microprocessor of the latter).
  • the circuit 28 is based on the Philips Semiconductors integrated circuit 74HC390 and operates the reader in 'synchronized reader' or 'independent reader' modes.
  • the dividing counters are placed in series by 5 (terminals CKB / QC) and by 2 (terminals CKA / QA) of the integrated circuit 30, thus obtaining division by 10 of the 20 MHz signal supplied by the internal processor of the reader (line 32), which gives the signal at 2 MHz (line 34) necessary for the reader to generate the carrier wave and other signals required by the transmission Tx and Rx reception.
  • the single jumper 36 and the jumper 38a are closed, the jumper 38b being open.
  • the divider by 5 is quiescent while the 4 MHz signal supplied by the circuit 24 (line 33) has passed through the divider by 2 (CKA / QA); the 2 MHz signal necessary for the reader is thus obtained on line 34, the passage through the divider (CKA / QA) also intended to ensure clear transitions of the signal, eliminating the possible disturbances introduced by the transmission cable.
  • the single jumper 36 and the jumper 38a are open, the jumper 38b being closed.
  • the signals at 2 MHz are thus synchronized for all the readers 12a, 12b and 12c because they come from a common time base, that of the microprocessor of the circuit processing unit 22 of the synchronization circuit 20.
  • each reader 12a, 12b or 12c takes place in response to the commands received from the central management unit 18 (hereinafter also called computer OH). Following such a command, the reader takes actions including zero, one or more Tx / Rx cycles.
  • the Tx / Rx cycle itself of the readers comprises two steps: the transmission (Tx) of a command from the reader to the chips followed by the reception (Rx) of the response of the chips by the reader.
  • the answer Rx chips is automatic and follows almost immediately the end of the transmission Tx of the player concerned.
  • a Tx / Rx cycle is preceded by an additional synchronization process which in particular precedes and coordinates the transmission Tx of the command with respect to the Tx commands of the other readers.
  • This process is intended to ensure that no Tx interval of a player is superimposed on any Rx interval of another player and hence that the strong modulation of Tx does not disturb the weak modulation of Rx.
  • the synchronization process has the function of grouping the transmission operations Tx in a first time interval and of grouping the reception operations Rx in a second time interval, without overlapping between the two time slots.
  • the process synchronizes the readers 12a, 12b and 12c in such a way that all the Tx transmissions of the active readers finish at the same time allowing the Rx receptions to start in same time.
  • the process is implemented by executing a CS synchronization cycle presented below.
  • each reader 12a, 12b or 12c made active by a command of the computer OH 18, calculates the duration TxL of the corresponding transmission Tx, as a 16-bit integer expressing the duration of the command in multiples of the period (8 microseconds) of the carrier wave of 125 KHz. This duration is then communicated by the interface circuit 24 to the CSL synchronization circuit 20, after which the reader awaits the START signal. Only after receiving this START signal from the CSL circuit 20, the reader executes the Tx / Rx cycle, that is, the Tx transmission operations of the control to the chip 16 and the chip Rx receiver. .
  • a CS timing cycle begins when a '1' is detected on at least one of the REQUEST lines.
  • the cycle comprises two major steps: i) the collection of TxL numbers, extending from the beginning of the CS cycle (see figure 4 , step 400) until the detection of '0' on all BUSY lines (see figure, step 404, ii) the distribution of the START signals as a function of the numbers TxL. After these two major steps, the CSL circuit 20 returns to the idle state until the beginning of a new cycle.
  • the symbol ⁇ - (little arrow to the left) is used to indicate either the transfer of the values of variables or constants located on the right of the sign on the logical lines on the left, or the memorization of the values of the logical lines on the right in the variables on the left.
  • the symbol [T] will mean that the expectation of achieving a certain logical condition does not extend to infinity, but until the expiry of a time counter, reset to zero in the first verification of the condition in question; this is to avoid blocking the system in an infinite loop in case of faulty operation in one of its components or connection cables.
  • the TxL number transfer protocol to the CSL circuit 20 used by the reader is presented in Figure 3 while the TxL number collection protocol used by the CSL circuit 20 is presented in Figure 4 .
  • this circuit CSL first performs the collection of the TxL numbers of each of the plurality of readers 12 to keep only the active readers for which the number TxL is greater than zero (step 201 ). Depending on the number Nx of drives at TxL> 0, the CSL circuit 20 will synchronize the three readers (step 202), two readers (step 203) or a single reader (step 204).
  • the software program of the synchronization circuit CSL 20 has three logical 8-bit DATA ports (1 - 3) by means of which the circuit CSL reads the values deposited on the lines DATA by the three readers 12a, 12b and 12c.
  • the CSL circuit also has the BUSY_REQUEST logical port with which it can simultaneously read the values of the BUSY and REQUEST lines connected to the three readers.
  • TxL and TxLSET arrays are reset at the end of each CS synchronization cycle.
  • a '1' in the i-th input of TxLSET means that the transfer of the TxL number for the i-th reader is complete.
  • the i-th reader After receiving a command from the computer OH 18, the i-th reader places a '1' on the BUSY line (step 301), thereby signaling the CSL synchronization circuit 20 its intention to participate in the CS synchronization cycle. If the top byte of his number TxL is zero (condition 301 '), the ith reader transfers the lower byte of its TxL by depositing this byte on the DATA lines (step 302), then placing a' 1 'on the REQUEST line (step 303) ).
  • the CSL circuit 20 reads the value of the DATA port (i) (step 402); this being non-zero, the CSL circuit deposits it in the lower byte of TxL (i) and writes a '1' in TxLSET (i) (step 403), the transfer of TxL being thus completed for the i-th reader.
  • the ith reader deposits a zero on the DATA lines (step 304), then places a' 1 'on the REQUEST line (step 305).
  • the circuit CS places a '1' on the START line of the i-th reader (step 405); in response (condition 305 '), the i-th reader transfers the upper byte of its TxL by depositing this byte on the DATA lines (step 306), then placing a' 0 'on the REQUEST line (step 307).
  • the CSL circuit 20 deposits the value of DATA (i) into the upper byte of TxL (i) (step 406), and then resets the START line of i-th reader at '0' (step 407).
  • the i-th reader In response to '0' on the START line (condition 307 '); the i-th reader transfers the lower byte of its TxL by depositing this byte on the DATA lines (step 302), then placing a '1' on the REQUEST line (step 303).
  • the i-th reader now starts waiting for permission to send the command to the chips (execution of the Tx transmission). For this purpose, it resets the BUSY line while keeping the '1' on the REQUEST line (step 308).
  • the permission is granted by the CSL circuit by placing a '1' on the START line of the i-th reader (condition 308 '); at this time, the i-th reader resets its REQUEST line (step 309), then places a '1' on its BUSY line (step 310). Then the reader runs its Tx / Rx cycle and sends its command to the chips and receives the response. The current Tx / Rx cycle is thus completed.
  • the transmission of the START signal for the i-th will take place only during the actual synchronization (with the distribution of the signals START as a function of the numbers TxL) after the end of the iteration process described in FIG. figure 4 (the collection of TxL numbers), or after interrogation of all the other readers of the plurality of readers (condition 407 ').
  • the i-th reader After having completed all the Tx / Rx cycles requested by the execution of the command of the computer OH 18, the i-th reader will normally reset its BUSY line, thus signaling to the circuit CSL 20 that it has become inactive .
  • Another CS synchronization cycle can begin without the participation of the i-th reader. If the latter receives a command from the computer OH 18 during the course of a CS synchronization cycle in which it does not participate, it will have to wait until the next CS cycle. If this is undesirable in some situations, the delayed reset mode of the BUSY line is alternatively provided (not shown). In this mode, the reader does not reset the BUSY line immediately after completion of the command of the OH computer 18, but with a delay of approximately 80 milliseconds. This delay allows the computer OH 18 to immediately send a new command to the reader that will not miss the next CS synchronization cycle. If the computer OH 18 does not wish to send a new command, it can ask the reader to reset the BUSY line
  • the commands of the computer OH 18 for the purpose of establishing and cutting the current of the antennas 13a, 13b and 13c do not contain any real Tx / Rx cycle. However, these orders are preferentially also synchronized.
  • the reader indicates to the circuit CSL a value of TxL assimilated of sufficient duration so that the current of the antenna is stabilized, then executes the command concerning the current (command CA assimilated to a transmission Tx) after the reception of the signal START .
  • the CSL synchronization circuit 20 also starts the synchronization of the current CS cycle when all the BUSY lines from the three readers 12a, 12b and 12c are set to zero. This condition is distinguished from the situation where all readers are idle by the fact that there is at least one REQUEST line set to '1'.
  • the synchronization method depends on the number of readers participating in the current CS synchronization cycle, equal to the number Nx of the non-zero TxL values that have just been transferred.
  • the invention is not limited to a plurality NL of 3 readers and can be implemented with a larger number of readers subject to modify the circuits and software accordingly based on the information data above and to the extent that commands sent by separate readers do not significantly disturb each other.
  • the invention is not limited to reading and / or writing contactless radio frequency electronic chip chips for casino and gaming rooms but applies to all applications of reading / contactless RFID entries of tokens, plates or electronic smart card (for example non-limiting, tokens or access card, countermarks or electronic tags, etc.).
  • the invention is also not limited to the readers and / or the reader / chip and chip / reader communication protocol by Tx / Rx cycles described above.
  • the coordinated management method of a plurality of readers and the synchronization process according to the invention are applicable i) to all readers using a command type communications protocol sent by the reader followed by the responses sent by the chips, the responses can be automatic and immediate (as in the Tx / Rx cycle described above) or automatic and not immediate or emissions controlled over time; and ii) optionally to all readers having antenna current stop commands, the electronic chips being adapted, in each of the above-mentioned cases, to the readers both from the hardware and software point of view.

Description

  • La présente invention concerne d'une façon générale le domaine des jetons intégrant une puce électronique et des lecteurs radiofréquence sans contact de ces jetons à puce, ces lecteurs, également lecteur RFID (Radiofrequency Identification), étant susceptibles de travailler en lecture et/ou en écriture.
  • Plus particulièrement mais sans caractère limitatif, l'invention trouve son application dans le domaine des casinos ou des salles de jeu pour la gestion d'un parc important des jetons de jeu, également appelés jetons de casinos, ceux-ci étant répartis entre la banque du casino, les caisses et tables de change et les tables de jeu. L'utilisation de lecteurs radiofréquence sans contact communiquant avec les puces des jetons facilite le travail de l'exploitant du casino, notamment pour la détection des jetons frauduleux, la localisation et le suivi des jetons dans le casino, le comptage des jetons en nombre et en valeur, la surveillance des transactions aux tables de change ou de jeu, etc...
  • Pour la suite de l'exposé on entend par jeton de jeu tout élément en forme de disque ou de plaque le plus souvent fabriqués en matière plastique rigide. Les jetons présentent des motifs variés en dessins et en couleurs pour former un décor plus ou moins complexe et réduire les risques de falsification et/ou de reproduction frauduleuse. Certains jetons intègrent un circuit électronique à mémoire, ou puce électronique, dans lequel sont stockées des informations concernant le jeton, notamment son numéro de série ou code d'identification et sa valeur numérique. Ces jetons équipés de circuits électroniques à mémoire sont également désignés jetons à puce électronique ou jetons à mémoire électronique. Selon les modèles des jetons, les circuits électroniques sont du type à mémoire simple PROM à lecture seule, à mémoire reprogrammable EEPROM avec possibilité de lecture et/ou d'écriture ou même à microprocesseurs assortis d'une mémoire. Enfin les circuits électroniques des puces ou circuits électroniques comportent un bobinage utilisé pour réaliser un transpondeur radiofréquence sans contact et pour communiquer par couplage magnétique avec les antennes des lecteurs radiofréquence, le champ électrique rayonné par les antennes des lecteurs étant également utilisé pour générer l'énergie électrique nécessaire aux puces. En pratique la communication des signaux porteurs d'information se fait par modulation/démodulation d'une onde porteuse de fréquence préétablie, à titre d'exemple non limitatif de 125 KHz.
  • On entend également, pour la suite de l'exposé, le terme lecteur dans son sens le plus large comme un dispositif permettant notamment la lecture de la mémoire de la puce et/ou l'écriture en mémoire et ce sans aucun caractère limitatif, Chaque lecteur est associé à une unité de contrôle à microprocesseur de façon à émettre des commandes et des données vers une puce se trouvant dans le champ de l'antenne correspondante et à recevoir et traiter les réponses de celle-ci, certains lecteurs pouvant contrôler à tour de rôle plusieurs antennes. Dans la pratique, on utilise une unité centrale de contrôle de lecteurs gérant une pluralité de lecteurs.
  • L'intérêt porté à l'introduction dans les casinos des lecteurs de Jetons à puce pousse les exploitants à multiplier leur nombre et à réduire la distance séparant les antennes correspondantes à deux lecteur distincts. Il en résulte des risques de perturbations dans les communications entre puces et lecteurs d'autant plus gênantes au niveau de la réception vers les lecteurs, l'intensité du signal émis par le bobinage de la puce étant beaucoup plus faible que l'intensité du signal émis par l'antenne d'un lecteur. Ainsi la réception par un lecteur peut être sérieusement perturbée par l'émission simultanée de l'antenne d'un lecteur voisin trop proche. Cette situation peu satisfaisante se rencontre lorsque plusieurs lecteurs sont montés assez proches les uns des autres, par exemple sur les tables de change ou sur une même table de jeu, telle une table de roulette ou de black-jack où la distance entre antennes peut descendre jusqu'à 30cm. La solution consistant à équiper les tables concernées d'un blindage électromagnétique autour des antennes est peu commode voire difficile à mettre oeuvre, souvent par manque de place, et n'apparait pas au final très efficace.
  • Le document US-5 646 607 décrit un système d'identification mettant en oeuvre des transpondeurs et des dispositifs d'interrogation, le système d'identification visant à identifier la position ou la présence des transpondeurs dans une zone délimitée. Le système met en oeuvre notamment des moyens de synchronisation des dispositifs d'interrogation, de telle manière que ces derniers transmettent leurs informations de transmission exactement simultanément.
  • Bien que limitant les interférences dans les transmissions entre les dispositifs d'interrogation et les transpondeurs, ce système n'est pas efficace pour traiter des opérations de transmission dont les durées sont toutes différentes, un tel système se basant sur un intervalle de temps prédéterminé pour transmettre les informations.
  • L'invention a pour but de proposer un procédé de gestion d'une pluralité de lecteurs radiofréquence sans contact de Jetons permettant d'éliminer les perturbations entre lecteurs dues à des opérations de transmission/réceptions désordonnées, notamment par antennes rapprochées, ou tout du moins d'en réduire très sensiblement les effets sur les communications aller et/ou retour entre lecteurs et puces.
  • A cette fin, l'invention propose un procédé de gestion coordonnée d'une pluralité de lecteurs radiofréquence sans contact de jetons à puce électronique conformément à la revendication 1.
  • Ainsi donc la synchronisation des cycles Tx/Rx par groupage séparé des opérations de transmission Tx d'un côté et des opérations de réception Rx d'un autre côté permet de faire travailler simultanément plusieurs lecteurs à antennes rapprochées, le gain de temps final pour le traitement d'un lot de jetons partagé entre Nx lecteurs actifs simultanément par rapport à un traitement de ce lot par un seul lecteur ou par les Nx lecteurs mais travaillent successivement pour éviter les perturbations mentionnées ci-avant étant bien supérieur au délai introduit par le processus de synchronisation. Il est à noter que les lecteurs concernées par le processus de synchronisation sont les seule Nx lecteurs alors actifs de la pluralité de NL lecteurs, et pour lesquels un cycle TxMx est en attente, ceci sans préjudice d'un quelconque généralisation ou assimilation d'autres lecteurs de la pluralité si nécessaire, par exemple non limitatif comme Il apparaîtra ci-après dans le cas des coupures et rétablissements des courants d'antenne.
  • Par ailleurs, le regroupement permet de réduire au minimum l'intervalle de temps nécessaire aux transmissions Tx ainsi groupées (en l'occurrence à la durée de transmission Tx la plus longue) et de faire démarrer les opérations de réception Rx immédiatement après l'instant de fin des transmissions Tx de façon à également à réduire l'intervalle de temps nécessaire aux réceptions Rx ainsi groupées à la durée de réception la plus longue.
  • Selon une première variante avantageuse du procédé selon invention, le processus de synchronisation comporte:
    • une étape de collecte des durées TxL des transmissions Tx des instructions de commande des premiers cycles Tx/Rx en attente des lecteurs actifs (certaines protocoles de commandes pouvant prendre la forme d'une suite de plusieurs cycles Tx/Rx), et
    • une étape d'émission d'ordres d'exécution aux lecteurs actifs des transmissions Tx des instructions de commande des cycles Tx/Rx échelonnés dans le temps et ordonnés selon les durées TxL décroissantes en commençant par le lecteur auquel est affectée l'instruction de commande du cycle Tx/Rx ayant la plus grande durée TxL, le délai entre un ordre d'exécution et son suivant étant égal à la différence des durées TxL des instructions de commande des cycles Tx/Rx à transmettre par les deux lecteurs correspondants, ceci jusqu'à l'ordre d'exécution associé à la plus courte durée TxL.
  • Un tel processus ainsi structuré peut être implémenté par des solutions matérielles et/ou logicielles ainsi qu'il apparaîtra plus en détails ci-après.
  • Par ailleurs pour des raisons d'économie d'énergie et/ou de remise à l'état de veille des puces des jetons disposées dans le champ d'une antenne d'un lecteur, il est souhaitable ou nécessaire de couper le courant de cette antenne. Ces coupures et rétablissement de courant d'antennes peuvent provoquer des perturbations, notamment au niveau des réceptions Rx aussi longtemps que le courant d'antenne n'est pas stabilisé. Une solution avantageuse à ce problème est apportée par la variante ci-après du procédé selon l'invention.
  • Selon une autre variante optionnelle mais avantageuse du procédé selon l'invention le processus de synchronisation intègre la synchronisation des instructions d'établissement et/ou de coupure CA du courant d'antenne d'un ou plusieurs lecteurs de ladite pluralité de lecteurs en assimilant :
    • ces instructions CA à des instructions de commande d'un cycle Tx/Rx vers un lecteur actif,
    • la durée de la stabilisation du courant d'antenne suite à l'exécution d'une instruction CA à la durée TxL de transmission Tx de l'instruction de commande d'un cycle Tx/Rx au lecteur actif, ladite durée de stabilisation étant appelée ci-après durée TxL assimilée et l'instruction CA étant également appelée ci-après transmission Tx assimilée, et
    • un ordre d'exécution d'une commande CA à un ordre d'exécution d'une transmission Tx d'un cycle Tx/Rx dans lequel la durée de l'opération Rx est nulle, ci-après appelé cycle Tx/Rx assimilé, le lecteur concerné par une commande CA étant alors assimilé à un lecteur actif.
  • Cette variante permet d'une part d'éliminer les perturbations provoquées par les coupures et rétablissement de courant d'antenne et d'autre part d'obtenir cette élimination sans gêner la gestion coordonnée de la pluralité de lecteurs et à moindre coût en ressource matérielle et logicielle.
  • Pour encore améliorer le synchronisme entre lecteurs, les durées TxL, réelles et/ou assimilées, se présentent sous la forme de multiples de la période de l'onde porteuse utilisée par les lecteurs.
  • Avantageusement le processus de synchronisation est mis en oeuvre par un circuit de synchronisation selon un cycle de synchronisation CS initié soit par la première demande d'autorisation d'exécution d'un cycle Tx/Rx réel ou assimilé, faite par un lecteur à la suite d'une requête d'une unité centrale de contrôle du lecteur, soit automatiquement à la fin de la dernière opération de réception Rx des cycles Tx/Rx réels correspondants au cycle de synchronisation CS précédent ou à défaut de cycle Tx/Rx réels à la fin des opérations de transmission Tx assimilée.
  • Ce mode opératoire du procédé selon l'invention permet de ne faire participer réellement au processus de synchronisation que les Nx lecteurs effectivement actifs (ayant en attente un cycle Tx/Rx) de la pluralité NL de lecteurs en gestion coordonnée.
  • Avantageusement, participent à un nouveau cycle de synchronisation CS tous les lecteurs ayant transmis des demandes d'autorisation d'exécution d'un cycle Tx/Rx réel ou assimilé depuis le début d'exécution du cycle de synchronisation CS précédent.
  • Ce mode opératoire du procédé selon l'invention permet de limiter l'attente des ordres d'exécution des transmissions Tx des lecteurs actifs.
  • Avantageusement participent également au nouveau cycle de synchronisation CS tous les lecteurs actifs ayant participé au cycle de synchronisation précédent.
  • Ce mode opératoire du procédé selon l'invention permet de traiter automatiquement les suites ou séries de plusieurs cycles Tx/Rx pour un même lecteur sans risque d'interruption.
  • Avantageusement pour chaque cycle de synchronisation CS, l'étape de collecte des durées TxL, réelles et/ou assimilées, est réalisée pour tous les NL lecteurs de la pluralité de lecteurs avec détermination du nombre Nx de lecteurs pour lesquels un ordre d'exécution de la transmission Tx, réelle ou assimilée, devra être émis et en ce que l'étape d'émission d'ordres d'exécution de transmission Tx est adaptée en fonction de Nx.
  • Ce mode opératoire du procédé selon l'invention permet un gain de temps dans l'exécution du cycle de synchronisation.
  • Selon une autre variante optionnelle mais avantageuse du procédé selon l'invention les signaux d'horloge de chaque lecteur de la pluralité de lecteurs sont synchronisés à partir d'une même base de temps.
  • Ce mode opératoire permet aux lecteurs de générer des ondes porteuses synchronisées à la fréquence choisie, à en l'espèce, à titre d'exemple non limitatif, à 125 KHz.
  • Selon encore une autre variante avantageuse du procédé selon l'invention dans une version où il est destiné à être utilisé avec des lecteurs comportant une fonction de détection et de gestion des collisions au niveau des réponses simultanées de plusieurs puces à une même instruction de commande d'un cycle Tx/Rx, le procédé est caractérisé qu'il est associé à des moyens adaptés pour mettre en oeuvre le processus de gestion accélérée des collisions suivant:
    • détermination, à l'occasion de la détection d'une collision par discordance entre la valeur 0 ou 1 d'un bit de la réponse par rapport à la valeur attendue pour ce même bit, d'un degré « fort » ou « faible » de la collision en fonction du niveau d'incertitude sur la valeur détectée du bit de réponse concerné;
    • traitement des collisions par itération avec pour la première itération le seul traitement des collisions à degré « fort».
  • Ce mode opératoire permet de ne traiter lors de la première itération du procédé que les collisions à degré « fort » (pour lesquelles l'incertitude est faible) et qui en pratique correspond aux collisions vraies (par exemple lecture par le lecteur d'une réponse à une demande d'identification d'un jeton à numéro de série donné, en mémoire dans sa propre puce, par la puce d'un autre jeton portant un numéro de série voisin), les fausses collisions (résultant en général de la difficulté, et donc d'un niveau d'incertitude élevé, à lire la valeur du bit concerné dans la réponse) étant alors éliminées du traitement de la première itération. A titre d'exemple non limitatif le traitement peut consister à obtenir confirmation par des interrogations ciblées de certains champs de numéro de série du numéro du jeton originaire de la réponse, quitte à éliminer le jeton incriminé en le rendant « silencieux » (inhibition de l'opération Rx), si celui-ci ne fait pas partie des jetons recherchés. Ce mode opératoire permet d'accélérer très sensiblement la gestion des collisions vraies et les temps de lecture et/ou d'écriture des jetons. Il est à noter que chaque fausse collision augmente inutilement le temps de lecture à cause des tentatives de découvrir des numéros de série SNR qui en réalité n'existent pas, d'ou la nécessité d'éviter de telles collisions.
  • Avantageusement la discrimination entre les degrés « fort » et « faible » des collisions est obtenue par fixation pour chaque lecteur d'un seuil de partage prédéterminé associé au niveau d'incertitude sur la valeur détectée du bit de réponse concerné.
  • Ce mode opératoire permet d'adapter le seuil de partage à chaque lecteur et à son environnement immédiat (distance entre antennes de lecteur, formes et/ou disposition des antennes, puissance réelle dissipée, etc ..).
  • Avantageusement le seuil de partage est choisi de façon à distinguer les vraies collisions, collisions de degré « fort », résultant des réponses simultanées de plusieurs puces distinctes, des fausses collisions, collisions de degré « faible » résultant notamment de perturbations électromagnétiques externes aux lecteurs ou de perturbations entre lecteurs à antennes en étroite proximité pendant l'émission des réponses Rx.
  • L'invention concerne également un circuit de synchronisation pour une pluralité de lecteurs radiofréquence sans contact de jetons à puce électronique destiné à la mise en oeuvre du procédé selon l'invention présenté ci-dessus dans toutes ses variantes, le circuit comportant une unité de traitement à microprocesseur adaptée pour réaliser l'exécution du processus de synchronisation, l'unité de traitement étant associée à un circuit d'interface destiné à être convenablement connecté avec chacun des lecteurs de ladite pluralité de lecteurs. A cet effet l'unité de traitement dispose des moyens matériels et logiciels lui permettant de réaliser l'exécution du processus de synchronisation.
  • Il est à noter également que le circuit de synchronisation est capable de travailler de façon autonome, par exemple de façon à pouvoir être installé à côté des lecteurs d'une même table de casino mais peut également être intégré ou rattaché à l'unité centrale de gestion des lecteurs.
  • Avantageusement le circuit d'interface comporte de moyens de démultiplexage entre les lignes de transmission de données à partir des lecteurs.
  • De façon optionnelle, le circuit d'interface comporte avantageusement des moyens pour délivrer aux lecteurs des signaux d'horloge synchronisés à partir de la base de temps de ladite unité de traitement du circuit de synchronisation.
  • L'invention concerne également un lecteur radiofréquence sans contact de jetons à puce électronique adapté pour la mise en oeuvre du procédé selon l'invention en association avec un circuit de synchronisation défini ci-dessus, le lecteur comportant des moyens de commutation des signaux d'horloge pour basculer d'une base de temps interne vers la base de temps de ladite unité de traitement.
  • L'invention concerne également un lecteur radiofréquence sans contact de jetons à puce électronique adapté pour la mise en oeuvre du procédé selon l'invention en association avec un circuit de synchronisation défini ci-dessus, le lecteur disposant des moyens matériels et logiciels lui permettant au sein d'une pluralité de lecteurs de réaliser l'exécution du processus de synchronisation, la gestion coordonnée des cycles de lecture et/ou d'écriture Tx/Rx, notamment dans sa variante à contrôle des coupures et/ou rétablissement du courant d'antenne et/ou dans sa variante avec mise oeuvre du processus de gestions accélérée des collisions.
  • L'invention concerne également un système de lecture et/ou écriture radiofréquence sans contact de jetons à puce électronique destiné à être utilisé avec mise en oeuvre du procédé selon l'invention dans toutes ses variantes, comportant pluralité de lecteurs définis ci-dessus connectés à un circuit de synchronisation défini ci-dessus et gérée par une unité centrale de contrôle à microprocesseur.
  • L'invention concerne également un système de lecture et/ou écriture radiofréquence sans contact de jetons à puce électronique destiné à être utilisé avec mise en oeuvre du procédé selon l'invention dans toutes ses variantes, comportant une pluralité de lecteurs à adaptation du signal d'horloge définis ci-dessus et synchronisés par la base de temps d'un circuit de synchronisation défini ci-dessus.
  • D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre présentée uniquement à titre d'exemple non limitatif en référence aux dessins ci-joints dans lesquels:
    • la figure 1 représente une vue schématique d'un mode de réalisation d'un système de lecture et/ou écriture radiofréquence sans contact de jetons à puce électronique selon l'invention destiné à être utilisé avec mise en oeuvre du procédé selon l'invention ;
    • la figure 2 représente un organigramme général des opérations effectuées par le circuit de synchronisation dans le cadre de la mise en oeuvre du procédé selon l'invention (dans sa variante avec prédétermination du nombre de lecteurs de la pluralité à synchroniser dans le prochain cycle de synchronisation CS);
    • la figure 3 représente un organigramme d'opérations effectuées par un lecteur lors de l'exécution d'un cycle de synchronisation CS dans le cadre de la mise en oeuvre du procédé selon l'invention, notamment le protocole de transfert des durées TxL vers le circuit de synchronisation;
    • la figure 4 représente un organigramme partiel d'opérations effectuées par le circuit de synchronisation lors de l'exécution du cycle de synchronisation CS présenté figure 3, notamment protocole de collection des nombres TxL par le circuit de synchronisation; et
    • la figure 5 représente le schéma d'un circuit de commutation d'horloge pour lecteur permettant de passer du mode 'lecteur indépendant' au mode 'lecteur synchronisé'.
  • Le mode de réalisation du système de lecture et/ou écriture radiofréquence sans contact 10 de jetons à puce électronique selon l'invention destiné à être utilisé avec mise en oeuvre du procédé selon l'invention illustré schématiquement à la figure 3 comporte, à titre d'exemple n'ayant aucun caractère limitatif, une pluralité 12 de trois lecteurs L1, L2 et L3 respectivement référencés 12a, 12b, 12c. Chaque lecteur comporte au moins une antenne, respectivement 13a, 13b 13c, associée au plateau 14 une même table de jeu ou table de caisse pour définir des zones de lecture/écriture correspondantes dans lesquelles sont disposés des jetons de jeu 15a, 15b et 15c à puce électronique (plaques ou disques), soit à plat de façon unitaire (jetons 15b), soit de façon empilée (jetons 15a et 15c), les piles pouvant atteindre le nombre 20 jetons, voire plus.
  • Toujours à titre d'exemple non limitatif les trois lecteurs 12a, 12b et 12c sont du type dispositif de lecture-écriture VEGAS (version VEGRED2) produit par la société Gaming Partners International SAS. Chaque jeton de jeu intègre une puce électronique 16 à transpondeur radiofréquence sans contact, en l'espèce un transpondeur Hitag Vegas produit par Philips Semiconductors.
  • Les trois lecteurs 12a, 12b et 12c sont connectés par des interfaces sérielles RS232 17a, 17b et 17c à un même ordinateur hôte OH 18 définissant une unité centrale de contrôle des lecteurs transmettant des commandes aux lecteurs et utilisant les données fournies par ceux-ci. Il est à noter que, selon une variante non représentée et sans sortir du cadre de l'invention, chaque lecteur peut avoir sa propre unité centrale de contrôle (ordinateur OH); ainsi par exemple on pourra avoir au total une carte de synchronisation, trois lecteurs et trois ordinateurs OH indépendants. Chaque lecteur 12a, 12b ou 12c comporte notamment un microprocesseur de lecteur µP (non représenté) et un processeur digital de signal DSP (non représenté), utilisé notamment pour le traitement exécutant notamment l'algorithme « anti-collision ». D'une façon générale les trois lecteurs 12a, 12b et 12c sont chargés des mêmes logiciels et configurés de façon identique de telle sorte que les caractéristiques de fonctionnement des trois lecteurs 12a, 12b et 12c soient identiques (à l'identité propre de chaque lecteur près).
  • Ainsi la transmission TX d'une commande vers les puces par un lecteur (12a, 12b ou 12c) s'effectue par modulation forte du courant de l'antenne associée au lecteur, détectée par les puces 16 placées dans le champ de celle-ci. De même la réception Rx par le lecteur de la réponse des puces à la suite d'une commande s'effectue par la détection par le lecteur de la modulation faible de la tension sur l'antenne.
  • L'énergie nécessaire au fonctionnement de la puce 16 est fournie par le champ magnétique de l'antenne du lecteur correspondant. Le lecteur (12a, 12b ou 12c) envoie des commandes aux puces en modulant l'amplitude des oscillations du champ magnétique. Les puces répondent par la modulation d'une résistance interne, le couplage magnétique assurant la transmission de cette modulation vers le lecteur.
  • Toujours à titre d'exemple non limitatif, on distingue les états suivants dans le fonctionnement de la puce 16 de type Hitag.
    Hors tension. La puce se trouve hors le champ de l'antenne.
    Prêt. La puce vient d'être placée dans le champ de l'antenne. Dans cet état elle accepte seulement la commande SetCC, à la suite de laquelle elle envoie le numéro de série (SNR) vers le lecteur et passe à l'état Initial.
    Initial. Dans cet état la puce accepte les commandes suivantes.
    SetCC - même effet qu'à l'état Prêt.
    ReadID - le lecteur envoie N bits vers les puces (1 ≤ N ≤ 31). Les puces dont les premiers N bits du SNR coïncident avec les N bits reçus répondent en envoyant les autres 32-N bits du SNR ; les autres puces passent à l'état Prêt.
    Select - le lecteur envoie 32 bits vers les puces. La puce dont le SNR coïncide avec les bits reçus répond en envoyant les données de sa page de configuration en mémoire et passe à l'état Sélecté; les autres puces passent à l'état Prêt.
    Sélecté. Dans cet état la puce accepte les commandes de lecture et d'écriture des données ainsi que la commande Halt, à la suite de laquelle elle passe à l'état Silencieux.
    Silencieux. Dans cet état la puce ne répond à aucune autre commande, permettant ainsi au lecteur de communiquer avec les autres puces. La seule possibilité de quitter cet état est de revenir à l'état Hors tension.
  • À la suite des commandes SetCC et ReadID, il peut se faire que plusieurs puces envoient leurs réponses en même temps. Les réponses des puces sont synchronisées, notamment par l'horloge du lecteur lorsque celui-ci travaille en mode 'lecteur indépendant' ; elles renferment donc 32 bits pour SetCC et 32-N bits pour ReadID. Si les réponses diffèrent sur certaines positions des bits, on dit qu'on a des collisions sur les positions correspondantes. Le lecteur détecte et traite celles-ci par l'algorithme d'anti-collision.
  • Afin de faire sortir les puces 16 de l'état Silencieux, le lecteur dispose de la commande HFReset d'arrêt momentané du courant de l'antenne. Il dispose également de la commande SetPowerDown qui permet de couper le courant de l'antenne pendant les périodes d'inactivité.
  • Les trois lecteurs 12a, 12b et 12c sont également reliés à un circuit de synchronisation CSL 20 réalisée par une carte électronique comportant au moins les trois composants principaux suivants: une unité de traitement à microprocesseur 22 modèle AT89C55WD de la société ATMEL, un circuit d'interface 24 modèle CPLD XC9572 de la société Xilinx et une interface série 26 type MAX202 de la société Maxim.
  • Le microprocesseur 22 exécute le protocole de synchronisation de l'invention. Il communique aussi, à travers l'interface série 26, à un ordinateur attaché au circuit CSL (en l'espèce de façon avantageuse mais non obligatoire l'ordinateur 18) avec lequel on peut effectuer des tests afin de vérifier si toutes les composants du système (CSL, lecteurs 12a, 12b et 12c et câbles d'interconnexions 17a, 17b et 17c) fonctionnent correctement. On notera toutefois que la présence d'un ordinateur pour le circuit CSL 20 n'est pas requise pendant le fonctionnement normal du système 10 selon l'invention.
  • Le circuit d'interface 24 remplit les fonctions suivantes :
    • Il assure l'interface entre le microprocesseur 22 et les trois lecteurs 12a, 12b et 12c; en particulier, il agit comme démultiplexeur entre le microprocesseur 22 et les lignes DATA.
    • Il distribue aux lecteurs un signal à 4 MHz obtenu en divisant la fréquence de 20 MHz de la base de temps du microprocesseur 22. Ce signal est utilisé par les lecteurs 12a, 12b et 12c afin de générer les ondes porteuses synchronisées à 125 KHz.
    • Il assure l'initialisation du microprocesseur 22 lors de la mise sous tension et la réinitialisation de celui-ci en cas de blocage du programme. Pour cela, on a réalisé dans le circuit le circuit d'interface un sous-circuit (non représenté) de type « Watchdog » (circuit de surveillance) à une entrée pilotée par le microprocesseur 22 et une sortie qui pilote le signal RESET de ce dernier. Si le microprocesseur 22 ne pilote pas l'entrée du sous-circuit pendant un certain laps de temps, le sous-circuit pilote le signal RESET. Cette solution a été préférée à la place de l'utilisation du circuit « Watchdog » intégré dans le microprocesseur ou d'une capacité associée à la ligne RESET, car les deux dernières variantes ne peuvent pas assurer un démarrage correct du microprocesseur lors de la mise sous tension. En effet, il se peut que la mise sous tension d'un lecteur 12a, 12b et 12c précède celle du circuit 24 et que, par hasard, quelques lignes logiques reliant ce lecteur au circuit 24 se trouvent au niveau haut (normalement, le lecteur les remet au niveau bas lors de sa mise sous tension). Dans ces conditions, il est possible que la tension présente sur ces lignes engendre un démarrage partiel du microprocesseur 22, suffisant pour décharger une capacité liée à sa ligne RESET mais insuffisant pour assurer l'activation correcte de tout le processeur, en particulier de son circuit « WatchDog ». Ainsi, le microprocesseur 22 ne démarrerait pas lors de sa propre mise sous tension retardée par rapport au lecteur. Au contraire, le sous-circuit 24 commencera alors sa fonction et ne tardera de piloter le signal RESET du microprocesseur 22.
  • Pour permettre aux lecteurs 12a, 12b et 12c de recevoir le signal à 4 MHz fourni par le circuit 24, il importe d'associer à chaque lecteur un circuit de commutation d'horloge, par exemple le circuit de commutation 28 illustré à la figure 5 (après avoir éventuellement mis hors service le circuit diviseur d'horloge interne du lecteur associé au microprocesseur de ce dernier). Le circuit 28 est basé sur le circuit intégré 30 74HC390 de la société Philips Semiconductors et assure le fonctionnement du lecteur dans les modes 'lecteur synchronisé' ou lecteur indépendant'.
  • Dans le mode 'lecteur indépendant', on place en série les compteurs diviseurs par 5 (bornes CKB/QC) et par 2 (bornes CKA/QA) du circuit intégré 30, obtenant ainsi la division par 10 du signal à 20 MHz fourni par le processeur interne du lecteur (ligne 32), ce qui donne le signal à 2 MHz (ligne 34) nécessaire au lecteur pour la génération de l'onde porteuse et d'autres signaux requis par les transmission Tx et réception Rx. Pour ce faire, le cavalier simple 36 et le cavalier 38a sont fermés, le cavalier 38b étant ouvert.
  • Dans le mode 'lecteur synchronisé' (cas présent des lecteurs 12a, 12b et 12c), le diviseur par 5 est mis au repos tandis que le signal à 4 MHz fourni par le circuit 24 (ligne 33) est passé par le diviseur par 2 (CKA/QA); on obtient ainsi sur le ligne 34 le signal à 2 MHz nécessaire au lecteur, le passage par le diviseur (CKA/QA) ayant aussi pour but d'assurer des transitions nettes du signal, en éliminant les possibles perturbations introduites par le câble de transmission. Pour ce faire, le cavalier simple 36 et le cavalier 38a sont ouverts, le cavalier 38b étant fermé.
  • Les signaux à 2 MHz sont ainsi synchronisés pour tous les lecteurs 12a, 12b et 12c car ils proviennent d'une base de temps commune, celle du microprocesseur de l'unité de traitement circuit 22 du circuit de synchronisation 20.
  • Le processus de gestion coordonnée selon l'invention de la pluralité des trois lecteurs 12a, 12b et 12c est mis en oeuvre de la façon suivante.
  • L'activité de chaque lecteur 12a, 12b ou 12c se déroule en réponse aux commandes reçues de l'unité centrale de gestion 18 (également appelé ci-après ordinateur OH). A la suite d'une telle commande, le lecteur entreprend des actions comprenant zéro, un ou plusieurs cycles Tx/Rx.
  • A toutes fins utiles on rappelle que le cycle Tx/Rx proprement dit des lecteurs comprend deux étapes : la transmission (Tx) d'une commande du lecteur vers les puces suivie de la réception (Rx) de la réponse des puces par le lecteur. Dans le cas particulier, mais non limitatif, des lecteurs 12a, 12b ou 12c la réponse Rx puces est automatique et suit quasi-immédiatement la fin de la transmission Tx du lecteur concerné.
  • Dans le cas d'un lecteur synchronisé, un cycle Tx/Rx est précédé par un processus additionnel de synchronisation qui notamment précède et coordonne la transmission Tx de la commande par rapport aux commandes Tx des autre lecteurs. Ce processus a pour but d'assurer qu'aucun intervalle Tx d'un lecteur ne se superpose à aucun intervalle Rx d'un autre lecteur et par-là, que la modulation forte de Tx ne perturbe la modulation faible de Rx. En d'autres termes le processus de synchronisation a pour fonction de grouper dans un premier intervalle de temps les opérations de transmission Tx et de grouper dans un second intervalle de temps les opérations de réception Rx, sans chevauchement entre les deux intervalles de temps. Selon un mode préférentiel de mise en oeuvre du procédé de gestion coordonnée selon l'invention, le processus synchronise les lecteurs 12a, 12b et 12c de telle manière que toutes les transmissions Tx des lecteurs actifs finissent en même temps permettant aux réceptions Rx de débuter en même temps. Le processus est mis en oeuvre par l'exécution d'un cycle de synchronisation CS présenté ci-après.
  • Premièrement chaque lecteur 12a, 12b ou 12c, rendu actif par une commande de l'ordinateur OH 18, calcule la durée TxL de la transmission Tx correspondante, en tant que nombre entier sur 16 bits exprimant la durée de la commande en multiples de la période (8 micro-secondes) de l'onde porteuse de 125 KHz. Cette durée est ensuite communiquée par le circuit d'interface 24 au circuit de synchronisation CSL 20, après quoi le lecteur attend le signal de START. Seulement après avoir reçu ce signal START de la part du circuit CSL 20, le lecteur exécute le cycle Tx/Rx, c'est-à-dire les opérations de transmission Tx de la commande vers la puce 16 et de réception Rx de la puce.
  • Afin de pouvoir communiquer les nombres TxL au circuit CSL 20, chacun des trois lecteurs 12a, 12b et 12c est connecté au circuit d'interface 24 à l'aide des lignes logiques suivantes (voir figure 1) :
    • 8 lignes DATA (DONNÉES) direction lecteur-circuit CSL ;
    • une ligne BUSY (OCCUPÉ) direction lecteur-circuit CSL :
    • une ligne REQUEST (REQUÊTE)direction lecteur-circuit CSL ;
    • une ligne START (DÉPART) direction circuit CSL-lecteur.
    Si l'octet supérieur de la durée TxL est nul, le transfert de TxL vers le circuit CSL 20 se fait en une seule étape, en utilisant les 8 lignes DATA pour le transfert de l'octet inférieur. Si l'octet supérieur n'est pas nul, le transfert se fait en trois étapes. On transfère d'abord un octet égal à zéro ; cette valeur n'étant pas une valeur valable pour une durée TxL, elle signale au circuit CSL 20 qu'un transfert en deux étapes va suivre, à savoir l'octet supérieur puis l'octet inférieur de la durée TxL.
  • Les valeurs assignées par le lecteur concerné 12a, 12b ou 12c aux lignes BUSY et REQUEST (voir figure 1) ont les significations suivantes :
    • BUSY = 0, REQUEST = 0 - le lecteur ne participe pas au cycle de synchronisation CS courant (lecteur non actif) ;
    • BUSY = 1, REQUEST = 1 - le lecteur vient de transférer l'octet inférieur de TxL ou un octet nul ;
    • BUSY = 1, REQUEST = 0 - le lecteur vient de transférer l'octet supérieur de TxL,
    • BUSY = 0, REQUEST = 1 - le lecteur attend le signal START.
  • Du point de vue du circuit de synchronisation CSL 20, un cycle de synchronisation CS commence lorsqu'un '1' est détecté sur au moins l'une des lignes REQUEST. Le cycle comprend deux étapes majeures: i) la collection des nombres TxL, s'étendant du commencement du cycle CS (voir figure 4, étape 400) jusqu'à la détection des '0' sur toutes les lignes BUSY (voir figure, étape 404; ii) la distribution des signaux START en fonction des nombres TxL. Après ces deux étapes majeures, le circuit CSL 20 retourne à l'état de repos jusqu'au commencement d'un nouveau cycle.
  • Dans les figures 3 et 4, le symbole <- (petite flèche vers la gauche) est utilisé pour désigner soit le transfert des valeurs des variables ou des constantes situées à droite du signe sur les lignes logiques à gauche, soit la mémorisation des valeurs des lignes logiques à droite dans les variables à gauche. Le symbole [T] signifiera que l'attente de la réalisation d'une certaine condition logique ne s'étend pas à l'infini, mais jusqu'à l'expiration d'un compteur de temps, remis à zéro lors de la première vérification de la condition en question ; ceci a pour but d'éviter le blocage du système dans une boucle infinie en cas de fonctionnement défectueux dans l'une de ses composantes ou câbles de connexion.
  • Le fonctionnement du programme logiciel attaché au circuit de synchronisation CSL 20 et aux lecteurs 12a, 12b et 12c intègre la boucle infinie présentée en Figure 2. Le protocole de transfert des nombres TxL vers le circuit CSL 20 utilisé par le lecteur est présenté en Figure 3 tandis que le protocole de collection des nombres TxL utilisé par le circuit CSL 20 est présenté en Figure 4.
  • En ce qui concerne la boucle infinie de la figure 2, une fois le circuit CSL 20 mis en tension, ce circuit CSL exécute d'abord la collection des nombres TxL de chacun des lecteurs de la pluralité 12 pour ne garder que les lecteurs actifs pour lesquels le nombre TxL est supérieur à zéro (étape 201). En fonction du nombre Nx de lecteurs à TxL >0, le circuit CSL 20 procédera à la synchronisation des trois lecteurs (étape 202), de deux lecteurs (étape 203) ou d'un seul lecteur (étape 204).
  • Le programme logiciel du circuit de synchronisation CSL 20 dispose de trois ports logiques à 8 bits DATA(1 - 3) à l'aide desquels le circuit CSL lit les valeurs déposées sur les lignes DATA par les trois lecteurs 12a, 12b et 12c. Le circuit CSL dispose aussi du port logique BUSY_REQUEST à l'aide duquel il peut lire simultanément les valeurs des lignes BUSY et REQUEST connectées aux trois lecteurs.
  • Le programme logiciel du circuit de synchronisation CSL 20 utilise de plus les variables suivantes dans le protocole de collection des TxL illustré figure 4 :
    • le tableau à trois entrées TxL(1 - 3), où l'on mémorise les nombres TxL provenant des trois lecteurs ;
    • le tableau à trois entrées TxLSET(1 - 3) ;
    • la variable auxiliaire D.
  • Les tableaux TxL et TxLSET sont remis à zéro à la fin de chaque cycle de synchronisation CS. Un '1' dans la i-ème entrée de TxLSET signifie que le transfert du nombre TxL pour le i-ème lecteur est complet.
  • Le processus de synchronisation illustré à la figure 3 (côté lecteur 12a 12b ou 12c, ci-après le i-ème lecteur) et à la figure 4 (côté circuit CSL 20, selon un processus itératif i allant de 1 à NL=3 dans le cas présent) est maintenant présenté:
  • Après avoir reçu une commande de l'ordinateur OH 18, le i-ème lecteur place un '1' sur la ligne BUSY (étape 301), signalant ainsi au circuit de synchronisation CSL 20 son intention de participer au cycle de synchronisation CS. Si l'octet supérieur de son nombre TxL est nul (condition 301'), le i-ème lecteur transfère l'octet inférieur de son TxL en déposant cet octet sur les lignes DATA (étape 302), puis en plaçant un '1' sur la ligne REQUEST (étape 303). A la suite du '1' détecté sur la ligne REQUEST du i-ème lecteur (étape 401), le circuit CSL 20 lit la valeur du port DATA(i) (étape 402) ; celle-ci étant non nulle, le circuit CSL la dépose dans l'octet inférieur de TxL(i) et écrit un '1' dans TxLSET(i) (étape 403), le transfert de TxL étant ainsi achevé pour le i-ème lecteur.
  • Si l'octet supérieur de son TxL est non nul (condition 301'), le i-ème lecteur dépose un zéro sur les lignes DATA (étape 304), puis place un '1' sur la ligne REQUEST (étape 305). A la suite du '1' détecté sur la ligne REQUEST du i-ème lecteur (étape 401), le circuit CSL 20 lit la valeur du port DATA(i) (étape 402) ; celle-ci étant nulle et les deux conditions TxL(i) = 0 et TxLSET(i) = 0 étant satisfaites, le circuit CSL sait qu'un transfert d'un nombre TxL sur 16 bits doit suivre. A cet effet, le circuit CS place un '1' sur la ligne START du i-ème lecteur (étape 405) ; en réponse (condition 305'), le i-ème lecteur transfère l'octet supérieur de son TxL en déposant cet octet sur les lignes DATA (étape 306), puis en plaçant un '0' sur la ligne REQUEST (étape 307). A la suite du '0' sur la ligne REQUEST (condition 405'), le circuit CSL 20 dépose la valeur de DATA(i) dans l'octet supérieur de TxL(i) (étape 406), puis remet la ligne START du i-ème lecteur à '0'(étape 407). En réponse du '0' sur la ligne START (condition 307'); le i-ème lecteur transfère l'octet inférieur de son TxL en déposant cet octet sur les lignes DATA (étape 302), puis en plaçant un '1' sur la ligne REQUEST (étape 303). A la suite du'1' détecté sur la ligne REQUEST du i-ème lecteur, CS lit la valeur du port DATA(i) (étape 402); même si celle-ci est nulle (il est bien possible que l'octet inférieur de TxL soit nul si l'octet supérieur ne l'est pas), les conditions TxL(i) > 0 et TxLSET(i) = 0 (condition 402') signalent au circuit CSL qu'il s'agit maintenant du transfert de l'octet inférieur de TxL ; par conséquent, le circuit CSL 20 dépose la valeur de DATA(i) dans l'octet inférieur de TxL(i) et écrit un '1' dans TxLSET(i) (étape 403), le transfert de TxL étant ainsi achevé pour le i-ème lecteur.
  • Le i-ème lecteur commence maintenant l'attente de la permission d'envoyer la commande vers les puces (exécution de la transmission Tx). A cet effet, il remet à zéro la ligne BUSY tout en gardant le '1' sur la ligne REQUEST (étape 308). La permission est accordée par le circuit CSL par le placement d'un '1' sur la ligne START du i-ème lecteur (condition 308') ; à ce moment, le i-ème lecteur remet à zéro sa ligne REQUEST (étape 309), puis place un '1' sur sa ligne BUSY (étape 310). Ensuite, le lecteur exécute son cycle Tx /Rx et envoie sa commande vers les puces et reçoit la réponse. Le cycle Tx/Rx courant est ainsi achevé.
  • Toutefois l'émission du signal START pour le i-ème n'aura lieu que lors de la synchronisation proprement dite (avec la distribution des signaux START en fonction des nombres TxL) après la fin du processus d'itération décrit à la figure 4 (la collection des nombres TxL), soit après interrogation de tous les autres lecteurs de la pluralité de lecteurs (condition 407'). Si un des lecteurs est inactif, soit avec les signaux REQUEST=0 et BUSY=0 (conditions 401' et 401 "), ce lecteur sera écarté du processus de synchronisation proprement dit exécuté postérieurement et les valeurs TxI(i) et TxISET(i) mises à zéro (étape 408). Enfin le processus de synchronisation proprement dit commencera après l'étape 404 de fin de la collection des nombres TxL, un fois remplie la double condition d'au moins un signal REQUEST=1 et les trois signaux BUSY à zéro (condition 407").
  • Si la commande de l'ordinateur OH 18 nécessite un autre cycle Tx/Rx, le fait qu'on ait gardé le '1' sur la ligne BUSY garantit la participation du i-ème lecteur au cycle de synchronisation CS qui suivra le cycle CS courant.
  • Après avoir achevé tous les cycles Tx/Rx demandés par l'exécution de la commande de l'ordinateur OH 18, le i-ème lecteur va normalement remettre à zéro sa ligne BUSY, signalant ainsi au circuit CSL 20 qu'il est devenu inactif. Un autre cycle de synchronisation CS pourra commencer sans la participation du i-ème lecteur. Si celui-ci reçoit une commande de l'ordinateur OH 18 pendant le déroulement d'un cycle de synchronisation CS auquel il ne participe pas, il sera obligé d'attendre jusqu'au cycle CS suivant. Si cela n'est pas souhaitable dans certaines situations, on a prévu en variante (non illustrée) le mode Remise à Zéro Retardée de la ligne BUSY. Dans ce mode, le lecteur ne remet pas à zéro la ligne BUSY immédiatement après l'achèvement de l'exécution de la commande de l'ordinateur OH 18, mais avec un retard d'environ 80 millisecondes. Ce délai permet à l'ordinateur OH 18 d'envoyer immédiatement une nouvelle commande au lecteur qui ne manquera pas ainsi le cycle de synchronisation CS suivant. Si l'ordinateur OH 18 ne désire pas envoyer une nouvelle commande, il peut demander au lecteur de remettre à zéro la ligne BUSY.
  • Par ailleurs les commandes de l'ordinateur OH 18 ayant pour but l'établissement et la coupure du courant des antennes 13a, 13b et 13c ne contiennent aucun cycle Tx/Rx réel. Toutefois ces commandes sont de façon préférentielle également synchronisées. A cet effet le lecteur indique au circuit CSL une valeur de TxL assimilée de durée suffisante pour que le courant de l'antenne soit stabilisé, puis exécute la commande concernant le courant (commande CA assimilée à une transmission Tx) après la réception du signal START.
  • Le circuit de synchronisation CSL 20 commence également la synchronisation du cycle CS courant au moment ou toutes les lignes BUSY provenant des trois lecteurs 12a, 12b et 12c sont mises à zéro. Cette condition se distingue de la situation où tous les lecteurs sont au repos par le fait qu'il y a au moins une ligne REQUEST mise à '1'. Le procédé de synchronisation dépend du nombre des lecteurs participants au cycle de synchronisation CS courant, égal au nombre Nx des valeurs TxL non nulles qui viennent d'être transférées.
  • Le processus de synchronisation tel qu'exécuté dans le cas de trois lecteurs participants (Nx=NL=3) est présenté ci-après (voir figure 2) :
    • Ordonner les valeurs des nombres TxL. On utilise à cet effet un tableau à trois entrées READERS(1 - 3), en écrivant dans ces entrées les numéros des trois lecteurs (12a, 12b ou 12c) de façon que l'on ait TxL(READERS(1)) >= TxL(READERS(2)) >= TxL(READERS(3)).
    • Placer un '1' sur la ligne START du lecteur dont le numéro est écrit dans READERS(1), correspondant à l'émission de l'ordre d'exécution du cycle Tx/Rx du lecteur pour lequel la transmission Tx de l'instruction de commande est la plus longue (premier lecteur lancé).
    • Attendre un laps de temps égal à (TxL(READERS(1)) -TxL(READERS(2))) fois la période de l'onde porteuse, correspondant au délai d'émission d'ordre d'exécution du cycle Tx/Rx du second lecteur par rapport au premier lecteur lancé.
    • Placer un '1' sur la ligne START du lecteur dont le numéro est écrit dans READERS(2) (lancement du second lecteur).
    • Attendre un laps de temps égal à (TxL(READERS(2)) -TxL(READERS(3))) fois la période de l'onde porteuse, correspondant au délai d'émission d'ordre d'exécution du cycle Tx/Rx du troisième lecteur par rapport au second lecteur lancé.
    • Placer un '1' sur la ligne START du lecteur dont le numéro est écrit dans READERS(3) (lancement du troisième lecteur).
    • Attendre [T] que les lignes BUSY de tous les trois lecteurs soient mises à 1'.
    • Remettre à zéro les lignes START des trois lecteurs.
    • Remettre à zéro les tableaux TxL(1 - 3) et TxLSET(1 - 3).
  • Le processus dans le cas de deux lecteurs participant est similaire, avec la seule différence qu'il s'adresse aux deux lecteurs au lieu de trois.
  • Le processus dans le cas d'un seul lecteur participant consiste en à donner immédiatement le signal de START, attendre [T] que la ligne BUSY du lecteur soit mise à '1', remettre à zéro la ligne START du lecteur et remettre à zéro les tableaux TxL(1 - 3) et TxLSET(1 - 3).
  • Il est à noter que l'invention n'est pas limitée à une pluralité NL de 3 lecteurs et peut être mise en oeuvre avec un plus grand nombre de lecteurs sous réserve de modifier les circuits et les logiciels en conséquence en se basant sur les informations données ci-dessus et dans la mesure où les commandes envoyées par des lecteurs distincts ne se perturbent pas mutuellement de façon sensible.
  • Il est à noter également que l'invention n'est pas limitée à la lecture et/ou à l'écriture sans contact par radiofréquence de jetons à puce électronique pour casino et salles de jeu mais s'applique à toutes les applications de lecture/écritures RFID sans contact de jetons, plaques ou carte à puce électronique (par exemple à titre non limitatif, jetons ou carte d'accès, contremarques ou étiquettes électroniques, etc..).
  • L'invention n'est pas non plus limitée aux lecteurs et/ou au protocole de communications lecteur/puce et puce/lecteur par cycles Tx/Rx décrits ci-avant. Le procédé de gestion coordonnée d'une pluralité de lecteurs et le processus de synchronisation selon l'invention sont applicables i) à tous lecteurs utilisant un protocole de communications du type à commandes envoyées par le lecteur suivies des réponses envoyées par les puces, les réponses pouvant être automatiques et immédiates (comme dans le cycle Tx/Rx décrit ci-avant) ou automatiques et non immédiates ou encore à émissions contrôlées dans le temps; et ii), de façon optionnelle, à tous lecteurs disposant des commandes d'arrêt du courant des antennes, les puces électroniques étant adaptées, dans chacun des cas mentionnés ci-dessus, aux lecteurs tant du point de vue matériel et logiciel.

Claims (18)

  1. Procédé de gestion coordonnée d'une pluralité (12) de lecteurs (12a, 12b, 12c) radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique (16) du type dans lequel un cycle courant de transmission/réception Tx/Rx entre un lecteur (12a, 12b, 12c) et les puces (16) accessibles par le lecteur comporte une opération de transmission Tx d'une instruction de commande du lecteur vers les puces suivie d'une opération de réception Rx de la réponse des puces (16) vers le lecteur (12a, 12b, 12c), les cycles de transmission/réception Tx/Rx des lecteurs actifs faisant l'objet d'un processus de synchronisation de façon à grouper dans un premier intervalle de temps les opérations de transmission Tx et à grouper dans un second intervalle de temps les opérations de réception Rx sans chevauchement entre les deux intervalles de temps, dans lequel les opérations de transmission présentent des durées différentes et le groupement des opérations de transmission Tx est réalisé de façon telle par ledit processus de synchronisation que les opérations de transmission Tx finissent sensiblement au même instant, destiné à être utilisé avec des lecteurs comportant une fonction de détection et de gestion des collisions au niveau des réponses simultanées de plusieurs puces à une même instruction de commande d'un cycle Tx/Rx, caractérisé en ce qu'il est associé à des moyens adaptés pour mettre en oeuvre le processus de gestion accélérée des collisions suivant :
    - détermination, à l'occasion de la détection d'une collision par discordance entre la valeur 0 ou 1 d'un bit de la réponse par rapport à la valeur attendue pour ce même bit, d'un degré « fort » ou « faible » de la collision en fonction du niveau d'incertitude sur la valeur détectée du bit de réponse concerné ;
    - traitement des collisions par itération avec pour la première itération le seul traitement des collisions à degré « fort».
  2. Procédé selon la revendication 1, caractérisé en ce que le processus de synchronisation comporte :
    - une étape de collecte des durées TxL des transmissions Tx des instructions de commande des premiers cycles Tx/Rx en attente des lecteurs actifs (12a, 12b, 12c), et
    - une étape d'émission d'ordres d'exécution aux lecteurs actifs des transmissions Tx des instructions de commande des cycles Tx/Rx échelonnés dans le temps et ordonnés selon les durées TxL décroissantes en commençant par le lecteur auquel est affectée l'instruction de commande du cycle Tx/Rx ayant la plus grande durée TxL, le délai entre un ordre d'exécution et son suivant étant égal à la différence des durées TxL des instructions de commande des cycles Tx/Rx à transmettre par les deux lecteurs correspondants, ceci jusqu'à l'ordre d'exécution associé à la plus courte durée TxL.
  3. Procédé selon la revendication 2, caractérisé en ce que le processus de synchronisation intègre la synchronisation des instructions d'établissement et/ou de coupure CA du courant d'antenne (13a, 13b, 13c) d'un ou plusieurs lecteurs de ladite pluralité de lecteurs en assimilant :
    - ces instructions CA à des instructions de commande d'un cycle Tx/Rx vers un lecteur actif.
    - la durée de la stabilisation du courant d'antenne suite à l'exécution d'une instruction CA à la durée TxL de transmission Tx de l'instruction de commande d'un cycle Tx/Rx au lecteur actif, ladite durée de stabilisation étant appelée ci-après durée TxL assimilée et l'instruction CA étant également appelée ci-après transmission Tx assimilée, et
    - un ordre d'exécution d'une commande CA à un ordre d'exécution d'une transmission Tx d'un cycle Tx/Rx dans lequel la durée de l'opération Rx est nulle, ci-après appelé cycle Tx/Rx assimilé.
  4. Procédé selon l'une des revendications 2 et 3, caractérisé en ce que les durées TxL, réelles et/ou assimilées, se présentent sous la forme de multiples de la période de l'onde porteuse utilisée par les lecteurs (12a, 12b, 12c).
  5. Procédé selon l'une des revendications 2 à 4, caractérisé en ce que le processus de synchronisation est mis en oeuvre par un circuit de synchronisation (20) selon un cycle de synchronisation CS initié soit par la première demande d'autorisation d'exécution d'un cycle Tx/Rx réel ou assimilé, faite par un lecteur à la suite d'une requête d'une unité centrale de contrôle (18) du lecteur, soit automatiquement à la fin de la dernière opération de réception Rx des cycles Tx/Rx réels correspondants au cycle de synchronisation CS précédent ou à défaut de cycle Tx/Rx réel à la fin des opérations de transmission Tx assimilée.
  6. Procédé selon la revendication 5, caractérisé en ce que participent à un nouveau cycle de synchronisation CS tous les lecteurs (12a, 12b, 12c) ayant transmis des demandes d'autorisation d'exécution d'un cycle Tx/Rx réel ou assimilé depuis le début d'exécution du cycle de synchronisation CS précédent.
  7. Procédé selon la revendication 6, caractérisé en ce que participent également au nouveau cycle de synchronisation CS tous les lecteurs actifs ayant participé au cycle de synchronisation précédent.
  8. Procédé selon l'une des revendications 5 à 7, caractérisé en ce que pour chaque cycle de synchronisation CS, l'étape de collecte des durées TxL, réelles et/ou assimilées, est réalisée pour tous les NL lecteurs de la pluralité (12) de lecteurs avec détermination du nombre Nx de lecteurs pour lesquels un ordre d'exécution de la transmission Tx, réelle ou assimilée, devra être émis et en ce que l'étape d'émission d'ordres d'exécution de transmission Tx est adaptée en fonction de Nx.
  9. Procédé selon l'une des revendications précédentes, caractérisé en ce que les signaux d'horloge de chaque lecteur de la pluralité de lecteurs (12a, 12b, 12c) sont synchronisés à partir d'une même base de temps.
  10. Procédé selon la revendication 1, caractérisé en ce que la discrimination entre les degrés « fort » et « faible » des collisions est obtenue par fixation pour chaque lecteur (12a, 12b, 12c) d'un seuil de partage prédéterminé associé au niveau d'incertitude sur la valeur détectée du bit de réponse concerné.
  11. Procédé selon la revendication 10, caractérisé en ce que le seuil de partage est choisi de façon à distinguer les vraies collisions, collisions de degré « fort », résultant des réponses simultanées de plusieurs puces (16) distinctes des fausses collisions, collisions de degré « faible » résultant notamment de perturbations électromagnétiques externes aux lecteurs (12a, 12b, 12c) ou de perturbations entre lecteurs à antennes en étroite proximité pendant l'émission des réponses Rx.
  12. Circuit de synchronisation (20) pour une pluralité (12) de lecteurs radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique destiné à la mise en oeuvre du procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comporte une unité de traitement (22) à microprocesseur adaptée pour réaliser l'exécution du processus de synchronisation, l'unité de traitement étant associée à un circuit d'interface (24) destiné à être convenablement connecté avec chacun des lecteurs (12a, 12b, 12c) de ladite pluralité (12) de lecteurs.
  13. Circuit de synchronisation (20) selon la revendication 12, caractérisé en ce que le circuit d'interface (24) comporte des moyens de démultiplexage entre les lignes de transmission de données à partir des lecteurs.
  14. Circuit de synchronisation (20) selon l'une des revendications 12 et 13, caractérisé en ce que le circuit d'interface (24) comporte des moyens pour délivrer aux lecteurs (12a, 12b, 12c) des signaux d'horloge synchronisés à partir de la base de temps de ladite unité de traitement (22).
  15. Lecteur (12a, 12b, 12c) radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique (16) adapté pour la mise en oeuvre du procédé selon l'une des revendications 1 à 11 en association avec un circuit de synchronisation (20) selon l'une des revendications 12 à 14, caractérisé en ce qu'il dispose ou comporte des moyens matériels et logiciels lui permettant au sein d'une pluralité (12) de lecteurs de réaliser l'exécution du processus de synchronisation, la gestion coordonnée des cycles de lecture et/ou d'écriture Tx/Rx, notamment dans sa variante à contrôle des coupures et/ou rétablissement du courant d'antenne (13a, 13b, 13c) et/ou dans sa variante avec mise en oeuvre du processus de gestions accélérée des collisions.
  16. Lecteur (12a, 12b, 12c) radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique (16) adapté pour la mise en oeuvre du procédé selon l'une des revendications 1 à 11 en association avec un circuit de synchronisation (20) selon l'une des revendications 12 à 14, caractérisé en ce qu'il comporte des moyens de commutation (28) des signaux d'horloge pour basculer d'une base de temps interne vers la base de temps de ladite unité de traitement (22).
  17. Système (10) de lecture et/ou écriture radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique (16) destiné à être utilisé avec mise en oeuvre du procédé selon l'une des revendications 1 à 11, caractérisé en ce qu'il comporte une pluralité (12) de lecteurs selon l'une des revendications 15 et 16 connectés à un circuit de synchronisation (20) selon l'une des revendications 12 à 14 et gérée par une unité centrale de contrôle (18) à microprocesseur.
  18. Système (10) de lecture et/ou écriture radiofréquence sans contact de jetons (15a, 15b, 15c) à puce électronique (16) destiné à être utilisé avec mise en oeuvre du procédé selon l'une des revendications 1 à 11, caractérisé en ce qu'il comporte une pluralité (12) de lecteurs selon la revendication 15 à adaptation du signal d'horloge et synchronisés par la base de temps d'un circuit de synchronisation (20) selon la revendication 14.
EP05753731.8A 2005-04-07 2005-04-07 Procede de gestion d'une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede. Not-in-force EP1766589B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/FR2005/000850 WO2006106192A1 (fr) 2005-04-07 2005-04-07 Procede de gestion d'une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede.

Publications (2)

Publication Number Publication Date
EP1766589A1 EP1766589A1 (fr) 2007-03-28
EP1766589B1 true EP1766589B1 (fr) 2013-05-22

Family

ID=35448311

Family Applications (1)

Application Number Title Priority Date Filing Date
EP05753731.8A Not-in-force EP1766589B1 (fr) 2005-04-07 2005-04-07 Procede de gestion d'une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede.

Country Status (7)

Country Link
US (1) US7382229B2 (fr)
EP (1) EP1766589B1 (fr)
AU (1) AU2005203494B2 (fr)
CA (1) CA2529134C (fr)
ES (1) ES2425355T3 (fr)
PT (1) PT1766589E (fr)
WO (1) WO2006106192A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888372B1 (fr) 2005-07-08 2007-10-12 Caming Partners Internationale Jeton a puce electronique et son procede de fabrication
JP5060900B2 (ja) * 2007-10-02 2012-10-31 株式会社ユニバーサルエンターテインメント 遊技用ベット装置
US8137174B2 (en) 2007-10-17 2012-03-20 Igt Gaming system, gaming device, and method providing multiple hand card game
CN112585649A (zh) * 2018-05-01 2021-03-30 博彩合作伙伴国际公司 天线切换
GB2580159B (en) * 2018-12-21 2021-01-06 Graphcore Ltd Scheduling messages

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1624335A (en) 1924-11-25 1927-04-12 Butler F Greer Savings bank
US1935308A (en) 1930-07-17 1933-11-14 Louis E Baltzley Game counter
US2410845A (en) 1944-07-20 1946-11-12 Snell Token
US2450997A (en) 1945-05-23 1948-10-12 Bell Telephone Labor Inc Signaling system
US2544118A (en) 1948-02-20 1951-03-06 Burton H Went Coin box
US2836911A (en) 1956-03-27 1958-06-03 Meyer Wenthe Inc Eccentric coin
US2983354A (en) 1956-09-11 1961-05-09 Ember George Token and system for using same
US3034643A (en) 1959-08-13 1962-05-15 Itek Corp Data processing for edge coded cards
US3295651A (en) 1962-03-26 1967-01-03 De La Rue Thomas & Co Ltd Monetary tokens
US3306462A (en) 1965-03-31 1967-02-28 Cruz Edward Da Storage case for disk-shaped objects
US3439439A (en) 1966-09-06 1969-04-22 Raleigh B Stimson Decorative button assembly
US3882482A (en) 1969-09-12 1975-05-06 Sperry Rand Corp Optical radiant energy encoding and correlating apparatus
US3670524A (en) 1970-03-30 1972-06-20 Wideband Jewelry Corp Ornamental device
US3862400A (en) 1972-03-31 1975-01-21 Electronics Corp America Sensing system for bar patterns
US3766452A (en) 1972-07-13 1973-10-16 L Burpee Instrumented token
US3936878A (en) 1973-12-26 1976-02-03 International Business Machines Corporation Disc interface location
FR2262719B1 (fr) 1974-03-01 1976-06-25 Poclain Sa
US3926291A (en) 1974-05-06 1975-12-16 Pan Nova Coded token and acceptor
US4026309A (en) 1974-08-08 1977-05-31 Gamex Industries Inc. Chip structure
US3968582A (en) 1975-02-06 1976-07-13 Jones Bernard B Gaming token and process for fabricating same
GB2075732B (en) 1978-01-11 1983-02-02 Ward W Solid state on-person data carrier and associated data processing system
GB1599120A (en) 1978-05-19 1981-09-30 Philips Electronic Associated Detection system
US4183432A (en) 1978-06-01 1980-01-15 Lemaire Real F Transparent container for holding a predetermined quantity of coins
JPS5532132A (en) 1978-08-28 1980-03-06 Laurel Bank Machine Co Bill discriminator
US4435911A (en) 1979-02-26 1984-03-13 Jones Bernard B Injection-molded gaming token and process therefor
US4373135A (en) 1979-12-31 1983-02-08 Spartanics, Ltd. Pitch matching detecting and counting system
US4283709A (en) 1980-01-29 1981-08-11 Summit Systems, Inc. (Interscience Systems) Cash accounting and surveillance system for games
ZA813317B (en) 1980-05-19 1982-05-26 Tag Radionics Ltd Coded information arrangement
US4395043A (en) 1981-02-20 1983-07-26 Keystone Bingo Products, Inc. Game chip
US4371071A (en) 1981-04-24 1983-02-01 Abedor Allan J Token sensing photodetector actuated electronic control and timing device and method of use
DE3276661D1 (en) 1981-07-20 1987-08-06 Teijin Ltd Process for producing a film-like and fibrous article of a wholly aromatic polyester
US4399910A (en) 1981-12-08 1983-08-23 Tempo G Jewelry retaining means including compensation means for dimensional variations in objects retained therein
US4511796A (en) 1982-12-09 1985-04-16 Seiichiro Aigo Information card
FR2543308B1 (fr) 1983-03-25 1985-07-26 Oreal Procede et dispositif de detection de la position d'objets stockes sur palettes, supports de reperes de position et ensemble de detection comprenant un tel dispositif et de tels supports
US4570058A (en) 1983-10-03 1986-02-11 At&T Technologies, Inc. Method and apparatus for automatically handling and identifying semiconductor wafers
US4637613A (en) 1983-10-25 1987-01-20 Bingo Experience/Arc Molded magnetic bingo chip
DE3438923A1 (de) 1983-10-26 1985-05-09 ITW New Zealand Ltd., Avondale, Auckland Elektronische markierungsvorrichtung zur uebertragung einer identifizierungsinformation
DE3485776T2 (de) 1983-12-06 1992-12-24 Mars Inc Marken und vorrichtung zur markenverarbeitung.
US4675973A (en) 1984-02-27 1987-06-30 Siu Linus Siu Yuen Method of making a bingo chip
US5159549A (en) 1984-06-01 1992-10-27 Poker Pot, Inc. Multiple player game data processing system with wager accounting
US4818855A (en) 1985-01-11 1989-04-04 Indala Corporation Identification system
FR2581480A1 (fr) 1985-04-10 1986-11-07 Ebauches Electroniques Sa Unite electronique notamment pour carte a microcircuits et carte comprenant une telle unite
GB2180086B (en) 1985-09-06 1988-12-29 Lorenzo Bacchi Monitoring systems
GB2186411B (en) 1986-02-07 1990-01-10 Mars Inc Apparatus for handling coins and tokens and a combination of a token with such apparatus
US5283422B1 (en) 1986-04-18 2000-10-17 Cias Inc Information transfer and use particularly with respect to counterfeit detection
US5367148A (en) 1986-04-18 1994-11-22 Cias, Inc. Counterfeit detection using ID numbers with at least one random portion
EP0769770A3 (fr) 1986-04-18 2000-08-09 STORCH, Leonard Transfert et utilisation de données, particulièrement par rapport à des objets tels que des jetons de jeu
US4814589A (en) 1986-04-18 1989-03-21 Leonard Storch Information transfer and use, particularly with respect to objects such as gambling chips
US4838404A (en) 1986-11-28 1989-06-13 West Virginia University Token operating system for an electronic device
US4827640A (en) 1987-04-27 1989-05-09 Jones Bernard B Gaming token and process therefor
DE3817657A1 (de) 1988-05-25 1989-12-07 Vdm Nickel Tech Schichtverbundwerkstoff zur herstellung von muenzen
US5179517A (en) 1988-09-22 1993-01-12 Bally Manufacturing Corporation Game machine data transfer system utilizing portable data units
FR2641102B1 (fr) 1988-12-27 1991-02-22 Ebauchesfabrik Eta Ag
DE8909783U1 (fr) 1989-08-16 1990-09-13 Pepperl & Fuchs Gmbh, 6800 Mannheim, De
IT1231948B (it) 1989-09-01 1992-01-16 Zecca Dello Ist Poligrafico Tondello bimetallico, in particolare per monete e simili
US5007641A (en) 1989-09-20 1991-04-16 Take One Marketing Group, Inc. Gaming method
US5038022A (en) 1989-12-19 1991-08-06 Lucero James L Apparatus and method for providing credit for operating a gaming machine
FR2656538B1 (fr) 1990-01-02 1992-03-27 Bourgogne Grasset Jeton pour table de jeux.
FI102542B1 (fi) 1990-01-04 1998-12-31 Genencor Int Muuttuneen pH-profiilin omaavat uudet glukoosi-isomeraasit
EP0436497A3 (en) 1990-01-05 1993-03-24 Trend Plastics, Inc. Gaming chip with implanted programmable identifier means and process for fabricating same
US5166502A (en) 1990-01-05 1992-11-24 Trend Plastics, Inc. Gaming chip with implanted programmable identifier means and process for fabricating same
US5216234A (en) 1990-03-29 1993-06-01 Jani Supplies Enterprises, Inc. Tokens having minted identification codes
US5103081A (en) 1990-05-23 1992-04-07 Games Of Nevada Apparatus and method for reading data encoded on circular objects, such as gaming chips
FR2663145B1 (fr) 1990-06-06 1994-05-13 Fontaine Sa Dispositif "mains-libres" d'identification a distance.
US5646607A (en) * 1990-06-15 1997-07-08 Texas Instruments Incorporated Transponder/interrogator protocol in a multi-interrogator field
US5165502A (en) * 1990-08-28 1992-11-24 Daikin Industries Ltd. One-main pipe type centralized lubrication apparatus
US5265874A (en) 1992-01-31 1993-11-30 International Game Technology (Igt) Cashless gaming apparatus and method
IT1260254B (it) 1992-02-13 1996-04-02 California Inn Srl Sistema di gestione e controllo elettronico,mediante carte intelligenti,di apparecchi automatici da trattenimento e da gioco, nonche' di sale giochi e ritrovi in genere
NL9200618A (nl) 1992-04-02 1993-11-01 Nedap Nv Hergebruikbaar identificatiekaartje met uitgiftesysteem.
FR2691563B1 (fr) 1992-05-19 1996-05-31 Francois Droz Carte comprenant au moins un element electronique et procede de fabrication d'une telle carte.
US5317400A (en) 1992-05-22 1994-05-31 Thomson Consumer Electronics, Inc. Non-linear customer contrast control for a color television with autopix
US5561548A (en) 1992-10-07 1996-10-01 Engle; Craig D. Enhanced membrane light modulator
US5487459A (en) 1993-02-20 1996-01-30 Farmont Tecknik Gmbh & Co. Kg Collection and issuing apparatus for round parking cards
US5498859A (en) 1993-02-20 1996-03-12 Farmont Technik Gmbh & Co. Parking card for the charge-related actuation of a parking barrier
US5361885A (en) 1993-02-23 1994-11-08 Peter Modler Anticounterfeiting device for gaming chips
DE4311561C2 (de) 1993-04-06 2001-06-07 Walter Holzer Verfahren zum Betrieb von Spielautomaten mit Chipkarten
ES2095021T5 (es) 1993-10-18 2006-05-01 Gemplus Maquina de juegos de monedero electronico.
US5406264A (en) 1994-04-18 1995-04-11 Sensormatic Electronics Corporation Gaming chip with magnetic EAS target
US5770533A (en) 1994-05-02 1998-06-23 Franchi; John Franco Open architecture casino operating system
FR2723228B1 (fr) 1994-07-26 1996-09-20 Bourgogne Grasset Jeton de jeu perfectionne
DE4439502C1 (de) 1994-11-08 1995-09-14 Michail Order Spielanlage zur professionellen Ausübung von Tischspielen mit Spielkarten und Jetons, insbesondere des Spieles "Black Jack"
FR2727032B1 (fr) 1994-11-23 1997-01-03 Bourgogne Grasset Boitier pour jetons de jeu
FR2730392B1 (fr) 1995-02-15 1997-03-14 Bourgogne Grasset Jeton de jeu et procede de marquage d'un tel jeton
DE29505951U1 (de) 1995-04-06 1995-06-14 Meonic Entwicklung Und Geraete Spielautomat, insbesondere Geldspielautomat
US5651548A (en) * 1995-05-19 1997-07-29 Chip Track International Gaming chips with electronic circuits scanned by antennas in gaming chip placement areas for tracking the movement of gaming chips within a casino apparatus and method
US5673502A (en) 1995-07-21 1997-10-07 Caterbone; Michael Thomas Headlamp for sports shoes, particularly for inline skates and the like
US5735742A (en) 1995-09-20 1998-04-07 Chip Track International Gaming table tracking system and method
FR2739587B1 (fr) 1995-10-09 1997-11-07 Bourgogne Grasset Jeton de jeu
WO1997027526A2 (fr) 1996-01-23 1997-07-31 Kaba Schliesssysteme Ag Jeton de jeu a support de donnees electroniques integre
FR2745103B1 (fr) * 1996-02-15 1998-04-03 Bourgogne Grasset Dispositif de rangement pour jetons de jeu
US5883582A (en) * 1997-02-07 1999-03-16 Checkpoint Systems, Inc. Anticollision protocol for reading multiple RFID tags
EP0973420B1 (fr) 1997-03-10 2003-04-02 Etablissements Bourgogne Et Grasset Jeton a puce electronique
US6845905B2 (en) 1997-03-26 2005-01-25 Vendingdata Corporation Currency container tracking system and a currency container for use therewith
FR2761297B1 (fr) 1997-03-28 1999-05-21 Bourgogne Grasset Procede de marquage par tampographie d'un jeton de jeu et dispositif de mise en oeuvre du procede
US6963270B1 (en) * 1999-10-27 2005-11-08 Checkpoint Systems, Inc. Anticollision protocol with fast read request and additional schemes for reading multiple transponders in an RFID system
FR2805067B1 (fr) 2000-02-15 2003-09-12 Bourgogne Grasset Jeton a puce electronique et procedes de fabrication d'un tel jeton
FR2825661B1 (fr) 2001-06-06 2006-11-24 Bourgogne Grasset Dispositif de pose pour jeton et installations de tampographie incorporant de tels dispositifs
FR2842456B1 (fr) 2002-07-22 2004-12-24 Bourgogne Grasset Procede de marquage par tampographie et sublimation et encres de tampographie sublimables
FR2854972B1 (fr) * 2003-05-12 2005-07-15 Bourgogne Grasset Poste de lecture et/ou d'ecriture pour jetons de jeu electroniques
US20050088284A1 (en) * 2003-10-09 2005-04-28 Zai Li-Cheng R. Method and system of using a RFID reader network to provide a large operating area
WO2006015349A2 (fr) * 2004-07-30 2006-02-09 Reva Systems Corporation Systeme d'acquisition de donnees d'etiquette d'identification par radiofrequence

Also Published As

Publication number Publication date
US20070167134A1 (en) 2007-07-19
CA2529134A1 (fr) 2006-10-07
WO2006106192A1 (fr) 2006-10-12
AU2005203494B2 (en) 2012-05-31
AU2005203494A1 (en) 2006-11-02
PT1766589E (pt) 2013-08-23
ES2425355T3 (es) 2013-10-14
CA2529134C (fr) 2013-06-04
EP1766589A1 (fr) 2007-03-28
US7382229B2 (en) 2008-06-03

Similar Documents

Publication Publication Date Title
EP1766589B1 (fr) Procede de gestion d&#39;une pluralite de lecteurs de jetons a puce electronique et equipements de mise en oeuvre dudit procede.
EP3794538B1 (fr) Procédé et système d&#39;enrolement autonome pour détenteur de dispositif biometrique
EP2652670B1 (fr) Procédé de gestion du dialogue entre un équipement et au moins un objet multi-applicatif tel qu&#39;une carte à puce sans contact et objet correspondant
CA2621734A1 (fr) Puces de jeu et securite des jeux sur table ameliorees
CA2702013A1 (fr) Systeme d&#39;authentification biometrique sans contact et procede d&#39;authentification
EP2065857A2 (fr) Carte à microprocesseur, téléphone comprenant une telle carte et procédé d&#39;exécution d&#39;une commande dans une telle carte
EP0897563B1 (fr) Procede pour selectionner un module electronique parmi une pluralite de modules presents dans le champ d&#39;interrogation d&#39;un terminal
EP0472472B1 (fr) Dispositif pour le dialogue à distance entre une station et un ou plusieurs objets portatifs
EP2065858A2 (fr) Carte à microprocesseur, téléphone comprenant une telle carte et procédé d&#39;exécution d&#39;une commande dans une telle carte
FR2864297A1 (fr) Information pleinement simultanee de variations de status pour un objet a interface duale
EP2065859A2 (fr) Carte à microprocesseur, téléphone comprenant une telle carte et procédé de traitement dans une telle carte
FR2864292A1 (fr) Maintien en fonction pleinement simultanee d&#39;un objet a interface duale
EP1173831B1 (fr) Procede de gestion de titres de transport electroniques et installation pour sa mise en oeuvre
EP2569735B1 (fr) Carte de paiement comportant une puce de jeu electronique
FR3000263A1 (fr) Detection d&#39;un dispositif transactionnel
WO1997030414A1 (fr) Dispositif de rangement pour jetons de jeu
FR2864296A1 (fr) Immunite aux variations de ressources limitees, fournies a un objet a interface duale
FR2788858A1 (fr) Maintien d&#39;un canal avec anticollision dans un systeme d&#39;identification electronique
EP3038396B1 (fr) Balise a multiples interfaces de communication a desactivation/reactivation securisees
NZ543606A (en) Method of managing a plurality of electronic microcircuit chip readers and equipment for implementing said method
EP3757891A1 (fr) Procédé et système de pilotage de périphérique pour système à contrôleur radiofréquence
FR2864293A1 (fr) Gestion pleinement simultanee de ressources limitees, fournies a un objet a interface duale
CA3008731A1 (fr) Systeme de communication, systeme de fourniture de service comprenant un tel systeme de communication, et procede associe
JP2009011674A (ja) ハイブリッドタグシステム
EP2938007A1 (fr) Procédé de gestion d&#39;un ensemble d&#39;objets communicants permettant la propagation d&#39;un signal, notamment une consigne de réveil, entre lesdits objets

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20051121

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR LV MK YU

17Q First examination report despatched

Effective date: 20070801

DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU MC NL PL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 613578

Country of ref document: AT

Kind code of ref document: T

Effective date: 20130615

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 602005039702

Country of ref document: DE

Effective date: 20130718

REG Reference to a national code

Ref country code: PT

Ref legal event code: SC4A

Free format text: AVAILABILITY OF NATIONAL TRANSLATION

Effective date: 20130805

REG Reference to a national code

Ref country code: SE

Ref legal event code: TRGR

REG Reference to a national code

Ref country code: NL

Ref legal event code: T3

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2425355

Country of ref document: ES

Kind code of ref document: T3

Effective date: 20131014

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130823

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130922

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130822

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20140225

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 602005039702

Country of ref document: DE

Effective date: 20140225

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602005039702

Country of ref document: DE

REG Reference to a national code

Ref country code: NL

Ref legal event code: V1

Effective date: 20141101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

Ref country code: LU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20140407

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: SE

Ref legal event code: EUG

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20140407

REG Reference to a national code

Ref country code: PT

Ref legal event code: MM4A

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 20150107

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20141231

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20141101

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140408

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140430

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140407

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140430

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 602005039702

Country of ref document: DE

Effective date: 20141101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20141101

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140407

Ref country code: PT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20150107

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20150528

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 613578

Country of ref document: AT

Kind code of ref document: T

Effective date: 20140407

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140408

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140407

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20050407

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20130522

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20140430

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20180417

Year of fee payment: 14

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190407