EP2034550A1 - Integrated active phase shifter - Google Patents

Integrated active phase shifter Download PDF

Info

Publication number
EP2034550A1
EP2034550A1 EP08163200A EP08163200A EP2034550A1 EP 2034550 A1 EP2034550 A1 EP 2034550A1 EP 08163200 A EP08163200 A EP 08163200A EP 08163200 A EP08163200 A EP 08163200A EP 2034550 A1 EP2034550 A1 EP 2034550A1
Authority
EP
European Patent Office
Prior art keywords
substrate
phase shifter
digital
amplifiers
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP08163200A
Other languages
German (de)
French (fr)
Inventor
Patrick Gremillet
Bruno Louis
Christine Le Borgne
Claude Auric
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP2034550A1 publication Critical patent/EP2034550A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/18Phase-shifters

Abstract

The shifter has a constant phase-shifting element (4), variable gain and analog control amplifiers (5, 6), digital-analog converters (7, 8) and a summation element (9), which are provided on a semiconductor substrate, where the substrate is silicon-germanium substrate, gallium arsenide substrate or silicon substrate. The digital-analog converters digitally control the amplifiers to vary the phase-shifting. The amplifiers are digitally controlled by a processor. Serial-parallel conversion registers are provided between the converters.

Description

La présente invention concerne un déphaseur à somme vectorielle intégré sur un même substrat semiconducteur. Elle s'applique par exemple dans le domaine des antennes à balayage électronique.The present invention relates to an integrated vector sum phase shifter on the same semiconductor substrate. It applies for example in the field of electronic scanning antennas.

Les antennes à balayage électronique sont principalement utilisées dans le domaine des systèmes de détection et d'écoute, comme les radars par exemple. Elles permettent d'orienter agilement un faisceau d'onde électromagnétique par réfraction ou réflexion du faisceau par un réseau d'éléments rayonnants. L'angle de réfraction du faisceau varie avec le déphasage relatif du champ rayonné par les éléments disposés en réseau. Pour réaliser cela, il faut contrôler précisément la phase et l'amplitude des signaux reçus ou émis par chacun des éléments rayonnants. Les éléments rayonnants peuvent être des guides d'ondes intégrant notamment des déphaseurs pour ajuster la phase du signal émis à partir du signal reçu. Il existe différentes possibilités pour réaliser des déphaseurs. Les déphaseurs passifs comportent un certain nombre d'éléments passifs élémentaires dont les caractéristiques sont constantes, du type lignes à retard ou filtres, lesquels sont commutés en fonction du déphasage recherché. Des déphaseurs actifs sont basés sur le contrôle direct de la phase du signal, grâce à un élément actif comme un varactor ou un transistor. La présente invention concerne plus particulièrement un autre type de déphaseurs actifs, basé sur la somme vectorielle du signal reçu et d'un ou plusieurs signaux obtenus par déphasage du signal reçu. Le principe de la somme vectorielle sera explicité par la suite.
Le brevet américain US 4,398,161 divulgue un déphaseur actif basé sur la somme vectorielle du signal reçu et d'un signal déphasé. Dans ce brevet, le déphasage est obtenu en ajustant de manière analogique l'amplitude du signal. Cependant, les lois de commande du balayage électronique étant calculées par des processeurs numériques, il peut être pratique de commander le déphasage de façon numérique. C'est ce que suggère le brevet US 4,398,161 sans toutefois décrire un mode de réalisation. Or, si l'on considère le très haut niveau d'intégration requis pour ce type de déphaseur, sa réalisation avec commande numérique n'est pas sans poser de nombreuses difficultés. En effet, les procédés semiconducteurs pour réaliser des circuits intégrés, couramment appelés « Microwave Monolithic Integrated Circuits » ou « MMIC » selon la terminologie anglo-saxonne, sont adaptés à l'intégration sur un même substrat d'éléments hyperfréquence actifs comme des amplificateurs et d'éléments hyperfréquence passifs comme des lignes à retard ou des filtres. Mais ces procédés ne sont pas adaptés à l'intégration de circuits de commande numériques ou analogiques, comme des convertisseurs numérique-analogique, pour des fréquences de travail supérieures à quelques gigahertz. Par exemple, la technologie GaAs sur substrat en Arseniure de Gallium ne permet pas d'intégrer économiquement sur un même substrat des amplificateurs, des lignes à retard, des filtres et surtout des circuits de commande numérique complexes, comme le nécessiterait un déphaseur actif à commande numérique. Il s'agit là d'un problème technique auquel la présente invention se propose de répondre.
Des solutions existent pour tenter de réaliser de la façon la plus intégrée possible des déphaseurs actifs à somme vectorielle, en particulier des amplificateurs à gain variable. Une solution consiste à réaliser un déphaseur sous forme d'éléments discrétisés, comme plusieurs sources de courant débitant dans une charge fixe ou une source de courant fixe débitant dans plusieurs charges, commutables avec une commande numérique pour obtenir le gain recherché. Dans ce cas, il est difficile d'intégrer plus de quelques éléments discrétisés sur un même substrat. Or, plus le pas de discrétisation est faible, plus l'écart par rapport à la loi analogique idéale de commande du déphasage est élevé. Une autre solution consiste à réaliser une commande analogique directe, par exemple de la source de courant, avec une conversion numérique-analogique réalisée par un composant externe. Dans ce cas le niveau d'intégration n'est pas suffisant, car il est nécessaire de disposer d'un convertisseur numérique-analogique externe pour chacun des déphaseurs.
The electronic scanning antennas are mainly used in the field of detection and listening systems, such as radars for example. They allow to orient an electromagnetic wave beam by refraction or reflection of the beam by an array of radiating elements. The refraction angle of the beam varies with the relative phase shift of the field radiated by the elements arranged in a network. To achieve this, it is necessary to precisely control the phase and the amplitude of the signals received or emitted by each of the radiating elements. The radiating elements may be waveguides incorporating in particular phase shifters for adjusting the phase of the signal emitted from the received signal. There are different possibilities for making phase shifters. The passive phase shifters comprise a number of elementary passive elements whose characteristics are constant, of the type delay lines or filters, which are switched according to the desired phase shift. Active phase shifters are based on the direct control of the signal phase, thanks to an active element such as a varactor or a transistor. The present invention relates more particularly to another type of active phase shifter, based on the vector sum of the received signal and one or more signals obtained by phase shift of the received signal. The principle of the vector sum will be explained later.
The US patent US 4,398,161 discloses an active phase shifter based on the vector sum of the received signal and a phase-shifted signal. In this patent, the phase shift is obtained by analogically adjusting the amplitude of the signal. However, since the control laws of the electronic scanning are calculated by digital processors, it may be convenient to control the phase shift digitally. This is what the patent suggests US 4,398,161 without, however, describing a mode of production. However, if we consider the very high level of integration required for this type of phase shifter, its realization with numerical control is not without posing many difficulties. Indeed, the semiconductor processes for producing integrated circuits, commonly called "Microwave Monolithic Integrated Circuits" or "MMIC" according to the English terminology, are suitable for the integration on the same substrate of active microwave elements such as amplifiers and passive microwave elements such as delay lines or filters. But these methods are not suitable for the integration of digital or analog control circuits, such as digital-to-analog converters, for working frequencies greater than a few gigahertz. For example, Gallium Arsenide substrate GaAs technology does not allow economically integrating on the same substrate amplifiers, delay lines, filters and especially complex digital control circuits, as would require a controlled active phase shifter digital. This is a technical problem which the present invention proposes to answer.
Solutions exist to try to achieve as integrated as possible active phase shifters vector sum, especially variable gain amplifiers. One solution consists in producing a phase-shifter in the form of discretized elements, such as several current sources discharging in a fixed load or a fixed current source discharging in several loads, switchable with digital control to obtain the desired gain. In this case, it is difficult to integrate more than a few discretized elements on the same substrate. However, the smaller the discretization step, the greater the deviation from the ideal analog law phase shift control is high. Another solution is to achieve direct analog control, for example of the current source, with a digital-to-analog conversion performed by an external component. In this case, the integration level is not sufficient, since it is necessary to have an external digital-to-analog converter for each of the phase shifters.

L'invention a notamment pour but d'intégrer sur un même substrat de type MMIC un déphaseur actif utilisant des amplificateurs à gain variable à commande analogique ainsi que des convertisseurs numérique-analogique permettant de faire varier numériquement le gain des amplificateurs et ainsi de contrôler numériquement le déphasage. A cet effet, l'invention a pour objet un déphaseur à somme vectorielle. Il comporte, sur un même substrat semi-conducteur, un élément de déphasage constant, deux amplificateurs à gain variable et à commande analogique, deux convertisseurs numérique-analogique et un élément de sommation. Les convertisseurs numérique-analogique permettent de commander numériquement les amplificateurs afin de faire varier le déphasage.
Dans un mode de réalisation, il peut comporter des registres de conversion série-parallèle en entrée des convertisseurs numérique-analogique.
Avantageusement, les amplificateurs peuvent être commandés numériquement par un processeur.
Par exemple, le substrat peut être un substrat de type semiconducteur III-V, comme en Arséniure de Gallium (GaAs). Le substrat peut également être un substrat de type semiconducteur IV, comme en Silicium-Germanium (SiGe). Le substrat peut aussi être un substrat silicium.
Par exemple, le déphaseur peut être utilisé dans une antenne à balayage électronique.
The aim of the invention is in particular to integrate on the same MMIC-type substrate an active phase-shifter using analog-controlled variable gain amplifiers as well as digital-to-analog converters making it possible to vary the gain of the amplifiers numerically and thus to control numerically the phase shift. For this purpose, the invention relates to a vector sum phase shifter. It comprises, on the same semiconductor substrate, a constant phase shift element, two amplifiers variable gain and analog control, two digital-to-analog converters and a summing element. The digital-to-analog converters enable the amplifiers to be digitally controlled in order to vary the phase shift.
In one embodiment, it may comprise serial-parallel conversion registers at the input of the digital-to-analog converters.
Advantageously, the amplifiers can be digitally controlled by a processor.
For example, the substrate may be a III-V semiconductor substrate, such as Gallium Arsenide (GaAs). The substrate may also be a semiconductor type IV substrate, such as silicon-germanium (SiGe). The substrate may also be a silicon substrate.
For example, the phase shifter can be used in a scanning antenna.

Outre le fait de fournir un déphaseur à commande numérique totalement intégré, la présente invention a encore pour principaux avantages que l'utilisation de technologies numériques amène un haut niveau de précision et permet d'approcher de très près la loi idéale de commande du déphasage. L'erreur par rapport à la loi idéale peut être très faible, puisqu'elle n'est limitée que par la résolution des convertisseurs numérique-analogique, qui peut atteindre facilement 8 ou 10 bits alors que les réalisations courantes de déphaseurs discrétisés atteignent au mieux des résolutions de 5 à 6 bits. Cette haute résolution permet également de corriger finement les dérives du déphasage en fonction de conditions extérieures comme la température. II suffit d'enregistrer ces dérives à l'avance et d'en déduire une loi de compensation numérique qui peut être stockée dans une mémoire externe ou interne. Cette loi de compensation est alors utilisée pour envoyer les commandes numériques.In addition to providing a fully integrated digital phase shifter, the present invention also has the main advantages that the use of digital technologies brings a high level of accuracy and allows to approach very close the ideal law of control of the phase shift. The error with respect to the ideal law can be very small, since it is limited only by the resolution of the digital-to-analog converters, which can easily reach 8 or 10 bits whereas the current embodiments of discretized phase shifters reach at best resolutions from 5 to 6 bits. This high resolution also makes it possible to finely correct the drifts of the phase shift as a function of external conditions such as temperature. It suffices to record these drifts at in advance and deduce a digital compensation law that can be stored in an external or internal memory. This compensation law is then used to send digital commands.

D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit faite en regard de dessins annexés qui représentent :

  • la figure 1, une illustration par un synoptique du principe des déphaseurs à somme vectorielle ;
  • la figure 2, une illustration par un synoptique d'un exemple de circuit mettant en oeuvre un déphaseur à somme vectorielle selon la présente invention ;
  • la figure 3, une illustration géométrique du signal obtenu en sortie d'un déphaseur à somme vectorielle selon l'invention.
Other characteristics and advantages of the invention will become apparent with the aid of the following description made with reference to appended drawings which represent:
  • the figure 1 , an illustration by a synoptic of the principle of phase shifters with vector sum;
  • the figure 2 an illustration by a block diagram of an exemplary circuit implementing a vector sum phase shifter according to the present invention;
  • the figure 3 , a geometric illustration of the signal obtained at the output of a vector sum phase shifter according to the invention.

La figure 1 illustre par un synoptique le principe des déphaseurs à somme vectorielle. Un signal E est reçu en entrée d'un déphaseur. Un module 1 permet de déphaser le signal E d'une valeur Φ pour obtenir en sortie du module 1 un signal déphasé E'. Un amplificateur 2 à gain variable reçoit en entrée le signal E'. A un instant donné, le gain de l'amplificateur 2 vaut B où B est un coefficient réel compris entre -1 et 1. Un amplificateur 3 à gain variable reçoit en entrée le signal E. A un instant donné, le gain de l'amplificateur 3 vaut A où A est un coefficient compris entre -1 et 1. Par exemple, si Φ vaut 90 degrés et si A et B varient entre -1 et 1 en respectant la condition A2 + B2 = 1, alors un signal S = A.E+B.E' obtenu en sommant les sorties des amplificateurs 2 et 3 correspond au signal E déphasé d'une valeur variant de - 90 degrés à + 90 degrés respectivement. Comme explicité précédemment, il est souvent souhaitable de commander le déphasage de façon numérique, car les lois de commande du balayage électronique sont calculées par des processeurs numériques. II est très difficile d'intégrer sur un même substrat des amplificateurs comme les amplificateurs 2 et 3 lorsque ceux-ci sont à commande numérique, respectant la condition A2 + B2 = 1 et permettant d'assurer des écarts minimaux par rapport à la loi idéale.The figure 1 illustrates by a synoptic the principle of phase shifters with vector sum. A signal E is received at the input of a phase shifter. A module 1 makes it possible to phase out the signal E by a value Φ to obtain at the output of the module 1 a phase-shifted signal E '. A variable gain amplifier 2 receives the signal E 'as input. At a given moment, the gain of the amplifier 2 is equal to B where B is a real coefficient between -1 and 1. A variable gain amplifier 3 receives the signal E at the input. At a given moment, the gain of the amplifier 3 is equal to A where A is a coefficient between -1 and 1. For example, if Φ is equal to 90 degrees and if A and B vary between -1 and 1 while respecting the condition A 2 + B 2 = 1, then a signal S = A.E + BE 'obtained by summing the outputs of the amplifiers 2 and 3 corresponds to the signal E shifted by a value varying from -90 degrees to +90 degrees respectively. As explained above, it is often desirable to control the phase shift digitally, since the control laws of the electronic scanning are calculated by digital processors. It is very difficult to integrate on the same substrate amplifiers such as amplifiers 2 and 3 when they are digitally controlled, respecting the condition A 2 + B 2 = 1 and ensuring minimum distances from the ideal law.

La figure 2 illustre par un synoptique un exemple de circuit mettant en oeuvre un déphaseur à somme vectorielle selon la présente invention. Le circuit regroupe, sur un même substrat MMIC, un élément 4 de déphasage, deux amplificateurs 5 et 6, deux convertisseurs numérique-analogique 7 et 8 et un élément 9 de sommation. L'élément 4 fournit un déphasage constant. Avantageusement, les deux amplificateurs 5 et 6 peuvent être à gains variables et à commande analogique. Le substrat MMIC peut être de type semiconducteur III-V ou plus avantageusement encore de type semiconducteur IV. De manière à réduire le nombre des entrées numériques du circuit de la figure 2, les entrées parallèles des convertisseurs numérique-analogique 7 et 8 peuvent avantageusement là encore être transformées en entrées série en ajoutant des registres de conversion série-parallèle en entrée des convertisseurs numérique-analogique 7 et 8. Ces registres ne sont pas représentés sur la figure 2.
Des valeurs angulaires Φ1 et Φ2 permettent de représenter le déphasage constant généré par l'élément 4. Par exemple, un signal E appliqué à l'entrée de l'élément 4 est déphasé de 90 degrés en ajustant Φ1 et Φ2 de sorte que Φ21 = 90. Des coefficients r1 et r2 permettant de représenter les pertes dues au déphasage par l'élément 4, des signaux E1 et E2 en sortie de l'élément 4 vérifient respectivement les égalités (1) et (2) suivantes : E 1 = r 1 . E . exp 1

Figure imgb0001
E 2 = r 2 . E . exp 2
Figure imgb0002

Les signaux E1 et E2 sont appliqués respectivement en entrée des amplificateurs 5 et 6. En supposant que les amplificateurs 5 et 6 à gains variables génèrent des déphasages ΦA et ΦB lorsque leurs gains valent A et B respectivement, alors des signaux S1 et S2 en sortie des amplificateurs 5 et 6 respectivement vérifient les égalités (3) et (4) suivantes : S 1 = A . E 1 . exp A = A . r 1 . E . exp j ϕ 1 + ϕ A
Figure imgb0003
S 2 = B . E 2 . exp B = B . r 2 . E . exp j ϕ 2 + ϕ B
Figure imgb0004

Les signaux S1 et S2 sont appliqués en entrée de l'élément 9 de sommation de sorte à additionner les sorties S1 et S2 des amplificateurs 5 et 6 à gains variables. Si des valeurs angulaires Φ1 et Φ2 permettent de représenter le déphasage généré par l'élément 9, alors idéalement Φ'2-Φ'1=0. Des coefficients r'1 et r'2 permettant de représenter les pertes dues au déphasage par l'élément 9 des signaux S1 et S2 d'un angle de Φ'2-Φ'1 degrés, un signal S en sortie de l'élément 9 de sommation vérifie les égalités (5) et (6) suivantes : S = 1 . S 1 . exp ( jϕʹ 1 ) + 2 . S 2 . exp jϕʹ 2
Figure imgb0005
S = E . [ A . r 1 . 1 . exp ( j ( ϕ 1 + ϕʹ 1 + ϕ A ) ) + B . r 2 . 2 . exp ( j ( ϕ 2 + ϕʹ 2 + ϕ B ) ) ]
Figure imgb0006
The figure 2 illustrates by a block diagram an example of a circuit implementing a vector sum phase shifter according to the present invention. The circuit groups, on the same substrate MMIC, a phase shift element 4, two amplifiers 5 and 6, two digital-to-analog converters 7 and 8 and a summing element 9. Element 4 provides a constant phase shift. Advantageously, the two amplifiers 5 and 6 can be variable gain and analog control. The MMIC substrate may be of the III-V semiconductor type or more advantageously of the IV semiconductor type. In order to reduce the number of digital inputs of the circuit of the figure 2 , the parallel inputs of the digital-to-analog converters 7 and 8 can advantageously again be transformed into serial inputs by adding serial-parallel conversion registers to the input of the digital-to-analog converters 7 and 8. These registers are not represented on the figure 2 .
Angular values Φ 1 and Φ 2 make it possible to represent the constant phase shift generated by element 4. For example, a signal E applied to the input of element 4 is phase shifted by 90 degrees by adjusting Φ 1 and Φ 2 of so that Φ 21 = 90. Coefficients r 1 and r 2 making it possible to represent the losses due to the phase shift by the element 4, signals E 1 and E 2 at the output of the element 4 respectively verify the equalities ( 1) and (2): E 1 = r 1 . E . exp 1
Figure imgb0001
E 2 = r 2 . E . exp 2
Figure imgb0002

The signals E 1 and E 2 are applied respectively to the input of the amplifiers 5 and 6. Assuming that the amplifiers 5 and 6 with variable gains generate phase shifts Φ A and Φ B when their gains are equal to A and B respectively, then S signals 1 and S 2 at the output of the amplifiers 5 and 6 respectively verify the following equalities (3) and (4): S 1 = AT . E 1 . exp AT = AT . r 1 . E . exp j φ 1 + φ AT
Figure imgb0003
S 2 = B . E 2 . exp B = B . r 2 . E . exp j φ 2 + φ B
Figure imgb0004

The signals S 1 and S 2 are applied at the input of the summing element 9 so as to add the outputs S 1 and S 2 of the amplifiers 5 and 6 with variable gains. If angular values Φ 1 and Φ 2 make it possible to represent the phase shift generated by the element 9, then ideally Φ ' 2 -Φ' 1 = 0. Coefficients r ' 1 and r' 2 making it possible to represent the losses due to the phase shift by the element 9 of the signals S 1 and S 2 by an angle of Φ ' 21 degrees, a signal S at the output of the summation element 9 satisfies the following equalities (5) and (6): S = r' 1 . S 1 . exp ( jφ' 1 ) + r' 2 . S 2 . exp jφ' 2
Figure imgb0005
S = E . [ AT . r 1 . r' 1 . exp ( j ( φ 1 + φ' 1 + φ AT ) ) + B . r 2 . r' 2 . exp ( j ( φ 2 + φ' 2 + φ B ) ) ]
Figure imgb0006

La figure 3 illustre géométriquement le signal S donné par la relation (6) et obtenu en sortie du déphaseur de la figure 2. Selon la règle du parallélogramme, il vient les relations (7) et (8) suivantes : S 2 = E 2 . A 2 . r 1 2 . 1 2 + B 2 . r 2 2 . 2 2 + 2. A . r 1 . 1 . B . r 2 . 2 . cos ϕ 2 - ϕ 1 + ϕʹ 2 - ϕʹ 1 + ϕ B - ϕ A

Figure imgb0007
tgϕ = A . r 1 . 1 . sin ϕ 1 + ϕʹ 1 + ϕ A + B . r 2 . 2 . sin ϕ 2 + ϕʹ 2 + ϕ B / [ A . r 1 . 1 . cos ϕ 1 + ϕʹ 1 + ϕ A + B . r 2 . 2 . cos ϕ 2 + ϕʹ 2 + ϕ B ]
Figure imgb0008

Les valeurs A et B sont alors calculées en fonction du déphasage recherché Φ, elles sont données par les relations (9) et (10) suivantes : A = | S | / | E | . r 1 . 1 . ( 1 + sin 2 ϕ - ϕ 1 - ϕʹ 1 - ϕ A / sin 2 ϕ - ϕ 2 - ϕʹ 2 - ϕ B - 2 sin ϕ - ϕ 1 - ϕʹ 1 - ϕ A / sin ϕ - ϕ 2 - ϕʹ 2 - ϕ B . cos ϕ 2 + ϕʹ 2 + ϕ B - ϕ 1 - ϕʹ 1 + ϕ A ) 1 / 2
Figure imgb0009
B = - | S | / | E | . r 2 . 2 . ( 1 + sin 2 ϕ - ϕ 2 - ϕʹ 2 - ϕ B / sin 2 ϕ - ϕ 1 - ϕʹ 1 - ϕ A - 2 sin ϕ - ϕ 2 - ϕʹ 2 - ϕ B / sin ϕ - ϕ 1 - ϕʹ 1 - ϕ A . cos ϕ 2 - ϕʹ 2 + ϕ B - ϕ 1 - ϕʹ 1 + ϕ A ) 1 / 2
Figure imgb0010

A et B prenant des valeurs quantifiées, l'erreur de quantification est évidemment d'autant plus faible que la résolution de A et B est élevée, d'où l'intérêt de l'approche avec commande analogique et convertisseur numérique-analogique intégré.
Dans le cas idéal où :

  • r1=r2=½,
  • r'1=r'2,
  • Φ'1=Φ'2,
  • ΦAB,
  • Φ21=90 degrés,
il vient simplement les relations (11) et (12) suivantes : S 2 = E 2 . A 2 + B 2 / 2
Figure imgb0011
tgϕ = B / A
Figure imgb0012

Et si les commandes A et B sont telles que A=cosα et B=sinα, il vient alors les relations (13) et (14) suivantes : S 2 = E 2 / 2
Figure imgb0013
ϕ = α
Figure imgb0014
The figure 3 geometrically illustrates the signal S given by the relation (6) and obtained at the output of the phase shifter of the figure 2 . According to the parallelogram rule, the following relations (7) and (8) come: S 2 = E 2 . AT 2 . r 1 2 . r' 1 2 + B 2 . r 2 2 . r' 2 2 + 2. AT . r 1 . r' 1 . B . r 2 . r' 2 . cos φ 2 - φ 1 + φ' 2 - φ' 1 + φ B - φ AT
Figure imgb0007
tgφ = AT . r 1 . r' 1 . sin φ 1 + φ' 1 + φ AT + B . r 2 . r' 2 . sin φ 2 + φ' 2 + φ B / [ AT . r 1 . r' 1 . cos φ 1 + φ' 1 + φ AT + B . r 2 . r' 2 . cos φ 2 + φ' 2 + φ B ]
Figure imgb0008

The values A and B are then calculated as a function of the desired phase shift Φ, they are given by the following relations (9) and (10): AT = | S | / | E | . r 1 . r' 1 . ( 1 + sin 2 φ - φ 1 - φ' 1 - φ AT / sin 2 φ - φ 2 - φ' 2 - φ B - 2 sin φ - φ 1 - φ' 1 - φ AT / sin φ - φ 2 - φ' 2 - φ B . cos φ 2 + φ' 2 + φ B - φ 1 - φ' 1 + φ AT ) 1 / 2
Figure imgb0009
B = - | S | / | E | . r 2 . r' 2 . ( 1 + sin 2 φ - φ 2 - φ' 2 - φ B / sin 2 φ - φ 1 - φ' 1 - φ AT - 2 sin φ - φ 2 - φ' 2 - φ B / sin φ - φ 1 - φ' 1 - φ AT . cos φ 2 - φ' 2 + φ B - φ 1 - φ' 1 + φ AT ) 1 / 2
Figure imgb0010

A and B taking quantized values, the quantization error is obviously all the lower as the resolution of A and B is high, hence the interest of the approach with analog control and integrated digital-analog converter.
In the ideal case where:
  • r 1 = r 2 = ½,
  • r ' 1 = r' 2 ,
  • Φ ' 1 = Φ' 2 ,
  • Φ A = Φ B ,
  • Φ 21 = 90 degrees,
it simply comes the following relationships (11) and (12): S 2 = E 2 . AT 2 + B 2 / 2
Figure imgb0011
tgφ = B / AT
Figure imgb0012

And if the commands A and B are such that A = cosα and B = sinα, then it comes the following relations (13) and (14): S 2 = E 2 / 2
Figure imgb0013
φ = α
Figure imgb0014

Il faut noter que le circuit de la figure 2 peut être implanté sur un substrat semiconducteur III-V du type GaAs. Mais dans ce cas, le circuit présente un encombrement très important, ce qui pose d'abord des difficultés d'industrialisation puis des difficultés d'intégration. Plus avantageusement, le circuit de la figure 2 peut être implanté sur un substrat semiconducteur IV de type silicium ou mieux SiGe, adapté aux fréquences élevées. L'utilisation d'un substrat de type SiGe permet notamment de diminuer le coût de réalisation d'un déphaseur à commande numérique selon l'invention.It should be noted that the circuit of the figure 2 can be implanted on a III-V semiconductor substrate of the GaAs type. But in this case, the circuit has a very large footprint, which initially poses difficulties of industrialization and integration difficulties. More advantageously, the circuit of the figure 2 can be implanted on a semiconductor substrate IV of silicon type or better SiGe, adapted to high frequencies. The use of a SiGe type substrate makes it possible in particular to reduce the cost of producing a numerically controlled phase shifter according to the invention.

Claims (8)

Déphaseur à somme vectorielle comportant, sur un même substrat semi-conducteur : - un élément de déphasage constant (4) ; - deux amplificateurs à gain variable et à commande analogique (5, 6) ; - deux convertisseurs numérique-analogique (7, 8) ; - un élément de sommation (9) ; les convertisseurs numérique-analogique permettant de commander numériquement les amplificateurs afin de faire varier le déphasage, le déphaseur étant caractérisé en ce qu'il comporte des registres de conversion série-parallèle en entrée des convertisseurs numérique-analogique.Vector sum phase shifter comprising, on the same semiconductor substrate: a constant phase shift element (4); - two amplifiers with variable gain and with analog control (5, 6); two digital-to-analog converters (7, 8); a summation element (9); digital-to-analog converters for digitally controlling the amplifiers to vary the phase shift, the phase shifter being characterized in that it comprises serial-parallel conversion registers at the input of the digital-to-analog converters. Déphaseur selon la revendication 1 caractérisé en ce que les amplificateurs (5, 6) sont commandés numériquement par un processeur.Phase shifter according to Claim 1, characterized in that the amplifiers (5, 6) are digitally controlled by a processor. Déphaseur selon la revendication 1 caractérisé en ce que le substrat est un substrat de type semiconducteur III-V.Phase shifter according to Claim 1, characterized in that the substrate is a III-V semiconductor substrate. Déphaseur selon la revendication 4 caractérisé en ce que le substrat est en Arséniure de Gallium (GaAs).Phase shifter according to Claim 4, characterized in that the substrate is made of gallium arsenide (GaAs). Déphaseur selon la revendication 1 caractérisé en ce que le substrat est un substrat de type semiconducteur IV.Phase shifter according to claim 1 characterized in that the substrate is a semiconductor type IV substrate. Déphaseur selon la revendication 6 caractérisé en ce que le substrat est en Silicium-Germanium (SiGe).Phase shifter according to Claim 6, characterized in that the substrate is made of silicon-germanium (SiGe). Déphaseur selon la revendication 1 caractérisé en ce que le substrat est un substrat silicium.Phase shifter according to Claim 1, characterized in that the substrate is a silicon substrate. Déphaseur selon la revendication 7 caractérisé en ce qu'il est utilisé dans une antenne à balayage électronique.Phase shifter according to Claim 7, characterized in that it is used in an electronic scanning antenna.
EP08163200A 2007-09-07 2008-08-28 Integrated active phase shifter Withdrawn EP2034550A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0706280A FR2920926B1 (en) 2007-09-07 2007-09-07 INTEGRATED ACTIVE DEPHASEUR.

Publications (1)

Publication Number Publication Date
EP2034550A1 true EP2034550A1 (en) 2009-03-11

Family

ID=39272217

Family Applications (1)

Application Number Title Priority Date Filing Date
EP08163200A Withdrawn EP2034550A1 (en) 2007-09-07 2008-08-28 Integrated active phase shifter

Country Status (2)

Country Link
EP (1) EP2034550A1 (en)
FR (1) FR2920926B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112250A1 (en) * 2021-12-16 2023-06-22 日本電信電話株式会社 Phase adjustment circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398161A (en) 1981-04-13 1983-08-09 The United States Of America As Represented By The Secretary Of The Air Force Phase-shifting amplifier
JPS6297430A (en) * 1985-10-23 1987-05-06 Nec Corp Digital/analog converter
US5083094A (en) * 1990-09-28 1992-01-21 Space Systems/Loral, Inc. Selective power combiner using phase shifters
JPH06164389A (en) * 1992-11-26 1994-06-10 Sanyo Electric Co Ltd Digital/analog hybrid integrated semiconductor circuit
US6078228A (en) * 1996-05-22 2000-06-20 Telefonaktiebolaget Lm Ericsson Arrangement and method for phase shifting signals in a telesystem
US20050012564A1 (en) * 2002-08-24 2005-01-20 Joerg Schoebel Co-planar constant-attenuation phase modifier

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4398161A (en) 1981-04-13 1983-08-09 The United States Of America As Represented By The Secretary Of The Air Force Phase-shifting amplifier
JPS6297430A (en) * 1985-10-23 1987-05-06 Nec Corp Digital/analog converter
US5083094A (en) * 1990-09-28 1992-01-21 Space Systems/Loral, Inc. Selective power combiner using phase shifters
JPH06164389A (en) * 1992-11-26 1994-06-10 Sanyo Electric Co Ltd Digital/analog hybrid integrated semiconductor circuit
US6078228A (en) * 1996-05-22 2000-06-20 Telefonaktiebolaget Lm Ericsson Arrangement and method for phase shifting signals in a telesystem
US20050012564A1 (en) * 2002-08-24 2005-01-20 Joerg Schoebel Co-planar constant-attenuation phase modifier

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CHAO P-C ET AL: "gt;tex<$K$>/tex<-Band HBT and HEMT Monolithic Active Phase Shifters Using Vector Sum Method", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 52, no. 5, May 2004 (2004-05-01), pages 1414 - 1424, XP011112163, ISSN: 0018-9480 *
KIM S J ET AL: "A New Active Phase Shifter Using a Vector Sum Method", IEEE MICROWAVE AND GUIDED WAVE LETTERS, IEEE INC, NEW YORK, US, vol. 10, no. 6, June 2000 (2000-06-01), XP011034941, ISSN: 1051-8207 *
MIELKE W ED - MICROWAVE EXHIBITIONS AND PUBLISHERS LTD: "PROCEEDINGS OF THE EUROPEAN MICROWAVE CONFERENCE. PARIS, SEPT. 9 - 13, 1985. 9 - 13 SEPTEMBER 1985", PROCEEDINGS OF THE EUROPEAN MICROWAVE CONFERENCE. PARIS, SEPT. 9 - 13, 1985. 9 - 13 SEPTEMBER 1985, TUNBRIDGE WELLS, MICROWAVE EXHIBITIONS, GB, vol. CONF. 15, 9 September 1985 (1985-09-09), pages 572 - 577, XP002031612 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023112250A1 (en) * 2021-12-16 2023-06-22 日本電信電話株式会社 Phase adjustment circuit

Also Published As

Publication number Publication date
FR2920926A1 (en) 2009-03-13
FR2920926B1 (en) 2011-04-01

Similar Documents

Publication Publication Date Title
EP3315994A1 (en) Multibeam fmcw radar, in particular for a motor vehicle
EP2800271B1 (en) Calibration method for a multiport amplifier, multiport amplifier suitable for applying this method and satelite comprising such an amplifier
FR2564260A1 (en) PREACCENTUATION CIRCUIT
FR2865041A1 (en) INTEGRATED CIRCUIT FOR MEASURING DISTANCE AND / OR SPEED OF OBJECTS
FR3062523A1 (en) ELEMENTARY ANTENNA WITH A PLANAR RADIANT DEVICE
EP1698909A1 (en) Active module integrated into an electronic scanning antenna and radar comprising said antenna, particularly applied to meteorology
US10209353B2 (en) Bandwidth enhancement beamforming
JP2019168444A (en) Radar beam forming method
EP2034550A1 (en) Integrated active phase shifter
US5436872A (en) Time delay-phase shift combination beamformer
EP3440476B1 (en) Switchable transmit/receive (t/r) module
EP3301471A1 (en) Method for modulating a microwave frequency wave, transmission system using said method and radar comprising such a system
EP1533866B1 (en) Adaptive phased array antenna with digital beam forming
FR3116127A1 (en) MIMO type multiple input and output imaging radar system.
EP1387502B1 (en) Portable receiver with reduced dispersion
US5008670A (en) Phase/digital conversion method and arrangements for implementing the method
FR2884983A1 (en) BROADBAND DEPHASING DEVICE
EP3061193B1 (en) Consumption management method, and receiving chain for implementing such a method
FR2932896A1 (en) Aerial target e.g. airborne radar, detecting device for protecting e.g. airplane, has antennae with reception modules connected to reception channels, and antenna beam formed through digital beam formation from signals received via modules
FR3136134A1 (en) RadCom low-cost communication device, combining on-board radars and inter-vehicle communication.
WO2022073727A1 (en) Doppler radar with ambiguous electronic scanning
EP4000131B1 (en) Multi-panel array antenna
EP1286416A1 (en) Antenna closing and phase-shifting
Shrider Modern Digital Array Antennas for Radar Applications
Belousov Quadrature Imbalance Compensation of Received Signal Based on FPGA

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA MK RS

AKX Designation fees paid
REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090912