WO1983003729A1 - Solid-state image pickup element - Google Patents

Solid-state image pickup element Download PDF

Info

Publication number
WO1983003729A1
WO1983003729A1 PCT/JP1983/000108 JP8300108W WO8303729A1 WO 1983003729 A1 WO1983003729 A1 WO 1983003729A1 JP 8300108 W JP8300108 W JP 8300108W WO 8303729 A1 WO8303729 A1 WO 8303729A1
Authority
WO
WIPO (PCT)
Prior art keywords
smn
mos
switching elements
solid
fets
Prior art date
Application number
PCT/JP1983/000108
Other languages
English (en)
French (fr)
Inventor
Corporation Sony
Original Assignee
Soneda, Mitsuo
Meakawa, Toshikazu
Ohtsu, Koji
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soneda, Mitsuo, Meakawa, Toshikazu, Ohtsu, Koji filed Critical Soneda, Mitsuo
Publication of WO1983003729A1 publication Critical patent/WO1983003729A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present invention provides an imaging surface in which a large number of imaging pixels each formed by a combination of a photoelectric conversion unit and a first switching element form a matrix arrangement.
  • a signal based on the signal charge obtained at each imaging pixel on the imaging surface is derived through a plurality of second switching elements for each imaging pixel forming each row.
  • the present invention relates to a solid-state imaging device which is configured to obtain an imaging output signal.
  • a large number of imaging pixels formed by a combination of the photoelectric conversion unit and the switching element are formed in a predetermined pattern, for example, an imaging surface arranged in a two-dimensional manner with a matrix arrangement, and an imaging surface.
  • a signal based on the obtained signal charge 3 ⁇ 4 a solid-state imaging device having a switching element arranged outside each imaging pixel to sequentially derive in a predetermined manner, and each of the solid-state imaging devices
  • a scanning circuit for selectively opening the switching element and generating an image output signal based on the signal charge obtained by the photoelectric conversion unit of each image pixel.
  • each switching element includes, for example, an insulated gate field effect transistor.
  • the photoelectric conversion unit is composed of a large number of light receiving dies formed corresponding to each of the switch sog elements constituting each image sensor. It is composed of a photoelectric conversion thin film layer formed on a two-dimensional array of switching elements constituting each imaging element.
  • FIG. 1 When such a conventionally proposed solid-state imaging device is represented by an equivalent circuit together with a scanning circuit and an output circuit required for operating the same, it is as shown in FIG.
  • / indicates the entire solid-state image sensor, and switches arranged in a matrix in the horizontal direction (arrow H direction) and in the vertical direction (arrow V direction)
  • Enhancement-type MOS FETS // ⁇ Smn as a switching element are arranged.
  • One end of these MOS 'FETS // ⁇ Smii for example, a photoelectric conversion unit D /// ⁇ Dmii 'are connected to each other, and the MOS' FETS /// ⁇ Smn and the photoelectric conversion units D // ⁇ Dmn form an imaging surface.
  • a combination of one of the photoelectric conversion unit D / / to D mn are formed respectively in the imaging pixel E / / ⁇ E mil.
  • each of the horizontal rows of M0SFETS // to Smn that form these imaging pixels E // to Emu are commonly connected, and the vertical scanning is performed.
  • the circuit is connected to m control terminals v / to vm to which the vertical scanning signal is supplied from the circuit ⁇ 2.
  • M 0 S ⁇ FET The drains of each of the vertical columns of S // ⁇ Smn are connected in common, and the enhancement type as a switching element to the MOS 'FETT / ⁇ T n each source over vinegar are respectively connected.
  • Each of these enhancement-type MOS / F F ⁇ ⁇ ⁇ ⁇ ⁇ gates has n control terminals to which the horizontal scanning signal from the horizontal scanning circuit J is supplied! !
  • each de Tray down are connected in common, are connected to a power source for supplying an operating electric EV V via an output resistor element. Then, the output terminal is derived from between the common connection point of the drains of the MOS • FETT / to Tn and the output resistance element.
  • the vertical scanning circuit 2 includes, for example, a shift register, generates a vertical scanning signal, and outputs the vertical scanning signal via each of the m control terminals V / to vm to the MOS FETS / / ⁇ is supplied to the gate of Smn, MOS ⁇ FETS / / ⁇ S mn 3 ⁇ 4, perform control to sequentially open state in each of also constitutes a row.
  • the horizontal scanning circuit 0 is configured to include, for example, a shift register, and generates a horizontal scanning signal having a sufficiently high frequency from the vertical scanning signal from the vertical scanning circuit 2. , N control terminals! ! / Through each of the ⁇ h n is supplied to the goo door of MOS • FETT / ⁇ T n, M0S. Performs control to sequentially open state of the FET ⁇ / ⁇ ⁇ ⁇ .
  • Terminal 7 is derived! ), A predetermined potential is applied to this terminal 7.
  • a predetermined potential is applied to this terminal 7.
  • the photoelectric conversion units D // to Dmn are formed by light receiving diodes
  • a ground potential is applied to the terminal 7
  • the photoelectric conversion units are formed by a photoelectric conversion thin film layer
  • the terminal 7 is supplied with a potential corresponding to a predetermined voltage (target power E) VT.
  • the photoelectric conversion unit is configured by a light receiving diode, and the photoelectric conversion unit D that forms the imaging pixel and the enhancement type M0S FETS are used. , M 0 S ⁇ One end of the photoelectric conversion unit D is connected to the FETS source.
  • An enhancement-type source of M0S SF ⁇ is connected to the drain of M0S ⁇ F ⁇ S, and the MOS-PE TT A power supply is connected to the drain through an output resistance element, and an output terminal is connected. The other end of the photoelectric conversion unit D is grounded.
  • M 0 gate of S ⁇ F ⁇ ⁇ S is connected to the cormorant Chino / one V of the control terminal V / ⁇ v m, gate of M 0 S ⁇ FETT the control terminal h / ⁇ ! Connected to / of h in.
  • each imaging pixel E // to Emn on the imaging surface of the solid-state imaging device / configured as described above photoelectric conversion is performed by the photoelectric conversion units D // to Dmn.
  • Pixels E / / to E mn response Ji charges to the amount of incident light (electrons) generated in the, this charge is M 0 S * FETS / / ⁇ accumulated in S mn of each of the source over the scan signal charges What you can get. Then, based on the accumulated signal charge, the signal is selectively turned on for each row by the vertical scanning circuit ⁇ 2 and the vertical scanning signal from the MOS S 'FET S // ⁇ Smn is selectively opened. In addition, the DMOS FETs T / to Tn are selectively opened by the horizontal scanning signal from the horizontal scanning circuit J, so that they are guided to the output terminal and become the imaging output signal. You.
  • the vertical scanning circuit ⁇ 2 sends the vertical scanning signals shown in Fig. JA to the m control terminals ⁇ / ⁇ v m , respectively. 5 V / ⁇ ? 5 vm , and the horizontal scanning circuit 0 »has n control terminals h / ⁇ ! ! n, the horizontal scanning signal as shown in Fig. J: B respectively? 5h / ⁇ ? It is said to supply ihn. That is, vertical scanning signal $ 5 V / ⁇ ? 5 vm indicates that pulses v / to ⁇ , which take a high level during the period th corresponding to the / horizontal period of the video signal, are sequentially generated at a rate of m in the / vertical period. And the horizontal scanning signal?
  • 5h / ⁇ i ⁇ hn is a short-term high level pulse h / ⁇ ?
  • ⁇ hn is a vertical scanning signal? It is assumed that n pulses are sequentially generated within each period of each pulse of 5 V / to 0 vm, v / to vm.
  • MOS • FETS / / ⁇ S mn and T / ⁇ T n, it Ranoge one me, vertical scanning signal 0 ⁇ / ⁇ ? 5 vm noise ⁇ / ⁇ ? Pulse of 5 vm and horizontal scanning signal 0h / ⁇ hn ⁇ h / ⁇ ? Opened when supplied with ⁇ lin.
  • the pulse / power of the vertical scanning signal 0 V / from the vertical scanning circuit 2; supplied to the gates of the MOSS / FETS // ⁇ S / n forming the first row, MOS * FETS / / ⁇ S / n are opened, and the signal is transmitted to the MOS FETT / ⁇ Tn source based on the signal charge stored in each source. . Then, during this pulse 9 ⁇ / period, the horizontal scanning signal from the horizontal scanning circuit J! ! / ⁇ ! ! ! ! Is it a panoramic? ! ! / ⁇ ! ! ! ! ! ! Mosquitoes! ⁇ S ⁇ FETT /
  • MOS * FETT / ⁇ T n is sequentially open state, also bet not a tool signal current is output to the I signal had been transmitted to those of the Soviet Union over the scan The current flows through the resistive element sequentially, and as a result, an imaging output signal is obtained at the output terminal ⁇ by the imaging pixels E // to Emn corresponding to the MOS FETS // to S / n.
  • a vertical scanning signal? 5 V ⁇ 2 ⁇ Pulse ⁇ ⁇ ⁇ is supplied to the gate of MOS and PES z Sjii forming the next row, and these MOS 'FET ⁇ ; 2 / ⁇ 8.2 ⁇ is opened. to when it is the state and also, by the horizontal scanning signal 0h / ⁇ ? 5 hn of Pulse h / ⁇ ? ⁇ hii]? M 0 S ⁇ FETT / ⁇ T n is sequentially open state, as well Output terminal MOS
  • An imaging output signal corresponding to S 2 / to S hinder2 ii ⁇ ⁇ 2 / to E_2 i! Is obtained.
  • an imaging pixel corresponding to MOS 'FET Sm / to S mn is obtained. until E m / to E m. by that the imaging output signals to n is, / gun next in the period corresponding to the vertical period, obtained at the output terminal, which is repeated.
  • the derivation of an imaging output signal from an arbitrary / two imaging pixels ⁇ on an imaging surface in a conventional solid-state imaging device performing such an operation will be described. 2 Consider with reference to the figure.
  • the MOS FETS forming the imaging pixel ⁇ and the corresponding MOS F ⁇ ⁇ ⁇ are opened to derive the imaging output signal from the imaging pixel ⁇ , and then the MOS * FETS and the Assume that MOS ⁇ F ⁇ ⁇ ⁇ is closed.
  • the photoelectric conversion part (light receiving diode) D connected to the source of the MOS FETS is formed.
  • the stray capacitance C d which is indicated by the broken line in FIG. 2 and is associated with the junction capacitance C j and the drain of the MOSFET It is charged with EV V ]), and the source and drain potentials of MOS • FETS are V v .
  • MOS 'FETS also preparative not a Ku signal to the signal charge accumulated in the source over the scan of MOS
  • the source potential of the MOS FETS can vary from V v to the ground potential, and the threshold voltage of this enhancement-type MOS FETS Assuming that the hold current E is Vth (Vth.> 0), the level of the pulse of the vertical scanning signal 0 V required to open the MOS FETs is V v + The low-level portion of the vertical scanning signal v required to keep the MOS FETs closed and Vtli or less is Vth or less. Therefore, it is necessary to open / close MOS FETS securely.
  • M 0 source over the ground potential of the S ⁇ FETT is VV from V v - ⁇ since the Vd or in Heni spoon
  • the horizontal scanning signal 0h required to surely open and close the M0S • FETT is such that the low level part is Vv- ⁇ Vd + Vth-V 'and the pulse level is low.
  • the bell is assumed to be VV + Vth + V.
  • the level of the pulse ⁇ v of the vertical scanning signal 0 V and the horizontal scanning signal It is required that the level of the pulse ⁇ h of 5 h be the same [3 ⁇ 4]?
  • the panorama ⁇ h of the horizontal scanning signal h also becomes vertical. Scanning signal? 5 v of the path Norre scan
  • the amplitude force S of the pulse ⁇ h further increases. It is difficult to design shift registers and other components that make up the scanning circuit! ) Also, there is a horizontal scanning signal? If the low level of 5 h is set to be higher than the ground level, the number of external terminals of the horizontal scanning circuit will increase. In this case, there is an inconvenience that the number of external pins, which is desired to be as small as possible, may increase.
  • the present invention provides a plurality of switching elements provided outside each imaging pixel in order to derive a signal based on a signal charge obtained at each imaging pixel on the imaging surface.
  • each of the elements By configuring each of the elements with a depletion-type MOS * FET, the peak value of the scanning signal is reduced, and the load on the scanning circuit is reduced accordingly.
  • a solid-state imaging device is provided which has advantages such as an increase in the degree of freedom in design.
  • the solid-state imaging device includes a first switching device and a photoelectric conversion unit electrically connected to the first switching device.
  • a plurality of imaging pixels are arranged in a matrix arrangement, and each of the imaging pixels is common to each of the first switching elements in the imaging pixels formed in each column. Connected to the shooting ⁇ ⁇
  • a second switching element composed of a number of depletion-type MOS FETs corresponding to the number of columns of image pixels is provided; One switching element is selectively opened in sequence for each of the imaging pixels forming each row, and the second switching element is sequentially selected.
  • the signal is derived through the first and second switching elements based on the signal charge obtained by the photoelectric conversion unit, and the signal is extracted so as to be opened in the initial state. An imaging output signal is obtained.
  • the solid-state imaging device thus configured is provided outside each imaging pixel to derive a signal based on the signal charge obtained at each imaging pixel, and is selectively provided. It is possible to alleviate the demands on the heat resistance of the plurality of switching elements that are to be opened.] Also, these switching elements can be used.
  • the load on a circuit system that generates a scan signal for controlling the opening and closing of the circuit can be reduced, and the degree of freedom in the design can be increased.In particular, such a circuit system can be integrated with an integrated circuit element. In this case, there is an advantage that the number of external pixels can be reduced. Therefore, in configuring the imaging device for generating the video signal, it is possible to easily withstand the withstand voltage and to design the peripheral circuit system.
  • Figure J is a conventional OMPI ⁇ 2
  • FIG. 3 are a plan view and an equivalent circuit diagram showing an example of a specific configuration of a part of an example of the solid-state imaging device according to the present invention shown in FIG.
  • FIG. 7 is a cross-sectional view showing another example of a specific configuration of a part of an example of the solid-state imaging device according to the present invention shown in FIG.
  • FIG. 1 shows an example of a solid-state imaging device according to the present invention, and an equivalent circuit together with a scanning circuit and an output circuit necessary for operating the solid-state imaging device.
  • Parts corresponding to the respective parts shown in Fig./Fig. are denoted by the same reference numerals as in Fig./Fig., And redundant description will be omitted.
  • / indicates the solid-state imaging device according to the present invention as a whole, and this solid-state imaging device / is similar to the solid-state imaging device / shown in FIG.
  • each gate of MOS FET ⁇ / ⁇ ⁇ ⁇ ⁇ ⁇ has ⁇ control terminals h / ⁇ ⁇ ⁇ to which a horizontal scanning signal is supplied.
  • FIG. 4 shows the specific configuration of the solid-state imaging device / described above — // of the imaging pixels E // to Emn and the switching device provided outside the imaging pixel.
  • a partial cross-section FETT '/ through T' n of the / one are formed.
  • rectangular regions / ⁇ 2, / 3, / and / are formed in a rectangular semiconductor substrate //.
  • FIG. 7 in which such a photoelectric conversion unit D is formed by a light receiving diode is equivalent to that shown in FIG. That is, one end of the photoelectric conversion unit D is grounded, and the other end is connected to the source of the enhancement type M0S • FETS.
  • the source of the depletion type MOS 'FET T' is connected to the drain of M0S ⁇ FETS, and the output resistance is connected to the drain of this M0S • FET.
  • the power supply is connected via the element, and the output terminal is connected.
  • Is, M 0 gate of S ⁇ FETS is connected to the cormorant Chino / one V of the control pin V / ⁇ v m, gate one door of MO S 'FET T' the control terminal h / ⁇ ! ! It is connected to / of h.
  • the solid-state imaging device configured as described above.
  • E emission Ha nd scan main emission vertical scanning signal ⁇ rather shown to the J Figure A vertical scanning circuit 2 or al 0 v / ⁇ 0 vm is then via the control terminals V / ⁇ v m MOS-FETS /, ⁇ Smn
  • the source potential of S decreases by V s from the potential V v corresponding to the operating voltage V of the power supply, and the MOS FET
  • the threshold of this enhancement-type M0S FETS is considered. Is the vertical scanning signal necessary to open the MOS-FETS by setting the power supply to Vth (Vth> 0)? 5 v Pulse 9 V Les bell of, 3 ⁇ 4 and V v + Vth or more,, M 0 a S ⁇ FETS required for maintaining the closed state vertical 'straight scanning signals "5 v low les Baie Is less than Vth.
  • the vertical scanning signal v required to reliably open and close M 0 S ⁇ FETS is defined as Vth-V 'at the low level, and the pulse The level is assumed to be V v + Vth + V (where V is a margin voltage).
  • MOS 'FET T' varies from V v to V v -V d, which is equal to the drain potential of MOS • FETS.
  • MOS 'FET T' is open when the threshold voltage of M 0 S ⁇ FETT is 1 VZ t li (V 'h> 0). / 7
  • the level of the horizontal scanning signal 0 h pulse required to achieve?> H is V v-V'th or higher, and the M0S • FET 1 ⁇ 3 ⁇ 4 is required to keep it closed.
  • the low level portion of the horizontal scanning signal is Vv- ⁇ Vd-V'th or less. Therefore, the horizontal scanning signal required to reliably open and close the MOSS 'FETT' has a low level part.
  • the vertical scanning signal ⁇ 5 V is the same as the conventional one, but the horizontal scanning signal 0 h is smaller than the conventional one. Then, the low level part and the level of pulse 9? H can be reduced by Vth one (one V'th) and two Vth + V'th, respectively. Here we are. Therefore, for the convenience of the scanning circuit, the vertical scanning signal is applied to the low level part of the horizontal scanning signal ⁇ h.
  • the level of the low level portion of the horizontal scanning signal 0h is set to the ground level.]
  • the low level of the horizontal scanning signal ⁇ h is set.
  • the level of the electrical part 3 ⁇ 4Electrical supply terminal to make the level higher than the ground level can be eliminated, and the number of external pins is reduced when the horizontal scanning circuit is configured as an integrated circuit element. There is also an advantage that you can do o
  • FIG. 7 shows another example of the specific configuration of the solid-state imaging device / according to the present invention shown in FIG.
  • the cross-section of the portion where one of the depletion-type MOS FET's / T'n is formed is shown.
  • the demarcation MOS-FE with the region f as the source and the region / as the drain constitutes a T / T of '/ ⁇ 1 !' ! ],
  • MOS / FETS source electrode 2 / ⁇ / 9
  • An insulating layer o2 o2 is arranged on the portion where such MOS FETs are formed, except for the source electrode c2 /, and an insulating layer o2 o2 is formed thereon, for example, by forming an aluminum layer.
  • a transparent electrode (target electrode) 2 is provided on 2.
  • the part of the photoelectric conversion layer extending over the part where the M0S • FETS is formed forms D, which is one of the photoelectric conversion parts DA / to D MN .
  • each of the photoelectric conversion units D // to D MN extends to the light receiving surface rather than being formed by a light receiving element such as an independent light receiving diode. It is formed in one section of the photoelectric conversion layer.
  • the light to the imaging surface is the target electrode.
  • the semiconductor substrate // is grounded, and a target electrode VT which is a predetermined DC voltage is supplied from the terminal 7 to the target electrode o2.
  • the effect of the switching element controlled to open and close by 5 hn being constituted by the depletion-type M0S FET ⁇ 'and ⁇ ' ⁇ is as follows. This is the same as the above-described example in which the photoelectric conversion units D // to D MN are formed by light receiving diodes.
  • the solid-state imaging device is a scanning circuit for controlling the opening and closing of a plurality of switching devices that are built therein and operated to obtain an imaging output signal. This makes it possible to reduce the burden on the user, and also to improve the various characteristics, thus making up a small and lightweight high-end television camera. Suitable for

Description

/
明 細
固体撮像素子
技術分野
この発明は、 夫 々光電変換部と第一のス イ ッ チ ン グ 素子と の組合せで構成される多数の撮像画素が行列配 置を形成 して = 次.元的に配列された撮像面を有し、 こ の撮像面の各撮像画素に得 られる信号電荷に も とず ぐ 信号が、 各行を形成する撮像画素毎に、 複数の第二の ス イ ッ チ ン グ素子を介して導出されて、 撮像出力信号 が得られる i う にされた固体撮像素子に関する。
背景技術
光電変換部と ス ィ ツ チン グ素子と の組合せで形成さ れる撮像画素が、 多数所定のパタ ー ン、 例えば、 行列 配置を もって' =2 次元的に配列された撮像面と、 撮像面 で得 られる信号電荷に も とず ぐ 信号 ¾所定の態様で順 次導出するため各撮像画素外に配された ス ィ ツ チン グ 素子と を有する 固体撮像素子と、 斯かる固体撮像素子 の各ス イ ッ チ ン グ素子を選択的に開状態 と して、 各撮 像画素の光電変換部で得 られる信号電荷に も とず ぐ 撮 像出力信号を発生せしめる走査回路と を、 主要構成
素 とする固体撮像装置が提案されている。 この種の固 体撮像装置に用い られる固体撮像素子に於いて、 各ス イ ッ チ ン グ素子は、 例えば、 絶縁ゲ ー ト 電界効果 ト ラ
OMPI ン ジス タ （以下、 M O S * F E T とい う） で構成され、 ま た、 光電変換部は、 各撮像素子を構成するス ィ ッ チ ソ グ素子の個々 に対応して形成された多数の受光ダイ オー ドで、 あ るいは、 各撮像素子を構成するス ィ ッ チ ン グ素子の =2次元的配列上に形成された光電変換薄膜 層で構成される。
従来提案されている斯かる固体撮像素子を、 これを 動作.させるに必要と なる走査回路及び出力回路と共に 等価回路で表わすと、 第 / 図に示される如 く と ¾る。 こ の等価回路に於いて、 / は固体撮像素子全体を示し、 こ の固体撮像素子 / には水平方向 （矢印 H方向） 及び —垂直方向 （矢印 V方向） に行列配置されたス ィ ッ チ ン グ素子と してのエ ン ハ ン ス メ ン ト 形の M O S · F E T S / /〜 Smnが配され、 これ ら M O S ' F E T S/ /〜 Smiiの一端、 例えば、 ソ ー ス に光電変換部 D/ / 〜Dmii 'が夫々接続されてお 、 これら M O S ' F E T S / / 〜 Smn と光電変換部 D/ / 〜 Dmnに よ ]?撮像面が構成さ れてい る。 こ こ で、 各 M O S ' F E T S/ /〜 Smnの ひとつ と、 光電変換部 D/ /〜Dmnのひとつ との組合せ が撮像画素 E / /〜 Emilの夫々 を形成している。
そ して、 これ ら各撮像画素 E/ /〜 Emuを形成する M 0 S · F E T S// 〜 Smnの う ちの各水平方向の行 を構成する も ののゲー ト は共通接続されて、 垂直走査 回路《2 か らの垂直走査信号が供給される m個の制御端 子 v / 〜 v mに夫々接続される。 ま た、 M 0 S · F E T S / /〜 Smnの う ちの各垂直方向の列を構成する も のの ド レ イ ン が共通接続されて、 ス イ ッ チ ン グ素子と して のエ ン ハ ン ス メ ン ト 形の M O S ' F E T T / 〜 T n の各ソ ー ス へ夫々 接続される。 これ らのェ ン ハ ン ス メ ン ト 形の M O S · F Ε Τ Τ / 〜 Τ η の各ゲー ト は水 平走査回路 J か らの水平走査信号が供給される n 個の 制御端子！！ / 〜 h n に夫 々 接続され、 ま た、 各 ド レ イ ン は共通接続されて、 出力抵抗素子 を介して動作電 E V V を供給する電源 に接続される。 そ して、 MOS • F E T T / 〜 T n の ド レ イ ン の共通接続点と 出力 抵抗素子 の間か ら、 出力端子 が導出される。
なお、 垂直走査回路 2 は、 例えば、 シ フ ト レ ジ ス タ を含んで構成され、 垂直走査信号を発生して、 m個の 制御端子 V / 〜 v m の夫々 を介して M O S · F E T S / / 〜 Smnの ゲー ト に供給 し、 M O S · F E T S/ / 〜Smn ¾、 行を構成する も の毎に順次開状態とする制 御を行う 。 ま た、 水平走査回路 0» は、 例えば、 シ フ ト レ ジ ス タ を含んで構成され、 垂直走査回路 2 か らの垂 直走査信号よ ]?充分高い周波数の水平走査信号を発生 して、 n 個の制御端子！！ / 〜 h n の夫々 を介して MOS • F E T T / 〜 T n の グー ト に供給 し、 M0S . FET Τ / 〜 Τ η を順次開状態 とする制御を行う 。
ま た、 光電変換部 D/ / 〜Dmnの夫々 の、 MOS · FET S / /〜 Smn の 夫 々 の ソ ー ス に接続された側と は反対側 の端部は、 共通接続されて端子 7 が導出されてお ！）、 こ の端子 7 には所定の電位が与え られる。 例えば、 光 電変換部 D/ / 〜Dmnが、 受光ダイ オー ドで形成されて いる場合には、 端子 7 には接地電位が与え られ、 また、 光電変換薄膜層で形成される場合には、 端子 7 には所 定の電 £ (タ ーゲ ッ ト 電 E) V T に対応する電位が与 え られる。
斯かる固体撮像素子 Z の撮像画素 E/ /〜 Emnの う ち の任意の / つ の、 これに対応する M O S · F E T T / 〜 T n の う ちの / つ T等との接続関係は、 第 =2 図 に示される如 ぐ になる。 この例は、 光電変換部が受光 ダ イ オー ドて構成された場合で、 撮像画素 Ε ¾形成す る光電変換部 D と ェ ンハ ン ス メ ン ト 形の M0 S · F E T S とに於いて-、 M 0 S · F E T S の ソ ー ス に光電変 換部 Dの一端が接続される。 そ して、 M 0 S · F Ε Τ S の ド レ イ ン に エ ン ハ ン ス メ ン ト 形の M 0 S · F Ε Τ Τの ソ ースが接続され、 この M O S - P E · Tの ド レ イ ンに出力抵抗素子 ¾介して電源 が接続される と と も に、 出力端子 が接続される。 また、 光電変換 部 Dの他端は接地される。 さ らに、 M 0 S · F Ε Τ S のゲー ト は制御端子 V / 〜 v mの う ちの / つ V に接 続され、 M 0 S · F E T T のゲー ト は制御端子 h / 〜 ！ i n の う ちの / つ h に接続される。
上述の如 く に構成された固体撮像素子 / の撮像面の 各撮像画素 E / / 〜 Emnに被写体か らの光が入射する と、 光電変換部 D / / 〜 Dmnで光電変換が行われて、 各撮像 - 一 - 一
画素 E/ / 〜Emnへの入射光量に応 じた電荷 （電子） 発生 し、 こ の電荷が M 0 S * F E T S / / 〜 Smn の夫 々 の ソ ー ス に蓄積されて信号電荷が得 られる こ と に ¾ る。 そして、 蓄積された信号電荷に も とず く 信号が、 垂直走査回路《2か らの垂直走査信号に よ MO S ' FET S/ / 〜 Smnが各行毎に選択的に開状態 と され、 かつ、 水平走査回路 J か らの水平走査信号に よ D M0 S · FET T / 〜 T n が選択的に開状態 と される こ と に よ 、 出 力端子 に導かれて撮像出力信号と される。
このため、 垂直走査回路 ο2 は m個の制御端子 ν / 〜 v mに、 夫々、 第 J 図 A に示される如 ぐ の垂直走査信 号？ 5V/ 〜？ 5vmを供給 し、 ま た、 水平走査回路 0» は n 個 の制御端子 h / 〜 ！！ n に、 夫々、 第 J 図： B に示される 如 ぐ の水平走査信号？5h / 〜？ ihnを供給する も の と され ている。 即ち、 垂直走査信号 $5V / 〜？ 5vmは、 映像信号 の / 水平期間に対応する期間 t h に高レ ベ ルを と るパ ル ス v /〜 νπιが、 /垂直期間内に m個の割合で順次 発生してい く も のと され、 ま た、 水平走査信号？ 5h /〜 i^hnは、 短期間高 レ ベ ルを と るパ ル ス h / 〜？ ^hnが、 垂直走査信号？ 5V / 〜 0vmの各パ ル ス v / 〜 vmの夫 々 の期間内で n 個順次発生 してい ぐ も の と される。 MOS • F E T S / /〜 Smn及び T / 〜 T n は、 それ らのゲ 一 卜 に、 垂直走査信号 0ν / 〜？5 vmの ノ ル ス ν / 〜？5 vm 及び水平走査信号 0h / 〜 hnの パ ル ス ^h / 〜？ ^linカ 供 給される と き 開状態と される。 従って、 先ず、 垂直走査回路 =2 か らの垂直走査信号 0V /のパ ル ス /力；最初の行を形成する MO S · F E T S/ /〜S/nのゲー ト に供給されて、 これらの M O S * F E T S / /〜 S / nが開状態と され、 夫 々 の ソ ー ス に 蓄積された信号電荷に も とず く 信号が M O S · F E T T / 〜 T n の ソ ー ス に伝達される。 そしてこのパ ル ス 9^ / の期間に、 水平走査回路 J からの水平走査信号 ！！/ 〜 ！！！！ の パ ノレ ス ？！！/ 〜 ！！！！カ；！^ S · F E T T /
〜 T n のゲー ト に順次供給されて、 M O S * F E T T / 〜 T n が順次開状態 と され、 これに よ それらの ソ ー ス に伝達されてきていた信号に も とず ぐ 信号電流 が出力抵抗素子 を順次流れ、 その結果、 出力端子 ^ に M O S · F E T S/ / 〜S/nに対応する撮像画素 E / /〜 Emnによ る撮像出力信号が得られる。
次に、 垂直走査信号？ 5V <2 © パ ル ス φν„ζが次の行を形 成する M O S · P E S z Sjiiのゲー ト に供給さ れて、 これらの M O S ' F E T δ;2 / 〜 8·2 ηが開状態 と される と と も に、 水平走査信号 0h / 〜 ？5 hnのパ ル ス h /〜 ？ ^hiiによ ]? M 0 S · F E T T / 〜 T n が順次 開状態と され、 同様に して、 出力端子 ά に MOS · FET
S 2 / 〜 S„2 iiに対応する撮像画素 Ε 2 / 〜E_2 i!に よ る撮像 出力信号が得 られる。 以下、 同様に して、 MOS ' FET Sm/〜 Smnに対応する撮像画素 Em/ 〜Em.nに よ る撮像 出力信号までが、 / 垂直期間に対応する期間内に於い て願次、 出力端子 に得 られ、 これが繰返される。 斯かる動作を行う 従来の固体撮像素子 / に於ける撮 像面の任意の / つの撮像画素 Εか らの撮像出力信号の 導出について、 第。2 図を参照 して考察する。 先ず、 撮 像画素 Ε を形成する M O S · F E T S 及び これに対 応する M O S · F Ε Τ Τ が開状態 と されて撮像画素 Ε に よ る撮像出力信号が導出された後、 再び M O S * F E T S 及び M O S · F Ε Τ Τ が閉状態 と された とする。 この と き、 M O S · F E T S の ソ ー ス に接 続された光電変換部 （受光ダ イ オ ー ド） D を形成する Ρ — Ν接合部の、 第。2 図に於いて破線で示される、 接 合容量 C j 及び M O S · F E T S の ド レ イ ン に付随 する、 第 =2 図に於いて破線で示される、 浮遊容量 C d は、 電源 の動作電 E V V で充電されてお ])、 M O S • F E T S の ソ ー ス及び ド レ イ ン の電位は V v と な つている。
こ の状態で光電変換部 D に光が入射する と、 入射光 量に応 じた信号電荷 （電子） が発生して接合容量 C j に蓄積される。 これに よ ] 3 、 M O S · F E T S のソ ー ス電位は V v か ら低下する。 この場合、 ソ ー ス電位 は接地電位ま で低下 し得るのであ るが、 この ソ ー ス電 位の低下分を VS とする。 その後、 M O S · F E T
S のグー ト に制御端子 V か ら垂直走査信号 0v / 〜？5vm の う ちの / つ ø v のパ ル ス φ ν が供給されて M O S · F E T S が開状態 とされる と、 M O S ' F E T S の ソ ー ス に蓄積された信号電荷に も とず く 信号が MOS
OMPI ε ―
• F E T S の ド レ イ ン に伝達される。 これに よ ]?、 M 0 S · F E T S の ド レ イ ン の電位は Vd =- ~~ -^-； "一 - ^Vs だけ低下する。
レ ； J + レ
こ こ で、 C d は に比して極めて大、 即ち、 C d 》 C ； であ るのて、 M O S · F E T S の ド レ イ ン電位 の低下分 JVdは略零とみ ¾せる程度に小と な る。 従つ て、 M O S ' F E T S の ド レ イ ン の電位は、 信号伝 達時に も 略 V v と なるのであ る。 次に、 M O S · FET T のゲー ト に制御端子 h か ら水平走査信号 ^！！/〜 01ιη の う ちの / つ 0 h のパ ル ス が供給されて M O S · E Tが開状態と される と、 M O S ' F E T S のゲー ト、 即ち、 M O S · F E T Tの ソ ー ス に伝達 された信号が M O S · F E T Tの ド レ イ ン に伝達さ れ、 これに よ る信号電流が出力抵抗素子 を流れ、 出 力端子 に撮像出力信号が得 られる。
こ こで、 M O S · F E T S の ソ ー ス電位は V vか ら接地電位ま で変ィヒし得る こ と に 、 こ の ェ ン ハ ン ス メ ン ト 形の M O S ' F E T S の ス レ ツ シ ョ ー ル ド 電 Eを Vth ( Vth. > 0 ) とする と、 M O S ' F E T S を開状態にするため必要と な る垂直走査信号 0 V の パ ル ス マ の レ ベ ルは、 V v +Vtli以上と 、 また、 M O S · F E T S を閉状態に保っため必要と なる垂 直走査信号 v の低レ ベ ル部は、 Vth以下と な る。 従 つて、 M O S · F E T S を確実に開 * 閉するに必要 と される垂直走査信号 0 v は、 低レ ベ ル部を Vt h — V' と し、 パ ル ス φ V の レ ベ ルを V v + Vt h +V' (但し、 V'は余裕電 E ) とする も の と る。
一方、 M 0 S · F E T T の ソ ー ス電位は V v から V V - ^Vdま で変ィ匕するので、 このエ ン ハ ン ス メ ン ト 形の M 0 S · F E T T の ス レ ツ シ ョ ー ル ド電 E も Vt h とする と、 M O S · F E T T を開状態にするた めに必要と な る水平走査信号 0 h の パ ル ス Ψ h の レべ ル は、 V v + Vt h以上と ¾ ヽ ま た、 M O S ' F E T T を閉状態に保っため必要と な る水平走査信号 ø h の 低レ ベ ル部は、 V v — ^Vd + Vt h以下と ¾ る。 従って、 M 0 S · F E T T を確実に開 · 閉するに必要と され る水平走査信号 0 h は、 低レ ベ ル部を V v — ^Vd + Vth — V' と し、 パ ル ス の レ ベ ルを V V + Vt h + V とする も のと ¾ る。
上述よ ]? して、 垂直走査信号 0 V の パ ル ス φ ν の レ ベル と水平走査信号 ？ 5 h のパ ル ス φ h の レ ベ ルは同— であ る こ とが要求される こ と に ¾ ]？、 走査回路の便宜 の ため、 水平走査信号 0 h の低レ ベ ル部を垂直走査信 号 の低レ ベ ル部に合わせよ う とする と、 水平走査 信号 h の パ ノレ ス Ψ h も垂直走査信号 ？5 v の パ ノレ ス
と同 じ振幅 （ V v + Vt h 一 (Vt h — V' ) 二
V v + o V' を有すこ と にな ]?、 水平走査回路の負担が 増大し、 ま た、 M 0 S * F E T T の耐圧特性の点て 不利に って しま う。
OM?し 『 0
さ らに、 水平走査信号 0 h の低レ ベ ル部の レ ベ ルを 接地レ ベ ル にする と、 パ ル ス φ h の振幅力 Sさ らに増大 する.こ と になつて、 水平走査回路を構成する シ フ ト レ ジス タ等の設計が困難にな ！）、 また、 そこで水平走査 信号 ？ 5 h の低レ ベ ル部のレ ベ ルを接地レ ベ ル よ 高 く しょ う とすれば、 水平走査回路の外部端子数の増加を まね く こ と にな ]?、 特に集積回路素子と して構成する 場合には、 てき るだけ少数と したい外部ピ ン数の増加 の原因になる と い う 不都合があ る。
発明の開示
斯かる点に鑑みこの発明は、 撮像面に於ける各撮像 画素に得られる信号電荷に も とず く 信号 ¾導出するた め、 各撮像画素外に設けられる複数のス イ ッ チ ン グ素 子の夫々 を、 ディ プ リ ー シ ョ ン形の M O S * F E Tで 構成する こ とに よ 、 走査信号の ピーク電 値を小と てき、 また、 これに伴って、 走査回路の負担が輊減さ れて、 設計の 自 由度が拡大される こ とにな る等の利点 が得られる よ う に した固体撮像素子 ¾提供する も ので あ る。
そ して、 こ の発明に係る固体撮像素子は、 第一のス ィ ツ チン グ素子と この第一の ス ィ ツチン グ素子との電 気的接続がされた光電変換部 とを含んで構成された撮 像画素が、 複数個、 行列配置を形成して配され、 さ ら に、 各々 が各列 ¾形成する撮像画素に於ける第一の ス イ ッチン グ素子の夫々 に対 して共通に接続された、 撮 ί ί
像画素の列の数に対応した数の、 ディ プ リ ー シ ョ ン形 の M O S · F E T で構成された第二のス ィ ツ チ ン グ素 子が配され； ¾ も の と され、 第一の ス ィ ツ チ ン グ素子が 各行を形成する撮像画素に於はる も の毎に順次選択的 に開状態 と される と と も に第二のス ィ ツ チ ン グ素子が 順次選択的に開状態 と される よ う に ¾されて、 光電変 換部で得 られる信号電荷に も とず く 信号が第一及び第 二のス イ ッ チ ン グ素子を介 して導出され、 撮像出力信 号が得 られる よ う にされる。
こ の よ う に構成される こ の発明に係る固体撮像素子 は、 各撮像画素に得 られる信号電荷に も とず ぐ 信号を 導出するため、 各撮像画素外に設け られて、 選択-的に 開状態 と される複数のス ィ ツ チ ン グ素子の耐 Ε特性に 於ける要求を緩和する こ とがで き る も の であ ]?、 ま た、 これ らのス ィ ツ チン グ素子を開 · 閉制御するための走 査信号を発生する回路系の負担を輊減でき て、 その設 計の 自 由度を拡大する こ とができ、 特に、 斯かる回路 系が集積回路素子と して構成される場合には、 外部 ピ ソ数 '減らすこ とができ る と い う 利点を有する も の で あ る。 従って、 映像信号を発生させる撮像装置 ¾構成 するにあた 、 耐圧対策及び周辺回路系の設計を容易 にする こ とがで き る も の と な る。
図面の簡単 説明
第 / 図及び第 =2 図は従来の固体撮像素子及びその周 辺回路部の概要を示す等価回路図、 第 J 図は従来の、 OMPI ί 2
も し く は、 この発明に係る固体撮像素子及びその周辺 回路部の動作説明に供される波形図、 第 ^ 図は こ の発 明.に係る固体撮像素子の一例にその周辺回路部が接続 された例の概要を示す等価回路図、 第 図及び第 図 は第 図に示される この発明に係る固体撮像素子の一 例の一部分の具体的構成の一例を示す靳面図及びその 等価回路図、 第 7 図は第 / 図に示される この発明に係 る固体撮像素子の一例の一部分の具体的構成の他の例 を示す断面図であ る。
発明 ¾実 するための最良の形態 以下、 この発明 ¾実施するための最良の形態につい て、 第 図か ら第 7 図ま .での図を参照して述べる。
第 ^ 図は この発明に係る固体撮像素子の一例 ¾、 こ れを動作させるに必要と な る走査回路及び出力回路と 共に、 等価回路で示す も のであ る。 この第 図に於い て、 第 / 図に示される各部に対応する部分には、 第 / 図と共通の符号を付 して示し、 重複説明を省略する。
こ こで、 / がこ の発明に係る固体撮像素子を全体的 に示し、 こ の固体撮像素子 / は、 第 / 図に示される 固体撮像素子 / と同様の、 行列配置された撮像画素
Ε/ /〜 Emnに よ 構成された撮像面を有している。 そ して、 各撮像画素 E/ /〜 Emnを構成する MO S * F E T S / /〜 Smnの う ちの、 垂直方向の列の夫々 を形成する 撮像画素に於ける も のの ソ ー ス が共通接続されて、 ス ィ ツ チ ン グ素子と してのディ プ リ ー シ ヨ ン形の M O S
O PI / 3
• F E T T, /〜T, nの各 々 の ソ ース に接続される。
これ らのディ プ リ ー シ ョ ン形の M O S · F E T T' /
〜 T' nの ド レ イ ンは共通接続されて、 出力抵抗素子 を介 して電源 に接続され、 ま た、 ド レ イ ン の共通接 続点と 出力抵抗素子 と の間か ら 出力端子 が導出さ れる。 さ らに、 M O S · F E T Τ ' / 〜Τ' ηの各ゲー ト は水平走査信号が供給される η 個の制御端子 h / 〜
11 11 に夫々接続さ る。 他の構成は、 第 / 図に示され る固体撮像素子 / と 同様であ る。
第 図は、 上述の固体撮像素子 / の具体的構成の —例に於ける、 撮像画素 E/ / 〜 Emnの / つ及びその撮 像画素外に設け られたス ィ ツ チ ン グ素子であ る M O S
• F E T T' / 〜T' nの / つが形成される部分の断面 を示す。 こ の例では、 Ρ 形の半導体基体 / / に Ν形領 域 / <2 ， / 3 ， / 及び / が形成されている。 そし て、 領域 / =2及び / J に跨って絶縁層 / を介してゲ — ト 電極 / 7が設け られ、 領域 / o2 を ソ ース と して領 域 / J を ド レ イ ン とする、 エ ン ハ ン ス メ ン ト 形の
• F E T S / / 〜 Smnの / つであ る S が構成されてい る。 また、 領域 / 及び / に跨って絶縁層 / ¾介 してゲー ト 電極 / が設け られ、 領域 / を ソ ース と して領域 / を ド レ イ ン とする、 ディ プ リ ー シ ョ ン形 の M O S · F E T ' / 〜！： !!の / つ！ ^が構成されて い.る。 こ こ で、 こ の M O S * F E T Τ'のチ ャ ン ネ ル 部は、 イ オ ン打込み法、 あ るいは、 拡散法等に よって、
f O P あ らか じめ N形に反転させた も の と っている。 そし て、 M 0 S · F E T S の ド レ イ ン ¾形成する領域 / J と M O S ' F E T T'の ソ ー スを形成する領域と が共通電極 / ? で接続され、 また、 領域 / 上には M 0 S · F E T T'の ド レ イ ン電極 設け られて、 出力抵抗素子 及び出力端子 に接続されている。 さ らに、 半導体基体 / / と領域 / 2 と の間の P — N接合 部で、 光電変換部 D/ /〜Dmnの / つであ る Dを形成す る受光ダイ オー ドが構成されてお ]?、 領域 / o2 に入射 される光の光電変換が ¾される。 この場合、 半導体基 体 / / は接地されて用い られる。
'従って、 斯かる光電変換部 Dが受光ダ イ オ ー ドで形 成された第 図の例は、 等価回路的には、 第 図に示 される如 く の も の と なる。 即ち、 光電変換部 Dの一端 が接地されて、 その他端がェ ン ハ ン ス メ ン ト 形の M0S • F E T S の ソ ー ス に接続されている。 そ して、 M 0 S · F E T S の ド レ イ ン にディ プ リ ー シ ョ ン形 の M O S ' F E T T'の ソ ー ス が接続され、 こ の M0S • F E T の ド レ イ ン に出力抵抗素子 を介して電 源 が接続される と と も に、 出力端子 が接続されて いる。 さ らに、 M 0 S · F E T S のゲー ト は制御端 子 V / 〜 v mの う ちの / つ V に接続され、 MO S ' FET T'のゲ一 ト は制御端子 h / 〜 ！！ n の う ちの / つ h に接 続されるのであ る。
上述の如 ぐ に構成された こ の発明に係る固体撮像素 ί s- 子 / に於いて も、 第 / 図に示される固体撮像素子 / の場合と同様の撮像動作が行われる。 即ち、 詳細説明 は省略する も、 その撮像面の各撮像画素 E/ / 〜 Emnに 被写体か らの光が入射する と、 入射光量に応 じた信号 電荷 （電子） が各撮像画素 E/ / 〜 Emnに於ける M 0 S • F E T S / / 〜 Smn の夫 々 の ソ 一 ス に蓄積される。 そ して、 垂直走査回路 =2 か らの第 J 図 A に示される如 く の垂直走査信号 0v/ 〜 0vmが制御端子 V / 〜 v mを 介 してェ ン ハ ン ス メ ン ト 形の M O S · F E T S/ ,〜 Smnのゲー ト に供給されて、 これら M O S ' F E T
S/ / 〜 Smnが各行毎に選択的に開状態 と され、 かつ、 水平走査回路 J か らの第 J 図 B に示される如 く の水平 走査信号 0h /〜 hnが制御端子 h / 〜 ！！ n ¾介してデ イ ブ リ 一 シ ヨ ン形の M O S * F E T Τ' / 〜Τ' ιιのゲ 一 卜 に供給されて、 これ ら M O S ' F E T T' / 〜 Τ'ηが選択的に開状態と される こ と によ ]?、 Μ 0 S · F E T S / /〜 Smnの夫 々 の ソ ー ス に蓄積された信号 電荷に も とず く 信号が、 出力端子 に導かれて、 撮像 出力信号が得 られるの であ る。
さ らに、 斯かる この発明に係る固体撮像素子 / に 於ける撮像面の任意の / つの撮像画素 Eか らの撮像出 力信号の導出について、 第 図及び第 図を参照して 考察する と、 M O S · F E T S の ソ ー ス に接続され た光電変換部！） を形成する P — N接合部の接合容量 C ； j に信号電荷 （電子） が蓄積されて、 MO S * F E T / b
S の ソ ー ス電位が電源 の動作電 V に対応した電 位 V v から Vsだけ低下し、 ま た、 M O S ' F E T
S の ドレ イ ンに浮遊容量 C d ( C d >C j ) が付随し、 M O S · F E T S が開状態と される と き、 その ド レ イ ン電位が マ から Vd = ~~ · ^vs だけ低下する こ と、
C j + c d 第 ί. 図に示される固体撮像素子 ί の場合と同様である。
こ こで、 M O S · F E T S の ソ ース電位は V v か ら接地電位まで変化 し得る こ と に ¾ 、 この ェ ン ハ ン ス メ ン ト 形の M 0 S · F E T S のス レ ツ シ ョ ー ル ド ' 電 Εを Vth (Vth > 0 ) と して、 M O S - F E T S を開状態にするため必要と な る垂直走査信号？5 v のパ ル ス 9 V の レ ベ ルは、 V v +Vth以上と ¾ 、 また、 M 0 S · F E T S を閉状態に保っため必要と なる垂 ' 直走査信号 《5 v の低レ ベ ル部は、 Vth以下と な る。 従 つて、 この場-合も、 M 0 S · F E T S ¾確実に開 · 閉するに必要と される垂直走査信号 vは、 低レ ベ ル 部を Vt h— V'と し、 パ ル ス の レ ベ ルを V v +Vth + V (但し、 V は余裕電圧） とする も の と ¾る。
—方、 M O S ' F E T T'の ソ ー ス電位は、 M O S • F E T S の ド レ イ ン電位に等し ぐ、 V v か ら V v 一 Vdま で変化するので、 このディ プ リ ー シ ョ ン形の M 0 S · F E T T,のス レ ツ シ ョ ー ル ド電 を一 VZ t li (V' h> 0 ) とする と、 M O S ' F E T T'を開状態 / 7
にするために必要と ¾ る水平走査信号 0 h のパルス ?> h の レ ベ ルは、 V v — V'th以上と 、 ま た、 M0S • F E T 1^ ¾閉状態に保っため必要と な る水平走査 信号 の低レ ベ ル部は、 V v — ^Vd一 V'th以下と ¾ る。 従って、 M O S ' F E T Τ'を確実に開 ' 閉する に必要と される水平走査信号 は、 低レ ベ ル部を
V V — ^Vd -ν' th—vf と し、 パ ル ス φ h のレ ベ ルを
V y —V' th +V'とする も の と る。
上述よ ]? して、 この発明に係る固体撮像素子の場合、 垂直走査信号 《5 V に関 しては従来と 同等であ るが、 水 平走査信号 0 h については、 従来の場合に比 して、 そ の低レ ベ ル部及びパ ル ス 9? h の レ ベ ルを、 夫 々 、 V t h 一 （一V' th) 二 Vth +V'thだけ低減する こ とがで き る こ とにる る。 従って、 走査回路の便宜のため、 水平走 査信号 ø h の低レ ベ ル部を垂直走査信号 ？5 Vの低レべ ル部に合わせる よ う に して も、 水平走査信号 h のパ ル ス の レ ベ ルカ 低 く て よ いのでヽ パ ル ス h の据 幅は垂直走査信号 ν の パ ル ス φ ν の振幅 V V + =2V' よ ]? Vth V'tliだけ小と な ]?、 水平走査回路の負担を さほど増加させず、 ま た、 M O S · F E ..T の耐 EE 特性の点で も 従来に比 して有利と ¾ る。
さ らに、 水平走査信号 $5 h の低レ ベ ル部の レ ベ ルを 接地 レ ベル に して も、 パ ル ス 9? h の振幅を従来に比 し て Vt h +V hだけ小にする こ とができ、 水平走査回路 を構成する シフ ト レジス タ 等の設計上極めて有利 と な / z
る。 そ して、 水平走査信号 0 h の低レ ベ ル部の レ ベ ル を接地レ ベ ル にする こ と に よ ]?、 水平走査回路に於い て、 水平走査信号 ^ h の低レ ベ ル部のレ ベ ル ¾接地レ ベル よ 高 ぐ する めの電 E供給用端子を不要とでき、 水平走査回路を集積回路素子と して構成する場合に、 外部 ピ ン数を減 らすこ とができ る こ と になる利点 も あ る o
第 7 図は第 図に示される こ の発明に係る固体撮像 素子 / の具体的構成の他の例に於ける、 撮像画素 E / /〜 Emuの / つ E及びス ィ ツチン グ素子であ るディ プ リ ー シ ヨ ン形の M O S · F E T T' /〜T'nの / つ が形成される部分の断面を示す。 この例に於いて も、 Ρ 形の半導体基体 / / に Ν形領域 / ο2 ， / 3 ， / 及 び / が形成され、 ゲー ト 電極 / 7 を有し、 領域 / =2 を ソ ース と して領域 / J を ド レ イ ン とする、 ェ ン ハ ン ス メ ン ト 形の M O S · F E T S/ /〜 Snmの / つであ る S が構成され、 また、 ゲー ト 電極 / ¾有 し、 領域 f を ソ ー ス と して領域 / を ド レ イ ン とする、 ディ ブ リ ー シ ヨ ン形の M O S · F E で' /〜1!' !!の / つ T'が構成されてお ]?、 M 0 S · F E T S の ド レ イ ン と M O S ' F E T の ソ ース とが共通電極 / ? で接 続されている。 そして、 領域 / に設け られた M 0 S • F E T の ド レ イ ン電極 =2 の他に、 領域 / =2 に
M O S · F E T S の ソ ー ス電極 =2 / が設け られてい ο / 9
斯かる M O S · F E T S が構成される部分上にヽ ソ ー ス 電極 c2 / 上を除いて、 絶縁層 o2 o2 が配され、 そ の上に、 例えぱ、 'ア ル ミ ニ ウ ム 層で形成された電極 c2 J が配され、 こ の電極 2 J は ソ ー ス電極 =2 / に接続 されてい る。 そ して、 電極 2 J 上に、 例えば、 ァ モ ル フ ァ ス · シ リ コ ン薄膜層で形成された光電変換層 =2 が配され、 さ ら に、 光電変換層 。2 の上には透明電極 ( タ ー ゲ ッ ト 電極） 2 が配されてい る。 こ の M 0 S • F E T S が構成される部分上に拡がる 光電変換層 の一部分が、 光電変換部 DA /〜 DMNの ひ と つであ る D を形成 してい る のであ る。 即 ち、 こ の例に於いて は、 光電変換部 D/ /〜 DMNの夫々 は独立 した受光ダ イ オ ー ド等の受光素子で形成されてい るのではな ぐ 、 受 光面に拡がる光電変換層 の一区分で形成されてい る のであ る。 な お、 撮像面への光は タ ー ゲ ッ ト 電極
¾透過 して入射せ しめ られる。 この場合、 半導体 基体 / / は接地され、 ま た、 タ ー ゲ ッ ト 電極 o2 には 端子 7 か ら所定の直流電圧であ る タ ー ゲ ッ ト 電 V T が供給されて用い られる。
斯か る光電変換部 D/ /〜 DMNが光電変換層で形成さ れた例に於いて も 、 水平走査信号 0h / 〜 ？5 hnで開 * 閉 制御さ れる ス ィ ツ チ ン グ素子がデ ィ プ リ ー シ ヨ ン 形の M 0 S · F E T Τ' , Τ'ηで構成され る こ と に よ る 効果は、 上述の光電変換部 D/ /〜 DMNが受光ダ イ ォー ドて形成された例の場合 と 同様で あ る。
一 ΟΜΡΙ 3. 0
産業上の利用分野
以上の如 く、 この発明に係る固体撮像素子は、 そこ に内蔵されて撮像出力信号を得べ く 動作せしめ られる 複数のス ィ ツ チン ク'素子を、 開 · 閉制御するための走 査回路の負担を輊減する こ と ができ、 さ らに、 諸特性 の改善 ¾はかる こ と がで き る も ので、 小型かつ軽量化 された高級テ レ ビ ジ ョ ン · カ メ ラ を構成するに好適て る。
ΟΛίΡί

Claims

2 ί
請求の範囲
ん 第一のス イ ッ チ ン グ素子 （S / / 〜 Smn ) と該第一 の ス ィ ツ チ ン グ素子 （S / / 〜 Smn ) と の電気的接続が された光電変換部 （D/ / 〜 Dmn ： =2 ） と を含んで構 成された複数個の撮像画素 （E/ z E n ) カ 、 行列配 置を形成 して配され、 さ らに、 各々 が各列 ¾形成する 上記撮像画素 （E/ / 〜 Emn ) に於ける上記第一の ス ィ ツ チ ン グ素子 （S / / 〜 Smn ) の夫 々 に対 して共通に接 続された、 上記撮像画素 （E/ / 〜 Emn ) の列の数に対 応 した数の、 ディ プ リ ー シ ョ ン形絶縁ゲー ト 電界効果 ト ラ ン ジ ス タ で構成された第二のス ィ ツ チ ン グ素子
( T ' / 〜 n ) が配されて成 ]?、 上記第一のス ィ ッ チ ン グ素子 （S / / 〜 Smn ) が各行を形成す 'る上記撮像画 素 （E/ / 〜Emn ) に於ける も の毎に順次選択的に開状 態と される と と も に、 上記第二のス イ ッ チ ン グ素子
( T ' / 〜 T ' n ) が順次選択的に開状態と される よ う に るされて、 上記光電変換部 （D/ / 〜 Dmil ： =2 ） で得 られる信号電荷に も とず ぐ 信号が上記第一及び第二の ス イ ッ チ ン グ素子 （S / / 〜 Smn ， で / 〜 '！！） を介し て導出され、 撮像出力信号が得 られる よ う にされた固 体撮像素子。
2. 上記第一の ス イ ッ チ ン グ素子 （S / / 〜 Smn ) がェ ン ハ ン ス メ ン ト 形絶縁ゲー ト 電界効果 ト ラ ン ジ ス タ で 構成された請求の範囲第 / 項記載の固体撮像素子。
3. 上記第二のス イ ッ チ ン グ素子 （！1' / 〜！^ !! ) を構 成する ディ ブ リ ー シ ヨ ン形絶縁ゲ一 ト 電界効果 ト ラ ン ジ ス タ の ソ ー ス が、 夫々、 上記第一のス イ ッ チ ン グ素 子 （S / / 〜 Smn ) を構成する エ ン ハ ン ス メ ン ト 形絶緣 ゲ一 ト 電界効果 ト ラ ン ジ ス タ の う ちの各垂直方向の列 を 形成する上記撮像画素 （E/ / 〜Emn) に於ける も の の ソ ー ス に共通接続され、 ま た、 それ らの ド レ イ ン が 共通接続されて 出力端子（ ） に接続される よ う にな さ れた請求の範囲第 項記載の固体撮像素子。
PCT/JP1983/000108 1982-04-10 1983-04-09 Solid-state image pickup element WO1983003729A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP57060097A JPS58177086A (ja) 1982-04-10 1982-04-10 固体撮像素子
JP57/60097820410 1982-04-10

Publications (1)

Publication Number Publication Date
WO1983003729A1 true WO1983003729A1 (en) 1983-10-27

Family

ID=13132245

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1983/000108 WO1983003729A1 (en) 1982-04-10 1983-04-09 Solid-state image pickup element

Country Status (4)

Country Link
US (1) US4584608A (ja)
EP (1) EP0105383A4 (ja)
JP (1) JPS58177086A (ja)
WO (1) WO1983003729A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734589A (en) * 1986-12-11 1988-03-29 Honeywell Inc. A/D photodiode signal conversion apparatus
US5355013A (en) * 1988-05-25 1994-10-11 University Of Hawaii Integrated radiation pixel detector with PIN diode array
JP2653550B2 (ja) * 1990-11-14 1997-09-17 三菱電機株式会社 固体撮像素子
US5225696A (en) * 1992-01-29 1993-07-06 Northrop Corporation Focal plane array with charge transfer gate
JP3553576B2 (ja) * 1996-03-22 2004-08-11 株式会社ニコン 固体撮像装置、ｍｏｓトランジスタ及び寄生容量抑制方法
US6040592A (en) * 1997-06-12 2000-03-21 Intel Corporation Well to substrate photodiode for use in a CMOS sensor on a salicide process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3435138A (en) * 1965-12-30 1969-03-25 Rca Corp Solid state image pickup device utilizing insulated gate field effect transistors
JPS5110715A (ja) * 1974-07-05 1976-01-28 Hitachi Ltd

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605108B2 (ja) * 1977-08-01 1985-02-08 株式会社日立製作所 固体擦像装置
JPS5630773A (en) * 1979-08-20 1981-03-27 Matsushita Electronics Corp Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3435138A (en) * 1965-12-30 1969-03-25 Rca Corp Solid state image pickup device utilizing insulated gate field effect transistors
JPS5110715A (ja) * 1974-07-05 1976-01-28 Hitachi Ltd

Also Published As

Publication number Publication date
US4584608A (en) 1986-04-22
EP0105383A4 (en) 1987-01-22
EP0105383A1 (en) 1984-04-18
JPS58177086A (ja) 1983-10-17

Similar Documents

Publication Publication Date Title
US7944493B2 (en) Solid-state imaging device with specific contact arrangement
KR100280837B1 (ko) 씨엠오에스집적회로
EP0039177B1 (en) A solid-state imaging device
TW589739B (en) Solid photographing apparatus and camera module using the same
WO2014196433A1 (ja) 固体撮像装置
JPH0481892B2 (ja)
JPH05251480A (ja) 電荷電圧変換装置
WO1983003729A1 (en) Solid-state image pickup element
WO1983003514A1 (en) Solid-state image pickup element
JPS6251508B2 (ja)
US3992639A (en) Scanning device
CN107046626A (zh) 摄像装置
US4533954A (en) Solid state image pickup apparatus
JPH06326928A (ja) 固体撮像装置および固体撮像装置の駆動方法
KR100264414B1 (ko) 전하결합소자의고속동작방법
JPS58131766A (ja) 固体撮像装置
JP3558516B2 (ja) アナログ信号増幅器およびそれを含んでなる固体撮像素子
JPH11195777A (ja) 増幅型固体撮像装置及びその画素信号読出し方法
WO1983003730A1 (en) Solid-state image pickup element
JP2000152091A (ja) 固体撮像素子およびその駆動方法
JPS58114580A (ja) 固体撮像装置
JPS6192078A (ja) 固体撮像素子
JPS6251507B2 (ja)
JPS58125981A (ja) 電荷転送撮像素子の駆動回路
JP2004173257A (ja) 光結合型半導体リレー装置

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE FR GB NL

WWE Wipo information: entry into national phase

Ref document number: 1983901105

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1983901105

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1983901105

Country of ref document: EP